RU2847963C1 - Binary calculator - Google Patents
Binary calculatorInfo
- Publication number
- RU2847963C1 RU2847963C1 RU2025104043A RU2025104043A RU2847963C1 RU 2847963 C1 RU2847963 C1 RU 2847963C1 RU 2025104043 A RU2025104043 A RU 2025104043A RU 2025104043 A RU2025104043 A RU 2025104043A RU 2847963 C1 RU2847963 C1 RU 2847963C1
- Authority
- RU
- Russia
- Prior art keywords
- elements
- binary
- exclusive
- output
- inputs
- Prior art date
Links
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computing technology and can be used for constructing automation equipment, functional units of control systems, etc.
Известен двоичный вычитатель [1], который содержит логические элементы и формирует двоичный код разности двух трехразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак.A binary subtractor is known [1], which contains logical elements and forms a binary code for the difference of two three-digit binary numbers specified by binary signals, and a bit that determines its sign.
К причинам, препятствующим достижению указанного ниже технического результата при использовании известного двоичного вычитателя, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка четырехразрядных двоичных чисел.The reasons that prevent the achievement of the technical result specified below when using the known binary subtractor include limited functionality due to the fact that the processing of four-digit binary numbers is not allowed.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип двоичный вычитатель [2], который содержит элементы исключающее ИЛИ, элементы И и формирует двоичный код разности двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак. При этом схемная глубина прототипа равна 9.The closest device for the same purpose to the claimed invention, based on its overall features, is the binary subtractor [2], adopted as a prototype, which contains exclusive-OR elements and AND elements and generates a binary code for the difference of two four-digit binary numbers specified by binary signals, and a bit determining its sign. The circuit depth of the prototype is 9.
К причинам, препятствующим достижению указанного ниже технического результата при использовании прототипа, относятся большая схемная глубина и схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 46.The reasons that prevent the achievement of the technical result specified below when using the prototype include the large circuit depth and circuit complexity, due to the fact that the Quine price of the prototype circuit is 46.
Техническим результатом изобретения является упрощение схемы двоичного вычитателя за счет уменьшения ее цены по Квайну и уменьшение схемной глубины при сохранении функциональных возможностей прототипа.The technical result of the invention is a simplification of the binary subtractor circuit by reducing its Quine cost and reducing the circuit depth while maintaining the functional capabilities of the prototype.
Указанный технический результат при осуществлении изобретения достигается тем, что в двоичном вычитателе, содержащем одиннадцать элементов исключающее ИЛИ и четыре элемента И, k-й (), ()-й входы и первый, второй выходы двоичного вычитателя, первый вход и выход k-го элемента исключающее ИЛИ соединены соответственно с первым, вторым входами k-го и выходами первого, пятого элементов исключающее ИЛИ, вторым и первым входами k-го элемента И, а выходы второго, шестого и первый вход пятого элементов исключающее ИЛИ соединены соответственно с вторыми входами пятого, восьмого элементов исключающее ИЛИ и выходом первого элемента И, особенность заключается в том, что в него дополнительно введены четыре элемента ИЛИ, первый, второй входы k-го элемента ИЛИ и первые входы i-го (), одиннадцатого элементов исключающее ИЛИ соединены соответственно с первым, вторым входами ()-го элемента исключающее ИЛИ и выходами ()-го, четвертого элементов ИЛИ, выход ()-го, второй вход i-го элементов исключающее ИЛИ и выход третьего элемента И, первый вход четвертого элемента ИЛИ соединены соответственно с вторым входом ()-го элемента ИЛИ, выходом ()-го элемента И и первым входом второго, выходом третьего элементов ИЛИ, а выход девятого, второй вход одиннадцатого и выходы седьмого, восьмого элементов исключающее ИЛИ соединены соответственно с первым входом седьмого, выходом десятого элементов исключающее ИЛИ и третьим, четвертым выходами двоичного вычитателя, пятый выход которого соединен с выходом одиннадцатого элемента исключающее ИЛИ.The said technical result in the implementation of the invention is achieved by the fact that in a binary subtractor containing eleven elements of exclusive OR and four elements of AND, the k -th ( ), ( )-th inputs and the first, second outputs of the binary subtractor, the first input and output of the k -th exclusive OR element are connected respectively to the first, second inputs of the k -th and the outputs of the first, fifth exclusive OR elements, the second and first inputs of the k -th AND element, and the outputs of the second, sixth and first input of the fifth exclusive OR elements are connected respectively to the second inputs of the fifth, eighth exclusive OR elements and the output of the first AND element, the peculiarity is that four OR elements are additionally introduced into it, the first, second inputs of the k -th OR element and the first inputs of the i -th ( ), the eleventh elements of the exclusive OR are connected respectively to the first and second inputs ( )-th element exclusive OR and outputs ( )-th, fourth OR elements, output ( )-th, the second input of the i -th exclusive OR element and the output of the third AND element, the first input of the fourth OR element are connected respectively to the second input ( )-th OR element, output ( )-th AND element and the first input of the second, the output of the third OR elements, and the output of the ninth, the second input of the eleventh and the outputs of the seventh, eighth exclusive OR elements are connected respectively to the first input of the seventh, the output of the tenth exclusive OR elements and the third, fourth outputs of the binary subtractor, the fifth output of which is connected to the output of the eleventh exclusive OR element.
На чертеже представлена схема предлагаемого двоичного вычитателя.The drawing shows the circuit diagram of the proposed binary subtractor.
Двоичный вычитатель содержит элементы исключающее ИЛИ 11,…,111, элементы И 21,…,24 и элементы ИЛИ 31,…,34, причем k-й (), ()-й входы и первый, второй, третий, четвертый, пятый выходы двоичного вычитателя, первый вход и выход элемента 1 k соединены соответственно с первым, вторым входами элемента 1 k и выходами элементов 11, 15, 17, 18, 111, вторым и первым входами элемента 2 k , выходы элементов 12, 16, 110 и первые входы элементов 15, 17 соединены соответственно с вторыми входами элементов 15, 18, 111 и выходами элементов 21, 19, первый, второй входы элемента 3 k и первые входы элементов 1 i (), 111 соединены соответственно с первым, вторым входами элемента 1 k +4 и выходами элементов 3 i -8, 34, а выход элемента 1 i -6, второй вход элемента 1 i и выход элемента 23, первый вход элемента 34 соединены соответственно с вторым входом элемента 312- i , выходом элемента 22 × i -16 и первым входом элемента 32, выходом элемента 33.The binary subtractor contains the elements of exclusive OR 1 1 ,…,1 11 , the elements of AND 2 1 ,…,2 4 and the elements of OR 3 1 ,…,3 4 , where the k -th ( ), ( )-th inputs and the first, second, third, fourth, fifth outputs of the binary subtractor, the first input and output of element 1 k are connected respectively to the first, second inputs of element 1 k and the outputs of elements 1 1 , 1 5 , 1 7 , 1 8 , 1 11 , the second and first inputs of element 2 k , the outputs of elements 1 2 , 1 6 , 1 10 and the first inputs of elements 1 5 , 1 7 are connected respectively to the second inputs of elements 1 5 , 1 8 , 1 11 and the outputs of elements 2 1 , 1 9 , the first, second inputs of element 3 k and the first inputs of elements 1 i ( ), 1 11 are connected respectively to the first, second inputs of element 1 k +4 and outputs of elements 3 i -8 , 3 4 , and the output of element 1 i -6 , the second input of element 1 i and the output of element 2 3 , the first input of element 3 4 are connected respectively to the second input of element 3 12- i , the output of element 2 2 × i -16 and the first input of element 3 2 , the output of element 3 3 .
Работа предлагаемого двоичного вычитателя осуществляется следующим образом. На его первый, шестой, седьмой, четвертый и пятый, второй, третий, восьмой входы подаются соответственно двоичные сигналы и , которые задают подлежащие обработке четырехразрядные двоичные числа , , причем и определяют значения старших и младших разрядов соответственно. Поскольку наборы 00 и 11 значений сигналов (), являются равноценными для группы элементов 1 k , 2 k , достаточно рассмотреть функционирование предлагаемого вычитателя для следующих наборов значений этих сигналов: 00, 01, 10. В представленной ниже таблице приведены значения выходных сигналов предлагаемого вычитателя, полученные с учетом работы его элементов для всех возможных комбинаций указанных наборов.The proposed binary subtractor operates as follows. Binary signals are fed to its first, sixth, seventh, fourth, fifth, second, third, and eighth inputs, respectively. And , which specify the four-digit binary numbers to be processed , , moreover And determine the values of the most significant and least significant digits, respectively. Since the sets of 00 and 11 signal values ( ), are equivalent for the group of elements 1 k , 2 k , it is sufficient to consider the operation of the proposed subtractor for the following sets of values of these signals: 00, 01, 10. The table below shows the values of the output signals of the proposed subtractor, obtained taking into account the operation of its elements for all possible combinations of the specified sets.
Согласно представленной таблице имеем , где - четырехразрядное двоичное число, задаваемое двоичными сигналами ( и определяют значения старшего и младшего разрядов соответственно), причем если число D является положительным либо , то , если отрицательным, то и оно представлено в дополнительном коде.According to the table presented, we have , Where - a four-digit binary number specified by binary signals ( And determine the values of the senior and junior digits, respectively), and if the number D is positive or , That , if negative, then and it is presented in additional code.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый двоичный вычитатель имеет схемную глубину, равную 7, и формирует двоичный код разности двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак. При этом схема предлагаемого двоичного вычитателя проще, чем у прототипа, поскольку ее цена по Квайну равна 38.The above information allows us to conclude that the proposed binary subtractor has a circuit depth of 7 and generates a binary code for the difference of two four-digit binary numbers specified by binary signals, along with a bit that determines its sign. Moreover, the proposed binary subtractor circuit is simpler than that of the prototype, as its Quine cost is 38.
Список цитируемой литературы:List of references:
1. Патент РФ 2629453, кл. G06F7/50, 2017 г.1. Russian Federation Patent 2629453, class G06F7/50, 2017.
2. Патент РФ 2789722, кл. G06F7/50, 2023 г.2. Russian Federation Patent 2789722, class G06F7/50, 2023.
Claims (1)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2847963C1 true RU2847963C1 (en) | 2025-10-15 |
Family
ID=
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2621375C1 (en) * | 2015-12-08 | 2017-06-02 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Binary subtractor |
| RU2629453C1 (en) * | 2016-04-19 | 2017-08-29 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Binary subtractor |
| US10103753B1 (en) * | 2017-06-29 | 2018-10-16 | Texas Instruments Incorporated | Error correcting analog-to-digital converters |
| US10649737B2 (en) * | 2018-05-04 | 2020-05-12 | Olsen Ip Reserve, Llc | Reverse conversion apparatus for residue numbers |
| RU2789731C1 (en) * | 2022-03-18 | 2023-02-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Binary subtractor |
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2621375C1 (en) * | 2015-12-08 | 2017-06-02 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Binary subtractor |
| RU2629453C1 (en) * | 2016-04-19 | 2017-08-29 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Binary subtractor |
| US10103753B1 (en) * | 2017-06-29 | 2018-10-16 | Texas Instruments Incorporated | Error correcting analog-to-digital converters |
| US10649737B2 (en) * | 2018-05-04 | 2020-05-12 | Olsen Ip Reserve, Llc | Reverse conversion apparatus for residue numbers |
| RU2789731C1 (en) * | 2022-03-18 | 2023-02-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Binary subtractor |
| RU2789722C1 (en) * | 2022-03-18 | 2023-02-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Binary subtractor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2847963C1 (en) | Binary calculator | |
| RU2700554C1 (en) | Majority module | |
| RU2840388C1 (en) | Binary subtractor | |
| RU2849027C1 (en) | Binary subtractor | |
| RU2829014C1 (en) | Binary subtractor | |
| RU2789722C1 (en) | Binary subtractor | |
| RU2789731C1 (en) | Binary subtractor | |
| RU2770798C1 (en) | MODULO q SUBTRACTOR | |
| RU2708793C1 (en) | Modulo three adder | |
| RU2842869C1 (en) | Comparator of binary numbers | |
| RU2713862C1 (en) | MULTIPLIER MODULO q | |
| RU2789723C1 (en) | Device for selecting the smaller of two binary numbers | |
| RU2762548C1 (en) | Adder-multiplier modulo three | |
| RU2702970C1 (en) | ADDER MODULO q | |
| RU2809213C1 (en) | Majority module | |
| RU2778675C1 (en) | Adder modulo three | |
| RU2709653C1 (en) | Binary subtractor | |
| RU2770799C1 (en) | Binary number dividing apparatus | |
| RU2843084C1 (en) | Comparator of binary numbers | |
| RU2842952C1 (en) | Functional former | |
| RU2761103C1 (en) | Parallel unit counter | |
| RU2809211C1 (en) | Binary number comparator | |
| Anderson | Arithmetic in Maya numerals | |
| RU2843505C1 (en) | Binary number selector | |
| RU2764707C1 (en) | Modulo seven arithmetic unit |