[go: up one dir, main page]

RU2764707C1 - Modulo seven arithmetic unit - Google Patents

Modulo seven arithmetic unit Download PDF

Info

Publication number
RU2764707C1
RU2764707C1 RU2021109207A RU2021109207A RU2764707C1 RU 2764707 C1 RU2764707 C1 RU 2764707C1 RU 2021109207 A RU2021109207 A RU 2021109207A RU 2021109207 A RU2021109207 A RU 2021109207A RU 2764707 C1 RU2764707 C1 RU 2764707C1
Authority
RU
Russia
Prior art keywords
inputs
elements
exclusive
input
output
Prior art date
Application number
RU2021109207A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority to RU2021109207A priority Critical patent/RU2764707C1/en
Application granted granted Critical
Publication of RU2764707C1 publication Critical patent/RU2764707C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

FIELD: computing technology.
SUBSTANCE: invention relates to a modulo seven arithmetic device. The device contains twelve elements EXCLUSIVE OR, and the second inputs of the fourth, fifth, sixth and eighth, ninth, tenth elements EXCLUSIVE OR are connected respectively to the outputs of the second, third, fifth and fourth, sixth, eleventh elements EXCLUSIVE OR, and the first input of the seventh, second input of the k-th
Figure 00000013
and the output of the (6+k)th elements EXCLUSIVE OR are connected respectively to the output of the first element EXCLUSIVE OR, (3+k)th input and k-th output of the modulo seven arithmetic device, at the same time, two elements EXCLUSIVE OR and eight elements PROHIBITION are additionally introduced into it, the first, second inputs of the eleventh and first, second inputs of the i-th
Figure 00000014
elements EXCLUSIVE OR connected respectively to the outputs of the fifth, third and non-inverting, inverting inputs of the i-th elements PROHIBITION, the first, second inputs of the seventh and first, second inputs of the eighth elements EXCLUSIVE OR connected respectively to the inverting, non-inverting inputs of the seventh and non-inverting, inverting inputs of the eighth elements PROHIBITION, the first inputs of the fourth, fifth, sixth and the eighth, ninth, the tenth elements EXCLUSIVE OR are connected respectively to the outputs of the first, second, fourth and seventh, eighth, sixth elements PROHIBITION, and the output of the tenth, the first input of the k-th, the first and second inputs (11+k)-th elements EXCLUSIVE OR are connected respectively to the second input of the seventh, the output of the (11+k)-th elements EXCLUSIVE OR, the tuning and k-th inputs of the modulo seven arithmetic device.
EFFECT: providing the ability to perform several types of modulo seven arithmetic operations.
1 cl, 1 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано при построени средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used in the construction of automation equipment, functional units of control systems, etc.

Известны арифметические устройства по модулю семь (см., например, авт. св. СССР 1603371, кл. G06F 7/49, 1990 г.), которые могут быть использованы для реализации операции (X+Y) mod 7, где Х,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.Known arithmetic units modulo seven (see, for example, ed. St. USSR 1603371, cl. G06F 7/49, 1990), which can be used to implement the operation (X + Y) mod 7, where X, Y ∈{000,…,110} are three-digit binary numbers given by binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных арифметических устройств по модулю семь, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация операции (X-Y) mod 7.The reason preventing the achievement of the technical result indicated below when using known arithmetic units modulo seven includes limited functionality due to the fact that the implementation of the operation (X-Y) mod 7 is not performed.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип арифметическое устройство по модулю семь (патент РФ 2702970, кл. G06F 7/72, 2019 г.), которое содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и реализует операцию (X+Y) mod 7, где Х,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.The closest device for the same purpose to the claimed invention in terms of the totality of features is the arithmetic unit modulo seven (RF patent 2702970, class G06F 7/72, 2019) adopted as a prototype, which contains the EXCLUSIVE OR elements and implements the operation (X + Y ) mod 7, where Х,Y∈{000,…,110} are three-digit binary numbers given by binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация операции (X-Y) mod 7.The reason preventing the achievement of the technical result indicated below when using the prototype includes limited functionality due to the fact that the implementation of the operation (X-Y) mod 7 is not performed.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из операций (X+Y) mod 7, (Х-Y) mod 7, где X,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.The technical result of the invention is the expansion of functionality by providing implementation using the constant setting of any of the operations (X+Y) mod 7, (X-Y) mod 7, where X,Y∈{000,…,110} are three-digit binary numbers given by binary signals.

Указанный технический результат при осуществлении изобретения достигается тем, что в арифметическом устройстве по модулю семь, содержащем двенадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы четвертого, пятого, шестого и восьмого, девятого, десятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами второго, третьего, пятого и четвертого, шестого, одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый вход седьмого, второй вход k-го

Figure 00000001
и выход (6+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, (3+k)-м входом и k-м выходом арифметического устройства по модулю семь, особенность заключается в том, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и восемь элементов ЗАПРЕТ, первый, второй входы одиннадцатого и первый, второй входы i-го
Figure 00000002
элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами пятого, третьего и неинвертирующим, инвертирующим входами i-го элементов ЗАПРЕТ, первый, второй входы седьмого и первый, второй входы восьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с инвертирующим, неинвертирующим входами седьмого и неинвертирующим, инвертирующим входами восьмого элементов ЗАПРЕТ, первые входы четвертого, пятого, шестого и восьмого, девятого, десятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами первого, второго, четвертого и седьмого, восьмого, шестого элементов ЗАПРЕТ, а выход десятого, первый вход k-го, первый и второй входы (11+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторым входом седьмого, выходом (11+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, настроечным и k-м входами арифметического устройства по модулю семь.The specified technical result in the implementation of the invention is achieved by the fact that in the arithmetic unit modulo seven, containing twelve EXCLUSIVE OR elements, the second inputs of the fourth, fifth, sixth and eighth, ninth, tenth EXCLUSIVE OR elements are connected respectively to the outputs of the second, third, fifth and fourth , sixth, eleventh elements EXCLUSIVE OR, and the first input of the seventh, the second input of the k-th
Figure 00000001
and the output of the (6+k)-th EXCLUSIVE OR element are connected respectively to the output of the first EXCLUSIVE OR element, the (3+k)-th input and the k-th output of the arithmetic unit modulo seven, the peculiarity lies in the fact that it additionally contains two elements EXCLUSIVE OR and eight elements PROHIBITED, the first, second inputs of the eleventh and the first, second inputs of the i-th
Figure 00000002
EXCLUSIVE OR elements are connected to the outputs of the fifth, third and non-inverting, inverting inputs of the i-th elements, respectively. PROHIBITION, the first inputs of the fourth, fifth, sixth and eighth, ninth, tenth EXCLUSIVE OR elements are connected respectively to the outputs of the first, second, fourth and seventh, eighth, sixth PROHIBITION elements, and the output of the tenth, the first input of the k-th, first and second inputs The (11+k)-th EXCLUSIVE OR element is connected respectively to the second input of the seventh, the output of the (11+k)-th EXCLUSIVE OR element, tuning and k-th inputs of the arithmetic unit modulo seven.

На чертеже представлена схема предлагаемого арифметического устройства по модулю семь.The drawing shows a diagram of the proposed arithmetic unit modulo seven.

Арифметическое устройство по модулю семь содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11,…,114 и элементы ЗАПРЕТ 21,…,28, причем первый, второй входы элемента 1i

Figure 00000003
и первый, второй входы элемента 111 соединены соответственно с неинвертирующим, инвертирующим входами элемента 2i и выходами элементов 25, 23, первый, второй входы элемента 17 и первый, второй входы элемента 18 соединены соответственно с инвертирующим, неинвертирующим входами элемента 27 и неинвертирующим, инвертирующим входами элемента 28, первые входы элементов 1k
Figure 00000004
14, 15, 16, 18, 110 и вторые входы элементов 14, 15, 16, 18, 19, 110 соединены соответственно с выходами элементов 111+k, 21, 22,, 24, 27, 28, 26 и 12, 13, 15, 14, 16, 111, а первый, второй входы элемента 17, второй вход элемента lk и выход элемента 16+k соединены соответственно с выходами элементов 11, 110, (3+k)-ым входом и k-ым выходом арифметического устройства по модулю семь, подключенного настроечным и k-ым входами соответственно к первому и второму входам элемента 111+k.The arithmetic unit modulo seven contains the elements EXCLUSIVE OR 1one,…,one14 and elements of PROHIBITION 2one,…,2eight, and the first, second inputs of element 1i
Figure 00000003
and first, second inputs of element 1eleven connected respectively to the non-inverting, inverting inputs of element 2i and outputs of elements 25, 23, first, second inputs of element 17and first, second inputs of element 1eight connected respectively to the inverting, non-inverting inputs of element 27 and non-inverting, inverting inputs of element 2eight, the first inputs of elements 1k
Figure 00000004
one4, one5, one6, oneeight, one10 and second inputs of elements 14, one5, one6, oneeight, one9, one10 connected respectively to the outputs of the elements 111+k, 2one, 22,, 24, 27, 2eight, 26 and 12, one3, one5, one4, one6, oneeleven, and the first, second inputs of element 17, the second input of the element lk and output element 16+k connected respectively to the outputs of the elements 1one, one10, (3+k)-th input and k-th output of the arithmetic unit modulo seven, connected by the tuning and k-th inputs, respectively, to the first and second inputs of element 111+k.

Работа предлагаемого арифметического устройства по модулю семь осуществляется следующим образом. На его настроечном входе фиксируется сигнал w∈{0,1} константной настройки, который определяет вид реализуемой операции. На его первый, второй, третий и четвертый, пятый, шестой входы подаются соответственно двоичные сигналы y0,y1,y2∈{0,1} и x0,x1,x2∈{0,1}, которые задают подлежащие обработке трехразрядные двоичные числа Y=y2y1y0, Х=х2х1x0, причем х2,у2 и x0,y0 определяют значения старших и младших разрядов соответственно, X,Y∈{000,…,110}. В представленной ниже таблице приведены значения выходных сигналов z0,z1,z2 предлагаемого устройства, полученные с учетом работы его элементов для всех возможных наборов значений сигналов w,x0,xl,x2,y0,y1,y2.The operation of the proposed arithmetic unit modulo seven is as follows. At its tuning input, a constant tuning signal w∈{0,1} is fixed, which determines the type of operation being implemented. Its first, second, third and fourth, fifth, sixth inputs are respectively supplied with binary signals y 0 ,y 1 ,y 2 ∈{0,1} and x 0 ,x 1 ,x 2 ∈{0,1}, which specify three-digit binary numbers to be processed Y=y 2 y 1 y 0 , X=x 2 x 1 x 0 , where x 2 ,y 2 and x 0 ,y 0 determine the values of the most significant and least significant digits, respectively, X,Y∈{000, …,110}. The table below shows the values of the output signals z 0 ,z 1 ,z 2 of the proposed device, obtained taking into account the operation of its elements for all possible sets of signal values w,x 0 ,x l ,x 2 ,y 0 ,y 1 ,y 2 .

Figure 00000005
Figure 00000005

Figure 00000006
Figure 00000006

Если w=0 либо w=1, то согласно представленной таблице имеем Z=(X-Y) mod 7 либо Z=(Х+Y) mod 7, где Z=z2z1z0 - трехразрядное двоичное число, задаваемое двоичными сигналами z0,zl,z2∈{0,1} (z2 и z0 определяют значения старшего и младшего разрядов соответственно).If w=0 or w=1, then according to the presented table we have Z=(XY) mod 7 or Z=(X+Y) mod 7, where Z=z 2 z 1 z 0 is a three-digit binary number given by binary signals z 0 ,z l ,z 2 ∈{0,1} (z 2 and z 0 determine the values of the most significant and least significant digits, respectively).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое арифметическое устройство по модулю семь обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из операций (X+Y) mod 7, (X-Y) mod 7, где Х,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.The above information allows us to conclude that the proposed arithmetic unit modulo seven has wider functionality compared to the prototype, since it implements any of the operations (X + Y) mod 7, (XY) mod 7, where X, Y∈{000,…,110} are three-digit binary numbers given by binary signals.

Claims (1)

Арифметическое устройство по модулю семь, содержащее двенадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вторые входы четвертого, пятого, шестого и восьмого, девятого, десятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами второго, третьего, пятого и четвертого, шестого, одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый вход седьмого, второй вход k-го
Figure 00000007
и выход (6+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, (3+k)-м входом и k-м выходом арифметического устройства по модулю семь, отличающееся тем, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и восемь элементов ЗАПРЕТ, первый, второй входы одиннадцатого и первый, второй входы i-го
Figure 00000008
элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами пятого, третьего и неинвертирующим, инвертирующим входами i-го элементов ЗАПРЕТ, первый, второй входы седьмого и первый, второй входы восьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с инвертирующим, неинвертирующим входами седьмого и неинвертирующим, инвертирующим входами восьмого элементов ЗАПРЕТ, первые входы четвертого, пятого, шестого и восьмого, девятого, десятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами первого, второго, четвертого и седьмого, восьмого, шестого элементов ЗАПРЕТ, а выход десятого, первый вход k-го, первый и второй входы (11+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторым входом седьмого, выходом (11+k)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, настроечным и k-м входами арифметического устройства по модулю семь.An arithmetic unit modulo seven containing twelve XOR elements, wherein the second inputs of the fourth, fifth, sixth and eighth, ninth, tenth EXCLUSIVE OR elements are connected respectively to the outputs of the second, third, fifth and fourth, sixth, eleventh EXCLUSIVE OR elements, and the first input of the seventh, second input of the k-th
Figure 00000007
and the output of the (6+k)-th EXCLUSIVE OR element are connected respectively to the output of the first EXCLUSIVE OR element, the (3+k)-th input and the k-th output of the arithmetic unit modulo seven, characterized in that two elements are additionally introduced into it EXCLUSIVE OR and eight elements PROHIBITED, the first, second inputs of the eleventh and the first, second inputs of the i-th
Figure 00000008
EXCLUSIVE OR elements are connected to the outputs of the fifth, third and non-inverting, inverting inputs of the i-th elements, respectively. PROHIBITION, the first inputs of the fourth, fifth, sixth and eighth, ninth, tenth EXCLUSIVE OR elements are connected respectively to the outputs of the first, second, fourth and seventh, eighth, sixth PROHIBITION elements, and the output of the tenth, the first input of the k-th, first and second inputs The (11+k)-th EXCLUSIVE OR element is connected respectively to the second input of the seventh, the output of the (11+k)-th EXCLUSIVE OR element, tuning and k-th inputs of the arithmetic unit modulo seven.
RU2021109207A 2021-04-02 2021-04-02 Modulo seven arithmetic unit RU2764707C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2021109207A RU2764707C1 (en) 2021-04-02 2021-04-02 Modulo seven arithmetic unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2021109207A RU2764707C1 (en) 2021-04-02 2021-04-02 Modulo seven arithmetic unit

Publications (1)

Publication Number Publication Date
RU2764707C1 true RU2764707C1 (en) 2022-01-19

Family

ID=80040617

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2021109207A RU2764707C1 (en) 2021-04-02 2021-04-02 Modulo seven arithmetic unit

Country Status (1)

Country Link
RU (1) RU2764707C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1603371A1 (en) * 1989-01-12 1990-10-30 Войсковая часть 31303 Modulo seven adder
RU2028660C1 (en) * 1992-05-21 1995-02-09 Леонид Болеславович Авгуль Modulo-seven adder
RU2149442C1 (en) * 1999-03-16 2000-05-20 Балтийский государственный технический университет "Военмех" им. Д.Ф. Устинова Device for modulo seven multiplication
RU2702970C1 (en) * 2018-09-20 2019-10-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" ADDER MODULO q

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1603371A1 (en) * 1989-01-12 1990-10-30 Войсковая часть 31303 Modulo seven adder
RU2028660C1 (en) * 1992-05-21 1995-02-09 Леонид Болеславович Авгуль Modulo-seven adder
RU2149442C1 (en) * 1999-03-16 2000-05-20 Балтийский государственный технический университет "Военмех" им. Д.Ф. Устинова Device for modulo seven multiplication
RU2702970C1 (en) * 2018-09-20 2019-10-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" ADDER MODULO q

Similar Documents

Publication Publication Date Title
RU2764707C1 (en) Modulo seven arithmetic unit
RU2622841C1 (en) Device for selecting extreme number of two binary numbers
RU2324971C1 (en) Binary data comparator
RU2713862C1 (en) MULTIPLIER MODULO q
RU2703675C1 (en) Logic converter
RU2704735C1 (en) Threshold module
RU2778676C1 (en) Arithmetic unit modulo three
RU2757831C1 (en) Arithmetic unit modulo three
RU2778675C1 (en) Adder modulo three
RU2762548C1 (en) Adder-multiplier modulo three
RU2702970C1 (en) ADDER MODULO q
RU2770801C1 (en) Multiplier modulo three
RU2708793C1 (en) Modulo three adder
RU2770799C1 (en) Binary number dividing apparatus
RU2758184C1 (en) Binary adder
RU2770798C1 (en) MODULO q SUBTRACTOR
RU2762544C1 (en) Multiplier by module five
RU2791464C1 (en) Device for selecting the smallest of binary numbers
RU2703676C1 (en) Modulo three adder
RU2710872C1 (en) Parallel single signal counter
RU2702969C1 (en) Adder modulo five
RU2791460C1 (en) Device for selection of the bigger of binary numbers
RU2812700C1 (en) Threshold module
RU2790010C1 (en) Device for selecting the smaller of binary numbers
RU2787339C1 (en) Majority module