[go: up one dir, main page]

RU2778676C1 - Arithmetic unit modulo three - Google Patents

Arithmetic unit modulo three Download PDF

Info

Publication number
RU2778676C1
RU2778676C1 RU2021117979A RU2021117979A RU2778676C1 RU 2778676 C1 RU2778676 C1 RU 2778676C1 RU 2021117979 A RU2021117979 A RU 2021117979A RU 2021117979 A RU2021117979 A RU 2021117979A RU 2778676 C1 RU2778676 C1 RU 2778676C1
Authority
RU
Russia
Prior art keywords
elements
inputs
exclusive
connected respectively
mod3
Prior art date
Application number
RU2021117979A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Application granted granted Critical
Publication of RU2778676C1 publication Critical patent/RU2778676C1/en

Links

Images

Abstract

FIELD: computing technology.
SUBSTANCE: invention relates to computing technology and can be used to build automation equipment, functional units of control systems. The technical result is achieved by the claimed solution involving two AND elements, two OR elements, two XOR elements, as well as three XOR elements, as well as by the connection design feature thereof.
EFFECT: ensured implementation of the (A+B)mod3 and (AxB)mod3 operations.
1 cl, 1 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation equipment, functional units of control systems, etc.

Известны арифметические устройства по модулю три (см., например, патент РФ 2708793, кл. G06F 7/72, 2019 г.), которые реализуют операцию {А+B)mod3, где А,В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.Arithmetic units modulo three are known (see, for example, RF patent 2708793, class G06F 7/72, 2019), which implement the operation {A + B) mod3, where A, B ∈ {00,01,10} there are two-digit binary numbers given by binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных арифметических устройств по модулю три, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация операции {А × В) mod 3.The reason preventing the achievement of the technical result indicated below when using known arithmetic units modulo three includes limited functionality due to the fact that the implementation of the operation {A × B) mod 3 is not performed.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип арифметическое устройство по модулю три (авт.св. СССР 1564613, кл. G06F7/49, 1990 г.), которое содержит два элемента И, два элемента ИЛИ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и реализует операцию {А+В)mod3, где А,В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.The closest device for the same purpose to the claimed invention in terms of the totality of features is the modulo three arithmetic device adopted for the prototype (ed. St. USSR 1564613, class G06F7 / 49, 1990), which contains two AND elements, two OR elements, two EXCLUSIVE OR elements and implements the operation {А+В)mod3, where А,В ∈ {00,01,10} are two-digit binary numbers specified by binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация операции (А×В)mod3.The reason preventing the achievement of the technical result indicated below when using the prototype includes limited functionality due to the fact that the implementation of the operation (A×B)mod3 is not performed.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации операций (А+В)mod3 и (A×B)mod3, где А,В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.The technical result of the invention is the expansion of functionality by providing the implementation of the operations (A + B) mod3 and (A × B) mod3, where A, B ∈ {00,01,10} are two-digit binary numbers specified by binary signals.

Указанный технический результат при осуществлении изобретения достигается тем, что в арифметическом устройстве по модулю три, содержащем два элемента И, два элемента ИЛИ и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы k-го

Figure 00000001
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым входом (3-k)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом k-го элемента ИЛИ, особенность заключается в том, что в него дополнительно введены три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы k-го элемента ИЛИ соединены соответственно с k-ми входами третьего и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы первого и первый, второй входы второго элементов И соединены соответственно с выходами первого, второго элементов ИЛИ и выходами третьего, четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы второго, пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выход первого элемента И соединены соответственно с выходом второго элемента И и вторым входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы первого, второго, пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выход первого элемента И соединены соответственно с первым, вторым, третьим и четвертым выходами арифметического устройства по модулю три, k-й и (k+2)-й входы которого соединены соответственно с первым и вторым входами k-го элемента ИЛИ.The specified technical result in the implementation of the invention is achieved by the fact that in the arithmetic unit modulo three, containing two AND elements, two OR elements and two EXCLUSIVE OR elements, the first and second inputs of the k-th
Figure 00000001
of the EXCLUSIVE OR element are connected respectively to the first input of the (3-k)-th EXCLUSIVE OR element and the output of the k-th OR element, the peculiarity lies in the fact that three EXCLUSIVE OR elements are additionally introduced into it, the first and second inputs of the k-th element OR connected respectively to the k-th inputs of the third and fourth elements EXCLUSIVE OR, the first, second inputs of the first and the first, second inputs of the second elements AND connected respectively to the outputs of the first, second OR elements and the outputs of the third, fourth elements EXCLUSIVE OR, the first inputs of the second, fifth EXCLUSIVE OR elements and the output of the first AND element are connected respectively to the output of the second AND element and the second input of the fifth EXCLUSIVE OR element, and the outputs of the first, second, fifth EXCLUSIVE OR elements and the output of the first AND element are connected respectively to the first, second, third and fourth outputs of the arithmetic device modulo three, the k-th and (k+2)-th inputs of which are connected respectively to the first and the second inputs of the k-th element OR.

На чертеже представлена схема предлагаемого арифметического устройства по модулю три.The drawing shows a diagram of the proposed arithmetic unit modulo three.

Арифметическое устройство по модулю три содержит элементы И 11, 12, элементы ИЛИ 21, 22 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 31, …, 35, причем первый, второй входы элемента 2k

Figure 00000002
и выход элемента 12 соединены соответственно с k-ми входами элементов 33, 34 и первыми входами элементов 31, 32, 35, первый, второй входы элемента 11 и первый, второй входы элемента 12 соединены соответственно с выходами элементов 21, 22 и 33, 34, выходы элементов 21, 22 и 11 соединены соответственно с вторыми входами элементов 31, 32 и 35, а выходы элементов 31, 32, 35 и 11 соединены соответственно с первым, вторым, третьим и четвертым выходами арифметического устройства по модулю три, k-й и (k+2)-й входы которого соединены соответственно с первым и вторым входами элемента 2k.The arithmetic unit modulo three contains elements AND 1 1 , 1 2 , elements OR 2 1 , 2 2 and elements EXCLUSIVE OR 3 1 , ..., 3 5 , and the first, second inputs of the element 2 k
Figure 00000002
and the output of element 1 2 are connected respectively to the k inputs of elements 3 3 , 3 4 and the first inputs of elements 3 1, 3 2 , 3 5 , the first, second inputs of element 1 1 and the first, second inputs of element 1 2 are connected respectively to the outputs elements 2 1 , 2 2 and 3 3 , 3 4 , the outputs of elements 2 1 , 2 2 and 1 1 are connected respectively to the second inputs of elements 3 1 , 3 2 and 3 5 , and the outputs of elements 3 1 , 3 2 , 3 5 and 1 1 connected respectively to the first, second, third and fourth outputs of the arithmetic unit modulo three, the k-th and (k+2)-th inputs of which are connected respectively to the first and second inputs of the element 2 k .

Работа предлагаемого арифметического устройства по модулю три осуществляется следующим образом. На его первый, второй и третий, четвертый входы подаются соответственно двоичные сигналы а 0,a 1 ∈{0,l} и b0,b1 ∈{0,l}, которые задают подлежащие обработке двухразрядные двоичные числа А=а 1 а 0, B=b1b0, причем а 1,b1 и а 0,b0 определяют значения старших и младших разрядов соответственно, А,В ∈ {00,01,10}. В представленной ниже таблице приведены значения выходных сигналов y0, y1, z0, z1 предлагаемого устройства, полученные с учетом работы его элементов для всех возможных наборов значений сигналов а 0, а 1, b0, b1.The operation of the proposed arithmetic unit modulo three is as follows. Its first, second and third, fourth inputs are respectively supplied with binary signalsa 0,a one ∈{0,l} and b0,bone ∈{0,l}, which define two-digit binary numbers A= to be processeda one a 0, B=boneb0, anda one,bone anda 0,b0 determine the values of the leading and least significant digits, respectively, A,B ∈ {00,01,10}. The table below shows the values of the output signals y0,yone, z0, zoneof the proposed device, obtained taking into account the operation of its elements for all possible sets of signal valuesa 0,a one,b0,bone.

Figure 00000003
Figure 00000003

Согласно представленной таблицы имеем Y=(А+В)mod3, Z=(A×B)mod3, где Y=у1у0, Z=z1z0 - двухразрядные двоичные числа, задаваемые двоичными сигналами у0,y1 ∈{0,l}, z0,z1 ∈{0,l} (y1,z1 и y0,z0 определяют значения старших и младших разрядов соответственно).According to the presented table, we have Y=(A+B)mod3, Z=(A×B)mod3, where Y=y 1 y 0 , Z=z 1 z 0 are two-digit binary numbers given by binary signals y 0 ,y 1 ∈ {0,l}, z 0 ,z 1 ∈{0,l} (y 1 ,z 1 and y 0 ,z 0 determine the values of the leading and least significant digits, respectively).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое арифметическое устройство по модулю три обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует операции (A+B)mod3 и (A×B)mod3, где А,В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.The above information allows us to conclude that the proposed arithmetic unit modulo three has wider functionality compared to the prototype, since it implements the operations (A+B)mod3 and (A×B)mod3, where A, B ∈ {00,01 ,10} are two-digit binary numbers given by binary signals.

Claims (1)

Арифметическое устройство по модулю три, содержащее два элемента И, два элемента ИЛИ и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый и второй входы k-го
Figure 00000004
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым входом (3-k)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом k-го элемента ИЛИ, отличающееся тем, что в него дополнительно введены три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы k-го элемента ИЛИ соединены соответственно с k-ми входами третьего и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы первого и первый, второй входы второго элементов И соединены соответственно с выходами первого, второго элементов ИЛИ и выходами третьего, четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы второго, пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выход первого элемента И соединены соответственно с выходом второго элемента И и вторым входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы первого, второго, пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выход первого элемента И соединены соответственно с первым, вторым, третьим и четвертым выходами арифметического устройства по модулю три, k-й и (k+2)-й входы которого соединены соответственно с первым и вторым входами k-го элемента ИЛИ.
An arithmetic unit modulo three containing two AND elements, two OR elements, and two EXCLUSIVE OR elements, with the first and second inputs of the kth
Figure 00000004
of the EXCLUSIVE OR element are connected respectively to the first input of the (3-k)-th EXCLUSIVE OR element and the output of the k-th OR element, characterized in that three EXCLUSIVE OR elements are additionally introduced into it, the first and second inputs of the k-th OR element are connected respectively with k inputs of the third and fourth elements EXCLUSIVE OR, the first, second inputs of the first and first, second inputs of the second elements AND are connected respectively to the outputs of the first, second elements OR and the outputs of the third, fourth elements EXCLUSIVE OR, the first inputs of the second, fifth elements EXCLUSIVE OR and the output of the first element AND are connected respectively to the output of the second element AND and the second input of the fifth element EXCLUSIVE OR, and the outputs of the first, second, fifth elements EXCLUSIVE OR and the output of the first element AND are connected respectively to the first, second, third and fourth outputs of the arithmetic unit by module three, the k-th and (k+2)-th inputs of which are connected respectively to the first and second inputs mi k-th element OR.
RU2021117979A 2021-06-17 Arithmetic unit modulo three RU2778676C1 (en)

Publications (1)

Publication Number Publication Date
RU2778676C1 true RU2778676C1 (en) 2022-08-23

Family

ID=

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1441395A1 (en) * 1987-06-19 1988-11-30 Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. Modulo three adder-multiplier
SU1751747A1 (en) * 1990-10-22 1992-07-30 Белорусский государственный университет им.В.И.Ленина Modulo three adder
RU2090924C1 (en) * 1992-09-14 1997-09-20 Белорусский государственный университет Modulo-three computer
RU2713862C1 (en) * 2019-03-11 2020-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" MULTIPLIER MODULO q

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1441395A1 (en) * 1987-06-19 1988-11-30 Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. Modulo three adder-multiplier
SU1751747A1 (en) * 1990-10-22 1992-07-30 Белорусский государственный университет им.В.И.Ленина Modulo three adder
RU2090924C1 (en) * 1992-09-14 1997-09-20 Белорусский государственный университет Modulo-three computer
RU2713862C1 (en) * 2019-03-11 2020-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" MULTIPLIER MODULO q

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SUPRUN V. P.: "Synthesis of n-operand modulo-three adders", 12.07.2010, [найдено: 17.06.2022] Найдено в: " https://link.springer.com/article/10.3103/S0146411610030089". *

Similar Documents

Publication Publication Date Title
RU2778676C1 (en) Arithmetic unit modulo three
RU2703675C1 (en) Logic converter
RU2713862C1 (en) MULTIPLIER MODULO q
RU2757831C1 (en) Arithmetic unit modulo three
RU2770801C1 (en) Multiplier modulo three
RU2764707C1 (en) Modulo seven arithmetic unit
RU2589361C1 (en) Modulo multiplier
RU2762548C1 (en) Adder-multiplier modulo three
RU2778675C1 (en) Adder modulo three
RU2708793C1 (en) Modulo three adder
RU2702970C1 (en) ADDER MODULO q
RU2770798C1 (en) MODULO q SUBTRACTOR
RU2758184C1 (en) Binary adder
RU2703676C1 (en) Modulo three adder
RU2787339C1 (en) Majority module
RU2762544C1 (en) Multiplier by module five
RU2809213C1 (en) Majority module
RU2770799C1 (en) Binary number dividing apparatus
RU2787336C1 (en) Threshold module
RU2812700C1 (en) Threshold module
RU2702969C1 (en) Adder modulo five
RU2762545C1 (en) Majority module
RU2778678C1 (en) Logic module
RU2398265C2 (en) Logic module
RU2849027C1 (en) Binary subtractor