[go: up one dir, main page]

JP6687321B2 - 太陽電池及びその製造方法 - Google Patents

太陽電池及びその製造方法 Download PDF

Info

Publication number
JP6687321B2
JP6687321B2 JP2015005864A JP2015005864A JP6687321B2 JP 6687321 B2 JP6687321 B2 JP 6687321B2 JP 2015005864 A JP2015005864 A JP 2015005864A JP 2015005864 A JP2015005864 A JP 2015005864A JP 6687321 B2 JP6687321 B2 JP 6687321B2
Authority
JP
Japan
Prior art keywords
layer
substrate
amorphous silicon
back surface
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015005864A
Other languages
English (en)
Other versions
JP2015142132A (ja
Inventor
ユチン リ
ユチン リ
クァンスン チ
クァンスン チ
スンジク リ
スンジク リ
セウォン アン
セウォン アン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2015142132A publication Critical patent/JP2015142132A/ja
Application granted granted Critical
Publication of JP6687321B2 publication Critical patent/JP6687321B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H10F77/227—Arrangements for electrodes of back-contact photovoltaic cells for emitter wrap-through [EWT] photovoltaic cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1224—The active layers comprising only Group IV materials comprising microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H10F77/1226—Active materials comprising only Group IV materials comprising multiple Group IV elements, e.g. SiC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/164—Polycrystalline semiconductors
    • H10F77/1642—Polycrystalline semiconductors including only Group IV materials
    • H10F77/1645—Polycrystalline semiconductors including only Group IV materials including microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • H10F77/1665—Amorphous semiconductors including only Group IV materials including Group IV-IV materials, e.g. SiGe or SiC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、太陽電池及びその製造方法に関する。
最近石油や石炭のような既存エネルギー資源の枯渇が予測され、これらを取り替える代替エネルギーに対する関心が高まっている。その中でも、太陽電池は、太陽エネルギーから電気エネルギーを生産する電池として、エネルギー資源が豊富であり、環境汚染の問題がなく、注目されている。
一般的な太陽電池はｐ型とｎ型のように互いに異なる導電型(conductive type)の半導体からなる基板（substrate）とエミッタ部（emitter layer）、そして基板とエミッタ部にそれぞれ接続された電極を備える。この時、基板とエミッタ部の界面にはｐーｎ接合が形成されている。
このような太陽電池に光が入射されれば半導体で複数の電子―正孔対が生成され、生成され、生成された電子―正孔対は光起電力効果（photovoltaic effect）によって電荷である電子と正孔にそれぞれ分離され、電子と正孔は、ｎ型の半導体とｐ型半導体の方向に移動し、基板とエミッタ部と電気的に接続された電極によって収集され、この電極を電線で接続して電力を得る。
このとき、エミッタ部と基板上には、エミッタ部と基板に電気的に接続された複数の電極が位置し、基板とエミッタ部にそれぞれ移動した電荷を収集して、外部に接続された負荷に移動できるようにする。
しかし、この場合、光が入射されていない基板の面だけでなく、光が入射される面、すなわち、入射面に形成されたエミッタ部の上にも電極が位置するので、光の入射面積が減少し、太陽電池の効率が落ちる。
したがって、光の入射面積を増加させるために、電子と正孔を収集する電極をすべて基板の背面に位置させた背面電極型構造（back contact）の太陽電池が開発されている。
本発明の目的は、光電変換効率を向上させ、製造方法をさらに簡素化することができる太陽電池及び太陽電池モジュールを提供することにある。
本発明の実施の形態に係れば、太陽電池の製造方法は、第１導電型の不純物を含有する結晶質半導体基板の背面に非晶質シリコン層を形成する段階と非晶質シリコン層の内一部に第１導電型の不純物と反対の第２導電型の不純物を拡散させ、エミッタ部を形成する第１拡散段階と非晶質シリコン層の内、第２導電性不純物型の不純物を有する一部分を除外した残りの部分に第１導電型の不純物を拡散させ、背面電界部を形成する第２拡散段階とを含み、第１及び第２拡散段階の内、少なくとも一つの拡散段階が実行されるときに非晶質シリコン層を結晶化させシリコン層を形成する結晶化段階を含むことができる。
ここで、シリコン層の結晶化は、２０％−８０％の範囲内から成り得る。
第１拡散段階が実行された後に、第２拡散段階が実行され、第１拡散段階が実行される時結晶化段階は、５００℃以上で行われることが好ましい。
第１拡散段階が実行される前に、脱水素化工程を実行する段階をさらに含み、脱水素化工程は、３００℃−６００℃から成り得る。
第１拡散段階と、第２拡散段階は、同時に実行され、第１拡散段階と、第２拡散段階が実行される時、結晶化の段階は、５００℃以上で行われることが好ましい。
第１拡散段階と、第２拡散段階が実行される前に、脱水素化工程を実行する段階をさらに含み、脱水素化工程は、３００℃−６００℃から成り得る。
非晶質シリコン層は、２０ｎｍ−３００ｎｍの厚さで形成され、第１拡散段階と、第２拡散段階の内、少なくとも一つの温度より低い温度、すなわち、２５０℃より低い温度で形成することができる。
第１拡散段階の前に、非晶質シリコン層の背面に第２導電型の不純物を含有する第１ドーパント層を形成する段階と、第２拡散段階の前に、非晶質シリコン層の背面に第１導電型の不純物を含有した第２ドーパント層を形成する段階をさらに含むことができる。
このような構成の太陽電池は、第１導電型を有する半導体基板と第１導電型と反対の第２導電型を有し、半導体基板とｐ−ｎ接合を形成するエミッタ部と第１導電型の不純物が半導体基板より高濃度でドーピングされる背面電界部とエミッタ部と電気的に接続される第１電極と、及び背面電界部と電気的に接続される第２電極と、を含み、エミッタ部と背面電界部は２０％−８０％の結晶化度を有するシリコンを含むことができる。
エミッタ部と背面電界部は同じ線上に交互に位置することができる。
基板の底面と背面に第１及び第２トンネル接合層を形成すると、第１及び第２トンネル接合層はａ−Ｓｉ：Ｈから成り得る。この時、第１及び第２トンネル接合層の厚さは１−４ｎｍとして、第１及び第２トンネル接合層の厚さが互いに同一または互いに異なるように形成することができる。
このように、本発明に係る太陽電池は、一つの半導体基板の背面に相対的に厚く形成された第１補助電極と第２補助電極が形成され、太陽電池の効率、製造工程及び収率をさらに向上させることができる。
さらに、本発明に係る太陽電池モジュールは、半導体基板と絶縁性部材が、それぞれ単品で接続され一つの一体型個別素子で形成される太陽電池を利用することにより、太陽電池モジュールの製造工程をさらに単純化することができ、工程の一部太陽電池の欠陥の時、容易に入れ替えすることができ、太陽電池モジュールの収率をさらに向上させることができる。
本発明の第１の実施の形態に係る太陽電池の一部斜視図である。 図１に示した太陽電池をＩＩ−ＩＩ線に沿って示した概略的な断面図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第１の実施の形態に係る太陽電池の製造方法を順次に示す図である。 本発明の第２の実施の形態に係るエミッタ部と背面電界部を形成するための製造方法を順次に示す図である。 本発明の第２の実施の形態に係るエミッタ部と背面電界部を形成するための製造方法を順次に示す図である。 本発明の第２の実施の形態に係るエミッタ部と背面電界部を形成するための製造方法を順次に示す図である。 本発明の第２の実施の形態に係るエミッタ部と背面電界部を形成するための製造方法を順次に示す図である。 本発明の第２の実施の形態に係るエミッタ部と背面電界部を形成するための製造方法を順次に示す図である。 本発明の第２の実施の形態に係るエミッタ部と背面電界部を形成するための製造方法を順次に示す図である。 本発明の第２の実施の形態に係るエミッタ部と背面電界部を形成するための製造方法を順次に示す図である。
以下では添付した図面を参照にして本発明の実施の形態に対して本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳しく説明する。しかし本発明はいろいろ多様な形態に具現されることができここで説明する実施の形態に限定されない。そして図面で本発明を明確に説明するために説明と関係ない部分は省略し、明細書全体を介して類似の部分に対しては類似の図面符号を付けた。
図で多くの層及び領域を明確に表現するために厚さを拡大して示した。層、膜、領域、基板などの部分が他の部分「上に」あると言う時、これは他の部分「真上に」ある場合だけではなくその中間に他の部分がある場合も含む。反対に何れの部分が他の部分「真上に」あると言う時には中間に他の部分がないことを意味する。
またいずれの部分が他の部分上に「全体的」に形成されているとする時には他の部分の全体面(または前面)に形成されていることだけではなく端の一部には形成されないことも含む。
それでは添付した図面を参照にして本発明の実施の形態に係る太陽電池及びその製造方法について説明する。
図１及び図２を参照すると、太陽電池１は、基板１１０と、基板１１０の一方の面、例えば光が入射する前面（front surface）に位置する第１真性半導体層１１２、第１真性半導体層１１２の前面に位置する反射防止膜１３０、光が入射せず、基板１１０の前面と対面している基板１１０の背面（back surface）に位置する第２真性半導体層１１４、第２真性半導体層１１４の背面に位置する複数のエミッタ部１２０、第２真性半導体層１１４の背面に位置し、複数のエミッタ部１２０と同じ線上に位置する複数の背面電界（back surface field、ＢＳＦ）部１７０、複数のエミッタ部１２０と複数の背面電界部１７０の背面に位置する絶縁膜１８０、複数のエミッタ部１２０の上に位置する第１電極１４１、複数の背面電界部１７０上に位置する第２電極１４２を含む。ここで、第１真性半導体層１１２、第２真性半導体層１１４、反射防止膜１３０と絶縁膜１８０は省略され得るが、第１真性半導体層１１２、第２真性半導体層１１４、反射防止膜１３０と絶縁膜１８０を含む場合、太陽電池の工程の効率や収率がさらに向上するため、図１及び図２に示すように備えられた場合を一例として説明する。
基板１１０は、第１導電型、例えば、ｎ型導電型のシリコンウエハからなる。この時、シリコンは、単結晶シリコンまたは多結晶シリコンのような結晶質半導体からなる。
基板１１０がｎ型の導電型を有する場合、りん（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などのように５価元素の不純物を含有することができる。しかし、これとは違って、基板１１０は、ｐ型導電型で有り得、シリコン以外の他の半導体物質からなることもできる。基板１１０がｐ型の導電型を有する場合、基板１１０は、ホウ素（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などのような３価元素の不純物を含有することができる。
このような基板１１０は、前面がテクスチャリング(texturing)され凹凸面であるテクスチャリング表面（textured surface）を有する。
第１真性半導体層１１２は、基板１１０のテクスチャリング表面、すなわち、基板１１０の前面に位置し、基板１１０と反射防止膜１３０との間に形成され、水素が含有された真性非晶質−シリコン（intrinsic a-Si：H）から成り得る。この時、第１真性半導体層１１２は、１−４ｎｍの厚さで形成することができる。ここで、第１真性半導体層１１２は、電荷が移動される通路の役割、すなわち、トンネル効果（tunneling effect）を発生させることがある前面のトンネル接合層であると命名することができる。
第１真性半導体層１１２は、物理的気相蒸着法(ＰＥＣＶＤ、plasma enhanced chemical vapor deposition)または化学的気相蒸着法（ＣＶＤ、chemical vapor deposition）を用いて、基板１１０の前面に形成することができる。
基板１１０と、第１真性半導体層１１２の接合面は、平坦面ではなく、基板１１０のテクスチャリング表面形状に影響を受けて凹凸面を有する。
反射防止膜１３０は、第１真性半導体層１１２の前面に位置し、窒化シリコン膜（ＳｉＮｘ）や酸化シリコン膜（ＳｉＯｘ）などで構成されている。反射防止膜１３０は、太陽電池１に入射される光の反射度を低減し、特定の波長領域の選択性を増加させ、太陽電池１の効率を高める。本実施の形態において、反射防止膜１３０は、単一膜の構造を有するが、２重膜のような多層膜の構造を有することができ、必要に応じて省略することができる。この時、反射防止膜１３０はまた平坦面ではなく、基板１１０のテクスチャリング表面形状に影響を受けて凹凸面を有する。
複数のエミッタ部１２０は、基板１１０の背面上に位置し、複数のエミッタ部１２０は、基板１１０の導電型と反対の第２導電型、例えば、ｐ型の導電型を有し、基板１１０と、他の半導体、例えば、非晶質シリコンで構成されている。したがって、エミッタ部１２０は、基板１１０とｐ−ｎ接合だけでなく、異種接合（hetero junction）を形成する。
複数のエミッタ部１２０は、互いに離隔されており、ほぼ平行に定められた方向に伸びている。
このとき、複数のエミッタ部１２０がｐ型の導電型を有する場合、エミッタ部１２０は、ホウ素（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などの３価元素の不純物を含むことができ、逆に複数のエミッタ部１２０がｎ型の導電型を有する場合、りん（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などのように５価元素の不純物を含むことができる。
本実施の形態の場合、基板１１０と反対の導電型を有する複数のエミッタ部１２０は、ドーパント（dopant）として３価元素を含有している。したがって、基板１１０のシリコン原子と結合するために、電子１つを取得するために、複数のエミッタ部１２０の表面に存在する原子の固定電荷は（−）となる。これにより、複数のエミッタ部１２０の固定電荷は（＋）の値を有する正孔と反対の電荷値を有するので、複数のエミッタ部１２０の方向への正孔移動が加速化される。
このとき、シリコン（シリコン層または非晶質シリコン層）に形成された複数のエミッタ部１２０は、２０％−８０％の結晶化度（crystallinity）を有する。本実施の形態において、結晶化度は、基板１１０の背面に積層される膜、例えば、エミッタ部１２０と背面電界部１７０の総体積で非晶質シリコン層１５０をシード層として成長された非晶質シリコンの体積の割合を示す。したがって、シリコン（またはシリコン層）は、部分的に結晶または部分的に非晶質で有り得る。
複数のエミッタ部１２０が２０％以下の結晶化度を有する場合、非晶質シリコンの導電性が非常に低いため、電極形成時のコンタクト抵抗が高く充填率（fill factor、ＦＦ）が減少する。
一方、複数のエミッタ部１２０の結晶化度が８０％以上となる場合には、非晶質シリコンを結晶化させるために、高温で数十時間結晶化工程を実行するか、エキシマレーザ（excimer laser）を用いた高価工程が必要となる。したがって、本実施の形態において、複数のエミッタ部１２０は、２０％−８０％の結晶化度を有することが好ましい。
複数の背面電界部１７０は、基板１１０の背面上に互いに離隔して位置し、複数のエミッタ部１２０と同じ方向に互いにほぼ平行に伸びている。したがって、図１及び図２に示したように、複数のエミッタ部１２０と、複数の背面電界部１７０は、基板１１０の背面に交互に位置する。つまり、複数のエミッタ部１２０と、複数の背面電界部１７０は、互いに同一の層に位置することができる。
複数の背面電界部１７０は、シリコン（シリコン層または非晶質シリコン層）で構成されており、基板１１０と同じ第１導電型の不純物が基板１１０より高濃度で含有した不純物部、例えば、ｎ＋またはｎ＋＋で有り得る。
これにより、基板１１０と、複数の背面電界部１７０との不純物濃度差によって電位障壁が形成されて基板１１０の背面に移動した正孔が複数の第２電極１４２の方向に移動することが防止されるので、複数の第２電極１４２の付近で電子と正孔の再結合で消滅される量が減る。
本実施の形態の場合、複数の背面電界部１７０が基板１１０と同じｎ型の導電型を有するので、複数の背面電界部１７０は、５価の原子をドーパント（dopant）で含有している。５価の原子は、接している基板１１０のシリコン原子と結合するために電子の１つを捨てるので、複数の背面電界部１７０の表面に存在する原子の固定電荷（fixed charge）は、正の（＋）値を有する。結局、複数の背面電界部１７０の固定電荷は基板１１０において少数キャリアとして作用する正孔と同じ値（＋）を有するので、電気的な反発力により、複数の背面電界部１７０の方向への正孔移動が妨害される。
基板１１０に入射された光によって生成された電荷である電子−正孔対は、電子と正孔に分離され、電子はｎ型の方向に移動し、正孔はｐ型の方向に移動する。したがって、基板１１０がｎ型であり、複数のエミッタ部１２０がｐ型である場合、分離された正孔は、複数のエミッタ部１２０の方向に移動し、分離された電子は、基板１１０より不純物濃度が高い複数の背面電界部１７０の方向に移動する。
複数のエミッタ部１２０は、基板１１０とｐ−ｎ接合を形成するので、本実施の形態は違って、基板１１０がｐ型の導電型を有する場合、複数のエミッタ部１２０は、ｎ型の導電型を有するようになるので、分離された電子は、複数のエミッタ部１２０の方向に移動し、分離された正孔は、複数の背面電界部１７０の方向に移動する。
このとき、シリコン（シリコン層または非晶質シリコン層）で形成された複数の背面電界部１７０は、複数のエミッタ部１２０と同様に２０％−８０％の結晶化度を有することができる。
第２真性半導体層１１４は、基板１１０の背面に位置し、水素が含有された真性非晶質-シリコン（intrinsic a-Si：H）から成り得る。ここで、第２真性半導体層１１４は、電荷が移動される通路の役割、すなわち、トンネル効果（tunneling effect）を発生させることができる背面トンネル接合層と命名することができる。
本実施の形態において、第２真性半導体層１１４は、第１真性半導体層１１２と同一の物質で形成することができ、第１真性半導体層１１２と同じ厚さを有することができる。
これとは違って、第２真性半導体層１１４は、第１真性半導体層１１２と、他の物質で形成することができ、第１真性半導体層１１２と、他の厚さを有することができる。
複数の第１電極１４１は、複数のエミッタ部１２０上に位置し、複数のエミッタ部１２０に沿って延びており、複数のエミッタ部１２０と電気的に接続されている。
各第１電極１４１は、複数のエミッタ部１２０の方向に移動した電荷、例えば、正孔を収集する。
複数の第２電極１４２は、複数の背面電界部１７０上に位置し、複数の背面電界部１７０に沿って延びており、複数の背面電界部１７０と電気的に接続されている。
各第２電極１４２は、複数の背面電界部１７０の方向に移動する電荷、例えば電子を収集する。
複数の第１及び第２の電極１４１、１４２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、チタン（Ｔｉ）、金（Ａｕ）及びこれらの組み合わせからなる群から選択された少なくとも一つの導電性物質から成り得るが、これ以外の他の導電性金属物質から成り得る。
このような構造を有する本実施の形態に係る太陽電池１は、複数の第１電極１４１と、複数の第２電極１４２が光が入射しない基板１１０の背面に位置し、基板１１０と、複数のエミッタ部１２０が互いに異なる種類の半導体からなる太陽電池として、その動作は次の通りである。
太陽電池１に光が照射し反射防止膜１３０を通過して基板１１０に入射すると、光エネルギーによって基板１１０で電子−正孔対が発生する。この時、基板１１０の表面がテクスチャリング表面であるため、基板１１０の前面での光反射度が減少し、テクスチャリング表面で入射と反射動作が行われ、光の吸収率が増加するので、太陽電池１の効率が向上する。これに加えて、反射防止膜１３０によって基板１１０に入射する光の反射損失が減って基板１１０に入射する光の量はさらに増加する。
基板１１０に入射する光によって生成された電荷である電子−正孔対は、基板１１０と、複数のエミッタ部１２０のｐ−ｎ接合によって互いに分離され、正孔と電子は、それぞれｐ型の導電型を有する複数のエミッタ部１２０とｎ型の導電型を有する複数の背面電界部１７０の方向に移動して、それぞれ第１電極１４１と第２電極１４２によって収集される。このような第１電極１４１と第２電極１４２を導線で接続すると、電流が流れるようになり、これを外部から電力として利用することになる。
以下、図３Ａ〜図３Ｌを参照して、本発明の第１の実施の形態に係る太陽電池１の製造方法を説明する。
図３Ａを参考にすれば、まず、ｎ型単結晶シリコンからなる半導体基板１１０を用意し、半導体基板１１０の一方の面、例えば背面（back surface）に酸化シリコン膜（ＳｉＯｘ）などからなるエッチング防止膜１１１を積層する。
次に、図３Ｂに示すように、エッチング防止膜１１１をマスクにしてエッチング防止膜１１１が形成されない基板１１０の面、すなわち前面をエッチングして入射面である基板１１０の前面に複数の突起部を備えたテクスチャリング表面を形成した後、エッチング防止膜１１１を除去する。この時、基板１１０が単結晶シリコンからなる場合、ＫＯＨ、ＮａＯＨ、ＴＭＡＨなどの塩基溶液を使用して、基板１１０の表面をテクスチャリングすることができる。一方、基板１１０が多結晶シリコンからなる場合には、ＨＦやＨＮＯ３のような酸溶液を使用して、基板１１０の表面をテクスチャリングすることができる。
次に、図３Ｃに示すように、ｎ型半導体基板１００の前面と背面に第１及び第２真性半導体層（１１２、１１４）をそれぞれ形成する。第１及び第２の真性半導体層（１１２、１１４）は、水素が含有された真性非晶質−シリコン（intrinsic ａ−Ｓｉ：Ｈ）からなり、１−４ｎｍの厚さで形成することができる。ここで、第１及び第２真性半導体層（１１２、１１４）は、電荷が移動される通路の役割をすることができる。この時、基板１１０と、第１真性半導体層１１２の接合面は、平坦面ではなく、基板１１０のテクスチャリング表面形状に影響を受けて凹凸面を有する。
第１及び第２真性半導体層（１１２、１１４）は、例えば、物理的気相蒸着法（ＰＥＣＶＤ）または化学的気相蒸着法（ＣＶＤ）のような積層工程で、基板１１０の前面と背面に形成することができる。
次に、図３Ｄに示すように、第１真性半導体層１１２上に窒化シリコンを蒸着して反射防止膜１３０を形成する。この時、反射防止膜１３０は、第１真性半導体層１１２の前面全体に形成される。
反射防止膜１３０は、プラズマ蒸着（ＰＥＣＶＤ）またはスパッタリング（sputtering）などの方法で形成することができる。この時、反射防止膜１３０はまた平坦面ではなく、基板１１０のテクスチャリング表面形状に影響を受けて凹凸面を有する。
次に、図３Ｅに示すように、物理的な気相蒸着法（ＰＥＣＶＤ）または化学的気相蒸着法（ＣＶＤ）などを用いて、第２真性半導体層１１４上に水素が含有された真性非晶質−シリコン（intrinsic a -Si：H）からなる非晶質シリコン層１５０を形成する。
本実施の形態において、非晶質シリコン層１５０は、低温、例えば、２５０℃または２５０℃より低い温度で２０−３００ｎｍの厚さで形成することができる。
次に、図３Ｆに示すように、非晶質シリコン層１５０上に基板１１０の第１導電型と反対の第２導電型の不純物を含有する第１ドーパント層１６２を形成する。本実施の形態において、半導体基板１１０がｎ型で形成されるので、ｐ型導電型、つまり３価元素の不純物を含有する第１ドーパント層１６２を形成する。このとき、第１ドーパント層１６２は、物理的な気相蒸着法（ＰＥＣＶＤ）または化学的気相蒸着法（ＣＶＤ）などのような積層工程で形成することができる。
次に、図３Ｇに示すように、第１ドーパント層１６２上にエッチング防止膜１１１を積層する。
次に、図３Ｈに示すように、エッチング防止膜１１１をマスクにしてエッチング防止膜１１１が形成されない第１ドーパント層１６２の一部をエッチングして非晶質シリコン層１５０の一部を露出させる。
次に、図３Ｉに示すように、露出された非晶質シリコン層１５０の一部とエッチング防止膜１１１上に第１導電型の不純物を含有する第２ドーパント層１６４を形成する。本実施の形態において、半導体基板１１０がｎ型で形成されるので、ｎ型導電型、すなわち５価元素の不純物を含有する第２ドーパント層１６４を形成する。このとき、第２ドーパント層１６４は、第１ドーパント層１６２と同じ工程で形成することができる。
次に、第２ドーパント層１６４の背面と前面の全体に拡散防止膜１８０を形成する。拡散防止膜１８０は、第２ドーパント層１６０の拡散を防止し、ポリマー（polymer）系などのような絶縁物質で形成される。
次に、図３Ｊに示すように、非晶質シリコン層１５０に脱水素化（dehydrogenation）工程を進行して非晶質シリコン層１５０内に含まれた水素を除去する。この時、脱水素化工程は、３００〜６００℃内で行われることが好ましい。
次に、図３Ｋおよび図３Ｌに示すように、第１ドーパント層１６２の不純物及び第２ドーパント層１６４の不純物を拡散させ非晶質シリコン層１５０を高温で結晶化し、複数のエミッタ部１２０と、複数の背面電界部１７０を形成する。この時、結晶層（またはシリコン層）１５２は、非晶質シリコン層１５０の少なくとも一部が結晶化されて形成することができる。
具体的には、第１ドーパント層１６２の第２導電型の不純物を非晶質シリコン層１５０の一部に拡散させる第１拡散段階を実行し、第２ドーパント層１６４の第１導電型の不純物を非晶質シリコン層１５０の一部を除外した残りの部分に拡散させる第２拡散段階を実行することができる。つまり、第１拡散段階と、第２拡散段階は、同時に実行することができる。ここで、第１拡散段階と、第２拡散段階は、５００℃以上の高温工程で実行することができる。
このように、第１拡散段階によって第２導電型の不純物が拡散した非晶質シリコン層１５０の一部は複数のエミッタ部１２０で形成し、第２拡散段階によって第１導電型の不純物が拡散した非晶質シリコン層１５０の一部を除外した残りの部分は複数の背面電界部１７０で形成することができる。すなわち、複数のエミッタ部１２０は基板１１０の導電型と反対である第２導電型、例えば、ｐ型の導電型の不純物を含み、複数の背面電界部１７０はｎ型の基板１１０と同一である導電型の不純物が基板１１０より高濃度でドーピングされた領域、例えば、ｎ＋またはｎ＋＋領域で形成することができる。この時、複数のエミッタ部１２０及び複数の背面電界部１７０は交互に位置して形成することができる。複数のエミッタ部１２０及び複数の背面電界部１７０は互いに同じ層に位置することができる。
これと同時に、複数のエミッタ部１２０と、複数の背面電界部１７０で形成された非晶質シリコン層１５０の少なくとも一部が結晶化され結晶層（またはシリコン層）１５２で形成することができる。本実施の形態において、シリコンで形成した複数のエミッタ部１２０と、複数の背面電界部１７０は、２０％−８０％の結晶化度を有することができる。
一方、複数のエミッタ部１２０と、複数の背面電界部１７０との間に複数のエミッタ部１２０と、複数の背面電界部１７０の拡散を防止する拡散防止膜１８０が追加で形成することもできる。
次に、複数のエミッタ部１２０の上に、複数の第１電極１４１を形成し、複数の背面電界部１７０の上に、複数の第２電極１４２を形成して太陽電池１を完成する（図１参照）。
具体的には、複数の第１及び第２電極（１４１、１４２）は、スクリーン印刷法を用いて電極用ペーストを複数のエミッタ部１２０と、複数の背面電界部１７０の背面に塗布した後、焼結して形成することができるが、これとは違って、めっき法、スパッタリング法と電子ビーム蒸着などの物理的気相蒸着法（ＰＥＣＶＤ）または化学的気相蒸着法（ＣＶＤ）などを用いて形成することもできる。
以下、図４Ａ〜図４Ｇを参照して、本発明の第２の実施の形態に係るエミッタ部と背面電界部を含む太陽電池１を説明する。図４Ａ〜図４Ｇは、本発明の第２の実施の形態に係るエミッタ部と背面電界部を形成するための製造方法を順次示す図である。
図４Ａ〜図４Ｇを参照すると、本発明の第２の実施の形態に係るエミッタ部と背面電界部を形成する方法は、前述した第１の実施の形態の太陽電池と同様であるので、以下では、エミッタ部１２０と背面電界部１７０の形成方法についてのみ説明する。
したがって、図１に示した太陽電池１と同じ機能を実行する構成要素については、図１と同一の符号を付与し、その詳細な説明は省略する。
図４Ａを参考にすれば、まず、半導体基板１１０の一方の面、例えば背面（back surface）に物理的気相蒸着法（ＰＥＣＶＤ）または化学的気相蒸着法（ＣＶＤ）などを用いて第２真性半導体層１１４上に水素が含有された真性非晶質−シリコン（intrinsic ａ−Ｓｉ：Ｈ）からなる非晶質シリコン層１５０を形成した後、非晶質シリコン層１５０の一部の上にエッチング防止膜１１１を形成する。
本実施の形態において、非晶質シリコン層１５０は、低温、例えば２５０℃で２０ｎｍ−３００ｎｍの厚さで形成することができる。
次に、図４Ｂに示すように、非晶質シリコン層１５０上に基板１１０の第１導電型と反対の第２導電型の不純物を含有する第１ドーパント層１６２を形成する。本実施の形態において、半導体基板１１０がｎ型で形成するので、ｐ型導電型、つまり３価元素の不純物を含有する第１ドーパント層１６２を形成する。この時、第１ドーパント層１６２は、物理的な気相蒸着法（ＰＥＣＶＤ）または化学的気相蒸着法（ＣＶＤ）などのような積層工程で形成することができる。
次に、第１ドーパント層１６２上に拡散防止膜１８０を形成することができる。拡散防止膜１８０は、第１ドーパント層１６２の拡散を防止し、ポリマー（polymer）系などのような絶縁物質で形成される。
次に、図４Ｃに示すように、非晶質シリコン層１５０に脱水素化（dehydrogenation）工程を進行して非晶質シリコン層１５０内に含まれた水素を除去する。この時、脱水素化工程は、３００℃−６００℃内で実行することが好ましい。
次に、図４Ｄに示すように、第１ドーパント層１６２の不純物を拡散及び非晶質シリコン層１５０を高温で結晶化して（または部分的に結晶化して）非晶質シリコン層１５０の少なくとも一部が結晶化した結晶層（またはシリコン層）１５２を形成することができる。この時、結晶層１５２が形成された後、エッチング防止膜１１１と拡散防止膜１８０を除去する。
具体的には、第１ドーパント層１６２の第２導電型の不純物を非晶質シリコン層１５０の一部に拡散させる第１拡散段階を実行することができる。第１拡散段階は、５００℃以上の高温工程で実行することができる。
このように、第１拡散段階によって、第２導電型の不純物が拡散された非晶質シリコン層１５０の一部は、複数のエミッタ部１２０で形成することができる。つまり、複数のエミッタ部１２０は、基板１１０の導電型と反対の第２導電型、例えば、ｐ型の導電型の不純物を含有することができる。
これと同時に、複数のエミッタ部１２０で形成された非晶質シリコン層１５０の少なくとも一部を結晶化することができる。本実施の形態において、非晶質シリコンと結晶シリコンで形成された複数のエミッタ部１２０と結晶層１５２は、２０％−８０％の結晶化度を有することができる。
次に、図４Ｅに示すように、一部が結晶化した結晶層１５２上にエッチング防止膜１１１を積層する。
次に、図４Ｆに示したように、露出された結晶層１５２の一部とエッチング防止膜１１１上に第１導電型の不純物を含有する第２ドーパント層１６４を形成する。本実施の形態において、半導体基板１１０がｎ型で形成されるので、ｎ型導電型、すなわち５価元素の不純物を含有する第２ドーパント層１６４を形成する。このとき、第２ドーパント層１６４は、第１ドーパント層１６２と同じ工程で形成することができる。
次に、第２ドーパント層１６４上に拡散防止膜１８０を形成する。拡散防止膜１８０は、第２ドーパント層１６４の拡散を防止し、ポリマー（polymer）系などのような絶縁物質で形成される。
次に、図４Ｇに示すように、第２ドーパント層１６４の不純物を結晶層１５２に拡散して、複数のエミッタ部１２０と、複数の背面電界部１７０を形成する。
具体的には、第２ドーパント層１６４の第１導電型の不純物を、非晶質シリコン層１５０の一部を除外した残りの部分に拡散させる第２拡散段階を実行することができる。つまり、第２拡散段階は、第２拡散段階が実行された後に実行することができる。ここで、第２拡散段階は、５００℃以上の高温工程で実行することができる。
このように、第２拡散段階により、第１導電型の不純物が拡散された非晶質シリコン層１５０の一部を除外した残りの部分は、複数の背面電界部１７０で形成することができる。つまり、複数の背面電界部１７０は、ｎ型の基板１１０と同じ導電型の不純物が基板１１０より高濃度でドープされた領域、例えば、ｎ＋またはｎ＋＋領域で形成することができる。この時、複数のエミッタ部１２０と、複数の背面電界部１７０は、交互に位置して形成することができる。
本実施の形態において、シリコンで形成された複数のエミッタ部１２０と、複数の背面電界部１７０は、２０％−８０％の結晶化度を有することができる。
一方、交互に位置する複数のエミッタ部１２０と、複数の背面電界部１７０との間に複数のエミッタ部１２０と、複数の背面電界部１７０の拡散を防止する拡散防止膜１８０を追加で形成することもできる。
次に、複数のエミッタ部１２０の上に、複数の第１電極１４１を形成し、複数の背面電界部１７０の上に、複数の第２電極１４２を形成して太陽電池１を完成する（図１参照）。
以上で本発明の望ましい実施の形態に対して詳細に説明したが本発明の権利範囲はこれに限定されるのではなく、次の請求範囲で定義している本発明の基本概念を利用した当業者の多くの変形及び改良形態もまた本発明の権利範囲に属する。
１ 太陽電池
１１０ 基板
１１１ エッチング防止膜
１１２ 第１真性半導体層
１１４ 第２真性半導体層
１２０ エミッタ層
１３０ 反射防止膜
１４１ 第１電極
１４２ 第２電極
１５０ 非晶質シリコン層
１６２ 第１ドーパント層
１６４ 第２ドーパント層
１７０ 背面電界部
１８０ 拡散防止膜

Claims (12)

  1. 第１導電型の不純物を含有する結晶質半導体基板の背面に非晶質シリコン層を形成する段階と、
    前記非晶質シリコン層の背面にドーパント層を形成する段階であって、前記ドーパント層は前記第１導電型と反対の第２導電型の不純物を含む第１ドーパント層と、前記第１導電型の不純物を含む第２ドーパント層の内の少なくとも一つを含む、段階と、
    前記ドーパント層を形成する段階の後に、前記非晶質シリコン層の脱水素化工程を実行する段階と、
    前記脱水素化工程の後に、前記非晶質シリコン層の一部に第２導電型の不純物を拡散させ、エミッタ部を形成する第１拡散段階と、
    前記脱水素化工程の後に、前記非晶質シリコン層の内、前記エミッタ部が形成される一部分を除外した残りの部分に前記第１導電型の不純物を拡散させ、背面電界部を形成する第２拡散段階とを含み、
    前記第１拡散段階及び前記第２拡散段階の少なくとも一つが、前記非晶質シリコン層を結晶化してシリコン層を形成する結晶化段階と同時に実行される、太陽電池の製造方法。
  2. 前記シリコン層の結晶化は、２０％−８０％の範囲内で行われる、請求項１に記載の太陽電池の製造方法。
  3. 前記第１拡散段階が実行された後に、
    前記第２拡散段階が実行される、請求項１に記載の太陽電池の製造方法。
  4. 前記第１拡散段階が実行されるとき、前記結晶化段階は、５００℃以上で行われる、請求項３に記載の太陽電池の製造方法。
  5. 前記脱水素化工程は、３００から６００℃で行われる、請求項３に記載の太陽電池の製造方法。
  6. 前記第１拡散段階と、前記第２拡散段階は、同時に実行される、請求項１に記載の太陽電池の製造方法。
  7. 前記第１拡散段階と、前記第２拡散段階が実行されるとき、
    記結晶化段階は、５００℃以上で行われる、請求項６に記載の太陽電池の製造方法。
  8. 前記脱水素化工程は、３００℃−６００℃で行われる、請求項６に記載の太陽電池の製造方法。
  9. 前記非晶質シリコン層は、２０ｎｍ−３００ｎｍの厚さで形成される、請求項１に記載の太陽電池の製造方法。
  10. 前記非晶質シリコン層は、前記第１拡散段階と、前記第２拡散段階のうち少なくとも一つの温度より低い温度で形成される、請求項９に記載の太陽電池の製造方法。
  11. 前記非晶質シリコン層は、２５０℃より低い温度で形成される、請求項１０に記載の太陽電池の製造方法。
  12. 前記ドーパント層を形成する段階において、前記第１ドーパント層と前記第２ドーパント層が形成され、
    前記第１拡散段階と前記第２拡散段階は同時に実行される、請求項１に記載の太陽電池の製造方法。
JP2015005864A 2014-01-29 2015-01-15 太陽電池及びその製造方法 Active JP6687321B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0011471 2014-01-29
KR1020140011471A KR102173644B1 (ko) 2014-01-29 2014-01-29 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
JP2015142132A JP2015142132A (ja) 2015-08-03
JP6687321B2 true JP6687321B2 (ja) 2020-04-22

Family

ID=52133777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015005864A Active JP6687321B2 (ja) 2014-01-29 2015-01-15 太陽電池及びその製造方法

Country Status (5)

Country Link
US (2) US20150214396A1 (ja)
EP (1) EP2903037B1 (ja)
JP (1) JP6687321B2 (ja)
KR (1) KR102173644B1 (ja)
CN (1) CN104810414B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102257824B1 (ko) * 2016-12-05 2021-05-28 엘지전자 주식회사 태양 전지 제조 방법
JP7228561B2 (ja) * 2018-02-23 2023-02-24 株式会社カネカ 太陽電池の製造方法
CN112002778B (zh) * 2020-07-23 2022-10-04 隆基绿能科技股份有限公司 硅异质结太阳能电池及其制作方法
CN114613881B (zh) * 2022-02-24 2023-07-04 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4059461A (en) * 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
US5057439A (en) * 1990-02-12 1991-10-15 Electric Power Research Institute Method of fabricating polysilicon emitters for solar cells
JP3346907B2 (ja) * 1994-09-06 2002-11-18 シャープ株式会社 太陽電池及びその製造方法
JP2002268576A (ja) * 2000-12-05 2002-09-20 Matsushita Electric Ind Co Ltd 画像表示装置、画像表示装置の製造方法及び画像表示ドライバｉｃ
US7339110B1 (en) * 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
US7468485B1 (en) * 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
WO2007081510A2 (en) * 2005-12-21 2007-07-19 Sunpower Corporation Back side contact solar cell structures and fabrication processes
US7851698B2 (en) * 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
US8242354B2 (en) * 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
EP2200082A1 (en) * 2008-12-19 2010-06-23 STMicroelectronics Srl Modular interdigitated back contact photovoltaic cell structure on opaque substrate and fabrication process
US8633379B2 (en) * 2010-08-17 2014-01-21 Lg Electronics Inc. Solar cell
KR101173626B1 (ko) * 2011-07-29 2012-08-13 엘지전자 주식회사 태양 전지
US20120073650A1 (en) * 2010-09-24 2012-03-29 David Smith Method of fabricating an emitter region of a solar cell
US8492253B2 (en) * 2010-12-02 2013-07-23 Sunpower Corporation Method of forming contacts for a back-contact solar cell
WO2012127769A1 (ja) * 2011-03-22 2012-09-27 パナソニック株式会社 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
WO2013038768A1 (ja) * 2011-09-12 2013-03-21 三洋電機株式会社 太陽電池及びその製造方法
CN103828061B (zh) * 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
JP5840095B2 (ja) * 2011-10-31 2016-01-06 三菱電機株式会社 太陽電池の製造装置、及び太陽電池の製造方法
US9054255B2 (en) * 2012-03-23 2015-06-09 Sunpower Corporation Solar cell having an emitter region with wide bandgap semiconductor material
CN102610686B (zh) * 2012-03-28 2014-08-20 星尚光伏科技（苏州）有限公司 一种背接触晶体硅太阳能电池及其制作工艺
CN104508831B (zh) * 2012-07-19 2017-05-03 日立化成株式会社 太阳能电池元件、太阳能电池元件的制造方法以及太阳能电池模块
US9048099B2 (en) * 2013-05-09 2015-06-02 Applied Materials, Inc. Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal

Also Published As

Publication number Publication date
JP2015142132A (ja) 2015-08-03
CN104810414B (zh) 2017-06-16
KR102173644B1 (ko) 2020-11-03
CN104810414A (zh) 2015-07-29
EP2903037A1 (en) 2015-08-05
EP2903037B1 (en) 2016-09-07
US20150214396A1 (en) 2015-07-30
US20190334041A1 (en) 2019-10-31
KR20150090607A (ko) 2015-08-06

Similar Documents

Publication Publication Date Title
US12402436B2 (en) Solar cell
EP2219222B1 (en) Solar cell and method for manufacturing the same
CN102214709B (zh) 选择性发射极太阳能电池
US10680122B2 (en) Solar cell and method for manufacturing the same
CN102292828B (zh) 太阳能电池
US20130206222A1 (en) Solar cell
US20160197204A1 (en) Solar cell and method for manufacturing the same
TWI424582B (zh) 太陽能電池的製造方法
KR101630526B1 (ko) 태양 전지
KR101642158B1 (ko) 태양 전지 모듈
US20190334041A1 (en) Solar cell and method for manufacturing the same
US20120167977A1 (en) Solar cell and method for manufacturing the same
KR101882439B1 (ko) 태양 전지 및 그 제조 방법
US20110094586A1 (en) Solar cell and method for manufacturing the same
KR101898996B1 (ko) 전하 선택 접합 실리콘 태양 전지
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR102218629B1 (ko) 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법
KR102120120B1 (ko) 태양 전지 및 이의 제조 방법
KR101588456B1 (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200402

R150 Certificate of patent or registration of utility model

Ref document number: 6687321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250