[go: up one dir, main page]

KR101882439B1 - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR101882439B1
KR101882439B1 KR1020120086571A KR20120086571A KR101882439B1 KR 101882439 B1 KR101882439 B1 KR 101882439B1 KR 1020120086571 A KR1020120086571 A KR 1020120086571A KR 20120086571 A KR20120086571 A KR 20120086571A KR 101882439 B1 KR101882439 B1 KR 101882439B1
Authority
KR
South Korea
Prior art keywords
substrate
emitter
conductive layer
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020120086571A
Other languages
English (en)
Other versions
KR20140021730A (ko
Inventor
이승윤
이홍매
최정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120086571A priority Critical patent/KR101882439B1/ko
Publication of KR20140021730A publication Critical patent/KR20140021730A/ko
Application granted granted Critical
Publication of KR101882439B1 publication Critical patent/KR101882439B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지 및 그 제조 방법에 관한 것이다.
본 발명에 따른 태양 전지의 일례는 제1 도전성 타입의 불순물을 함유하고, 결정질 실리콘을 함유하는 기판; 기판의 후면 위에 위치하는 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 함유하는 에미터부; 기판의 후면에 위치하고, 기판보다 제1 도전성 타입의 불순물을 고농도로 함유하는 후면 전계부; 에미터부와 연결되는 제1 전극; 및 후면 전계부와 연결되는 제2 전극;을 포함하고, 에미터부는 비정질 실리콘을 포함하고, 후면 전계부는 결정질 실리콘을 포함한다.

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양 전지 및 그 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명은 제조 공정을 보다 간소화할 수 있는 태양 전지 및 그 제조 방법을 제공하는데, 그 목적이 있다.
본 발명에 따른 태양 전지의 일례는 제1 도전성 타입의 불순물을 함유하고, 결정질 실리콘을 함유하는 기판; 기판의 후면 위에 위치하고, 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 함유하는 에미터부; 기판의 후면에 위치하고, 기판보다 제1 도전성 타입의 불순물을 고농도로 함유하는 후면 전계부; 에미터부와 연결되는 제1 전극; 및 후면 전계부와 연결되는 제2 전극;을 포함하고, 에미터부는 비정질 실리콘을 포함하고, 후면 전계부는 결정질 실리콘을 포함한다.
여기서, 후면 전계부는 기판의 내부에 형성되고, 에미터부는 기판의 외부에 형성될 수 있다. 일례로, 기판은 후면에 함몰부를 포함하고, 후면 전계부는 함몰부에 위치할 수 있다.
또한, 본 발명에 따른 태양 전지는 에미터부 위에 위치하는 도전층을 더 포함할 수 있으며, 도전층은 투명 도전막(Transparent conductive oxide,TCO)을 포함할 수 있다.
또한, 제1 전극은 도전층과 직접 접촉하고, 제2 전극은 후면 전계부와 직접 접촉할 수 있다.
또한, 본 발명에 따른 태양 전지 제조 방법의 일례는 제1 도전성 타입의 불순물을 함유하는 기판의 후면 위에 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 함유하는 에미터부를 형성하는 단계; 기판의 후면 내부에 제1 도전성 타입의 불순물을 함유하는 후면 전계부를 형성하는 단계; 에미터부와 전기적으로 연결되는 제1 전극을 형성하는 단계; 및 후면 전계부와 전기적으로 연결되는 제2 전극을 형성하는 단계;를 포함하고, 에미터부는 기판의 후면 위에 제2 도전성 타입의 불순물을 함유하는 비정질 실리콘을 증착하여 형성하고, 후면 전계부는 기판의 후면에 제1 도전상 타입의 불순물을 확산시켜 형성한다.
여기서, 에미터부를 형성하는 단계와 후면 전계부를 형성하는 단계 사이에, 에미터부 위에 도전층을 형성하는 단계; 도전층의 일부를 식각하여 에미터부의 일부를 노출하는 단계; 및 노출된 에미터부 위와 도전층 위에 제1 보호막을 형성시키는 단계를 더 포함할 수 있다.
또한, 에미터부를 형성하는 단계와 후면 전계부를 형성하는 단계 사이에, 에미터부 위에 도전층을 형성하는 단계; 도전층 및 에미터부의 일부를 식각하여 기판의 후면 일부를 노출하는 단계; 및 노출된 기판 후면 일부와 도전층 위에 제1 보호막을 형성시키는 단계;를 더 포함할 수 있다.
또한, 도전층의 일부분 위에 제1 에칭 페이스트를 도포한 후, 열처리를 실시하여 도전층의 일부, 또는 도전층 및 에미터부의 일부를 식각할 수 있다.
여기서, 열처리 공정의 열처리 온도는 대략 150℃ ~ 250℃ 사이일 수 있다.
또한, 후면 전계부를 형성하는 단계는 제1 보호막 위에 제1 도전성 타입의 불순물을 함유하는 도펀트 페이스트를 도포하는 단계; 및 도펀트 페이스트에 레이저 빔을 조사하여, 도펀트 페이스트의 불순물을 기판의 후면에 확산시는 단계를 포함할 수 있다.
또한, 도펀트 페이스트를 도포하는 단계에서, 도펀트 페이스트는 식각에 의해 노출된 기판의 후면 또는 에미터부 위에 형성된 제1 보호막 위에 도포할 수 있다.
또한, 도펀트 페이스트가 도포된 제1 보호막의 일부분을 레이저 빔에 의해 제거할 수 있다.
또한, 제1 전극을 형성하는 단계는 도전층 위에 배치되는 제1 보호막 위에 제2 에칭 페이스트를 도포하는 단계; 및 열처리를 실시하여 제1 보호막의 일부를 식각하는 단계를 포함할 수 있다.
또한, 도금 방식을 이용하여 도전층과 전기적으로 연결된 제1 전극 및 후면 전계부와 전기적으로 연결된 제2 전극을 형성할 수 있다.
본 발명에 따른 태양 전지 및 그 제조 방법은 기판의 후면에 에미터부를 증착하여 형성하고, 후면 전계부는 확산시켜 형성함으로써, 태양 전지의 제조 공정을 보다 단순화시킬 수 있어, 제조 비용을 절감할 수 있다.
도 1 내지 도 2는 본 발명에 따른 태양 전지의 제1 실시예에 대하여 설명하기 위한 도이다.
도 3a 내지 도 3k는 도 1에 도시된 태양 전지를 제조하는 방법의 일례를 설명하기 위한 도이다.
도 4는 본 발명에 따른 태양 전지의 제2 실시예를 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 태양 전지에 대하여 설명한다.
도 1 내지 도 2는 본 발명에 따른 태양 전지의 제1 실시예에 대하여 설명하기 위한 도이다.
구체적으로 도 1은 본 발명에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에서 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고로 하면, 본 발명의 일례에 따른 태양 전지(1)는 기판(110), 기판(110)의 제1 면, 즉 전면 위에 위차하는 전면 전계부(171)(front surface field, FSF)(171), 전면 전계부(171) 위에 위치하는 반사 방지막(130), 기판(110)의 제1 면과 반대면인 제2 면, 즉 후면 위에 위치하는 복수의 에미터부(121), 기판(110)의 후면 위에 위치하고 복수의 에미터부(121)와 나란하게 뻗어 있는 복수의 후면 전계부(172)(back surface field, BSF)(172), 복수의 에미터부(121) 위에 각각 위치하는 복수의 제1 전극(141)과 복수의 후면 전계부(172) 위에 각각 위치하는 복수의 제2 전극(142)을 포함할 수 있다.
한편, 도 1 및 도 2에 도시된, 본 발명에 따른 태양 전지는 전술한 구성 이외에도, 에미터부(121) 위에 도전층(150), 에미터부(121) 위에 제1 보호막(191), 기판(110)과 에미터부(121) 사이에 제2 보호막(192)을 더 포함할 수 있다.
이와 같이, 한편, 여기의 도 1 및 도 2에서는 본 발명에 따른 태양 전지(1)가 반사 방지막(130), 전면 전계부(171), 도전층(150), 제1 보호막(191) 및 제2 보호막(192)을 포함하는 것을 일례로 도시하고 있지만, 여기서, 반사 방지막(130), 전면 전계부(171), 도전층(150), 제1 보호막(191) 및 제2 보호막(192)이 생략되는 것도 가능하다.
그러나, 반사 방지막(130), 전면 전계부(171), 도전층(150), 제1 보호막(191) 및 제2 보호막(192)이 형성된 경우, 태양 전지의 광전 효율이 더욱 향상될 수 있으므로, 이하에서는 반사 방지막(130), 전면 전계부(171), 도전층(150), 제1 보호막(191) 및 제2 보호막(192)이 태양 전지(1)에 포함된 것을 일례로 설명한다.
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘으로 이루어진 결정질 기판(110)일 수 있다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘 등과 같은 결정질 실리콘일 수 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑된다. 하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 기판(110)에 도핑된다.
이러한 기판(110)은 전면이 텍스처링(texturing)되어 요철면을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 요철면으로 도시하였지만, 실질적으로 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 반사 방지막(130) 및 전면 전계부(171) 역시 요철면을 가질 수 있다.
아울러, 도 1 및 도 2에서는 기판(110)의 전면만 요철면을 구비하는 것으로 도시되어 있으나, 이와 다르게, 본 발명에 따른 태양 전지는 기판(110)의 전면 뿐만 아니라, 기판(110)의 후면도 요철면을 구비할 수 있다.
다음, 전면 전계부(171)는 도 1 및 도 2에 도시된 바와 같이, 기판(110)의 전면에 위치할 수 있다.
이와 같은 전면 전계부(171)는 기판(110)과 전면 전계부(171)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 기판(110) 전면 쪽으로의 전하(예, 정공) 이동을 방지하는 전계 효과가 있다.
따라서, 전면 전계부(171)는 기판(110)의 전면 쪽으로 이동하는 정공을 전위 장벽에 의해 기판(110)의 후면 쪽으로 되돌아가게 하는 전면 전계 효과가 있고, 이로 인해, 전면 전계부(171)는 외부 장치로 출력되는 전하의 출력량을 증가시키고, 기판(110)의 전면에서 재결합이나 결함에 의해 손실되는 전하의 양을 감소시킨다.
이와 같은 전면 전계부(171)는 수소를 포함할 수 있으며, 수소를 포함하는 경우, 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 전면 표면에서 전하가 소멸되는 것을 감소시키는 페시베이션 기능(passivation function)을 수행할 수 있다.
이와 같은 전면 전계부(171)는 하나의 층으로 형성될 수도 있으나, 복수의 층으로 형성되는 것도 가능하다.
일례로, 전면 전계부(171)는 기판(110)의 전면에 직접 접촉하는 진성 비정질 실리콘층(171a) 및 진성 비정질 실리콘층(171a) 위에 제1 도전성 타입의 불순물을 함유하는 비정질 실리콘층(171b)을 포함할 수 있다.
아울러, 이와 같은 전면 전계부(171)는 수소를 포함할 수 있으며, 이와 같은 경우, 패시베이션 기능도 함께 수행할 수 있다.
다음, 반사 방지막(130)은 전면 전계부(171) 위에 위치할 수 있으며, 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 이러한 반사 방지막(130)은 실리콘 질화막(SiNx), 아연 산화막(ZnO;Zinc Oxide) 또는 알루미늄 아연 산화막(AZO;aluminum zinc oxide) 중 적어도 하나를 포함하여 형성될 수 있다.
이와 같은, 반사 방지막(130)은 도 1 및 도 2에서는 단일막 구조를 갖는 것으로 도시하고 있으나, 이와 다르게 이중막 구조나 다층막 구조로도 형성할 수 있다.
복수의 에미터부(121)는 기판(110)의 후면 위에서 일정한 방향으로, 후면 전계부(172)와 나란한 방향으로 뻗어 있다.
도 1 및 도 2에 도시한 것처럼, 후면 전계부(172)와 에미터부(121)는 기판(110) 위에서 번갈아 위치한다.
각 에미터부(121)는 기판(110)의 후면에 형성되며, 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖고 있어, 에미터부(121)는 기판(110)과 p-n 접합을 형성한다.
기판(110)과 복수의 에미터부(121) 간에 형성된 p-n 접합에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 n형이고 복수의 에미터부(121)가 p형일 경우, 분리된 정공은 각 에미터부(121)쪽으로 이동하고 분리된 전자는 기판(110)보다 불순물 농도가 높은 복수의 후면 전계부(172) 쪽으로 이동한다.
각 에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 복수의 에미터부(121)쪽으로 이동하고 분리된 정공은 복수의 후면 전계부(172)쪽으로 이동한다.
복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 복수의 에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다.
본 발명에 따른 태양 전지는 기판(110)이 결정질 실리콘, 에미터부(121)가 비정질 실리콘을 포함하고, 에미터부(121)가 기판(110)의 후면과 p-n 접합을 형성하므로, 후면 접합 구조를 형성할 뿐만 아니라 이종 접합(hetero junction)을 형성한다. 이와 같이, 기판(110)과 에미터부(121)가 이종 접합을 형성한 경우, 태양 전지의 개방 전압(Voc)를 보다 향상시킬 수 있다.
이와 같은 에미터부(121)의 두께는, 태양 전지의 발전 효율과 제조 비용을 고려하여, 10nm ~ 30nm 사이에서 형성될 수 있다.
복수의 후면 전계부(172)는 기판(110)과 동일한 제1 도전성 타입의 불순물을 기판(110)보다 고농도로 함유한 영역이다. 예를 들어, 기판(110)이 n형 타입의 불순물을 포함하는 경우, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.
이와 같은 복수의 후면 전계부(172)는 기판(110)의 후면에 배치되며, 에미터부(121)와 나란하게 정해진 방향으로 뻗어 있다. 여기서, 후면 전계부(172)는 에미터부(121)와 도 1 및 도 2에 도시된 바와 같이, 서로 이격되어 형성될 수도 있으나, 이와 다르게 서로 접하여 형성될 수도 있다. 이하에서는 도 1 및 도 2에 도시된 바와 같이, 후면 전계부(172)와 에미터부(121)가 서로 이격되어 형성된 경우를 일례로 설명한다.
이러한 후면 전계부(172)는 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 전하(예, 전자) 이동을 용이하게 한다. 따라서, 후면 전계부(172) 및 그 부근 또는 제1 및 제2 전극(141, 142)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 후면 전계부(172)로의 전자 이동량을 증가시킬 수 있다.
복수의 제1 전극(141) 각각은 복수의 에미터부(121) 위에 위치하여 복수의 에미터부(121)를 따라서 연장되어 있고, 복수의 에미터부(121)와 전기적 및 물리적으로 연결되어 있다. 각 제1 전극(141)은 해당 에미터부(121)쪽으로 이동한 전하, 예를 들어, 정공을 수집한다.
복수의 제2 전극(142)은 복수의 후면 전계부(172) 위에 위치하여 복수의 후면 전계부(172)를 따라서 길게 연장되어 있고, 복수의 후면 전계부(172)와 전기적 및 물리적으로 연결되어 있다. 각 제2 전극(142)은 해당 후면 전계부(172)쪽으로 이동하는 전하, 예를 들어, 전자를 수집한다.
이와 같은 복수의 제1 및 제2 전극(141, 142)은 도전성 금속 물질로 형성될 수 있다. 예를 들어, 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수도 있고, 이와 다르게, 투명 도전성 금속, 예를 들어 TCO를 포함하여 형성될 수도 있다.
이와 같은 제1 전극(141) 및 제2 전극(142)은 각각 에미터부(121)와 후면 전계부(172) 위에 위치하므로, 에미터부(121) 및 후면 전계부(172)의 패턴과 동일하게 서로 나란하게 교번하여 일정한 방향으로 뻗어 있을 수 있다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)의 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 기판(110)으로 입사되면 빛 에너지에 의해 기판(110)에서 전자-정공 쌍이 발생한다. 이들 전자-정공 쌍은 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어 정공은 p형의 도전성 타입을 갖는 에미터부(121)쪽으로 이동하고, 전자는 n형의 도전성 타입을 갖는 후면 전계부(172)쪽으로 이동하여, 각각 제1 전극(141)과 제2 전극(142)으로 전달되어 제1 및 제2 전극(141, 142)에 의해 수집된다. 이러한 제1 전극(141)과 제2 전극(142)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
한편, 본 발명에 따른 태양 전지에서, 에미터부(121)는 기판(110)의 후면에 제2 도전성 타입의 불순물을 함유하는 비정질 실리콘을 증착시켜 형성하고, 후면 전계부(172)는 기판(110)의 후면에 제1 도전성 타입의 불순물을 확산시켜 형성한다.
따라서, 에미터부(121)는 제2 도전성 불순물을 함유하는 비정질 실리콘을 포함하고, 후면 전계부(172)는 제1 도전성 불순물을 함유하는 결정질 실리콘을 포함한다. 이와 같은 태양 전지의 구조는 상대적으로 발전 효율을 향상시키는 후면 이종 접합 태양 전지를 구현하는데 있어, 제조 공정을 보다 단순화할 수 있는 효과가 있다.
보다 구체적으로, 후면 이종 접합 태양 전지를 구현할 때, 본 발명과 다르게, 기판(110)의 후면에 에미터부(121)와 후면 전계부(172)를 모두 비정질 실리콘으로 증착하여 형성시킬 경우, 상대적으로 복잡합 패터닝 공정이 필요하고, 에미터부(121)와 후면 전계부(172)에 포함되는 비정질 실리콘이 서로 다른 도전성 타입의 불순물을 함유해야 하므로, 서로 다른 증착 챔버 내에서 증착되어야 하므로, 제조 공정이 상대적으로 복잡해진다.
예를 들어, 기판(110)의 후면에 에미터부(121)를 형성하는 경우, 에미터부(121) 증착 챔버에서, 기판(110)의 후면 전체에 제2 도전성 타입의 불순물을 함유하는 비정질 실리콘을 포함하는 에미터부(121)를 형성시킨 이후, 다시, 후면 전계부(172)가 형성될 영역을 기판(110)의 후면에 마련하기 위해, 에미터부(121)의 일부분을 식각해야한다.
이때, 에미터부(121)의 일부분을 식각하기 위해, 식각 방지 마스크를 이용하여 에미터부(121)의 일부분을 식각한 이후, 기판(110)의 후면에 남아있는 에미터부(121) 위에만 마스크를 다시 형성시킨 이후, 후면 전계부(172) 증착 챔버에서 식각에 의해 노출된 기판(110)의 후면에 제1 도전성 타입의 불순물을 함유하는 비정질 실리콘을 포함하는 후면 전계부(172)를 형성시켜야 한다.
이와 같은 경우, 태양 전지의 제조 공정이 복잡해져, 태양 전지의 가격이 상대적으로 상승할 수 있다.
그러나, 본 발명에 따른 태양 전지는 에미터부(121)만 비정질 실리콘으로 증착하여 형성하고, 후면 전계부(172)는 제1 도전성 불순물을 함유하는 도펀트 페이스트(DP)와 레이저 빔을 이용하여 기판(110)의 후면에 제1 도전성 불순물을 확산시켜 형성할 수 있는 구조이므로, 후면 전계부(172)를 형성할 때에, 챔버가 필요하지 않고, 후면 전계부(172)를 형성할 때에 도펀트 페이스트(DP)와 레이저 빔을 이용하므로, 별도의 식각 방지 마스크를 사용하지 않아도 된다. 따라서, 태양 전지의 제조 공정을 보다 단순하게 할 수 있다.
이와 같은 경우, 본 발명에 따른 태양 전지는 제조 공정의 특징에 의해, 도 2에 도시된 바와 같이, 기판(110)은 후면 중에서 에미터부(121)가 형성된 영역을 제외한 나머지 영역에 함몰부를 포함하고, 후면 전계부(172)는 기판(110)의 후면에 형성된 함몰부 내에 위치할 수 있다.
또한, 도 2에 도시된 바와 같이, 에미터부(121) 위에 형성되는 도전층(150)은 투명 도전막(Transparent conductive oxide,TCO), 예를 들어 ITO를 포함할 수 있다. 이와 같은 도전층(150)은 에미터부(121)와 제1 전극(141) 사이의 접촉 저항을 최소화시키는 역할을 하며, 아울러, 에미터부(121)와 전기적으로 연결되는 제1 전극(141)을 에미터부(121) 위에 형성하는 공정 중에 에미터부(121)가 손상되는 것을 방지할 수 있다.
이와 같은 도전층(150)은 에미터부(121)의 두께보다 더 두껍게 형성될 수 있으며, 일례로, 도전층(150)의 두께는 40nm ~ 80nm 사이에서 형성될 수 있다.
여기서, 도전층(150)의 두께를 40nm 이상으로 하는 것은 에미터부(121)의 손상을 방지하기 위해 최소한의 두께를 가지도록 하기 위함이고, 도전층(150)의 두께를 80nm 이하로 하는 것은 태양 전지 제조 비용을 최소화하기 위함이다.
다음, 제1 보호막(191)은 에미터부(121) 위와 기판(110)의 후면 위에 형성될 수 있다.
보다 구체적으로, 도 2에 도시된 바와 같이, 에미터부(121) 위에 도전층(150)이 있는 경우, 제1 보호막(191) 중 일부는 에미터부(121) 위에 있는 도전층(150) 위에 형성될 수 있으며, 제1 보호막(191) 중 나머지 일부는 기판(110)의 후면 중에서 에미터부(121)가 형성되지 않은 영역 위에 형성될 수 있다.
이와 같은 제1 보호막(191)은 복수의 층을 포함할 수 있다.
일례로, 제1 보호막(191)은 도전층(150) 및 기판(110)과 직접 접촉하는 하부 보호막(191a)과 하부 보호막(191a) 위에 형성되는 상부 보호막(191b)을 더 포함할 수 있다. 이때, 하부 보호막(191a)은 진성 비정질 실리콘을 포함하고, 상부 보호막(191b)은 실리콘 질화물, 실리콘 산화물, 실리콘 산화 질화물, 알루미늄 산화물 중 적어도 하나를 포함할 수 있다.
이와 같은 제1 보호막(191)은 기판(110)의 후면 표면으로 이동되는 케리어가 결함에 의해 소실되는 것을 방지하여, 태양 전지의 단락 전류를 보다 높이는 역할을 한다.
아울러, 본 발명에 따른 태양 전지는 도 2에 도시된 바와 같이, 에미터부(121)와 기판(110) 사이에는 제2 보호막(192)을 더 포함할 수 있다.
이와 같은 제2 보호막(192)은 진성 비정질 실리콘을 포함할 수 있으며, 앞선 제1 보호막(191)과 같이, 기판(110)의 후면 표면으로 이동되는 케리어가 결함에 의해 소실되는 것을 방지하여, 태양 전지의 단락 전류를 보다 높이는 역할을 한다.
이와 같은 제2 보호막(192)은 과도하게 두꺼운 경우, 기판(110)에서 생성된 케리어가 에미터부(121)로 이동할 때에, 방해가 될 수 있다. 따라서, 제2 보호막(192)의 두께는 에미터부(121)보다 얇을 수 있으며, 일례로, 1nm ~ 5nm 사이에서 형성될 수 있다.
또한, 본 발명에 따른 태양 전지의 제1 전극(141) 및 제2 전극(142)은 도금 방식에 의해 형성될 수 있다.
따라서, 비록 도 2에는 도시되지 않았지만, 제1 전극(141)과 제2 전극(142) 각각은 시드층과 도전성 금속층을 포함할 수 있다.
여기서, 시드층은 에미터부(121) 또는 후면 전계부(172)의 표면에 접하고, 도전성 금속층은 시드층 위에 형성될 수 있다.
이와 같은, 시드층은 니켈 규소 화합물(Ni silicide)를 포함하여 형성될 수 있으며, 도전성 금속층은 구리(Cu), 주석(Sn) 및 은(Ag) 중 적어도 하나를 포함하여 형성될 수 있다.
지금까지의 도 1 및 도 2에서는 본 발명의 일례에 따른 태양 전지의 구조에 대해서만 설명하였으나, 이하에서는 이와 같은 태양 전지를 제조하는 공정에 대해 구체적으로 설명한다.
도 3a 내지 도 3k는 도 1에 도시된 태양 전지를 제조하는 방법의 일례를 설명하기 위한 도이다.
먼저, 도 3a에 도시된 바와 같이, 제1 도전성 타입의 불순물을 함유하는 기판(110)을 준비한다.
이와 같은 기판(110)은 소데미지 에칭(saw damage etching)에 의해 전면이 텍스처링(texturing)되어 요철면을 가질 수 있다. 아울러, 도 3a와 다르게, 기판(110)의 후면 역지 요철면을 가질 수 있다.
다음, 도 3b에 도시된 바와 같이, 기판(110)의 전면 전체에는 전면 전계부(171)를 형성하고, 이후, 전면 전계부(171) 위에 반사 방지막(130)을 형성할 수 있다. 이와 같은 반사 방지막(130)과 전면 전계부(171)는 CVD 챔버 또는 PECVD 챔버 내에서 증착되어 형성될 수 있다.
여기서, 전면 전계부(171)는 도 1 및 도 2에 도시된 바와 같이, 기판(110)의 전면에 직접 진성 비정질 실리콘층(171a)을 형성한 이후, 진성 비정질 실리콘층 위에 제1 도전성 타입의 불순물을 함유하는 비정질 실리콘층(171b)을 형성하여, 복수의 층으로 구성되도록 할 수 있다.
아울러, 기판(110)의 후면 전체에는 비정질 실리콘을 함유하는 제2 보호막(192) 먼저 형성한 이후, 제2 보호막(192) 전체 위에 제2 도전성 불순물과 비정질 실리콘을 포함하는 에미터부(121)를 형성하고, 에미터부(121) 전체면 위에 투명 도전막(Transparent conductive oxide,TCO)을 포함하는 도전층(150)을 순서대로 형성시킬 수 있다. 여기서, 제2 보호막(192)과 에미터부(121)는 CVD 챔버 또는 PECVD 챔버 내에서 증착되어 형성될 수 있다.
다음, 기판(110)의 후면 전체면에 형성된 제2 보호막(192), 에미터부(121), 도전층(150)의 일부를 식각하는 단계를 수행한다.
이를 위해, 도 3c에 도시된 바와 같이, 에미터부(121)와 도전층(150)의 일부분은 에미터부(121)와 도전층(150)의 일부분 위에 제1 에칭 페이스트(EP1)를 도포한다.
이후, 도 3d에 도시된 바와 같이, 제1 에칭 페이스트(EP1)에 열을 가하여 기판(110)의 후면 위에 위치한 에미터부(121)와 도전층(150) 및 제2 보호막(192)의 일부분을 식각하여 기판(110)의 후면을 노출시킬 수 있다. 이때, 도 3d에서는 에미터부(121)의 일부 뿐만 아니라 도전층(150)의 일부가 모두 식각되는 것을 일례로 도시하고 있으나, 이와 다르게, 에미터부(121)는 식각시키지 않고 도전층(150)의 일부만 식각하는 것도 가능하다. 이에 따른 태양 전지의 구조는 도 4에서 후술한다.
이와 같이, 제1 에칭 페이스트(EP1)를 이용하여 에미터부(121)와 도전층(150)의 일부분을 식각하는 공정에서의 열처리 온도는 대략 150℃ ~ 250℃ 사이일 수 있다.
이와 같이, 열처리 온도를 제한하는 것은 에미터부(121)와 도전층(150)의 식각 공정이 원하는 만큼 이루어지도록 하면서, 기판(110)이 열에 의한 손상을 최소화하기 위함이다.
다음, 도 3e에 도시된 바와 같이, 에미터부(121) 위와 식각에 의해 노출된 기판(110)의 후면 위에 제1 보호막(191)을 형성시킬 수 있다. 이때, 제1 보호막(191)은 복수의 층으로 형성시킬 수 있다.
일례로, 도 3e에 도시된 바와 같이, 제1 보호막(191)은 도전층(150) 및 기판(110)과 직접 접촉하는 하부 보호막(191a)과 하부 보호막(191a) 위에 형성되는 상부 보호막(191b)으로 형성될 수 있으며, 이때, 하부 보호막(191a)은 진성 비정질 실리콘을 포함하고, 상부 보호막(191b)은 실리콘 질화물, 실리콘 산화물, 실리콘 산화 질화물, 알루미늄 산화물 중 적어도 하나를 포함하여 형성시킬 수 있다.
이후, 기판(110)의 후면 내에 제1 도전상 타입의 불순물을 확산시켜, 제1 도전성 타입의 불순물을 함유하는 후면 전계부(172)를 형성할 수 있다.
이를 위해, 기판(110)의 후면 위에 제1 도전성 타입의 불순물을 함유하는 도펀트 페이스트(DP)를 도포할 수 있다.
일례로, 도 3f에 도시된 바와 같이, 도펀트 페이스트(DP)는 제1 에칭 페이스트(EP1)에 의해 식각되어 노출된 기판(110)의 후면과 접하여 형성된 제1 보호막(191) 위에 도포될 수 있다.
이후, 도 3g에 도시된 바와 같이, 레이저 건(LB)을 이용하여, 도펀트 페이스트(DP)에 레이저 빔을 조사함으로써, 도펀트 페이스트(DP)의 불순물을 기판(110)의 후면에 확산시켜 후면 전계부(172)를 형성시킬 수 있다.
이와 같이, 도펀트 페이스트(DP)에 레이저 빔을 조사하면, 제1 보호막(191)은 레이저 빔에 의해 식각되고, 기판(110)의 후면 일부도 함께 식각될 수 있다.
이에 따라, 기판(110)의 후면에는 함몰부가 형성되며, 함몰부 내부로 도펀트 페이스트(DP)에 포함된 제1 도전성 불순물이 레이저 빔의 열에 의해 확산된다.
따라서, 기판(110)의 후면에 형성된 함몰부 내에는 제1 도전성 불순물을 기판(110)보다 고농도로 함유하는 후면 전계부(172)가 형성될 수 있다.
이후, 도 3h에 도시된 바와 같이, 기판(110)의 후면에 후면 전계부(172)를 형성시킨 이후, 기판(110)의 후면에 잔존하는 도펀트 페이스트(DP)를 제거한다.
다음, 에미터부(121)와 전기적으로 연결되는 제1 전극(141)과 후면 전계부(172)와 전기적으로 연결되는 제2 전극(142)이 형성될 수 있다.
일례로, 도 3i에 도시된 바와 같이, 먼저, 제1 전극(141)을 형성하기 위해, 도전층(150) 위에 배치되는 제1 보호막(191) 위에 제2 에칭 페이스트(EP2)를 도포할 수 있다.
다음, 도 3j에 도시된 바와 같이, 제2 에칭 페이스트(EP2)에 열을 가하여 도전층(150) 위에 배치되는 제1 보호막(191)을 식각할 수 있다. 이때의 제2 에칭 페이스트(EP2)에 가해지는 열의 온도는 대략 150℃ ~ 250℃ 사이일 수 있다.
이때, 에미터부(121)과 제1 보호막(191) 사이에 위치하는 도전층(150)은 제2 에칭 페이스트(EP2)에 의해 에미터부(121)가 함께 식각되거나 손상받는 것을 방지하는 역할을 한다. 만약, 에미터부(121)의 두께가 상대적으로 매우 얇은 경우에는 특히 도전층(150)의 역할이 중요해진다.
이후, 도 3k에 도시된 바와 같이, 식각에 의해 노출된 도전층(150) 위에 에미터부(121)와 전기적으로 연결되는 제1 전극(141)을 형성하고, 후면 전계부(172)에 연결되는 제2 전극(142)이 형성될 수 있다.
이때, 제1 전극(141) 및 제2 전극(142)은 도금 방식에 의해 형성될 수 있다. 이와 같이 도금 방식에 의해 제1 전극(141)과 제2 전극(142)을 형성하는 경우, 제1 전극(141)과 제2 전극(142)을 형성하기 위한 별도의 패터닝 과정을 거치지 않아도 되므로, 제조 공정을 보다 간소화시킬 수 있다.
일례로, 제1 전극(141)과 제2 전극(142)은 무전해 도금 방식과 전해 도금 방식이 혼합하여 형성시킬 수 있다.
일례로, 제1 전극(141)과 제2 전극(142)의 각 시드층을 형성할 때에는 LIP(light induced plating)와 같은 무전해 도금 방식을 사용하고, 이후, 시드층 위에 도전성 금속층을 형성할 때에는 전해 도금 방식을 이용할 수도 있다.
이와 같이, 무전해 도금 방식을 사용하여, 제1 전극(141)과 에미터부(121) 및 제2 전극(142)과 후면 전계부(172) 사이의 접촉 저항을 줄일 수 있고, 아울러, 전해 도금 방식을 사용하여, 상대적으로 전극 형성 속도가 느린 무전해 도금 방식을 보완하여 전극 형성속도를 보다 향상시킬 수 있다.
이와 같이, 본 발명에 따른 태양 전지 제조 방법의 일례는 에미터부(121)와 후면 전계부(172)를 형성시킬 때에, 증착 방식과 확산 방식을 혼합하여 사용함으로써, 태양 전지 제조 공정을 보다 간소화시킬 수 있어, 제조 시간 및 비용을 보다 절감할 수 있다.
다음, 도 4는 본 발명에 따른 태양 전지의 제2 실시예를 설명하기 위한 도이다.
도 4에서는 도 2에서 설명한 내용과 중복되는 부분에 대해서는 설명을 생략하고, 도 2와 다른 부분에 대해서만 설명한다.
도 4에 도시된 바와 같이, 제2 실시예에 따른 태양 전지는 에미터부(121)가 도전층(150)보다 더 넓게 기판(110)의 후면에 형성될 수 있다.
이와 같은 구조는, 앞선 도 3d에서 설명한 바와 같이, 제1 에칭 페이스트(EP1)를 이용하여 식각할 때에, 에미터부(121)는 식각시키지 않고 도전층(150)의 일부만 식각하고, 도펀트 페이스트(DP)와 레이저 빔을 이용하여 후면 전계부(172)를 형성시킬 때, 에미터부(121)의 일부분이 식각되어 형성될 수 있다.
이와 같이, 앞선 도 3d와 다르게 제1 에칭 페이스트(EP1)를 이용하여 식각할 때에, 도전층(150)의 일부만 식각하고, 에미터부(121)는 식각시키지 않고 남겨두게 되면, 제1 에칭 페이스트(EP1)에 의해 기판(110)의 후면이 영향받는 것을 최소화할 수 있고, 이에 따라, 기판(110)에서 발생한 케리어 수명(life time)이 감소할 수 있는 요소를 막아줄 수 있다.
따라서, 제2 실시예에 따른 태양 전지는 제1 실시예에 따른 태양 전지보다 케리어의 수명을 더 크게할 수 있어, 태양 전지의 발전 효율을 보다 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1 도전성 타입의 불순물을 함유하는 기판의 후면 위에 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 함유하는 에미터부를 형성하는 단계;
    상기 에미터부 위에 도전층을 형성하는 단계;
    상기 도전층의 일부분 위에 제1 에칭 페이스트를 도포한 후, 열처리를 실시하여 상기 도전층의 일부분 또는 상기 도전층 및 상기 에미터부의 일부분을 식각하는 단계; 및
    상기 도전층의 일부분 또는 상기 도전층 및 상기 에미터부의 일부분이 식각된 상기 기판의 후면 일부분 위에 제1 보호막을 형성시키는 단계;
    상기 제1 보호막 위에 상기 제1 도전성 타입의 불순물을 함유하는 도펀트 페이스트를 도포하고, 상기 도펀트 페이스트에 레이저 빔을 조사하여, 상기 도펀트 페이스트의 불순물을 상기 기판의 후면에 확산시켜, 상기 기판의 후면 내부에 상기 제1 도전성 타입의 불순물을 함유하는 후면 전계부를 형성하는 단계;
    상기 에미터부와 전기적으로 연결되는 제1 전극을 형성하는 단계; 및
    상기 후면 전계부와 전기적으로 연결되는 제2 전극을 형성하는 단계;를 포함하고,
    상기 에미터부는 상기 기판의 후면 위에 상기 제2 도전성 타입의 불순물을 함유하는 비정질 실리콘을 증착하여 형성하고,
    상기 후면 전계부는 상기 기판의 후면에 상기 제1 도전성 타입의 불순물을 확산시켜 형성하는 태양 전지 제조 방법.
  8. 삭제
  9. 제7 항에 있어서,
    상기 에미터부를 형성하는 단계와 상기 후면 전계부를 형성하는 단계 사이에,
    상기 에미터부 위에 도전층을 형성하는 단계;
    상기 도전층 및 상기 에미터부의 일부를 식각하여 상기 기판의 후면 일부를 노출하는 단계; 및
    상기 노출된 기판 후면 일부와 상기 도전층 위에 제1 보호막을 형성시키는 단계;
    를 더 포함하는 태양 전지 제조 방법.
  10. 삭제
  11. 제7 항에 있어서,
    상기 열처리 공정의 열처리 온도는 150℃ ~ 250℃ 사이인 태양 전지 제조 방법.
  12. 삭제
  13. 제7 항에 있어서,
    상기 도펀트 페이스트를 도포하는 단계에서,
    상기 도펀트 페이스트는 식각에 의해 노출된 상기 기판의 후면 또는 상기 에미터부 위에 형성된 제1 보호막 위에 도포하는 태양 전지 제조 방법.
  14. 제7 항에 있어서,
    상기 도펀트 페이스트가 도포된 상기 제1 보호막의 일부분을 상기 레이저 빔에 의해 제거하는 태양 전지 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 전극을 형성하는 단계는
    상기 도전층 위에 배치되는 제1 보호막 위에 제2 에칭 페이스트를 도포하는 단계; 및
    열처리를 실시하여 상기 제1 보호막의 일부를 식각하는 단계를 포함하는 태양 전지 제조 방법.
  16. 제15 항에 있어서,
    도금 방식을 이용하여 상기 도전층과 전기적으로 연결된 상기 제1 전극 및 상기 후면 전계부와 전기적으로 연결된 상기 제2 전극을 형성하는 태양 전지 제조 방법.
KR1020120086571A 2012-08-08 2012-08-08 태양 전지 및 그 제조 방법 Expired - Fee Related KR101882439B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120086571A KR101882439B1 (ko) 2012-08-08 2012-08-08 태양 전지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120086571A KR101882439B1 (ko) 2012-08-08 2012-08-08 태양 전지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140021730A KR20140021730A (ko) 2014-02-20
KR101882439B1 true KR101882439B1 (ko) 2018-07-26

Family

ID=50267979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086571A Expired - Fee Related KR101882439B1 (ko) 2012-08-08 2012-08-08 태양 전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101882439B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101613846B1 (ko) 2014-06-10 2016-04-20 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR102244604B1 (ko) * 2014-08-14 2021-04-26 엘지전자 주식회사 태양 전지
KR102632402B1 (ko) * 2016-12-12 2024-02-06 오씨아이 주식회사 후면접합 실리콘 태양전지 및 이를 제조하는 방법
CN114823968A (zh) * 2022-03-11 2022-07-29 浙江爱旭太阳能科技有限公司 一种p型背接触太阳能电池的制备方法及电池结构、组件、发电系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152222A (ja) * 2006-10-27 2009-07-09 Kyocera Corp 太陽電池素子の製造方法
WO2011141139A2 (de) 2010-05-14 2011-11-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V Verfahren zur herstellung einer einseitig kontaktierbaren solarzelle aus einem silizium-halbleitersubstrat

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101549555B1 (ko) * 2009-01-30 2015-09-04 엘지전자 주식회사 반도체층의 도핑방법, 이를 이용한 후면전극형 태양전지 및그 제조방법
KR101773837B1 (ko) * 2011-01-21 2017-09-01 엘지전자 주식회사 태양전지 및 그 제조방법
KR20120086593A (ko) * 2011-01-26 2012-08-03 엘지전자 주식회사 태양전지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152222A (ja) * 2006-10-27 2009-07-09 Kyocera Corp 太陽電池素子の製造方法
WO2011141139A2 (de) 2010-05-14 2011-11-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V Verfahren zur herstellung einer einseitig kontaktierbaren solarzelle aus einem silizium-halbleitersubstrat

Also Published As

Publication number Publication date
KR20140021730A (ko) 2014-02-20

Similar Documents

Publication Publication Date Title
KR101918738B1 (ko) 태양 전지
US8012531B2 (en) Solar cell and method for manufacturing the same, and method for forming impurity region
US20100132792A1 (en) Solar cell and method of manufacturing the same
JP2014072530A (ja) 太陽電池及びその製造方法
CN103515456A (zh) 太阳能电池
KR101630526B1 (ko) 태양 전지
US9929297B2 (en) Solar cell and method for manufacturing the same
KR100990864B1 (ko) 태양전지 및 그 제조 방법
KR101882439B1 (ko) 태양 전지 및 그 제조 방법
CN103928567B (zh) 太阳能电池及其制造方法
KR20130068410A (ko) 태양 전지 및 이의 제조 방법
JP6687321B2 (ja) 太陽電池及びその製造方法
KR101198870B1 (ko) 태양 전지 및 그 제조 방법
KR101975580B1 (ko) 태양전지
KR101531468B1 (ko) 태양 전지
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR101983361B1 (ko) 양면 수광형 태양전지
KR101925929B1 (ko) 태양 전지 및 그의 제조 방법
KR20120035291A (ko) 태양 전지 제조 방법
KR101979843B1 (ko) 태양전지
KR102218629B1 (ko) 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법
KR20140102786A (ko) 태양 전지 및 그의 제조 방법
KR101179949B1 (ko) 태양 전지
KR102120120B1 (ko) 태양 전지 및 이의 제조 방법
KR20100136640A (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20210721

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210721

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000