[go: up one dir, main page]

KR101975580B1 - 태양전지 - Google Patents

태양전지 Download PDF

Info

Publication number
KR101975580B1
KR101975580B1 KR1020130029086A KR20130029086A KR101975580B1 KR 101975580 B1 KR101975580 B1 KR 101975580B1 KR 1020130029086 A KR1020130029086 A KR 1020130029086A KR 20130029086 A KR20130029086 A KR 20130029086A KR 101975580 B1 KR101975580 B1 KR 101975580B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
electrode
emitter
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020130029086A
Other languages
English (en)
Other versions
KR20140115435A (ko
Inventor
지광선
박기훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130029086A priority Critical patent/KR101975580B1/ko
Publication of KR20140115435A publication Critical patent/KR20140115435A/ko
Application granted granted Critical
Publication of KR101975580B1 publication Critical patent/KR101975580B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명에 따른 태양전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 및 기판의 전면 및 후면 중 적어도 한 면에 위치하는 패시베이션층을 포함하고, 패시베이션층은 수소화된 비정질 실리콘(a-Si:H)을 포함하는 제1 층 및 수소화된 비정질 실리콘 산화물(a-SiOx:H)을 포함하는 제2 층을 구비한다. 이때, 제1 층은 기판의 후면과 접촉하며, 수소화된 진성 비정질 실리콘(i a-Si:H)으로 형성될 수 있다.

Description

태양전지{SOLAR CELL}
본 발명은 태양전지에 관한 것으로, 보다 구체적으로는 이종 접합 태양전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.
통상의 태양전지는 기판 및 기판과 p-n 접합을 형성하는 에미터부를 포함하며, 기판의 한쪽 면을 통해 입사된 빛을 이용하여 전류를 발생시킨다.
그리고 근래에는 비정질 실리콘(a-Si)층을 이용하여 전계부를 구성하는 이종접합 구조의 태양전지가 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는 효율이 향상된 태양전지를 제공하는 것이다.
본 발명의 실시예에 따른 태양전지는, 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 및 기판의 전면 및 후면 중 적어도 한 면에 위치하는 패시베이션층을 포함하고, 패시베이션층은 수소화된 비정질 실리콘(a-Si:H)을 포함하는 제1 층 및 수소화된 비정질 실리콘 산화물(a-SiOx:H)을 포함하는 제2 층을 구비한다.
이때, 제1 층은 기판의 후면과 접촉하며, 수소화된 진성 비정질 실리콘(i a-Si:H)으로 형성될 수 있다.
그리고 제2 층은 제1 층의 후면과 접촉하며, 수소화된 진성 비정질 실리콘 산화물(i a-SiOx:H) 또는 제1 도전성 타입의 불순물을 포함하는 수소화된 비정질 실리콘 산화물(a-SiOx:H)로 형성될 수 있다.
제2 층이 수소화된 진성 비정질 실리콘 산화물(i a-SiOx:H)로 형성될 때, 제2 층은 게르마늄 또는 탄소와 같은 4족 원소를 더 포함할 수 있다.
태양전지는 제1 도전성 타입의 불순물을 기판보다 고농도로 함유하는 후면 전계부, 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 함유하는 에미터부, 에미터부와 연결되는 제1 전극 및 후면 전계부와 연결되는 제2 전극을 더 포함할 수 있다.
한 예로, 에미터부 및 제1 전극은 기판의 전면 쪽에 위치할 수 있고, 후면 전계부 및 제2 전극은 기판의 후면 쪽에 위치할 수 있다.
후면 전계부는 제2 층의 후면과 접촉하며, 제2 전극의 전면 전체는 후면 전계부와 직접 접촉할 수 있다.
패시베이션층 및 후면 전계부는 기판의 후면 전체에 위치할 수 있다.
다른 예로, 에미터부, 후면 전계부, 제1 전극 및 제2 전극은 기판의 후면에 위치할 수 있다.
패시베이션층은 기판의 후면 전체에 위치하며, 에미터부와 후면 전계부는 패시베이션층의 후면에서 번갈아가며 교대로 위치할 수 있다.
종래의 이종 접합 태양전지에서는 패시베이션층을 구성하는 진성 박막을 비정질 실리콘층(i a-Si) 또는 열적으로 성장된 실리콘 산화물(i SiOx)의 단일막으로 형성하였다.
이 중에서 열적으로 성장된 실리콘 산화물의 경우, 소수 캐리어(carrier)를 완벽히 차단(blocking)하기 위해서는 실리콘 산화물의 두께를 증가시켜야 하지만, 실리콘 산화물의 두께가 증가할수록 필 팩터(fill factor)가 감소하는 문제점이 있으므로, 통상적으로는 실리콘 산화물의 두께를 5㎚ 이하로 제작하고 있다.
그런데, 실리콘 산화물은 중성(neutral)에 가까운 고정 전하(fixed charge)를 가지므로, 5㎚ 이하의 두께로 형성된 실리콘 산화물은 전계 효과에 의한 패시베이션 작용을 거의 발생시키지 못한다.
따라서, 패시베이션층에 형성된 도핑층(전계부)에 의해 1차적으로 소수 캐리어의 반사(reflection)이 일어나지만, 일부는 상대적으로 결함 밀도(defect density)가 높은 도핑층으로 진행하게 되어 소수 캐리어의 상당량이 재결합되는 문제점이 있다.
하지만, 본 발명의 실시예에 따른 패시베이션층은 수소화된 비정질 실리콘으로 형성된 제1 층과 수소화된 비정질 실리콘 산화물로 형성된 제2 층으로 구성되어 있다.
그리고 제1 층을 구성하는 수소화된 비정질 실리콘은 실리콘 산화물에 비해 결함 밀도가 매우 낮을 뿐만 아니라 높은 밴드갭(band gap)으로인해 높은 개방 전압(Voc)을 얻을 수 있으며, 250℃ 이하의 낮은 온도에서 성막이 가능한 장점이 있다.
또한, 제2 층을 구성하는 수소화된 비정질 실리콘 산화물은 양(+)의 고정 전하를 가지므로, 전계 효과에 의한 패시베이션 작용을 발생시킨다.
따라서, 도핑층으로 이동하는 소수 캐리어의 반사 작용이 제2 층에 의해 1차적으로 이루어짐과 아울러, 도핑층에 의해 2차적으로 이루어지게 되므로, 패시베이션 특성이 개선된다.
또한, 수소화된 비정질 실리콘 산화물은 수소의 방출(effusion)을 방해하는 작용을 하므로, 패시베이션층의 열적 안정성이 유지된다.
도 1은 본 발명의 한 실시예에 따른 태양전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양전지를 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 패시베이션층과 종래의 패시베이션층의 열적 안정성을 비교한 그래프이다.
도 4 내지 도 7은 본 발명에 따른 태양전지를 제조하는 방법의 일례를 설명하기 위한 도이다.
도 8은 본 발명의 다른 실시예에 따른 태양전지의 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해될 수 있다.
본 발명을 설명함에 있어서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않을 수 있다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
"및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "결합되어" 있다고 언급되는 경우는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 결합되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해될 수 있다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 결합되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것으로서, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석될 수 있으며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않을 수 있다.
아울러, 이하의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 보다 완전하게 설명하기 위해서 제공되는 것으로서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 설명한다.
도 1은 본 발명에 한 실시예에 따른 태양전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양전지를 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이며, 도 3은 본 발명의 실시예에 따른 패시베이션층과 종래의 패시베이션층의 열적 안정성을 비교한 그래프이다.
도면에 도시한 바와 같이, 본 발명의 실시예에 따른 태양전지는 기판(110), 에미터부(120), 기판(110)의 전면(front surface)에 위치하는 제1 유전층(130), 기판(110)의 후면(back surface)에 위치하는 패시베이션층(passivation layer)(160), 패시베이션층(160)의 후면에 위치하는 후면 전계부(170)(back surface field, BSF), 후면 전계부(170)의 후면에 위치하는 제2 유전층(180), 에미터부(120)에 연결된 제1 전극(140) 및 후면 전계부(170)에 연결된 제2 전극(150)을 포함한다.
이하에서, "전면"은 첨부 도면에서 위를 향하는 면을 말하고, "후면"은 첨부 도면에서 아래를 향하는 면을 말한다.
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 불순물을 함유하는 결정질 실리콘으로 이루어진 반도체 기판(110)이다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘일 수 있다.
기판(110)이 n형의 도전성 타입을 가지므로, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유한다.
하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유할 수 있다.
이하에서는 기판(110)이 n형의 도전성 타입을 가지는 경우를 일례로 설명한다.
이러한 기판(110)은 표면이 텍스처링(texturing)된 텍스처링 표면(texturing surface)을 갖는다. 보다 구체적으로, 기판(110)은 에미터부(120)가 위치하는 전면(front surface)과 전면의 반대쪽에 위치하는 후면(back surface)이 텍스처링 표면으로 각각 형성된다.
기판(110)의 전면(front surface)에 위치하는 에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖는 불순물부로서, 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합으로 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다.
따라서, 기판(110)이 n형이고 에미터부(120)가 p형이므로, 분리된 전자는 기판(110) 쪽으로 이동하고 분리된 정공은 에미터부(120) 쪽으로 이동한다.
에미터부(120)가 p형의 도전성 타입을 가지므로, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
본 실시예와 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(120)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 정공은 기판(110) 쪽으로 이동하고, 분리된 전자는 에미터부(120) 쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.
에미터부(120) 중에서 제1 전극(140)과 중첩하여 접촉하는 에미터부(120)의 제1 영역과 제1 전극(140)과 접촉되지 않거나 중첩되지 않는 에미터부(120)의 제2 영역의 불순물 도핑 농도는 서로 다를 수 있다.
예를 들어, 기판(110)의 전면에 형성된 에미터부(120) 중에서 제1 전극(140)과 중첩하여 접촉하는 에미터부(120)의 제1 영역은 불순물의 도핑 농도가 상대적으로 높은 고농도 에미터부로 형성될 수 있으며, 제1 전극(140)과 접촉되지 않거나 중첩하지 않는 에미터부(120)의 제2 영역은 고농도 에미터부보다 불순물 도핑 농도가 낮은 저농도 에미터부로 형성될 수 있다.
에미터부(120) 위에 형성된 제1 유전층(130)은 음(-)의 고정 전하(negative fixed charge)를 갖는 물질, 예를 들면 알루미늄 산화물(AlOx) 또는 이트리움 산화물(Y2O3)로 형성된 제1 전면 유전층(130a)을 포함한다.
제1 전면 유전층(130a)을 형성하는 알루미늄 산화물(AlOx) 또는 이트리움 산화물(Y2O3)은 낮은 인터페이스 트랩 밀도(interface trap density)에 따른 화학적 패시베이션 특성과 음(-)의 고정 전하에 의한 전계 효과 패시베이션 특성이 우수하다. 또한 안정성, 투습률, 내마모성 특성이 매우 우수하다.
따라서, 에미터부(120)의 표면에서 전하의 재결합 속도를 감소시켜 태양전지의 효율을 향상시킬 수 있으며, 장기적인 신뢰성을 향상시킬 수 있다.
제1 유전층(130)은 제1 전면 유전층(130a) 위에 위치하는 제2 전면 유전층(130b)과 제3 전면 유전층(130c)을 더 포함할 수 있다.
제2 전면 유전층(130b)은 제1 전면 유전층(130a)의 전면에 위치하며, 양(+)의 고정 전하를 갖는 실리콘 질화물(SiNx)로 형성될 수 있다.
그리고 제3 전면 유전층(130c)은 제2 전면 유전층(130b)의 전면에 위치하며, 양(+)의 고정 전하를 갖는 실리콘 산화물(SiOx)로 형성될 수 있다.
제1 유전층(130)은 기판(110)의 전면(front surface)을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높인다.
이러한 제1 유전층(130)은 라인 타입 또는 스폿 타입으로 형성되어 에미터부(120)의 일부를 노출하는 복수의 개구부(opening)(OP1)을 포함할 수 있으며, 개구부(OP1)를 통해 노출된 에미터부(120)에는 제1 전극(140)이 형성된다.
제1 전극(140)은 기판 전면(front surface)의 에미터부(120) 위에 위치하며, 에미터부(120)와 전기적 및 물리적으로 연결된다.
이러한 제1 전극(140)은 복수의 제1 핑거 전극(141)과 복수의 제1 버스바 전극(143)을 포함할 수 있다.
이때, 복수의 제1 핑거 전극(141)은 도 1에 도시한 제1 방향, 즉 X-X' 방향을 따라 연장되며, 인접한 제1 핑거 전극(141)과 일정한 간격을 두고 평행하게 뻗어 있다.
이러한 복수의 제1 핑거 전극(141)은 에미터부(120) 쪽으로 이동한 전하, 예를 들면 정공을 수집한다.
복수의 제1 핑거 전극(141)은 니켈(Ni), 구리(Cu), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질을 포함한다.
복수의 제1 핑거 전극(141)은 도전성 물질을 포함하는 도전성 페이스트를 인쇄 및 소성하는 스크린 인쇄법으로 형성하거나, 시드층(seed layer)을 이용한 도금 공정을 이용하여 형성할 수 있다. 도금 공정에 의해 형성된 제1 핑거 전극(141)은 도금층(141a)을 포함한다.
복수의 제1 버스바 전극(143)은 에미터부(120) 위에서 복수의 제1 핑거 전극(141)과 동일한 층에 위치하고, 복수의 제1 핑거 전극(141)을 서로 전기적으로 연결한다.
이때, 복수의 제1 버스바 전극(143)은 제1 방향과 직교하는 제2 방향, 즉 도 1에 도시한 제2 방향(Y-Y' 방향)을 따라 길게 형성되며, 인접한 태양전지를 전기적으로 연결하는 인터커넥터(도시하지 않음)와 연결되고, 복수의 제1 핑거 전극(141)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.
제1 버스바 전극(143)은 제1 핑거 전극(141)과 동일한 물질로 동일한 방법에 따라 형성될 수 있다.
이러한 구성의 제1 전극(140)은 후면 전체가 에미터부(120)와 직접 접촉한다.
기판(110)의 후면에 위치하는 패시베이션층(160)은 기판의 후면과 접촉하는 제1 층(160a)과, 제1 층(160a)의 후면과 접촉하는 제2 층(160b)을 포함하며, 기판(110)의 후면 전체에 위치한다.
제1 층(160a)은 불순물을 함유하지 않은 수소화된 진성 비정질 실리콘(i a-Si:H)으로 형성된다.
제1 층(160a)을 구성하는 수소화된 진성 비정질 실리콘(i a-Si:H)은 종래의 패시베이션층을 형성하던 물질, 예컨대 실리콘 산화물에 비해 결함 밀도가 매우 낮을 뿐만 아니라, 높은 밴드갭(Eg)으로 인해 높은 개방 전압(Voc)을 얻을 수 있으며, 250℃ 이하의 낮은 온도에서 성막이 가능한 장점이 있다.
제2 층(160b)은 제1 층(160a)에 함유된 수소가 방출(effusion)되는 것을 억제하는 캡핑막(capping layer)으로 작용하며, 수소화된 진성 비정질 실리콘 산화물(i a-SiOx:H) 또는 제1 도전성 타입의 불순물을 포함하는 수소화된 비정질 실리콘 산화물(a-SiOx:H)으로 형성될 수 있다.
제2 층(160b)이 수소화된 진성 비정질 실리콘 산화물(i a-SiOx:H)로 형성될 때, 제2 층(160b)은 밴드갭을 증가시키기 위해 게르마늄(Ge) 또는 탄소(C)와 같은 4족 원소를 더 포함할 수 있다.
제1 층(160a)은 플라즈마 증착 기상 방법(Plasma-enhanced chemical vapor deposition; PECVD)에 의해 기판(110)의 후면 전체에 형성될 수 있으며, 제2 층(160b)은 플라즈마 증착 기상 방법(Plasma-enhanced chemical vapor deposition; PECVD)에 의해 제1 층(160a)의 후면 전체에 형성될 수 있다.
제2 층(160b)을 구성하는 수소화된 비정질 실리콘 산화물은 양(+)의 고정 전하를 갖는다. 따라서, 도핑층, 예컨대, 후면 전계층으로 이동하는 소수 캐리어의 반사 작용이 제2 층(160b)에 의해 1차적으로 이루어짐과 아울러, 도핑층에 의해 2차적으로 이루어지게 되므로, 패시베이션 특성이 개선된다.
또한, 위에서 설명한 바와 같이 수소화된 비정질 실리콘 산화물은 수소의 방출(effusion)을 방해하는 캡핑막으로 작용하므로, 패시베이션층(160)의 열적 안정성이 유지된다.
즉, 도 3에 따르면, 종래의 패시베이션층의 경우, 350℃ 이상의 온도에 노출될 경우 표면 재결합 속도가 급격히 증가하지만, 본 실시예의 패시베이션층(160)의 경우 300℃부터 350℃까지 표면 재결합 속도가 거의 일정하게 유지됨을 알 수 있다.
표면 재결합 속도는 패시베이션층의 내부에 함유된 수소가 방출되어 패시베이션층이 열화되는 경우 증가한다.
따라서, 도 3에 따르면, 제2 층(160b)이 캡핑막으로 작용하는 본 실시예의 패시베이션층(160)에서는 수소가 방출되는 것이 억제된다는 것을 알 수 있다.
또한, 본 발명인의 실험에 따르면, 종래의 패시베이션층을 고온 열처리한 후에는 후면 전계부(170)에 함유된 n형 불순물이 기판으로 확산되지만, 본 발명의 패시베이션층을 고온 열처리한 후에도 후면 전계부(170)에 함유된 n형 불순물이 기판으로 확산되지 않는 것을 알 수 있었다.
후면 전계부(170)에 함유된 n형 불순물이 기판으로 확산되면, 태양전지의 전기적 특성 변화가 발생하며, 패시베이션층의 결함 밀도가 증가되어 개방 전압이 감소된다.
하지만, 본 발명의 패시베이션층(160)은 수소화된 비정질 실리콘 산화물로 형성된 제2 층(160b)이 불순물 확산을 방지하는 확산 방지 작용을 하므로, 태양전지의 특성을 유지할 수 있다.
이와 같이, 제2 층(160b)은 제1 층(160a)에 함유된 수소가 방출되는 것을 방지하는 캡핑막으로 작용함과 동시에, 후면 전계부(170)에 함유된 불순물이 기판으로 확산되는 것을 방지하는 확산 방지막으로 작용한다.
따라서, 제1 층(160a) 및 제2 층(160b)으로 구성된 패시베이션층(160)을 갖는 본 실시예의 태양전지는 열적 안정성을 양호하게 유지할 수 있으므로 후면 전계부를 형성하는 공정에 대해 다양한 선택이 가능하며, 전기적 특성을 양호하게 유지할 수 있다.
제2 층(160b)의 후면과 접촉하는 후면 전계부(170)는 제1 도전성 타입, 예컨대 n형의 불순물을 기판(110)에 비해 고농도로 함유한다.
이러한 후면 전계부(170)는 비정질 실리콘 카바이드(a-SixCy)로 형성될 수 있지만, 후면 전계부(170)를 형성하는 물질은 제한되지 않는다.
후면 전계부(170)는 플라즈마 증착 기상 방법(Plasma-enhanced chemical vapor deposition; PECVD)에 의해 제2 층(160b)의 후면 전체에 형성될 수 있지만, 패시베이션층(160)의 일부 영역, 예컨대 제2 전극(150)이 위치하는 영역에만 국부적으로 형성될 수도 있다.
이러한 구성의 후면 전계부(170)는 후면 전계 기능을 수행함으로써, 기판(110)과의 불순물 농도 차이로 인해, 기판(110)과 전위차를 발생시키는 전위 장벽을 형성시킬 수 있다.
따라서, 기판(110)이 n형의 도전성 타입을 가지고, 에미터부(120)가 p형의 도전성 타입을 가지는 경우, 후면 전계부(170)는 기판(110)보다 높은 n형 전계를 형성하여, 기판(110)의 다수 캐리어인 전자가 후면 전계부(170)를 통하여 제2 전극(150)으로 보다 잘 이동할 수 있도록 하고, 에미터부(120)의 다수 캐리어인 정공이 제2 전극(150) 방향으로 이동하는 것을 방지하는 기능을 할 수 있다.
후면 전계부(170)의 후면에 위치하는 제2 유전층(180)은 후면 전계부(170)와 반대 도전형인 양(+)의 고정 전하를 갖는 제1 후면 유전층(180a) 및 제2 후면 유전층(180b)을 포함한다.
보다 구체적으로, 제1 후면 유전층(180a)은 제2 전면 유전층(130b)과 동일한 물질, 예컨대 실리콘 질화막(SiNx)으로 형성되며, 제2 후면 유전층(180b)은 제3 전면 유전층(130c)과 동일한 물질, 예컨대 실리콘 산화물(SiOx)로 형성된다.
제1 후면 유전층(180a)을 형성하는 실리콘 질화막은 실리콘 산화물에 비해 낮은 공정 온도(300℃ ~ 400℃ 사이)에서 형성할 수 있으므로, 제2 유전층(180)을 형성할 때 후면 전계부(170)에 대한 열 손상이 최소화된다.
제1 후면 유전층(180a) 및 제2 후면 유전층(180b)은 기판(110)의 후면(back surface)을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높인다.
제2 유전층(180)은 라인 타입 또는 스폿 타입의 평면 형상으로 형성되어 후면 전계부(170)의 일부를 노출하는 복수의 개구부(opening)(OP2)을 포함한다.
이때, 복수의 개구부(OP2) 사이의 간격은 100㎛ 내지 500㎛로 형성된다.
여기서, 복수의 개구부(OP2) 사이의 간격(D1)을 한정하는 이유는 개구부(OP2)를 형성하기 위해 기판(110)에 레이저 빔을 조사할 때, 개구부 사이의 간격(D1)이 과도하게 좁은 경우에는 기판(110)에 레이저 빔이 조사되는 영역이 과도하게 증가되어 기판(110)의 특성이 나빠지기 때문이고, 개구부 사이의 간격(D1)이 과도하게 큰 경우에는 태양전지의 필 팩터(FF)가 저하되기 때문이다.
그리고 개구부(OP2)를 통해 노출된 후면 전계부(170)의 후면에는 제2 전극(150)이 형성된다.
제2 전극(150)은 전면 전체가 후면 전계부(170)에 직접 접촉하며, 복수의 제2 핑거 전극(151) 및 복수의 제2 버스바 전극(153)을 포함한다.
복수의 제2 핑거 전극(151)은 복수의 제1 핑거 전극(141)과 동일한 제1 방향(X-X')으로 연장되고, 제2 버스바 전극(153)은 제1 버스바 전극(143)과 동일한 제2 방향(Y-Y')으로 연장되며, 제2 버스바 전극(153)은 제1 버스바 전극(143)과 마주보는 위치에 위치한다.
제2 버스바 전극(153)은 제1 버스바 전극(143)과 동일하게, 인터커넥터와 연결되며, 후면 전계부(170)로부터 제2 핑거 전극(151)으로 수집되는 캐리어를 외부 장치로 출력한다.
제2 핑거 전극(151) 간의 간격은 제1 핑거 전극(141) 간의 간격보다 넓게 형성될 수 있다.
제2 전극(150)은 제1 전극(140)과 마찬가지로 스크린 인쇄법에 비해 상대적으로 공정 온도가 낮은 도금(plating)법을 이용하여 형성될 수 있다. 이 경우, 후면 전계부(170)의 막에 대한 열손상이 최소화된다.
제2 핑거 전극(151)과 제2 버스바 전극(153)이 후면 전계부(170)와 직접 접촉하므로, 제2 전극의 접촉 저항이 감소하고, 이에 따라 필 팩터가 증가한다.
이러한 구성의 태양전지로 빛이 조사되어 제1 유전층(130)과 에미터부(120)를 통해 반도체의 기판(110)으로 입사되면, 빛 에너지에 의해 반도체 기판(110)에서 전자-정공 쌍이 발생한다.
이때, 기판(110)으로 입사되는 빛의 반사 손실이 제1 유전층(130)에 의해 감소하므로 기판(110)으로 입사되는 빛의 양이 증가한다.
전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되며, 분리된 정공은 p형의 도전성 타입을 갖는 에미터부(120) 쪽으로 이동하고, 분리된 전자는 n형의 도전성 타입을 갖는 기판(110) 쪽으로 이동한다.
그리고 에미터부(120) 쪽으로 이동한 정공은 제1 핑거 전극(141)을 통해 제1 버스바 전극(143)에 수집되고, 기판(110) 쪽으로 이동한 전자는 후면 전계부(170)를 통해 제2 핑거 전극(151)에 수집된 후 제2 버스바 전극(153)에 전달된다.
따라서, 이웃한 2개의 태양전지 중 어느 한 태양전지의 제1 버스바 전극(143)과 다른 한 태양전지의 제2 버스바 전극(153)을 인터커넥터로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
한편, 기판(110)의 후면에 위치하는 제2 전극(150)이 기판의 전면에 위치하는 제1 전극(140)과 동일 내지 유사한 구조로 형성되므로, 상기한 구성의 태양전지는 기판(110)의 후면을 통해서도 빛이 입사될 수 있다. 따라서, 상기한 구성의 태양전지는 양면 수광형 태양전지로 사용될 수 있다.
이러한 구성의 태양전지를 제조하는 방법에 대해 도 4 내지 도 7을 참조하여 설명한다.
먼저, 도 4에 도시한 바와 같이, n형의 불순물을 함유하는 기판(110)의 전면에 p형의 불순물을 함유하는 에미터부(120)를 형성한다.
다음, 도 5에 도시한 바와 같이, 기판(110)의 후면에 수소화된 진성 비정질 실리콘으로 형성된 제1 층(160a) 및 수소화된 진성 비정질 실리콘 산화물로 형성된 제2 층(160b)을 순차적으로 형성하여 패시베이션층(160)을 형성하고, 제2 층(160b)의 후면에 후면 전계부(170)을 형성한다.
이후, 도 6에 도시한 바와 같이, 에미터부(120)의 전면에 알루미늄 산화물을 증착하여 제1 전면 유전층(130a)을 형성하고, 실리콘 산화물에 비해 낮은 공정 온도에서 증착이 가능한 실리콘 질화물을 제1 전면 유전층(130a)의 전면에 증착하여 제2 전면 유전층(130b)을 형성하며, 실리콘 질화물에 비해 높은 공정 온도에서 증착이 가능한 실리콘 산화물을 제2 전면 유전층(130b) 위에 증착하여 제3 전면 유전층(130c)을 형성한다.
한편, 후면 전계부(170)의 후면에 위치하는 제2 유전층(180) 중 제1 후면 유전층(180a)은 제2 전면 유전층(130b)과 동시에 형성하고, 제2 후면 유전층(180b)은 제3 전면 유전층(130c)과 동시에 형성한다.
이후, 도 7에 도시한 바와 같이, 기판(110)의 전면에 위치한 제1 유전층(130)에는 레이저 어블레이션(laser ablation)을 이용하여 복수의 개구부(OP1)를 형성하고, 기판(110)의 후면에 위치한 제2 유전층(180)에는 레이저 어블레이션을 이용하여 복수의 개구부(OP2)를 형성한다.
이후, 도금 공정을 이용하여, 개구부(OP1)에 의해 노출된 에미터부(120)에는 제1 전극(130)을 형성하고, 개구부(OP2)에 의해 노출된 후면 전계부(170)에는 제2 전극(140)을 형성하여 도 1에 도시한 태양전지를 제조한다.
이하, 도 8을 참조하여 본 발명의 다른 실시예에 따른 태양전지에 대해 설명한다. 본 실시예에서 설명하는 태양전지는 이종 접합 구조를 갖는 후면 접합 태양전지에 관한 것이다.
도면에 도시한 것처럼, 본 실시예에 따른 태양 전지는 기판(210), 기판(210)의 전면에 위치하는 전면 패시베이션층(260'), 전면 패시베이션층(260') 위에 위치하는 제1 유전층(230), 기판(210)의 후면에 위치하는 후면 패시베이션층(260), 후면 패시베이션층(260)의 후면에 위치하는 복수의 에미터부(emitter region)(220), 후면 패시베이션층(260)의 후면에 위치하며 복수의 에미터부(220)와 이격되어 있는 복수의 후면 전계부(270), 복수의 에미터부(220)와 복수의 후면 전계부(270)의 후면에 각각 위치하는 복수의 제1 보조 전극(241) 및 제2 보조 전극(251), 그리고 복수의 제1 보조 전극(241) 및 제2 보조 전극(251) 위에 각각 위치하는 복수의 제1 주 전극(242) 및 제2 주 전극(252)을 포함한다.
이때, 제1 보조 전극(241)과 그 위에 위치하는 제1 주 전극(242)은 제1 전극(240)을 형성하고, 제2 보조 전극(251)과 그 위에 위치하는 제2 주 전극(252)은 제2 전극(250)을 형성한다.
기판(210)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘(silicon)과 같은 반도체로 이루어진 반도체 기판일 수 있다.
하지만, 기판(210)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다.
본 실시예의 태양전지에서, 기판(210)의 후면은 텍스처링 표면 대신 평탄면을 갖는다. 여기에서, 평탄면은 복수의 철부 또는 요부가 형성되지 않은 면을 말한다.
이로 인해, 기판(210)의 후면에 위치하는 구성요소들이 보다 균일하고 안정적으로 기판(210)의 후면과 밀착하게 형성되므로, 기판(210)과 기판(210)의 후면 위에 위치하는 구성요소들간의 접촉 저항이 감소된다. 하지만, 이와는 달리, 기판(210)의 후면도 전면과 같이 요철면인 텍스처링 표면을 가질 수 있다.
기판(210)의 후면에 위치한 후면 패시베이션층(260)은 전술한 도 1의 실시예와 동일하게 구성되고, 기판(210)의 전면에 위치한 전면 패시베이션층(260')은 후면 패시베이션층(260)의 역순으로 배치된 2개의 층을 포함할 수 있다.
예를 들면, 구체적으로 도시하지는 않았지만, 전면 패시베이션층(260')은 기판(210)의 전면과 접촉하며 수소화된 진성 비정질 실리콘으로 형성된 제1 층, 및 제1 층의 전면과 접촉하며 수소화된 진성 비정질 실리콘 산화물로 형성된 제2 층으로 구성될 수 있다.
이때, 전면 패시베이션층(260')는 기판(210)의 전면 전체에 위치하거나 기판(210) 전면의 가장 자리 부분을 제외한 기판(210)의 전면에 위치할 수 있다.
전면 패시베이션층(260') 위에 위치한 제1 유전층(230)은 전술한 도 1의 실시예에 따른 제1 유전층(130)과 동일한 구조로 형성될 수 있다.
후면 전계부(270)는 기판(210)의 후면에서 서로 나란히 정해진 방향으로 끊김 없이 이격되어 뻗어 있다.
그리고 복수의 에미터부(220)는 기판(210)의 후면에서 서로 나란히 정해진 방향으로 끊김 없이 이격되어 뻗어 있으며, 후면 전계부(270)의 사이 공간에 위치한다.
따라서, 복수의 에미터부(220)와 복수의 후면 전계부(270)는 기판(210)의 후면에서 번갈아가며 교대로 위치한다.
각 에미터부(220)는 기판(210)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖는 불순물부이고, 기판(210)과 다른 반도체, 예를 들어, 비결정질 반도체인 비정질 실리콘으로 이루어질 수 있다. 따라서, 복수의 에미터부(220)는 기판(210)과 p-n 접합뿐만 아니라 이종 접합을 형성한다.
후면 전계부(270)의 폭과 에미터부(220)의 폭은 서로 동일할 수도 있고, 서로 다를 수도 있다.
후면 전계부(270)의 폭과 에미터부(220)의 폭이 서로 다른 경우, 후면 전계부(270)로 인한 후면 전계 효과를 증가시키기 위해 후면 전계부(270)의 폭이 에미터부(220)의 폭보다 크게 형성될 수 있다.
하지만, 이와는 달리, p-n 접합 영역을 증가시켜 전자에 비해 이동도가 낮은 정공의 수집을 양호하게 이루어지도록 하기 위해, 에미터부(220)의 폭이 후면 전계부(270)의 폭보다 크게 형성되는 것도 가능하다.
복수의 에미터부(220)의 후면에 위치한 복수의 제1 보조 전극(241)과 복수의 후면 전계부(270)의 후면에 위치한 복수의 제2 보조 전극(251)은 에미터부(220)와 후면 전계부(270)를 따라서 각각 연장되어 있다.
이때, 복수의 제1 보조 전극(241) 각각은 동일한 재료로 이루어져 있고 동일한 구조를 갖고 있으며, 복수의 제2 보조 전극(251) 각각 역시 동일한 재료로 이루어져 있고 동일한 구조를 갖고 있다.
제1 보조 전극(241) 및 제2 보조 전극(251)은 투명한 도전성 산화물(transparent conductive oxide, TCO)과 같은 투명한 도전성 산화물에 알루미늄(Al)과 같은 도전성 물질이 도핑된 투명한 도전막으로 각각 형성될 수 있다.
한 예로, 제1 보조 전극(241) 및 제2 보조 전극(251)은 알루미늄이 도핑된 아연 산화물(Al-doped ZnO)로 형성될 수 있다.
따라서, 복수의 제1 보조 전극(241)은 복수의 에미터부(220)와 각각 전기적으로 연결되며, 복수의 제2 보조 전극(251)은 복수의 후면 전계층(270c)과 각각 전기적으로 연결된다.
복수의 제1 보조 전극(241) 위에 위치하는 복수의 제1 주 전극(242)은 복수의 제1 보조 전극(241)을 따라서 길게 연장되어 있고, 복수의 제1 보조 전극(241)과 전기적 및 물리적으로 연결되어 있다.
그리고 복수의 제2 보조 전극(251) 위에 위치하는 복수의 제2 주 전극(252)은 복수의 제2 보조 전극(251)을 따라서 길게 연장되어 있고, 복수의 제2 보조 전극(251)과 전기적 및 물리적으로 연결되어 있다.
제1 주 전극(242)은 그 하부에 위치하는 제1 보조 전극(241)과 동일한 평면 형상을 가질 수 있지만, 다른 평면 형상을 가질 수도 있다.
이와 마찬가지로, 제2 주 전극(252)은 그 하부에 위치하는 제2 보조 전극(251)과 동일한 평면 형상을 가질 수 있지만, 다른 평면 형상을 가질 수도 있다.
제1 주 전극(242)은 에미터부(220) 쪽으로 이동하여 제1 보조 전극(241)을 통해 전송되는 전하, 예를 들어, 전자를 수집한다.
그리고 제2 주 전극(252)은 후면 전계부(270) 쪽으로 이동하여 제2 보조 전극(251)을 통해 전송되는 전하, 예를 들어, 정공을 수집한다.
복수의 제1 주 전극(242) 및 복수의 제2 주 전극(252)은 은(Ag)이나 은-알루미늄 합금(Al-Ag)으로 이루어질 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (12)

  1. 빛을 수광하는 전면(front surface) 및 상기 전면의 반대쪽에 위치하는 후면(back surface)을 구비하며, 제1 도전성 타입의 불순물을 함유하는 반도체 기판;
    상기 기판의 상기 후면에 위치하는 패시베이션층; 및
    상기 패시베이션층의 후면에 위치하며, 상기 제1 도전성 타입의 불순물을 상기 반도체 기판에 비해 고농도로 함유하는 후면 전계부
    를 포함하고,
    상기 패시베이션층은 수소화된 비정질 실리콘(a-Si:H)을 포함하는 제1 층 및 수소화된 비정질 실리콘 산화물(a-SiO:H)을 포함하는 제2 층을 구비하는 태양전지.
  2. 제1항에서,
    상기 제1 층은 상기 기판의 후면과 접촉하고, 상기 제2 층은 상기 제1 층의 후면과 접촉하는 태양전지.
  3. 제2항에서,
    상기 제1 층은 수소화된 진성 비정질 실리콘(i a-Si:H)으로 형성되는 태양전지.
  4. 제3항에서,
    상기 제2 층은 수소화된 진성 비정질 실리콘 산화물(i a-SiO:H)로 형성되는 태양전지.
  5. 제4항에서,
    상기 제2 층은 게르마늄 또는 탄소와 같은 4족 원소를 더 포함하는 태양전지.
  6. 제3항에서,
    상기 제2 층은 상기 제1 도전성 타입의 불순물을 포함하는 수소화된 비정질 실리콘 산화물(a-SiO:H)로 형성되는 태양전지.
  7. 제2항 내지 제6항 중 어느 한 항에서,
    상기 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 함유하는 에미터부, 상기 에미터부와 연결되는 제1 전극 및 상기 후면 전계부와 연결되는 제2 전극을 더 포함하는 태양전지.
  8. 제7항에서,
    상기 에미터부 및 상기 제1 전극은 상기 기판의 전면 쪽에 위치하고, 상기 제2 전극은 상기 기판의 후면 쪽에 위치하는 태양전지.
  9. 제8항에서,
    상기 후면 전계부는 상기 제2 층의 후면과 접촉하며, 상기 제2 전극의 전면 전체는 상기 후면 전계부와 직접 접촉하는 태양전지.
  10. 제9항에서,
    상기 패시베이션층 및 상기 후면 전계부는 상기 기판의 후면 전체에 위치하는 태양전지.
  11. 제7항에서,
    상기 에미터부, 상기 제1 전극 및 상기 제2 전극은 상기 기판의 후면에 위치하는 태양전지.
  12. 제11항에서,
    상기 패시베이션층은 상기 기판의 후면 전체에 위치하며, 상기 에미터부와 상기 후면 전계부는 패시베이션층의 후면에서 번갈아가며 교대로 위치하는 태양전지.
KR1020130029086A 2013-03-19 2013-03-19 태양전지 Expired - Fee Related KR101975580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130029086A KR101975580B1 (ko) 2013-03-19 2013-03-19 태양전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130029086A KR101975580B1 (ko) 2013-03-19 2013-03-19 태양전지

Publications (2)

Publication Number Publication Date
KR20140115435A KR20140115435A (ko) 2014-10-01
KR101975580B1 true KR101975580B1 (ko) 2019-05-07

Family

ID=51989745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130029086A Expired - Fee Related KR101975580B1 (ko) 2013-03-19 2013-03-19 태양전지

Country Status (1)

Country Link
KR (1) KR101975580B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101723797B1 (ko) 2016-01-11 2017-04-07 한밭대학교 산학협력단 페로브스카이트-비정질 실리콘 이종접합 태양전지 및 그의 제조 방법
KR101910642B1 (ko) 2016-01-28 2018-12-28 엘지전자 주식회사 태양 전지 및 그 제조 방법
CN114695588B (zh) * 2020-12-30 2024-08-06 苏州腾晖光伏技术有限公司 一种高效异质结电池结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100229927A1 (en) 2009-03-10 2010-09-16 Sierra Solar Power, Inc. Heterojunction solar cell based on epitaxial crystalline-silicon thin film on metallurgical silicon substrate design
WO2011002086A1 (ja) * 2009-07-03 2011-01-06 株式会社カネカ 結晶シリコン系太陽電池およびその製造方法
JP2011176058A (ja) 2010-02-23 2011-09-08 Sanyo Electric Co Ltd 太陽電池
WO2011143250A2 (en) 2010-05-11 2011-11-17 Sierra Solar Power, Inc. Solar cell with a shade-free front electrode
US20120247543A1 (en) 2011-03-31 2012-10-04 Integrated Photovoltaic, Inc. Photovoltaic Structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2955702B1 (fr) * 2010-01-27 2012-01-27 Commissariat Energie Atomique Cellule photovoltaique comprenant un film mince de passivation en oxyde cristallin de silicium et procede de realisation
KR101289277B1 (ko) * 2010-11-22 2013-07-24 성균관대학교산학협력단 초고효율을 나타내는 실리콘 태양전지 및 이의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100229927A1 (en) 2009-03-10 2010-09-16 Sierra Solar Power, Inc. Heterojunction solar cell based on epitaxial crystalline-silicon thin film on metallurgical silicon substrate design
WO2011002086A1 (ja) * 2009-07-03 2011-01-06 株式会社カネカ 結晶シリコン系太陽電池およびその製造方法
US20120097244A1 (en) 2009-07-03 2012-04-26 Kaneka Corporation Crystalline silicon based solar cell and method for manufacturing thereof
JP2011176058A (ja) 2010-02-23 2011-09-08 Sanyo Electric Co Ltd 太陽電池
WO2011143250A2 (en) 2010-05-11 2011-11-17 Sierra Solar Power, Inc. Solar cell with a shade-free front electrode
US20120247543A1 (en) 2011-03-31 2012-10-04 Integrated Photovoltaic, Inc. Photovoltaic Structure

Also Published As

Publication number Publication date
KR20140115435A (ko) 2014-10-01

Similar Documents

Publication Publication Date Title
US20190245101A1 (en) Solar cell
KR101046219B1 (ko) 선택적 에미터를 갖는 태양전지
US9324886B2 (en) Solar cell and method of manufacturing the same
KR101699299B1 (ko) 양면 수광형 태양전지
KR20140042063A (ko) 태양 전지 및 이의 제조 방법
KR101630526B1 (ko) 태양 전지
KR101642158B1 (ko) 태양 전지 모듈
US9929297B2 (en) Solar cell and method for manufacturing the same
KR20140105064A (ko) 태양 전지
KR20130068410A (ko) 태양 전지 및 이의 제조 방법
US20140196777A1 (en) Solar cell and method for manufacturing the same
KR101975580B1 (ko) 태양전지
US20120167977A1 (en) Solar cell and method for manufacturing the same
KR101882439B1 (ko) 태양 전지 및 그 제조 방법
KR102173644B1 (ko) 태양 전지 및 이의 제조 방법
KR101757874B1 (ko) 태양 전지
KR101983361B1 (ko) 양면 수광형 태양전지
KR20150057033A (ko) 태양 전지 및 이의 제조 방법
KR101925929B1 (ko) 태양 전지 및 그의 제조 방법
KR101979843B1 (ko) 태양전지
KR101889774B1 (ko) 태양 전지
KR20150061169A (ko) 태양 전지 및 이의 제조 방법
KR102120120B1 (ko) 태양 전지 및 이의 제조 방법
KR20140102786A (ko) 태양 전지 및 그의 제조 방법
KR101179949B1 (ko) 태양 전지

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20220430

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20220430

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000