[go: up one dir, main page]

WO2013038768A1 - 太陽電池及びその製造方法 - Google Patents

太陽電池及びその製造方法 Download PDF

Info

Publication number
WO2013038768A1
WO2013038768A1 PCT/JP2012/066111 JP2012066111W WO2013038768A1 WO 2013038768 A1 WO2013038768 A1 WO 2013038768A1 JP 2012066111 W JP2012066111 W JP 2012066111W WO 2013038768 A1 WO2013038768 A1 WO 2013038768A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
semiconductor layer
side electrode
amorphous semiconductor
type amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/066111
Other languages
English (en)
French (fr)
Inventor
有二 菱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2013533547A priority Critical patent/JP6048940B2/ja
Publication of WO2013038768A1 publication Critical patent/WO2013038768A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/146—Back-junction photovoltaic cells, e.g. having interdigitated base-emitter regions on the back side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Definitions

  • the present invention relates to a solar cell and a manufacturing method thereof.
  • Patent Document 1 discloses, as an example, an n-type single crystal silicon substrate, a p-type amorphous silicon film and an n-type amorphous silicon film disposed on one main surface of the n-type single crystal silicon substrate. And a photoelectric conversion unit having a p-type amorphous silicon film and an n-type amorphous silicon film and an i-type amorphous silicon film disposed between the n-type single crystal silicon substrate Is described.
  • the passivation characteristics can be improved by providing an i-type amorphous silicon film between a p-type amorphous silicon film and an n-type amorphous silicon film.
  • three types of silicon films are formed: a p-type amorphous silicon film, an n-type amorphous silicon film, and an i-type amorphous silicon film.
  • the solar cell described in Patent Document 1 requires a complicated manufacturing process.
  • the main object of the present invention is to provide a solar cell that has improved passivation characteristics and does not require complicated processes for manufacturing.
  • the solar cell according to the present invention includes a photoelectric conversion unit, a p-side electrode, and an n-side electrode.
  • the p-side electrode and the n-side electrode are disposed on the photoelectric conversion unit.
  • the photoelectric conversion unit includes a substrate made of a semiconductor material and a substantially intrinsic i-type amorphous semiconductor layer.
  • the i-type amorphous semiconductor layer is disposed between the p-side electrode and the n-side electrode and the substrate.
  • a p-type region in which the p-type dopant is diffused and crystallized is provided in a portion of the i-type amorphous semiconductor layer located between the p-side electrode and the substrate.
  • An n-type dopant is diffused and a crystallized n-type region is provided in a portion of the i-type amorphous semiconductor layer located between the n-side electrode and the substrate.
  • a substantially intrinsic i-type amorphous semiconductor layer is formed on a substrate made of a semiconductor material.
  • a portion of the i-type amorphous semiconductor layer is doped with a p-type dopant and the portion is crystallized.
  • the other part of the i-type amorphous semiconductor layer is doped with an n-type dopant and the other part is crystallized.
  • a p-side electrode is formed on one part of the i-type amorphous semiconductor layer.
  • An n-side electrode is formed on the other part of the i-type amorphous semiconductor layer.
  • FIG. 1 is a schematic rear view of the solar cell according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG.
  • FIG. 3 is a schematic cross-sectional view for explaining the method for manufacturing the solar cell in the first embodiment.
  • FIG. 4 is a schematic cross-sectional view for explaining the method of manufacturing the solar cell in the first embodiment.
  • FIG. 5 is a schematic cross-sectional view of a solar cell according to the second embodiment.
  • the solar cell 1 includes a photoelectric conversion unit 10.
  • the photoelectric conversion unit 10 is a member that generates carriers such as holes and electrons when receiving light.
  • the photoelectric conversion unit 10 has a first main surface 10a and a second main surface 10b.
  • the photoelectric conversion unit 10 receives light mainly on the first main surface 10a.
  • the 1st main surface 10a may be called a light-receiving surface
  • the 2nd main surface 10b may be called a back surface.
  • the photoelectric conversion unit 10 may generate carriers only when light is received on the first main surface 10a, or when light is received on any of the first and second main surfaces 10a and 10b. May also generate a carrier.
  • the n-side electrode 21 and the p-side electrode 22 are disposed on the second main surface 10b of the photoelectric conversion unit 10.
  • the n-side electrode 21 is an electrode that collects electrons.
  • the p-side electrode 22 is an electrode that collects holes.
  • Each of the n-side electrode 21 and the p-side electrode 22 has a comb-like shape. The n-side electrode 21 and the p-side electrode 22 are inserted into each other.
  • Each of the n-side electrode 21 and the p-side electrode 22 is appropriately made of a metal such as Ag, Cu, or Sn, an alloy containing at least one of those metals, or a transparent conductive oxide such as indium tin oxide (ITO).
  • the conductive material can be used.
  • Each of the n-side electrode 21 and the p-side electrode 22 may be composed of a stacked body of a plurality of conductive layers made of the conductive material as described above.
  • the photoelectric conversion unit 10 includes a substrate 11 and a substantially intrinsic i-type amorphous semiconductor layer 12.
  • the substrate 11 is made of a semiconductor material.
  • the substrate 11 can be made of, for example, crystalline silicon such as a single crystal silicon substrate.
  • the substrate 11 has first and second main surfaces 11a and 11b.
  • the first main surface 11 a of the substrate 11 constitutes the first main surface 10 a of the photoelectric conversion unit 10.
  • the i-type amorphous semiconductor layer 12 is disposed on the second main surface 11b.
  • the i-type amorphous semiconductor layer 12 covers substantially the entire second main surface 11b. At least a part of the i-type amorphous semiconductor layer 12 is disposed between the n-side electrode 21 and the p-side electrode 22 and the substrate 11.
  • the i-type amorphous semiconductor layer 12 can be made of, for example, substantially intrinsic i-type amorphous silicon.
  • the thickness of the i-type amorphous semiconductor layer 12 is preferably 500 nm or less, and more preferably 100 nm or less. However, if the i-type amorphous semiconductor layer 12 is too thin, carriers may be transmitted. Therefore, the thickness of the i-type amorphous semiconductor layer 12 is preferably 10 nm or more, and more preferably 50 nm or more.
  • a p-type dopant is diffused, and a crystallized p-type region 12p is provided.
  • an n-type dopant is diffused and a crystallized n-type region 12n is provided. Yes.
  • a part of the portion of the i-type amorphous semiconductor layer 12 located under the n-side electrode 21 becomes the n-type region 12n, and the portion of the i-type amorphous semiconductor layer 12 located under the p-side electrode 22 Is configured to be a p-type region 12p.
  • Each of the p-type region 12p and the n-type region 12n extends from the surface 12a of the i-type amorphous semiconductor layer 12 opposite to the substrate 11 to the surface 12b of the i-type amorphous semiconductor layer 12 on the substrate 11 side. Is provided. Therefore, the p-type region 12 p is in contact with the p-side electrode 22 and also in contact with the substrate 11. The n-type region 12 n is in contact with the n-side electrode 21 and is also in contact with the substrate 11.
  • a specific example of the p-type dopant is, for example, boron.
  • Specific examples of the n-type dopant include phosphorus and the like.
  • a substantially intrinsic i-type amorphous semiconductor layer 12 is formed on a substrate 11 made of a semiconductor material.
  • the i-type amorphous semiconductor layer 12 can be formed by, for example, a CVD (Chemical Vapor Deposition) method.
  • a portion of the i-type amorphous semiconductor layer 12 is doped with a p-type dopant such as boron, and the portion is crystallized.
  • the other part of the i-type amorphous semiconductor layer 12 is doped with an n-type dopant such as phosphorus, and the other part is crystallized.
  • the n-type region 12n and the p-type region 12p are formed in the i-type amorphous semiconductor layer 12.
  • the n-type region 12n and the p-type region 12p can be formed by crystallization by, for example, annealing using a laser or the like after the i-type amorphous semiconductor layer 12 is doped with a dopant.
  • the doping and crystallization of the n-type region 12n and the p-type region 12p may be performed by simultaneously doping the dopant and crystallization using a laser, for example.
  • the substrate 11 may be doped with a dopant as long as the conductivity type of the substrate 11 does not change.
  • the n-side electrode 21 is formed on the n-type region 12 n of the i-type amorphous semiconductor layer 12.
  • a p-side electrode 22 is formed on the p-type region 12 p of the i-type amorphous semiconductor layer 12.
  • the formation method of the electrodes 21 and 22 can be appropriately selected according to the conductive material to be used.
  • the electrodes 21 and 22 can be formed by, for example, a CVD (Chemical Vapor Deposition) method, a sputtering method, a plating method, or the like.
  • the solar cell 1 does not require a complicated process for manufacturing.
  • the entire main surface 11b of the substrate 11 is covered with the i-type amorphous semiconductor layer 12, excellent passivation characteristics can be realized.
  • the solar cell 1 has excellent passivation characteristics and does not require a complicated process for manufacturing.
  • each of the n-type region 12 n and the p-type region 12 p is provided across the surface 12 a and the surface 12 b of the i-type amorphous semiconductor layer 12. For this reason, the electrical resistivity between the board
  • the solar cell 2 shown in FIG. 5 differs from the solar cell 1 in the configuration of the n-type region 12n and the p-type region 12p, and the other configuration is substantially the same as that of the solar cell 1.
  • the n-type region 12n and the p-type region 12p are respectively provided in a part of the i-type amorphous semiconductor layer 12 in the thickness direction.
  • the i-type amorphous semiconductor layer 12 has a substantially intrinsic i-type region 12 i between each of the n-type region 12 n and the p-type region 12 p and the substrate 11. For this reason, the passivation characteristic can be further improved.
  • the thickness of the i-type region 12i is preferably such that the heterojunction is not impaired. Specifically, the thickness of the i-type region 12i is preferably 0.5 nm to 50 nm, and preferably 5 nm to 15 nm.

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

　改善されたパッシベーション特性を有し、且つ製造に複雑なプロセスを必要としない太陽電池を提供する。　太陽電池１は、光電変換部１０と、ｐ側電極２２及びｎ側電極２１とを備えている。ｐ側電極２２及びｎ側電極２１は、光電変換部１０の上に配されている。光電変換部１０は、半導体材料からなる基板１１と、実質的に真性なｉ型非晶質半導体層１２とを有する。ｉ型非晶質半導体層１２は、ｐ側電極２２及びｎ側電極２１と基板１１との間に配されている。ｉ型非晶質半導体層１２のｐ側電極２２と基板１１との間に位置している部分に、ｐ型ドーパントが拡散しており、且つ結晶化されたｐ型領域１２ｐが設けられている。ｉ型非晶質半導体層１２のｎ側電極２１と基板１１との間に位置している部分に、ｎ型ドーパントが拡散しており、且つ結晶化されたｎ型領域１２ｎが設けられている。

Description

太陽電池及びその製造方法
　本発明は、太陽電池及びその製造方法に関する。
　従来、改善された光電変換効率を有する太陽電池として、光電変換部の一主面の上にｐ側電極及びｎ側電極の両方が配された裏面接合型の太陽電池が知られている。例えば特許文献１には、その一例として、ｎ型単結晶シリコン基板と、ｎ型単結晶シリコン基板の一主面の上に配されたｐ型非晶質シリコン膜及びｎ型非晶質シリコン膜と、ｐ型非晶質シリコン膜及びｎ型非晶質シリコン膜のそれぞれとｎ型単結晶シリコン基板との間に配されたｉ型非晶質シリコン膜とを有する光電変換部を備える太陽電池が記載されている。
特開２００５－１０１２４０号公報
　特許文献１に記載のように、ｐ型非晶質シリコン膜とｎ型非晶質シリコン膜とのそれぞれの間にｉ型非晶質シリコン膜を設けることにより、パッシベーション特性を向上することができる。しかしながら、特許文献１に記載の太陽電池を製造するためには、ｐ型非晶質シリコン膜と、ｎ型非晶質シリコン膜と、ｉ型非晶質シリコン膜という３種類のシリコン膜を形成しなければならない。従って、特許文献１に記載の太陽電池は、複雑な製造プロセスを要する。
　本発明は、改善されたパッシベーション特性を有し、且つ製造に複雑なプロセスを必要としない太陽電池を提供することを主な目的とする。
　本発明に係る太陽電池は、光電変換部と、ｐ側電極及びｎ側電極とを備えている。ｐ側電極及びｎ側電極は、光電変換部の上に配されている。光電変換部は、半導体材料からなる基板と、実質的に真性なｉ型非晶質半導体層とを有する。ｉ型非晶質半導体層は、ｐ側電極及びｎ側電極と基板との間に配されている。ｉ型非晶質半導体層のｐ側電極と基板との間に位置している部分に、ｐ型ドーパントが拡散しており、且つ結晶化されたｐ型領域が設けられている。ｉ型非晶質半導体層のｎ側電極と基板との間に位置している部分に、ｎ型ドーパントが拡散しており、且つ結晶化されたｎ型領域が設けられている。
　本発明に係る太陽電池の製造方法では、半導体材料からなる基板の上に実質的に真性なｉ型非晶質半導体層を形成する。ｉ型非晶質半導体層の一の部分に、ｐ型ドーパントをドープすると共に、当該一の部分を結晶化させる。ｉ型非晶質半導体層の他の部分に、ｎ型ドーパントをドープすると共に、当該他の部分を結晶化させる。ｉ型非晶質半導体層の一の部分の上にｐ側電極を形成する。ｉ型非晶質半導体層の他の部分の上にｎ側電極を形成する。
　本発明によれば、改善されたパッシベーション特性を有し、且つ製造に複雑なプロセスを必要としない太陽電池を提供することができる。
図１は、第１の実施形態に係る太陽電池の略図的裏面図である。 図２は、図１の線ＩＩ－ＩＩ部分の略図的断面図である。 図３は、第１の実施形態における太陽電池の製造方法を説明するための略図的断面図である。 図４は、第１の実施形態における太陽電池の製造方法を説明するための略図的断面図である。 図５は、第２の実施形態に係る太陽電池の略図的断面図である。
　以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
　また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
　（第１の実施形態）
　図１及び図２に示されるように、太陽電池１は、光電変換部１０を有する。光電変換部１０は、受光した際に正孔や電子などのキャリアを発生させる部材である。
　光電変換部１０は、第１の主面１０ａと、第２の主面１０ｂとを有する。光電変換部１０は、主として第１の主面１０ａで受光する。このため、第１の主面１０ａを受光面といい、第２の主面１０ｂを裏面ということがある。なお、光電変換部１０は、第１の主面１０ａにおいて受光した際のみにキャリアを発生させるものであってもよいし、第１及び第２の主面１０ａ、１０ｂのいずれにおいて受光した際にもキャリアを発生させるものであってもよい。
　光電変換部１０の第２の主面１０ｂの上には、ｎ側電極２１及びｐ側電極２２が配されている。ｎ側電極２１は、電子を収集する電極である。一方、ｐ側電極２２は、正孔を収集する電極である。ｎ側電極２１及びｐ側電極２２のそれぞれは、くし歯状の形状を有する。ｎ側電極２１とｐ側電極２２とは互いに間挿し合っている。
　ｎ側電極２１及びｐ側電極２２のそれぞれは、Ａｇ、Ｃｕ、Ｓｎなどの金属や、それらの金属の少なくとも一種を含む合金、インジウムスズ酸化物（ＩＴＯ）などの透明導電性酸化物等の適宜の導電材料により構成することができる。ｎ側電極２１及びｐ側電極２２のそれぞれは、上記のような導電材料からなる複数の導電層の積層体により構成されていてもよい。
　光電変換部１０は、基板１１と、実質的に真性なｉ型非晶質半導体層１２とを有する。基板１１は、半導体材料からなる。基板１１は、例えば、単結晶シリコン基板などの結晶質シリコンなどにより構成することができる。基板１１は、第１及び第２の主面１１ａ、１１ｂを有する。基板１１の第１の主面１１ａが光電変換部１０の第１の主面１０ａを構成している。
　ｉ型非晶質半導体層１２は、第２の主面１１ｂの上に配されている。ｉ型非晶質半導体層１２は、第２の主面１１ｂの実質的に全体を覆っている。ｉ型非晶質半導体層１２の少なくとも一部は、ｎ側電極２１及びｐ側電極２２と基板１１との間に配されている。ｉ型非晶質半導体層１２は、例えば実質的に真性なｉ型のアモルファスシリコンなどにより構成することができる。
　ｉ型非晶質半導体層１２の厚みは、５００ｎｍ以下であることが好ましく、１００ｎｍ以下であることがより好ましい。但し、ｉ型非晶質半導体層１２が薄すぎると、キャリアが透過する場合がある。従って、ｉ型非晶質半導体層１２の厚みは、１０ｎｍ以上であることが好ましく、５０ｎｍ以上であることがより好ましい。
　ｉ型非晶質半導体層１２のｐ側電極２２と基板１１との間に位置している部分には、ｐ型ドーパントが拡散しており、且つ結晶化されたｐ型領域１２ｐが設けられている。ｉ型非晶質半導体層１２のｎ側電極２１と基板１１との間に位置している部分には、ｎ型ドーパントが拡散しており、且つ結晶化されたｎ型領域１２ｎが設けられている。つまり、ｉ型非晶質半導体層１２のｎ側電極２１の下に位置する部分の一部がｎ型領域１２ｎとなり、ｉ型非晶質半導体層１２のｐ側電極２２の下に位置する部分の一部がｐ型領域１２ｐとなるように構成される。
　ｐ型領域１２ｐとｎ型領域１２ｎのそれぞれは、ｉ型非晶質半導体層１２の基板１１とは反対側の表面１２ａからｉ型非晶質半導体層１２の基板１１側の表面１２ｂに跨がって設けられている。従って、ｐ型領域１２ｐは、ｐ側電極２２と接触すると共に、基板１１とも接触している。ｎ型領域１２ｎは、ｎ側電極２１と接触すると共に、基板１１とも接触している。
　なお、ｐ型ドーパントの具体例としては、例えば、ホウ素等が挙げられる。ｎ型ドーパントの具体例としては、例えば、リン等が挙げられる。
　次に、太陽電池１の製造方法の一例について説明する。
　まず、図３に示されるように、半導体材料からなる基板１１の上に、実質的に真性なｉ型非晶質半導体層１２を形成する。ｉ型非晶質半導体層１２は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等により形成することができる。
　次に、図４に示されるように、ｉ型非晶質半導体層１２の一の部分に、ホウ素等のｐ型ドーパントをドープすると共に、その一の部分を結晶化させる。また、ｉ型非晶質半導体層１２の他の部分の上にリンなどのｎ型ドーパントをドープすると共に、その他の部分を結晶化させる。これにより、ｉ型非晶質半導体層１２にｎ型領域１２ｎ及びｐ型領域１２ｐを形成する。
　なお、ｎ型領域１２ｎ及びｐ型領域１２ｐは、ｉ型非晶質半導体層１２にドーパントをドープした後に、例えば、レーザー等を用いてアニールすることにより結晶化させ、形成することができる。また、ｎ型領域１２ｎ及びｐ型領域１２ｐのドープ及び結晶化は、例えば、レーザーを用いてドーパントのドープと結晶化を同時に行ってもよい。
　なお、この工程において、基板１１の導電型が変化しない程度であれば基板１１にドーパントがドープされてもよい。
　その後、ｉ型非晶質半導体層１２のｎ型領域１２ｎの上に、ｎ側電極２１を形成する。ｉ型非晶質半導体層１２のｐ型領域１２ｐの上に、ｐ側電極２２を形成する。以上の工程により太陽電池１を完成させることができる。
　電極２１，２２の形成方法は、使用する導電材料に応じて適宜選択することができる。電極２１，２２は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法、めっき法等により形成することができる。
　ところで、特許文献１に記載の太陽電池を製造するためには、ｉ型シリコン膜を形成する工程と、ｉ型シリコン膜をパターニングする工程と、ｎ型シリコン膜を形成する工程と、ｎ型シリコン膜をパターニングする工程と、ｐ型シリコン膜を形成する工程と、ｐ型シリコン膜をパターニングする工程とを行う必要がある。
　それに対して、本実施形態では、ｎ型半導体層及びｐ型半導体層を形成する工程と、ｎ型半導体層及びｐ型半導体層をパターニングする工程とを行う必要が必ずしもない。従って、パターニング工程を少なくすることができる。従って、太陽電池１は、製造に複雑なプロセスを要さない。
　また、太陽電池１では、基板１１の主面１１ｂの実質的に全体がｉ型非晶質半導体層１２で覆われているため、優れたパッシベーション特性を実現することができる。
　即ち、太陽電池１は、優れたパッシベーション特性を有し、且つ、製造に複雑なプロセスを要さないものである。
　また、太陽電池１では、ｎ型領域１２ｎとｐ型領域１２ｐのそれぞれがｉ型非晶質半導体層１２の表面１２ａと表面１２ｂとに跨がって設けられている。このため、基板１１と電極２１，２２との間の電気抵抗率を低くすることができる。従って、改善された光電変換効率を得ることができる。
　以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
　（第２の実施形態）
　図５に示される太陽電池２は、ｎ型領域１２ｎ及びｐ型領域１２ｐの構成において太陽電池１と異なり、その他は太陽電池１と実質的に同様の構成を有する。
　太陽電池２では、ｎ型領域１２ｎとｐ型領域１２ｐとが、それぞれ、厚み方向におけるｉ型非晶質半導体層１２の一部に設けられている。ｉ型非晶質半導体層１２は、ｎ型領域１２ｎ及びｐ型領域１２ｐのそれぞれと基板１１との間に、実質的に真性なｉ型領域１２ｉを有する。このため、パッシベーション特性をさらに改善することができる。
　なお、ｉ型領域１２ｉの厚みは、ヘテロ接合を損なわない程度であることが好ましい。具体的には、ｉ型領域１２ｉの厚みは、０．５ｎｍ～５０ｎｍであることが好ましく、５ｎｍ～１５ｎｍであることが好ましい。
　本発明はここでは記載していない様々な実施形態を含む。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１，２…太陽電池
１０…光電変換部
１０ａ…第１の主面
１０ｂ…第２の主面
１１…半導体材料からなる基板
１２…ｉ型非晶質半導体層
１２ｉ…ｉ型領域
１２ｎ…ｎ型領域
１２ｐ…ｐ型領域
２１…ｎ側電極
２２…ｐ側電極

Claims (6)

  1. 　光電変換部と、
    　前記光電変換部の上に配されたｐ側電極及びｎ側電極と、
    を備え、
    　前記光電変換部は、
    　半導体材料からなる基板と、
    　前記ｐ側電極及び前記ｎ側電極と前記基板との間に配された実質的に真性なｉ型非晶質半導体層と、
    を有し、
    　前記ｉ型非晶質半導体層の前記ｐ側電極と前記基板との間に位置している部分に、ｐ型ドーパントが拡散しており、且つ結晶化されたｐ型領域が設けられており、
    　前記ｉ型非晶質半導体層の前記ｎ側電極と前記基板との間に位置している部分に、ｎ型ドーパントが拡散しており、且つ結晶化されたｎ型領域が設けられている、太陽電池。
  2. 　請求項１に記載の太陽電池であって、
    　前記ｐ型領域及び前記ｎ型領域が前記ｉ型非晶質半導体層の前記基板とは反対側の表面から前記基板側の表面に跨がって設けられている。
  3. 　請求項１に記載の太陽電池であって、
    　前記ｉ型非晶質半導体層は、前記ｐ型領域及び前記ｎ型領域と前記基板との間に、実質的に真性なｉ型領域を有する。
  4. 　請求項１～３のいずれか一項に記載の太陽電池であって、
    　前記ｉ型非晶質半導体層の厚みが、１０ｎｍ以上である。
  5. 　半導体材料からなる基板の上に実質的に真性なｉ型非晶質半導体層を形成する工程と、
    　前記ｉ型非晶質半導体層の一の部分に、ｐ型ドーパントをドープすると共に、当該一の部分を結晶化させる工程と、
    　前記ｉ型非晶質半導体層の他の部分に、ｎ型ドーパントをドープすると共に、当該他の部分を結晶化させる工程と、
    　前記ｉ型非晶質半導体層の一の部分の上にｐ側電極を形成する工程と、
    　前記ｉ型非晶質半導体層の他の部分の上にｎ側電極を形成する工程と、
    を備える太陽電池の製造方法。
  6. 　請求項５に記載の太陽電池の製造方法であって、
    　前記ｉ型非晶質半導体層の厚みが、１０ｎｍ以上である。
PCT/JP2012/066111 2011-09-12 2012-06-25 太陽電池及びその製造方法 Ceased WO2013038768A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013533547A JP6048940B2 (ja) 2011-09-12 2012-06-25 太陽電池及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-197869 2011-09-12
JP2011197869 2011-09-12

Publications (1)

Publication Number Publication Date
WO2013038768A1 true WO2013038768A1 (ja) 2013-03-21

Family

ID=47883012

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/066111 Ceased WO2013038768A1 (ja) 2011-09-12 2012-06-25 太陽電池及びその製造方法

Country Status (2)

Country Link
JP (1) JP6048940B2 (ja)
WO (1) WO2013038768A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142132A (ja) * 2014-01-29 2015-08-03 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
US20180287003A1 (en) * 2017-03-30 2018-10-04 Panasonic Corporation Solar cell and method of manufacturing solar cell
JP2019057619A (ja) * 2017-09-21 2019-04-11 株式会社カネカ バックコンタクト型太陽電池
CN110383501A (zh) * 2017-03-29 2019-10-25 松下电器产业株式会社 太阳能电池单元及太阳能电池单元的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105048B2 (ja) 1986-03-28 1995-11-13 横河電機株式会社 アイパタ−ン検出回路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297428A (ja) * 1994-04-28 1995-11-10 Hitachi Ltd 薄膜太陽電池とその製造方法
JP2007281156A (ja) * 2006-04-06 2007-10-25 Japan Advanced Institute Of Science & Technology Hokuriku 裏面電極型半導体へテロ接合太陽電池ならびにその製造方法と製造装置
JP2008085374A (ja) * 2007-12-19 2008-04-10 Sanyo Electric Co Ltd 光起電力素子
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
JP2010504636A (ja) * 2006-09-26 2010-02-12 コミサリア、ア、レネルジ、アトミク 背面ヘテロ接合太陽電池製造方法
JP2011009733A (ja) * 2009-05-28 2011-01-13 Kyocera Corp 太陽電池素子、太陽電池モジュールおよび太陽光発電装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297428A (ja) * 1994-04-28 1995-11-10 Hitachi Ltd 薄膜太陽電池とその製造方法
JP2007281156A (ja) * 2006-04-06 2007-10-25 Japan Advanced Institute Of Science & Technology Hokuriku 裏面電極型半導体へテロ接合太陽電池ならびにその製造方法と製造装置
JP2010504636A (ja) * 2006-09-26 2010-02-12 コミサリア、ア、レネルジ、アトミク 背面ヘテロ接合太陽電池製造方法
JP2008085374A (ja) * 2007-12-19 2008-04-10 Sanyo Electric Co Ltd 光起電力素子
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
JP2011009733A (ja) * 2009-05-28 2011-01-13 Kyocera Corp 太陽電池素子、太陽電池モジュールおよび太陽光発電装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142132A (ja) * 2014-01-29 2015-08-03 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
KR20150090607A (ko) * 2014-01-29 2015-08-06 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR102173644B1 (ko) * 2014-01-29 2020-11-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN110383501A (zh) * 2017-03-29 2019-10-25 松下电器产业株式会社 太阳能电池单元及太阳能电池单元的制造方法
US11430904B2 (en) * 2017-03-29 2022-08-30 Panasonic Holdings Corporation Solar cell and method of manufacturing solar cell
US20180287003A1 (en) * 2017-03-30 2018-10-04 Panasonic Corporation Solar cell and method of manufacturing solar cell
JP2018170482A (ja) * 2017-03-30 2018-11-01 パナソニック株式会社 太陽電池セル及び太陽電池セルの製造方法
JP2019057619A (ja) * 2017-09-21 2019-04-11 株式会社カネカ バックコンタクト型太陽電池

Also Published As

Publication number Publication date
JP6048940B2 (ja) 2016-12-21
JPWO2013038768A1 (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
US9130074B2 (en) High-efficiency solar cell structures and methods of manufacture
JP5879538B2 (ja) 光電変換装置及びその製造方法
US9324886B2 (en) Solar cell and method of manufacturing the same
US20160197204A1 (en) Solar cell and method for manufacturing the same
WO2012132729A1 (ja) 光電変換装置及びその製造方法
KR20130071698A (ko) 태양 전지
JP6792053B2 (ja) 太陽電池セル
WO2012018119A1 (ja) 太陽電池及び太陽電池の製造方法
JP6048940B2 (ja) 太陽電池及びその製造方法
JP2013131586A (ja) 裏面電極型太陽電池の製造方法
KR20150133244A (ko) 광 발전 소자 및 그 제조 방법
JPWO2012132835A1 (ja) 太陽電池
JP2015142132A (ja) 太陽電池及びその製造方法
WO2020218000A1 (ja) 太陽電池および太陽電池の製造方法
US10930810B2 (en) Solar cell and method of manufacturing solar cell
WO2021010422A1 (ja) 太陽電池および太陽電池の製造方法
AU2017265104B2 (en) High-efficiency solar cell structures and methods of manufacture
WO2012132614A1 (ja) 光電変換装置
KR20250019719A (ko) 태양 전지 및 이의 제조 방법
JP2012204764A (ja) 太陽電池及び太陽電池の製造方法
JP2014072210A (ja) 光電変換素子
KR20200057870A (ko) 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법
KR20100136638A (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12831056

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013533547

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12831056

Country of ref document: EP

Kind code of ref document: A1