[go: up one dir, main page]

KR20100136638A - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR20100136638A
KR20100136638A KR1020090054811A KR20090054811A KR20100136638A KR 20100136638 A KR20100136638 A KR 20100136638A KR 1020090054811 A KR1020090054811 A KR 1020090054811A KR 20090054811 A KR20090054811 A KR 20090054811A KR 20100136638 A KR20100136638 A KR 20100136638A
Authority
KR
South Korea
Prior art keywords
substrate
island
electrode
solar cell
protection members
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020090054811A
Other languages
English (en)
Other versions
KR101588456B1 (ko
Inventor
이대용
김종환
장대희
이경수
고지훈
권형진
하만효
강주완
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090054811A priority Critical patent/KR101588456B1/ko
Publication of KR20100136638A publication Critical patent/KR20100136638A/ko
Application granted granted Critical
Publication of KR101588456B1 publication Critical patent/KR101588456B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/703—Surface textures, e.g. pyramid structures of the semiconductor bodies, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것으로, 상기 태양 전지는 제1 도전성 타입의 기판, 상기 기판에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부, 상기 에미터부와 전기적으로 연결되어 있는 제1 전극, 상기 기판의 일부에 위치하는 복수의 섬형 보호 부재, 그리고 상기 기판과 상기 복수의 섬형 보호 부재 위에 위치하여 상기 기판과 전기적으로 연결되어 있는 제2 전극용 도전층을 포함하고, 상기 복수의 섬형 보호 부재는 실리사이드계 물질로 이루어진다. 이로 인해, 시간이 경과함에 따라 섬형화 현상이 발생하는 실리사이드계 물질을 이용하여 복수의 섬형 보호 부재를 형성함에 따라, 태양전지의 제조 공정과 제조 시간이 줄어든다.
태양전지, 보호막, 패시베이션, passivation, PERC

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND MANUFACTURING MEHTOD OF THE SAME}
본 발명은 태양 전지 및 그 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공쌍이 생성되고, 생성된 전자-정공쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부와 기판쪽으로 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 제조 시간과 제조 공정을 줄이기 위한 것이다.
본 발명의 한 특징에 따른 태양 전지는 제1 도전성 타입의 기판, 상기 기판에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부, 상기 에미터부와 전기적으로 연결되어 있는 제1 전극, 상기 기판의 일부에 위치하는 복수의 섬형 보호 부재, 그리고 상기 기판과 상기 복수의 섬형 보호 부재 위에 위치하여 상기 기판과 전기적으로 연결되어 있는 제2 전극용 도전층을 포함한다.
상기 복수의 섬형 보호 부재는 실리사이드계 물질로 이루어지는 것이 좋다.
상기 실리사이드계 물질은 TiSi2, CoSi2 또는 NiSi2인 것이 좋다.
상기 복수의 섬형 보호 부재와 접촉하지 않는 기판의 면적은 총 면적의 약 0.1% 내지 약 10%인 것이 바람직하다. 이때, 상기 복수의 섬형 보호 부재와 접촉하지 않는 기판의 면적은 총 면적의 약 0.4% 내지 약 1%인 것이 좋다.
상기 복수의 섬형 보호 부재는 상기 기판 위에 불규칙적으로 위치하는 것이 좋다.
상기 복수의 섬형 보호 부재와 상기 제1 전극은 서로 반대편에 위치할 수 있다.
본 발명의 다른 특징에 따른 태양 전지의 제조 방법은 제1 도전성 타입을 갖는 기판에 상기 제1 도전성과 반대인 제2 도전성 타입의 에미터부를 형성하는 단계, 상기 에미터부의 일부를 제거하여 상기 기판의 일부를 노출하는 단계, 상기 노출된 기판에 금속막을 적층하는 단계, 상기 금속막을 구비한 기판을 열처리하여 복수의 섬형 보호 부재를 형성하는 단계, 상기 에미터부 위에 스크린 인쇄법을 이용하여 제1 전극용 패턴을 형성하는 단계, 상기 복수의 섬형 보호 부재 및 상기 기판 위에 제2 전극용 도전층 패턴을 형성하는 단계, 그리고 상기 제1 전극용 패턴과 제2 전극용 도전층 패턴을 구비한 상기 기판을 열처리하여, 상기 에미터부와 전기적으로 연결되는 복수의 제1 전극, 상기 기판과 전기적으로 연결되는 제2 전극용 도전층을 형성하는 단계를 포함한다.
상기 금속막의 적층 두께는 약 50㎚ 내지 400㎚일 수 있다.
상기 금속막 적층 단계는 스퍼터링법이나 전자빔 증착법을 이용하여 상기 금속막을 적층할 수 있다.
복수의 섬형 보호 부재 형성 단계는 약 700℃ 내지 약 900℃에서 약 1시간 동안 상기 기판을 열처리하는 것이 좋다.
상기 금속막은 티타늄(Ti)을 포함할 수 있다.
이러한 특징에 따르면, 시간이 경과함에 따라 섬형화 현상이 발생하는 실리사이드계 물질을 이용하여 복수의 섬형 보호 부재를 형성함에 따라, 태양전지의 제조 공정과 제조 시간이 줄어든다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 1을 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함]에 위치한 에미터부(120), 에미터부(120) 위에 위치하는 반사 방지막(130), 기판(110)의 전면과 대향하는 기판(110)의 후면에 위치하는 복수의 섬형 보호 부재(191), 에미터부(120)와 전기적으로 연결되어 있는 복수의 전면 전극(front electrode)(141), 복수의 전면 전극(141)과 연결되어 있고 복수의 전면 전극(141)과 교차하는 방향으로 뻗어 있는 복수의 전면전극용 집전부(142), 섬형 보호 부재(191)와 기판(110) 위에 위치하는 후면전극용 도전층(155), 후면전극 도전층(155)과 전기적으로 연결되어 있는 복수의 후면전극용 집전부(162), 후면전극 도전층(155)과 기판(110) 사이에 위치하는 복수의 후면 전계(back surface field, BSF)부(171)를 구비한다.
기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘일 수 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.
도 1 및 도 2와는 달리, 대안적인 실시예에서, 기판(110)은 텍스처 링(texturing)되어 요철면인 텍스처링 표면(texturing surface)을 가질 수 있다.
에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 불순물부로서, 반도체 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동하여, 기판(110)에서 정공은 다수 캐리어가 되며, 에미터부(120)에서 전자는 다수 캐리어가 된다.
에미터부(120)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.
에미터부(120) 위에 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx) 등으로 이루어진 반사 방지막(130)이 형성되어 있다. 반사 방지막(130)은 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 반사 방지막(130)은 필요에 따라 생략될 수 있다.
복수의 섬형 보호 부재(passivation island)(191)는 기판(110)의 후면에 위치하며, 기판(110) 표면 근처에서 전하의 재결합율을 감소시킨다. 또한 기판(110)을 통과한 빛이 복수의 섬형 보호 부재(191)에 의해 반사되어 기판(110)쪽으로 재입사되므로, 복수의 섬형 보호 부재(191)에 의해 기판(110)을 통과한 빛의 재입사율이 높아진다.
복수의 섬형 보호 부재(191)는 실리사이드(silicide)계 물질로 이루어진다. 본 실시예에서, TiSi2, CoSi2 또는 NiSi2등과 같이 약 12μΩ.cm 내지 18μΩ.cm 의 낮은 비저항값을 갖는 실리사이드계 물질을 사용하는 것이 좋다. 본 실시예에서, 복수의 섬형 보호 부재(191)는 TiSi2, CoSi2 및 NiSi2중에서 비저항값이 가장 낮은 TiSi2이 사용되지만, 이에 한정되지 않는다.
실리사이드계 물질은 실리콘(Si)과 금속 원자의 화합물로서, 기판(110)에 함유된 실리콘과의 결정 구조가 다르거나 원자간 간격이 달라 계면을 사이에 두고 원자들이 정합되지 않는 정도를 나타내는 격자 불일치(lattice mismatch)율이 매우 적다. 따라서, 실리사이드계 물질은 실리콘, 즉, 기판(110)과의 결합 특성이 양호하므로, 실라사이드계 물질로 인해, 기판(Si) 표면에 존재하는 댕글링 결합(dangling bond)과 같은 불안정한 결합이 금속 원자와 용이하게 결합하여 안정화된 결합으로 바뀌게 된다. 따라서, 불안정한 결합에 의해 기판(110)쪽으로 이동한 전하(예, 정공)가 소멸되는 현상이 줄어든다.
이러한 복수의 섬형 보호 부재(191)는 기판(110)의 후면 전체에 불규칙적으로 분포되어 있다.
복수의 전면 전극(141)은 에미터부(120) 위에 위치하여 에미터부(120)와 전기적으로 연결되어 있고, 서로 이격되게 정해진 방향으로 뻗어있다. 복수의 전면 전극(141)은 에미터부(120)쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.
복수의 전면전극용 집전부(142)는 에미터부(120) 위에서 복수의 전면 전극(141)과 동일 층에 위치하며, 복수의 전면 전극(141)과 교차하는 방향으로 뻗어 있다. 복수의 전면전극용 집전부(142)는 복수의 전면 전극(141)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.
복수의 전면 전극(141)과 전면전극용 집전부(142)는 적어도 하나의 도전성 물질로 이루어져 있고, 이들 도전성 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
후면전극용 도전층(155)은 도전성 물질로 이루어져 있고, 실질적으로 복수의 후면전극용 집전부(162)를 제외한 복수의 섬형 보호 부재(191)와 기판(110) 위에 위치한다.
섬형 보호 부재(191)와 섬형 보호 부재(191) 사이에는 하부층인 기판(110)이 노출되어 있는 복수의 노출부가 형성되어, 후면전극용 도전층(155)의 일부는 노출 부를 통해 기판(110)과 전기적으로 연결되어 복수의 후면 전극부를 형성한다.
이러한 후면 전극부는 기판(110)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집하여 후면전극용 도전층(155)으로 전달한다.
도전성 물질은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 물질로 이루어질 수 있다.
섬형 보호 부재(191) 및/또는 기판(110) 위에는 전면전극용 집전부(142)과 동일한 방향으로 뻗어 있는 복수의 후면전극용 집전부(162)가 위치한다. 이때, 복수의 후면전극용 집전부(162)는 전면전극용 집전부(142)과 마주보는 위치에 위치할 수 있다. 대안적인 실시예에서, 후면전극용 집전부(162)는 일정한 간격으로 배치된 원형 또는 다각형 형상의 복수의 도전체로 이루어질 수 있다.
복수의 후면전극용 집전부(162)는 후면전극용 도전층(155)을 통해 후면 전극부로부터 전달되는 전하, 예를 들어 정공을 수집하여 외부 장치로 출력한다.
복수의 후면전극용 집전부(162)는 적어도 하나의 도전성 물질로 이루어져 있고, 도전성 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 물질로 이루어질 수 있다.
복수의 후면 전극부와 기판(110) 사이에 복수의 후면 전계부(171)가 위치한다. 복수의 후면 전계부(171)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다.
기판(110)과 후면 전계부(171)와의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 기판(110) 후면쪽으로의 전자 이동이 방해되어 기판(110)의 후면부에서 전자와 정공이 재결합하여 소멸되는 것을 감소시킨다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)는 기판(110)의 후면에 복수의 섬형 보호 부재(191)를 형성하여 기판(110)의 표면에 존재하는 불안정 결합으로 인한 전하의 재결합을 감소시킨 태양 전지(1)로서 그 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 반사 방지막(130)과 에미터부(120)를 통해 반도체의 기판(110)으로 입사되면 빛 에너지에 의해 반도체의 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 반사 방지막(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.
이들 전자-정공 쌍의 전자와 전공은 기판(110)과 에미터부(120)의 p-n접합에 의해, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 기판(110)쪽으로 각각 이동한다. 이처럼, 에미터부(120)쪽으로 이동한 전자는 전면 전극(141)에 의해 수집되어 전면전극용 집전부(142)로 전달되어 수집되고, 기판(110)쪽으로 이동한 정공은 인접한 후면 전극으로 전달된 후 후면전극용 집전부(162)에 의해 수집된다. 이러한 전면전극용 집전부(161)와 후면전극용 집전부(162)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
기판(110)과 후면전극용 도전층(155) 사이에 비저항이 낮고 실리콘(Si)과의 접촉 특성이 우수한 실리사이드계 물질, 예를 들어, TiSi2로 이루어진 복수의 섬형 보호 부재(191)가 위치하므로, 기판(110) 표면의 불안정한 결합에 의한 전하의 재결합율이 크게 줄어들어 태양 전지(1)의 효율이 향상된다.
다음, 도 3a 내지 도 3h를 참고로 하여, 본 발명의 한 실시예에 따른 태양 전지(1)의 제조 방법에 대한 한 예를 설명한다.
도 3a 내지 도 3h는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법의 한 예를 순차적으로 나타낸 도면이다.
먼저, 도 3a에 도시한 것처럼, p형 단결정 또는 다결정 실리콘으로 이루어진 기판(110)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어, POCl3이나 H3PO4 등을 고온에서 열처리하여 5가 원소의 불순물을 기판(110)에 확산시켜 기판(110) 전체면, 즉, 전면, 후면 및 축면에 에미터부(120)를 형성한다. 본 실시예와 달리, 기판(110)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 물질, 예를 들어, B2H6를 고온에서 열처리하거나 적층하여 기판(110) 전면에 p형의 에미터부를 형성할 수 있다. 그런 다음, p형 불순물 또는 n형 불순물이 기판(110) 내부로 확산됨에 따라 생성된 인을 포함하는 산화물(phosphorous silicate glass, PSG)이나 붕소를 포함하는 산화물(boron silicate glass, BSG)을 식각 공정을 통해 제거한다.
필요할 경우, 에미터부(120)를 형성하기 전에, 기판(110)의 전면을 텍스처링하여, 요철면인 텍스처링 표면을 형성할 수 있다. 이때, 기판(110)이 단결정 실리 콘으로 이루어질 경우, KOH나 NaOH 등의 염기 용액을 사용하여 기판(110)의 표면을 텍스처링하고, 기판(110)이 다결정 실리콘으로 이루어질 경우, HF나 HNO3와 같은 산 용액을 사용하여 기판(110)의 표면을 텍스처링한다.
다음, 도 3b에 도시한 것처럼, 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)와 같은 화학 기상 증착법(chemical vapor deposition, CVD)을 이용하여 기판(110) 위에 반사 방지막(130)을 형성한다.
다음, 도 3c 도시한 것처럼, 습식 식각 또는 건식 식각 등으로 기판(110)의 후면 일부를 제거하여, 기판(110)의 후면에 형성된 에미터부(120)를 제거한다.
도3d에 도시한 것처럼 스퍼터링법(sputtering)이나 전자빔 증착(E-beam evaporation)법 등을 이용하여 기판(110)의 후면에 금속막(190)을 형성한다.
본 실시예에서, 금속막(190)은 티타늄(Ti)을 함유하지만, 이에 한정되지 않고, 코발트(Co), 니켈(Ni), 텅스턴(W), 지르코늄(Zr), 백금(Pt), 이리듐(Ir) 또는 탄탈륨(Ta) 등을 함유할 수 있다. 이때, 금속막(190)의 적층 두께는 약 50㎚ 내지 약 400㎚일 수 있다.
그런 다음, 금속막(190)을 구비한 기판(110)을 설정 온도로 열처리한다. 이로 인해, 금속막(190)에 포함되어 있는 금속 원자와 기판(110)의 실리콘(Si) 원자가 결합하여, 금속막(190)은 시간이 경과함에 따라 섬형태의 실리사이드계 물질, 예를 들어 TiSi2로 변하게 되면서 복수의 섬형 보호 부재(191)가 형성된다(도 3e). 이와 같이 금속막(190)이 TiSi2와 같은 실리사이드계 화합물로 변할 때, 기판(110) 의 표면 근처에 존재하는 댕글링 결합과 같은 불안정한 결합이 안정화된 결합으로 바뀌게 된다. μ
즉, 실리콘(Si)을 구비한 기판(110)과 접해있는 티타늄(Ti)의 금속막(190)을 열처리하면, 티타늄 원자와 실리콘 원소가 결합하여 화합물(TiSi2)이 생성된다. 이러한 화합물(TiSi2)은 티타늄 원자(약 60μΩ.cm 내지 약 120μΩ.cm) 보다 낮은 비저항값(약 13μΩ.cm 내지 약 16μΩ.cm)을 갖게 되고, 또한 열처리 온도에 따라 화합물(TiSi2)은 섬 형태로 변하게 된다.
즉, 열처리 시간이나 온도가 변함에 따라 티타늄(Ti)과 실리콘(Si)의 결합량이 달라져, 예를 들어, 열처리 온도가 높아질수록 티타늄(Ti)과 실리콘(Si)간의 결합량(TiSi2)이 증가하고, 열처리 온도가 설정 온도 이상이 되면 화합물(TiSi2) 덩어리가 섬 형태로 변하게 된다.
이러한 TiSi2 화합물의 섬 형태로의 변화로 인해, TiSi2 덩어리와 TiSi2 덩어리 사이에 빈 공간인 복수의 노출부가 형성되어, 금속막(190)의 하부에 위치하는 실리콘(Si)으로 이루어진 기판(110)의 일부가 드러나게 된다. 이때, 화합물(TiSi2)이 섬 형태로 변화되는 정도는 열처리 온도와 설정 온도 이상에서의 처리 시간 등과 같은 열처리 조건에 따라 달라지므로, 열처리 조건에 따라 기판(110)의 노출 정도가 정해진다. 본 실시예에서, 기판(110)의 노출 정도는 기판 전체 면적의 약 0.1% 내지 약 10 %이고, 특히 약 0.4% 내지 약 1 %인 것이 좋다.
따라서, 금속막(190)을 구비한 기판(110)의 열처리 조건을 변화시켜 원하는 기판(110)의 노출 정도를 얻을 수 있다.
본 실시예에서, 금속막(190)은 섬형화 발생에 용이한 두께인 약 50㎚ 내지 약 400㎚의 두께를 갖고 있고, 약 700℃ 내지 약 900℃의 고온에서 약 1시간 동안 금속막(190)을 열처리하므로, TiSi2 화합물의 섬형화가 발생한다. 이런 열처리 조건에서, 섬 형태로 변환된 TiSi2 화합물에 의해 노출되는 기판(110)의 노출 정도는 이미 설명한 것처럼 기판 전체 면적의 약 0.1%가 내지 약 10%이고, 특히 약 0.4% 내지 약 1 %인 것이 좋다.
위의 조건에서, 약 700℃보다 열처리 온도가 너무 낮으면 화합물(TiSi2)의 섬형화가 원활하게 행해지지 않고, 약 900℃보다 열처리 온도가 높거나, 위의 온도 조건에서 열처리 시간이 약 1시간을 넘어서면 화합물(TiSi2)의 섬형화가 너무 많이 진행하여, 기판(110)의 노출 면적이 증가하게 된다.
이때, 금속막(190)의 적층 두께와 금속의 종류 등에 따라 열처리 온도와 열처리 시간은 변경 가능하다.
다음, 도 3f에 도시한 것처럼, 스크린 인쇄법을 이용하여, 반사 방지막(130)의 해당 부분에 은(Ag)을 포함한 페이스트를 도포한 후 약 120℃ 내지 약 200℃에서 건조시켜, 전면전극 및 전면전극용 집전부 패턴(140)을 형성한다. 전면전극 및 전면전극용 집전부 패턴(140)은 서로 교차하는 방향으로 뻗어 있는 전면전극 패턴부와 전면전극용 집전부 패턴부를 구비하고 있다. 즉, 각 교차부에서, 전면전극 패턴부와 전면전극용 집전부 패턴부는 서로 다른 방향으로 뻗어 있다. 본 실시예에서, 전면전극 패턴부의 폭보다 전면전극용 집전부 패턴부의 폭이 더 넓지만, 이에 한정되지 않는다.
다음, 도 3g에 도시한 것처럼, 스크린 인쇄법을 이용하여, 금속막(190)의 해당 부분에 알루미늄(Al)을 포함한 페이스트를 도포한 후 건조시켜 후면전극용 도전층 패턴(150)을 형성한다. 이때, 후면전극용 도전층 패턴(150)은 복수의 노출부를 통해 드러난 기판(110)의 일부와 접촉한다.
그런 다음, 도 3h에 도시한 것처럼, 스크린 인쇄법을 이용하여, 은(Ag)을 포함한 페이스트를 금속막(190) 위에 도포한 후 건조시켜 복수의 후면전극용 집전부 패턴(160)을 형성한다. 본 실시예에서, 복수의 후면전극용 집전부 패턴(160)은 서로 이격되어 있고 한 방향으로 뻗어 있지만, 원형이나 다각형 형상의 패턴이 한 방향으로 일정 간격으로 배치될 수 있다.
이때, 전면전극 및 전면전극용 집전부 패턴(140), 후면 후면전극용 도전층 패턴(150) 및 복수의 후면전극용 집전부 패턴(160)의 형성 순서는 변경 가능하다. 예를 들어, 후면 후면전극용 도전층 패턴(150)과 복수의 후면전극용 집전부 패턴(160)을 형성한 후 전면전극 및 전면전극용 집전부 패턴(140)을 형성하거나, 복수의 후면전극용 집전부 패턴(160)을 먼저 형성한 후 후면전극용 도전층 패턴(150)을 형성하고, 그 다음, 전면전극 및 전면전극용 집전부 패턴(140)을 형성할 수 있다.
그런 다음, 전면전극 및 전면전극용 집전부 패턴(140), 후면전극용 도전층 패턴(150) 및 복수의 후면전극용 집전부 패턴(160)이 형성된 기판(110)을 약 750℃ 내지 800℃의 온도에서 소성하여(firing), 복수의 전면 전극(141)과 복수의 전면전극용 집전부(142), 복수의 후면 전극부를 구비하는 후면전극용 도전층(155), 복수의 후면전극용 집전부(162), 그리고 복수의 후면 전계부(171)를 형성하여 태양 전지(1)를 완성한다(도 1 및 도 2).
즉, 열처리가 시행되면, 전면전극 및 전면전극용 집전부 패턴(140)에 함유된 납(Pb) 등에 의해 접촉 부위의 반사 방지막(130)이 관통되어 에미터부(120)과 접촉하는 복수의 전면 전극(141) 및 전면전극용 집전부(142)가 형성된다. 또한, 각 패턴(140, 150, 160)에 함유된 금속 성분과 각 접촉하는 층(120, 110, 191)과의 화학적 결합으로 접촉 저항이 감소하여 전류 흐름이 향상된다. 이로 인해, 기판(110)의 노출 부분과 접촉하는 복수의 후면 전극부는 복수의 후면 전극으로 기능하여 기판(110)을 통해 이동하는 전하를 후면전극용 도전층(155)으로 전달하여 인접한 후면전극용 집전부(162)를 통해 외부 장치로 출력된다.
본 실시예에서, 별도의 공정없이 후면전극과 기판(110)과의 접촉 영역에 후면 전계부(171)가 형성되었지만, 대안적인 실시예에서, 별도의 공정을 이용하여, 기판(110)의 후면에 기판(110)과 동일한 도전형의 불순물층을 기판(110)의 농도보다 높게 형성할 수 있다. 이 경우, CVD나 스퍼터링법 등을 이용하여 기판(110)의 후면 전체에 불순물을 주입하여 고농도의 불순물층을 형성한 후, 복수의 섬형 보호 부재(191)를 형성하거나 또는 복수의 섬형 보호 부재(191)를 형성한 후, 노출된 기판(110)에 불순물을 주입하여 고농도의 불순물층을 형성할 수 있다.
이때, 열처리 온도가 너무 낮아 화합물(TiSi2)의 섬형화가 원활하게 행해지지 않아 적정 상태(예를 들어, 기판 전체 면적의 약 0.1%) 미만이면, 기판(110)과 후면전극용 도전층(155)과의 접촉 면적이 감소하여 후면 전극으로 기능하는 부분이 줄어들게 된다. 이로 인해, 기판(110)쪽으로 이동하는 전하가 후면 전극에 의해 효율적으로 수집되지 않아 태양 전지(1)의 효율이 떨어지게 된다. 또한, 과도한 섬형화로 인해 기판(110)의 노출 면적이 적정 상태(예를 들어, 기판 전체 면적의 약 10%)를 넘어서면, 섬형 보호 부재(191)와 접촉하는 기판(110)의 면적이 감소하여 효율적으로 복수의 섬형 보호 부재(191)의 효율을 얻을 수 있다. 따라서, 기판(110) 표면에서 불안정한 결합으로 인한 전하의 재결합율이 증가하게 되는 문제가 발생한다.
또한, 열처리 공정으로, 후면전극용 도전층(155)의 함유물인 알루미늄(Al)이 후면 전극부과 접촉한 기판(110)쪽으로 확산되어 후면 전극부와 기판(110)의 사이에 복수의 후면 전계부(171)가 형성된다. 이때, 복수의 후면 전계부(171)는 기판(110)과 동일한 도전성 타입인 p형 도전성 타입을 갖고 있고, 후면 전계부(171)의 불순물 농도는 기판(110)보다 높아 p+의 도전성 타입을 갖는다.
이와 같이, 기판(110)과 접촉하는 부분에 실리사이드계 물질로 이루어진 복수의 보호 부재(191)가 기판(110)과 접촉하는 부분에 존재하므로, 기판(110)의 표면 근처에 존재하는 불안정한 결합이 안정화 결합으로 바뀌게 되어, 불안정한 결합으로 인한 전하의 재결합율이 크게 감소하여, 태양 전지(1)의 동작 효율이 향상된 다.
또한, 열처리 온도와 시간에 따라 섬 형태로 변함에 따라 그 하부층인 기판(110)의 일부를 노출하는 섬형 보호 부재(191)로 인하여, 기판(110)과 전기적으로 연결되는 복수의 후면 전극을 형성하기 위해 기판(110) 위에 형성되는 보호막의 일부를 제거하거나 레이저 빔 등을 이용한 열처리 동작이 필요없게 된다. 이로 인해, 태양 전지(1)의 제조 공정이 간소화되고 제조 시간과 제조 비용이 줄어든다.
본 실시예에서, 복수의 보호 부재(191)가 기판(110)의 후면에 위치하였지만, 이에 한정되지 않고, 본 발명은 복수의 보호 부재(191)가 기판(110)의 전면에 위치하는 태양 전지에도 적용 가능하다. 또한, 본 실시예에서, 전자를 수집하여 전달하는 전극과 집전부와 정공을 수집하여 전달하는 전극과 집전부가 각각 기판(110)의 전면과 후면에 형성되어 있지만, 본 발명은 기판(110)의 후면에 전자를 수집하여 전달하는 전극과 집전부와 정공을 수집하여 전달하는 전극과 집전부가 모두 위치하는 태양 전지에도 적용 가능하다. 또한, 본 발명은 기판(11)에 복수의 비아홀을 형성하고, 기판(110)의 전면에 위치한 전면 전극과 전기적으로 연결되는 전극전극용 집전부를 기판(110)의 후면에 위치시킨 태양 전지에도 적용 가능하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3h는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법의 한 예를 순차적으로 나타낸 도면이다.
*도면의 주요부분의 간단한 설명*
110: 기판 20: 에미터부
130: 반사 방지막 41: 전면 전극
142: 전면전극용 집전부 155: 후면전극용 도전층
162: 후면전극용 집전부 171: 후면 전계부
191: 섬형 보호 부재

Claims (12)

  1. 제1 도전성 타입의 기판,
    상기 기판에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부,
    상기 에미터부와 전기적으로 연결되어 있는 제1 전극,
    상기 기판의 일부 위에 위치하는 복수의 섬형 보호 부재, 그리고
    상기 기판과 상기 복수의 섬형 보호 부재 위에 위치하여 상기 기판과 전기적으로 연결되어 있는 제2 전극용 도전층
    을 포함하는 태양전지.
  2. 제1항에서,
    상기 복수의 섬형 보호 부재는 실리사이드계 물질로 이루어진 태양 전지.
  3. 제2항에서,
    상기 실리사이드계 물질은 TiSi2, CoSi2 또는 NiSi2인 태양 전지.
  4. 제1항에서,
    상기 복수의 섬형 보호 부재와 접촉하지 않는 기판의 면적은 총 면적의 약 0.1% 내지 약 10%인 태양 전지.
  5. 제4항에서,
    상기 복수의 섬형 보호 부재와 접촉하지 않는 기판의 면적은 총 면적의 약 0.4% 내지 약 1%인 태양 전지.
  6. 제1항에서,
    상기 복수의 섬형 보호 부재는 상기 기판 위에 불규칙적으로 위치하는 태양 전지.
  7. 제1항에서,
    상기 복수의 섬형 보호 부재와 상기 제1 전극은 서로 반대편에 위치하는 태양 전지.
  8. 제1 도전성 타입을 갖는 기판에 상기 제1 도전성과 반대인 제2 도전성 타입의 에미터부를 형성하는 단계,
    상기 에미터부의 일부를 제거하여 상기 기판의 일부를 노출하는 단계,
    상기 노출된 기판에 금속막을 적층하는 단계,
    상기 금속막을 구비한 기판을 열처리하여 복수의 섬형 보호 부재를 형성하는단계,
    상기 에미터부 위에 스크린 인쇄법을 이용하여 제1 전극용 패턴을 형성하는 단계,
    상기 복수의 섬형 보호 부재 및 상기 기판 위에 제2 전극용 도전층 패턴을 형성하는 단계, 그리고
    상기 제1 전극용 패턴과 제2 전극용 도전층 패턴을 구비한 상기 기판을 열처리하여, 상기 에미터부와 전기적으로 연결되는 복수의 제1 전극, 상기 기판과 전기적으로 연결되는 제2 전극용 도전층을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  9. 제8항에서,
    상기 금속막의 적층 두께는 약 50㎚ 내지 400㎚인 태양 전지의 제조 방법.
  10. 제8항에서,
    상기 금속막 적층 단계는 스퍼터링법이나 전자빔 증착법을 이용하여 상기 금속막을 적층하는 태양 전지의 제조 방법.
  11. 제8항에서,
    복수의 섬형 보호 부재 형성 단계는 약 700℃ 내지 약 900℃에서 약 1시간 동안 상기 기판을 열처리하는 태양 전지의 제조 방법.
  12. 제8항에서,
    상기 금속막은 티타늄(Ti)을 포함하는 태양 전지의 제조 방법.
KR1020090054811A 2009-06-19 2009-06-19 태양 전지 및 그 제조 방법 Expired - Fee Related KR101588456B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090054811A KR101588456B1 (ko) 2009-06-19 2009-06-19 태양 전지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090054811A KR101588456B1 (ko) 2009-06-19 2009-06-19 태양 전지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100136638A true KR20100136638A (ko) 2010-12-29
KR101588456B1 KR101588456B1 (ko) 2016-02-12

Family

ID=43510583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090054811A Expired - Fee Related KR101588456B1 (ko) 2009-06-19 2009-06-19 태양 전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101588456B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059187A (ko) * 2001-01-03 2002-07-12 김순택 태양 전지 및 그의 제조 방법
JP2009076546A (ja) * 2007-09-19 2009-04-09 Sharp Corp 太陽電池の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059187A (ko) * 2001-01-03 2002-07-12 김순택 태양 전지 및 그의 제조 방법
JP2009076546A (ja) * 2007-09-19 2009-04-09 Sharp Corp 太陽電池の製造方法

Also Published As

Publication number Publication date
KR101588456B1 (ko) 2016-02-12

Similar Documents

Publication Publication Date Title
US12402436B2 (en) Solar cell
US11056598B2 (en) Solar cell
US10573770B2 (en) Solar cell and method of manufacturing the same
KR101142861B1 (ko) 태양 전지 및 그 제조 방법
KR101295552B1 (ko) 태양 전지 및 그 제조 방법
KR101108474B1 (ko) 태양 전지
CN103515456B (zh) 太阳能电池
KR101130196B1 (ko) 태양 전지
KR101738000B1 (ko) 태양 전지 및 그 제조 방법
KR20110125041A (ko) 태양 전지
KR100990108B1 (ko) 태양 전지 및 그 제조 방법
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
KR101588458B1 (ko) 태양 전지 및 그 제조 방법
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR101898996B1 (ko) 전하 선택 접합 실리콘 태양 전지
KR20180127597A (ko) 후면접합 실리콘 태양전지 및 이를 제조하는 방법
KR101588457B1 (ko) 태양 전지 및 그 제조 방법
KR101588456B1 (ko) 태양 전지 및 그 제조 방법
KR101579321B1 (ko) 태양 전지의 제조 방법
KR20120035003A (ko) 태양 전지의 제조 방법
KR102120120B1 (ko) 태양 전지 및 이의 제조 방법
KR20120031693A (ko) 태양 전지 및 그 제조 방법
KR20120019936A (ko) 태양 전지의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200120

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200120

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000