[go: up one dir, main page]

KR101130196B1 - 태양 전지 - Google Patents

태양 전지 Download PDF

Info

Publication number
KR101130196B1
KR101130196B1 KR1020100111969A KR20100111969A KR101130196B1 KR 101130196 B1 KR101130196 B1 KR 101130196B1 KR 1020100111969 A KR1020100111969 A KR 1020100111969A KR 20100111969 A KR20100111969 A KR 20100111969A KR 101130196 B1 KR101130196 B1 KR 101130196B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode layer
silicon
back electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100111969A
Other languages
English (en)
Inventor
이대용
안준용
고지훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100111969A priority Critical patent/KR101130196B1/ko
Priority to US13/287,838 priority patent/US20120118372A1/en
Priority to EP11008829.1A priority patent/EP2458649B1/en
Application granted granted Critical
Publication of KR101130196B1 publication Critical patent/KR101130196B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00Individual photovoltaic cells, e.g. solar cells
    • H10F10/10Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14Photovoltaic cells having only PN homojunction potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/121The active layers comprising only Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/20Electrodes
    • H10F77/206Electrodes for devices having potential barriers
    • H10F77/211Electrodes for devices having potential barriers for photovoltaic cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것으로, 본 발명에 따른 태양 전지의 일례는 제 1 도전성 타입의 기판; 기판의 입사면에 위치하고 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부; 기판의 입사면에 위치하고 에미터부와 전기적으로 연결되어 있는 전면 전극; 기판 입사면의 반대면인 후면에 위치하며 적어도 하나의 홀이 형성되는 후면 보호막; 후면 보호막 위에 위치하고, 후면 보호막에 형성된 홀을 통하여 기판과 전기적으로 연결되어 있는 후면 전극층;을 포함하고, 후면 전극층은 실리콘(Si) 물질을 함유하고 있다.

Description

태양 전지{SOLAR CELL}
본 발명은 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공쌍이 생성되고, 생성된 전자-정공쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부와 기판쪽으로 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 동작 효율을 향상시키기 위한 것이다.
본 발명에 따른 태양 전지의 일례는 제 1 도전성 타입의 기판; 기판의 입사면에 위치하고 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부; 기판의 입사면에 위치하고 에미터부와 전기적으로 연결되어 있는 전면 전극; 기판 입사면의 반대면인 후면에 위치하며 적어도 하나의 홀이 형성되는 후면 보호막; 후면 보호막 위에 위치하고, 후면 보호막에 형성된 홀을 통하여 기판과 전기적으로 연결되어 있는 후면 전극층;을 포함하고, 후면 전극층은 실리콘(Si) 물질을 함유하고 있다.
여기서, 후면 전극층의 실리콘 물질은 후면 전극층 전체에 함유될 수 있다.
여기서, 후면 보호막이 함유하고 있는 실리콘(Si) 물질의 함유량은 6wt% ~ 15wt% 사이일 수 있다.
또한, 후면 전극층의 실리콘 물질은 실리콘(Si)-알루미늄(Al) 합금(Alloy)의 형태로 후면 전극층에 포함될 수 있다.
또한, 후면 전극층 중에서 적어도 후면 보호막의 홀 내부에 위치하는 부분을 포함한 후면 전극층의 일부에만 실리콘 물질이 함유될 수 있다.
여기서, 후면 전극층의 실리콘 물질의 함유량은 후면 전극층에서 기판에 근접할수록 증가하고 기판으로부터 멀어질수록 감소할 수 있다.
또한, 태양 전지는 후면 전극층과 전기적으로 연결되는 기판의 후면에는 제 1 도전성 타입의 불순물이 기판보다 더 고농도로 도핑된 후면 전계부;를 더 포함할 수 있다.
또한, 태양 전지는 에미터부 위에 위치하며 외부로부터 입사되는 빛의 반사를 방지하는 반사 방지막;을 더 포함할 수 있다.
본 발명에 따른 태양 전지는 후면 전극층에 실리콘 물질이 함유되도록 함으로써 후면 전극층과 기판 사이에 발생할 수 있는 공극을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 한 예에 대한 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도 의한 예이다.
도 3은 태양 전지의 제조 공정 중 후면 전극층과 기판 사이에서 빈 공극(Void)이 발생하는 이유를 설명하기 위한 도이다.
도 4a 내지 도 4d는 후면 전극층이 실리콘(Si) 물질을 함유한 경우 그 효과의 일례를 설명하기 위한 도이다.
도 5는 후면 전극층에 실리콘(Si)이 함유되는 최적량(wt%)을 설명하기 위한 도이다.
도 6은 후면 보호막의 홀 내부에 위치하는 부분을 포함한 후면 전극층의 일부에만 실리콘(Si) 물질이 함유되는 일례를 설명하기 위한 도이다.
도 7a 내지 도 7e는 본 발명에 따른 태양 전지를 제조하는 방법의 일례를 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.
도 1은 본 발명에 따른 태양 전지의 일례에 대한 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지(1)의 일례는 기판(110), 에미터부(120), 반사 방지막(130), 후면 보호막(190), 전면 전극(141, 142), 후면 전극층(155), 후면 버스바(162), 및 복수의 후면 전계부(back surface field, BSF)(170)를 구비한다.
이와 같이, 도 1에서는 본 발명에 따른 태양 전지(1)는 반사 방지막(130) 및 복수의 후면 전계부(170)이 포함되는 것을 일례로 도시하고 있으나, 본 발명은 이와 다르게 반사 방지막(130)과 복수의 후면 전계부(170) 중 적어도 하나가 생략되는 것도 가능하다. 그러나, 태양 전지(1)의 효율을 고려했을 때, 반사 방지막(130) 및 복수의 후면 전계부(170)가 포함되는 것이 더 나은 효율이 발생하므로, 반사 방지막(130) 및 복수의 후면 전계부(170)가 포함되는 것을 일례로 설명한다.
기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘일 수 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.
도 1 및 도 2와는 달리, 대안적인 실시예에서, 기판(110)은 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 가질 수 있다.
에미터부(120)는 빛이 입사되는 기판(110)의 면인 입사면[이하, ‘전면(front surface)’라 함]에 위치하며, 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 불순물부로서, 반도체 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동하여, 기판(110)에서 정공은 다수 캐리어가 되며, 에미터부(120)에서 전자는 다수 캐리어가 된다.
여기서, 에미터부(120)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.
반사 방지막(130)은 에미터부(120) 위에 위치하며, 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx) 등으로 형성될 수 있다. 이와 같은 반사 방지막(130)은 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 이러한 반사 방지막(130)은 약 80㎚ 내지 100㎚의 두께를 가질 수 있다.
전면 전극(141, 142)은 에미터부(120) 상부에 배치되며, 에미터부(120)와 전기적으로 연결되어 있다. 이와 같은 전면 전극(141, 142)은 도 1에 도시된 바와 같이, 복수의 핑거 전극(141) 및 복수의 전면 버스바(142)를 포함할 수 있다.
여기서, 복수의 핑거 전극(141)은 에미터부(120) 위에 위치하여 에미터부(120)와 전기적으로 연결되어 있고, 서로 이격되게 정해진 방향으로 뻗어있다. 복수의 핑거 전극(141)은 에미터부(120)쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.
그리고, 복수의 전면 버스바(142)는 에미터부(120) 위에서 복수의 핑거 전극(141)과 동일 층에 위치하고, 복수의 핑거 전극(141)과 전기적으로 연결되며, 복수의 핑거 전극(141)과 교차하는 방향으로 뻗어 있다. 복수의 전면 버스바(142)는 복수의 핑거 전극(141)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.
복수의 핑거 전극(141)과 전면 버스바(142)는 적어도 하나의 도전성 물질로 이루어져 있고, 이들 도전성 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
다음, 후면 보호막(190)은 도 1 및 도 2에 도시된 바와 같이, 기판(110)의 입사면과 반대면인 기판(110)의 후면에 위치하며, 적어도 하나의 홀이 형성된다.
또한, 후면 보호막(190)에 형성되는 홀의 단면 형태는 도 1에 도시된 바와 같이 원형일 수 있으나, 이와 다르게 타원형이거나 사각형과 같은 다각형을 지닐 수도 있다.
이와 같은 후면 보호막(190)은 기판(110) 후면 근처에서 전하의 재결합율을 감소시키고, 기판(110)을 통과한 빛의 내부 반사율을 향상시켜 기판(110)을 통과한 빛의 재입사율을 높인다. 이러한 후면 보호막(190)은 단일막 또는 다층막 구조를 가질 수 있다. 일례로 다층 구조로 형성하는 경우, 3층 구조로 형성할 수 있으며, 이와 같은 경우, 기판(110)으로부터 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 및 실리콘 산화질화막(SiOxNy)의 3층 구조로 형성할 수 있다. 여기서, 실리콘 산화막(SiOx)과 실리콘 산화질화막(SiOxNy)의 두께는 실리콘 질화막(SiNx)의 두께보다 더 두껍게 형성할 수 있다.
다음, 후면 전극층(155)은 후면 보호막(190) 위에 위치하고 후면 보호막(190)에 형성된 홀을 통하여 기판(110)과 전기적으로 연결되어 있다.
후면 전극층(155)은 실질적으로 복수의 후면 버스바(162)를 제외한 후면 보호막(190) 위에 위치한다. 후면 전극층(155)은 알루미늄(Al)과 같은 도전성 물질로 이루어져 있지만, 이에 한정되는 것은 아니고, 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나이거나, 이외의 다른 도전성 물질로 이루어질 수도 있다.
후면 전극층(155)은 기판(110)의 일부와 전기적으로 연결되도록 하기 위하여 후면 보호막(190)에 형성된 홀 내부에 위치하는 복수의 후면 전극(151)을 구비한다.
도 1에 도시한 것처럼, 복수의 후면 전극(151)은 일정한 간격, 예를 들어, 약 0.5㎜ 내지 약 1㎜ 간격으로 원형, 타원형 또는 다각형과 같은 다양한 형상으로 형성된 후면 보호막(190)의 홀을 통하여 기판(110)과 전기적으로 연결되어 있다. 하지만, 도시된 바와 다르게, 각 후면 전극(151)은 핑거 전극(141)과 같이 기판(110)과 전기적으로 연결되면서 한 방향으로 길게 뻗어 있는 스트라이프(stripe) 형상을 가질 수도 있다. 이 경우, 후면 전극의 개수는 원형, 타원형 또는 다각형 형상을 갖는 후면 전극의 개수보다 훨씬 적다. 이러한 후면 전극(151)은 기판(110)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집하여 후면 전극용 도전층(155)으로 전달한다.
이와 같은 후면 전극층(155)은 실리콘(Si) 물질을 함유할 수 있다.
일례로, 후면 전극층(155)의 실리콘 물질은 상기 후면 전극층(155) 전체에 함유될 수 있다,
이와 같은 후면 전극층(155)은 실리콘(Si) 물질을 함유할 수 있다.
여기서, 실리콘 물질은 후면 전극층(155)을 형성하는 페이스트(Paste), 예를 들면, 알루미늄(Al) 페이스트에 실리콘 물질을 입자나 비드 형태로 첨가하여 소성 공정을 수행함으로써 후면 전극층에 함유되도록 할 수도 있으며, 실리콘(Si)-알루미늄(Al) 합금(Alloy)을 이용한 페이스트에 이용하여 전극을 형성한 후 소성 공정을 수행함으로써 후면 전극층(155)에 함유되도록 할 수도 있다. 실리콘(Si)-알루미늄(Al) 합금(Alloy)을 이용하게 되면 전극 전체에서의 실리콘(Si)의 분포 조성을 더욱 균일하게 형성할 수 있다.
여기서, 후면 전극층(155)에 함유되는 실리콘 물질의 비율은 조정될 수 있으며, 이에 대한 구체적인 설명은 이후의 도 5를 참고하여 설명한다.
이와 같이 후면 전극층(155)이 실리콘 물질을 함유하면, 제조 공정시 소성 공정 중에 후면 전극층(155)과 기판(110) 사이에서 발생할 수 있는 빈 공간인 공극(Void)을 방지할 수 있다.
이에 따라, 후면 전극층(155)과 기판(110) 사이의 접촉 저항을 낮출 수 있어 출력 전압 및 필 팩터(Fill Factor)를 증가시킬 수 있어 태양 전지의 광전 효율을 향상시킬 수 있는 효과가 있다.
이에 대한 보다 구체적인 설명은 이후의 도 3 내지 도 4d를 참고하여 설명한다.
다음, 복수의 후면 버스바(162)는 후면 보호막(190) 위에 위치하며, 후면 전극층(155)과 전기적으로 연결되어 있다. 이와 같은 후면 버스바(162)는 전면 버스바(142)와 동일한 방향으로 뻗어 있는 스트라이프 형상일 수 있다. 이때, 복수의 후면 버스바(162)는 전면 버스바(142)과 마주보는 위치에 위치할 수 있다.
본 실시예에서, 복수의 후면 버스바(162)는 복수의 후면 전극(151)과 중첩되지 않게 후면 보호막(190) 위에 형성되어 있다. 이로 인해, 도 1 및 도 2에 도시한 것처럼, 복수의 후면 버스바(162)는 복수의 후면 전극(151)이 위치하지 않는 후면 보호막(190) 위에 위치하지만, 이에 한정되지 않는다.
이와 같은 후면 버스바(162)는 도시된 바와 다르게 일정한 간격으로 배치된 원형, 타원형 또는 다각형 형상의 복수의 도전체로 이루어질 수도 있다.
복수의 후면 버스바(162)는 후면 전극층(155)을 통해 후면 전극(151)으로부터 전달되는 전하, 예를 들어 정공을 수집하여 외부 장치로 출력한다. 이로 인해, 각 후면 버스바(162)의 폭은 각 후면 전극(151)의 폭보다 넓게 설계되어 전하의 전송 효율을 향상시켜 태양 전지(1)의 동작 효율을 높일 수 있도록 한다.
복수의 후면 버스바(162)는 은(Ag)과 같은 하나의 도전성 물질로 이루어져 있지만, 이에 한정되지 않고, 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나이거나 이외의 다른 도전성 물질로 이루어질 수도 있다.
복수의 후면 버스바(162)는 인접한 후면 전극층(150)과 일부 중첩되어 전기적으로 연결되도록 형성될 수 있다. 본 실시예에서, 후면 버스바(162)와 하부층인 후면 전극층(155)의 중첩 크기는 약 0.1㎜ 내지 약 1㎜이다. 따라서, 후면 전극층(155)과의 접촉 저항이 감소하여 접촉 효율이 높아지고, 이로 인해, 후면 전극층(155)으로부터의 전하 전송율이 향상된다.
본 실시예에서, 후면 버스바(162)는 외부 장치와의 전송 효율을 높이기 위해, 후면 전극층(155)보다 전도성이 좋은 은(Ag)을 함유하고 있다. 따라서, 후면 버스바(162)와 하부층인 후면 전극층(155)의 중첩 크기는 약 1㎜를 넘어설 경우, 알루미늄(Al)보다 고가의 은(Ag) 소모량이 증가하여 태양 전지(1)의 제조 비용이 증가하는 문제가 발생한다.
복수의 후면 전계부(170)는 복수의 후면 전극(151)과 기판(110) 사이에 위치한다. 복수의 후면 전계부(170)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다.
기판(110)과 후면 전계부(170)와의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 기판(110) 후면쪽으로의 전자 이동이 방해되어 기판(110)의 후면부에서 전자와 정공이 재결합하여 소멸되는 것을 감소시킨다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)는 기판(110)의 후면에 후면 보호막(190)을 형성하여 기판(110)의 표면에 존재하는 불안정 결합으로 인한 전하의 재결합을 감소시킨 태양 전지(1)로서 그 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 반사 방지막(130)과 에미터부(120)를 통해 반도체의 기판(110)으로 입사되면 빛 에너지에 의해 반도체의 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 반사 방지막(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 기판(110)쪽으로 각각 이동한다. 이처럼, 에미터부(120)쪽으로 이동한 전자는 핑거 전극(141)에 의해 수집되어 전면 버스바(142)로 전달되어 수집되고, 기판(110)쪽으로 이동한 정공은 인접한 후면 전극(151)으로 전달된 후 후면 버스바(162)에 의해 수집된다. 이러한 전면 버스바(1142)와 후면 버스바(162)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
기판(110)과 후면 전극층(155) 사이에 후면 보호막(190)이 위치하므로, 기판(110) 표면의 불안정한 결합에 의한 전하의 재결함율이 크게 줄어 태양 전지(1)의 효율이 향상된다.
다음의 도 3은 태양 전지의 제조 공정 중 후면 전극층(155)과 기판(110) 사이에서 빈 공극이 발생하는 이유를 설명하기 위한 도이다.
태양 전지(1)의 제조 공정시, 후면 보호부(190)를 기판(110)의 후면에 증착하여 형성한 이후, 후면 전극층(155)이 기판(110)과 로컬 컨택(Local Contact)을 형성하기 위해서 후면 보호부(190)에 레이저나 에칭 페이스트 등의 방법으로 로컬 컨택할 부분을 패터닝(Patterning)하여 후면 보호부(190)에 홀을 형성시킨다. 이후, 후면 전극층(155)을 형성하는 페이스트를 스크린 프린팅(Screen Printing) 방법으로 인쇄하여 후면 보호부(190)의 상부에 형성한다.
이후, 후면 전극층(155)을 형성하는 페이스트를 소성하기 위하여 고온(대략 800℃ 정도)의 열처리 공정을 수행한다.
이와 같이 후면 전극층(155)을 형성하는 페이스트를 소성하는 고온의 열처리 공정을 수행하면 도 3에 도시된 바와 같이, 제조 공정 중에 도시된 바와 같이 후면 전극층(155)과 기판(110) 사이에서 빈 공극(E)이 발생할 수 있는 것이다.
이와 같이 후면 전극층(155)과 기판(110) 사이에서 빈 공극(E)이 발생하는 이유는 고온의 소성 공정 중에 알루미늄(Al) 페이스트로 함유되어 들어가는 기판(110)의 실리콘(Si) 용해도(Solubility)가 증가하기 때문이다.
따라서 후면 전극층(155)을 형성하는 알루미늄(Al) 페이스트로 기판(110)의 실리콘(Si)이 빠져나가는 특성을 억제하기 위해서 후면 전극층(155)을 형성하는 알루미늄(Al) 페이스트에 미리 실리콘(Si) 물질 입자(Particle)나 비드(Bead)를 첨가하여 소성하면 기판(110)의 실리콘(Si) 물질이 후면 전극층(155)을 형성하는 알루미늄(Al) 페이스트로 빠져나가는 특성을 억제할 수 있는 것이다.
이와 같이, 후면 전극층(155)에 실리콘(Si) 입자나 비드를 첨가한 경우, 출력 전압(Voc)이나 필 팩터(Fill Factor,FF)를 향상시켜 태양 전지(1)의 광전 효율을 향상시킬 수 있는 것이다.
다음의 도 4a 내지 도 4d는 후면 전극층(155)이 실리콘(Si) 물질을 함유한 경우 그 효과의 일례를 설명하기 위한 도이다.
도 4a 내지 도 4d는 후면 전극층(155)이 알루미늄(Al)만 함유한 경우와 알루미늄(Al)과 실리콘(Si) 물질을 모두 함유한 경우의 예를 비교한 실험 데이터의 일례이다. 여기서, 알루미늄(Al)에 함유된 실리콘(Si)의 양은 6wt%를 일례로 한 것이다.
도 4a에 도시된 바와 같이, 후면 전극층(155)이 알루미늄(Al)만 함유한 경우, 출력 전류(Jsc)는 최소 34.55mA/㎠에서 최대 34.82mA/㎠의 값을 갖고, 후면 전극층(155)이 알루미늄(Al)뿐만 아니라 실리콘(Si)도 함께 함유한 경우, 출력 전류(Jsc)는 최소 34.50mA/㎠에서 최대 34.90mA/㎠의 값을 갖는다.
이와 같이, 출력 전류(Jsc)는 후면 전극층(155)에 실리콘(Si)이 함유되는지 여부와 크게 관련이 없는 것을 알 수 있다.
그러나, 도 4b를 참조하면, 후면 전극층(155)이 알루미늄(Al)만 함유한 경우, 출력 전압(Voc)은 최소 0.625mV에서 최대 0.630mV의 값을 갖고, 후면 전극층(155)이 알루미늄(Al)뿐만 아니라 실리콘(Si)도 함께 함유한 경우, 출력 전압(Voc)은 최소 0.631mV에서 최대 0.640mV의 값을 갖는다.
따라서, 출력 전압(Voc)은 후면 전극층(155)에 실리콘(Si)이 함유되는지 여부에 따라 최소 0.001mV에서 최대 0.01mV의 전압차가 발생하고, 중간값을 보았을 때에도 대략 0.007mV의 전압차(Vd)가 발생하는 것을 알 수 있다.
따라서, 출력 전압(Voc)은 후면 전극층(155)에 실리콘(Si)이 함유된 경우 더 향상되는 것을 알 수 있다.
또한, 도 4c에 도시된 바와 같이, 후면 전극층(155)이 알루미늄(Al)만 함유한 경우, 필 펙터(Fill factor, FF)는 최소 73.5%에서 최대 75.5%의 값을 갖고, 후면 전극층(155)이 알루미늄(Al)뿐만 아니라 실리콘(Si)도 함께 함유한 경우, 필 펙터(FF)는 최소 76.3%에서 최대 77.7%의 값을 갖는다.
따라서, 필 펙터(FF)는 후면 전극층(155)에 실리콘(Si)이 함유되는지 여부에 따라 최소 0.8%에서 최대 4.2%의 차가 발생하고, 중간값을 보았을 때에도 대략 2.5%의 차(FFd)가 발생하는 것을 알 수 있다.
따라서, 필 펙터(FF)는 후면 전극층(155)에 실리콘(Si)이 함유된 경우 더 향상되는 것을 알 수 있다.
또한, 도 4d에 도시된 바와 같이, 전체적인 태양 전지의 광전 효율도 더 향상되는 것을 알 수 있다.
구체적으로, 후면 전극층(155)이 알루미늄(Al)만 함유한 경우, 광전 효율은 최소 17.0%에서 최대 17.4%의 값을 갖고, 후면 전극층(155)이 알루미늄(Al)뿐만 아니라 실리콘(Si)도 함께 함유한 경우, 광전 효율은 최소 17.8%에서 최대 18.3%의 값을 갖는다.
광전 효율은 후면 전극층(155)에 실리콘(Si)이 함유되는지 여부에 따라 최소 0.4%에서 최대 1.3%의 차가 발생하고, 중간값을 보았을 때에도 대략 0.7%의 효율차(Ed)가 발생하는 것을 알 수 있다.
따라서, 광전 효율은 후면 전극층(155)에 실리콘(Si)이 함유된 경우 매우 크게 향상되는 것을 알 수 있다.
이와 같이, 도 4a 내지 도 4d에서는 후면 전극층(155)에 실리콘(Si)이 6wt%인 경우를 일례로 설명하였으나, 이는 최소값으로 후면 전극층(155)에 실리콘(Si)이 더 많이 함유되는 것도 가능하다. 이와 같이 후면 전극층(155)에 실리콘(Si)이 함유될 수 있는 최적량을 설명하면 다음과 같다.
도 5는 후면 전극층에 실리콘(Si)이 함유되는 최적량(wt%)을 설명하기 위한 도이다.
도 5의 (a)는 후면 전극층(155)에 함유된 실리콘(Si)의 함유량에 따라 후면 전극층(155)과 기판(110) 사이에 발생하는 공극(E)의 깊이를 도시한 그래프이고, 도 5의 (b)는 후면 전극층(155)에 함유된 실리콘(Si)의 함유량에 따라 후면 전극층(155)에서 단위 면적당 저항의 변화를 도시한 그래프이다.
도 5의 (a)에 도시된 바와 같이, 후면 전극층(155)에 실리콘(Si)이 함유되지 않은 경우 발생하는 공극(E)의 깊이는 15㎛ 정도이고, 후면 전극층(155)에 실리콘(Si)이 3wt% 함유된 경우 공극(E)의 깊이는 9㎛, 실리콘(Si) 함유량이 6wt%인 경우 공극(E)은 1㎛이고, 실리콘(Si) 함유량이 9wt% 이상부터는 공극(E)이 거의 발생하지 않는 것을 알 수 있다.
특히, 실리콘(Si)의 함유량이 6wt%인 경우까지는 공극(E)의 깊이가 지속적으로 감소하는 것을 알 수 있으나, 실리콘(Si) 함류량이 6wt% 이상부터는 공극(E)의 깊이 감소율이 6wt% 이하와 비교하여 크게 완만해지는 것을 알 수 있다.
또한, 도 5의 (b)에 도시된 바와 같이, 후면 전극층(155)에 실리콘(Si)이 함유되지 않은 경우 후면 전극층(155)의 단위면적당 저항값은 10×10-3Ω/㎡이고, 후면 전극층(155)에 실리콘(Si)이 3wt% 함유된 경우 저항값은 35×10-3Ω/㎡, 후면 전극층(155)에 실리콘(Si)이 6wt% 함유된 경우 저항값은 58×10-3Ω/㎡, 후면 전극층(155)에 실리콘(Si)이 9wt% 함유된 경우 저항값은 79×10-3Ω/㎡, 후면 전극층(155)에 실리콘(Si)이 12wt% 함유된 경우 저항값은 92×10-3Ω/㎡, 후면 전극층(155)에 실리콘(Si)이 15wt% 함유된 경우 저항값은 108×10-3Ω/㎡, 후면 전극층(155)에 실리콘(Si)이 18wt% 함유된 경우 저항값은 160×10-3Ω/㎡으로 증가되는 것을 알 수 있다.
여기서, 후면 전극층(155)의 실리콘(Si) 함유량이 15% 이하인 경우는 저항값의 증가율이 상대적으로 완만하지만, 실리콘(Si) 함유량이 15% 이상인 경우는 저항값의 증가율이 15%이하인 경우와 비교하여 급격하게 증가하는 것을 알 수 있다.
이상과 같이, 본 실시예에서 후면 전극층(155)의 실리콘(Si) 물질 함류량은 발생하는 공극(E)의 깊이와 저항값을 함께 고려하여, 발생하는 공극(E)의 깊이가 급격하게 감소한 이후 완만하게 감소하기 시작하는 6wt% 이상이 되도록 하되, 저항값이 급격하게 증가하기 이전의 값인 15wt% 이하가 되도록 할 수 있다.
따라서, 후면 전극층(155)의 실리콘(Si) 물질 함유량이 6wt% 이상이 되도록하여 발생하는 공극(E)의 깊이를 최소화하고, 15wt% 이하가 되도록 하여 후면 전극층(155)의 저항값을 최소화할 수 있는 것이다.
이하에서는 도 1 및 도 2와 같은 태양 전지(1)를 제조하는 방법의 일례에 대하여 설명한다.
도 7a 내지 도 7e는 본 발명의 일실시예에 따른 태양 전지를 제조하는 방법의 일례를 설명하기 위한 도이다.
먼저, 도 7a에 도시된 바와 같이, 제 1 도전성 타입, 일례로 p 타입의 반도체 기판(110) 상에 제 2 도전성 타입, 일례로 n 타입의 반도체 불순물을 확산시켜 에미터부(120)를 기판의 표면에 형성한다. 이와 같이 기판(110)의 표면에 에미터부(120)를 형성할 때에 기판(110)의 전면뿐만 아니라 후면에도 에미터부(120)가 형성될 수도 있는데, 기판(110)의 후면에 형성된 에미터부(120)는 불순물 확산 공정 이후 제거되는 것이다.
이와 같이, 기판(110)의 전면 표면에 에미터부(120)가 형성된 이후, 도 7b와 같이 기판(110)의 전면에는 반사 방지막(130)을 형성하고, 후면에는 후면 보호막(190)을 플라즈마 증착 기상 방법(Plasma-enhanced chemical vapor deposition;PECVD)을 이용하여 형성한다.
여기서, 반사 방지막(130) 및 후면 보호막(190)은 실리콘 산화막(SiOx),실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiOxNy) 중 적어도 하나를 이용하여 형성될 수 있으며, 2층 이상이 서로 다른 굴절률을 갖도록 다층 구조로 형성될 수 있다. 이와 같이 반사 방지막(130) 및 후면 보호막(190)이 2층 이상의 서로 다른 굴절률을 갖는 경우, 반사 방지막(130)의 반사 방지 효과 및 후면 보호막(190)의 패시베이션 기능을 더욱 향상시킬 수 있는 효과가 있다.
이와 같이, 기판(110)의 전면과 후면에 반사 방지막(130) 및 후면 보호막(190)을 형성한 이후, 도 7c와 같이 후면 보호막(190)에 적어도 하나의 홀을 형성한다. 이와 같은 홀은 레이저 어블레이션(Laser ablation)을 이용하여 형성될 수 있다.
이후, 도 7d와 같이, 반사 방지막(130)의 상부에는 마스크(Mask)를 이용하여 전면 전극(141, 142)을 형성하기 위해 은(Ag) 등이 포함된 전면 전극 페이스트를 프린팅하여 핑거 전극(141)과 전면 버스바(142)의 패턴을 형성한다. 후면 보호막(190)의 상부에는 후면 버스바(162)를 형성하기 위한 마스크를 이용하여 후면 버스바(162) 페이스트, 예를 들어 은(Ag)을 포함하는 페이스트를 후면 보호막(190) 상부에 형성하여 후면 버스바(162)의 패턴을 형성하고, 실리콘 물질(Si)을 포함한 알루미늄(Al) 페이스트를 마스크를 이용하여 적어도 하나의 홀을 통하여 기판(110)에 연결되도록 스크린 프린팅(Screen Printing)하여 후면 전극층(155)의 패턴을 형성한다.
이후, 도 7e와 같이, 기판(110)의 핑거 전극(141)과 전면 버스바(142) 및 후면 전극층(155)과 후면 버스바(162)를 동시에 소성하여, 핑거 전극(141)과 전면 버스바(142)가 반사 방지막(130)을 뚫고 에미터부(120)에 전기적으로 연결되도록 하는 동시에 후면 전극층(155)의 실리콘 물질(Si)을 포함하는 알루미늄(Al) 페이스트가 기판(110)에 공극없이 연결되도록 하고, 후면 전극층(155)에 함유된 알루미늄(Al)이 기판(110) 내부로 침투하여 후면 전계부(170)를 형성시킨다.
이와 같이 본 발명에 따른 태양 전지(1)의 제조 방법은 후면 전극층(155)을 소성시킬 때, 후면 전극층(155)을 형성하는 페이스트에 실리콘 물질(Si)이 포함되어 있어, 소성 이후 후면 전극층(155)과 기판(110) 사이에 공극이 발생하는 것을 방지한다.
지금까지는 실리콘(Si) 물질이 후면 전극층(155) 전체에 함유된 것을 일례로 설명하였으나, 이와 다르게, 후면 전극층(155) 중에서 적어도 후면 보호막(190)의 홀 내부에 위치하는 부분, 즉 후면 전극(151)을 포함한 후면 전극층(155)의 일부에만 실리콘(Si) 물질이 함유될 수도 있다.
다음의 도 6은 후면 보호막(190)의 홀 내부에 위치하는 부분을 포함한 후면 전극층의 일부에만 실리콘(Si) 물질이 함유되는 일례를 설명하기 위한 도이다.
도 6에 도시된 바와 같이, 후면 전극층(155)이 후면 전극(151)과 구분되는 경우, 후면 전극층(155) 중에서 적어도 상기 후면 보호막(190)의 홀 내부에 위치하는 부분, 즉 후면 전극(151)을 포함한 후면 전극층(155)의 일부에만 실리콘(Si) 물질이 함유될 수 있다.
여기서, 실리콘(Si) 물질이 후면 보호막(190)의 홀 내부에 위치하는 후면 전극(151)을 포함한 후면 전극층(155)의 일부에만 형성되는 경우, 도 6의 (a)와 같이, 후면 전극(151)의 전체에 실리콘(Si) 물질이 균일하게 분포되도록 함유될 수도 있다.
도 6의 (a)와 같이, 후면 전극(151)을 포함한 후면 전극층(155)의 일부에만 실리콘(Si) 물질이 함유되는 경우, 공극(E)이 발생될 부분에 집중적으로 실리콘(Si) 물질이 함유되도록 함으로써 도 3에서 전술한 바와 같은 공극(E)의 발생을 최소화하면서도, 후면 전극층(155)의 전체의 저항을 더욱 최소화함으로써 출력 전압(Voc) 및 필 펙터(FF)를 더욱 향상시켜 태양 전지의 광전 효율을 더욱 향상시키는 효과가 있다.
또한, 도 6의 (b)와 같이 후면 전극(151) 내에서도 기판(110)에 근접할수록 실리콘(Si) 물질의 함유량이 증가하고 기판(110)으로부터 멀어질수록 실리콘(Si) 물질의 함유량이 감소하도록 할 수도 있다. 일례로 후면 전극(151)에서 기판(110)에 가장 근접한 부분의 실리콘(Si) 함류량은 15wt%가 되도록 할 수 있으며, 기판(110)에서 가장 멀리 있는 부분에는 실리콘(Si)이 함유되지 않을 수도 있는 것이다.
이와 같은 도 6의 (b)의 경우, 후면 전극(151) 내에서 실리콘(Si)이 균일하게 함유된 경우와 비교하여 더욱 효율적으로 발생할 수 있는 공극(E)의 깊이를 줄일 수 있으며, 후면 전극층(155)의 저항을 더욱 감소시켜 태양 전지의 광전 효율을 더욱 향상시킬 수 있는 것이다.
이와 같은 도 6의 경우에도, 도 5에서 선택한 실리콘(Si) 함유량의 수치 범위를 그대로 사용할 수도 있지만, 도 5에서 선택한 수치 범위보다 더 많은 실리콘(Si) 물질이 후면 전극(151)에 함유되도록 할 수도 있다.
이와 같이, 본 발명에 따른 태양 전지는 후면 전극층에 실리콘 물질이 함유되도록 함으로써 후면 전극층과 기판 사이에 발생할 수 있는 공극을 방지할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (8)

  1. 제 1 도전성 타입의 기판;
    상기 기판의 입사면에 위치하고 상기 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부;
    상기 기판의 입사면에 위치하고 상기 에미터부와 전기적으로 연결되어 있는 전면 전극;
    상기 기판 입사면의 반대면인 후면에 위치하며 적어도 하나의 홀이 형성되는 후면 보호막;
    상기 후면 보호막 위에 위치하고, 상기 후면 보호막에 형성된 홀을 통하여 상기 기판과 전기적으로 연결되어 있는 후면 전극층;을 포함하고,
    상기 기판의 실리콘 입자가 상기 후면 전극층으로 빠져나가는 것을 방지하기 위해 상기 후면 전극층은 실리콘 물질이 입자나 비드 형태 또는 실리콘-금속의 합금 형태로 포함되는 페이스트가 사용되어 형성되는 것을 특징으로 하는 태양 전지.
  2. 제 1 항에 있어서,
    기판의 실리콘 입자가 상기 후면 전극층으로 빠져나가는 것을 방지하기 위해 상기 후면 전극층에 입자나 비드 형태로 포함되는 상기 실리콘 물질은 상기 후면 전극층과 상기 기판이 전기적으로 접합되는 영역에 사용되고,
    상기 후면 전극층과 상기 기판이 전기적으로 접합되지 않는 상기 후면 보호막의 상부에 형성되는 후면 전극층에는 상기 입자나 비드 형태로 포함되는 실리콘 물질이 포함되지 않는 것을 특징으로 하는 태양 전지.
  3. 제 1 항에 있어서,
    상기 후면 전극층이 함유하고 있는 상기 실리콘(Si) 물질의 함유량은 6wt% ~ 15wt% 사이인 것을 특징으로 하는 태양 전지.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 후면 전극층 중에서 적어도 상기 후면 보호막의 홀 내부에 위치하는 부분을 포함한 상기 후면 전극층의 일부에만 상기 실리콘 물질이 함유되는 것을 특징으로 하는 태양 전지.
  6. 제 5 항에 있어서,
    상기 후면 전극층의 상기 실리콘 물질의 함유량은 상기 후면 전극층에서 상기 기판에 근접할수록 증가하고 상기 기판으로부터 멀어질수록 감소하는 것을 특징으로 하는 태양 전지.
  7. 제 1 항에 있어서,
    상기 태양 전지는
    상기 후면 전극층과 전기적으로 연결되는 상기 기판의 후면에는 상기 제 1 도전성 타입의 불순물이 상기 기판보다 더 고농도로 도핑된 후면 전계부;를 더 포함하는 것을 특징으로 하는 태양 전지.
  8. 제 1 항에 있어서,
    상기 태양 전지는
    상기 에미터부 위에 위치하며 외부로부터 입사되는 빛의 반사를 방지하는반사 방지막;을 더 포함하는 것을 특징으로 하는 태양 전지.
KR1020100111969A 2010-11-11 2010-11-11 태양 전지 Active KR101130196B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100111969A KR101130196B1 (ko) 2010-11-11 2010-11-11 태양 전지
US13/287,838 US20120118372A1 (en) 2010-11-11 2011-11-02 Solar cell
EP11008829.1A EP2458649B1 (en) 2010-11-11 2011-11-07 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100111969A KR101130196B1 (ko) 2010-11-11 2010-11-11 태양 전지

Publications (1)

Publication Number Publication Date
KR101130196B1 true KR101130196B1 (ko) 2012-03-30

Family

ID=45044264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111969A Active KR101130196B1 (ko) 2010-11-11 2010-11-11 태양 전지

Country Status (3)

Country Link
US (1) US20120118372A1 (ko)
EP (1) EP2458649B1 (ko)
KR (1) KR101130196B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295550B1 (ko) * 2011-11-16 2013-08-12 엘지전자 주식회사 태양 전지및 그의 제조 방법
KR20150061987A (ko) * 2013-11-28 2015-06-05 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056087B4 (de) * 2011-12-06 2018-08-30 Solarworld Industries Gmbh Solarzellen-Wafer und Verfahren zum Metallisieren einer Solarzelle
KR101461602B1 (ko) * 2012-06-25 2014-11-20 청주대학교 산학협력단 양자우물 구조 태양전지 및 그 제조 방법
US20140166099A1 (en) * 2012-12-14 2014-06-19 Sunedison, Inc. Crystalline photovoltaic cells and methods of manufacturing
TWI500174B (zh) * 2013-01-08 2015-09-11 Motech Ind Inc 太陽能電池及其模組
TW201442261A (zh) * 2013-04-30 2014-11-01 Terasolar Energy Materials Corp 矽晶太陽能電池的製造方法以及矽晶太陽能電池
JP6236896B2 (ja) * 2013-06-11 2017-11-29 日立化成株式会社 太陽電池モジュール
EP3200242A4 (en) * 2014-09-22 2018-07-11 KYOCERA Corporation Solar cell element
CN109041583B (zh) * 2016-03-30 2022-07-29 京瓷株式会社 太阳能电池元件以及太阳能电池模块
KR20180000498A (ko) * 2016-06-23 2018-01-03 현대중공업그린에너지 주식회사 Perl 태양전지 및 그 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102228A1 (en) * 2004-11-12 2006-05-18 Ferro Corporation Method of making solar cell contacts
US8721931B2 (en) * 2005-12-21 2014-05-13 E I Du Pont De Nemours And Company Paste for solar cell electrode, solar cell electrode manufacturing method, and solar cell
WO2008115814A2 (en) * 2007-03-16 2008-09-25 Bp Corporation North America Inc. Solar cells
ATE486370T1 (de) * 2007-05-07 2010-11-15 Georgia Tech Res Inst Herstellung eines hochwertigen rückseitigen kontakts mit lokaler rückseitiger siebdruckfläche
US8309844B2 (en) * 2007-08-29 2012-11-13 Ferro Corporation Thick film pastes for fire through applications in solar cells
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
US20090223549A1 (en) * 2008-03-10 2009-09-10 Calisolar, Inc. solar cell and fabrication method using crystalline silicon based on lower grade feedstock materials
DE102008017312B4 (de) * 2008-04-04 2012-11-22 Universität Stuttgart Verfahren zur Herstellung einer Solarzelle
JP5174903B2 (ja) * 2008-06-26 2013-04-03 三菱電機株式会社 太陽電池セルの製造方法
KR101247624B1 (ko) 2009-04-08 2013-03-29 제일모직주식회사 포지티브형 감광성 수지 조성물
EP3509111B1 (en) * 2009-06-18 2021-03-10 LG Electronics Inc. Solar cell
KR20110077924A (ko) * 2009-12-30 2011-07-07 삼성전자주식회사 태양 전지 및 이의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295550B1 (ko) * 2011-11-16 2013-08-12 엘지전자 주식회사 태양 전지및 그의 제조 방법
KR20150061987A (ko) * 2013-11-28 2015-06-05 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR102120120B1 (ko) * 2013-11-28 2020-06-08 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Also Published As

Publication number Publication date
EP2458649B1 (en) 2019-01-02
EP2458649A2 (en) 2012-05-30
EP2458649A3 (en) 2012-12-19
US20120118372A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
KR101130196B1 (ko) 태양 전지
US8012531B2 (en) Solar cell and method for manufacturing the same, and method for forming impurity region
KR101032624B1 (ko) 태양 전지 및 그 제조 방법
KR100984700B1 (ko) 태양 전지 및 그 제조 방법
US8981208B2 (en) Solar cell
JP5628952B2 (ja) 太陽電池
JP5567706B2 (ja) 太陽電池
KR101057124B1 (ko) 태양 전지 및 그 제조 방법
KR20120140049A (ko) 태양 전지 및 그 제조 방법
KR101284278B1 (ko) 태양 전지 모듈 및 태양 전지 모듈에 사용되는 인터커넥터
KR101146734B1 (ko) 태양 전지 셀 및 이를 구비한 태양 전지 모듈
KR20120079215A (ko) 태양 전지 모듈
KR101699312B1 (ko) 태양 전지 및 그 제조 방법
KR101135584B1 (ko) 태양 전지 및 그 제조 방법
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
KR101135585B1 (ko) 태양 전지 및 그 제조 방법
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR101588458B1 (ko) 태양 전지 및 그 제조 방법
KR101295550B1 (ko) 태양 전지및 그의 제조 방법
KR101209074B1 (ko) 태양 전지 및 그 제조 방법
KR101588457B1 (ko) 태양 전지 및 그 제조 방법
KR20110064985A (ko) 태양 전지, 태양 전지의 패턴 형성용 전사 필름 및 이 필름을 이용한 태양 전지의 제조 방법
KR101642153B1 (ko) 태양 전지 및 그 제조 방법
KR20140102786A (ko) 태양 전지 및 그의 제조 방법
KR20110064092A (ko) 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101111

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110823

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120314

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120319

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120320

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150224

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160224

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170214

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170214

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190214

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210209

Start annual number: 10

End annual number: 10