[go: up one dir, main page]

WO2021010422A1 - 太陽電池および太陽電池の製造方法 - Google Patents

太陽電池および太陽電池の製造方法 Download PDF

Info

Publication number
WO2021010422A1
WO2021010422A1 PCT/JP2020/027527 JP2020027527W WO2021010422A1 WO 2021010422 A1 WO2021010422 A1 WO 2021010422A1 JP 2020027527 W JP2020027527 W JP 2020027527W WO 2021010422 A1 WO2021010422 A1 WO 2021010422A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
region
layer
conductive semiconductor
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/027527
Other languages
English (en)
French (fr)
Inventor
小西　克典
邦裕 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Priority to JP2021533087A priority Critical patent/JP7560457B2/ja
Priority to CN202080051293.XA priority patent/CN114365294B/zh
Publication of WO2021010422A1 publication Critical patent/WO2021010422A1/ja
Priority to US17/647,937 priority patent/US12107176B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H10F77/227—Arrangements for electrodes of back-contact photovoltaic cells for emitter wrap-through [EWT] photovoltaic cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/703—Surface textures, e.g. pyramid structures of the semiconductor bodies, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a back surface bonding type (also referred to as a back contact type or a back surface electrode type) solar cell and a method for manufacturing the solar cell.
  • a back surface bonding type also referred to as a back contact type or a back surface electrode type
  • a solar cell using a semiconductor substrate for example, a heterojunction type in which semiconductor layers are formed on both the light receiving surface side and the back surface side (hereinafter, referred to as a double-sided bonding type as opposed to a back surface bonding type, also referred to as a double-sided electrode type).
  • a back-side bonded type solar cell in which a semiconductor layer is formed only on the back side.
  • an electrode is formed on the light receiving surface side, so that the electrode shields sunlight.
  • Patent Document 1 discloses a back surface bonded type solar cell.
  • the solar cell described in Patent Document 1 includes a semiconductor substrate that functions as a photoelectric conversion layer, a first conductive semiconductor layer formed in a first region that is a part of the back surface side of the semiconductor substrate, and a back surface side of the semiconductor substrate. It includes a second region which is another part thereof, and a second conductive semiconductor layer formed on the first conductive semiconductor layer of the first region. According to such a solar cell, after patterning the first conductive semiconductor layer, the second conductive semiconductor layer may be formed on the entire back surface side of the semiconductor substrate, so that the manufacturing process can be simplified. is there.
  • the carrier is placed in the semiconductor substrate near the boundary between the first conductive semiconductor layer and the second conductive semiconductor layer. Recoupling occurs and the characteristics of the solar cell deteriorate.
  • An object of the present invention is to provide a solar cell and a method for manufacturing a solar cell that suppresses deterioration of characteristics.
  • the solar cell according to the present invention has a first conductive semiconductor layer formed in a first region which is a part of the other main surface side opposite to one main surface side of the semiconductor substrate, and the other main surface of the semiconductor substrate.
  • a back surface bonded type solar cell including a second region which is another part on the surface side and a second conductive semiconductor layer formed on the first conductive semiconductor layer in the first region.
  • the first conductive semiconductor layer and the second conductive semiconductor layer are sequentially laminated on the other main surface side of the semiconductor substrate via an intrinsic semiconductor layer, and the second region is formed.
  • the second conductive semiconductor layer is laminated on the other main surface side of the semiconductor substrate via the intrinsic semiconductor layer, and a boundary region between the first region and the second region is laminated.
  • the insulating layer, the first conductive semiconductor layer, and the second conductive semiconductor layer are laminated in this order on the other main surface side of the semiconductor substrate via the intrinsic semiconductor layer.
  • the intrinsic semiconductor layer in the region, the intrinsic semiconductor layer in the boundary region, and the intrinsic semiconductor layer in the second region are connected to each other, and the first conductive semiconductor layer and the boundary region in the first region are connected to each other.
  • the first conductive semiconductor layer in the above is continuous, the second conductive semiconductor layer in the first region, the second conductive semiconductor layer in the boundary region, and the second in the second region.
  • the conductive semiconductor layer is connected to the conductive semiconductor layer, and the insulating layer is interposed between the first conductive semiconductor layer in the first region and the second conductive semiconductor layer in the second region.
  • the other solar cell according to the present invention has a first conductive semiconductor layer formed in a first region formed in a part of the other main surface side opposite to one main surface side of the semiconductor substrate, and the semiconductor substrate.
  • a back surface bonded type solar cell including a second conductive semiconductor layer formed in a second region which is another part of the other main surface side, and the first region includes the other of the semiconductor substrate.
  • the first conductive semiconductor layer is laminated on the main surface side via the intrinsic semiconductor layer, and in the second region, the other main surface side of the semiconductor substrate is interposed via the intrinsic semiconductor layer.
  • the second conductive semiconductor layer is laminated, and in the boundary region between the first region and the second region, the semiconductor substrate is placed on the other main surface side of the semiconductor substrate via the intrinsic semiconductor layer.
  • the insulating layer and the first conductive semiconductor layer are laminated in this order, and the intrinsic semiconductor layer in the first region, the intrinsic semiconductor layer in the boundary region, and the intrinsic semiconductor layer in the second region are , The first conductive semiconductor layer in the first region and the first conductive semiconductor layer in the boundary region are connected, and the insulating layer is the first conductive in the first region. It is interposed between the type semiconductor layer and the second conductive type semiconductor layer in the second region.
  • the method for manufacturing a solar cell according to the present invention comprises a first conductive semiconductor layer formed in a first region formed in a part of the other main surface side opposite to one main surface side of the semiconductor substrate, and the semiconductor substrate.
  • Manufacture of a back surface bonded type solar cell including a second region which is another part on the other main surface side and a second conductive semiconductor layer formed on the first conductive semiconductor layer of the first region.
  • the lift-off layer in the first region is removed by using an etching solution to form the second region and the boundary.
  • the material film of the first semiconductor layer in the second region is formed by removing the lift-off layer in the second region and the first semiconductor layer material film forming step of forming the material film of the conductive semiconductor layer.
  • the first semiconductor layer forming step of forming the patterned first conductive semiconductor layer in the first region and the boundary region while leaving the lift-off layer in the boundary region, and the first A second semiconductor layer forming step of forming the second conductive semiconductor layer on the first conductive semiconductor layer in the region and the boundary region and on the intrinsic semiconductor layer in the second region is included. ..
  • Another method for manufacturing a solar cell according to the present invention includes a first conductive semiconductor layer formed in a first region which is a part of one main surface side and the other main surface side of a semiconductor substrate, and the semiconductor.
  • a method for manufacturing a back-bonded type solar cell including a second conductive semiconductor layer formed in a second region which is another part of the other main surface side of the substrate, wherein the other main surface of the semiconductor substrate is manufactured.
  • the lift-off layer in the first region is removed with an etching solution to form the patterned lift-off layer in the second region and the boundary region.
  • the lift-off layer forming step, and the material film of the first conductive semiconductor layer is formed on the intrinsic semiconductor layer in the first region and on the lift-off layer in the second region and the boundary region.
  • a second semiconductor layer forming step of forming a patterned second conductive semiconductor layer in at least the second region by removing the material film of the second conductive semiconductor layer in the region is included.
  • deterioration of the characteristics of the solar cell can be suppressed.
  • FIG. 2 is a sectional view taken along line II-II of the solar cell of FIG. It is a figure which shows the intrinsic semiconductor layer formation process and lift-off layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the lift-off layer forming process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 1st semiconductor layer material film formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 1st semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment.
  • FIG. 1 is a view of the solar cell according to the present embodiment as viewed from the back surface side.
  • the solar cell 1 shown in FIG. 1 is a back surface bonded type solar cell.
  • the solar cell 1 includes a semiconductor substrate 11 having two main surfaces, and has a first region 7 and a second region 8 on the main surface of the semiconductor substrate 11.
  • the first region 7 has a so-called comb-shaped shape, and has a plurality of finger portions 7f corresponding to comb teeth and a bus bar portion 7b corresponding to a support portion of the comb teeth.
  • the bus bar portion 7b extends in the first direction (X direction) along one side of the semiconductor substrate 11, and the finger portion 7f intersects the bus bar portion 7b in the first direction (X direction). It extends in the direction (Y direction).
  • the second region 8 has a so-called comb-shaped shape, and has a plurality of finger portions 8f corresponding to the comb teeth and a bus bar portion 8b corresponding to the support portion of the comb teeth.
  • the bus bar portion 8b extends in the first direction (X direction) along the other side portion facing one side portion of the semiconductor substrate 11, and the finger portion 8f extends from the bus bar portion 8b in the second direction (Y). Extends in the direction).
  • the finger portions 7f and the finger portions 8f are alternately provided in the first direction (X direction).
  • the first region 7 and the second region 8 may be formed in a striped shape.
  • a boundary region R exists at the boundary between the first region 7 and the second region 8.
  • FIG. 2 is a sectional view taken along line II-II of the solar cell of FIG.
  • the solar cell 1 includes a semiconductor substrate 11, an intrinsic semiconductor layer 13 and optics, which are sequentially laminated on the light receiving surface side, which is one of the main surfaces of the semiconductor substrate 11 on the light receiving side.
  • the adjusting layer 15 is provided.
  • the solar cell 1 includes an intrinsic semiconductor layer 23 laminated on the back surface side, which is the other main surface of the main surface of the semiconductor substrate 11 opposite to the light receiving surface, and a part of the back surface side of the semiconductor substrate 11.
  • the semiconductor substrate 11 is formed of a crystalline silicon material such as single crystal silicon or polycrystalline silicon.
  • the semiconductor substrate 11 is, for example, an n-type semiconductor substrate in which a crystalline silicon material is doped with an n-type dopant. Examples of the n-type dopant include phosphorus (P).
  • the semiconductor substrate 11 functions as a photoelectric conversion substrate that absorbs incident light from the light receiving surface side to generate optical carriers (electrons and holes). By using crystalline silicon as the material of the semiconductor substrate 11, a relatively high output (stable output regardless of the illuminance) can be obtained even when the dark current is relatively small and the intensity of the incident light is low.
  • the semiconductor substrate 11 may have a pyramid-shaped fine uneven structure called a texture structure on the back surface side. As a result, the recovery efficiency of light that has passed through without being absorbed by the semiconductor substrate 11 is increased. Further, the semiconductor substrate 11 may have a pyramid-shaped fine uneven structure called a texture structure on the light receiving surface side. As a result, the reflection of the incident light on the light receiving surface is reduced, and the light confinement effect on the semiconductor substrate 11 is improved.
  • the intrinsic semiconductor layer 13 is formed on the light receiving surface side of the semiconductor substrate 11.
  • the intrinsic semiconductor layer 23 is formed so as to be continuous with the first region 7, the boundary region R, and the second region 8 on the back surface side of the semiconductor substrate 11.
  • the intrinsic semiconductor layers 13 and 23 are formed of, for example, a material containing intrinsic (i-type) amorphous silicon as a main component.
  • the intrinsic semiconductor layers 13 and 23 function as so-called passivation layers, suppress the recombination of carriers generated in the semiconductor substrate 11, and increase the recovery efficiency of carriers.
  • the optical adjustment layer 15 is formed on the intrinsic semiconductor layer 13 on the light receiving surface side of the semiconductor substrate 11.
  • the optical adjustment layer 15 functions as an antireflection layer for preventing reflection of incident light, and also functions as a protective layer for protecting the light receiving surface side of the semiconductor substrate 11 and the intrinsic semiconductor layer 13.
  • the optical adjustment layer 15 is formed of an insulating material such as a composite thereof such as silicon oxide (SiO), silicon nitride (SiN), or silicon oxynitride (SiON).
  • the first conductive semiconductor layer 25 is formed so as to be connected to the first region 7 and the boundary region R on the back surface side of the semiconductor substrate 11. Specifically, the first conductive semiconductor layer 25 is formed on the intrinsic semiconductor layer 23 in the first region 7 and on the insulating layer 40 formed on the intrinsic semiconductor layer 23 in the boundary region R.
  • the first conductive semiconductor layer 25 is formed of, for example, an amorphous silicon material.
  • the first conductive semiconductor layer 25 is, for example, an n-type semiconductor layer in which an amorphous silicon material is doped with an n-type dopant (for example, phosphorus (P) described above).
  • the second conductive semiconductor layer 35 is formed so as to be connected to the first region 7, the boundary region R, and the second region 8 on the back surface side of the semiconductor substrate 11. Specifically, the second conductive semiconductor layer 35 is formed on the first conductive semiconductor layer 25 in the first region 7 and the boundary region R, and on the intrinsic semiconductor layer 23 in the second region 8.
  • the second conductive semiconductor layer 35 is formed of, for example, an amorphous silicon material.
  • the second conductive semiconductor layer 35 is, for example, a p-type semiconductor layer in which an amorphous silicon material is doped with a p-type dopant. Examples of the p-type dopant include boron (B).
  • the film thickness of the second conductive semiconductor layer 35 is preferably 3.5 nm or more.
  • the thickness of the second conductive semiconductor layer 35 is the thickness of the first conductive semiconductor layer 25, the second conductive semiconductor layer 35, etc. in the stacking direction, and is the thickness in the first direction (X direction) and the second direction. It is the thickness in the direction intersecting (Y direction). Further, it is preferable that the particles 25A of the first conductive semiconductor layer 25 are attached to the surface side of the first conductive semiconductor layer 25 in the first region 7 (details will be described later).
  • the first conductive semiconductor layer 25 may be a p-type semiconductor layer
  • the second conductive semiconductor layer 35 may be an n-type semiconductor layer
  • the semiconductor substrate 11 may be a p-type semiconductor substrate in which a crystalline silicon material is doped with a p-type dopant (for example, the above-mentioned boron (B)).
  • the insulating layer 40 is formed in the boundary region R.
  • the insulating layer 40 is interposed on the intrinsic semiconductor layer 23 between the first conductive semiconductor layer 25 in the first region 7 and the intrinsic semiconductor layer 23 in the second region 8.
  • the insulating layer 40 is formed of an insulating material such as a lift-off layer material described later, for example, a composite thereof such as silicon oxide (SiO), silicon nitride (SiN), or silicon oxynitride (SiON).
  • the insulating layer 40 is also referred to as a lift-off layer.
  • the film thickness of the insulating layer 40 may be several tens of nm or more and several hundreds of nm, and the width of the insulating layer 40 may be 100 ⁇ m or less.
  • the thickness of the insulating layer 40 is the thickness of the first conductive semiconductor layer 25, the second conductive semiconductor layer 35, etc. in the stacking direction, and is the thickness in the first direction (X direction) and the second direction (Y direction). The thickness in the direction of intersection.
  • the width of the insulating layer 40 is the width in the direction along the first direction (X direction) from the second conductive semiconductor layer 35 to the first conductive semiconductor layer 25.
  • the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 are sequentially laminated on the back surface side of the semiconductor substrate 11 via the intrinsic semiconductor layer 23.
  • the second conductive semiconductor layer 35 is laminated on the back surface side of the semiconductor substrate 11 via the intrinsic semiconductor layer 23.
  • the insulating layer 40, the first conductive semiconductor layer 25, and the second conductive semiconductor layer 35 are laminated in this order on the back surface side of the semiconductor substrate 11 via the intrinsic semiconductor layer 23.
  • the first electrode layer 27 is formed on the second conductive semiconductor layer 35 in the first region 7, and the second electrode layer 37 is formed on the second conductive semiconductor layer 35 in the second region 8. There is.
  • the first electrode layer 27 has a transparent electrode layer 28 and a metal electrode layer 29, which are sequentially laminated on the second conductive semiconductor layer 35.
  • the second electrode layer 37 has a transparent electrode layer 38 and a metal electrode layer 39, which are sequentially laminated on the second conductive semiconductor layer 35.
  • the transparent electrode layers 28 and 38 are formed of a transparent conductive material. Examples of the transparent conductive material include ITO (Indium Tin Oxide: a composite oxide of indium tin oxide and tin oxide) and ZnO (Zinc Oxide: zinc oxide).
  • the metal electrode layers 29 and 39 are formed of a conductive paste material containing a metal powder such as silver.
  • FIG. 3A is a diagram showing an intrinsic semiconductor layer forming step and a lift-off layer forming step in the solar cell manufacturing method according to the present embodiment
  • FIG. 3B is a lift-off layer forming step in the solar cell manufacturing method according to the present embodiment. It is a figure which shows.
  • FIG. 3C is a diagram showing a first semiconductor layer material film forming step in the solar cell manufacturing method according to the present embodiment
  • FIG. 3D is a diagram showing a first semiconductor layer material forming step in the solar cell manufacturing method according to the present embodiment. It is a figure which shows.
  • FIG. 3E is a diagram showing a second semiconductor layer forming step in the method for manufacturing a solar cell according to the present embodiment.
  • the entire surface of the back surface side of the semiconductor substrate 11, that is, the first region 7, the boundary region R, and the second region 8 are intrinsically oriented.
  • the semiconductor layer 23 is laminated (film-formed) (intrinsic semiconductor layer forming step).
  • the intrinsic semiconductor layer 13 and the optical adjustment layer 15 are laminated (film-formed) on the entire surface of the semiconductor substrate 11 on the light receiving surface side.
  • the lift-off layer (insulating layer) 40 is laminated (film-formed) on the entire surface of the back surface side of the semiconductor substrate 11, that is, on the entire surface of the intrinsic semiconductor layer 23 (lift-off layer forming step). ..
  • the lift-off layer 40 in the first region 7 is removed from the back surface side of the semiconductor substrate 11 by using an etching solution to pattern the second region 8 and the boundary region R.
  • the lift-off layer 40 is formed (lift-off layer forming step).
  • the etching solution for the lift-off layer 40 for example, hydrofluoric acid or a mixture of hydrofluoric acid and another kind of acid is used.
  • the first is on the entire surface of the semiconductor substrate 11 on the back surface side, that is, on the intrinsic semiconductor layer 23 in the first region 7, and on the lift-off layer 40 in the second region 8 and the boundary region R.
  • the conductive semiconductor layer material film 25Z is laminated (film-formed) (first semiconductor layer material film forming step).
  • the first conductive semiconductor layer material film 25Z in the second region 8 on the back surface side of the semiconductor substrate 11 is removed by using the lift-off method using the lift-off layer 40, and the boundary region is formed.
  • a patterned first conductive semiconductor layer 25 is formed in the first region 7 and the boundary region R while leaving the lift-off layer 40 in R (first semiconductor layer forming step).
  • the lift-off layer 40 in the second region 8 on the back surface side of the semiconductor substrate 11 is etched (removed) using an etching solution to obtain the first conductive semiconductor layer material film 25Z on the lift-off layer 40.
  • the first conductive semiconductor layer 25 is formed in the first region 7 and the boundary region R while removing the lift-off layer 40 in the boundary region R.
  • an acidic solution such as hydrofluoric acid is used.
  • the entire surface of the semiconductor substrate 11 on the back surface side that is, on the first conductive semiconductor layer 25 in the first region 7 and the boundary region R, and in the second region.
  • the second conductive semiconductor layer 35 is formed on the intrinsic semiconductor layer 23 in No. 8 (second semiconductor layer forming step).
  • the first electrode layer 27 and the second electrode layer 37 are formed on the back surface side of the semiconductor substrate 11 (electrode layer forming step).
  • a PVD method physical vapor deposition method
  • a sputtering method is used to laminate (film) a transparent electrode layer material film on the entire back surface side of the semiconductor substrate 11.
  • the transparent electrode layers 28 and 38 are patterned by removing a part of the transparent electrode layer material film by, for example, an etching method using an etching paste.
  • the etching solution for the transparent electrode layer material film for example, hydrochloric acid or an aqueous ferric chloride solution is used.
  • a metal electrode layer 29 is formed on the transparent electrode layer 28, and a metal electrode layer 39 is formed on the transparent electrode layer 38, whereby the first electrode layer 27 and The second electrode layer 37 is formed.
  • the solar cell 1 and the method for manufacturing the solar cell of the present embodiment after the first conductive semiconductor layer 25 is patterned, the second conductive semiconductor layer 35 is placed on the back surface side of the semiconductor substrate 11. Since it is sufficient to form a film on the entire surface, the manufacturing process can be simplified, shortened, and reduced in cost. Further, according to the method for manufacturing a solar cell of the present embodiment, the main surface of the semiconductor substrate 11 is formed during the manufacturing process, particularly when the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 are formed. Since it is not exposed, the high lifetime of the solar cell can be maintained.
  • the first conductive semiconductor layer 25 in the first region 7 and the second conductive semiconductor layer in the second region 8 in the vicinity of the back surface of the semiconductor substrate 11. Since the insulating layer 40 is formed between the semiconductor layer 35 and the semiconductor substrate 11, the carrier in the semiconductor substrate 11 near the boundary between the first conductive semiconductor layer 25 in the first region 7 and the second conductive semiconductor layer 35 in the second region 8. Recoupling is suppressed. Therefore, the deterioration of the characteristics of the solar cell can be reduced.
  • the insulating layer 40 is formed by leaving a part of the lift-off layer 40 used in the first semiconductor layer forming step, so that the manufacturing process is simplified and shortened. , Cost reduction is possible.
  • the inventors of the present application have found that when the back surface side of the semiconductor substrate 11 has a texture structure, the insulating layer is removed at the valley portion of the texture structure, but the insulating layer remains at the top of the texture structure. Is getting.
  • an insulating layer is formed on the boundary region R on the back surface side of the semiconductor substrate 11 in the first semiconductor forming step. (Lift-off layer) 40 can be left.
  • the film thickness of the second conductive semiconductor layer 35 (for example,). 3.5 nm or more).
  • the first conductive semiconductor layer (for example, N-type semiconductor layer) 25 and the second conductive semiconductor layer (for example, P-type semiconductor layer) in the first region 7 are increased.
  • the tunneling efficiency is reduced, and the resistance in the film thickness direction is increased.
  • the particles of the first conductive semiconductor layer in the second region 8 peeled off by the lift-off. 25A adheres to the surface side of the first conductive semiconductor layer 25 in the first region 7.
  • the particles 25A of the first conductive semiconductor layer are interposed between the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 in the first region 7, and the first conductive semiconductor layer in the first region 7 is interposed.
  • the tunnel conductivity between the (for example, N-type semiconductor layer) 25 and the second conductive type semiconductor layer (for example, P-type semiconductor layer) 35 is improved, and the interface resistance and the increase in resistance in the film thickness direction are reduced. As a result, the FF characteristics of the solar cell are improved.
  • the second conductive semiconductor layer (for example, the second conductive semiconductor layer) in the second region 8 is formed.
  • P-type semiconductor layer) 35 can be prevented from deteriorating, and the increase in resistance of the second conductive semiconductor layer (for example, P-type semiconductor layer) 35 in the first region 7 in the film thickness direction can be reduced. This makes it possible to realize a high-performance solar cell.
  • FIG. 4 is a cross-sectional view of the solar cell according to the modified example of the present embodiment, which corresponds to the cross-sectional view taken along the line II-II of FIG.
  • the second conductive semiconductor layer 35 may be patterned so as not to exist on the first conductive semiconductor layer 25. ..
  • the first conductive semiconductor layer 25 is laminated on the back surface side of the semiconductor substrate 11 via the intrinsic semiconductor layer 23 in the first region 7, and the second region 8
  • a second conductive semiconductor layer 35 is laminated on the back surface side of the semiconductor substrate 11 via the intrinsic semiconductor layer 23, and in the boundary region R, the intrinsic semiconductor layer 23 is laminated on the back surface side of the semiconductor substrate 11.
  • the insulating layer 40 and the first conductive semiconductor layer 25 may be laminated in this order.
  • the second semiconductor layer material film forming step shown in FIG. 5A is replaced with the second semiconductor layer forming step shown in FIG. 3E.
  • the second semiconductor layer forming step shown in FIG. 5B may be included.
  • a CVD method is used to perform the first conductivity in the first region 7 and the boundary region R.
  • the second conductive type semiconductor layer material film 35Z may be formed on the type semiconductor layer 25 and on the intrinsic semiconductor layer 23 in the second region 8 (second semiconductor layer material film forming step).
  • the second conductive semiconductor layer material film 35Z in at least the first region 7 was etched (removed) with an etching solution to pattern the second conductive semiconductor layer material film 35Z into at least the second region 8.
  • the second conductive semiconductor layer 35 may be formed (second semiconductor layer forming step).
  • the present invention is not limited to the above-described embodiments, and various modifications and modifications can be made.
  • the method for manufacturing the heterozygous solar cell 1 is illustrated as shown in FIG. 2, but the feature of the present invention is not limited to the heterozygous solar cell, but the homozygous solar cell. It can be applied to various methods for manufacturing solar cells such as batteries.
  • a solar cell having a crystalline silicon substrate has been exemplified, but the present invention is not limited to this.
  • a solar cell may have a gallium arsenide (GaAs) substrate.
  • GaAs gallium arsenide

Landscapes

  • Photovoltaic Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)

Abstract

特性低下を抑制する太陽電池を提供する。太陽電池１は、半導体基板１１の裏面側の第１領域７に形成された第１導電型半導体層２５と、半導体基板１１の裏面側の第２領域８および第１領域７に形成された第２導電型半導体層３５とを備える裏面接合型の太陽電池であって、第１領域７には、半導体基板１１の裏面側に真性半導体層２３を介して第１導電型半導体層２５および第２導電型半導体層３５が順に積層されており、第２領域８には、半導体基板１１の裏面側に真性半導体層２３を介して第２導電型半導体層３５が積層されており、第１領域７と第２領域８との間の境界領域Ｒには、半導体基板１１の裏面側に真性半導体層２３を介して、絶縁層４０、第１導電型半導体層２５および第２導電型半導体層３５が順に積層されており、絶縁層４０は、第１領域７の第１導電型半導体層２５と第２領域８の第２導電型半導体層３５との間に介在する。

Description

太陽電池および太陽電池の製造方法
　本発明は、裏面接合型（バックコンタクト型、裏面電極型ともいう。）の太陽電池および太陽電池の製造方法に関する。
　半導体基板を用いた太陽電池として、受光面側および裏面側の両面に半導体層が形成された例えばヘテロ接合型（以下、裏面接合型に対して両面接合型と称する。両面電極型ともいう。）の太陽電池と、裏面側のみに半導体層が形成された裏面接合型の太陽電池とがある。両面接合型の太陽電池では、受光面側に電極が形成されるため、この電極により太陽光が遮蔽されてしまう。一方、裏面接合型の太陽電池では、受光面側に電極が形成されないため、両面接合型の太陽電池と比較して太陽光の受光率が高い。特許文献１には、裏面接合型の太陽電池が開示されている。
　特許文献１に記載の太陽電池は、光電変換層として機能する半導体基板と、半導体基板の裏面側の一部である第１領域に形成された第１導電型半導体層と、半導体基板の裏面側の他の一部である第２領域、および第１領域の第１導電型半導体層上に形成された第２導電型半導体層とを備える。このような太陽電池によれば、第１導電型半導体層をパターニングした後、第２導電型半導体層を半導体基板の裏面側の全面に製膜すればよいので、製造プロセスの簡略化が可能である。
特開２００５－１０１１５１号公報
　しかし、半導体基板の裏面近傍において第１導電型半導体層と第２導電型半導体層とが隣接するので、第１導電型半導体層と第２導電型半導体層との境界近傍における半導体基板においてキャリアの再結合が生じ、太陽電池の特性が低下してしまう。
　本発明は、特性低下を抑制する太陽電池および太陽電池の製造方法を提供することを目的とする。
　本発明に係る太陽電池は、半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に形成された第１導電型半導体層と、前記半導体基板の前記他方主面側の他の一部である第２領域、および前記第１領域の第１導電型半導体層上に形成された第２導電型半導体層とを備える裏面接合型の太陽電池であって、前記第１領域には、前記半導体基板の前記他方主面側に、真性半導体層を介して、前記第１導電型半導体層および前記第２導電型半導体層が順に積層されており、前記第２領域には、前記半導体基板の前記他方主面側に、前記真性半導体層を介して、前記第２導電型半導体層が積層されており、前記第１領域と前記第２領域との間の境界領域には、前記半導体基板の前記他方主面側に、前記真性半導体層を介して、絶縁層、前記第１導電型半導体層および前記第２導電型半導体層が順に積層されており、前記第１領域における前記真性半導体層と、前記境界領域における前記真性半導体層と、前記第２領域における前記真性半導体層とは、連なっており、前記第１領域における前記第１導電型半導体層と前記境界領域における前記第１導電型半導体層とは、連なっており、前記第１領域における前記第２導電型半導体層と、前記境界領域における前記第２導電型半導体層と、前記第２領域における前記第２導電型半導体層とは、連なっており、前記絶縁層は、前記第１領域における前記第１導電型半導体層と前記第２領域における前記第２導電型半導体層との間に介在する。
　本発明に係る他の太陽電池は、半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に形成された第１導電型半導体層と、前記半導体基板の前記他方主面側の他の一部である第２領域に形成された第２導電型半導体層とを備える裏面接合型の太陽電池であって、前記第１領域には、前記半導体基板の前記他方主面側に、真性半導体層を介して、前記第１導電型半導体層が積層されており、前記第２領域には、前記半導体基板の前記他方主面側に、前記真性半導体層を介して、前記第２導電型半導体層が積層されており、前記第１領域と前記第２領域との間の境界領域には、前記半導体基板の前記他方主面側に、前記真性半導体層を介して、絶縁層および前記第１導電型半導体層が順に積層されており、前記第１領域における前記真性半導体層と、前記境界領域における前記真性半導体層と、前記第２領域における前記真性半導体層とは、連なっており、前記第１領域における前記第１導電型半導体層と前記境界領域における前記第１導電型半導体層とは、連なっており、前記絶縁層は、前記第１領域における前記第１導電型半導体層と前記第２領域における前記第２導電型半導体層との間に介在する。
　本発明に係る太陽電池の製造方法は、半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に形成された第１導電型半導体層と、前記半導体基板の前記他方主面側の他の一部である第２領域、および前記第１領域の第１導電型半導体層上に形成された第２導電型半導体層とを備える裏面接合型の太陽電池の製造方法であって、前記半導体基板の前記他方主面側の前記第１領域および前記第２領域、並びに前記第１領域と前記第２領域との間の境界領域に、真性半導体層を形成する真性半導体層形成工程と、前記真性半導体層の上に絶縁性を有するリフトオフ層を形成した後、エッチング溶液を用いて前記第１領域における前記リフトオフ層を除去することにより、前記第２領域および前記境界領域に、パターン化された前記リフトオフ層を形成するリフトオフ層形成工程と、前記第１領域における前記真性半導体層の上、および前記第２領域および前記境界領域における前記リフトオフ層の上に、前記第１導電型半導体層の材料膜を形成する第１半導体層材料膜形成工程と、前記第２領域における前記リフトオフ層を除去することにより、前記第２領域における前記第１導電型半導体層の材料膜を除去し、前記境界領域における前記リフトオフ層を残しつつ、前記第１領域および前記境界領域に、パターン化された前記第１導電型半導体層を形成する第１半導体層形成工程と、前記第１領域および前記境界領域における前記第１導電型半導体層の上、および前記第２領域における前記真性半導体層の上に、前記第２導電型半導体層を形成する第２半導体層形成工程と、を含む。
　本発明に係る他の太陽電池の製造方法は、半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に形成された第１導電型半導体層と、前記半導体基板の前記他方主面側の他の一部である第２領域に形成された第２導電型半導体層とを備える裏面接合型の太陽電池の製造方法であって、前記半導体基板の前記他方主面側の前記第１領域および前記第２領域、並びに前記第１領域と前記第２領域との間の境界領域に、真性半導体層を形成する真性半導体層形成工程と、前記真性半導体層の上に絶縁性を有するリフトオフ層を形成した後、エッチング溶液を用いて前記第１領域における前記リフトオフ層を除去することにより、前記第２領域および前記境界領域に、パターン化された前記リフトオフ層を形成するリフトオフ層形成工程と、前記第１領域における前記真性半導体層の上、および前記第２領域および前記境界領域における前記リフトオフ層の上に、前記第１導電型半導体層の材料膜を形成する第１半導体層材料膜形成工程と、前記第２領域における前記リフトオフ層を除去することにより、前記第２領域における前記第１導電型半導体層の材料膜を除去し、前記境界領域における前記リフトオフ層を残しつつ、前記第１領域および前記境界領域に、パターン化された前記第１導電型半導体層を形成する第１半導体層形成工程と、前記第１領域および前記境界領域における前記第１導電型半導体層の上、および前記第２領域における前記真性半導体層の上に、前記第２導電型半導体層の材料膜を形成する第２半導体層材料膜形成工程と、エッチング溶液を用いて少なくとも前記第１領域における前記第２導電型半導体層の材料膜を除去することにより、少なくとも前記第２領域に、パターン化された前記第２導電型半導体層を形成する第２半導体層形成工程と、を含む。
　本発明によれば、太陽電池の特性低下を抑制することができる。
本実施形態に係る太陽電池を裏面側からみた図である。 図１の太陽電池におけるII－II線断面図である。 本実施形態に係る太陽電池の製造方法における真性半導体層形成工程およびリフトオフ層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法におけるリフトオフ層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第１半導体層材料膜形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。 本実施形態の変形例に係る太陽電池であって、図１のII－II線断面相当の断面図である。 本実施形態の変形例に係る太陽電池の製造方法における第２半導体層材料膜形成工程を示す図である。 本実施形態の変形例に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。
　以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
（太陽電池）
　図１は、本実施形態に係る太陽電池を裏面側からみた図である。図１に示す太陽電池１は、裏面接合型の太陽電池である。太陽電池１は、２つの主面を備える半導体基板１１を備え、半導体基板１１の主面において第１領域７と第２領域８とを有する。
　第１領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、第１方向（Ｘ方向）に交差する第２方向（Ｙ方向）に延在する。
　同様に、第２領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、第２方向（Ｙ方向）に延在する。
　フィンガー部７ｆとフィンガー部８ｆとは、第１方向（Ｘ方向）に交互に設けられている。
　なお、第１領域７および第２領域８は、ストライプ状に形成されてもよい。
　第１領域７と第２領域８との境界には、境界領域Ｒが存在する。
　図２は、図１の太陽電池におけるII－II線断面図である。図２に示すように、太陽電池１は、半導体基板１１と、半導体基板１１の主面のうちの受光する側の一方の主面である受光面側に順に積層された真性半導体層１３および光学調整層１５を備える。また、太陽電池１は、半導体基板１１の主面のうちの受光面の反対側の他方の主面である裏面側に積層された真性半導体層２３と、半導体基板１１の裏面側の一部（第１領域７）の真性半導体層２３上に積層された第１導電型半導体層２５と、半導体基板１１の裏面側の他の一部（第２領域８）の真性半導体層２３上、および半導体基板１１の裏面側の一部（第１領域７）の第１導電型半導体層２５上に積層された第２導電型半導体層３５と、第１領域７と第２領域８との間の境界領域Ｒに形成された絶縁層４０とを備える。また、太陽電池１は、第１領域７に形成された第１電極層２７と、第２領域８に形成された第２電極層３７とを備える。
　半導体基板１１は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。
　半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子および正孔）を生成する光電変換基板として機能する。
　半導体基板１１の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力（照度によらず安定した出力）が得られる。
　半導体基板１１は、裏面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有していてもよい。これにより、半導体基板１１に吸収されず通過してしまった光の回収効率が高まる。
　また、半導体基板１１は、受光面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有していてもよい。これにより、受光面において入射光の反射が低減し、半導体基板１１における光閉じ込め効果が向上する。
　真性半導体層１３は、半導体基板１１の受光面側に形成されている。真性半導体層２３は、半導体基板１１の裏面側の第１領域７、境界領域Ｒおよび第２領域８に連なって形成されている。真性半導体層１３，２３は、例えば真性（ｉ型）アモルファスシリコンを主成分とする材料で形成される。
　真性半導体層１３，２３は、いわゆるパッシベーション層として機能し、半導体基板１１で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。
　光学調整層１５は、半導体基板１１の受光面側の真性半導体層１３上に形成されている。光学調整層１５は、入射光の反射を防止する反射防止層として機能するとともに、半導体基板１１の受光面側および真性半導体層１３を保護する保護層として機能する。光学調整層１５は、例えば酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の絶縁体材料で形成される。
　第１導電型半導体層２５は、半導体基板１１の裏面側の第１領域７および境界領域Ｒに連なって形成されている。具体的には、第１導電型半導体層２５は、第１領域７における真性半導体層２３上、および境界領域Ｒにおける真性半導体層２３上に形成された絶縁層４０上に形成されている。第１導電型半導体層２５は、例えばアモルファスシリコン材料で形成される。第１導電型半導体層２５は、例えばアモルファスシリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型半導体層である。
　第２導電型半導体層３５は、半導体基板１１の裏面側の第１領域７、境界領域Ｒおよび第２領域８に連なって形成されている。具体的には、第２導電型半導体層３５は、第１領域７および境界領域Ｒにおける第１導電型半導体層２５上、および第２領域８における真性半導体層２３上に形成されている。第２導電型半導体層３５は、例えばアモルファスシリコン材料で形成される。第２導電型半導体層３５は、例えばアモルファスシリコン材料にｐ型ドーパントがドープされたｐ型の半導体層である。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられる。
　第２導電型半導体層３５の膜厚は、３．５ｎｍ以上であることが好ましい。第２導電型半導体層３５の膜厚とは、第１導電型半導体層２５および第２導電型半導体層３５等の積層方向の厚さであって、第１方向（Ｘ方向）および第２方向（Ｙ方向）に交差する方向の厚さである。
　また、第１領域７における第１導電型半導体層２５の表面側には、第１導電型半導体層２５の粒子２５Ａが付着していることが好ましい（詳細は後述する。）。
　なお、第１導電型半導体層２５がｐ型半導体層であり、第２導電型半導体層３５がｎ型半導体層であってもよい。この場合、半導体基板１１は、結晶シリコン材料にｐ型ドーパント（例えば、上述したホウ素（Ｂ））がドープされたｐ型半導体基板であってもよい。
　絶縁層４０は、境界領域Ｒに形成されている。絶縁層４０は、真性半導体層２３上において、第１領域７における第１導電型半導体層２５と第２領域８における真性半導体層２３との間に介在する。絶縁層４０は、後述するリフトオフ層材料、例えば酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の絶縁性材料で形成される。以下では、絶縁層４０をリフトオフ層ともいう。
　絶縁層４０の膜厚は数十ｎｍ以上数百ｎｍであり、絶縁層４０の幅は１００μｍ以下であればよい。絶縁層４０の膜厚とは、第１導電型半導体層２５および第２導電型半導体層３５等の積層方向の厚さであって、第１方向（Ｘ方向）および第２方向（Ｙ方向）に交差する方向の厚さである。絶縁層４０の幅は、第２導電型半導体層３５から第１導電型半導体層２５へ向かう第１方向（Ｘ方向）に沿う方向の幅である。
　換言すれば、第１領域７には、半導体基板１１の裏面側に、真性半導体層２３を介して、第１導電型半導体層２５および第２導電型半導体層３５が順に積層されている。第２領域８には、半導体基板１１の裏面側に、真性半導体層２３を介して、第２導電型半導体層３５が積層されている。境界領域Ｒには、半導体基板１１の裏面側に、真性半導体層２３を介して、絶縁層４０、第１導電型半導体層２５および第２導電型半導体層３５が順に積層されている。
　第１電極層２７は、第１領域７における第２導電型半導体層３５上に形成されており、第２電極層３７は、第２領域８における第２導電型半導体層３５上に形成されている。
　第１電極層２７は、第２導電型半導体層３５上に順に積層された透明電極層２８と金属電極層２９とを有する。第２電極層３７は、第２導電型半導体層３５上に順に積層された透明電極層３８と金属電極層３９とを有する。
　透明電極層２８，３８は、透明な導電性材料で形成される。透明導電性材料としては、ＩＴＯ（Indium Tin Oxide：酸化インジウムおよび酸化スズの複合酸化物）、ＺｎＯ（Zinc Oxide：酸化亜鉛）が挙げられる。金属電極層２９，３９は、銀等の金属粉末を含有する導電性ペースト材料で形成される。
（太陽電池の製造方法）
　以下、図３Ａ～図３Ｅを参照して、図１および図２に示す本実施形態の太陽電池１の製造方法について説明する。図３Ａは、本実施形態に係る太陽電池の製造方法における真性半導体層形成工程およびリフトオフ層形成工程を示す図であり、図３Ｂは、本実施形態に係る太陽電池の製造方法におけるリフトオフ層形成工程を示す図である。図３Ｃは、本実施形態に係る太陽電池の製造方法における第１半導体層材料膜形成工程を示す図であり、図３Ｄは、本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。また、図３Ｅは、本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。
　まず、図３Ａに示すように、例えばＣＶＤ法（化学気相堆積法）を用いて、半導体基板１１の裏面側の全面に、すなわち第１領域７、境界領域Ｒ、第２領域８に、真性半導体層２３を積層（製膜）する（真性半導体層形成工程）。
　また、例えばＣＶＤ法を用いて、半導体基板１１の受光面側の全面に、真性半導体層１３および光学調整層１５を積層（製膜）する。
　次に、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、すなわち真性半導体層２３上の全面に、リフトオフ層（絶縁層）４０を積層（製膜）する（リフトオフ層形成工程）。
　次に、図３Ｂに示すように、エッチング溶液を用いて、半導体基板１１の裏面側において、第１領域７におけるリフトオフ層４０を除去することにより、第２領域８および境界領域Ｒに、パターン化されたリフトオフ層４０を形成する（リフトオフ層形成工程）。リフトオフ層４０に対するエッチング溶液としては、例えばフッ酸、またはフッ酸と他の種類の酸との混合物が用いられる。
　次に、図３Ｃに示すように、半導体基板１１の裏面側の全面に、すなわち第１領域７における真性半導体層２３上、および第２領域８および境界領域Ｒにおけるリフトオフ層４０上に、第１導電型半導体層材料膜２５Ｚを積層（製膜）する（第１半導体層材料膜形成工程）。
　次に、図３Ｄに示すように、リフトオフ層４０を用いたリフトオフ法を利用して、半導体基板１１の裏面側の第２領域８における第１導電型半導体層材料膜２５Ｚを除去し、境界領域Ｒにおけるリフトオフ層４０を残しつつ、第１領域７および境界領域Ｒに、パターン化された第１導電型半導体層２５を形成する（第１半導体層形成工程）。
　具体的には、エッチング溶液を用いて、半導体基板１１の裏面側の第２領域８におけるリフトオフ層４０をエッチング（除去）することにより、リフトオフ層４０上の第１導電型半導体層材料膜２５Ｚを除去し、境界領域Ｒにおけるリフトオフ層４０を残しつつ、第１領域７および境界領域Ｒに第１導電型半導体層２５を形成する。リフトオフ層４０のエッチング溶液としては、例えばフッ酸等の酸性溶液が用いられる。
　また、このとき、リフトオフによって剥離された第２領域８の第１導電型半導体層の粒子２５Ａが第１領域７の第１導電型半導体層２５の表面側に付着する。
　次に、図３Ｅに示すように、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、すなわち第１領域７および境界領域Ｒにおける第１導電型半導体層２５上、および第２領域８における真性半導体層２３上に、第２導電型半導体層３５を形成する（第２半導体層形成工程）。
　次に、半導体基板１１の裏面側に、第１電極層２７および第２電極層３７を形成する（電極層形成工程）。
　具体的には、例えばスパッタリング法等のＰＶＤ法（物理気相成長法）を用いて、半導体基板１１の裏面側の全面に、透明電極層材料膜を積層（製膜）する。その後、例えばエッチングペーストを用いたエッチング法を用いて、透明電極層材料膜の一部を除去することにより、透明電極層２８，３８のパターニングを行う。透明電極層材料膜に対するエッチング溶液としては、例えば塩酸または塩化第二鉄水溶液が用いられる。
　その後、例えばパターン印刷法または塗布法を用いて、透明電極層２８上に金属電極層２９を形成し、透明電極層３８の上に金属電極層３９を形成することにより、第１電極層２７および第２電極層３７を形成する。
　以上の工程により、図１および図２に示す本実施形態の裏面接合型の太陽電池１が得られる。
　以上説明したように、本実施形態の太陽電池１および太陽電池の製造方法によれば、第１導電型半導体層２５をパターニングした後、第２導電型半導体層３５を半導体基板１１の裏面側の全面に製膜すればよいので、製造プロセスの簡略化、短縮化、低コスト化が可能である。
　また、本実施形態の太陽電池の製造方法によれば、製造プロセスの途中で、特に第１導電型半導体層２５および第２導電型半導体層３５を形成する際に、半導体基板１１の主面が露出しないので、太陽電池の高いライフタイムを維持できる。
　また、本実施形態の太陽電池１および太陽電池の製造方法によれば、半導体基板１１の裏面近傍において第１領域７の第１導電型半導体層２５と第２領域８の第２導電型半導体層３５との間に絶縁層４０が形成されているので、第１領域７の第１導電型半導体層２５と第２領域８の第２導電型半導体層３５との境界近傍における半導体基板１１においてキャリアの再結合が抑制される。そのため、太陽電池の特性低下を低減することができる。
　更に、本実施形態の太陽電池の製造方法によれば、第１半導体層形成工程において利用するリフトオフ層４０の一部を残すことにより絶縁層４０を形成するので、製造プロセスの簡略化、短縮化、低コスト化が可能である。
　ここで、本願発明者（ら）は、半導体基板１１の裏面側がテクスチャ構造を有すると、テクスチャ構造の谷部では絶縁層が除去されるが、テクスチャ構造の頂部には絶縁層が残るとの知見を得ている。
　本実施形態の太陽電池１および太陽電池の製造方法によれば、半導体基板１１の裏面側がテクスチャ構造を有するので、第１半導体形成工程において、半導体基板１１の裏面側の境界領域Ｒに、絶縁層（リフトオフ層）４０を残すことができる。
　ここで、第２領域８の第２導電型半導体層（例えば、Ｐ型半導体層）３５の性能低下を防ぐためには、第２導電型半導体層３５の膜厚を厚くする必要がある（例えば、３．５ｎｍ以上）。しかし、第２導電型半導体層３５の膜厚を厚くすると、第１領域７における第１導電型半導体層（例えば、Ｎ型半導体層）２５と第２導電型半導体層（例えば、Ｐ型半導体層）３５との間のトンネリング効率が低下し、膜厚方向の抵抗が高くなる。
　これに対して、本実施形態の太陽電池の製造方法によれば、第１半導体層形成工程においてリフトオフ法を利用するので、リフトオフによって剥離された第２領域８の第１導電型半導体層の粒子２５Ａが第１領域７の第１導電型半導体層２５の表面側に付着する。これにより、第１領域７の第１導電型半導体層２５と第２導電型半導体層３５の間に第１導電型半導体層の粒子２５Ａが介在し、第１領域７における第１導電型半導体層（例えば、Ｎ型半導体層）２５と第２導電型半導体層（例えば、Ｐ型半導体層）３５との間のトンネル伝導性が向上し、界面抵抗および膜厚方向の抵抗増加が低減される。これにより、太陽電池のＦＦ特性が上昇する。
　このように、第１半導体層形成工程においてリフトオフ法を利用し、第２導電型半導体層３５の膜厚を３．５ｎｍ以上とすることにより、第２領域８における第２導電型半導体層（例えば、Ｐ型半導体層）３５の性能低下を防ぎ、第１領域７における第２導電型半導体層（例えば、Ｐ型半導体層）３５の膜厚方向の抵抗増加を低減することができる。これにより、高性能な太陽電池を実現することができる。
（変形例）
　図４は、本実施形態の変形例に係る太陽電池であって、図１のII－II線断面相当の断面図である。図４に示すように、変形例の太陽電池１では、図２に示す太陽電池１において、第２導電型半導体層３５は第１導電型半導体層２５上に存在しないようにパターニングされてもよい。
　すなわち、変形例の太陽電池１では、第１領域７には、半導体基板１１の裏面側に、真性半導体層２３を介して、第１導電型半導体層２５が積層されており、第２領域８には、半導体基板１１の裏面側に、真性半導体層２３を介して、第２導電型半導体層３５が積層されており、境界領域Ｒには、半導体基板１１の裏面側に、真性半導体層２３を介して、絶縁層４０および第１導電型半導体層２５が順に積層されていてもよい。
　この変形例の太陽電池の製造方法では、図３Ａ～図３Ｅに示す太陽電池の製造方法において、図３Ｅに示す第２半導体層形成工程に代えて図５Ａに示す第２半導体層材料膜形成工程および図５Ｂに示す第２半導体層形成工程を含めばよい。
　すなわち、変形例の太陽電池の製造方法では、図３Ｄに示す第１半導体形成工程の後、図５Ａに示すように、例えばＣＶＤ法を用いて、第１領域７および境界領域Ｒにおける第１導電型半導体層２５上、および第２領域８における真性半導体層２３上に、第２導電型半導体層材料膜３５Ｚを形成すればよい（第２半導体層材料膜形成工程）。その後、図５Ｂに示すように、エッチング溶液を用いて、少なくとも第１領域７における第２導電型半導体層材料膜３５Ｚをエッチング（除去）することにより、少なくとも第２領域８に、パターン化された第２導電型半導体層３５を形成すればよい（第２半導体層形成工程）。
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、図２に示すようにヘテロ接合型の太陽電池１の製造方法を例示したが、本発明の特徴は、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池等の種々の太陽電池の製造方法に適用可能である。
　また、上述した実施形態では、結晶シリコン基板を有する太陽電池を例示したが、これに限定されない。例えば、太陽電池は、ガリウムヒ素（ＧａＡｓ）基板を有していてもよい。
　１　太陽電池
　７　第１領域
　７ｂ，８ｂ　バスバー部
　７ｆ，８ｆ　フィンガー部
　８　第２領域
　１１　半導体基板
　１３，２３　真性半導体層
　１５　光学調整層
　２５　第１導電型半導体層
　２５Ｚ　第１導電型半導体層材料膜
　２７　第１電極層
　２８，３８　透明電極層
　２９，３９　金属電極層
　３５　第２導電型半導体層
　３５Ｚ　第２導電型半導体層材料膜
　３７　第２電極層
　４０　絶縁層、リフトオフ層

Claims (7)

  1. 　半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に形成された第１導電型半導体層と、前記半導体基板の前記他方主面側の他の一部である第２領域、および前記第１領域の第１導電型半導体層上に形成された第２導電型半導体層とを備える裏面接合型の太陽電池であって、
    　前記第１領域には、前記半導体基板の前記他方主面側に、真性半導体層を介して、前記第１導電型半導体層および前記第２導電型半導体層が順に積層されており、
    　前記第２領域には、前記半導体基板の前記他方主面側に、前記真性半導体層を介して、前記第２導電型半導体層が積層されており、
    　前記第１領域と前記第２領域との間の境界領域には、前記半導体基板の前記他方主面側に、前記真性半導体層を介して、絶縁層、前記第１導電型半導体層および前記第２導電型半導体層が順に積層されており、
    　前記第１領域における前記真性半導体層と、前記境界領域における前記真性半導体層と、前記第２領域における前記真性半導体層とは、連なっており、
    　前記第１領域における前記第１導電型半導体層と前記境界領域における前記第１導電型半導体層とは、連なっており、
    　前記第１領域における前記第２導電型半導体層と、前記境界領域における前記第２導電型半導体層と、前記第２領域における前記第２導電型半導体層とは、連なっており、
    　前記絶縁層は、前記第１領域における前記第１導電型半導体層と前記第２領域における前記第２導電型半導体層との間に介在する、
    太陽電池。
  2. 　前記半導体基板の前記他方主面側は、テクスチャ構造を有する、請求項１に記載の太陽電池。
  3. 　前記第１領域における前記第１導電型半導体層の表面側には、前記第１導電型半導体層の粒子が付着している、請求項１または２に記載の太陽電池。
  4. 　前記第２導電型半導体層の膜厚は、３．５ｎｍ以上である、請求項１～３のいずれか１項に記載の太陽電池。
  5. 　半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に形成された第１導電型半導体層と、前記半導体基板の前記他方主面側の他の一部である第２領域に形成された第２導電型半導体層とを備える裏面接合型の太陽電池であって、
    　前記第１領域には、前記半導体基板の前記他方主面側に、真性半導体層を介して、前記第１導電型半導体層が積層されており、
    　前記第２領域には、前記半導体基板の前記他方主面側に、前記真性半導体層を介して、前記第２導電型半導体層が積層されており、
    　前記第１領域と前記第２領域との間の境界領域には、前記半導体基板の前記他方主面側に、前記真性半導体層を介して、絶縁層および前記第１導電型半導体層が順に積層されており、
    　前記第１領域における前記真性半導体層と、前記境界領域における前記真性半導体層と、前記第２領域における前記真性半導体層とは、連なっており、
    　前記第１領域における前記第１導電型半導体層と前記境界領域における前記第１導電型半導体層とは、連なっており、
    　前記絶縁層は、前記第１領域における前記第１導電型半導体層と前記第２領域における前記第２導電型半導体層との間に介在する、
    太陽電池。
  6. 　半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に形成された第１導電型半導体層と、前記半導体基板の前記他方主面側の他の一部である第２領域、および前記第１領域の第１導電型半導体層上に形成された第２導電型半導体層とを備える裏面接合型の太陽電池の製造方法であって、
    　前記半導体基板の前記他方主面側の前記第１領域および前記第２領域、並びに前記第１領域と前記第２領域との間の境界領域に、真性半導体層を形成する真性半導体層形成工程と、
    　前記真性半導体層の上に絶縁性を有するリフトオフ層を形成した後、エッチング溶液を用いて前記第１領域における前記リフトオフ層を除去することにより、前記第２領域および前記境界領域に、パターン化された前記リフトオフ層を形成するリフトオフ層形成工程と、
    　前記第１領域における前記真性半導体層の上、および前記第２領域および前記境界領域における前記リフトオフ層の上に、前記第１導電型半導体層の材料膜を形成する第１半導体層材料膜形成工程と、
    　前記第２領域における前記リフトオフ層を除去することにより、前記第２領域における前記第１導電型半導体層の材料膜を除去し、前記境界領域における前記リフトオフ層を残しつつ、前記第１領域および前記境界領域に、パターン化された前記第１導電型半導体層を形成する第１半導体層形成工程と、
    　前記第１領域および前記境界領域における前記第１導電型半導体層の上、および前記第２領域における前記真性半導体層の上に、前記第２導電型半導体層を形成する第２半導体層形成工程と、
    を含む、太陽電池の製造方法。
  7. 　半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に形成された第１導電型半導体層と、前記半導体基板の前記他方主面側の他の一部である第２領域に形成された第２導電型半導体層とを備える裏面接合型の太陽電池の製造方法であって、
    　前記半導体基板の前記他方主面側の前記第１領域および前記第２領域、並びに前記第１領域と前記第２領域との間の境界領域に、真性半導体層を形成する真性半導体層形成工程と、
    　前記真性半導体層の上に絶縁性を有するリフトオフ層を形成した後、エッチング溶液を用いて前記第１領域における前記リフトオフ層を除去することにより、前記第２領域および前記境界領域に、パターン化された前記リフトオフ層を形成するリフトオフ層形成工程と、
    　前記第１領域における前記真性半導体層の上、および前記第２領域および前記境界領域における前記リフトオフ層の上に、前記第１導電型半導体層の材料膜を形成する第１半導体層材料膜形成工程と、
    　前記第２領域における前記リフトオフ層を除去することにより、前記第２領域における前記第１導電型半導体層の材料膜を除去し、前記境界領域における前記リフトオフ層を残しつつ、前記第１領域および前記境界領域に、パターン化された前記第１導電型半導体層を形成する第１半導体層形成工程と、
    　前記第１領域および前記境界領域における前記第１導電型半導体層の上、および前記第２領域における前記真性半導体層の上に、前記第２導電型半導体層の材料膜を形成する第２半導体層材料膜形成工程と、
    　エッチング溶液を用いて少なくとも前記第１領域における前記第２導電型半導体層の材料膜を除去することにより、少なくとも前記第２領域に、パターン化された前記第２導電型半導体層を形成する第２半導体層形成工程と、
    を含む、太陽電池の製造方法。
PCT/JP2020/027527 2019-07-16 2020-07-15 太陽電池および太陽電池の製造方法 Ceased WO2021010422A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021533087A JP7560457B2 (ja) 2019-07-16 2020-07-15 太陽電池および太陽電池の製造方法
CN202080051293.XA CN114365294B (zh) 2019-07-16 2020-07-15 太阳能电池和太阳能电池的制造方法
US17/647,937 US12107176B2 (en) 2019-07-16 2022-01-13 Solar cell and method for manufacturing solar cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-131126 2019-07-16
JP2019131126 2019-07-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/647,937 Continuation US12107176B2 (en) 2019-07-16 2022-01-13 Solar cell and method for manufacturing solar cell

Publications (1)

Publication Number Publication Date
WO2021010422A1 true WO2021010422A1 (ja) 2021-01-21

Family

ID=74209816

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/027527 Ceased WO2021010422A1 (ja) 2019-07-16 2020-07-15 太陽電池および太陽電池の製造方法

Country Status (4)

Country Link
US (1) US12107176B2 (ja)
JP (1) JP7560457B2 (ja)
CN (1) CN114365294B (ja)
WO (1) WO2021010422A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023123809A1 (zh) * 2021-12-29 2023-07-06 泰州隆基乐叶光伏科技有限公司 一种太阳能电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110056545A1 (en) * 2009-09-07 2011-03-10 Kwangsun Ji Solar cell
WO2014136715A1 (ja) * 2013-03-04 2014-09-12 シャープ株式会社 光電変換素子
WO2014157521A1 (ja) * 2013-03-28 2014-10-02 シャープ株式会社 光電変換素子
WO2015060432A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3998619B2 (ja) 2003-09-24 2007-10-31 三洋電機株式会社 光起電力素子およびその製造方法
TWI382552B (zh) * 2009-02-13 2013-01-11 Nexpower Technology Corp 具有不透明高反射粒子之薄膜太陽能電池與其製作方法
WO2012090643A1 (ja) * 2010-12-29 2012-07-05 三洋電機株式会社 太陽電池の製造方法及び太陽電池

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110056545A1 (en) * 2009-09-07 2011-03-10 Kwangsun Ji Solar cell
WO2014136715A1 (ja) * 2013-03-04 2014-09-12 シャープ株式会社 光電変換素子
WO2014157521A1 (ja) * 2013-03-28 2014-10-02 シャープ株式会社 光電変換素子
WO2015060432A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023123809A1 (zh) * 2021-12-29 2023-07-06 泰州隆基乐叶光伏科技有限公司 一种太阳能电池及其制备方法

Also Published As

Publication number Publication date
US20220140162A1 (en) 2022-05-05
JPWO2021010422A1 (ja) 2021-01-21
JP7560457B2 (ja) 2024-10-02
CN114365294A (zh) 2022-04-15
US12107176B2 (en) 2024-10-01
CN114365294B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
US10644171B2 (en) Solar cell
US10720537B2 (en) Solar cell
KR101142861B1 (ko) 태양 전지 및 그 제조 방법
JP5538360B2 (ja) 太陽電池の製造方法及び太陽電池
CN113169238B (zh) 光伏装置及其制造方法
KR101130196B1 (ko) 태양 전지
CN106663715A (zh) 太阳能电池
CN113782623A (zh) 叉指背接触薄膜太阳能电池、电池组件和光伏系统
JP7436299B2 (ja) 太陽電池の製造方法
WO2013038768A1 (ja) 太陽電池及びその製造方法
JP7560457B2 (ja) 太陽電池および太陽電池の製造方法
JP7458834B2 (ja) 太陽電池および太陽電池の製造方法
JP7202456B2 (ja) 太陽電池および太陽電池の製造方法
KR101867854B1 (ko) 태양 전지
US12317640B2 (en) Solar cell and method for manufacturing solar cell
CN113611762A (zh) 双面受光的机械叠层太阳能电池、电池组件和光伏系统
JPWO2020195570A1 (ja) 太陽電池の製造方法および太陽電池の仕掛品
US20230197864A1 (en) Photovoltaic cell with passivated contacts and with non-reflective coating
JP7053851B2 (ja) 光電変換素子および光電変換素子の製造方法
WO2019053957A1 (ja) 太陽電池、太陽電池の製造方法、および太陽電池モジュール
CN120731677A (zh) 太阳能电池单元、太阳能电池模块以及太阳能电池单元的制造方法
JP2023111632A (ja) 太陽電池の製造方法および太陽電池
WO2020217999A1 (ja) 太陽電池の製造方法および太陽電池
JP2024135489A (ja) 太陽電池
WO2021166748A1 (ja) 太陽電池セル

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20839595

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021533087

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20839595

Country of ref document: EP

Kind code of ref document: A1