Изобретение относится к радиотехнике и может быть использовано в установках, где используется узкополосный шум.The invention relates to radio engineering and can be used in installations where narrowband noise is used.
Цель изобретения - обеспечение изменения амплитуды по случайному закону.The purpose of the invention is the provision of amplitude changes according to a random law.
На чертеже представлена структурная электрическая схема.The drawing shows a structural electrical diagram.
Генератор случайных импульсов содержит генератор 1 тактовых импульсов, управляемый делитель 2 частоты (УДЧ), триггер 3, RC-цепь 4, управляемый аттенюатор 5, фильтр 6, генератор 7 случайных чисел, блок 8 памяти, блок 9 программируемой памяти, дополнительный генератор 10 случайных чисел и дополнительный блок 11 памяти.The random pulse generator contains a clock pulse generator 1, a controlled frequency divider 2 (UDF), a trigger 3, an RC circuit 4, a controlled attenuator 5, a filter 6, a random number generator 7, a memory unit 8, a programmable memory unit 9, an additional 10 random generator numbers and an additional block of memory 11.
Генератор случайных сигналов работает следующим образом.The random signal generator operates as follows.
Генераторы 7 и 10 случайных чисел вырабатывают случайные числа с частотой, превышающей верхнюю границу спектра сигналов, формируемых на выходе устройства. Частота генератора 1 тактовых импульсов делится с помощью УДЧ 2 в Νι раз. При этом каждому числу I, записанному в блоке 8 памяти соответствует необходимое значение Νι, записанное в блоке 9 программируемой памяти, определяющее мгновенную частоту fi выходного сигнала. Импульсы с выхода УДЧ 2 поступают на вход триггера 3, формирующего импульсы на своих выходах. Импульс с прямого выхода триггера 3 обеспечивает передачу случайного числа I от генератора 7 случайных чисел через блок 8 памяти в блок 9 программируемой памяти. В результате число Νι из блока 9 программируемой памяти поступает на вход УДЧ 2. В простейшем случае в качестве блока 8 памяти может быть использован параллельный регистр или адресный регистр непосредственно самого блока 9 программируемой памяти (цепи синхронизации управляющих сигналов блоков 8 и 9 относительно друг друга и относительно момента изменения числа в генераторе случайных чисел 7 на чертеже не показаны). Так как полный период переключения триггера 3 требует двух входных импульсов, то на выходе УДЧ 2 формируют10 ся два одинаковых интервала, а на выходе триггера 3 формируется импульс и равная длительности импульса пауза, после чего УДЧ 2 генерирует следующую пару импульсов с новой частотой fi. Последовательность импульсов со скважностью, равной двум, через RC-цепь 4, исключающую постоянную составляющую, поступает на управляемый аттенюатор 5. Смена управляющего кода на управляемом аттенюаторе 5 производится по сигналу с инверсного выхода триггера 3 и совпадает по времени с моментом изменения частоты fi таким образом, что на выходе аттенюатора 5 сигналы представляют собой последовательность чередующихся положительных и отрицательных импульсов. При этом за каждым положительным импульсом следует отрицательный импульс такой же длительности и амплитуды. Каждая пара имеет случайную частоту fi и случайную амплитуду. Фильтр 6 рассчитан так, что сигналы на его выходе представляют собой периоды синусоид случайной длительности со случайными значениями амплитуды,Random number generators 7 and 10 generate random numbers with a frequency exceeding the upper limit of the spectrum of signals generated at the output of the device. The frequency of the generator 1 clock pulses is divided using UDM 2 Чι times. Moreover, each number I recorded in the memory unit 8 corresponds to the necessary value Νι recorded in the programmed memory unit 9, which determines the instantaneous frequency fi of the output signal. The pulses from the output of the UDC 2 are fed to the input of the trigger 3, which forms the pulses at its outputs. The pulse from the direct output of trigger 3 provides the transmission of a random number I from a random number generator 7 through a memory unit 8 to a programmable memory unit 9. As a result, the number Νι from the block 9 of the programmed memory is fed to the input of the UDM 2. In the simplest case, a parallel register or an address register directly of the block 9 of the programmed memory itself (the synchronization circuit of the control signals of blocks 8 and 9 relative to each other and relative to the moment the number in the random number generator 7 changes is not shown in the drawing). Since the full switching period of trigger 3 requires two input pulses, two identical intervals are formed at the output of UDC 2, and a pulse is generated at the output of trigger 3 and is equal to the pause duration, after which UDC 2 generates the next pair of pulses with a new frequency fi. The pulse sequence with a duty cycle of two, through the RC circuit 4, excluding the constant component, is supplied to the controlled attenuator 5. The control code on the controlled attenuator 5 is changed according to the signal from the inverse output of trigger 3 and coincides in time with the moment the frequency fi changes in this way that at the output of the attenuator 5, the signals are a sequence of alternating positive and negative pulses. Moreover, each positive impulse is followed by a negative impulse of the same duration and amplitude. Each pair has a random frequency fi and a random amplitude. Filter 6 is designed so that the signals at its output are periods of sinusoids of random duration with random amplitude values,