[go: up one dir, main page]

KR20120023391A - 태양전지 및 이의 제조 방법 - Google Patents

태양전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20120023391A
KR20120023391A KR1020100086464A KR20100086464A KR20120023391A KR 20120023391 A KR20120023391 A KR 20120023391A KR 1020100086464 A KR1020100086464 A KR 1020100086464A KR 20100086464 A KR20100086464 A KR 20100086464A KR 20120023391 A KR20120023391 A KR 20120023391A
Authority
KR
South Korea
Prior art keywords
electrode
forming
substrate
solar cell
reflection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020100086464A
Other languages
English (en)
Other versions
KR101661768B1 (ko
Inventor
심구환
박창서
윤필원
진윤실
김진성
최영호
장재원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020100086464A priority Critical patent/KR101661768B1/ko
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to CN201080067145.3A priority patent/CN102934236B/zh
Priority to US13/640,713 priority patent/US8697475B2/en
Priority to PCT/KR2010/007460 priority patent/WO2012030019A1/en
Priority to DE202010018467.3U priority patent/DE202010018467U1/de
Priority to EP10856765.2A priority patent/EP2612369B1/en
Priority to JP2013507860A priority patent/JP5844797B2/ja
Priority to US12/917,122 priority patent/US20110139243A1/en
Publication of KR20120023391A publication Critical patent/KR20120023391A/ko
Priority to US14/146,561 priority patent/US10090428B2/en
Priority to US15/004,116 priority patent/US9972738B2/en
Application granted granted Critical
Publication of KR101661768B1 publication Critical patent/KR101661768B1/ko
Priority to US15/950,477 priority patent/US10424685B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/148—Double-emitter photovoltaic cells, e.g. bifacial photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H10F77/315—Coatings for devices having potential barriers for photovoltaic cells the coatings being antireflective or having enhancing optical properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

태양전지는 기판; 기판의 전면(front surface)에 위치하는 에미터부; 에미터부의 전면(front surface)에 위치하며, 에미터부의 일부를 노출하는 복수의 제1 콘택 라인을 구비하는 제1 반사방지막; 복수의 제1 콘택 라인을 통해 노출된 에미터부와 전기적으로 연결되는 제1 전극; 및 기판의 후면(back surface)에 위치하는 제2 전극을 포함하며, 제1 전극은 에미터부와 직접 접촉하는 도금층을 포함한다.

Description

태양전지 및 이의 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양전지 및 이의 제조 방법에 관한 것이다.
광전 변환 효과를 이용하여 광 에너지를 전기 에너지로 변환하는 태양광 발전은 무공해 에너지를 얻는 수단으로서 널리 이용되고 있다. 그리고 태양전지의 광전 변환 효율의 향상에 수반하여, 개인 주택에서도 다수의 태양전지 모듈을 이용하는 태양광 발전 시스템이 설치되고 있다.
통상의 태양전지는 기판 및 기판과 p-n 접합을 형성하는 에미터부를 포함하며, 기판의 한쪽 면을 통해 입사된 빛을 이용하여 전류를 발생시킨다.
한편, 통상의 태양전지는 빛이 기판의 한쪽 면을 통해서만 입사되므로 전류 변환 효율이 낮다.
따라서, 근래에는 기판의 양쪽 면을 통해 빛이 입사되도록 한 양면 수광형 태양전지가 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는 고효율 태양전지를 제공하는 것이다.
본 발명의 다른 기술적 과제는 고효율 태양전지의 제조 방법을 제공하는 것이다.
본 발명의 한 측면에 따른 태양전지는 기판; 기판의 전면(front surface)에 위치하는 에미터부; 에미터부의 전면(front surface)에 위치하며, 에미터부의 일부를 노출하는 복수의 제1 콘택 라인을 구비하는 제1 반사방지막; 복수의 제1 콘택 라인을 통해 노출된 에미터부와 전기적으로 연결되는 제1 전극; 및 기판의 후면(back surface)에 위치하는 제2 전극을 포함하며, 제1 전극은 에미터부와 직접 접촉하는 도금층을 포함한다.
복수의 제1 콘택 라인은 20㎛ 내지 60㎛의 폭으로 각각 형성되고, 에미터부의 평면적의 2% 내지 6%의 평면적으로 형성되며, 제1 전극은 20㎛ 내지 50㎛의 두께로 형성된다.
이에 따르면, 제1 전극은 미세 선폭 및 높은 종횡비, 예를 들어 0.83 내지 1의 종횡비를 갖는다.
기판의 전면 및 후면은 제1 텍스처링 표면 및 제2 텍스처링 표면으로 각각 형성될 수 있다.
제1 반사방지막은 실리콘 질화막 및 에미터부와 실리콘 질화막 사이에 위치하는 실리콘 산화막 또는 산화 알루미늄막을 포함할 수 있으며, 기판은 인(P)이 도핑된 n형 실리콘 웨이퍼로 이루어질 수 있다.
본 실시예의 태양전지는 기판의 후면에 위치하는 후면 전계부; 및 제2 전극이 위치하지 않는 상기 후면 전계부의 후면(back surface)에 위치하는 제2 반사방지막을 더 포함할 수 있다.
제1 전극과 제2 전극은 서로 다른 물질로 형성될 수 있다. 예를 들면, 제1 전극을 형성하는 도금층은 에미터부와 직접 접촉하며 니켈(Ni)을 포함하는 금속 시드층과, 금속 시드층 위에 위치하며 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 적어도 하나의 도전층을 포함할 수 있으며, 제2 전극은 은(Ag)으로 형성될 수 있다.
이때, 제2 전극은 제1 전극보다 큰 폭으로 형성될 수 있고, 제2 반사방지막은 실리콘 질화막을 포함할 수 있다.
이러한 구성의 태양전지는, 기판의 양쪽 표면에 제1 텍스처링 표면 및 제2 텍스처링 표면을 각각 형성하는 단계; 기판 전면(front surface)의 제1 텍스처링 표면에는 에미터부를 형성하고, 기판 후면(back surface)의 제2 텍스처링 표면에는 후면 전계부를 형성하는 단계; 에미터부의 전면(front surface)에는 제1 반사방지막을 형성하고, 후면 전계부의 후면에는 제2 반사방지막을 형성하는 단계; 제1 반사방지막에 복수의 제1 콘택 라인을 형성하는 단계; 제2 반사방지막의 후면에 제2 전극을 형성하는 단계; 및 복수의 제1 콘택 라인에 제1 전극을 형성하는 단계를 포함하며, 제1 전극 및 제2 전극을 서로 다른 물질로 형성하는 태양전지의 제조 방법에 의해 제조할 수 있다.
복수의 제1 콘택 라인을 형성하는 단계에서는 습식 식각 또는 레이저를 이용한 건식 식각 공정을 사용할 수 있으며, 복수의 제1 콘택 라인을 형성하는 단계는, 레이저를 이용한 건식 식각 공정으로 제1 반사방지막을 식각하는 단계; 및 상기 레이저에 의해 발생한 에미터부의 손상층을 습식 식각 공정으로 제거하는 단계를 포함할 수 있다.
그리고 제2 전극을 형성하는 단계는 은(Ag) 및 글라스 프릿(glass frit)이 혼합된 도전 페이스트를 상기 제2 반사방지막의 후면에 인쇄하는 단계; 및 상기 도전 페이스트를 건조 및 소성하는 단계를 포함할 수 있으며, 제1 전극을 형성하는 단계는 에미터부와 직접 접촉하는 금속 시드층을 형성하는 단계 및 금속 시드층 위에 적어도 하나의 도전층을 형성하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에서, 제2 반사방지막은 후면 전계부의 일부를 노출하는 복수의 제2 콘택 라인을 포함할 수 있으며, 복수의 제2 콘택 라인은 40㎛ 내지 100㎛의 폭으로 각각 형성될 수 있고, 후면 전계부의 평면적의 5% 내지 15%의 평면적으로 형성될 수 있다.
제2 전극은 복수의 제2 콘택 라인을 통해 노출된 후면 전계부와 직접 접촉하는 금속 시드층 및 금속 시드층의 후면에 배치되는 적어도 하나의 도전층을 포함할 수 있고, 제1 전극은 제2 전극과 동일한 구조로 형성될 수 있다.
예를 들면, 제1 전극 및 제2 전극의 금속 시드층은 니켈(Ni)을 포함하고, 제1 및 제2 전극의 적어도 하나의 도전층은 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함할 수 있다.
이러한 구성의 태양전지는 기판의 양쪽 표면에 제1 텍스처링 표면 및 제2 텍스처링 표면을 형성하는 단계; 기판 전면(front surface)의 제1 텍스처링 표면에는 에미터부를 형성하고, 기판 후면(back surface)의 제2 텍스처링 표면에는 후면 전계부를 형성하는 단계; 에미터부의 전면(front surface)에는 제1 반사방지막을 형성하고, 후면 전계부의 후면에는 제2 반사방지막을 형성하는 단계; 제1 반사방지막에는 복수의 제1 콘택 라인을 형성하고, 제2 반사방지막에는 복수의 제2 콘택 라인을 형성하는 단계; 및 복수의 제1 콘택 라인을 통해 노출된 에미터부에는 제1 전극을 형성하고, 복수의 제2 콘택 라인을 통해 노출된 후면 전계부에는 제2 전극을 형성하는 단계를 포함하며, 제1 전극 및 제2 전극을 서로 동일한 물질로 형성하는 태양전지의 제조 방법에 의해 제조할 수 있다.
복수의 제1 콘택 라인 및 제2 콘택 라인을 형성하는 단계에서는 습식 식각 또는 레이저를 이용한 건식 식각 공정을 사용할 수 있으며, 복수의 제1 콘택 라인 및 제2 콘택 라인을 형성하는 단계는 레이저를 이용한 건식 식각 공정으로 제1 반사방지막 및 제2 반사방지막을 각각 식각하는 단계; 및 레이저에 의해 발생한 에미터부 및 후면 전계부의 손상층을 습식 식각 공정으로 제거하는 단계를 포함할 수 있다.
제1 전극 및 제2 전극을 형성하는 단계는 상기 에미터부 또는 후면 전계부와 직접 접촉하는 금속 시드층을 형성하는 단계 및 상기 금속 시드층 위에 적어도 하나의 도전층을 형성하는 단계를 포함할 수 있다.
이러한 특징에 따르면, 기판의 전면(front surface) 및 후면(back surface)이 모두 텍스처링 표면으로 형성되고, 또한 패시베이션 기능을 하는 반사방지막이 각각 배치되어 있으므로, 기판의 전면으로 입사된 후 기판을 투과한 빛을 기판의 후면으로 다시 입사시켜 전류를 발생시키는 데 사용할 수 있다.
따라서, 기판의 전면(front surface)으로 입사되는 빛만 이용하여 전류를 발생시키는 구조의 태양전지에 비해 효율을 증가시킬 수 있다.
그리고 제1 전극이 도금 전극으로 형성되므로, 종래에 전극 재료로 사용하던 도전 페이스트에 비해 전극의 선폭을 줄일 수 있고 종횡비를 증가시킬 수 있으므로, 빛 입사 면적이 증가하여 태양전지의 효율을 더욱 증가시킬 수 있다.
또한, 에미터부의 면저항이 높은 경우에도 제1 전극과 에미터부의 접촉을 양호하게 유지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 태양전지의 개략적인 단면도이다.
도 2는 도 1의 주요부 확대 단면도이다.
도 3 내지 도 5는 도 1에 도시한 태양전지의 제조 방법을 나타내는 공정 순서도이다.
도 6은 도 3에 도시한 태양전지의 제조 방법을 나타내는 공정 순서도이다.
도 7은 본 발명의 다른 실시예에 따른 태양전지의 개략적인 단면도이다.
도 8 및 도 9는 도 7에 도시한 태양전지의 제조 방법을 나타내는 공정 순서도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다.
반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것도 포함한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양전지 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양전지의 개략적인 단면도이고, 도 2는 도 1의 주요부 확대 단면도이다. 그리고 도 3 내지 도 5는 도 1에 도시한 태양전지의 제조 방법을 나타내는 공정 순서도이다.
태양전지는 기판(110), 기판(110)의 한쪽 면, 예를 들면 전면(front surface)에 위치하는 에미터부(120), 에미터부(120)의 위에 위치하는 제1 반사방지막(130), 제1 반사방지막(130)이 위치하지 않는 영역의 에미터부(120) 위에 위치한 제1 전극(first electrode)(140), 기판(110)의 후면(back surface)에 위치하는 후면 전계(back surface field, BSF)부(150), 후면 전계부(150)의 후면에 위치하는 제2 반사방지막(160), 제2 반사방지막(160)이 위치하지 않는 영역의 후면 전계부(150)의 후면에 위치하는 제2 전극(second electrode)(170)를 포함한다.
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘 웨이퍼로 이루어진다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 기판 또는 비정질 실리콘일 수 있다.
기판(110)이 n형의 도전성 타입을 가지므로, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유한다.
하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다.
기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유할 수 있다.
이러한 기판(110)은 표면이 텍스처링(texturing)된 텍스처링 표면(texturing surface)을 갖는다. 보다 구체적으로, 기판(110)은 에미터부(120)가 위치하는 전면(front surface)에 제1 텍스처링 표면(111)을 구비하고, 후면 전계부(150)가 위치하는 후면(back surface)에 제2 텍스처링 표면(113)을 구비한다.
기판(110) 전면(front surface)의 제1 텍스처링 표면(111)에 위치하는 에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖는 불순물부로서, 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합으로 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다.
따라서, 기판(110)이 n형이고 에미터부(120)가 p형일 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다. 따라서, 기판(110)에서는 전자가 다수 캐리어가 되며, 에미터부(120)에서는 정공이 다수 캐리어가 된다.
에미터부(120)가 p형의 도전성 타입을 가질 경우, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
이와는 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(120)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
기판(110) 전면(front surface)의 에미터부(120) 위에 형성된 제1 반사방지막(130)은 실리콘 질화막(SiNx:H)(131)과, 에미터부(120)와 실리콘 질화막(131) 사이에 위치하는 산화 알루미늄막(AlOx)(133)의 이중막으로 형성된다. 제1 반사방지막(130)은 기판(110)의 전면(front surface)을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높인다.
이때, 제1 반사방지막(130)에서의 빛 반사도를 최소화 하기 위해, 산화 알루미늄막(133)은 1.55 내지 1.7의 굴절률을 가지며, 50㎚ 이하의 두께로 형성된다. 그리고 실리콘 질화막(131)은 1.9 내지 2.3의 굴절률을 갖고, 50㎚ 내지 100㎚의 두께로 형성된다.
본 발명인의 실험에 의하면, 제1 반사방지막(130)이 산화 알루미늄막(133) 및 실리콘 질화막(131)의 이중막으로 구성될 때, 각 막(131, 133)의 굴절률 및 두께가 상기 범위에 속하는 경우 제1 반사방지막(130)에서의 빛 반사도가 가장 낮은 것을 알 수 있었다.
한편, 산화 알루미늄막(133) 대신에 실리콘 산화막(SiOx: H)을 사용하는 것도 가능하다.
제1 반사방지막(130)은 에미터부(120)의 일부를 노출하는 복수의 제1 콘택 라인(CL1)을 포함한다. 그리고 제1 콘택 라인(CL1)을 통해 노출된 에미터부(120)에는 제1 전극(140)이 형성된다.
제1 전극(140)을 미세 선폭 및 높은 종횡비로 형성하기 위해, 제1 콘택 라인(CL1)은 20㎛ 내지 60㎛의 폭(W1)으로 형성되며, 에미터부(120)의 평면적의 2% 내지 6%의 평면적으로 형성된다.
제1 콘택 라인(CL1)을 상기 폭(W1)으로 형성하면, 도금 공정을 이용하여 제1 전극(140)을 형성할 때, 제1 전극(140)을 20㎛ 내지 50㎛의 두께(T1)로 형성할 수 있다.
도 1은 에미터부(120)의 철부(凸部)로부터 제1 전극(140)의 상부 표면까지의 거리를 두께(T1)로 도시하였지만, 제1 전극(140)의 두께에 비해 에미터부(120)의 요부(凹部)로부터 철부까지의 높이 값이 크지 않으므로, 에미터부(120)의 요부로부터 제1 전극(140)의 상부 표면까지의 거리를 두께라 표현하는 것도 무방하다.
이러한 구조에 따르면, 제1 전극(140)은 높은 종횡비, 예를 들어 0.83 내지 1의 종횡비를 갖는다.
제1 콘택 라인(CL1)을 통해 노출된 에미터부(120)에 형성되는 제1 전극(140)은 에미터부(120)와 전기적 및 물리적으로 연결된다. 이때, 제1 전극(140)은 거의 평행하게 정해진 방향으로 뻗어 있다.
이러한 제1 전극(140)은 에미터부(120)쪽으로 이동한 전하, 예를 들면 정공을 수집한다. 본 발명에서, 제1 전극(140)은 핑거 전극(finger electrode)일 수 있다. 이와는 달리, 제1 전극(140)은 핑거 전극용 집전부일 수도 있으며, 핑거 전극 및 핑거 전극용 집전부 모두일 수도 있다.
본 실시예에서, 제1 전극(140)은 도금층으로 구성되며, 도금층은 에미터부(120) 위에 순차적으로 형성되는 금속 시드층(141), 확산방지층(142) 및 도전층(143)을 각각 포함한다.
금속 시드층(141)은 니켈을 포함하는 물질, 예컨대 니켈 실리사이드(Ni2Si, NiSi, NiSi2 등을 포함)로 형성되며, 50㎚ 내지 200㎚의 두께로 형성된다.
여기에서 금속 시드층(141)의 두께를 상기 범위로 제한하는 이유는 두께가 50㎚ 미만일 경우 저항이 높고 균일한 막 형성이 어려워 이후에 실시되는 확산방지층(142)의 도금 공정에서 균일도(uniformity)를 확보하는 것이 용이하지 않고, 두께가 200㎚ 이상일 경우 열처리 과정에서 금속 시드층(141)이 일정한 비율로 실리콘 쪽으로 확산되어 니켈 실리사이드 층을 형성하기 때문에 니켈 확산으로 인한 션트 리키지(shunt leakage) 가 발생될 수 있기 때문이다.
금속 시드층(141) 위에 형성되는 확산방지층(142)은 도전층(143)을 형성하는 물질이 금속 시드층(141)을 통해 실리콘 계면으로 확산됨으로 인해 정션 디그라데이션(junction degradation)이 발생하는 것을 방지하기 위한 것으로, 5㎛ 내지 15㎛의 두께로 형성된 니켈을 포함한다.
그리고 확산방지층(142) 위에 형성되는 도전층(143)은 적어도 하나의 도전성 금속 물질을 포함한다. 이들 도전성 금속 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
본 실시예에서 도전층(143)은 구리층(143a)을 포함한다. 구리층(143a)은 실질적인 전기적 도선으로 기능하며, 10㎛ 내지 30㎛의 두께로 형성된다. 그런데, 구리의 경우 공기 중에서 쉽게 산화되며 모듈화 공정에서 인접한 태양전지들을 전기적으로 연결하는 인터커넥터, 예컨대 리본(도시하지 않음)을 구리층(143a)에 직접 솔더링(soldering)하는 것이 용이하지 않은 것으로 알려져 있다.
따라서, 도전층(143)이 구리층(143a)을 포함하는 경우에는 구리의 산화를 방지하고 리본의 솔더링 작업이 원활히 이루어지도록 하기 위해 구리층(143a) 위에 주석층(143b)이 더 형성되며, 주석층(143b)은 5㎛ 내지 15㎛의 두께로 형성된다.
물론, 구리층(143a) 외에 다른 금속 물질로 도전층을 형성하는 경우, 상기 다른 금속 물질이 공기 중에서 쉽게 산화되지 않고 리본과의 솔더링이 가능한 경우에는 주석층(143b)을 생략하는 것도 가능하다.
제1 전극(140)이 핑거 전극인 경우, 기판(110)의 전면(front surface)에는 핑거 전극으로 이동한 전하를 수집하는 집전부가 더 형성될 수 있다. 집전부는 제1 전극(140)과 마찬가지로 도금 전극으로 형성할 수 있지만, 핑거 전극과는 달리 도전성 물질을 함유하는 도전 페이스트를 인쇄, 건조 및 소성하여 형성할 수도 있다.기판(110)의 후면에 위치하는 제2 전극(170)은 기판(110)쪽으로 이동하는 전하, 예를 들어 전자를 수집하여 외부 장치로 출력한다. 본 발명에서, 제2 전극(170)은 핑거 전극(finger electrode)일 수 있다. 이와는 달리, 제2 전극(170)은 핑거 전극용 집전부일 수도 있으며, 핑거 전극 및 핑거 전극용 집전부 모두일 수도 있다.
제2 전극(170)은 알루미늄(A), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있다. 본 실시예에서, 제2 전극(170)은 은(Ag)으로 형성된다.
그리고 선저항을 확보하기 위해, 제2 전극(170)은 제1 전극(140), 보다 구체적으로 제1 콘택 라인(CL1)의 폭(W1)보다 큰 폭(W2)으로 형성되며, 제2 전극(170)간의 피치는 제1 전극(140)간의 피치보다 좁게 형성된다. 여기에서, 전극간의 피치는 인접한 전극간의 거리를 말한다.
제2 전극(170)이 전기적 및 물리적으로 연결되는 후면 전계부(150)는 기판(110)의 후면 전체에 위치하며, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, n+ 영역으로 형성된다.
후면 전계부(150)는 기판(110)과의 불순물 농도 차이로 인해 전위 장벽을 형성함으로써 기판(110) 후면쪽으로의 정공 이동을 방해한다. 따라서 기판(110)의 표면 근처에서 전자와 정공이 재결합하여 소멸되는 것이 감소된다.
제2 전극(170)이 위치하지 않는 상기 후면 전계부(150)의 후면에는 제2 반사방지막(160)이 위치하며, 제2 반사방지막(160)은 실리콘 질화막(SiNx:H)로 형성된다.
이와 같은 구조를 갖는 본 실시예에 따른 태양전지는 양면 수광형 태양전지로 사용될 수 있으며, 그 동작은 다음과 같다.
태양전지로 조사된 빛이 에미터부(120) 및/또는 후면 전계부(150)를 통해 기판(110)으로 입사되면, 기판(110)으로 입사된 빛 에너지에 의해 전자-정공 쌍이 발생한다.
이때, 기판(110)의 전면(front surface) 및 후면(back surface)이 제1 텍스처링 표면(111) 및 제2 텍스처링 표면(113)으로 각각 형성되므로, 기판(110)의 전면(front surface) 및 후면(back surface)에서의 빛 반사도가 감소하고, 제1 및 제2 텍스처링 표면(111, 113)에서 입사와 반사 동작이 행해져 태양전지 내부에 빛이 갇히게 되므로, 빛의 흡수율이 증가되어 태양전지의 효율이 향상된다.
이에 더하여, 제1 반사방지막(130) 및 제2 반사방지막(160)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분리되며, 전자는 n형의 도전성 타입을 갖는 기판(110)쪽으로 이동하고, 정공은 p형의 도전성 타입을 갖는 에미터부(120)쪽으로 이동한다.
이처럼, 기판(110)쪽으로 이동한 전자는 후면 전계부(150)를 통해 제2 전극(170)으로 이동하고, 에미터부(120)쪽으로 이동한 정공은 제1 전극(140)으로 이동한다.
따라서, 어느 한 태양전지의 제1 전극(140)과 인접한 태양전지의 제2 전극(170)을 인터커넥터 등의 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이러한 구성의 태양전지는 광 투과성 전면 기판 및 광 투과성 후면 기판 사이에서 보호막에 의해 밀봉된 상태로 사용된다.
이하, 도 3 내지 도 6을 참조하여 상기한 구성의 태양전지를 제조하는 방법에 대해 설명한다.
먼저, 도 3에 도시한 바와 같이, 기판(110)의 전면(front surface)에 제1 텍스처링 표면(111), 에미터부(120) 및 제1 반사방지막(130)을 형성하고, 기판(110)의 후면(back surface)에 제2 텍스처링 표면(113), 후면 전계부(150) 및 제2 반사방지막(160)을 형성한다.
이하, 도 6을 참조하여 도 3에 도시한 구조의 기판 제조 방법에 대해 구체적으로 설명한다.
일반적으로, 실리콘 웨이퍼로 이루어진 기판(110)은 실리콘 블록(block)이나 잉곳(ingot)을 블레이드(blade) 또는 멀티 와이어 소우(multi wire saw)로 슬라이스(slice)하여 제조된다.
실리콘 웨이퍼가 준비되면, 5가 원소의 불순물, 예컨대 인(P)을 실리콘 웨이퍼에 도핑하여 n형의 도전성 타입을 갖는 반도체 기판을 기판(110)을 제조한다.
한편, 실리콘 블록이나 잉곳을 슬라이스 할 때 실리콘 웨이퍼에는 기계적 손상층(mechanical damage layer)이 형성된다.
따라서 기계적 손상층으로 인한 태양전지의 특성 저하를 방지하기 위해, 상기 기계적 손상층을 제거하기 위한 습식 식각 공정을 실시한다. 이때, 습식 식각 공정에는 알칼리(alkaline) 또는 산(acid) 식각액(etchant)을 사용한다.
기계적 손상층을 제거한 후, 습식 식각 공정 또는 플라즈마를 이용한 건식 식각 공정을 이용하여 기판(110)의 전면(front surface)을 제1 텍스처링 표면(111)으로 형성하고, 기판(110)의 후면(back surface)을 제2 텍스처링 표면(113)으로 형성한다.
제1 텍스처링 표면(111) 및 제2 텍스처링 표면(113)을 형성한 후, 기판(110)의 전면(front surface) 및 후면(back surface)에 5가 원소의 불순물을 도핑하여 후면 전계부(150)를 형성한다.
그리고 실리콘 질화막(SiNx: H)으로 이루어진 제2 반사방지막(160)을 기판(110)의 후면에 위치한 후면 전계부(150)의 후면에 형성한다.
계속하여, 제2 반사방지막(160)을 마스크로 하여 기판(110)의 전면(front surface)을 에치백(etch back)함으로써 기판(110)의 전면(front surface)에 형성된 후면 전계부(150)를 제거하고, 기판(110)의 전면(front surface)에 3가 원소의 불순물을 도핑하여 에미터부(120)를 형성한다.
이어서, 자연 산화막 제거를 위하여 기판을 불산(HF)으로 식각하고, 에미터부(120) 위에 제1 반사방지막(130)을 형성한다.
이때, 제1 반사방지막(130)은 산화 알루미늄막(133)과 실리콘 질화막(131)을 순차적으로 적층하여 형성할 수 있다.
산화 알루미늄막(133)은 반사방지 기능 외에 패시베이션 막으로도 기능하는 것으로, 플라즈마 증착(PECVD) 또는 스퍼터링(sputtering) 등의 방법으로 형성할 수 있다.
한편, 산화 알루미늄막(133) 대신에 실리콘 산화막(SiOx)을 형성하는 것도 가능하다.
실리콘 질화막(131)은 산화 알루미늄막(133)과 마찬가지로 플라즈마 증착(PECVD) 또는 스퍼터링(sputtering) 등의 방법으로 형성할 수 있다.
이후, 습식 식각 또는 레이저를 이용한 건식 식각을 실시하여 일부 영역의 제1 반사방지막(130)을 제거하여 복수의 제1 콘택 라인(CL1)을 형성한다.
제1 콘택 라인(CL1)을 형성한 후, 은(Ag)과 글라스 프릿(glass frit)이 혼합된 도전 페이스트를 전극 패턴으로 인쇄한 후, 건조 및 소성을 실시한다.
소성을 실시하면, 글라스 프릿에 함유된 납(Pb) 성분으로 인해 펀치 스루(punch-through) 작용이 발생되므로, 후면 전계부(150)와 전기적 및 물리적으로 연결된 제2 전극(170)이 형성된다.
제2 전극(170)을 형성한 후에는 도금 공정을 이용하여 제1 전극(140)을 형성한다. 이하, 제1 전극(140)의 형성 방법에 대해 설명하면 다음과 같다.
제1 반사방지막(130)의 전체 표면 및 제1 콘택 라인(CL1)을 통해 노출된 에미터부(120) 위에 금속 시드층(141)을 형성한다. 금속 시드층(141)은 진공 방법, 예컨대 스퍼터링법 또는 전자 빔 증착법을 실시하여 50㎚ 내지 200㎚의 두께로 니켈을 증착한 후, 질소 분위기에서 300℃ 내지 600℃의 온도로 열처리를 실시하는 것에 따라 형성할 수 있다.
또한, 니켈 무전해도금 공정을 이용하여 50nm 내지 200nm의 두께로 니켈을 증착한 후, 질소 분위기에서 300℃ 내지 600℃의 온도로 열처리를 실시하는 것에 따라 금속 시드층(141)을 형성할 수 있다.
이러한 공정에 따르면 니켈 실리사이드(Ni2Si, NiSi, NiSi2)로 이루어진 금속시드층(141)이 형성된다.
다음, 금속 시드층(141)의 일부 영역에 확산방지층(142) 및 도전층(143)을 형성하기 위하여 금속 시드층(141) 위에 배리어 막을 형성하고, 전해도금을 실시하여 5㎛ 내지 15㎛의 두께를 갖는 니켈 확산방지층(142), 10㎛ 내지 30㎛의 두께를 갖는 구리층(143a) 및 5㎛ 내지 15㎛의 두께를 갖는 주석층(143b)을 금속 시드층(141) 위에 순차적으로 형성한다.
이후, 배리어 막을 제거한 후 주석층(143b)을 마스크로 이용한 식각 공정을 실시하여 금속 시드층(141)의 노출 영역을 제거하여 제1 전극(140)을 형성한다.
이하에서는 도 7 내지 도 9를 참조하여 본 발명의 다른 실시예를 설명한다.
도 7은 본 발명의 다른 실시예에 따른 태양전지의 개략적인 단면도이고, 도 8 및 도 9는 도 7에 도시한 태양전지의 제조 방법을 나타내는 공정 순서도이다.
본 실시예의 태양전지는 기판 전면의 구조가 전술한 실시예와 동일하므로, 이하에서는 기판 후면의 구조에 대해서만 설명한다.
기판(110)의 후면에는 후면 전계부(150), 제2 반사방지막(160) 및 제2 전극(170)이 위치한다.
이때, 제2 전극(170)은 제1 전극(140)과 마찬가지로 도금 공정에 의해 형성된다.
제2 전극(170)을 형성하기 위해, 제2 반사방지막(160)은 후면 전계부(150)의 일부를 노출하는 복수의 제2 콘택 라인(CL2)을 포함한다.
선저항을 확보하기 위해 제2 콘택 라인(CL2)은 제1 콘택 라인(CL1)의 폭(W1)보다 큰 폭(W2), 예를 들어 40㎛ 내지 100㎛의 폭(W2)으로 형성되고, 후면 전계부(150) 전체 평면적의 5% 내지 15%의 평면적으로 형성된다. 그리고, 제2 전극(170)간의 피치는 제1 전극(140)간의 피치보다 좁게 형성된다.
구체적으로 도시하지는 않았지만, 도금 공정으로 형성되는 제2 전극(170)은 전술한 실시예의 제1 전극(140)과 마찬가지로, 제2 콘택 라인(CL2)을 통해 노출된 후면 전계부(150)에 순차적으로 적층된 금속 시드층, 확산방지층, 구리층 및 주석층으로 형성된다.
이러한 구성의 태양전지는 다음에 설명하는 방법에 따라 제조할 수 있다.
본 실시예의 태양전지를 제조하는 방법에 있어서, 기판의 양쪽 표면에 제1 텍스처링 표면 및 제2 텍스처링 표면을 각각 형성하는 단계; 기판 전면(front surface)의 제1 텍스처링 표면에는 에미터부를 형성하고, 기판 후면(back surface)의 제2 텍스처링 표면에는 후면 전계부를 형성하는 단계; 에미터부의 전면(front surface)에는 제1 반사방지막을 형성하고, 후면 전계부의 후면에는 제2 반사방지막을 형성하는 단계까지는 전술한 실시예의 도 6과 동일하다. 따라서, 이하에서는 그 다음 단계부터 설명한다.
텍스처링 표면(111, 113)을 갖는 기판(110)에 에미터부(120), 제1 반사방지막(130), 후면 전계부(150) 및 제2 반사방지막(160)을 형성한 후, 제1 반사방지막(130)에는 복수의 제1 콘택 라인(CL1)을 형성하고, 제2 반사방지막(160)에는 복수의 제2 콘택 라인(CL2)을 형성한다.
이때, 제1 콘택 라인(CL1) 및 제2 콘택 라인(CL2)은 습식 식각 또는 레이저를 이용한 건식 식각을 실시하여 일부 영역의 제1 반사방지막(130) 및 제2 반사방지막(160)을 각각 제거하는 것에 따라 형성할 수 있다.
레이저를 이용한 건식 식각에 의해 제1 콘택 라인(CL1) 및 제2 콘택 라인(CL2)을 형성하는 경우, 레이저에 의해 손상된 에미터부(120)의 손상부(121) 및 후면 전계부(150)의 손상부(151)를 제거하기 위해 불산(HF) 용액으로 한번의 식각을 더 실시할 수 있다.
제1 콘택 라인(CL1) 및 제2 콘택 라인(CL2)을 형성한 후, 도금 공정을 이용하여 제1 전극(140) 및 제2 전극(170)을 형성한다. 이하, 전극 형성 방법에 대해 설명하면 다음과 같다.
제1 반사방지막(130)의 전체 표면 및 제1 콘택 라인(CL1)을 통해 노출된 에미터부(120)와 제2 반사방지막(160)의 전체 표면 및 제2 콘택 라인(CL2)을 통해 노출된 후면 전계부(150)에 금속 시드층(141)을 형성한다.
금속 시드층(141)은 진공 방법, 예컨대 스퍼터링법 또는 전자 빔 증착법을 실시하여 50㎚ 내지 200㎚의 두께로 니켈을 증착한 후, 질소 분위기에서 300℃ 내지 600℃의 온도로 열처리를 실시하는 것에 따라 형성할 수 있다.
또한, 니켈 무전해도금 공정을 이용하여 50nm 내지 200nm의 두께로 니켈을 증착한 후, 질소 분위기에서 300℃ 내지 600℃의 온도로 열처리를 실시하는 것에 따라 금속 시드층(141)을 형성할 수 있다.
이러한 공정에 따르면 니켈 실리사이드(Ni2Si, NiSi, NiSi2)로 이루어진 금속시드층(141)이 형성된다.
다음, 금속 시드층(141)의 일부 영역에 확산방지층(142) 및 도전층(143)을 형성하기 위하여 금속 시드층(141) 위에 배리어 막을 형성하고, 전해도금을 실시하여 5㎛ 내지 15㎛의 두께를 갖는 니켈 확산방지층(142), 10㎛ 내지 30㎛의 두께를 갖는 구리층(143a) 및 5㎛ 내지 15㎛의 두께를 갖는 주석층(143b)을 금속 시드층(141) 위에 순차적으로 형성한다.
이후, 배리어 막을 제거한 후 주석층(143b)을 마스크로 이용한 식각 공정을 실시하여 금속 시드층(141)의 노출 영역을 제거함으로써 제1 전극(140) 및 제2 전극(170)을 형성한다.
이상에서는 제1 전극 및 제2 전극을 다층 구조의 다중막으로 각각 형성하는 것을 예로 들어 설명하였지만, 딥핑(deeping) 방식을 이용하여 제1 전극 및 제2 전극을 단일막 구조로 형성하는 것도 가능하다.
본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 111: 제1 텍스처링 표면
113: 제2 텍스처링 표면 120: 에미터부
130: 제1 반사방지막 131: 실리콘 질화막
133: 산화 알루미늄막 140: 제1 전극
141: 금속 시드층 142: 확산방지층
143a: 구리층 143b: 주석층
150: 후면 전계부 160: 제2 반사방지막
170: 제2 전극 CL1: 제1 콘택 라인
CL2: 제2 콘택 라인

Claims (28)

  1. 기판;
    상기 기판의 전면(front surface)에 위치하는 에미터부;
    상기 에미터부의 전면(front surface)에 위치하며, 상기 에미터부의 일부를 노출하는 복수의 제1 콘택 라인을 구비하는 제1 반사방지막;
    상기 복수의 제1 콘택 라인을 통해 노출된 상기 에미터부와 전기적으로 연결되는 제1 전극; 및
    상기 기판의 후면(back surface)에 위치하는 제2 전극
    을 포함하며,
    상기 제1 전극은 상기 에미터부와 직접 접촉하는 도금층을 포함하는 태양전지.
  2. 제1항에서,
    상기 제1 전극은 0.83 내지 1의 종횡비를 갖는 태양전지.
  3. 제2항에서,
    상기 복수의 제1 콘택 라인은 20㎛ 내지 60㎛의 폭으로 각각 형성되는 태양전지.
  4. 제3항에서,
    상기 복수의 제1 콘택 라인은 상기 에미터부의 평면적의 2% 내지 6%의 평면적으로 형성되는 태양전지.
  5. 제3항에서,
    상기 제1 전극은 20㎛ 내지 50㎛의 두께로 형성되는 태양전지.
  6. 제1항에서,
    상기 기판의 전면 및 후면이 제1 텍스처링 표면 및 제2 텍스처링 표면으로 각각 형성되는 태양전지.
  7. 제1항에서,
    상기 제1 반사방지막은 실리콘 질화막 및 상기 에미터부와 실리콘 질화막 사이에 위치하는 실리콘 산화막 또는 산화 알루미늄막을 포함하는 태양전지.
  8. 제1항에서,
    상기 기판은 인(P)이 도핑된 n형 실리콘 웨이퍼로 이루어지는 태양전지.
  9. 제1항 내지 제8항 중 어느 한 항에서,
    상기 기판의 후면에 위치하는 후면 전계부; 및
    상기 제2 전극이 위치하지 않는 상기 후면 전계부의 후면(back surface)에 위치하는 제2 반사방지막
    을 더 포함하는 태양전지.
  10. 제9항에서,
    상기 제1 전극과 제2 전극은 서로 다른 물질로 형성되는 태양전지.
  11. 제10항에서,
    상기 제2 전극이 상기 제1 전극보다 큰 폭으로 형성되는 태양전지.
  12. 제10항에서,
    상기 도금층은 상기 에미터부와 직접 접촉하며 니켈(Ni)을 포함하는 금속 시드층과, 상기 금속 시드층 위에 위치하며 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 적어도 하나의 도전층을 포함하고, 상기 제2 전극은 은(Ag)으로 형성되는 태양전지.
  13. 제10항에서,
    상기 제2 반사방지막은 실리콘 질화막을 포함하는 태양전지.
  14. 제9항에서,
    상기 제2 반사방지막은 상기 후면 전계부의 일부를 노출하는 복수의 제2 콘택 라인을 포함하는 태양전지.
  15. 제14항에서,
    상기 복수의 제2 콘택 라인은 40㎛ 내지 100㎛의 폭으로 각각 형성되는 태양전지.
  16. 제14항에서,
    상기 복수의 제2 콘택 라인은 상기 후면 전계부의 평면적의 5% 내지 15%의 평면적으로 형성되는 태양전지.
  17. 제14항에서,
    상기 제2 전극은 상기 복수의 제2 콘택 라인을 통해 노출된 상기 후면 전계부와 직접 접촉하는 금속 시드층 및 상기 금속 시드층의 후면에 배치되는 적어도 하나의 도전층을 포함하며, 상기 제1 전극은 상기 제2 전극과 동일한 구조로 형성되는 태양전지.
  18. 제17항에서,
    상기 제1 전극 및 제2 전극의 금속 시드층은 니켈(Ni)을 포함하고, 상기 제1 및 제2 전극의 적어도 하나의 도전층은 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 태양전지.
  19. 기판의 전면(front surface)에는 에미터부를 형성하고, 상기 기판의 후면(back surface)에는 후면 전계부를 형성하는 단계;
    상기 에미터부의 전면(front surface)에는 제1 반사방지막을 형성하고, 상기 후면 전계부의 후면에는 제2 반사방지막을 형성하는 단계;
    상기 제1 반사방지막에 복수의 제1 콘택 라인을 형성하는 단계;
    상기 제2 반사방지막의 후면에 제2 전극을 형성하는 단계; 및
    상기 복수의 제1 콘택 라인에 제1 전극을 형성하는 단계
    를 포함하며,
    상기 제1 전극 및 제2 전극을 서로 다른 물질로 형성하는 태양전지의 제조 방법.
  20. 제19항에서,
    상기 에미터부 및 후면 전계부를 형성하기 전에 상기 기판의 양쪽 표면에 제1 텍스처링 표면 및 제2 텍스처링 표면을 각각 형성하는 단계를 더 포함하는 태양전지의 제조 방법.
  21. 제19항에서,
    상기 복수의 제1 콘택 라인을 형성하는 단계에서 습식 식각 또는 레이저를 이용한 건식 식각 공정을 사용하는 태양전지의 제조 방법.
  22. 제19항에서,
    상기 복수의 제1 콘택 라인을 형성하는 단계는,
    레이저를 이용한 건식 식각 공정으로 제1 반사방지막을 식각하는 단계; 및
    상기 레이저에 의해 발생한 에미터부의 손상층을 습식 식각 공정으로 제거하는 단계
    를 포함하는 태양전지의 제조 방법.
  23. 제19항에서,
    상기 제2 전극을 형성하는 단계는,
    은(Ag) 및 글라스 프릿(glass frit)이 혼합된 도전 페이스트를 상기 제2 반사방지막의 후면에 인쇄하는 단계; 및
    상기 도전 페이스트를 건조 및 소성하는 단계를 포함하고,
    상기 제1 전극을 형성하는 단계는,
    상기 에미터부와 직접 접촉하는 금속 시드층을 형성하는 단계; 및
    상기 금속 시드층 위에 적어도 하나의 도전층을 형성하는 단계를 포함하는 는 태양전지의 제조 방법.
  24. 기판의 전면(front surface)에는 에미터부를 형성하고, 상기 기판의 후면(back surface)에는 후면 전계부를 형성하는 단계;
    상기 에미터부의 전면(front surface)에는 제1 반사방지막을 형성하고, 상기 후면 전계부의 후면에는 제2 반사방지막을 형성하는 단계;
    상기 제1 반사방지막에는 복수의 제1 콘택 라인을 형성하고, 상기 제2 반사방지막에는 복수의 제2 콘택 라인을 형성하는 단계; 및
    상기 복수의 제1 콘택 라인을 통해 노출된 상기 에미터부에는 제1 전극을 형성하고, 상기 복수의 제2 콘택 라인을 통해 노출된 상기 후면 전계부에는 제2 전극을 형성하는 단계
    를 포함하며,
    상기 제1 전극 및 제2 전극을 서로 동일한 물질로 형성하는 태양전지의 제조 방법.
  25. 제24항에서,
    상기 에미터부 및 후면 전계부를 형성하기 전에 상기 기판의 양쪽 표면에 제1 텍스처링 표면 및 제2 텍스처링 표면을 각각 형성하는 단계를 더 포함하는 태양전지의 제조 방법.
  26. 제24항에서,
    상기 복수의 제1 콘택 라인 및 제2 콘택 라인을 형성하는 단계에서 습식 식각 또는 레이저를 이용한 건식 식각 공정을 사용하는 태양전지의 제조 방법.
  27. 제24항에서,
    상기 복수의 제1 콘택 라인 및 제2 콘택 라인을 형성하는 단계는,
    레이저를 이용한 건식 식각 공정으로 제1 반사방지막 및 제2 반사방지막을 각각 식각하는 단계; 및
    상기 레이저에 의해 발생한 에미터부 및 후면 전계부의 손상층을 습식 식각 공정으로 제거하는 단계
    를 포함하는 태양전지의 제조 방법.
  28. 제24항에서,
    상기 제1 전극 및 제2 전극을 형성하는 단계는 상기 에미터부 또는 후면 전계부와 직접 접촉하는 금속 시드층을 형성하는 단계 및 상기 금속 시드층 위에 적어도 하나의 도전층을 형성하는 단계를 포함하는 태양전지의 제조 방법.
KR1020100086464A 2010-09-03 2010-09-03 태양전지 및 이의 제조 방법 Expired - Fee Related KR101661768B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1020100086464A KR101661768B1 (ko) 2010-09-03 2010-09-03 태양전지 및 이의 제조 방법
US13/640,713 US8697475B2 (en) 2010-09-03 2010-10-28 Solar cell and method for manufacturing the same
PCT/KR2010/007460 WO2012030019A1 (en) 2010-09-03 2010-10-28 Solar cell and method for manufacturing the same
DE202010018467.3U DE202010018467U1 (de) 2010-09-03 2010-10-28 Solarzelle
EP10856765.2A EP2612369B1 (en) 2010-09-03 2010-10-28 Solar cell and method for manufacturing the same
JP2013507860A JP5844797B2 (ja) 2010-09-03 2010-10-28 太陽電池の製造方法
CN201080067145.3A CN102934236B (zh) 2010-09-03 2010-10-28 太阳能电池及其制造方法
US12/917,122 US20110139243A1 (en) 2010-09-03 2010-11-01 Solar cell and method for manufacturing the same
US14/146,561 US10090428B2 (en) 2010-09-03 2014-01-02 Solar cell and method for manufacturing the same
US15/004,116 US9972738B2 (en) 2010-09-03 2016-01-22 Solar cell and method for manufacturing the same
US15/950,477 US10424685B2 (en) 2010-09-03 2018-04-11 Method for manufacturing solar cell having electrodes including metal seed layer and conductive layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086464A KR101661768B1 (ko) 2010-09-03 2010-09-03 태양전지 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160102254A Division KR101708242B1 (ko) 2016-08-11 2016-08-11 태양전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120023391A true KR20120023391A (ko) 2012-03-13
KR101661768B1 KR101661768B1 (ko) 2016-09-30

Family

ID=44141559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086464A Expired - Fee Related KR101661768B1 (ko) 2010-09-03 2010-09-03 태양전지 및 이의 제조 방법

Country Status (7)

Country Link
US (5) US8697475B2 (ko)
EP (1) EP2612369B1 (ko)
JP (1) JP5844797B2 (ko)
KR (1) KR101661768B1 (ko)
CN (1) CN102934236B (ko)
DE (1) DE202010018467U1 (ko)
WO (1) WO2012030019A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140037999A (ko) * 2012-09-19 2014-03-28 엘지전자 주식회사 태양 전지 및 그의 제조 방법
KR101449336B1 (ko) * 2013-10-25 2014-10-13 희성전자 주식회사 그리드 전극 구조 및 이를 포함하는 화합물 반도체 태양전지의 제조방법
KR20190108887A (ko) * 2018-03-15 2019-09-25 엘지전자 주식회사 화합물 반도체 태양전지 및 이의 제조 방법
US10573767B2 (en) 2012-06-26 2020-02-25 Lg Electronics Inc. Solar cell
WO2020067780A1 (ko) * 2018-09-28 2020-04-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8377734B2 (en) * 2008-12-02 2013-02-19 Mitsubishi Electric Corporation Method for manufacturing solar battery cell
KR20120111378A (ko) * 2011-03-31 2012-10-10 삼성디스플레이 주식회사 태양 전지 및 이의 제조 방법
JP2012212615A (ja) * 2011-03-31 2012-11-01 Sony Corp 光電変換素子の製造方法、光電変換素子および電子機器
KR20120137821A (ko) 2011-06-13 2012-12-24 엘지전자 주식회사 태양전지
WO2013046386A1 (ja) 2011-09-29 2013-04-04 三洋電機株式会社 太陽電池、太陽電池モジュール及び太陽電池の製造方法
KR101295552B1 (ko) 2011-11-16 2013-08-12 엘지전자 주식회사 태양 전지 및 그 제조 방법
US8679889B2 (en) 2011-12-21 2014-03-25 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
US8597970B2 (en) 2011-12-21 2013-12-03 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
KR101838278B1 (ko) * 2011-12-23 2018-03-13 엘지전자 주식회사 태양 전지
KR101894585B1 (ko) * 2012-02-13 2018-09-04 엘지전자 주식회사 태양전지
EP2826072B1 (en) * 2012-03-14 2019-07-17 IMEC vzw Method for fabricating photovoltaic cells with plated contacts
KR101831405B1 (ko) 2012-03-28 2018-02-22 엘지전자 주식회사 태양 전지
US20130298984A1 (en) * 2012-05-11 2013-11-14 Nazir Pyarali KHERANI Passivation of silicon surfaces using intermediate ultra-thin silicon oxide layer and outer passivating dielectric layer
TW201349520A (zh) * 2012-05-22 2013-12-01 Neo Solar Power Corp 太陽能電池及其模組
KR101358535B1 (ko) 2012-06-05 2014-02-13 엘지전자 주식회사 태양전지 및 그 제조 방법
FI20125988A7 (fi) * 2012-09-24 2014-03-25 Optitune Oy Menetelmä n-tyypin piisubstraatin modifioimiseksi
US9082925B2 (en) * 2013-03-13 2015-07-14 Sunpower Corporation Methods for wet chemistry polishing for improved low viscosity printing in solar cell fabrication
EP4092764A1 (en) 2013-04-03 2022-11-23 Lg Electronics Inc. Solar cell
MY179134A (en) * 2013-05-21 2020-10-28 Kaneka Corp Solar cell, solar cell module, method for manufacturing solar cell, and method for manufacturing solar cell module
WO2014192083A1 (ja) * 2013-05-28 2014-12-04 三菱電機株式会社 太陽電池セルおよびその製造方法、太陽電池モジュール
CN103413859B (zh) * 2013-06-27 2016-03-16 友达光电股份有限公司 太阳能电池与其制作方法
JP6599769B2 (ja) * 2013-10-25 2019-10-30 シャープ株式会社 光電変換装置
KR101622090B1 (ko) 2013-11-08 2016-05-18 엘지전자 주식회사 태양 전지
US20150179834A1 (en) * 2013-12-20 2015-06-25 Mukul Agrawal Barrier-less metal seed stack and contact
US9716192B2 (en) 2014-03-28 2017-07-25 International Business Machines Corporation Method for fabricating a photovoltaic device by uniform plating on emitter-lined through-wafer vias and interconnects
US20150325716A1 (en) * 2014-05-08 2015-11-12 International Business Machines Corporation Manufacture and structure for photovoltaics including metal-rich silicide
US9837576B2 (en) 2014-09-19 2017-12-05 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating dotted diffusion
EP3509112B1 (en) 2014-11-28 2020-10-14 LG Electronics Inc. Solar cell and method for manufacturing the same
US9520507B2 (en) 2014-12-22 2016-12-13 Sunpower Corporation Solar cells with improved lifetime, passivation and/or efficiency
EP3041055A3 (en) 2014-12-31 2016-11-09 LG Electronics Inc. Solar cell module and method for manufacturing the same
US9525083B2 (en) 2015-03-27 2016-12-20 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating a multi-purpose passivation and contact layer
US11355657B2 (en) 2015-03-27 2022-06-07 Sunpower Corporation Metallization of solar cells with differentiated p-type and n-type region architectures
US10217877B2 (en) 2015-07-27 2019-02-26 Lg Electronics Inc. Solar cell
EP3151289A1 (en) * 2015-10-01 2017-04-05 LG Electronics Inc. Solar cell
TWI596788B (zh) * 2015-11-10 2017-08-21 財團法人工業技術研究院 雙面光電轉換元件
US9502601B1 (en) 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures
CN105826431A (zh) * 2016-05-13 2016-08-03 浙江晶科能源有限公司 一种n型高效单晶双面电池的制备方法
US10396219B2 (en) * 2016-06-16 2019-08-27 Arizona Board Of Regents On Behalf Of Arizona State University Transparent conductive oxide in silicon heterojunction solar cells
JP7064823B2 (ja) 2016-08-31 2022-05-11 株式会社マテリアル・コンセプト 太陽電池及びその製造方法
FR3057106B1 (fr) * 2016-10-05 2018-11-09 Electricite De France Contacts perfectionnes d'une cellule photovoltaique a deux faces actives
JP6695916B2 (ja) 2017-02-24 2020-05-20 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
CN106952974B (zh) * 2017-03-31 2019-06-11 浙江晶科能源有限公司 一种p型黑硅双面电池的制备方法
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
CN108336163B (zh) * 2018-02-08 2019-12-06 浙江晶科能源有限公司 一种p型双面太阳能电池组件
ES2754148A1 (es) * 2018-10-11 2020-04-15 Fund Cener Ciemat Celula solar fotovoltaica y procedimiento de fabricacion
KR20200062785A (ko) * 2018-11-27 2020-06-04 엘지전자 주식회사 태양 전지, 그리고 태양 전지 전극용 페이스트 조성물
CN113380917A (zh) * 2021-01-26 2021-09-10 宣城睿晖宣晟企业管理中心合伙企业(有限合伙) 一种栅线制备方法、异质结电池的制备方法和异质结电池
CN115274878A (zh) * 2021-04-30 2022-11-01 泰州中来光电科技有限公司 一种设有局域层状电极的太阳电池及制备方法和电池组件
CN113937170A (zh) * 2021-10-19 2022-01-14 通威太阳能（成都）有限公司 一种晶硅太阳能电池及其金属化的方法
CN120786985A (zh) * 2025-09-11 2025-10-14 通威太阳能（成都）有限公司 太阳电池及其制备方法、光伏组件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307791A (ja) * 1998-04-22 1999-11-05 Sanyo Electric Co Ltd 太陽電池モジュール
JP2005116906A (ja) * 2003-10-10 2005-04-28 Hitachi Ltd シリコン太陽電池セルとその製造方法
KR20090118056A (ko) * 2007-03-08 2009-11-17 게부르. 쉬미트 게엠베하 운트 코. 태양전지 제조방법 및 이로부터 제조된 태양전지

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751191A (en) * 1987-07-08 1988-06-14 Mobil Solar Energy Corporation Method of fabricating solar cells with silicon nitride coating
JP3497996B2 (ja) * 1998-10-27 2004-02-16 シャープ株式会社 光電変換装置およびその製造方法
JP4458651B2 (ja) * 2000-09-28 2010-04-28 京セラ株式会社 太陽電池装置
JP4711624B2 (ja) 2001-10-26 2011-06-29 アプライド マテリアルズ インコーポレイテッド 銅電極形成アプリケーションのためのａｌｄ窒化タンタル及びアルファ相タンタルの集積
JP4128396B2 (ja) 2002-06-07 2008-07-30 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4401158B2 (ja) 2003-12-16 2010-01-20 シャープ株式会社 太陽電池の製造方法
CN100576578C (zh) 2006-04-20 2009-12-30 无锡尚德太阳能电力有限公司 制备太阳电池电极的方法及其电化学沉积装置
US20080092947A1 (en) * 2006-10-24 2008-04-24 Applied Materials, Inc. Pulse plating of a low stress film on a solar cell substrate
US7704352B2 (en) * 2006-12-01 2010-04-27 Applied Materials, Inc. High-aspect ratio anode and apparatus for high-speed electroplating on a solar cell substrate
KR100974220B1 (ko) * 2006-12-13 2010-08-06 엘지전자 주식회사 태양전지
EP1936698A1 (en) * 2006-12-18 2008-06-25 BP Solar Espana, S.A. Unipersonal Process for manufacturing photovoltaic cells
KR20090019600A (ko) * 2007-08-21 2009-02-25 엘지전자 주식회사 고효율 태양전지 및 그의 제조방법
WO2009064870A2 (en) 2007-11-13 2009-05-22 Advent Solar, Inc. Selective emitter and texture processes for back contact solar cells
US20090139568A1 (en) * 2007-11-19 2009-06-04 Applied Materials, Inc. Crystalline Solar Cell Metallization Methods
EP2220687A1 (en) * 2007-11-19 2010-08-25 Applied Materials, Inc. Solar cell contact formation process using a patterned etchant material
US20090223549A1 (en) 2008-03-10 2009-09-10 Calisolar, Inc. solar cell and fabrication method using crystalline silicon based on lower grade feedstock materials
US7833808B2 (en) * 2008-03-24 2010-11-16 Palo Alto Research Center Incorporated Methods for forming multiple-layer electrode structures for silicon photovoltaic cells
KR20090119259A (ko) 2008-05-15 2009-11-19 한국광기술원 수직형 발광 다이오드 패키지 및 그의 제조방법
KR20100066817A (ko) 2008-12-10 2010-06-18 에스에스씨피 주식회사 태양 전지용 전극의 제조방법, 이를 이용하여 제조된 태양 전지용 기판 및 태양 전지
US8710355B2 (en) * 2008-12-22 2014-04-29 E I Du Pont De Nemours And Company Compositions and processes for forming photovoltaic devices
KR101573934B1 (ko) 2009-03-02 2015-12-11 엘지전자 주식회사 태양 전지 및 그 제조 방법
US8298850B2 (en) * 2009-05-01 2012-10-30 Silicor Materials Inc. Bifacial solar cells with overlaid back grid surface
JP5493096B2 (ja) 2009-08-06 2014-05-14 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101110825B1 (ko) 2009-08-18 2012-02-24 엘지전자 주식회사 이면 접합형 태양 전지 및 그 제조 방법
KR101679452B1 (ko) * 2009-08-19 2016-11-24 파나소닉 아이피 매니지먼트 가부시키가이샤 태양 전지, 태양 전지 모듈 및 태양 전지 시스템
KR101626162B1 (ko) * 2010-04-26 2016-05-31 엘지전자 주식회사 태양 전지 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307791A (ja) * 1998-04-22 1999-11-05 Sanyo Electric Co Ltd 太陽電池モジュール
JP2005116906A (ja) * 2003-10-10 2005-04-28 Hitachi Ltd シリコン太陽電池セルとその製造方法
KR20090118056A (ko) * 2007-03-08 2009-11-17 게부르. 쉬미트 게엠베하 운트 코. 태양전지 제조방법 및 이로부터 제조된 태양전지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573767B2 (en) 2012-06-26 2020-02-25 Lg Electronics Inc. Solar cell
KR20140037999A (ko) * 2012-09-19 2014-03-28 엘지전자 주식회사 태양 전지 및 그의 제조 방법
KR101449336B1 (ko) * 2013-10-25 2014-10-13 희성전자 주식회사 그리드 전극 구조 및 이를 포함하는 화합물 반도체 태양전지의 제조방법
KR20190108887A (ko) * 2018-03-15 2019-09-25 엘지전자 주식회사 화합물 반도체 태양전지 및 이의 제조 방법
WO2020067780A1 (ko) * 2018-09-28 2020-04-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2013526053A (ja) 2013-06-20
US10424685B2 (en) 2019-09-24
WO2012030019A1 (en) 2012-03-08
US8697475B2 (en) 2014-04-15
US20110139243A1 (en) 2011-06-16
US20140116507A1 (en) 2014-05-01
EP2612369B1 (en) 2019-04-17
CN102934236B (zh) 2015-12-02
EP2612369A4 (en) 2017-05-03
US10090428B2 (en) 2018-10-02
US20130025678A1 (en) 2013-01-31
KR101661768B1 (ko) 2016-09-30
US20160155885A1 (en) 2016-06-02
US20180233621A1 (en) 2018-08-16
EP2612369A1 (en) 2013-07-10
CN102934236A (zh) 2013-02-13
JP5844797B2 (ja) 2016-01-20
DE202010018467U1 (de) 2017-01-03
US9972738B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
KR101661768B1 (ko) 태양전지 및 이의 제조 방법
KR101665722B1 (ko) 태양 전지 및 이의 제조 방법
KR101699300B1 (ko) 태양전지 및 이의 제조 방법
KR20120084104A (ko) 태양전지
KR101699301B1 (ko) 양면 수광형 태양전지 모듈
KR101166361B1 (ko) 태양전지
KR20120079592A (ko) 태양전지 및 이의 제조 방법
KR20120037277A (ko) 태양전지 및 이의 제조 방법
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR101708242B1 (ko) 태양전지 및 이의 제조 방법
KR101752404B1 (ko) 태양 전지 및 이의 제조 방법
KR102120120B1 (ko) 태양 전지 및 이의 제조 방법
KR20160108817A (ko) 태양전지

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

A107 Divisional application of patent
AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

L13-X000 Limitation or reissue of ip right requested

St.27 status event code: A-2-3-L10-L13-lim-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20210927

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210927

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000