[go: up one dir, main page]

KR20090119772A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20090119772A
KR20090119772A KR1020097019047A KR20097019047A KR20090119772A KR 20090119772 A KR20090119772 A KR 20090119772A KR 1020097019047 A KR1020097019047 A KR 1020097019047A KR 20097019047 A KR20097019047 A KR 20097019047A KR 20090119772 A KR20090119772 A KR 20090119772A
Authority
KR
South Korea
Prior art keywords
dram
heat
substrate
interposer
bypass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020097019047A
Other languages
English (en)
Other versions
KR101477309B1 (ko
Inventor
이사오 수가야
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20090119772A publication Critical patent/KR20090119772A/ko
Application granted granted Critical
Publication of KR101477309B1 publication Critical patent/KR101477309B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

DRAM(1)의 일측에 배치되어, 이 DRAM에 접합되는 로직 LSI(4)와, DRAM(1)의 타측에 배치되어, DRAM(1) 및 로직 LSI(4)의 열을 방출하기 위한 방열 부재(6)와의 사이에, 그것들의 사이에서 DRAM(1)을 우회하여 뻗는 열 바이패스 경로(5)를 마련한다. 이로 인해, CPU, GPU 등의 로직 LSI로부터 발생하는 열을 효율적으로 방열할 수 있고, 온도 상승이나 온도 분포를 작게 하는 것이 가능한 반도체 장치를 제공할 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것이다.
최근 MPU와 같은 반도체 장치에 있어서는 그 속도가 CPU, GPU 등의 로직 LSI와 DRAM와 같은 메모리와의 사이의 데이터 전송 속도에 의존하게 되어 있다. 데이터 전송 속도를 빠르게 하기 위해, DRAM의 아랫쪽에 로직 LSI를 배치하여, DRAM 및 로직 LSI를 예로 들어 배선 인터페이스인 인터포저(interposer)를 개재시켜 접합하는 것이 알려져 있다. 이와 같은 반도체 장치에서는 DRAM의 윗쪽에 이 DRAM 및 로직 LSI의 열을 방출하기 위한 방열 부재가 배치되어 있다. CPU, GPU 등의 로직 LSI로부터 발생한 열은 인터포저 및 DRAM을 거쳐 방열 부재에 전달되어, 이 방열 부재로부터 방출된다.
그러나 로직 LSI의 열을 방출할 때마다, 이 열의 대부분이 DRAM에 공급되어 버린다. 이 때문에, DRAM의 온도가 DRAM의 허용 최고 온도를 넘어 버리면, DRAM에 이상 동작이 발생한다. 또, DRAM의 온도 분포가 커지면, 열응력이 생겨 소자 특성이 변동되거나, 심한 경우에는 소자가 파손되는 경우가 있다.
본 발명은 이와 같은 사정을 감안하여 이루어진 것으로, 로직 LSI와 같은 기판으로부터 발생하는 열을 효율적으로 방열할 수 있고, 온도 상승이나 온도 분포를 작게 하는 것이 가능한 반도체 장치를 제공하는 것을 과제로 한다.
상기 과제를 달성하기 위해, 본 발명은, 제1 기판과, 이 제1 기판의 일측에 배치되어, 이 제1 기판에 접합되는 제2 기판과, 이 제2 기판의 타측에 배치되어, 상기 제1 및 제2 기판 각각의 열을 방출하기 위한 방열 부재를 구비하고, 상기 제1 기판과 상기 방열 부재 사이에는 그것들의 사이에서 상기 제2 기판을 우회하여 뻗는 열 바이패스 경로가 마련되어 있는 것을 특징으로 한다.
본 발명에 의하면, 제1 기판과 방열 부재 사이에는 그것들의 사이에서 제2 기판을 우회하여 뻗는 열 바이패스 경로가 마련되어 있다. 이로 인해, 제2 기판에 발생한 열의 대부분은 제1 기판에 전달되는 일 없이, 열 바이패스 경로를 거쳐 방열 부재에 전해진다. 이로 인해, 제1 기판을 예로 들어 DRAM으로 구성하고, 제2 기판을 예로 들어 CPU, GPU 등의 로직 LSI로 구성한 경우, 이 로직 LSI로부터 발생하는 열에 의해 DRAM의 온도가 허용값을 초과하거나 DRAM의 온도 분포가 커지는 것을 확실하게 억제할 수 있다. 따라서, 로직 LSI의 열이 DRAM에 공급되는 것에 의해 종래와 같은 이상 동작이나 소자 특성의 변동 등이 발생하는 것을 확실하게 억제할 수 있다.
도 1은 본 발명의 제1 실시 형태인 반도체 장치의 개요를 나타내는 도면이다.
도 2는 본 발명의 제2 실시 형태인 반도체 장치의 개요를 나타내는 도면이 다.
도 3은 본 발명의 제3 실시 형태인 반도체 장치의 개요를 나타내는 도면이다.
도 4는 본 발명의 제4 실시 형태인 반도체 장치의 개요를 나타내는 도면이다.
도 5는 본 발명의 제5 실시 형태인 반도체 장치의 개요를 나타내는 도면이다.
도 6은 본 발명의 제6 실시 형태인 반도체 장치의 개요를 나타내는 도면이다.
부호의 설명
1ㆍㆍㆍ제2 기판(DRAM), 2ㆍㆍㆍ보호 부재(오버 몰드), 3ㆍㆍㆍ인터포저, 4ㆍㆍㆍ제1 기판(로직 LSI), 5ㆍㆍㆍ열 바이패스 경로, 6ㆍㆍㆍ방열 부재(방열 핀), 8ㆍㆍㆍ케이스 부재, 9ㆍㆍㆍ열전달성 액체
이하, 본 발명의 실시 형태의 예를, 도면을 사용하여 설명한다. 도 1은 본 발명의 제1 실시 형태이고, 3 차원 구조를 갖는 반도체 장치(10)에 본 발명을 적용한 예를 나타내는 도면이다. 본 실시예에 관한 반도체 장치(10)는, 도 1에 나타내는 바와 같이, 제1 기판인 DRAM(1)을 구비한다.
DRAM(1)은 도시하지 않은 DRAM 회로 패턴이 형성되고 또 적층된 5매의 반도체 칩(1a)을 갖는다. 각 반도체 칩(1a)은 각각 예를 들어 실리콘으로 이루어진 도 시하지 않은 웨이퍼를, 회로 패턴이 형성된 복수의 영역으로 분리하는 것에 의해 형성된다.
DRAM(1)을 구성하는 복수의 반도체 칩(1a) 중 최하층을 구성하는 반도체 칩(1a)은 이 반도체 칩의 아랫쪽에 배치된 인터포저(3)의 상면(上面; 3a)에 고정되어 있다. 또, 인터포저(3)의 하면(3b)에는 CPU, GPU 등의 제2 기판인 로직 LSI(4)가 고정되어 있다. 이로 인해, DRAM(1) 및 로직 LSI(4)는 인터포저(3)를 개재시켜 서로 접합되어 있다. 로직 LSI(4)는 도시의 예에서는 단일 반도체 칩을 갖는다. 또한, 인터포저(3)는 종래 잘 알려져 있는 바와 같이, DRAM(1)과 로직 LSI(4)의 배선 피치를 조정하기 위한 재배선 기판이다.
또한, 반도체 장치(10)는 DRAM(1)을 보호하기 위한 보호 부재인 오버 몰드(2)를 구비한다. 오버 몰드(2)는 에폭시 수지 및 세라믹 등으로 이루어져, DRAM(1)을 그 윗쪽 및 옆쪽으로부터 덮도록 배치되어 있다. 오버 몰드(2)의 열전도율은 도시의 예에서는 0.7W/m℃이다.
오버 몰드(2) 상에는 DRAM(1) 및 로직 LSI(4)의 열을 방출하기 위한 방열 부재가 배치되어 있다. 방열 부재는 도시의 예에서는 방열 핀(6)으로 구성되어 있다. 방열 핀(6)은 예를 들어 금속 및 세라믹 등으로 형성되어 있다.
본 실시예에 관한 반도체 장치(10)에서는 로직 LSI(4)와 방열 핀(6) 사이에, 그것들의 사이에서 DRAM(1)을 우회하여 뻗는 열 바이패스 경로(5)가 마련되어 있다.
열 바이패스 경로(5)는 제1 바이패스부(7)와, 제2 바이패스부(8)와, 제3 바 이패스부(9)를 갖는다. 각 제1 바이패스부(7), 각 제2 바이패스부(8) 및 제3 바이패스부(9)는 각각 구리나 알루미늄 등으로 형성되어 있다. 각 바이패스부(7, 8, 9)가 각각 구리 등으로 형성된 경우, 각각의 열전도율은 392W/m℃이다.
제1 바이패스부(7)는 도시의 예에서는 원판 형상을 이루고 있고, 인터포저(3)의 하면(3b) 상에 배치되어 있다. 제1 바이패스부(7)의 중심부에는 로직 LSI(4)가 감합(嵌合)하는 감합 구멍(11)이 형성되어 있다.
제2 바이패스부(8)는 도시의 예에서는 일단이 제1 바이패스부(7)의 주연부(周緣部; 7a)에 접속되어, 이 주연부로부터 DRAM(1)을 둘러싸듯이 인터포저(3) 및 오버 몰드(2)의 내부를 방열 핀(6)에 향하여 뻗는 통 형상을 이루고 있다. 제2 바이패스부(8)의 타단인 상단은 방열 핀(6)에 접촉하고 있다.
제3 바이패스부(9)는 로직 LSI(4)로부터 인터포저(3)의 내부를 윗쪽으로 뻗고 추가로 이 인터포저의 내부를 제2 바이패스부(8)를 향하여 뻗는다.
제2 바이패스부(8)의 인터포저(3) 내의 부분 및 제3 바이패스부(9)는, 인터포저(3)에 배선 패턴을 형성하는 수법과 동양(同樣)의 수법으로 인터포저(3)에 형성된다. 또, 제2 바이패스부(8)의 오버 몰드(2) 내의 부분을 형성할 때는, 오버 몰드(2)를 형뜨기에 의해 형성할 때에, 오버 몰드(2)를 형성하는 재료 및 DRAM(1)과 함께, 제2 바이패스부(8)의 상기 부분이 되는 재료를 상기 형에 넣어 경화시킨다.
또한, DRAM(1)에는 수지제의 언더필이 충전되고, 또 반도체 칩(1a) 사이의 열전달을 행하기 위한 열전달용 관통체(서멀 비아)가 마련되어 있으나 도시를 생략하고 있다. 또, 인터포저(3) 중, 및 적층 DRAM(1) 중에는 배선을 행하기 위한 배선 패턴이 형성되어 있으나, 이것도 도시를 생략하고 있다.
로직 LSI(4)에서 발생한 열의 일부는 도 1에 있어서의 로직 LSI(4)의 상면(上面)으로부터 제3 바이패스부(9)에 전달되고, 이 제3 바이패스부를 거쳐 제2 바이패스부(8)에 전달된다. 또, 로직 LSI(4)에서 발생한 열의 일부는 로직 LSI(4)로부터 제1 바이패스부(7)에 전달되고, 이 제1 바이패스부를 거쳐 제2 바이패스부(8)에 전달된다. 제2 바이패스부(8)에 전달된 열은 이 제2 바이패스부를 거쳐 방열 핀(6)에 전달되어, 이 방열 핀으로부터 방열된다. 즉, 로직 LSI(4)에서 발생한 열은 DRAM(1)를 회피하도록 방열 핀(6)에 전달된다. 이 때문에, 로직 LSI(4)의 열이 DRAM(1)에 전달되기 어려워지므로, DRAM(1) 내의 온도 상승 및 온도 분포를 작게 할 수 있다.
이로 인해, 단일 반도체 칩에 비해 열이 들어차기 쉬운 적층체로 이루어진 DRAM(1)에 열이 공급되는 것이 억제되므로, DRAM(1)에 열이 들어차는 것에 의해 DRAM(1)의 온도가 허용값을 넘거나 DRAM(1)의 온도 분포가 커지는 것을 확실하게 억제할 수 있다. 따라서, 로직 LSI(4)의 열이 DRAM(1)에게 공급되는 것에 의해 종래와 같은 이상 동작이나 소자 특성의 변동 등이 발생하는 것을 확실하게 억제할 수 있다.
도 2는 본 발명의 제2 실시 형태인 반도체 장치(10)의 개요를 나타내는 도면이다. 이하의 도면에 있어서는 앞에 나온 도면에 나타난 구성 요소와 같은 구성 요소에는 같은 부호를 붙이고, 그 설명을 생략하는 경우가 있다.
이 실시 형태에 있어서는 열 바이패스 경로(5)의 제2 바이패스부(8)가 오버 몰드(2)의 내부에 형성되지 않고 오버 몰드(2)의 외표면(2a)에 형성되어 있다. 오버 몰드(2)를 형성한 후, 그 외측에 제2 바이패스부(8)를 끼워 넣는 것에 의해 이와 같은 구성으로 할 수 있다.
도 2에 나타내는 예에 의하면, 제2 바이패스부(8)의 외주면(外周面; 8a)의 대부분이 바깥 공기에 접하고 있다. 이로 인해, LSI 로직(4)으로부터 제2 바이패스부(8)에 전달된 열을, 방열 핀(6)으로부터 반도체 장치(10)의 바깥쪽에 방출하는 것과 더불어, 제2 바이패스부(8)로부터 반도체 장치(10)의 바깥쪽에 방출할 수 있다. 이로 인해, LSI 로직(4)의 열을 보다 효율적으로 방출할 수 있다.
또, 도 1에 나타낸 것과 도 2에 나타낸 것을 조합하여, 제2 바이패스부(8)를 오버 몰드(2)의 내부와 표면에 형성하는 것에 의해, 전열(傳熱) 면적을 크게 할 수 있다.
도 3은 본 발명의 제3 실시 형태인 반도체 장치(10)의 개요를 나타내는 도면이다. 본 실시 형태에 있어서는 열 바이패스 경로(5)의 제2 바이패스부(8)의 일부가, 인터포저(3)의 내부에 형성되지 않고 인터포저(3)의 외표면(3a)에 형성되어 있다. 또, 제2 바이패스부(8)는 그 일부와 오버 몰드(2) 사이에 틈새(12)가 형성되도록 배치되어 있다. 인터포저(3)를 형성한 후, 그 외측에 제2 바이패스부(8)의 일부를 끼워 넣는 것에 의해 이와 같은 구성으로 할 수 있다.
도 3에 나타내는 예에 의하면, 제2 바이패스부(8)의 외주면(8a)이 전면적으로 바깥 공기에 접하고 있으므로, LSI 로직(4)의 열을 보다 효율적으로 방출할 수 있다.
또, 제2 바이패스부(8)와 오버 몰드(2) 사이에 틈새(12)가 형성되어 있는 것에 의해, 로직 LSI(4)로부터 제2 바이패스부(8)에 전달된 열이 오버 몰드(2)에 전달되는 것이 방지된다.
또한, 도 1에 나타낸 것과 도 3에 나타낸 것을 조합하여, 제2 바이패스부(8)를 인터포저(3)의 내부와 표면에 형성하는 것에 의해, 전열 면적을 크게 할 수 있다.
도 4는 본 발명의 제4 실시 형태인 반도체 장치(10)의 개요를 나타내는 도면이다. 본 실시 형태에 있어서는 열 바이패스 경로(5)의 제2 바이패스부(8)와 오버 몰드(2) 및 인터포저(3)와의 사이에 틈새(13)가 형성되도록, 제2 바이패스부(8)가 형성되어 있다. 또, 제3 바이패스부(9)의 단부(9a)가 인터포저(3)의 주면(周面; 3a)으로부터 돌출하고 있다. 오버 몰드(2) 및 인터포저(3)를 형성한 후, 그것들을 둘러싸듯이 제2 바이패스부(8)를 배치하고, 이 제2 바이패스부에 제3 바이패스부(9)의 단부(9a)를 접속하는 것에 의해, 이와 같은 구성으로 할 수 있다.
도 4에 나타내는 예에 의하면, 제2 바이패스부(8)의 외주면(8a)이 전면적으로 바깥 공기에 접하고 있으므로, LSI 로직(4)의 열을 보다 효율적으로 방출할 수 있다.
또, 제2 바이패스부(8)와 오버 몰드(2) 및 인터포저(3)와의 사이에 틈새(13)가 형성되어 있는 것에 의해, 로직 LSI(4)로부터 제2 바이패스부(8)에 전달된 열이 오버 몰드(2) 및 인터포저(3)에 전달되는 것이 방지된다.
또, 도 1에 나타낸 것과 도 4에 나타낸 것을 조합하여, 제2 바이패스부(8)가 오버 몰드(2)나 인터포저(3)의 내부에도 형성하는 것에 의해, 전열 면적을 크게 할 수 있다.
이상의 도 1 ~ 도 4에 나타낸 실시 형태에서는 방열 핀(6)이 오버 몰드(2) 상에 배치된 예를 나타내었으나, 이 대신에 적층된 복수의 반도체 칩(1a) 중 최상층을 구성하는 반도체 칩(1a) 상에 방열 핀(6)을 배치하여, 최상층의 반도체 칩(1a)에 접합할 수 있다. 이 경우, 방열 핀(6)을 상기 최상층의 반도체 칩(1a)에 예를 들어 접착제에 의해 접합할 수 있고, 또 복수의 반도체 칩(1a)의 적층 공정에서, 방열 핀(6)을 1층으로 간주하여 상기 최상층의 반도체 칩(1a)에 적층하는 것에 의해 접합할 수 있다.
방열 핀(6)을 DRAM(1)에 상기 적층 공정으로 접합하는 것에 의해, 방열 핀(6)의 조립 작업을 용이하게 실시할 수 있다.
또, 도 1 ~ 도 4에 나타낸 실시 형태에 있어서, 복수의 반도체 칩(1a)을 관통하는 상기한 열전달용 관통체를 방열 핀(6)에 접합시킬 수 있다. 이로 인해, 로직 LSI(4)의 열의 일부가 DRAM(1)에 비록 전달되어도, 그 열을 방열 핀(6)에 상기 열전달용 관통체를 통하여 용이하게 전달할 수 있다. 이로 인해, DRAM(1)의 열을 용이하게 방출할 수 있다.
또한, 도 1 ~ 도 4에 나타낸 실시 형태에 있어서, 열 바이패스 경로(5)를, 구리나 알루미늄 등의 고체로 구성하지 않고, 공동부(空洞部)나 통으로 하여, 그 안에 전열 매체인 액체를 충전하도록 해도 된다. 열 바이패스 경로(5)를 형성하는 열전달체로서 액체를 사용하면, 자연대류(自然對流)에 의해서도 전열이 행해지므 로, 방열의 효율을 향상시킬 수 있다. 또, 열 바이패스 경로(5)를 액체와 고체로 구성하는 것에 의해, 액체 및 개체 사이의 변태(變態)에 의해 전열을 행할 수 있고, 방열의 효율을 향상시킬 수 있다. 또한, 열 바이패스 경로(5)의 제1 바이패스부(7)를, 윗쪽으로 개방한 중공 형상의 것으로 하고, 그 안에 열전달 매체인 액체를 넣는 것에 의해, 전열 특성을 향상시킬 수 있다. 이하, 열 바이패스 경로의 일부 또는 전부에 액체를 사용한 예에 대해 설명한다.
도 5는 본 발명의 제5 실시 형태인 반도체 장치(10)의 개요를 나타내는 도면이다. 본 실시 형태에 있어서는 DRAM(1)과 방열 핀(6) 사이에, 케이스 부재(14)가 배치되어 있다. 케이스 부재(14)는 도시의 예에서는 금속으로 이루어진다. 또, 케이스 부재(14)는 오버 몰드(2)의 표면에 배치되어 있고, 이 오버 몰드 위로부터 그 옆쪽으로 뻗는다. 케이스 부재(14) 안에는 열매체인 열전달성 액체(15)가 충전되어 있다. 방열 핀(6)은 케이스 부재(14)의 오버 몰드(2)로부터 돌출한 부분에 마련되어 있다. 방열 핀(6)의 하면(6a)은 케이스 부재(14) 내에 노출해 있어, 열전달성 액체(15)에 접하고 있다. 또, 열 바이패스 경로(5)의 제2 바이패스부(8)는 케이스 부재(14)에 접속되어 있다.
열 바이패스 경로(5)에 전해진 로직 LSI(4)의 열은 열 바이패스 경로(5)를 거쳐 케이스 부재(14)에 전달되고, 또한 케이스 부재(14) 안의 열전달성 액체(15)를 타고 내려간 후, 열전달성 액체(15)로부터 방열 핀(6)에 전달되어 방열된다.
도 5에 나타내는 예에 의하면, 방열 핀(6)이 오버 몰드(2)의 윗쪽에 배치되지 않고 케이스 부재(14)의 오버 몰드(2)로부터 돌출한 부분에 마련되어 있는 것에 의해, 오버 몰드(2)의 윗쪽에 방열 핀(6)을 배치할 수 없는 경우에도, 도 5에 나타내는 구성을 갖는 반도체 장치(10)를 사용하는 것에 의해, 이와 같은 경우에 대응할 수 있다.
도 6은 본 발명의 제6 실시 형태인 반도체 장치(10)의 개요를 나타내는 도면이다. 본 실시 형태에 있어서는 열 바이패스 경로(5)의 제2 바이패스부(8) 및 제3 바이패스부(9)에 열전달성 액체(9)가 충전되어 있다. 또, 오버 몰드(2)의 측면(2b)에 상기한 케이스 부재(14)가 마련되어 있다. 제3 바이패스부(9) 내와 케이스 부재(14)는 서로 연통하고 있다. 로직 LSI(4)로부터 발생한 열은 제1 바이패스부(7)를 거쳐, 또는 제3 바이패스부(9) 내의 열전달성 액체(9)를 거쳐, 제2 바이패스부(8)에 전해진다. 제2 바이패스부(8)에 전해진 열은 이 제2 바이패스부 내의 열전달성 액체(9)를 거쳐 방열 핀(6)에 전달되어 방열된다.
전술한 바와 같이, 열 바이패스 경로(5)의 제1 바이패스부(7)를, 윗쪽으로 개방한 중공 형상의 것으로 하고, 제2 바이패스부(8)에 연결하여, 제1 바이패스부(7) 안에 열전달 매체인 액체를 넣는 것에 의해, 전열 특성을 향상시킬 수 있다. 이 경우에는 전열 경로의 모두가 액체로 구성된다.
도 1 내지 도 6에 나타내는 예에 의하면, 상기한 바와 같이, DRAM(1)의 아랫쪽에 로직 LSI(4)가 배치되어 있고, 이 로직 LSI 및 DRAM(1)이 인터포저(3)를 통하여 서로 접속되어 있다.
통상, 로직 LSI(4)의 크기는 DRAM(1)의 크기보다 작다. 또, 반도체 장치(10)를 다른 기판에 실장(實裝)할 때, 인터포저(3)의 하면(3b)에 도시하지 않은 복수의 범프라고 칭해지는 단자를 마련하고, 이 각 범프를 각각 상기 기판에 접속한다.
따라서, 본 실시예와 같이, 로직 LSI(4)가 인터포저(3)의 하면(3b)에 마련되어 있는 경우, 인터포저(3)의 크기를 DRAM(1)의 크기와 거의 같게 해도, 인터포저(3)의 하면(3b)에는 상기 복수의 범프를 배치하는 영역이 존재한다.
그러나 인터포저(3)의 상면(3a)에 로직 LSI(4)를 마련하고, 인터포저(3)의 하면(3b)에 DRAM(1)를 마련한 경우, 인터포저(3)의 크기를 DRAM(1)의 크기와 거의 같게 하면, 인터포저(3)의 하면(3b)에는 상기 복수의 범프를 배치하는 영역이 존재하지 않게 된다. 이 때문에, 상기 복수의 범프를 배치하기 위해, 인터포저(3)의 크기를 DRAM(1)의 크기보다 크게 할 필요가 있다. 즉, 로직 LSI(4)가 인터포저(3)의 하면(3b)에 마련되어 있는 경우에 비해, 인터포저(3)의 크기를 크게 할 필요가 있다.
따라서, 본 실시예와 같이, 로직 LSI(4)가 인터포저(3)의 하면(3b)에 마련되어 있는 경우, 로직 LSI(4)가 인터포저(3)의 상면(3a)에 마련되어 있는 경우에 비해, 반도체 장치(10) 전체의 소형화를 도모할 수 있다.
도 1 내지 도 6에 나타내는 예에서는 DRAM(1)이 복수의 반도체 칩(1a)으로 이루어진 예를 나타내었으나, 이 대신에 단일 반도체 칩(1a)으로 이루어진 DRAM을 본 발명에 적용할 수 있다. 또, 로직 LSI(4)가 단일 반도체 칩으로 이루어진 예를 나타내었으나, 이 대신에 복수의 반도체 칩으로 이루어진 로직 LSI를 본 발명에 적용할 수 있다.
또, 도 1 내지 도 6에 나타내는 예에서는 반도체 장치(10)가 DRAM(1)을 구비 하는 예를 나타내었으나, 이 대신에 또는 이에 덧붙여, 예를 들어 CPU, GPU 등과 같이 DRAM(1) 이외의 기판을 구비하는 반도체 장치에 본 발명을 적용할 수 있다. 이 경우, CPU 및 GPU를 본 실시예에 관한 DRAM(1)과 같이 복수의 반도체 칩을 적층하는 것에 의해 형성할 수 있다.
본 발명은 로직 LSI와 같은 기판으로부터 발생하는 열을 효율적으로 방열할 수 있고, 온도 상승이나 온도 분포를 작게 하는 것이 가능한 반도체 장치를 제공할 수 있다.

Claims (9)

  1. 제1 기판과, 이 제1 기판의 일측에 배치되어, 이 제1 기판에 접합되는 제2 기판과, 이 제2 기판의 타측에 배치되어, 상기 제1 및 제2 기판 각각의 열을 방출하기 위한 방열 부재를 구비하고, 상기 제1 기판과 상기 방열 부재 사이에는 그것들의 사이에서 상기 제2 기판을 우회하여 뻗는 열 바이패스 경로가 마련되어 있는 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 제2 기판의 적어도 측면을 덮도록 배치되는 보호 부재를 추가로 구비하고, 상기 열 바이패스 경로는 상기 보호 부재의 내부와 표면의 적어도 한쪽에 마련되어 있고, 상기 보호 부재의 열전도율보다 높은 열전도율을 갖는 재료로 이루어진 것을 특징으로 하는 반도체 장치.
  3. 청구항 2에 있어서,
    상기 열 바이패스 경로는 상기 보호 부재와의 사이에 틈새가 형성되도록 배치되어 있는 것을 특징으로 하는 반도체 장치.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이에 배치되어, 상기 양 기판을 서로 접속 하기 위한 인터포저(interposer)를 추가로 구비하고, 상기 열 바이패스 경로의 일부는 상기 인터포저의 내부와 표면의 적어도 한쪽에 마련되어 있는 것을 특징으로 하는 반도체 장치.
  5. 청구항 4에 있어서,
    상기 열 바이패스 경로는 상기 인터포저와의 사이에 틈새가 형성되도록 배치되어 있는 것을 특징으로 하는 반도체 장치.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 열 바이패스 경로는 고체인 것을 특징으로 하는 반도체 장치.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 열 바이패스 경로 내의 적어도 일부에, 액체가 봉입(封入)되어 있는 것을 특징으로 하는 반도체 장치.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 제2 기판과 상기 방열 부재 사이에는 액체가 봉입된 케이스 부재가 배치되어 있고, 상기 열 바이패스 경로는 상기 케이스 부재에 접속되어 있는 것을 특징으로 하는 반도체 장치.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 제1 기판 및 상기 제2 기판의 적어도 한쪽은 적층된 복수의 반도체 칩을 갖는 것을 특징으로 하는 반도체 장치.
KR1020097019047A 2007-03-06 2008-03-03 반도체 장치 Active KR101477309B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007055354 2007-03-06
JPJP-P-2007-055354 2007-03-06
JPJP-P-2007-091082 2007-03-30
JP2007091082 2007-03-30

Publications (2)

Publication Number Publication Date
KR20090119772A true KR20090119772A (ko) 2009-11-19
KR101477309B1 KR101477309B1 (ko) 2014-12-29

Family

ID=39738212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019047A Active KR101477309B1 (ko) 2007-03-06 2008-03-03 반도체 장치

Country Status (5)

Country Link
US (2) US8183686B2 (ko)
JP (1) JP5521546B2 (ko)
KR (1) KR101477309B1 (ko)
TW (1) TWI456712B (ko)
WO (1) WO2008108335A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045374A (ko) * 2016-10-19 2019-05-02 마이크론 테크놀로지, 인크 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154116B2 (en) * 2008-11-03 2012-04-10 HeadwayTechnologies, Inc. Layered chip package with heat sink
US9153520B2 (en) 2011-11-14 2015-10-06 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US9136202B2 (en) * 2012-04-17 2015-09-15 Qualcomm Incorporated Enhanced package thermal management using external and internal capacitive thermal material
CN104053337A (zh) * 2013-03-15 2014-09-17 君瞻科技股份有限公司 具散热功能的电子装置及其散热模块
US10541229B2 (en) 2015-02-19 2020-01-21 Micron Technology, Inc. Apparatuses and methods for semiconductor die heat dissipation
WO2023085672A1 (ko) * 2021-11-12 2023-05-19 삼성전자주식회사 열 전도성 계면 물질을 수용하는 인쇄 회로 기판 구조체를 포함하는 전자 장치
US12317407B2 (en) 2021-11-12 2025-05-27 Samsung Electronics Co., Ltd. Electronic device including printed circuit board structure including thermal interface material

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336052A (ja) 1986-07-30 1988-02-16 Aisin Seiki Co Ltd スタ−リング機関の高温熱交換器
JPS6336052U (ko) * 1986-08-27 1988-03-08
JPH07235633A (ja) * 1994-02-25 1995-09-05 Fujitsu Ltd マルチチップモジュール
JPH0878616A (ja) 1994-09-02 1996-03-22 Fujitsu Ltd マルチチップ・モジュール
JPH0878618A (ja) * 1994-09-08 1996-03-22 Fujitsu Ltd マルチチップモジュール及びその製造方法
TW367436B (en) * 1997-11-19 1999-08-21 Sun Tai Lin Heat pipes radiator
JP2002110869A (ja) * 2000-09-26 2002-04-12 Toshiba Corp 半導体装置
JP3842759B2 (ja) * 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
JP2005166752A (ja) * 2003-11-28 2005-06-23 Ngk Spark Plug Co Ltd 半導体部品の冷却装置及び冷却装置付き半導体部品
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
JP4086068B2 (ja) * 2004-12-27 2008-05-14 日本電気株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045374A (ko) * 2016-10-19 2019-05-02 마이크론 테크놀로지, 인크 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체
US11239095B2 (en) 2016-10-19 2022-02-01 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill

Also Published As

Publication number Publication date
US8878358B2 (en) 2014-11-04
WO2008108335A1 (ja) 2008-09-12
TW200839978A (en) 2008-10-01
JP5521546B2 (ja) 2014-06-18
US20120205792A1 (en) 2012-08-16
US8183686B2 (en) 2012-05-22
JPWO2008108335A1 (ja) 2010-06-17
TWI456712B (zh) 2014-10-11
KR101477309B1 (ko) 2014-12-29
US20100102441A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
KR102372300B1 (ko) 스택 패키지 및 그 제조 방법
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
US20140133105A1 (en) Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
CN1493088B (zh) 集成电路封装压力释放装置和方法
US20130093073A1 (en) High thermal performance 3d package on package structure
US10096534B2 (en) Thermal performance of logic chip in a package-on-package structure
KR20090119772A (ko) 반도체 장치
KR20120010616A (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
CN111081649A (zh) 半导体封装
KR102170197B1 (ko) 패키지 온 패키지 구조들
CN107393836B (zh) 芯片封装方法及封装结构
KR20090127278A (ko) 반도체 장치 및 이 반도체 장치의 제조 방법
US20140167216A1 (en) Low-profile chip package with modified heat spreader
JP2016063178A (ja) 半導体装置及びその製造方法
KR102228461B1 (ko) 반도체 패키지 장치
EP3024022B1 (en) Packaging substrate with block-type via and semiconductor packages having the same
JP2011035352A (ja) 半導体装置
CN103050455A (zh) 堆叠封装结构
JP7711324B2 (ja) ダイレベルキャビティヒートシンク
JP7775474B2 (ja) 選択的ヒートシンク
JP5125185B2 (ja) 半導体装置
WO2014171403A1 (ja) 半導体装置
JP2019075423A (ja) 半導体装置

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 12