[go: up one dir, main page]

CN213752684U - 具有竖直热管理的堆叠式硅封装组件 - Google Patents

具有竖直热管理的堆叠式硅封装组件 Download PDF

Info

Publication number
CN213752684U
CN213752684U CN202023048657.5U CN202023048657U CN213752684U CN 213752684 U CN213752684 U CN 213752684U CN 202023048657 U CN202023048657 U CN 202023048657U CN 213752684 U CN213752684 U CN 213752684U
Authority
CN
China
Prior art keywords
die
package assembly
chip package
integrated circuit
circuit die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202023048657.5U
Other languages
English (en)
Inventor
G·里法伊·艾哈迈德
S·瑞玛林嘉
J·S·甘地
C·W·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Application granted granted Critical
Publication of CN213752684U publication Critical patent/CN213752684U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请提供一种芯片封装组件，所述组件利用多个电浮动式裸片外传热柱以用于改进热管理。在一个示例中，提供一种芯片封装组件，其包括衬底、第一集成电路(IC)裸片以及第一多个电浮动式裸片外传导柱。所述衬底具有第一表面和相对的第二表面。所述第一集成电路(IC)裸片具有第一表面和相对的第二表面。所述第一IC裸片的第二表面安装到所述衬底的第一表面。所述第一多个电浮动式裸片外传导柱从所述第一IC裸片的第一表面延伸，以提供远离所述第一IC裸片的传热路径。

Description

具有竖直热管理的堆叠式硅封装组件
技术领域
本申请的实施例大体上涉及芯片封装组件，尤其是涉及包括如下部件的芯片封装组件：安置于封装衬底或插入件上的至少一个集成电路(IC)裸片(die)和从IC裸片的上部表面延伸的多个裸片外(extra-die)传热柱。
背景技术
电子装置(例如平板计算机、计算机、复印机、数码相机、智能电话、控制系统、自动取款机及其它)采用的电子组件通常充分利用芯片封装组件以提升性能并获得更高的组件密度。常规芯片封装方案通常利用封装衬底，其通常与硅穿孔(TSV)插入件结合以使多个集成电路(IC)裸片(die)能够被安装到单个封装衬底。IC裸片可包含存储器、逻辑或其它IC装置。
在芯片封装组件中，提供充分的热管理已变得越来越具有挑战性。未能提供充分的冷却通常会导致使用寿命缩短，甚至会导致装置故障。在多个裸片竖直堆叠于单个封装组件的衬底上的应用中，热管理尤其可能存在问题。在此类应用中，较接近衬底布置的IC裸片通常不具有传出封装组件的良好传热路径。缺乏从竖直IC堆叠的这些中间和下部IC裸片去除热量的高效路径通常会使这些裸片在极接近于热结温度限值的温度下运行。因此，例如由空调故障引起的小幅环境温度波动可能会很快导致超过热结温度限值，从而导致装置故障或系统停机。
因此，需要具有改进型热管理的芯片封装组件。
实用新型内容
提供一种芯片封装组件和一种用于制造芯片封装组件的方法，所述组件和方法利用多个电浮动式裸片外传热柱，以改进热管理。在一个示例中，提供一种芯片封装组件，其包括衬底、第一集成电路(IC)裸片以及第一多个电浮动式裸片外传导柱。所述衬底具有第一表面和相对的第二表面。所述第一集成电路(IC)裸片具有第一表面和相对的第二表面。所述第一IC裸片的第二表面安装到所述衬底的第一表面。所述第一多个电浮动式裸片外传导柱从所述第一IC裸片的第一表面延伸，以提供远离所述第一IC裸片的传热路径。
在另一示例中，提供一种芯片封装组件，其包括衬底、第一和第二集成电路(IC)裸片、第一和第二多个电浮动式裸片外传导柱以及封盖。所述衬底具有第一表面和相对的第二表面。所述第一IC裸片具有第一表面和相对的第二表面。所述第一IC的第二表面安装到所述衬底的第一表面。所述第一多个裸片外传导柱中的每一个裸片外传导柱具有接触所述第一IC裸片的第一表面的第一端且延伸到第二端。所述第二IC裸片也具有第一表面和相对的第二表面。所述第二IC的第二表面在所述第一IC裸片的第一表面上方安装在所述第一多个裸片外传导柱之间。所述第二多个电浮动式裸片外传导柱中的每一个电浮动式裸片外传导柱也具有接触所述第二IC裸片的第一表面的第一端且延伸到第二端。所述封盖具有面向所述第一IC裸片的第一表面和所述第二IC裸片的第一表面的表面，所述封盖的表面布置成邻近所述第一多个裸片外传导柱的第二端和所述第二多个裸片外传导柱的第二端。所述第一多个裸片外传导柱和所述第二多个裸片外传导柱提供所述封盖与所述第一和第二IC裸片的第一表面之间的传热路径。
在另一示例中，提供一种用于制造芯片封装组件的方法，所述方法包括：将第一集成电路(IC)裸片安装到衬底，所述第一IC裸片具有从所述第一IC裸片的背对所述衬底的侧部延伸的第一多个电浮动式裸片外传导柱；以及在从所述第一IC裸片背对所述衬底延伸的所述第一多个裸片外传导柱之间将第二IC裸片安装到所述第二IC裸片。
在另一示例中，提供一种芯片封装组件，其包括衬底、第一集成电路(IC)裸片、第一多个电浮动式裸片外传导柱以及传导部件。所述衬底具有第一表面和相对的第二表面。所述第一集成电路(IC)裸片具有第一表面和相对的第二表面。所述第一IC的第二表面安装到所述衬底的第一表面。所述第一IC裸片的第一表面具有沿着至少一个边缘形成的凹部。所述第一多个电浮动式裸片外传导柱从所述第一IC裸片的第一表面延伸，以提供远离所述第一IC裸片的传热路径。所述传导部件布置在所述凹部中。
在另一示例中，提供一种芯片封装组件，其包括衬底、第一和第二集成电路(IC)裸片、第一和第二多个电浮动式裸片外传导柱以及传导部件。所述衬底具有第一表面和相对的第二表面。所述第一IC裸片具有第一表面和相对的第二表面。所述第一IC的第二表面安装到所述衬底的第一表面。所述第一多个裸片外传导柱中的每一个裸片外传导柱具有接触所述第一IC裸片的第一表面的第一端且延伸到第二端。所述第二IC裸片也具有第一表面和相对的第二表面。所述第二IC的所述第一表面具有沿着至少一个边缘的凹部。所述第二IC的第二表面在所述第一IC裸片的第一表面上方安装在所述第一多个裸片外传导柱之间。所述第二多个电浮动式裸片外传导柱中的每一个电浮动式裸片外传导柱也具有接触所述第二IC裸片的第一表面的第一端且延伸到第二端。所述传导部件布置在所述凹部中。
在另一示例中，提供一种用于制造芯片封装组件的方法，其包括：将第一集成电路(IC)裸片安装到衬底，所述第一IC裸片具有从所述第一IC裸片的背对所述衬底的侧部延伸的第一多个电浮动式裸片外传导柱；在从所述第一IC裸片背对所述衬底延伸的所述第一多个裸片外传导柱之间将第二IC裸片安装到所述第二IC裸片，所述第二IC的第一表面具有沿着至少一个边缘的凹部；以及将传导部件布置在所述凹部中。
附图说明
为了可以详细地理解本申请的上述特征的方式，可以通过参考实施例来对上文简要概括的本申请进行更特定的描述，所述实施例中的一些实施例将在附图中加以说明。然而，应注意，附图仅说明本申请的典型实施例，且因此不应被视为限制本申请的范围，这是因为本申请可以允许其它同等有效的实施例。
图1为芯片封装组件的示意性截面图，其具有从集成电路(IC)裸片的顶部表面延伸的多个裸片外传热柱。
图2为图1的芯片封装组件的部分示意性截面图，其说明从一个IC的顶部表面且在另一IC裸片外部延伸的裸片外传热柱的示例性几何布置。
图3为另一芯片封装组件的示意性截面图，其具有从IC裸片的顶部表面延伸的多个裸片外传热柱。
图4为另一芯片封装组件的示意性截面图，其具有从一个或多个IC裸片的顶部表面延伸的多个裸片外传热柱。
图5到7为用于制造具有裸片外传热柱的芯片封装组件的各种方法的流程图。
为了帮助理解，在可能的情况下，使用相同的附图标记来指定图中共有的相同元件。预期可以将一个实施例的元件有益地并入到其它实施例中。
具体实施方式
提供利用多个电浮动式裸片外传热柱的芯片封装组件和用于制造所述芯片封装组件的方法，其中所述多个电浮动式裸片外传热柱(heat transfer post)从一个或多个集成电路(IC)裸片的上部表面延伸。本文中所描述的芯片封装组件包括布置在衬底上的至少一个集成电路(IC)裸片。衬底可以是插入件(interposer)和/或封装衬底。形容词“裸片外”(extra-die)是指柱并不连接到IC裸片的功能电路(接地、功率、数据)并相对于IC裸片的功能电路电浮动(electrically floating)。裸片外传热柱从IC裸片的上部表面竖直地提供稳定的传热路径，因此改进了IC裸片的热管理，且因此改进了芯片封装组件的热管理。对于通过一个或多个其它IC裸片而与芯片封装组件的封盖分离的IC裸片来说，使用裸片外传热柱移除热量尤其有效。有利地，裸片外传热柱增强了芯片封装组件内部的竖直传热，因此改进了芯片封装组件的可靠性和性能。此外，裸片外传热柱可以被布置以增强跨越整个芯片封装组件的传热(例如通过相对于另一区域在一个区域上使用较多的柱)，因此减少了可能诱发翘曲或使IC裸片的温度控制不充分的热斑。另外，裸片外传热柱从布置在IC裸片竖直堆叠的中间和底部的IC裸片去除热量的能力显著减少了芯片封装组件内部的热耦合和温度升高，这有利地提高了电迁移(EM)寿命。
现在转向图1，说明芯片封装组件100的示意性截面图，其中芯片封装组件100具有从一个或多个集成电路(IC)裸片106的顶部表面142延伸的多个裸片外传热柱110。芯片封装组件100还包含封盖102、插入件104和封装衬底108。尽管图1中示出了三个IC裸片106，但IC裸片的总数目范围可以介于一个到芯片封装组件100内可以装配的任意数目。
裸片外传热柱110限定传出芯片封装组件100的传热路径的主要部分。以下述配置使用裸片外传热柱110尤其有利：较接近封盖102的裸片106具有比下面的裸片106更小的投影面积，因此允许裸片外传热柱110接触下面的裸片106的顶部表面142，而下面的裸片通常具有在最大运行温度下或接近最大运行温度下运行的风险。可以用于芯片封装组件100中的IC裸片106的示例包括但不限于可编程逻辑装置(例如现场可编程门阵列FPGA)、存储器装置(例如高带宽存储器HBM)、光学装置、处理器或其它IC逻辑结构。IC裸片106中的一个或多个裸片可以任选地包括光学装置，例如光电检测器、激光器、光源等。
每一个IC裸片106都包括与顶部表面142相对布置的底部表面140。底部表面140和顶部表面142不是必然表示裸片106的现用侧(active side)和衬底侧(substrate side)。预期的是，安装到第二IC裸片106的顶部表面142的一个裸片106的底部表面140可使得每一裸片106的现用侧面向同一方向或面向相反方向。例如，一个裸片106的现用侧可以直接安装到邻近裸片106的现用侧。
最上部IC裸片106的顶部表面142面向封盖102，而最上部IC裸片106的底部表面140面向最下部IC裸片106的顶部表面142。暴露在裸片106的底部表面140上的接触垫(contact pad)由焊料连接件118或其它合适的电连接件耦合到暴露在邻近的下部IC裸片106的顶部表面142上的接触垫。
最上部IC裸片106的顶部表面142邻近于封盖102，而最下部IC裸片106的底部表面140邻近于插入件104。最下部裸片106的底部表面140由焊料连接件118或其它合适的电连接件耦合到插入件104的顶部表面138。最上部裸片106的顶部表面142面向封盖102的底部表面144。热界面材料(TIM)(未示出)可以布置在最上部IC裸片106(即，最接近封盖102的裸片106)的顶部表面142与封盖102的底部表面144之间，以增强其间的传热。在一个示例中，TIM可以是热凝胶或热环氧树脂，例如封装组件附接粘合剂。
在一些实施中，封盖102是由刚性材料制造的。在其它实施中，尤其在期望利用封盖102接收通过柱110从IC裸片106传输的热量时，封盖102是由导热材料制造的，例如不锈钢、铜、镀镍铜或铝以及其它合适的材料。散热片(未示出)可以任选地安装到封盖102的顶部表面146。因此，封盖102以及裸片外传热柱110是传热路径的一部分，其中所述传热路径被设计成将较多热量传出芯片封装组件100。
封盖102可以结构性地耦合到封装衬底108以增大芯片封装组件100的刚度。任选地，可以利用加强件120将封盖102结构性地耦合到封装衬底108。在被使用时，加强件120可以由陶瓷、金属或其它各种无机材料制成，例如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(SiN)、硅(Si)、铜(Cu)、铝(Al)和不锈钢以及其它材料。加强件120也可以由例如覆铜层压物的有机材料制成。
IC裸片106的功能电路通过焊料连接件118连接到插入件104的电路。插入件104的电路类似地连接到封装衬底108的电路。在图1中描绘的示例中，插入件104的底部表面136由焊料连接件118或其它合适的连接件电地且机械地耦合到封装衬底108的顶部表面134。
芯片封装组件100可以安装到印刷电路板(PCB)116以形成电子装置150。以此方式，封装衬底108的电路经由焊球122或其它合适的连接件耦合到封装衬底108的电路。在图1中描绘的示例中，封装衬底108的底部表面132由焊球122电地且机械地耦合到PCB的顶部表面130。
电介质填料112布置在插入件104上，至少横向地外切裸片106。电介质填料112也可以抵靠插入件104包封裸片106。电介质填料112向封装组件100提供额外的刚度，同时也保护IC裸片106之间的焊料连接件118。电介质填料112可以是环氧树脂基材料或其它合适的材料。电介质填料112可以另外包括其他填料，例如无机填料(如二氧化硅SiO2)。在一个示例中，电介质填料112可以具有介于约20到40ppm/摄氏度之间的CTE、介于约5到20帕斯卡-秒之间的粘度和介于约6到15帕斯卡(Pa)之间的杨氏模量。
在一个示例中，在固化之前，电介质填料112具有适于流入并填充在裸片106的底部表面140和插入件104的顶部表面138之间的、围绕焊料连接件118的间隙空间的粘度。替代地，单独的底部填充材料可以用于填充裸片106的底部表面140与插入件104的顶部表面138之间的、围绕焊料连接件118的间隙空间，而电介质填料112布置在底部填充物上方且填充邻近裸片106之间的间隙空间。
裸片外传热柱110延伸穿过电介质填料112，且提供至少一个IC裸片106的顶部表面142与封盖102的底部表面144之间的稳定传导性传热路径。可以在柱110与封盖102之间利用TIM，以提供柱110与封盖102的底部表面144之间的稳定传热界面。
柱110大体上由导热材料形成，该导热材料被选定以提供封盖102与IC裸片106的顶部表面142之间的良好传热。导热材料可以是单个固体块或包括多个元素，例如粉末、金属丝或离散形状以及其它形式。导热材料可以是焊膏、金属纤维、金属粉末、金属粒子、金属球、导热粘合剂或其它合适的导热材料。在一个示例中，导热材料为金属，例如铜、金、银、钛或其它合适的金属。在另一示例中，导热材料包括多个铜球，所述铜球填充孔，所述孔形成于界定柱110的电介质填料112中。在又一示例中，导热材料包括镀覆或以其它方式布置在种晶层(seed layer)上的块状金属。例如，块状金属可以是镀覆在铜或钛种晶层上的铜。在又一示例中，铜球(或填充柱110中的孔的其它传导材料)之间的间隙空间可以被填充TIM或其它传热材料。
柱110可以具有任何合适的截面轮廓，其长度大致等于或长于裸片106的高度。在一个示例中，柱110的截面轮廓是圆形的。可以选择柱110的数目、大小、密度和位置，以在封盖102与插入件104之间提供期望的传热分布，例如补偿相比另一裸片106产生较多热量的一个裸片106。虽然不是必需的，但柱110的轴向定向为大体上垂直于IC裸片106的顶部表面142的平面。
柱110的长度大致等于或大于IC裸片106的厚度。一些柱的长度可以等于或大于覆盖在表面142的IC裸片106的厚度总和，其中柱110布置在表面142。
图2为图1的芯片封装组件100的部分示意性截面图，其说明从一个IC裸片106的顶部表面142且在上覆的IC裸片106外部延伸穿过电介质填料112的裸片外传热柱110的示例性几何布置。在图2描绘的示例中，由附图标记210表示的IC裸片106上覆于由附图标记212表示的IC裸片106，即前者较接近封盖102。因此，下部的IC裸片212的顶部表面142的一部分暴露在上覆的IC裸片210的侧部202外。下部的IC裸片212的顶部表面142的暴露部分提供裸片外传热柱110可以接触的表面，因此提供从下部的IC裸片212到封盖102的、不干扰上覆的IC裸片210的向上的导热传热路径。
在图2中描绘的示例中，裸片外传热柱110包括安置在IC裸片210、212的邻近短侧部202、204之间的柱206。安置于邻近侧部202、204之间的柱206的数目可以为一个到任意期望的数目。柱206大体上由电介质填料112环绕。
任选地，在替代实施例中或另外的实施例中，裸片外传热柱110包括安置在IC裸片210、212的邻近短侧部202、204之间的柱208。安置在邻近侧部202、204之间的柱208的数目可以为一个到任意期望的数目。柱208也大体上由电介质填料112环绕。
柱206、208大体上与IC裸片212的顶部表面142保持良好的热接触。可以通过在柱206、208与IC裸片212的顶部表面142之间布置TIM或其它良好的导热材料来维持柱206、208与IC裸片212的顶部表面142之间的良好热接触。也可以通过在IC裸片212的顶部表面142上直接布置柱206、208来维持良好的热接触。例如，可以通过形成于电介质填料112中的孔将柱206、208镀覆到IC裸片212的顶部表面142上。孔可以以任何合适方式形成于电介质填料112中，例如蚀刻、激光钻孔、钻孔或其它技术。
换句话说，柱206、208安置在上覆于IC裸片106的一个IC裸片外部，且在电介质填料112的面向加强件120的外边缘内部(如图1中所示)。可以选择柱206、208的位置、大小和密度，以增强期望位置的传热并控制芯片封装组件100的翘曲。
图3为安置于IC裸片106的顶部表面142与封盖102的底部表面144之间的裸片外传热柱110的一个示例的示意性部分截面图。柱110安置于孔302中，孔302延伸穿过电介质填料112。可以在布置柱110之前在电介质填料112中形成孔302。例如，可以通过蚀刻、激光钻孔、压印、热成形、机械钻孔或其它合适的方法来形成孔302。替代地，可以在柱110布置在IC裸片106的顶部表面142上之后形成孔302。例如，可以在先前形成的柱110周围形成电介质填料112，如通过在先前形成的柱110周围模制填料112或通过其它合适的技术。
在图3中所描绘的实施例中，柱110包括块状导体306，块状导体306在IC裸片106的顶部表面142与封盖102之间延伸。块状导体306可以是填充或镀覆在孔302内的金属。在一个示例中，块状导体306为化学镀铜或电镀铜。块状导体306可以直接形成在插入件104的顶部表面138上。任选地，种晶层304可以形成在IC裸片106的顶部表面142上，且块状导体306通过电镀形成在种晶层304上。对于在孔302内的块状导体306的化学镀层来说，使用种晶层304并非是必需的。尽管未示出，但可以另外沿着孔302的侧壁形成种晶层304。
一旦块状导体306形成在孔302中，TIM即被布置在块状导体306上，以提供柱110与封盖102之间的良好传热界面，从而有利地改进芯片封装组件100的传热性能。任选地，TIM可以布置在柱110与IC裸片106的顶部表面142之间的孔302中，以提供柱110与IC裸片106之间的良好传热界面。
图4为另一芯片封装组件400的示意性截面图具，其具有从一个或多个集成电路(IC)裸片106的顶部表面142延伸的多个裸片外传热柱110。芯片封装组件400还包含封盖102、插入件104和封装衬底108。除了最接近封盖102的IC裸片106的顶部表面142包括凹部402之外，芯片封装组件400基本上与上文所描述的芯片封装组件100相同，其中所述凹部402沿着至少一个边缘形成，该至少一个边缘界定在IC裸片106的侧部404与顶部表面142的相交处，其中IC裸片106被配置成接受安置于凹部402中的传导部件406。传导部件406连接到从下面的IC裸片106向上延伸的裸片外传导柱110中的一个或多个裸片外传导柱，且为传热路径的一部分，所述传热路径被设计成将较多热量传到封盖102并传出芯片封装组件100。
在图4的示例中，传导部件406为导热板材、箔片和其它合适的导热结构。例如，传导部件406可以是金属板，例如金、银、钛或铜板。传导部件406具有与最上部IC裸片106(即最接近封盖102的IC裸片)的侧部404重叠的内边缘408。传导部件406可以从内边缘408延伸到外边缘440，以在至少两个或更多个IC裸片106的顶部表面142上方延伸。
在一个示例中，传导部件406具有环形的形状。在具有环形的形状时，传导部件406的内边缘408与最上部的IC裸片106的全部四个侧部404重叠。换句话说，传导部件406的内边缘408驻留在形成于最上部IC裸片106的四个侧部404中的每个侧部404中的凹部402的部分。替代地，传导部件406的内边缘408可以驻存在最上部IC裸片106的仅一个、两个或三个侧部404中的凹部402内。
传导部件406包括顶部表面410和底部表面412。传导部件406的顶部表面410面向封盖102。在图4中描绘的示例中，TIM 414布置在传导部件406的顶部表面410与封盖102之间，以增强其间的传热。传导部件406的底部表面412的内部416与形成在IC裸片106中的凹部402相接触。传导部件406的底部表面412的外部418与电介质填料112和裸片外柱110的上端相接触。
传导部件406的外边缘440布置在最上部IC裸片106的侧部404的外部，且延伸到或至少接近于直接布置在最上部IC裸片106下方的IC裸片106的侧部404横向上方的位置。在两个或更多个IC裸片106布置在最上部IC裸片106下方时，传导部件406的外边缘432布置在直接位于最上部IC裸片106下方的IC裸片106的侧部404外部，即延伸超出所述侧部404。
裸片外柱110可以如上文所描述般制造或通过另一合适的技术来制造。裸片外柱110可以布置成与最上部IC裸片106的所有侧部404上的传导部件406相接触。替代地，裸片外柱110可以布置成与最上部IC裸片106的至少一对相对侧部404上的传导部件406相接触。在又一示例中，裸片外柱110可以布置成与最上部IC裸片106的至少一个或三个侧部404上的传导部件406相接触。裸片外柱110大体上由电介质填料112横向环绕。
类似于上文所描述的芯片封装组件100，裸片外柱110布置在延伸穿过电介质填料112的孔302中。裸片外柱110可以布置在孔302中，孔302与最上部IC裸片106下方的IC裸片106中的一个或多个或甚至所有下方的IC裸片的顶部表面142直接接触。任选地，粉末、金属丝、离散金属形状、焊膏、金属纤维、金属粉末、金属粒子、金属球和导热粘合剂可以布置于柱110与最上部IC裸片106下方的IC裸片106的顶部表面142之间。
替代地，芯片封装组件100、400上利用的一个或多个裸片外柱110呈以下配置的物体形式：配置成在物体的末端之间提供高的传热速率。高传热速率的物体使用超导热性质在物体的末端之间传递热量。高传热速率的物体可包括：(1)物体内的振动和接触粒子以传递热量，例如工业金刚石，或(2)物体内的移动粒子(通过提供两个被动的流功能)，例如热管，或(3)具有强制性流动移动性的移动粒子(通过在物体内引入的流体循环，其将从外部物体泵送(即，封装外部的泵))。在图4中描绘的示例中，一个或多个裸片外柱110中的一个或多个被配置为呈热管420形式的高传热速率物体。热管420包括具有第一端424和第二端426的密封管道422。管道422包括其中布置相变材料430的密封空腔428。在运行时，与导热固体表面(即管道422的第一端424)接触的呈液相的相变材料430通过吸收来自下方裸片106中的一个的顶部表面142的热量而变成蒸汽。蒸汽(例如，相变材料430)接着在空腔428内部从管道422的第一端424行进到到冷界面(即管道422的第二端426)，且冷凝回液体——从而通过TIM将潜热释放到封盖102中，如图1中所示，或通过TIM 414将潜热释放到传导部件406中并最终释放到封盖102，如图4中所示。呈液体形式的相变材料430接着通过毛细作用和/或重力返回到管道422的第一端424处的热界面，且重复上述循环。由于沸腾和冷凝的极高传热系数，裸片外柱110在下方裸片106的顶部表面142与封盖102的底部表面144之间高度有效且高效地传导热量，以有利地改进芯片封装组件100、400的传热性能。
图5为用于制造芯片封装组件方法500的流程图，例如但不限于上文所描述的芯片封装组件100、400。方法500在操作502处开始：将第一IC裸片的第一侧部安装到载体。仅在初始制造操作期间利用载体，且因此载体被可去除地附接到裸片106的顶部表面142。在一个示例中，使用可释放压敏性粘合剂将最上部裸片106的顶部表面142附接到载体。
在操作504处，在第二IC裸片的第一侧部上形成裸片外柱。裸片外柱大体上形成为使第二IC裸片的第一侧部的中心区域没有柱。在一个示例中，裸片外柱包括布置在种晶层上方的块体层。可以使用化学气相沉积、物理气相沉积、喷墨打印或其它合适技术来布置种晶层。种晶层为随后布置在种晶层上的金属材料(例如，块体层)提供粘合层。在一个示例中，种晶层和块体层是由铜制造的。可以使用化学镀、电镀、化学气相沉积、物理气相沉积或其它合适的技术在种晶层上布置块状导体。
替代地，可以通过在第二IC裸片的第一侧部上布置导热材料来实现操作504。例如，呈高传热速率的物体、热管、TIM或其它导热粘合剂或膏状物形式的导热材料可以用以形成传导柱。
在操作506处，将第二IC裸片的中心区域安装到第一IC裸片的第二侧部。在一个示例中，将第二IC裸片的现用侧安装到第一IC裸片的现用侧。在另一示例中，将第二IC裸片的现用侧安装到第一IC裸片的衬底侧(例如，硅侧)。在操作506处，在第一IC裸片与第二IC裸片之间回焊焊料连接件，从而将第一IC裸片的电路电地且机械地连接到第二IC裸片的电路。
在操作508处，用电介质填料填充柱之间的间隙区。如上文所论述，电介质填料保护邻近裸片之间的焊料连接件。电介质填料还增大芯片封装组件的结构刚度。可以旋涂、施配、包覆模制或通过另一合适的方法来布置电介质填料。
在操作510处，从IC裸片和电介质填料中去除载体。在操作512处，去除电介质填料的一部分以暴露布置在第二IC裸片的第二侧部上的电触点。在一个示例中，通过磨削或其它合适的技术去除电介质填料以暴露电触点。操作510可以在操作512之前发生，或反过来。
在操作514处，将第二IC裸片的暴露的触点安装到插入件和/或封装衬底。在操作514处，在第二IC裸片与插入件之间回焊焊料连接件，从而将第二IC裸片的电路电地且机械地连接到插入件的电路。
图6为用于制造芯片封装组件的方法600的流程图，例如但不限于上文所描述的芯片封装组件100、400。方法600开始于操作602：将第一IC裸片的第一侧部安装到载体。
在操作604处，将第二IC裸片的第一侧部安装到第一IC裸片的第二侧部。第二IC裸片向外延伸超出第一IC裸片的侧部。在一个示例中，将第二IC裸片的现用侧安装到第一IC裸片的现用侧。在另一示例中，将第二IC裸片的现用侧安装到第一IC裸片的衬底侧(例如，硅侧)。在操作604处，在第一IC裸片与第二IC裸片之间回焊焊料连接件，从而将第一IC裸片的电路电地且机械地连接到第二IC裸片的电路。
在操作606处，用电介质填料包封第一IC裸片和第二IC裸片。在操作608处，暴露布置在第二IC裸片的第二侧部上的电触点。在一个示例中，去除电介质填料的一部分以暴露布置在第二IC裸片的第二侧部上的电触点。在一个示例中，通过磨削或其它合适的技术去除电介质填料以暴露电触点。在操作610处，从IC裸片和电介质填料中去除载体。
在操作612处，将裸片外柱形成为与第二IC裸片的第一侧部的安置在第一IC裸片外部的区域相接触。在一个示例中，将裸片外柱形成在穿过电介质填料布置的孔中。在操作612期间，可以通过蚀刻、机械钻孔、激光钻孔或其它合适技术来形成穿过电介质填料的孔。可以通过在孔中镀覆或安置高传热速率的物体、TIM或其它导热粘合剂或膏状物来形成裸片外柱。
在操作614处，将第二IC裸片的暴露的触点安装到插入件和/或封装衬底。在操作614处，在第二IC裸片与插入件之间回焊焊料连接件，从而将第二IC裸片的电路电地且机械地连接到插入件的电路。
图7为用于制造芯片封装组件的另一方法700的流程图，例如但不限于上文所描述的芯片封装组件100、400。方法700开始于操作702处：在载体的第一侧部上形成裸片外柱，使载体的中心区域没有柱。裸片外柱大体上被形成为使载体的中心区域没有柱。在操作704处，将第一IC裸片的第一侧部安装到载体的中心区域，使得裸片外柱布置在第一IC裸片的周围。
在操作706处，将第二IC裸片的第一侧部安装到第一IC裸片。在一个示例中，将第二IC裸片的现用侧安装到第一IC裸片的现用侧。在另一示例中，将第二IC裸片的现用侧安装到第一IC裸片的衬底侧(例如，硅侧)。在操作706处，在第一IC裸片与第二IC裸片之间回焊焊料连接件，从而将第一IC裸片的电路电地且机械地连接到第二IC裸片的电路。同样在操作706处，将第二IC裸片的第一侧部布置成与柱相接触。
在操作708处，用电介质填料填充柱之间的间隙区。如上文所论述，电介质填料保护邻近裸片之间的焊料连接件。电介质填料还增大芯片封装组件的结构刚度。
在操作710处，从IC裸片和电介质填料中去除载体。在操作712处，去除电介质填料的一部分以暴露布置在第二IC裸片的第二侧部上的电触点。在一个示例中，通过磨削或其它合适技术去除电介质填料以暴露电触点。操作710可以在操作712之前发生，或反过来。
在操作714处，将第二IC裸片的暴露的触点安装到插入件和/或封装衬底。在操作714处，在第二IC裸片与插入件之间回焊焊料连接件，从而将第二IC裸片的电路电地且机械地连接到插入件的电路。
因此，已提供利用多个电浮动式裸片外传热柱的芯片封装组件和用于制造芯片封装组件的方法，所述多个电浮动式裸片外传热柱从集成电路(IC)裸片的顶部表面延伸，以改进芯片封装组件内的竖直传热。裸片外传热柱有利地提供自IC裸片的上部表面的稳定传导性传热路径。裸片外传热柱也可以选择性地定位成跨越封装组件以改进传热分布。竖直地传出芯片封装组件的增强传热显著改进了可靠性和性能，同时还减少可能诱发翘曲或使IC裸片的温度控制不充分的热斑。明显地，裸片外传热柱从竖直裸片堆叠的中间和底部裸片去除热量的能力显著降低了芯片封装组件内的热耦合和温度升高，这有利地改进了电迁移(EM)寿命。
除了下文描述的权利要求书之外，上文所描述的技术也可以由以下非限制性示例中的一个或多个来说明：
示例1：一种芯片封装组件，所述芯片封装组件包括：衬底，所述衬底具有第一表面和相对的第二表面；第一集成电路裸片，所述第一集成电路裸片具有第一表面和相对的第二表面，所述第一集成电路裸片的第二表面安装到所述衬底的第一表面，所述第一集成电路裸片的第一表面具有沿着至少一个边缘形成的凹部；第一多个电浮动式裸片外传导柱，所述第一多个电浮动式裸片外传导柱从所述第一集成电路裸片的第一表面延伸；以及传导部件，所述传导部件被布置在所述凹部中。
示例2：根据示例1所述的芯片封装组件，所述凹部沿着所述第一集成电路裸片的第一表面的所有边缘延伸。
示例3：根据示例2所述的芯片封装组件，所述传导部件具有环形的形状，且沿着所述第一集成电路裸片的第一表面的所有边缘布置。
示例4：根据示例1所述的芯片封装组件，所述第一多个裸片外传导柱中的至少两个或更多个裸片外传导柱由导热部件横向地连接。
示例5：根据示例4所述的芯片封装组件，所述导热部件包括金属带。
示例6：根据示例1所述的芯片封装组件，所述芯片封装组件还包括封盖，所述封盖布置在所述第一集成电路裸片上方，电介质填料基本上填充限定于所述封盖与所述第一集成电路裸片的第一表面之间的空间。
示例7：根据示例6所述的芯片封装组件，所述封盖接触所述传导部件。
示例8：根据示例6所述的芯片封装组件，所述芯片封装组件还包括热界面材料，所述热界面材料提供所述封盖与所述传导部件之间的传热路径。
示例9：一种芯片封装组件，所述芯片封装组件包括：衬底，所述衬底具有第一表面和相对的第二表面；第一集成电路裸片，所述第一集成电路裸片具有第一表面和相对的第二表面，所述第一集成电路裸片的第二表面安装到所述衬底的第一表面；第一多个电浮动式裸片外传导柱，所述第一多个电浮动式裸片外传导柱具有接触所述第一集成电路裸片的第一表面的第一端并且延伸到第二端；第二集成电路裸片，所述第二集成电路裸片具有第一表面和相对的第二表面，所述第二集成电路裸片的第二表面在所述第一集成电路裸片的第一表面上方安装于所述第一多个裸片外传导柱之间，所述第二集成电路裸片的第一表面具有沿着至少一个边缘的凹部；第二多个电浮动式裸片外传导柱，所述第二多个电浮动式裸片外传导柱具有接触所述第二集成电路裸片的第一表面的第一端并且延伸到第二端；以及传导部件，所述传导部件布置在所述凹部中。
示例10：根据示例9所述的芯片封装组件，所述凹部沿着所述第二集成电路裸片的第一表面的所有边缘延伸。
示例11：根据示例10所述的芯片封装组件，所述传导部件具有环形的形状，且沿着所述第二集成电路裸片的第一表面的所有边缘布置。
示例12：根据示例9所述的芯片封装组件，所述第一多个裸片外传导柱中的至少两个或更多个裸片外传导柱由导热部件横向地连接。
示例13：根据示例12所述的芯片封装组件，所述导热部件包括金属带。
示例14：根据示例9所述的芯片封装组件，所述芯片封装组件还包括封盖，所述封盖具有面向所述第一集成电路裸片的第一表面和所述第二集成电路裸片的第一表面的表面，所述第一多个裸片外传导柱的第二端和所述第二多个裸片外传导柱的第二端布置成邻近于所述封盖的表面，所述第一多个裸片外传导柱和所述第二多个裸片外传导柱提供所述封盖与所述第一集成电路裸片的第一表面和所述第二集成电路裸片的第一表面之间的传热路径。
示例15：根据示例14所述的芯片封装组件，所述封盖接触所述传导部件。
示例16：根据示例14所述的芯片封装组件，所述芯片封装组件还包括热界面材料，所述热界面材料提供所述封盖与所述传导部件之间的传热路径。
示例17：一种用于制造芯片封装组件的方法，所述方法包括：将第一集成电路裸片安装到衬底，所述第一集成电路裸片具有第一多个电浮动式裸片外传导柱，所述第一多个电浮动式裸片外传导柱从所述第一集成电路裸片的背对所述衬底的侧部延伸；在从所述第一集成电路裸片背对所述衬底延伸的所述第一多个裸片外传导柱之间将第二集成电路裸片安装到所述第二集成电路裸片，所述第二集成电路裸片的第一表面具有沿着至少一个边缘的凹部；以及将传导部件布置在所述凹部中。
虽然前述内容涉及本申请的实施例，但在不脱离本申请的基本范围的情况下，可以设计出本申请的其它和另外的实施例，并且由以下权利要求书确定本申请的范围。

Claims (25)

1.一种芯片封装组件，其特征在于，所述芯片封装组件包括：
衬底，所述衬底具有第一表面和相对的第二表面；
第一集成电路裸片，所述第一集成电路裸片具有第一表面和相对的第二表面，所述第一集成电路裸片的第二表面安装到所述衬底的第一表面，所述第一集成电路裸片的第一表面具有沿着至少一个边缘形成的凹部；
第一多个电浮动式裸片外传导柱，所述第一多个电浮动式裸片外传导柱从所述第一集成电路裸片的第一表面延伸；以及
传导部件，所述传导部件被布置在所述凹部中。
2.根据权利要求1所述的芯片封装组件，其特征在于，所述凹部沿着所述第一集成电路裸片的第一表面的所有边缘延伸。
3.根据权利要求2所述的芯片封装组件，其特征在于，所述传导部件具有环形的形状，且沿着所述第一集成电路裸片的第一表面的所有边缘布置。
4.根据权利要求1所述的芯片封装组件，其特征在于，所述第一多个裸片外传导柱中的至少两个或更多个裸片外传导柱由导热部件横向地连接。
5.根据权利要求4所述的芯片封装组件，其特征在于，所述导热部件包括：
金属带。
6.根据权利要求1所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
封盖，所述封盖布置在所述第一集成电路裸片上方，电介质填料基本上填充限定于所述封盖与所述第一集成电路裸片的第一表面之间的空间。
7.根据权利要求6所述的芯片封装组件，其特征在于，所述封盖接触所述传导部件。
8.根据权利要求6所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
热界面材料，所述热界面材料提供所述封盖与所述传导部件之间的传热路径。
9.一种芯片封装组件，其特征在于，所述芯片封装组件包括：
衬底，所述衬底具有第一表面和相对的第二表面；
第一集成电路裸片，所述第一集成电路裸片具有第一表面和相对的第二表面，所述第一集成电路裸片的第二表面安装到所述衬底的第一表面；
第一多个电浮动式裸片外传导柱，所述第一多个电浮动式裸片外传导柱具有接触所述第一集成电路裸片的第一表面的第一端并且延伸到第二端；
第二集成电路裸片，所述第二集成电路裸片具有第一表面和相对的第二表面，所述第二集成电路裸片的第二表面在所述第一集成电路裸片的第一表面上方安装于所述第一多个裸片外传导柱之间，所述第二集成电路裸片的第一表面具有沿着至少一个边缘的凹部；
第二多个电浮动式裸片外传导柱，所述第二多个电浮动式裸片外传导柱具有接触所述第二集成电路裸片的第一表面的第一端并且延伸到第二端；以及
传导部件，所述传导部件布置在所述凹部中。
10.根据权利要求9所述的芯片封装组件，其特征在于，所述凹部沿着所述第二集成电路裸片的第一表面的所有边缘延伸。
11.根据权利要求10所述的芯片封装组件，其特征在于，所述传导部件具有环形的形状，且沿着所述第二集成电路裸片的第一表面的所有边缘布置。
12.根据权利要求9所述的芯片封装组件，其特征在于，所述第一多个裸片外传导柱中的至少两个或更多个裸片外传导柱由导热部件横向地连接。
13.根据权利要求12所述的芯片封装组件，其特征在于，所述导热部件包括：
金属带。
14.根据权利要求9所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
封盖，所述封盖具有面向所述第一集成电路裸片的第一表面和所述第二集成电路裸片的第一表面的表面，所述第一多个裸片外传导柱的第二端和所述第二多个裸片外传导柱的第二端布置成邻近于所述封盖的表面，所述第一多个裸片外传导柱和所述第二多个裸片外传导柱提供所述封盖与所述第一集成电路裸片的第一表面和所述第二集成电路裸片的第一表面之间的传热路径。
15.根据权利要求14所述的芯片封装组件，其特征在于，所述封盖接触所述传导部件。
16.根据权利要求14所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
热界面材料，所述热界面材料提供所述封盖与所述传导部件之间的传热路径。
17.一种芯片封装组件，其特征在于，所述芯片封装组件包括：
衬底，所述衬底具有第一表面和相对的第二表面；
第一集成电路裸片，所述第一集成电路裸片具有第一表面和相对的第二表面，所述第一集成电路裸片的第二表面安装到所述衬底的第一表面；以及
第一多个电浮动式裸片外传导柱，所述第一多个电浮动式裸片外传导柱从所述第一集成电路裸片的第一表面延伸。
18.根据权利要求17所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
电介质填料，所述电介质填料安置在所述第一多个裸片外传导柱之间。
19.根据权利要求18所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
封盖，所述封盖布置在所述第一集成电路裸片上，所述电介质填料基本上填充限定于所述封盖与所述第一集成电路裸片的所述第一表面之间的空间。
20.根据权利要求17所述的芯片封装组件，其特征在于，所述第一多个裸片外传导柱中的至少一个裸片外传导柱还包括：
热管。
21.根据权利要求17所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
第二集成电路裸片，所述第二集成电路裸片具有第一表面和相对的第二表面，所述第二集成电路裸片的第二表面安装在所述第一集成电路裸片的第一表面上方位于所述第一多个裸片外传导柱之间。
22.根据权利要求21所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
第二多个电浮动式裸片外传导柱，所述第二多个电浮动式裸片外传导柱从所述第二集成电路裸片的第一表面延伸，所述第二多个裸片外传导柱基本上与所述第一多个裸片外传导柱平行，所述第二多个裸片外传导柱基本上垂直于所述第一集成电路裸片的第一表面。
23.根据权利要求22所述的芯片封装组件，其特征在于，所述芯片封装组件还包括：
电介质填料，所述电介质填料布置在所述第一多个裸片外传导柱与所述第二多个裸片外传导柱之间。
24.根据权利要求23所述的芯片封装组件，其特征在于，所述第二集成电路裸片的第一表面进一步包括：
凹部，所述凹部沿着至少一个边缘形成；以及
传导部件，所述传导部件布置在所述凹部中且连接到所述第二多个裸片外传导柱中的一个或多个裸片外传导柱。
25.根据权利要求17所述的芯片封装组件，其特征在于，所述第一多个裸片外传导柱中的至少两个或更多个裸片外传导柱由导热部件横向地连接。
CN202023048657.5U 2019-12-18 2020-12-17 具有竖直热管理的堆叠式硅封装组件 Active CN213752684U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/718,868 2019-12-18
US16/718,868 US11488936B2 (en) 2019-12-18 2019-12-18 Stacked silicon package assembly having vertical thermal management

Publications (1)

Publication Number Publication Date
CN213752684U true CN213752684U (zh) 2021-07-20

Family

ID=76438359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202023048657.5U Active CN213752684U (zh) 2019-12-18 2020-12-17 具有竖直热管理的堆叠式硅封装组件

Country Status (3)

Country Link
US (1) US11488936B2 (zh)
CN (1) CN213752684U (zh)
TW (1) TWM610767U (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991617B2 (en) * 2015-04-14 2018-06-05 Amphenol Corporation Electrical interconnection system
US11488887B1 (en) 2020-03-05 2022-11-01 Xilinx, Inc. Thermal enablement of dies with impurity gettering
US11246211B1 (en) 2021-03-01 2022-02-08 Xilinx, Inc. Micro device with through PCB cooling
US12424502B2 (en) 2021-08-18 2025-09-23 Microchip Technology Incorporated Integrated circuit package with heat transfer chimney including thermally conductive nanoparticles
US20230154828A1 (en) * 2021-11-18 2023-05-18 Adeia Semiconductor Bonding Technologies Inc. Fluid cooling for die stacks
US12315781B2 (en) 2021-12-28 2025-05-27 Xilinx, Inc. Heat spreader for a semiconductor package
US20230260871A1 (en) * 2022-02-14 2023-08-17 Marvell Asia Pte Ltd Three-Dimensional Device Package with Vertical Heat Pipes
US12191233B2 (en) 2022-07-28 2025-01-07 Adeia Semiconductor Bonding Technologies Inc. Embedded cooling systems and methods of manufacturing embedded cooling systems
KR20240052153A (ko) * 2022-10-13 2024-04-23 삼성전자주식회사 반도체 패키지
US20240203823A1 (en) * 2022-12-19 2024-06-20 Adeia Semiconductor Bonding Technologies Inc. Integrated systems for cooling high powered devices and methods of manufacturing the same
CN120604339A (zh) 2022-12-23 2025-09-05 美商艾德亚半导体接合科技有限公司 用于先进器件封装的嵌入式冷却系统
CN120457540A (zh) 2022-12-29 2025-08-08 美商艾德亚半导体接合科技有限公司 用于先进设备封装体的嵌入式冷却组件及其制造方法
WO2024145475A1 (en) 2022-12-31 2024-07-04 Adeia Semiconductor Bonding Technologies Inc. Embedded liquid cooling
US12341083B2 (en) 2023-02-08 2025-06-24 Adeia Semiconductor Bonding Technologies Inc. Electronic device cooling structures bonded to semiconductor elements
US12414226B2 (en) 2023-03-14 2025-09-09 Advanced Micro Devices, Inc. Electronic device with below PCB thermal management
TW202516697A (zh) 2023-03-31 2025-04-16 美商艾德亞半導體接合科技有限公司 包括背側電源/接地傳輸的整合式冷卻組件及其製造方法
US20240387323A1 (en) 2023-05-17 2024-11-21 Adeia Semiconductor Bonding Technologies Inc. Integrated cooling assemblies including signal redistribution and methods of manufacturing the same
US12191234B2 (en) 2023-05-17 2025-01-07 Adeia Semiconductor Bonding Technologies Inc. Integrated cooling assemblies for advanced device packaging and methods of manufacturing the same
US12283490B1 (en) 2023-12-21 2025-04-22 Adeia Semiconductor Bonding Technologies Inc. Integrated cooling assemblies for advanced device packaging and methods of manufacturing the same
US12368087B2 (en) 2023-12-26 2025-07-22 Adeia Semiconductor Bonding Technologies Inc. Embedded cooling systems for advanced device packaging and methods of manufacturing the same
CN120376529A (zh) * 2024-01-23 2025-07-25 华为技术有限公司 一种电子组件、电子设备及芯片结构
US12322677B1 (en) 2024-02-07 2025-06-03 Adeia Semiconductor Bonding Technologies Inc. Fluid channel geometry optimizations to improve cooling efficiency
US12336141B1 (en) 2024-03-29 2025-06-17 Adeia Semiconductor Bonding Technologies Inc. Cold plate cavity designs for improved thermal performance
US12176264B1 (en) 2024-03-29 2024-12-24 Adeia Semiconductor Bonding Technologies Inc. Manifold designs for embedded liquid cooling in a package
US12500138B2 (en) 2024-04-17 2025-12-16 Adeia Semiconductor Bonding Technologies Inc. Cooling channel shape with substantially constant cross sectional area
US12266545B1 (en) 2024-05-24 2025-04-01 Adeia Semiconductor Bonding Technologies Inc. Structures and methods for integrated cold plate in XPUs and memory
US12412808B1 (en) 2024-12-20 2025-09-09 Adeia Semiconductor Bonding Technologies Inc. Cold plate and manifold integration for high reliability

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122906B2 (en) * 2004-01-29 2006-10-17 Micron Technology, Inc. Die-wafer package and method of fabricating same
US9269700B2 (en) * 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US9490222B1 (en) * 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding

Also Published As

Publication number Publication date
US11488936B2 (en) 2022-11-01
TWM610767U (zh) 2021-04-21
US20210193620A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
US11133237B2 (en) Package with embedded heat dissipation features
US11239095B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
CN212342623U (zh) 芯片封装组件和高带宽存储器芯片封装组件
US11244936B2 (en) Semiconductor device package and apparatus comprising the same
EP3170198B1 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
EP3170200B1 (en) Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US11145566B2 (en) Stacked silicon package assembly having thermal management
US9922902B2 (en) Semiconductor device and semiconductor package
US12027433B2 (en) Semiconductor package and method for making the same
EP3792969B1 (en) Semiconductor package having liquid-cooling lid
US20240371794A1 (en) Semiconductor device and manufacturing method thereof
CN113035786A (zh) 半导体结构及其制造方法
JP2017525150A (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
US20080093733A1 (en) Chip package and manufacturing method thereof
US8183686B2 (en) Semiconductor device
US20250357365A1 (en) Chip package assembly with surface mounted component protection

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant