3D芯片堆叠技术----越看压力越大

2026-05-27 16:32

微软雅黑, 'Microsoft YaHei';">3D芯片堆叠是一种通过垂直堆叠多层芯片并将其互连，以克服传统2D集成电路的局限性。和最近华为提出的韬（τ）定律有几分相似的。都是通过多层堆叠，只不过一个是在封装阶段，一个是在晶圆前道阶段。今天我们就聊聊封装阶段的芯片堆叠方案，为什么最近这个3D堆叠会受到重视。说实话，我也是最近碰到这个需求，需要把光芯片键合到一个coms芯片上，比如InP材料的芯片如何键合到硅基的芯片上。基本的方案有wafer to wafer和die to wafer，但是如何让二者的芯片连通导电，就用到垂直互联技术。就进入了3D封装的工艺了。传统3D封装可能会叠加更多的die进行堆叠。

3D封装里面有3个主要的工艺演变。

1）垂直互连技术从传统的微凸块（Microbump）向无凸块的直接混合键合（Hybrid Bonding）跨代演进；

2）以硅通孔（TSV）和超薄晶圆减薄（Wafer Thinning）为代表的核心工艺节点正不断挑战大规模量产的物理与机械极限；

3）随着三维空间内功率密度的急剧攀升，热管理（Thermal Management）已从系统设计的边缘考量跃升为决定芯片存亡的核心物理瓶颈。

传统的微凸块技术依赖于在芯片表面制备微小的铜柱，并在其顶部覆盖一层焊料（通常为锡银合金，SnAg），随后与相邻芯片上的凸块下金属化层（UBM）进行对准。在热压键合（Thermocompression Bonding, TCB）或大规模回流焊（Mass Reflow, MR）过程中，焊料熔化并形成金属间化合物（IMC）以实现电气导通。完成键合后，芯片之间微米级的缝隙必须注入高分子底部填充胶（Underfill），以提供机械支撑并缓解由热膨胀系数（CTE）不匹配带来的热应力。

现在的趋势：从“底部填充”到“无填充”与“混合键合”

值得注意的是，随着混合键合（Hybrid Bonding）‍ 技术的成熟（铜-铜直接键合，间距< 10μm），传统的Underfill工艺正在面临挑战：

混合键合的优势：由于铜和二氧化硅是直接原子级结合，不需要注入Underfill，因为结合强度极高且无气隙。应用场景：HBM 4（2025-2026年量产）及更高密度堆叠开始尝试去除Underfill，以减小封装厚度，提高散热效率。

现状：对于传统的Microbump（间距20-40μm）和大多数逻辑芯片的3D堆叠，Underfill仍然是必不可少的，因为直接键合的良率和成本目前尚无法完全替代。

混合键合就是芯片和芯片之间的铜电极的直接键合，基本工艺过程如下：

经过严苛的CMP工艺处理，铜的高度要凹陷几纳米。如下图，以防止在室温键合时由于铜的突起而阻碍电介质接触 10。在等离子体表面激活并进行超高标准的清洗之后（键合面上任何大于1微米的颗粒都会导致大规模的分层空洞），两片晶圆在室温下通过范德华力（Van der Waals forces）相互吸引，形成坚固的共价键。

预键合之后，进行400℃高温退火。铜会膨胀凸出来，然后完成键合。

混合键合技术对待键合表面的微尘颗粒物很敏感. 即便如 Cu-粘结剂混合键合可以容忍一定的微尘颗粒物，但如果颗粒物出现在 Cu 表面，仍会严重影响键合质量. 在 2.5D 互连的芯片-晶圆键合 (Chip to Wafer， C2W) 场合中，晶圆需要切割成单个芯片再键合到载板晶圆表面，切割过程中不可避免地会引入微颗粒物等，混合键合技术难以适用。

CMP工艺关于TTV与翘曲（Warpage）的控制：减薄工艺的核心质量指标是总厚度变化（Total Thickness Variation, TTV），即整个300毫米晶圆表面最厚处与最薄处的极差。为了保证后续光刻与混合键合的共面性要求，晶圆级TTV必须被严格控制在5%以内，甚至低于0.5微米的绝对偏差。

主要耗材举例：酸性抛光液，磨料为 SiO2颗粒（安集微电子科技（上海）有限公司）；抛光垫（湖北鼎龙化学股份有限公司）；UV 蓝膜和双面胶（无锡市恒惠胶粘制品有限公司）；树脂环（龙达塑胶制品有限公司）。3D架构下的热传递物理瓶颈

在传统的2D平面架构中，裸片产生的热量可以直接传导至顶部的均热板（Heat spreader）和散热器中。但在3D Chiplet架构中，热量必须克服重重阻碍，垂直穿透多层硅片、TSV阵列、聚合物底部填充胶（Underfill）以及微凸块界面。物理建模研究确立了一道清晰的生存阈值：对于2.5D集成结构，传统的空气冷却系统在大约300瓦（W）的总功率下仍能维持运作；但当系统转入真正的3D垂直堆叠时，一旦封装总功率超过350瓦，基于空气的散热将完全失效，必须强制引入液冷系统与高性能的热界面材料。

这儿有微软方面做的一个散热方案，感觉很复杂。学习一下，暂时用不上这么高级的。

最近华为的韬（τ）定律是带火了国内的封装厂，其实这些技术以前都是有的，只不过没有被推上浪尖。回首看，这条路也是一条不得不走的路。最近学习芯片的键合方案，也是突然感觉封装芯片堆叠的难度还是很大的。芯片后道工艺大有可为。