WO2019111095A1

WO2019111095A1 - 半導体材料、および半導体装置

Info

Publication number: WO2019111095A1
Application number: PCT/IB2018/059319
Authority: WO
Inventors: 山崎舜平; 馬場晴之; 本田龍之介; 奥野直樹; 三本菅正太
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2017-12-08
Filing date: 2018-11-27
Publication date: 2019-06-13
Anticipated expiration: 2020-06-08

Abstract

要約書良好な電気特性を有する半導体装置を提供する。チャネル形成領域に酸化物半導体を用いたトランジスタであり、該トランジスタの動作周波数は、１００［ＭＨｚ］以上である。また、チャネル形成領域に用いる酸化物半導体は、キャリア密度が１．０×１０１６［ｃｍ－３］以下では、Ｈａｌｌ移動度は１２．０［ｃｍ２／Ｖｓ］以下であり、キャリア密度が１．０×１０１９［ｃｍ－３］以上３．０×１０１９［ｃｍ－３］以下では、Ｈａｌｌ移動度は２０．０［ｃｍ２／Ｖｓ］以上である。

Description

半導体材料、および半導体装置

本発明の一態様は、半導体材料、ならびに半導体装置に関する。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯとも呼ぶ。）に関する研究が盛んに行われている。

ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照。）。非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に示されている。

さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて低いオフ電流を持ち（非特許文献６参照。）、その特性を利用したＬＳＩおよびディスプレイが報告されている（非特許文献７および非特許文献８参照。）。

Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"ＳＩＤ　Ｓｙｍｐｏｓｉｕｍ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ　４３，ｉｓｓｕｅ　１，ｐ．１８３−１８６Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ"，２０１４，ｖｏｌｕｍｅ　５３，Ｎｕｍｂｅｒ　４Ｓ，ｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０Ｓ．Ｉｔｏ　ｅｔ　ａｌ．，"Ｔｈｅ　Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ＡＭ−ＦＰＤ’１３　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ"，２０１３，ｐ．１５１−１５４Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"ＥＣＳ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｓｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ"，２０１４，ｖｏｌｕｍｅ　３，ｉｓｓｕｅ　９，ｐ．Ｑ３０１２−Ｑ３０２２Ｓ．Ｙａｍａｚａｋｉ，"ＥＣＳ　Ｔｒａｎｓａｃｔｉｏｎｓ"，２０１４，ｖｏｌｕｍｅ　６４，ｉｓｓｕｅ　１０，ｐ．１５５−１６４Ｋ．Ｋａｔｏ　ｅｔ　ａｌ．，"Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ"，２０１２，ｖｏｌｕｍｅ　５１，ｐ．０２１２０１−１−０２１２０１−７Ｓ．Ｍａｔｓｕｄａ　ｅｔ　ａｌ．，"２０１５　Ｓｙｍｐｏｓｉｕｍ　ｏｎＶＬＳＩ　Ｔｅｃｈｎｏｌｏｇｙ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ"，２０１５，ｐ．Ｔ２１６−Ｔ２１７Ｓ．Ａｍａｎｏ　ｅｔ　ａｌ．，"ＳＩＤ　Ｓｙｍｐｏｓｉｕｍ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ"，２０１０，ｖｏｌｕｍｅ　４１，ｉｓｓｕｅ　１，ｐ．６２６−６２９

本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、酸化物半導体を用いたトランジスタを有する半導体装置において、トランジスタの電気特性、および信頼性が、安定した半導体装置を提供することを課題の一つとする。

本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。

本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、第１の領域、第２の領域、第３の領域、第４の領域、および第５の領域を有する第１の酸化物と、第１の領域上の第１の導電体と第２の領域上の第２の導電体と、第１の導電体、および第３の領域上の第３の導電体と、第２の導電体、および第４の領域上の第４の導電体と、第５の領域、第３の領域上の第３の導電体、第４の領域上の第４の導電体、を露出する開口を有し、かつ第１の酸化物、第１の導電体、第２の導電体、第３の導電体、および第４の導電体を覆って設けた第１の絶縁体と、開口内に設けられた第２の酸化物と、開口内に、第２の酸化物を介して設けられた第２の絶縁体と、開口内に、第２の酸化物、および第２の絶縁体を介して設けられた第５の導電体と、を有し、第５の領域は、第２の領域と第３の領域との間に配置され、第２の領域は、第１の領域と第５の領域との間に配置され、第３の領域は、第４の領域と第５の領域との間に配置され、第２の領域、および第３の領域は、第５の導電体と重畳する領域を有する。

上記において、第１の酸化物は、第５の領域において、キャリア密度が１．０×１０^１６［ｃｍ^−３］以下では、Ｈａｌｌ移動度は１２．０［ｃｍ^２／Ｖｓ］以下であり、キャリア密度が１．０×１０^１９［ｃｍ^−３］以上３．０×１０^１９［ｃｍ^−３］以下では、Ｈａｌｌ移動度は２０．０［ｃｍ^２／Ｖｓ］以上である。

上記において、第１の酸化物の第５の領域は、トランジスタのチャネル形成領域であり、トランジスタの動作周波数は、１００［ＭＨｚ］以上である。

上記において、第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。

上記において、第２の酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。

上記において、第１の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。

本発明の一態様により、情報の書き込み速度が速い半導体装置を提供することができる。本発明の一態様により、酸化物半導体を用いたトランジスタを有する半導体装置において、トランジスタの電気特性、および信頼性が、安定した半導体装置を提供することができる。

本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、設計自由度が高い半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。

本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供することができる。本発明の一態様により、消費電力を抑えることができる半導体装置を提供することができる。本発明の一態様により、信頼性の高い半導体装置を提供することができる。本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様により、新規な半導体装置を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

本発明の一態様に係る半導体装置の上面、および断面図。本発明の一態様に係る半導体装置のチャネル形成領域における拡大図。本発明の一態様に係るトランジスタの電気特性、および半導体装置のデータ保持時間と動作周波数の相関を示す図。本発明の一態様に係る半導体装置のデータ保持時間と動作周波数の相関を示す図。本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。本発明の一態様に係る記憶装置の構成例を示す模式図、およびブロック図。本発明の一態様に係る記憶装置の構成例を示す回路図。本発明の一態様に係る半導体装置の模式図、およびブロック図。本発明の一態様に係る記憶装置の模式図。本発明の一態様に係る電子機器を示す図。本発明の一態様における酸化物半導体のキャリア濃度、Ｈａｌｌ移動度を説明する図、および試料構造を示す図。本発明の一態様における酸化物半導体のキャリア濃度とＨａｌｌ移動度の関係を説明する図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

また、本明細書等において、トランジスタとは、ゲートと、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）と、ソース（ソース端子、ソース領域またはソース電極）とを含む少なくとも三つの端子を有する素子である。そして、ドレインとソースの間にチャネルが形成される領域（以下、チャネル形成領域ともいう。）を有しており、チャネル形成領域を介して、ドレインとソースとの間に電流を流すことができるものである。なお、本明細書等において、チャネルが形成される領域とは、電流が主として流れる領域をいう。

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

なお、本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。

また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。

なお、本明細書において、バリア膜とは、水素などの不純物、または酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。

また、本明細書等において、トランジスタのノーマリーオンの特性とは、電源による電位の印加がない（０Ｖ）ときにオン状態であることをいう。例えば、トランジスタのノーマリーオンの特性とは、トランジスタのゲートに与える電圧（Ｖｇ）が０Ｖの際に、ドレインとソースとの間に電流（Ｉｄ）が流れる電気特性をさす場合がある。

本明細書等において、酸化物半導体は、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）の一種である。金属酸化物とは、金属元素を有する酸化物をいう。金属酸化物は、組成や形成方法によって絶縁性、半導体性、導電性を示す場合がある。半導体性を示す金属酸化物を、金属酸化物半導体または酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）と呼ぶ。また、絶縁性を示す金属酸化物を、金属酸化物絶縁体または酸化物絶縁体と呼ぶ。また、導電性を示す金属酸化物を、金属酸化物導電体または酸化物導電体と呼ぶ。即ち、トランジスタのチャネル形成領域などに用いる金属酸化物を、酸化物半導体と呼びかえることができる。

（実施の形態１）
本実施の形態では、半導体装置の一形態を、図１乃至図１３を用いて説明する。

＜半導体装置の構造＞
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。図１（Ａ）、図１（Ｂ）、および図１（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。図１（Ａ）は上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１−Ａ２、図１（Ｃ）は、一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体２１４、絶縁体２１６、絶縁体２８０、絶縁体２８２、および絶縁体２８４とを有する。

また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）とを有する。

また、導電体２４６と、絶縁体２８０との間に、バリア性を有する絶縁体２４７（絶縁体２４７ａ、および絶縁体２４７ｂ）を配置してもよい。

トランジスタ２００は、第１のゲート電極として機能する導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、第２のゲート電極として機能する導電体２０５と、第１のゲート絶縁膜として機能する絶縁体２５０と、第２のゲート絶縁層として機能する絶縁体２２２、および絶縁体２２４と、チャネルが形成される領域を有する酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、ソースまたはドレインの一方として機能する導電体２４０ａ、および導電体２４２ａと、ソースまたはドレインの他方として機能する導電体２４０ｂ、および導電体２４２ｂと、絶縁体２７４と、絶縁体２７５と、を有する。

トランジスタ２００において、酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。

特に、酸化物２３０ｂに用いる酸化物半導体は、トランジスタのオフ領域となるキャリア密度の範囲（例えば、１．０×１０^１６［ｃｍ^−３］以下）において、移動度は低くなり、本発明の一態様の酸化物半導体は、トランジスタのオン領域となるキャリア密度の範囲（例えば、１．０×１０^１９［ｃｍ^−３］以上）において、ゲート電界によるキャリアの蓄積効果により、キャリア密度が増加し、移動度も高くなることが好ましい。

上記酸化物半導体の一例として、酸化物半導体が有する金属原子が、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である酸化物半導体がある。当該酸化物半導体は、例えば、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］であるＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いたスパッタリング法により、成膜することで得ることができる。

図１に示すトランジスタ２００において、導電体２４２ａ（導電体２４２ｂ）は、導電体２４０ａ（導電体２４０ｂ）の上面および側面と、酸化物２３０ｂの上面に接して設けられている。なお、導電体２４０の膜厚は、少なくとも導電体２４２より厚いことが好ましい。

また、図１に示すトランジスタ２００では、導電体２４２の導電体２６０と対向する側面が、概略垂直な形状を有している。なお、図１に示すトランジスタ２００は、これに限られるものではなく、導電体２４２の側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体２４２ａおよび導電体２４２ｂの対向する側面が、同一の平面状に限られず、階段状であってもよい。

図１に示すトランジスタ２００のチャネル形成領域における拡大図を図２に示す。図２に示すように、絶縁体２８０、絶縁体２７４、および絶縁体２７５に形成される開口の底部では、酸化物２３０ｂだけでなく、導電体２４２ａ、および導電体２４２ｂの上面の一部が露出した構造である。また、開口部内には、酸化物２３０ｃ、絶縁体２５０、および導電体２６０が埋め込まれている。

ここで、トランジスタ２００の実質的なチャネル長である導電体２４２ａと導電体２４２ｂの距離をチャネル長Ｌ１とする。絶縁体２８０、絶縁体２７４、および絶縁体２７５に形成される開口において、チャネル長方向の開口の距離を開口径Ｌ２とする。また、開口内に延在する導電体２４２ａ、または導電体２４２ｂのチャネル長方向の距離を、露出した導電体２４２の長さＬ３とする。さらに、露出した導電体２４２ａ、または導電体２４２ｂと、導電体２６０とが重畳する領域のチャネル長方向の距離を、導電体２４２と導電体２６０とが重畳する長さＬ４とする。なお、図２に示すトランジスタ２００において、導電体２４２と導電体２６０とが重畳する距離Ｌ４は、露出した導電体２４２の長さＬ３から、酸化物２３０ｃ、および絶縁体２５０の合計膜厚を引いた長さと等しい。

従って、本構成では、実質的なチャネル長Ｌ１が、開口径Ｌ２より短い。また、露出した導電体２４２の長さＬ３は、酸化物２３０ｃ、および絶縁体２５０の合計膜厚よりも長い。導電体２４２と導電体２６０とが重畳する長さＬ４を有する。

上記構造を有することで、図１に示すトランジスタ２００は、酸化物２３０の導電体２４２ａおよび導電体２４２ｂ近傍の領域にも、導電体２６０の電界の寄与が大きくなる。つまり、トランジスタ２００のオン電流および動作周波数の特性（周波数特性ともいう）の向上を図ることができる。従って、導電体２６０に印加されるゲート電界によるトランジスタの制御性の向上が期待できる。

＜＜デバイスシミュレータを用いた計算による、データ保持時間と動作周波数の見積り＞＞
ここで、デバイスシミュレーションを用いた計算を行うことで、本発明の一態様に係る半導体装置のデータ保持時間と動作周波数を見積った結果について、図３および図４を用いて説明する。

なお、本項での半導体装置とは、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭである。なお、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）ともいう。また、ＤＯＳＲＡＭの詳細については、後の実施の形態で説明する。

ここで、ＤＯＳＲＡＭのデータ保持時間とは、ＤＯＳＲＡＭが有する保持容量に蓄えられた電荷が、「データ書き込み後の大きさ」から「ある一定の大きさ」まで減少するのに要する時間と換言することができる。本実施の形態では、前述の「ある一定の大きさ」を、ＤＯＳＲＡＭが有する容量素子（保持容量３．５ｆＦ）にかかる電位が、データ書き込み後の状態から０．２Ｖ低下するまでに要する時間として定義した。例えば、本実施の形態でＤＯＳＲＡＭデータ保持１時間という場合、ＤＯＳＲＡＭが有する容量素子にかかる電位が、データ書き込み後の状態から０．２Ｖ低下するまでの時間が１時間であることを意味する。

ＤＯＳＲＡＭのデータ保持時間は、ＤＯＳＲＡＭが有するトランジスタのオフリーク電流の大きさに依存する。ここで、トランジスタのオフリーク電流とは、トランジスタのＶｇ＝０ＶにおけるＩｄ（すなわち、Ｉｃｕｔ）と言い換えることができる。例えば、ＤＯＳＲＡＭのデータ保持特性が、ＤＯＳＲＡＭが有するトランジスタのＩｃｕｔの大きさのみに依存する場合、ＤＯＳＲＡＭのデータ保持時間は、ＤＯＳＲＡＭが有するトランジスタのＩｃｕｔの大きさに反比例する。

なお、Ｉｃｕｔは、シフト値（Ｖｓｈ）とサブスレッショルドスイング値（Ｓ−ｖａｌｕｅ）を基に、以下の式（１）を用い外挿することによって見積ることができる。ここで、シフト値（Ｖｓｈ）とは、トランジスタのＩｄ−Ｖｇ特性において、カーブ上の傾きが最大である点における接線と、Ｉｄ＝１［ｐＡ］の直線とが交差する点におけるＶｇと定義する。なお、式（１）は、トランジスタのオフ電流が、Ｖｇ＝０Ｖに達するまで、Ｖｇ−Ｉｄ測定によって得られたＳｖａｌｕｅに従って単調減少すると仮定した場合に成り立つ式である。

以上から、ＤＯＳＲＡＭのデータ保持時間は、Ｉｄ−Ｖｇ特性から得られるＶｓｈおよびＳｖａｌｕｅを算出することで、見積もることができる。

また、ＤＯＳＲＡＭ動作周波数とは、ＤＯＳＲＡＭのデータ書き込みサイクル時間の逆数と定義する。ＤＯＳＲＡＭのデータ書き込みサイクル時間は、ＤＯＳＲＡＭが有する容量素子の充電時間などによって設定されるパラメータである。本実施の形態では、ＤＯＳＲＡＭのデータ書き込みサイクル時間（ＤＯＳＲＡＭ動作周波数の逆数）の４０％に相当する時間を、ＤＯＳＲＡＭが有する容量素子の充電時間とする設定とした。

上述のように、ＤＯＳＲＡＭ動作周波数は、ＤＯＳＲＡＭが有する容量素子の充電時間に依存する。したがって、ＤＯＳＲＡＭ動作周波数を見積るに際して、まずＤＯＳＲＡＭが有する容量素子の充電持間を事前に知る必要がある。本実施の形態では、ＤＯＳＲＡＭが有する容量素子（保持容量３．５ｆＦ）に０．５５Ｖ以上の電位がかかった状態を、当該容量素子が「充電された状態」と定義した。したがって、本実施の形態では、ＤＯＳＲＡＭのデータ書き込み動作を開始してから、当該容量素子にかかる電位が０．５５Ｖに達するまでの時間が、ＤＯＳＲＡＭが有する容量素子の充電時間に相当する。

ところで、ＤＯＳＲＡＭが有する保持容量Ｃｓ［Ｆ］の容量素子に充電される電荷をＱ［Ｃ］、充電時間をｔ［ｓｅｃ］、充電によって容量素子にかかる電位をＶｃｓ（＝Ｖｓ）［Ｖ］、ＤＯＳＲＡＭが有するトランジスタのドレイン電流をＩｄ［Ａ］とした場合、各パラメータの間には以下の式（２）の関係が成り立つ。

したがって、式（２）を変形することで、ＤＯＳＲＡＭが有する容量素子の充電時間ｔを以下の式（３）で表すことができる。

上述したように、本実施の形態では、保持容量３．５ｆＦの容量素子にかかる電位が０．５５Ｖ以上になった状態を、当該容量素子が「充電された状態」と定義している。したがって、式（３）のＣｓに３．５ｆＦを、Ｖｃｓに＋０．５５Ｖを、Ｉｄに上述した本発明の一態様に係るトランジスタの測定値または算出値を代入することで、ＤＯＳＲＡＭが有する容量素子の充電時間ｔを算出することができる。

ＤＯＳＲＡＭが有する容量素子の充電時間は、ＤＯＳＲＡＭデータ書き込み時における、ＤＯＳＲＡＭが有するトランジスタのＩｄの大きさに依存する。つまり、ＤＯＳＲＡＭ動作周波数は、Ｉｄ−Ｖｓ特性を取得することで、見積もることができる。

［トランジスタ２００を用いたＤＯＳＲＡＭにおけるデバイスシミュレーション］
そこで、本項では、ＤＯＳＲＡＭデータ書き込み時にＤＯＳＲＡＭが有するトランジスタにかかることが想定される電位を、本発明の一態様に係るトランジスタに実際に印加することでＤＯＳＲＡＭデータ書き込み動作を再現し、このときのトランジスタのＩｄを測定した。具体的には、トランジスタのゲート電位Ｖｇを＋２．２５Ｖに、およびドレイン電位Ｖｄを＋１．０８Ｖに固定し、バックゲート電位Ｖｂｇを任意とし、ソース電位Ｖｓを０Ｖから＋０．５５Ｖまで掃引することでトランジスタのＩｄ測定を行った。なお測定温度は２７℃とした。

また、上述した条件を用いて、図１に示す、本発明の一態様に係るトランジスタ２００に対するＩｄ−Ｖｇ特性およびＩｄ−Ｖｓ特性を、デバイスシミュレータを用いた計算を行うことで、データ保持時間と動作周波数を算出した。なお、データ保持時間の算出においては、リークと長期保持による素子特性の劣化は考慮していない。

本計算では、本発明の一態様に係るトランジスタ２００のうち、サイズが異なる試料（試料１Ｄ乃至試料３Ｄ）を用意した。デバイスシミュレータを用いた計算で仮定した各パラメータの値のうち、試料１Ｄ乃至試料３Ｄの間で異なるパラメータの値を表１に示す。

なお、試料１Ｄ乃至試料３Ｄにおいて、絶縁体２５０は、酸化シリコン（ＳｉＯｘ）を想定している。また、試料１Ｄ、および試料２Ｄにおいて、酸化物２３０ｃは金属酸化物（半導体）を想定している。一方、試料３Ｄにおいて、酸化物２３０ｃは金属酸化物（絶縁体）を想定している。

トランジスタ２００の微細化に伴い、ゲート絶縁体として機能する絶縁体２５０の薄膜化が求められる。一方で、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。そこで、試料３Ｄでは、酸化物２３０ｃとして、高誘電体材料を用いる。酸化物２３０ｃに高誘電体材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減を図ることができる。

試料１Ｄ乃至試料３Ｄに対して、デバイスシミュレータを用いた計算を行った。デバイスシミュレータとして、Ｓｉｌｖａｃｏ社製デバイスシミュレータＡｔｌａｓ３Ｄを使用した。デバイスシミュレータを用いた計算で仮定した各パラメータの値のうち、試料１Ｄ乃至試料３Ｄに共通するパラメータの値を表２に示す。

試料１Ｄの、ドレイン電圧Ｖｄ＝１．２Ｖ、バックゲート電圧Ｖｂｇ＝０Ｖ、温度２７℃におけるＩｄ−Ｖｇ特性を図３（Ａ）に示す。図３（Ａ）では、横軸がゲート電圧Ｖｇ［Ｖ］、縦軸がドレイン電流Ｉｄ［Ａ］である。図３（Ａ）に示すＩｄ−Ｖｇ特性より、Ｉｃｕｔを算出している。また、試料２Ｄおよび試料３Ｄに対しても、同様の条件にて、Ｉｄ−Ｖｇ特性を算出し、Ｉｃｕｔを算出している。

試料１Ｄ乃至試料３Ｄのいずれか一を有するＤＯＳＲＡＭの、電源電圧２．５Ｖ、温度２７℃における、データ保持時間と動作周波数の見積りを図３（Ｂ）、図４（Ａ）および図４（Ｂ）に示す。図３（Ｂ）は、試料１Ｄを有するＤＯＳＲＡＭに対する見積りであり、図４（Ａ）は、試料２Ｄを有するＤＯＳＲＡＭに対する見積りであり、図４（Ｂ）は、試料３Ｄを有するＤＯＳＲＡＭに対する見積りである。また、図３（Ｂ）、図４（Ａ）および図４（Ｂ）では、横軸がデータ保持時間［ｓｅｃ］、縦軸が動作周波数［ＭＨｚ］である。

図４（Ｂ）から、試料３Ｄを有するＤＯＳＲＡＭでは、動作周波数が１００ＭＨｚ以上となるデータ保持時間が１０年以上となる可能性が示唆された。特に、試料２Ｄ、および試料３Ｄのように、トランジスタ２００を微細化した場合でも、良好な特性であることが示唆された。

以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。

絶縁体２１４、および絶縁体２１６は、層間膜として機能する。

層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）または（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。

例えば、絶縁体２１４は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。また、例えば、絶縁体２１４として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体２１４よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。

例えば、絶縁体２１６は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。

トランジスタ２００において、導電体２６０は、第１のゲート（フロントゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。

また、例えば、導電体２０５と、導電体２６０とを重畳して設けることで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。

つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。

導電体２０５は、絶縁体２１６に埋め込まれるように形成される。ここで、導電体２０５の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお導電体２０５は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５を２層以上の多層膜構造としてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。なお、導電体２０５は、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。

なお、トランジスタ２００では、導電体２０５が単層である構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、２層以上の積層構造として設ける構成にしてもよい。積層構造とする場合、導電体２０５は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を含むことが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。

また、導電体２０５が配線の機能を兼ねる場合、導電体２０５は、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。また、導電体２０５の上面の平坦性を良好にすることが好ましい。例えば、導電体２０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体２０５の上に形成される、絶縁体２２４の平坦性を良好にし、酸化物２３０の結晶性の向上を図ることができる。

絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁体としての機能を有する。

ここで、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。従って、酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の酸素欠損はできる限り低減されていることが好ましい。

従って、絶縁体２２２は、バリア性を有することが好ましい。絶縁体２２２がバリア性を有することで、トランジスタ２００の周辺部からトランジスタ２００への水素等の不純物の混入を抑制する層として機能する。

例えば、バリア性を有する膜の一例として、３５０℃、好ましくは４００℃の雰囲気下において、酸素の拡散を抑制することができればよい。例えば、酸素を放出する第１の膜上に、任意の第２の膜を積層した構造において、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定を行った際に、４００℃以下において、酸素分子（Ｏ_２）の放出が２．０×１０^１５ｍｏｌｅｃｕｌｅｓ／ｃｍ^２以下で検出される場合、第２の膜は、酸素に対してバリア性を有するとする。なお、好ましくは、６００℃以下において、酸素分子（Ｏ_２）の放出が２．０×１０^１４ｍｏｌｅｃｕｌｅｓ／ｃｍ^２以下で検出される膜であるとよい。

また、上記バリア性を有する膜は、水素の拡散も抑制することが好ましい。バリア性を有する膜の一例として、３５０℃、好ましくは４００℃の雰囲気下において、水素の拡散を抑制することができればよい。例えば、水素を放出する第１の膜上に、任意の第２の膜を積層した構造において、ＴＤＳ測定を行った際に、４００℃以下において、水素分子（Ｈ_２）の放出が３．０×１０^１５ｍｏｌｅｃｕｌｅｓ／ｃｍ^２以下で検出される場合、第２の膜は、水素に対してバリア性を有するとする。なお、好ましくは、４００℃以下において、水素分子（Ｈ_２）の放出が１．０×１０^１５ｍｏｌｅｃｕｌｅｓ／ｃｍ^２以下で検出される膜であるとよい。

さらに、上記バリア性を有する膜は、水の拡散も抑制することが好ましい。バリア性を有する膜の一例として、３５０℃、好ましくは４００℃の雰囲気下において、水の拡散を抑制することができればよい。例えば、水を放出する第１の膜上に、任意の第２の膜を積層した構造において、ＴＤＳ測定を行った際に、４００℃以下において、水分子（Ｈ_２Ｏ）の放出が６．０×１０^１５ｍｏｌｅｃｕｌｅｓ／ｃｍ^２以下で検出される場合、第２の膜は、水に対してバリア性を有するとする。なお、好ましくは、４００℃以下において、水分子（Ｈ_２Ｏ）の放出が５．０×１０^１５ｍｏｌｅｃｕｌｅｓ／ｃｍ^２以下で検出される膜であるとよい。

絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）または（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。

また、酸化物半導体中の酸素欠損を低減するためには、酸化物半導体の近傍に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を配置するとよい。例えば、絶縁体２５０、および絶縁体２２４には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。当該過剰酸素が、酸化物半導体へと拡散することで、酸素欠損を補償することができる。

従って、絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁体２２４には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。酸化物２３０のチャネルが形成される領域に接して、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００が有する酸化物２３０の酸素欠損を低減し、信頼性を向上させることができる。

過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素分子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。

また、絶縁体２２４は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、絶縁体２２２にｈｉｇｈ−ｋ材料を用いた場合、絶縁体２２２と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。

なお、図１には、第２のゲート絶縁体として、２層の積層構造を示したが、単層、または３層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。

チャネル形成領域として機能する領域を有する酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。

なお、絶縁体２５０と接する酸化物２３０ｃにＩｎが含まれている場合、該Ｉｎが絶縁体２５０中に拡散する場合がある。絶縁体２５０中の金属Ｉｎは、負の電荷を捕獲し、トランジスタのしきい値電圧のプラスシフトや、Ｓ値の増大など、トランジスタ特性、およびそのばらつきに影響を及ぼす蓋然性が高い。例えば、トランジスタのしきい値電圧がプラスシフトし、ノーマリーオフ特性となった場合、該トランジスタは、より高い駆動電圧が必要となり、低電圧駆動が困難となる。この場合、該トランジスタ、およびそれを有する電子機器の消費電力は増大してしまう。従って、絶縁体２５０と接する酸化物２３０ｃとして、Ｉｎを含まない酸化物を用いてもよい。

また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。ただし、本発明の一態様は、これに限定されず、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力と概略同じでも良い。すなわち、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃを同一の組成の酸化物で形成してもよい。

酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さい場合、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。

具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を少なくとも一つ有することで、欠陥準位密度が低い混合層を形成することができる。酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの構成並びに材料について、以下に説明を行う。

＜酸化物２３０ａ＞
酸化物２３０ａとしては、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、または酸化ガリウムを用いることができる。具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、Ｇａ：Ｚｎ＝２：５［原子数比］、または酸化ガリウムなどの金属酸化物を用いればよい。また、酸化物２３０ａは、２以上の層数としてもよい。なお、酸化物２３０ａを積層構造とする場合、第２の酸化物層よりも、第１の酸化物層のバンドギャップを大きくするのが好ましい。例えば、酸化物２３０ａを第１の酸化物層（酸化物２３０ａ１とする）と、酸化物２３０ａ１上の第２の酸化物層（酸化物２３０ａ２）との積層構造としてもよい。具体的には、酸化物２３０ａを、酸化物２３０ａ１と、酸化物２３０ａ１上の酸化物２３０ａ２との積層構造とした場合、酸化物２３０ａ１には、Ｇａ：Ｚｎ＝２：１［原子数比］またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物、あるいは酸化ガリウムを用いることができる。なお、酸化物２３０ａ１は、Ｉｎを含まない酸化物を用いると好適である。また、酸化物２３０ａ２には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いることができる。

＜酸化物２３０ｂ＞
酸化物２３０ｂとしては、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いることができる。具体的には、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いることができる。

＜酸化物２３０ｃ＞
酸化物２３０ｃとしては、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、または酸化ガリウムを用いることができる。具体的には、酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、Ｇａ：Ｚｎ＝２：５［原子数比］または酸化ガリウムなどの金属酸化物を用いればよい。また、酸化物２３０ｃは、２以上の層数としてもよい。酸化物２３０ｃを積層構造とする場合、第１の酸化物層よりも、第２の酸化物層のバンドギャップを大きくするのが好ましい。例えば、酸化物２３０ｃを第１の酸化物層（酸化物２３０ｃ１とする）と、酸化物２３０ｃ１上の第２の酸化物層（酸化物２３０ｃ２とする）との積層構造としてもよい。具体的には、酸化物２３０ｃを、酸化物２３０ｃ１と、酸化物２３０ｃ１上の酸化物２３０ｃ２との積層構造とした場合、酸化物２３０ｃ１には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いることができる。また、酸化物２３０ｃ２には、Ｇａ：Ｚｎ＝２：１［原子数比］またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物、あるいは酸化ガリウムを用いることができる。なお、酸化物２３０ｃ２は、Ｉｎを含まない酸化物を用いると好適である。

なお、酸化物２３０ａ、及び酸化物２３０ｃは、上述の積層構造とすることが好ましく、上述の積層構造を別言すると、絶縁体（絶縁体２２４または絶縁体２５０）と接する酸化物は、Ｉｎを含まない酸化物であるとも言える。

酸化物２３０ａ１として、Ｉｎを含まない酸化物を用いることで、絶縁体２２４へのＩｎの拡散を抑制することが可能となる。また、酸化物２３０ｃ２として、Ｉｎを含まない酸化物を用いることで、絶縁体２５０へのＩｎの拡散を抑制することが可能となる。なお、絶縁体２２４および絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、絶縁体（絶縁体２２４または絶縁体２５０）と接する酸化物に、Ｉｎを含まない酸化物を用いることで、信頼性の高い半導体装置を提供することができる。

また、酸化物２３０ａ、酸化物２３０ｂ、及び酸化物２３０ｃを上記の構成とすることで、キャリアの主たる経路は酸化物２３０ｂとなる。また、酸化物２３０ａ、酸化物２３０ｃを上述の積層構造とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができるといった優れた効果を奏する。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。

なお、上記の説明においては、酸化物２３０ａおよび酸化物２３０ｃの双方を積層構造とする場合について、例示したがこれに限定されない。酸化物２３０ａおよび酸化物２３０ｃのいずれか一方のみが積層構造の場合でも構わない。

なお、酸化物２３０ｃは、絶縁体２８０に設けられた開口部内に、絶縁体２７４、および絶縁体２７５を介して設けられることが好ましい。絶縁体２７４、または絶縁体２７５がバリア性を有する場合、絶縁体２８０からの不純物が酸化物２３０へと拡散することを抑制することができる。

導電体２４０（導電体２４０ａ、導電体２４０ｂ）と、導電体２４２（導電体２４２ａ、および導電体２４２ｂ）は、ソース電極、およびドレイン電極として機能する。例えば、導電体２４０ａ、導電体２４２ａがソース電極として機能する場合、導電体２４０ｂ、および導電体２４２ｂがドレイン電極として機能する。

また導電体２４０、および導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。

なお、酸化物２３０と接して上記導電体２４２を設けることで、酸化物２３０の導電体２４２近傍において、酸化物２３０の酸素濃度が低減する場合がある。また、酸化物２３０の導電体２４２近傍の領域において、導電体２４２に含まれる金属と、酸化物２３０の成分とを含む金属化合物層が形成される場合がある。その場合、酸化物２３０の導電体２４２近傍の領域において、キャリア密度が増加し、当該領域は、低抵抗領域となる。

また、図１では、導電体２４０、および導電体２４２を、単層構造で示したが、２層以上の積層構造としてもよい。

また、導電体２４２上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体２７４を成膜する際に、導電体２４２が酸化することを抑制することができる。

バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。

バリア層を有することで、導電体２４０、および導電体２４２の材料選択の幅を広げることができる。例えば、導電体２４０に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。

絶縁体２５０は、第１のゲート絶縁体として機能する。絶縁体２５０は、絶縁体２８０に設けられた開口部内に、酸化物２３０ｃ、および絶縁体２７４、および絶縁体２７５を介して設けられることが好ましい。また、絶縁体２５０は、Ｉｎ濃度が極力低減されていることが好ましい。

また、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体２５０は、第２のゲート絶縁体と同様に、積層構造としてもよい。ゲート絶縁体として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。

具体的には、絶縁体２５０として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。

第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、および導電体２６０ａ上の導電体２６０ｂを有する。導電体２６０ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、導電体２６０ｂの材料選択性を向上することができる。つまり、導電体２６０ａを有することで、導電体２６０ｂの酸化が抑制され、導電率が低下することを防止することができる。

酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体２６０ａとして、酸化物２３０として用いることができる酸化物半導体を用いることができる。その場合、導電体２６０ｂをスパッタリング法で成膜することで、導電体２６０ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。

導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。

絶縁体２７４、および絶縁体２７５は、バリア性を有する層間膜として機能する。

絶縁体２７４は、絶縁体２１４などと同様に、絶縁体２８０側からトランジスタ２００へ、水または水素などの不純物の混入を抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２７４は、絶縁体２２４より水素透過性が低いことが好ましい。

さらに、図１に示すように、絶縁体２７４は、酸化物２３０ｃの側面、導電体２４２の上面と側面、導電体２４０の側面、酸化物２３０ａおよび酸化物２３０ｂの側面、ならびに絶縁体２２４の上面に接することが好ましい。本構成にすることで、絶縁体２８０に含まれる水素が、導電体２４０、導電体２４２、酸化物２３０、および絶縁体２２４の上面方向または側面方向から、酸化物２３０に侵入することを抑制することができる。

さらに、絶縁体２７４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２７４は、絶縁体２８０または絶縁体２２４より酸素透過性が低いことが好ましい。

絶縁体２７４としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。

絶縁体２７５は、絶縁体２２２などと同様に、水または水素などの不純物が、絶縁体２８０側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２７５は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図１に示すように、絶縁体２７５は、絶縁体２７４に接するように配置されることが好ましい。バリア性を有する絶縁体を積層構造とすることで、絶縁体２８０に含まれる水素が、導電体２６０、酸化物２３０および絶縁体２５０の側面方向から酸化物２３０に侵入するのを抑制することができる。

従って、水素に対してバリア性を有する絶縁体２７４および絶縁体２７５によって、絶縁体２２４、絶縁体２５０、および酸化物２３０が覆うことで、絶縁体２８０は、絶縁体２７４または絶縁体２７５によって、絶縁体２２４、酸化物２３０、および絶縁体２５０と離隔されている。本構造により、トランジスタ２００の外方から、水素などの不純物が浸入することを抑制できるので、トランジスタ２００に良好な電気特性および信頼性を与えることができる。

さらに、絶縁体２７５は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２７５は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２７５が、酸素の拡散を抑制する機能を有することで、導電体２６０が、絶縁体２８０が有する酸素と反応することを抑制することができる。

絶縁体２７５としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。絶縁体２７５として、組成式がＡｌＮｘ（ｘは０より大きく２以下の実数、好ましくは、ｘは０．５より大きく１．５以下の実数）を満たす窒化物絶縁体を用いることが好ましい。当該窒化物絶縁体は、絶縁性に優れ、かつ熱伝導性に優れた膜とすることができるため、トランジスタ２００を駆動したときに生じる熱の放熱性を高めることができる。また、絶縁体２７５として、窒化アルミニウムチタン、窒化チタンなどを用いてもよい。窒化アルミニウムチタン、窒化チタンは、スパッタリング法を用いて成膜することができるため、成膜ガスに酸素またはオゾンなどの酸化性の強いガスを用いることなく成膜することができる。また、絶縁体２７５として、窒化シリコンまたは窒化酸化シリコンなども用いることができる。

また、絶縁体２７５としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。この場合、絶縁体２７５は、ＡＬＤ法を用いて成膜されることが好ましい。ＡＬＤ法は、被覆性の良好な成膜法なので、絶縁体２７５の凹凸によって、段切れなどが形成されるのを防ぐことができる。

絶縁体２８０、絶縁体２８２、および絶縁体２８４は、層間膜として機能する。

絶縁体２８０は、絶縁体２７５および絶縁体２７４を介して、絶縁体２２４、酸化物２３０、および導電体２４２上に設けられる。また、絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。本構造とすることで、絶縁体２８２の被膜性が向上する。従って、絶縁体２８２が、断膜することなく、トランジスタ２００と絶縁体２８０とを封止することができる。

絶縁体２８２は、絶縁体２１４と同様に、水または水素などの不純物が、外部からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。

また、絶縁体２８０、および絶縁体２８４は、絶縁体２１６と同様に、絶縁体２８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。

また、トランジスタ２００は、絶縁体２８０、絶縁体２８２、および絶縁体２８４に埋め込まれた導電体２４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。

また、導電体２４６の材料としては、導電体２０５と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。

例えば、導電体２４６としては、例えば、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。

また、導電体２４６と、絶縁体２８０との間に、バリア性を有する絶縁体２４７を配置してもよい。絶縁体２４７を設けることで、絶縁体２８０の酸素が導電体２４６と反応し、導電体２４６が酸化することを抑制することができる。

また、バリア性を有する絶縁体を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体２４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。

上記構造を有することで、スイッチング特性が高いトランジスタを有する半導体装置を提供することができる。または、上記構造を有することで、オンとなる際に、移動度が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。

＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。

金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。

なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。

ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。

ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。

また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。

ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（Ｖ_Ｏ：ｏｘｙｇｅｎ　ｖａｃａｎｃｙともいう）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。

ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。

なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。とくに、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。

ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。

酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。

なお、トランジスタの半導体に用いる酸化物半導体として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜が挙げられる。しかしながら、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造のコストが増加し、さらに、スループットも低下してしまう。

２００９年に、ＣＡＡＣ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ＣＡＡＣ−ＩＧＺＯと呼ぶ。）が発見されたことが、非特許文献１および非特許文献２で報告されている。ここでは、ＣＡＡＣ−ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ−ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。

また、２０１３年には、ｎｃ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ｎｃ−ＩＧＺＯと呼ぶ。）が発見された（非特許文献３参照。）。ここでは、ｎｃ−ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。

非特許文献４および非特許文献５では、上記のＣＡＡＣ−ＩＧＺＯ、ｎｃ−ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓ　ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ−ＩＧＺＯの薄膜およびｎｃ−ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ−ＩＧＺＯの薄膜またはｎｃ−ＩＧＺＯの薄膜を用いることが好ましい。

酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０^−２４Ａ／μｍ）オーダである、ことが非特許文献６に示されている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（非特許文献７参照。）。

また、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献８参照。）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。

ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する酸化物半導体を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。

＜半導体装置の作製方法＞
次に、図１に示す、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図５乃至図１３を用いて説明する。また、図５乃至図１２において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

まず、基板（図示しない。）を準備し、当該基板上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。

なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ　ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ　ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ　ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法に分けることができる。

プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。

また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法は、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。

ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。

ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。

絶縁体２１４として、例えば、スパッタリング法によって酸化アルミニウムなどのバリア性を有する膜を成膜するとよい。また、絶縁体２１４は、多層構造としてもよい。例えば、スパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、ＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。

次に、絶縁体２１４上に、導電体２０５となる導電膜を成膜する。例えば、導電体２０５となる導電膜としてタングステンを成膜するとよい。導電体２０５となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。また、導電体２０５となる導電膜は、多層膜とすることができる。

次に、リソグラフィー法を用いて、導電体２０５となる導電膜を加工し、導電体２０５を形成する。

なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ　Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。

また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電体２０５となる導電膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電体２０５となる導電膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電体２０５となる導電膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。

ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置などを用いることができる。

次に、絶縁体２１４上、導電体２０５上に絶縁体２１６となる絶縁膜を成膜する。例えば、絶縁体２１６となる絶縁膜として、ＣＶＤ法によって酸化シリコンを成膜するとよい。絶縁体２１６となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。ここで、絶縁体２１６となる絶縁膜の膜厚は、導電体２０５の膜厚以上とする。例えば、導電体２０５の膜厚を１とすると、絶縁体２１６となる絶縁膜の膜厚は、１以上３以下とする。

次に、絶縁体２１６となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体２１６となる絶縁膜の一部を除去し、導電体２０５の表面を露出させる。これにより、上面が平坦な、導電体２０５と、絶縁体２１６を形成することができる（図５参照。）。

上記作製方法に替えて、絶縁体２１６を成膜した後、導電体２０５を、絶縁体２１６に埋め込むことで、導電体２０５を含む配線層を形成してもよい。

具体的には、絶縁体２１６に絶縁体２１４に達する開口を形成する。なお、開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１６に酸化シリコン膜を用いた場合は、絶縁体２１４は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。

開口の形成後に、導電体２０５となる導電膜を成膜する。該導電膜は、難酸化性の材質を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。

また、導電体２０５となる導電膜は、多層構造としてもよい。例えば、導電体２０５の下層として、スパッタリング法によって窒化タンタルを成膜し、当該窒化タンタルの上に窒化チタンを積層する。さらに、導電体２０５となる導電膜の上層として、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて、銅などの低抵抗である導電膜を成膜する。該積層体とすることで、導電体２０５の一部に、銅などの拡散しやすい金属を用いても、当該金属が導電体２０５から外に拡散するのを防ぐことができる。

次に、ＣＭＰ処理を行うことで、導電体２０５となる導電膜の上層、ならびに導電体２０５となる導電膜の下層の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５となる導電膜が残存する。これにより、上面が平坦な、導電体２０５を形成することができる。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。上記より、導電体２０５を含む配線層を形成することができる。

なお、導電体２０５が、酸化物からなる絶縁体と接する場合、導電体２０５となる導電膜は、酸素の透過を抑制する機能を有する導電性材料を含むことが好ましい。例えば、導電体２０５となる導電膜として、スパッタリング法によって窒化タンタルを成膜した後、ＣＶＤ法によって窒化チタンを成膜し、当該窒化チタン上にＣＶＤ法によってタングステンを成膜するとよい。

次に、絶縁体２１６、および導電体２０５上に、絶縁体２２２、および絶縁体２２４を成膜する。絶縁体２２２、および絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

絶縁体２２２、および絶縁体２２４は、ゲート絶縁体として機能する場合があるため、酸化シリコンなどの耐熱性が高い材料と、誘電率が高い材料との積層構造にするとよい。例えば、および絶縁体２２４には、酸化シリコンを用いるとよい。一方、絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。

なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。

続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。

例えば、加熱処理として、絶縁体２２４の成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２４に含まれる水、水素などの不純物を除去することなどができる。

また、加熱処理は、絶縁体２２２の成膜後のそれぞれのタイミングで行うこともできる。当該加熱処理は、上述した加熱処理条件を用い。

また、絶縁体２２４に、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。または、不活性ガスを含むプラズマ処理を行った後に、酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。

次に、絶縁体２２４上に、酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電膜２４０Ａとなる導電膜を順に成膜する。酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電体２４０となる導電膜の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

ここで、酸化膜２３０Ｂは、例えば、スパッタリング法によって成膜することができる。酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして、酸素ガス、酸素と希ガスの混合ガス、酸素と窒素の混合ガス、または、酸素と窒素と希ガスの混合ガスを用いることが好ましい。例えば、スパッタリングガスにおいて酸素ガスの流量を１とした場合、窒素ガスの流量は０．１以上３以下とすればよい。酸素ガスに対する窒素ガスの割合を調節することで、酸化膜２３０Ｂの特性を制御することができる。

また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。

一方、酸化膜２３０Ａは、求める特性に応じて、酸化物半導体を適宜選択すればよい。例えば、酸化膜２３０Ｂと、同様の材料、および成膜方法を用いることができる。また、酸化膜２３０Ａは、少なくとも酸化膜２３０Ｂが有する金属元素のひとつを有することが好ましい。

例えば、酸化膜２３０Ａをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いてもよい。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の酸素欠損を低減することができる。また、酸化膜２３０Ａをスパッタリング法によって成膜する場合は、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。

各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。

上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａと、酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができる。従って、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍に、欠陥が発生することを抑制し、正常に保つことができる。

次に、導電膜２４０Ａとなる導電膜の一部を除去することで、導電膜２４０Ａを形成し、酸化膜２３０Ｂを露出する。図５では、導電膜２４０Ａを、開口を有する形状としたが、本実施の形態はこれに限られるものではない。本工程では、導電膜２４０Ａとなる導電膜から、導電体２４０ａと導電体２４０ｂの間の領域に当たる部分を除去できればよい。例えば、導電膜２４０Ａとなる導電膜を、導電体２４０ａに対応する島状の導電体と、導電体２４０ｂに対応する島状の導電体と、に分割してもよい。

導電膜２４０Ａとなる導電膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。

次に、酸化膜２３０Ｂおよび導電膜２４０Ａの上に導電膜２４２Ａを成膜する（図５参照）。

次に、酸化膜２３０Ａ、酸化膜２３０Ｂ、導電膜２４０Ａ、および導電膜２４２Ａを島状に加工して、酸化物２３０ａ、酸化物２３０ｂ、導電体２４０（導電体２４０ａ、および導電体２４０ｂ）、および導電体２４２Ｂを形成する。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある（図６参照。）。

ここで、酸化物２３０ａ、酸化物２３０ｂ、導電体２４０、および導電体２４２Ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａ、および酸化物２３０ｂの側面と絶縁体２２２の上面のなす角が低い角度になる構成にしてもよい。その場合、酸化物２３０ａ、および酸化物２３０ｂの側面と絶縁体２２２の上面のなす角は６０°以上７０°未満が好ましい。本構造とすることで、以降の工程において、絶縁体２７４などの被覆性が向上し、鬆などの欠陥を低減することができる。または、酸化物２３０ａ、酸化物２３０ｂ、導電体２４０、および導電体２４２Ｂの側面は、絶縁体２２２の上面に対し、概略垂直にしてもよい。酸化物２３０ａ、酸化物２３０ｂ、導電体２４０、および導電体２４２Ｂの側面が、絶縁体２２２の上面に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。

また、導電体２４２Ｂの側面と導電体２４２Ｂの上面が連続する部分に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（ラウンド状ともいう）。湾曲面は、例えば、導電体２４２Ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。

なお、酸化膜２３０Ａ、酸化膜２３０Ｂ、導電膜２４０Ａ、および導電膜２４２Ａの加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。

また、ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、および酸化物２３０ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。

上記の不純物などを除去するために、洗浄を行ってもよい。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、または熱処理による洗浄などがあり、上記洗浄を適宜組み合わせればよい。

ウェット洗浄としては、シュウ酸、リン酸、またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行うとよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。

続いて、加熱処理を行ってもよい。加熱処理の条件は、前述の加熱処理の条件を用いることができる。

次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４０、および導電体２４２Ｂの上に、ダミーゲート２６２Ａとなるダミーゲート膜を成膜する。

なお、ダミーゲートとは、仮のゲート電極のことである。つまり、ダミーゲート２６２Ａとなるダミーゲート膜を加工することで、仮のゲート電極を形成し、後の工程において該ダミーゲートを除去し、代わりに導電膜等によるゲート電極を形成する。従って、ダミーゲート２６２Ａとなるダミーゲート膜は微細加工が容易であり、かつ、除去も容易な膜を用いることが好ましい。

ダミーゲート２６２Ａとなるダミーゲート膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、絶縁体、半導体、または導電体を用いることができる。具体的には、ポリシリコン、微結晶シリコン、アモルファスシリコンなどのシリコン、アルミニウム、チタン、タングステンなどの金属膜などを用いればよい。または、塗布法を用いて、樹脂膜を形成しても良い。例えば、フォトレジスト、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。樹脂膜を塗布法によって形成することで、ダミーゲート膜の表面を平坦にすることができる。このように、ダミーゲート膜の表面を平坦にすることで、微細加工が容易となり、さらに、除去も容易である。

また、ダミーゲート２６２Ａとなるダミーゲート膜は、異なる膜種を用いて多層膜とすることもできる。例えば、ダミーゲート２６２Ａとなるダミーゲート膜を導電膜と該導電膜上に樹脂膜を形成する２層構造の膜とすることができる。ダミーゲート膜をこのような構造とすることで、例えば、後のＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、ＣＭＰ処理の終点検出が可能となる場合があり、加工ばらつきの低減が可能となる場合がある。

次に、リソグラフィー法によって、ダミーゲート２６２Ａとなるダミーゲート膜をエッチングし、ダミーゲート２６２Ａを形成する。ダミーゲート２６２Ａは、少なくとも一部が、導電体２０５および酸化物２３０ａ、および酸化物２３０ｂと重なるように形成する。

続いて、酸化物２３０ａ、酸化物２３０ｂ、導電体２４０、導電膜２４２Ａ、およびダミーゲート２６２Ａを覆うように、絶縁膜２７４Ａ、および絶縁膜２７５Ａを成膜する（図７参照。）。絶縁膜２７４Ａ、および絶縁膜２７５Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。

例えば、絶縁膜２７５Ａとして、高温で基板加熱を行いながら、酸化アルミニウムを成膜してもよい。絶縁膜２７５Ａ成膜時の基板加熱温度は、２００℃以上、好ましくは２５０℃以上、より好ましくは３５０℃以上にすればよい。このとき、絶縁膜２７４ＡとしてＡＬＤ法を用いて酸化アルミニウムを成膜しておくことにより、上記の温度で絶縁膜２７５Ａを成膜したときに、ダミーゲート２６２Ａが変形することを防ぐことができる。

ここで、絶縁膜２７５Ａは、スパッタリング法を用いて成膜することが好ましい。絶縁膜２７４Ａが、十分に薄い場合、絶縁膜２７５Ａを、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４と、絶縁膜２７５Ａとが、絶縁膜２７４Ａを介して重畳する領域近傍に酸素を添加することができる。例えば、絶縁膜２７４ＡにＡＬＤ法により成膜した酸化アルミニウムを用いる場合、絶縁膜２７４Ａの膜厚を、０．５ｎｍ以上２．０ｎｍ以下とすればよい。

スパッタリング法を用いて、酸化物を成膜する際に、スパッタリングガスに含まれる酸素の一部が被成膜物に供給される場合がある。つまり、スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。

プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を介して、形成された膜の下部にある絶縁体２２４に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面を衝撃する。この際、イオンの一部のイオンは、絶縁体２２４の内部まで到達する。イオンが絶縁体２２４に取り込まれることにより、イオンが取り込まれた領域が絶縁体２２４に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２２４に過剰酸素領域が形成される。

絶縁体２２４に過剰な酸素を導入することで、過剰酸素領域を形成することができる。絶縁体２２４の過剰な酸素は、酸化物２３０に供給され、酸化物２３０の酸素欠損が補填することができる。

従って、絶縁膜２７５Ａを成膜すると同時に、絶縁体２２４に過剰酸素を有する領域を形成することができる。なお、スパッタリングガスに含まれる酸素が多いほど、絶縁体２２４に供給される酸素も増加する。また、絶縁体２２４に供給された酸素の一部は、絶縁体２２４中に残存する水素と反応して水となり、後の加熱処理によって絶縁体２２４から放出される。従って、絶縁体２２４中の水素濃度を低減することができる。

従って、絶縁体２２４に設けた過剰酸素領域から、酸化物２３０中に酸素を供給することができる。ここで、絶縁体２７４が、上方への酸素の拡散を抑制する機能を有することで、酸素が酸化物２３０から絶縁体２８０へ拡散することを防ぐことができる。また、絶縁体２２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が酸化物２３０から基板側へ拡散することを防ぐことができる。このようにして、酸化物２３０のチャネル形成領域に酸素が供給される。これにより、酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。

また、絶縁膜２７５Ａまたは絶縁膜２７４Ａのいずれか一方または両方の成膜後に、フッ素の添加を行っても良い。絶縁膜２７５Ａまたは絶縁膜２７４Ａのいずれか一方または両方へのフッ素の添加は、フッ素系のガス（例えば、ＣＦ_４など）を含む雰囲気でプラズマ処理を行う、またはフッ素を含むガスをドーピングすることで、行うことができる。絶縁膜２７５Ａまたは絶縁膜２７４Ａのいずれか一方または両方へフッ素を添加することにより、当該膜中に含まれる水素を、フッ素によって終端化またはゲッタリングすることが期待できる。

次に、絶縁膜２７５Ａ上に、絶縁体２８０となる絶縁膜を成膜する。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。

次に、絶縁体２８０となる絶縁膜、ダミーゲート２６２Ａ、絶縁膜２７４Ａ、および絶縁膜２７５Ａの一部を、ダミーゲート２６２Ａの一部が露出するまで除去し、絶縁体２８０、ダミーゲート２６２Ｂ、絶縁体２７４、および絶縁体２７５を形成する（図８参照。）。絶縁体２８０、ダミーゲート２６２Ｂ、絶縁体２７４、および絶縁体２７５の形成にはＣＭＰ処理を用いることが好ましい。

また、ダミーゲート２６２Ａを、例えば、導電膜と該導電膜上に樹脂膜を形成する２層構造の膜とすることで、ＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、該導電膜がＣＭＰ処理の終点検出が可能となる場合があり、ダミーゲート２６２Ａの高さのばらつきの低減が可能となる場合がある。図８に示すように、ダミーゲート２６２Ｂの上面と、絶縁体２７４、絶縁体２７５および絶縁体２８０の最上面が略一致する。

次に、ダミーゲート２６２Ｂを除去し、開口２６２を形成する（図９参照。）。ダミーゲート２６２Ｂの除去は、ウェットエッチング、ドライエッチング、またはアッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。例えば、アッシング処理の後に、ウェットエッチング処理を行うなどがある。ダミーゲート２６２Ｂを除去することにより、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、および導電体２４２Ｂの表面の一部が露出する。

次に、絶縁体２８０、絶縁体２７５、絶縁体２７４、および導電体２４２Ｂの上に、ダミー膜２６３Ａを成膜する（図９参照。）。ダミー膜２６３Ａは開口２６２の側壁に成膜される必要があり、ダミー膜の厚さによって、導電体２４２ａと導電体２４２ｂの距離、つまり実質的なチャネル長Ｌ１が決まる。このため、ダミー膜２６３Ａは、被覆性が高く、膜厚の微調整が比較的容易なＡＬＤ法を用いて成膜することが好ましい。ダミー膜２６３Ａの膜厚は、トランジスタ２００に求められる電気特性に合わせて適宜設定すればよいが、例えば、５ｎｍに設定することで、チャネル長を実質的に１０ｎｍ縮めることができる。なお、ダミー膜２６３Ａは、最終的には除去されるので、微細加工が容易であり、かつ、除去も容易な膜を用いることが好ましい。

次に、ダミー膜２６３Ａに異方性エッチングを行い、ダミー膜２６３Ａの開口２６２の側壁に接する部分のみを残存させることで、ダミー膜２６３Ｂを形成する。さらに、残存したダミー膜２６３Ｂをマスクとして用いて、導電体２４２Ｂをエッチングすることで、導電体２４２ａ、および導電体２４２ｂを形成する（図１０参照。）。なお、ダミー膜２６３Ｂのエッチングと導電体２４２Ｂのエッチングは連続して行ってもよい。また、導電体２４２ａと導電体２４２ｂの間から露出した、酸化物２３０ｂの上面の一部が除去される場合がある。

このとき、残存したダミー膜２６３Ｂをマスクとして用いて、導電体２４２ａ、および導電体２４２ｂを形成する。よって、絶縁体２８０、絶縁体２７５、および絶縁体２７４に形成された開口２６２は、導電体２４２ａと導電体２４２ｂの間の領域に重畳することになる。これにより、後の工程において、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。

次に、残存したダミー膜２６３Ｂを、等方性エッチングを用いて、選択的に除去することで、酸化物２３０ｂが露出する開口２６３を形成する（図１１参照。）。等方性エッチングとしては、例えば、ウェットエッチングまたは、反応性ガスを用いたエッチングを用いればよい。このようにして、導電体２４２ａと導電体２４２ｂの距離を、開口２６２のチャネル長方向の長さより短くすることができる。

次に、酸化膜２３０Ｃを成膜する（図１２参照。）。酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｃに求める特性に合わせて、酸化膜２３０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｃとなる酸化膜を成膜すればよい。

次に、絶縁膜２５０Ａを成膜する（図１２参照。）。絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。絶縁膜２５０Ａとして、ＣＶＤ法により、酸化窒化シリコンを成膜することが好ましい。なお、絶縁膜２５０Ａを成膜する際の成膜温度は、３５０℃以上４５０℃未満、特に４００℃前後とすることが好ましい。絶縁膜２５０Ａを、４００℃で成膜することで、不純物が少ない絶縁体を成膜することができる。

ここで、加熱処理、またはプラズマ処理を行ってもよい。加熱処理、またはプラズマ処理は、前述の加熱処理条件を用いることができる。当該処理によって、絶縁膜２５０Ａの水分濃度および水素濃度を低減させることができる。

次に、導電膜２６０Ａおよび導電膜２６０Ｂを成膜する（図１２参照。）。導電膜２６０Ａおよび導電膜２６０Ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＡＬＤ法を用いて、導電膜２６０Ａを成膜し、ＣＶＤ法を用いて導電膜２６０Ｂを成膜する。

次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａおよび導電膜２６０Ｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、絶縁体２５０および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）を形成する（図１３参照。）。

上記のように、導電体２６０は、開口２６３、および導電体２４２ａと導電体２４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体２６０、導電体２４２ａおよび導電体２４２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ２００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ２００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。

次に、絶縁体２８０上に、絶縁体２８２、および絶縁体２８４を成膜する（図１３参照。）。絶縁体２８２、および絶縁体２８４は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。

例えば、絶縁体２８２となる絶縁膜としては、例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸化アルミニウム膜を成膜することによって、絶縁体２８２上に形成する構造体、例えば、絶縁体２８４が有する水素を酸化物２３０へ拡散することを抑制することができる場合がある。

次に、絶縁体２７４、絶縁体２７５、絶縁体２８０、絶縁体２８２および絶縁体２８４に、導電体２４２ａおよび導電体２４２ｂに達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。

ここで、導電体２４０（導電体２４０ａ、および導電体２４０ｂ）は、導電体２４６（導電体２４６ａ、および導電体２４６ｂ）と重畳して設けられることが好ましい。本構成とすることで、絶縁体２７４、絶縁体２７５、絶縁体２８０、絶縁体２８２、および絶縁体２８４に対し、導電体２４２に達する開口を形成するエッチング（該開口には導電体２４６、および絶縁体２４７が配置する）において、当該開口の底部と重畳して導電体２４０が設けられる。従って、導電体２４２が貫通した場合でも、酸化物２３０ｂ上の導電体２４０が露出するため、酸化物２３０ｂがオーバーエッチングされること防ぐことができる。

続いて、絶縁体２４７となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４７を形成する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２４７となる絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。また、異方性エッチングは、例えばドライエッチング法などを行えばよい。開口の側壁部をこのような構成とすることで、外方からの酸素の透過を抑制し、次に形成する導電体２４６ａおよび導電体２４６ｂの酸化を防止することができる。また、導電体２４６ａおよび導電体２４６ｂから、水、水素などの不純物が外部に拡散することを防ぐことができる。

次に、導電体２４６（導電体２４６ａおよび導電体２４６ｂ）となる導電膜を成膜する。導電体２４６となる導電膜は、水、水素などの不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体２４６となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。

次に、ＣＭＰ処理を行うことで、導電体２４６となる導電膜の一部を除去し、絶縁体２８４を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体２４６を形成することができる（図１参照。）。

また、開口の側壁部にバリア性を有する絶縁体を形成した後に、導電体２４６を形成してもよい。開口の側壁部に酸化アルミニウムを形成することで、外方からの酸素の透過を抑制し、導電体２４６の酸化を防止することができる。また、導電体２４６から、水、水素などの不純物が外部に拡散することを防ぐことができる。該酸化アルミニウムの形成は、開口にＡＬＤ法などを用いて酸化アルミニウムを成膜し、異方性エッチングを行うことで形成することができる。

以上により、図１に示すトランジスタ２００を有する半導体装置を作製することができる。図５乃至図１３に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、図１４および図１５を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。

＜記憶装置の構成例＞
図１４（Ａ）にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、コントロールロジック回路１４６０を有する。

列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、および書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。

記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、ＷＤＡＴＡは書き込み回路に入力される。

コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。

メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。

なお、図１４（Ａ）において、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図１４（Ｂ）に示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。

図１５に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。

［ＤＯＳＲＡＭ］
図１５（Ａ）乃至（Ｃ）に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭと呼ぶ場合がある。図１５（Ａ）に示すメモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（フロントゲートと呼ぶ場合がある。）、及びバックゲートを有する。

トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。

配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。

また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図１５（Ｂ）に示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図１５（Ｃ）に示すメモリセル１４７３のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。

上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。

また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。

［ＮＯＳＲＡＭ］
図１５（Ｄ）乃至（Ｇ）に、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図１５（Ｄ）に示すメモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、フロントゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ＲＡＭ）と呼ぶ場合がある。

トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。

配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。

また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図１５（Ｅ）に示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図１５（Ｆ）に示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図１５（Ｇ）に示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。

上記実施の形態に示す半導体装置をメモリセル１４７４乃至１４７７等に用いる場合、トランジスタＭ２としてトランジスタ２００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。

なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。

また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２、Ｍ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。

また、図１５（Ｈ）に３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図１５（Ｈ）に示すメモリセル１４７８は、トランジスタＭ４乃至Ｍ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、ＲＷＬ、ＷＷＬ、ＢＧＬ、およびＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、ＷＢＬに電気的に接続してもよい。

トランジスタＭ４はバックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。

なお、トランジスタＭ５、Ｍ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至Ｍ６がＯＳトランジスタでもよい、この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。

上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に低くすることができる。

なお、本実施の形態に示す周辺回路１４１１、およびメモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。

本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、図１６を用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ　ｏｎ　Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。

図１６（Ａ）に示すように、チップ１２００は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）１２１１、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。

チップ１２００には、バンプ（図示しない）が設けられ、図１６（Ｂ）に示すように、プリント基板（Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。

マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。

ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。

また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。

アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。

メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。

インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ　Ｍｕｌｔｉｍｅｄｉａ　Ｉｎｔｅｒｆａｃｅ）などを用いることができる。

ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。

チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。

ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。

ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの演算を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。

（実施の形態４）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図１７にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。

図１７（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。

図１７（Ｂ）はＳＤカードの外観の模式図であり、図１７（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。

図１７（Ｄ）はＳＳＤの外観の模式図であり、図１７（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。

本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態５）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図１８に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。

図１８（Ａ）に、モニタ８３０を示す。モニタ８３０は、表示部８３１、筐体８３２、スピーカー８３３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。またモニタ８３０は、リモコン操作機８３４により、操作することができる。

またモニタ８３０は、放送電波を受信して、テレビジョン装置として機能することができる。

モニタ８３０が受信できる放送電波としては、地上波、または衛星から送信される電波などが挙げられる。また放送電波として、アナログ放送、デジタル放送などがあり、また映像及び音声、または音声のみの放送などがある。例えばＵＨＦ帯（３００ＭＨｚ以上３ＧＨｚ以下）またはＶＨＦ帯（３０ＭＨｚ以上３００ＭＨｚ以下）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示部８３１に表示させることができる。例えば、４Ｋ−２Ｋ、８Ｋ−４Ｋ、１６Ｋ−８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。

また、インターネットやＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、Ｗｉ−Ｆｉ（登録商標）などのコンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、表示部８３１に表示する画像を生成する構成としてもよい。このとき、モニタ８３０にチューナを有さなくてもよい。

また、モニタ８３０は、コンピュータと接続し、コンピュータ用モニタとして用いることができる。また、コンピュータと接続したモニタ８３０は、複数の人が同時に閲覧可能となり、会議システムに用いることができる。また、ネットワークを介したコンピュータの情報の表示や、モニタ８３０自体のネットワークへの接続により、モニタ８３０をテレビ会議システムに用いることができる。

また、モニタ８３０はデジタルサイネージとして用いることもできる。

例えば、本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることができる。本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることで、高速な動作や信号処理を低消費電力にて実現できる。

また、本発明の一態様の半導体装置を用いたＡＩシステムをモニタ８３０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。

図１８（Ｂ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。

また、本発明の一態様の半導体装置を用いたＡＩシステムを表示部２９４３の画像処理部に用いることで、ビデオカメラ２９４０周囲の環境に応じた撮影が実現できる。具体的には、周囲の明るさに応じて最適な露出で撮影を行うことができる。また、逆光における撮影や屋内と屋外など、明るさの異なる状況を同時に撮影する場合では、ハイダイナミックレンジ（ＨＤＲ）撮影を行うことができる。

また、ＡＩシステムは、撮影者の癖を学習し、撮影のアシストを行うことができる。具体的には、撮影者の手振れの癖を学習し、撮影中の手振れを補正することで、撮影した画像には手振れによる画像の乱れが極力含まれないようにすることができる。また、撮影中にズーム機能を用いる際には、被写体が常に画像の中心で撮影されるようにレンズの向きなどを制御することができる。

図１８（Ｃ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１７、スピーカー部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。

例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した情報端末２９１０の制御情報や、制御プログラムなどを長期間保持することができる。

また、本発明の一態様の半導体装置を用いたＡＩシステムを情報端末２９１０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。

また、ＡＩシステムは、ユーザーの癖を学習し、情報端末２９１０の操作のアシストを行うことができる。ＡＩシステムを搭載した情報端末２９１０は、ユーザーの指の動きや、目線などからタッチ入力を予測することができる。

図１８（Ｄ）に示すラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。

例えば、本発明の一態様の半導体装置を用いた記憶装置は、ラップトップ型パーソナルコンピュータ２９２０の制御情報や、制御プログラムなどを長期間保持することができる。

また、本発明の一態様の半導体装置を用いたＡＩシステムをラップトップ型パーソナルコンピュータ２９２０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。

また、ＡＩシステムは、ユーザーの癖を学習し、ラップトップ型パーソナルコンピュータ２９２０の操作のアシストを行うことができる。ＡＩシステムを搭載したラップトップ型パーソナルコンピュータ２９２０は、ユーザーの指の動きや、目線などから表示部２９２２へのタッチ入力を予測することができる。また、テキストの入力においては、過去のテキスト入力情報や、前後のテキストや写真などの図から入力予測を行い、変換のアシストを行う。これにより、入力ミスや変換ミスを極力低減することができる。

図１８（Ｅ）は、自動車の一例を示す外観図、図１８（Ｆ）は、ナビゲーション装置８６０を示している。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。ナビゲーション装置８６０は、表示部８６１、操作ボタン８６２、及び外部入力端子８６３を具備する。自動車２９８０とナビゲーション装置８６０は、それぞれ独立していても良いが、ナビゲーション装置８６０が自動車２９８０に組み込まれ、連動して機能する構成とするのが好ましい。

例えば、本発明の一態様の半導体装置を用いた記憶装置は、自動車２９８０やナビゲーション装置８６０の制御情報や、制御プログラムなどを長期間保持することができる。また、本発明の一態様の半導体装置を用いたＡＩシステムを自動車２９８０の制御装置などに用いることで、ＡＩシステムは、ドライバーの運転技術や癖を学習し、安全運転のアシストや、ガソリンやバッテリなどの燃料を効率的に利用する運転のアシストを行うことができる。安全運転のアシストとしては、ドライバーの運転技術や癖を学習するだけでなく、自動車２９８０の速度や移動方法といった自動車の挙動、ナビゲーション装置８６０に保存された道路情報などを複合的に学習し、走行中のレーンから外れることの防止や、他の自動車、歩行者、構造体などとの衝突回避が実現できる。具体的には、進行方向に急カーブが存在する場合、ナビゲーション装置８６０はその道路情報を自動車２９８０に送信し、自動車２９８０の速度の制御や、ハンドル操作のアシストを行うことができる。

本実施例では、酸化物半導体のキャリア濃度とＨａｌｌ移動度との関係を評価した。具体的には、酸化物半導体を成膜した試料に対してＨａｌｌ効果測定を行い、当該結果を用いてキャリア濃度及びＨａｌｌ移動度を算出した。

ここで、Ｈａｌｌ効果測定とは、電流の流れているものに、電流の向きに対して垂直に磁場をかけることによって、電流と磁場の双方に垂直な方向に起電力が現れるＨａｌｌ効果を利用して、キャリア密度、移動度および抵抗率などの電気特性を測定する方法である。ここでは、Ｖａｎ　ｄｅｒ　Ｐａｕｗ法を用いたＨａｌｌ効果測定を行った。なお、Ｈａｌｌ効果測定には、株式会社東陽テクニカ製ＲｅｓｉＴｅｓｔを用いた。

また、本実施例では、試料Ａ群（試料Ａ１乃至試料Ａ１７）、および試料Ｂ群（試料Ｂ１乃至試料Ｂ１７）を作成し、各試料を用いて分析した。図１９（Ａ）に、試料Ａ１乃至試料Ａ１７、および試料Ｂ１乃至試料Ｂ１７の構造を示す。試料Ａ１乃至試料Ａ１７、および試料Ｂ１乃至試料Ｂ１７は、基板９００と、基板９００上の酸化物半導体９０２と、酸化物半導体９０２上の酸化物半導体９０４を有する。なお、試料Ａ群の酸化物半導体９０４は、スパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いて成膜した。一方、試料Ｂ群の酸化物半導体９０４は、スパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いて成膜した。

＜試料の作製方法＞
以下では、試料Ａ１乃至試料Ａ１７、および試料Ｂ１乃至試料Ｂ１７の作製方法ついて説明する。

まず、試料Ａ１乃至試料Ａ１７、および試料Ｂ１乃至試料Ｂ１７において、基板９００として、石英基板を用いた。次に、基板９００上に、スパッタリング法により、酸化物半導体９０２を５ｎｍの膜厚で成膜した。酸化物半導体９０２の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用い、アルゴンガス流量４０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、圧力０．７Ｐａ、基板とターゲットとの間の距離６０ｎｍ、直流電源０．５ｋＷ、基板温度２００℃とした。

続いて、試料Ａ群において、酸化物半導体９０２上に、スパッタリング法により、酸化物半導体９０４を１５ｎｍの膜厚で成膜した。酸化物半導体９０４の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用い、アルゴンガス流量３０ｓｃｃｍ、酸素ガス流量１５ｓｃｃｍ、圧力０．７Ｐａ、基板とターゲットとの間の距離６０ｎｍ、直流電源０．５ｋＷ、基板温度２００℃とした。

また、試料Ｂ群において、酸化物半導体９０２上に、スパッタリング法により、酸化物半導体９０４を１５ｎｍの膜厚で成膜した。酸化物半導体９０４の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用い、アルゴンガス流量３０ｓｃｃｍ、酸素ガス流量１５ｓｃｃｍ、圧力０．７Ｐａ、基板とターゲットとの間の距離６０ｎｍ、直流電源０．５ｋＷ、基板温度２００℃とした。

次に、試料Ａ群、および試料Ｂ群において、窒素を含む雰囲気にて温度４００℃、１時間の加熱処理を行った。次に、酸素を含む雰囲気にて温度４００℃、１時間の加熱処理を行った。

次に、試料Ａ群、および試料Ｂ群において、水素を含む雰囲気（以下、水素雰囲気という。）にて１時間の加熱処理を水素ガス流量５００ｓｃｃｍ、圧力１３３Ｐａで行った。

なお、水素雰囲気下における加熱処理は、試料Ａ１、および試料Ｂ１が加熱処理無し（Ｒ．Ｔ．）、試料Ａ２、および試料Ｂ２が１００℃、試料Ａ３、および試料Ｂ３が１２５℃、試料Ａ４、および試料Ｂ４が１５０℃、試料Ａ５、および試料Ｂ５が１６０℃、試料Ａ６、および試料Ｂ６が１７０℃、試料Ａ７、および試料Ｂ７が１８０℃、試料Ａ８、および試料Ｂ８が１９０℃、試料Ａ９、および試料Ｂ９が２００℃、試料Ａ１０、および試料Ｂ１０が２２５℃、試料Ａ１１、および試料Ｂ１１が２５０℃、試料Ａ１２、および試料Ｂ１２が２７５℃、試料Ａ１３、および試料Ｂ１３が３００℃、試料Ａ１４、および試料Ｂ１４が３２５℃、試料Ａ１５、および試料Ｂ１５が３５０℃、試料Ａ１６、および試料Ｂ１６が３７５℃、試料Ａ１７、および試料Ｂ１７が４００℃とした。

以上により、試料Ａ１乃至試料Ａ１７、および試料Ｂ１乃至試料Ｂ１７を作製した。

＜各試料のＨａｌｌ測定結果＞
図２０（Ａ）に、水素雰囲気における加熱処理時の温度に対する、酸化物半導体９０４のキャリア濃度の推移を示した。横軸は、水素雰囲気における加熱処理時の温度［℃］とし、縦軸は、酸化物半導体９０４のキャリア濃度［ｃｍ^−３］とした。なお、試料Ａ群を黒丸、試料Ｂ群を白丸でプロットした。

図２０（Ａ）より、水素雰囲気における加熱処理時の温度が高いほど、酸化物半導体９０４のキャリア濃度が高くなることが分かった。特に、試料Ａ群、および試料Ｂ群ともに、水素雰囲気下における加熱処理の温度が１５０℃から２００℃付近から、キャリア濃度が急激に増加することがわかった。

また、図２０（Ｂ）に、水素雰囲気における加熱処理時の温度に対する、酸化物半導体９０４のＨａｌｌ移動度の推移を示した。横軸は、水素雰囲気における加熱処理時の温度［℃］とし、縦軸は、酸化物半導体９０４のＨａｌｌ移動度［ｃｍ^２／Ｖｓ］とした。なお、試料Ａ群を黒丸、試料Ｂ群を白丸でプロットした。

図２０（Ｂ）より、水素雰囲気における加熱処理時の温度が２００℃よりも高くなると、酸化物半導体９０４のＨａｌｌ移動度は、急激に高くなることがわかった。特に、試料Ａ群では、加熱処理時の温度が１７５℃よりも高くなると、酸化物半導体９０４のＨａｌｌ移動度は、急激に高くなることがわかった。つまり、酸化物半導体９０４にＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いた場合に、温度に依存するＨａｌｌ移動度の向上が、顕著に観察できた。

ここで、図１９（Ｂ）に、試料Ａ群、および試料Ｂ群において、酸化物半導体９０４のキャリア濃度とＨａｌｌ移動度の関係を示した。なお、試料Ａ群を黒丸、試料Ｂ群を白丸でプロットした。

図１９（Ｂ）より、酸化物半導体９０４のキャリア濃度が高くなると、Ｈａｌｌ移動度も高くなる傾向があることがわかった。特に、試料Ａ群において、キャリア密度が１．０×１０^１６［ｃｍ^−３］以下において、Ｈａｌｌ移動度は１２．０［ｃｍ^２／Ｖｓ］以下となった。一方、キャリア密度が、１．０×１０^１９［ｃｍ^−３］以上３．０×１０^１９［ｃｍ^−３］以下においては、Ｈａｌｌ移動度は２０．０［ｃｍ^２／Ｖｓ］以上となった。

なお、トランジスタの動作において、良好なトランジスタの制御性を得るためには、チャネルが形成される領域のドナー濃度を１．０×１０^１６［ｃｍ^−３］以下とすることが好ましい。また、Ｈａｌｌ移動度が低い状態では、トランジスタがオンとなる動作において、ゲート電極から生じる電界によるキャリア蓄積効果により、チャネル部のキャリア濃度は高くなる。つまり、図１９（Ｂ）に示す、キャリア濃度とＨａｌｌ移動度の関係に従って、トランジスタの移動度は向上するものと推測できる。

以上より、本発明の一態様の酸化物半導体は、トランジスタのオフ領域となるキャリア密度の範囲（例えば１．０×１０^１６［ｃｍ^−３］以下）において、移動度は低くなる。一方、本発明の一態様の酸化物半導体は、トランジスタのオン領域となるキャリア密度の範囲（例えば、１．０×１０^１９［ｃｍ^−３］以上３．０×１０^１９［ｃｍ^−３］以下）においては、ゲート電界によるキャリアの蓄積効果により、キャリア密度が増加し、移動度も高くなると考察できる。

以上、本実施例に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

２００：トランジスタ，２０５：導電体，２１４：絶縁体，２１６：絶縁体，２２２：絶縁体，２２４：絶縁体，２３０：酸化物，２３０ａ：酸化物，２３０Ａ：酸化膜，２３０ｂ：酸化物，２３０Ｂ：酸化膜，２３０ｃ：酸化物，２３０Ｃ：酸化膜，２４０：導電体，２４０ａ：導電体，２４０Ａ：導電膜，２４０ｂ：導電体，２４２：導電体，２４２ａ：導電体，２４２Ａ：導電膜，２４２ｂ：導電体，２４２Ｂ：導電体，２４６：導電体，２４６ａ：導電体，２４６ｂ：導電体，２４７：絶縁体，２４７ａ：絶縁体，２４７ｂ：絶縁体，２５０：絶縁体，２５０Ａ：絶縁膜，２６０：導電体，２６０ａ：導電体，２６０Ａ：導電膜，２６０ｂ：導電体，２６０Ｂ：導電膜，２６２：開口，２６２Ａダミーゲート，２６２Ｂ：ダミーゲート，２６３：開口，２６３Ａ：ダミー膜，２６３Ｂ：ダミー膜，２７４：絶縁体，２７４Ａ：絶縁膜，２７５：絶縁体，２７５Ａ：絶縁膜，２８０：絶縁体，２８２：絶縁体，２８４：絶縁体

Claims

　第１の領域、第２の領域、第３の領域、第４の領域、および第５の領域を有する第１の酸化物と、
　前記第１の領域上の第１の導電体と
　前記第２の領域上の第２の導電体と、
　前記第１の導電体、および前記第３の領域上の第３の導電体と、
　前記第２の導電体、および前記第４の領域上の第４の導電体と、
　前記第５の領域、前記第３の領域上の前記第３の導電体、前記第４の領域上の前記第４の導電体、を露出する開口を有し、かつ前記第１の酸化物、前記第１の導電体、前記第２の導電体、前記第３の導電体、および前記第４の導電体を覆って設けた第１の絶縁体と、
　前記開口内に設けられた第２の酸化物と、
　前記開口内に、前記第２の酸化物を介して設けられた第２の絶縁体と、
　前記開口内に、前記第２の酸化物、および前記第２の絶縁体を介して設けられた第５の導電体と、を有し、
　前記第５の領域は、前記第３の領域と前記第４の領域との間に配置され、
　前記第３の領域は、前記第１の領域と前記第５の領域との間に配置され、
　前記第４の領域は、前記第２の領域と前記第５の領域との間に配置され、
　前記第３の領域、および前記第４の領域は、前記第５の導電体と重畳する領域を有することを特徴とする半導体装置。
　請求項１において、
　前記第１の酸化物は、前記第５の領域において、キャリア密度が１．０×１０^１６［ｃｍ^−３］以下では、Ｈａｌｌ移動度は１２．０［ｃｍ^２／Ｖｓ］以下であり、キャリア密度が１．０×１０^１９［ｃｍ^−３］以上３．０×１０^１９［ｃｍ^−３］以下では、Ｈａｌｌ移動度は２０．０［ｃｍ^２／Ｖｓ］以上であることを特徴とする半導体装置。
　請求項１または請求項２において、
　前記第１の酸化物の前記第５の領域は、トランジスタのチャネル形成領域であり、
　前記トランジスタの動作周波数は、１００［ＭＨｚ］以上であることを特徴とする半導体装置。
　請求項１乃至請求項３のいずれか一において、
　前記第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有することを特徴とする半導体装置。
　請求項１乃至請求項３のいずれか一において、
　前記第２の酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有することを特徴とする半導体装置。
　請求項１乃至請求項５のいずれか一において、
　前記第１の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有することを特徴とする半導体装置。