[go: up one dir, main page]

WO2018109996A1 - 酸化物半導体装置の製造方法 - Google Patents

酸化物半導体装置の製造方法 Download PDF

Info

Publication number
WO2018109996A1
WO2018109996A1 PCT/JP2017/031820 JP2017031820W WO2018109996A1 WO 2018109996 A1 WO2018109996 A1 WO 2018109996A1 JP 2017031820 W JP2017031820 W JP 2017031820W WO 2018109996 A1 WO2018109996 A1 WO 2018109996A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide semiconductor
active layer
layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/031820
Other languages
English (en)
French (fr)
Inventor
後藤　哲也
水村　通伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
V Technology Co Ltd
Original Assignee
Tohoku University NUC
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, V Technology Co Ltd filed Critical Tohoku University NUC
Priority to KR1020197013837A priority Critical patent/KR20190095261A/ko
Priority to US16/461,765 priority patent/US20190326421A1/en
Priority to CN201780068645.0A priority patent/CN109923649A/zh
Publication of WO2018109996A1 publication Critical patent/WO2018109996A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Definitions

  • the present invention relates to a method for manufacturing an oxide semiconductor device.
  • TFT Thin Film Transistor
  • a TFT is widely used as an active element for flat panel displays formed on a glass substrate.
  • a TFT is a three-terminal element having a gate terminal, a source terminal, and a drain terminal as a basic configuration.
  • a semiconductor thin film formed on a substrate is used as an active layer in which electrons or holes move, and a voltage is applied to the gate terminal. When applied, the current flowing in the active layer is controlled, and the current between the source terminal and the drain terminal is switched.
  • TFT polycrystalline silicon thin film and amorphous silicon thin film are widely used, but with the spread of mobile electronic devices typified by smartphones, ultra-high definition, high image quality and low power consumption in small screen displays Therefore, an oxide semiconductor has attracted attention as a TFT material that can cope with the image display performance.
  • IGZO which is an oxide of indium (In), gallium (Ga), and zinc (Zn)
  • TFT material It is known to be a TFT material.
  • Patent Document 1 listed below is a transparent amorphous oxide thin film formed by vapor phase film formation and composed of elements of In, Ga, Zn, and O, and the composition of the oxide is the same as when crystallized.
  • the composition is InGaO 3 (ZnO) m (m is a natural number less than 6), the electron mobility is more than 1 cm 2 / (V ⁇ second), and the electron carrier concentration is 10 16 // without adding impurity ions. It has been shown that a transparent semi-insulating amorphous oxide thin film which is semi-insulating and having a cm 3 or less is used as an active layer of a TFT.
  • a manufacturing process of a TFT using IGZO as an active layer includes a step of forming a gate electrode layer on a base substrate (glass substrate) and patterning the gate electrode (step S1), as shown in FIG.
  • the etch stop layer is a layer that prevents the active layer of IGZO from being scraped during the subsequent electrode pattern formation, and is not a functional layer. Therefore, the etch stop layer is omitted and the layer formation is simplified. Was demanded.
  • an object of the present invention is to simplify a process and improve productivity in a manufacturing process of an oxide semiconductor device having an active layer of an oxide semiconductor.
  • the present invention has the following configuration.
  • a method of manufacturing an oxide semiconductor device having an active layer of an oxide semiconductor layer of indium (In), gallium (Ga), and zinc (Zn), wherein the active layer formation region is irradiated with laser light and
  • An oxide semiconductor device manufacturing method includes a laser annealing process in which an active layer formation region of an oxide semiconductor layer of indium (In), gallium (Ga), or zinc (Zn) is irradiated with laser light.
  • a laser annealing process in which an active layer formation region of an oxide semiconductor layer of indium (In), gallium (Ga), or zinc (Zn) is irradiated with laser light.
  • etching resistance is imparted to the active layer after treatment, and the invention has been completed.
  • the photolithography process performed at the time of patterning the active layer is omitted, the active layer that has been subjected to the laser annealing process is directly etched, and the unirradiated region of the laser light is removed, thereby patterning the active layer.
  • an electrode pattern can be formed by directly forming a metal layer without forming an etch stop layer on the patterned active layer.
  • the manufacturing method of such an oxide semiconductor device can reduce the number of photolithography processes accompanied by mask exposure of the photoresist by imparting etching resistance to the active layer by laser annealing, and can improve the productivity of the oxide semiconductor device.
  • a semiconductor device can be manufactured.
  • a gate electrode 11, a gate insulating film 12, and an oxide semiconductor layer (IGZO layer) 13 are formed on a base substrate (glass substrate) 10.
  • a Mo, Ti, or TiN layer is formed by sputtering or the like (for example, a film thickness of 100 nm), and an electrode pattern is formed by a photolithography process and an etching process.
  • the gate insulating film 12 is formed, for example, by forming a SiO 2 layer on the gate electrode 11 by plasma CVD or the like (for example, a film thickness of 100 nm).
  • a SiO 2 layer is formed on the gate electrode 11 by plasma CVD or the like (for example, a film thickness of 100 nm).
  • an IGZO layer is formed on the gate insulating film 12 by magnetron sputtering or the like.
  • laser annealing treatment is performed in which the active layer forming region of the formed oxide semiconductor layer 13 is irradiated with laser light.
  • the laser light to be irradiated is, for example, an excimer laser (XeF wavelength 351 nm, KrF wavelength 248 nm, energy density 150 mJ / cm 2 , 50 shots).
  • channel doping Si ion implantation may be performed as necessary.
  • the active layer 13A is patterned by etching the oxide semiconductor layer 13 that has been subjected to the laser annealing treatment.
  • the etching resistance is imparted to the active layer forming region by the laser annealing treatment, the photolithography process for mask exposure of the photoresist is omitted, and the oxide semiconductor layer 13 is directly immersed in the etching solution, and the oxide The active layer 13A is formed by etching away the non-irradiated portion of the semiconductor layer 13 from the laser beam.
  • the etching resistance of the IGZO layer by laser annealing will be described. It has been found that the IGZO layer is crystallized depending on the conditions only in the region irradiated with the laser. XeF laser, the KrF laser both in the region between the energy density of 20 mJ / cm 2 of 140 mJ, although an amorphous densified by increased film density, and crystallized further from 140 mJ / cm 2 in the region of 200 mJ / cm 2 It was confirmed that It has been found that such crystallization and densification occur more efficiently by locally irradiating a region with an area of about 100 ⁇ m ⁇ 100 ⁇ m or less to suppress expansion of the entire film.
  • the crystallized IGZO film has improved wet etching resistance. For example, it was found that crystallized IGZO (film thickness 50 nm) was not etched even when immersed for 2 minutes or longer in a mixed solution of phosphoric acid and phosphoric acid / nitric acid / acetic acid. On the other hand, the amorphous IGZO region had a thickness of 50 nm and was etched in about 1 minute for phosphoric acid and about 20 seconds for a mixed solution of phosphoric acid, nitric acid and acetic acid.
  • an electrode pattern is directly formed on the active layer 13A imparted with etching resistance by laser annealing without forming an etch stop layer. That is, an Al layer is formed on the active layer 13A and the gate insulating film 12, a source electrode 14A is formed by a photolithography process and an etching process, and an Al layer is further formed on the active layer 13A and the gate insulating film 12. Then, the drain electrode 14B is formed by a photolithography process and an etching process. Thereafter, appropriate processes such as formation of a passivation film (for example, SiO 2 ) are performed.
  • a passivation film for example, SiO 2
  • the manufacturing is performed in the order of steps (a1), (b1), (c1), (d1), and (e1).
  • Steps (a1) and (b1) are the same as steps (a) and (b) shown in FIG.
  • a pattern of the photoresist 20 is formed in the photolithography process on the active layer forming region to which etching resistance is imparted by the laser annealing process, and the etching process is performed in the step (d1).
  • the oxide semiconductor layer 13 is removed by etching while leaving the pattern of the photoresist 20, and then the photoresist 20 is removed, thereby forming a pattern 13B including the active layer 13A.
  • the pattern of the source electrode 14A and the drain electrode 14B is formed as in the step (d) in FIG. Since the IGZO layer to which etching resistance is imparted has improved resistance to dry etching, not only a wet process but also a dry etching process may be used for patterning.
  • steps (a2), (b2), (c2), (d2), and (e2) are the same as steps (a) to (c) shown in FIG.
  • the pattern of the etch stop layer 21 is formed on the active layer 13A in the step (d2), and then in the step (e2), the source electrode 14A and the drain are formed.
  • a pattern of the electrode 14B is formed.
  • a photolithography process and an etching process for mask exposure of the photoresist are performed.
  • etching resistance is imparted to the active layer 13A by the laser annealing process, so that a photolithography process for mask exposure of the photoresist in one or both of the patterning of the active layer 13A and the formation of the electrode pattern is performed. This can be omitted and the process can be simplified.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

酸化物半導体の活性層を有する酸化物半導体装置の製造工程において、工程の簡略化を図り、生産性の向上を図る。 インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）の酸化物半導体層の活性層を有する酸化物半導体装置の製造方法であって、活性層１３Ａの形成領域にレーザー光を照射して、活性層１３Ａにエッチング耐性を付与するレーザーアニール処理を施す。

Description

酸化物半導体装置の製造方法
　本発明は、酸化物半導体装置の製造方法に関するものである。
　ＴＦＴ（Thin Film Transistor）は、ガラス基板上に形成されるフラットパネルディスプレイ用のアクティブ素子として普及している。ＴＦＴは、基本構成として、ゲート端子、ソース端子及びドレイン端子を備えた３端子素子であり、基板上に成膜した半導体薄膜を、電子又はホールが移動する活性層として用い、ゲート端子に電圧を印加して、活性層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有する。
　ＴＦＴの活性層としては、多結晶シリコン薄膜やアモルファスシリコン薄膜が広く用いられているが、スマートフォンに代表されるモバイル電子機器の普及によって、小型画面のディスプレイに超高精細・高画質且つ低消費電力の画像表示性能が求められており、これに対応できるＴＦＴ材料として、酸化物半導体が注目されている。
　酸化物半導体の中で、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）の酸化物であるＩＧＺＯは、従来のアモルファスシリコンなどに比べて、ディスプレイの高精細化や低消費電力化が可能になるＴＦＴ材料であることが知られている。下記特許文献１には、気相成膜法で成膜され、Ｉｎ、Ｇａ、Ｚｎ及びＯの元素から構成される透明アモルファス酸化物薄膜であって、酸化物の組成は、結晶化したときの組成がＩｎＧａＯ3（ＺｎＯ）m（ｍは６未満の自然数）であり、不純物イオンを添加することなしに、電子移動度が１ｃｍ2／（Ｖ・秒）超、かつ電子キャリヤ濃度が１０16／ｃｍ3以下である半絶縁性である透明半絶縁性アモルファス酸化物薄膜をＴＦＴの活性層とすることが示されている。
特開２０１０－２１９５３８号公報
　従来、ＩＧＺＯを活性層とするＴＦＴの製造工程は、図１に示すように、ベース基板（ガラス基板）上にゲート電極層を形成し、ゲート電極のパターニングを行う工程（Ｓ１工程）、ゲート電極上にゲート絶縁膜を形成する工程（Ｓ２工程）、ゲート絶縁膜を表面処理する工程（Ｓ３工程）、活性層（ＩＧＺＯ層）を形成して、パターニングする工程（Ｓ４工程）、エッチストップ層を形成して、パターニングする工程（Ｓ５工程）、電極層（金属層）を形成し、ソース電極、ドレイン電極にパターニングする工程（Ｓ６工程）などを有する。
　このように、ＩＧＺＯを活性層とするＴＦＴの製造では、前述したＳ１工程、Ｓ４工程、Ｓ５工程、Ｓ６工程などで、多数回のパターニングを行う必要があり、その都度、フォトレジストのマスク露光を伴うフォトリソグラフィー工程を要するので、工程が煩雑であり、良好な生産性を得ることができない問題があった。
　特に、エッチストップ層は、ＩＧＺＯの活性層がその後の電極パターン形成時に削られることを防ぐ層であって、機能的な層ではないため、エッチストップ層を省いて、層形成を簡略化することが求められていた。
　本発明は、このような問題に対処するために提案されたものである。すなわち、本発明は、酸化物半導体の活性層を有する酸化物半導体装置の製造工程において、工程の簡略化を図り、生産性の向上を図ることを課題としている。
　このような課題を解決するために、本発明は、以下の構成を具備するものである。
　インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）の酸化物半導体層の活性層を有する酸化物半導体装置の製造方法であって、前記活性層の形成領域にレーザー光を照射して、前記活性層にエッチング耐性を付与するレーザーアニール工程を有することを特徴とする酸化物半導体装置の製造方法。
従来のＩＧＺＯを活性層とするＴＦＴの製造工程の一部を示す説明図である。 本発明の実施形態に係る酸化物半導体装置の製造方法を示した説明図である。 本発明の他の実施形態に係る酸化物半導体装置の製造方法を示した説明図である。 本発明の他の実施形態に係る酸化物半導体装置の製造方法を示した説明図である。
　本発明の実施形態に係る酸化物半導体装置の製造方法は、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）の酸化物半導体層の活性層形成領域にレーザー光を照射するレーザーアニール処理を行うことで、処理後の活性層にエッチング耐性が付与されることを見出し、発明の完成に至ったものである。これによると、活性層のパターニング時に行うフォトリソグラフィ工程を省いて、レーザーアニール処理がなされた活性層を直接エッチング処理して、レーザー光の未照射領域を除去することで、活性層のパターニングを行うことができる。また、パターニングされた活性層の上にエッチストップ層を形成することなく、直接金属層を形成して電極パターンを形成することができる。
　このような酸化物半導体装置の製造方法は、レーザーアニール処理で活性層にエッチング耐性を付与することで、フォトレジストのマスク露光を伴うフォトリソグラフィー工程の回数を減らすことができ、生産性良く酸化物半導体装置を製造することができる。
　以下、図面に沿って具体的な製造工程を説明する。図２においては、（ａ），（ｂ），（ｃ），（ｄ）の工程順で製造する。（ａ）工程は、ベース基板（ガラス基板）１０上に、ゲート電極１１、ゲート絶縁膜１２、酸化物半導体層（ＩＧＺＯ層）１３を形成する。ゲート電極１１は、例えば、Ｍｏや，Ｔｉ，ＴｉＮ層をスパッタリングなどで形成（例えば、膜厚１００ｎｍ）し、フォトリソグラフィー工程とエッチング工程によって電極パターンを形成する。ゲート絶縁膜１２は、ゲート電極１１上に、例えば、ＳｉＯ2層をプラズマＣＶＤなどで形成（例えば、膜厚１００ｎｍ）する。酸化物半導体層１３は、ゲート絶縁膜１２上に、ＩＧＺＯ層をマグネトロンスパッタなどで形成する。
　（ｂ）工程は、形成された酸化物半導体層１３の活性層形成領域にレーザー光を照射するレーザーアニール処理を行う。照射するレーザー光は、例えば、エキシマレーザ（ＸｅＦ波長３５１ｎｍやＫｒＦ波長２４８ｎｍ、エネルギー密度１５０ｍＪ／ｃｍ2、５０ショット）である。レーザーアニール処理に先立って、チャネルドープ（Ｓｉイオン注入）を必要に応じて行ってもよい。
　（ｃ）工程は、レーザーアニール処理がなされた酸化物半導体層１３をエッチング処理して活性層１３Ａをパターニングする。ここでは、レーザーアニール処理によって、活性層形成領域にはエッチング耐性が付与されているので、フォトレジストをマスク露光するフォトリソグラフィー工程を省いて、直接酸化物半導体層１３をエッチング液に浸け、酸化物半導体層１３のレーザー光未照射部分をエッチング除去して活性層１３Ａを形成している。
　レーザーアニール処理によるＩＧＺＯ層のエッチング耐性について説明すると、レーザー照射されている領域のみ、条件によりＩＧＺＯ層が結晶化することを見出した。ＸｅＦレーザー、ＫｒＦレーザーともに、エネルギー密度２０ｍＪ／ｃｍ2から１４０ｍＪの間の領域において、アモルファスではあるが膜密度が上昇して緻密化し、さらに１４０ｍＪ／ｃｍ2から２００ｍＪ／ｃｍ2の領域で結晶化していることが確認された。このような結晶化や緻密化は、面積１００μｍ×１００μｍ程度以下の領域に局所的にレーザーを照射することで、膜全体の膨張を抑えることでより効率よく起こることが分かった。そして、結晶化したＩＧＺＯ膜はウェットのエッチング耐性が向上していることが分かった。例えば、結晶化したＩＧＺＯ（膜厚５０ｎｍ）は、りん酸、及びりん酸・硝酸・酢酸の混合液に対し、２分以上浸漬してもエッチングされないことが分かった。一方、アモルファスＩＧＺＯの領域は５０ｎｍの膜厚がりん酸では約1分で、りん酸・硝酸・酢酸の混合液においては約２０秒でエッチングされた。
　（ｄ）工程は、レーザーアニール処理によってエッチング耐性が付与された活性層１３Ａ上に、エッチストップ層を形成することなく、直接電極パターンを形成する。すなわち、活性層１３Ａ及びゲート絶縁膜１２上にＡｌ層を形成して、フォトリソグラフィー工程とエッチング工程によって、ソース電極１４Ａを形成し、更に、活性層１３Ａ及びゲート絶縁膜１２上にＡｌ層を形成して、フォトリソグラフィー工程とエッチング工程によって、ドレイン電極１４Ｂを形成する。その後は、パッシベーション膜（例えば、ＳｉＯ2）の形成など、適宜の工程を行う。
　図３に示す他の実施形態においては、（ａ１），（ｂ１），（ｃ１），（ｄ１），（ｅ１）の工程順で製造する。（ａ１），（ｂ１）工程は、図２に示した（ａ），（ｂ）工程と同様である。この実施形態では、（ｃ１）工程において、レーザーアニール処理によってエッチング耐性が付与された活性層形成領域上にフォトリソ工程でフォトレジスト２０のパターンを形成し、（ｄ１）工程にて、エッチング処理を行って、フォトレジスト２０のパターンを残して酸化物半導体層１３をエッチング除去し、その後フォトレジスト２０を除去することで、活性層１３Ａを含むパターン１３Ｂを形成する。その後の（ｅ１）工程は、図２における（ｄ）工程と同様に、ソース電極１４Ａとドレイン電極１４Ｂのパターンを形成する。エッチング耐性が付与されたＩＧＺＯ層は、ドライエッチングに対しても耐性が向上しているので、パターニングの際は、ウェットプロセスだけでなくドライエッチングプロセスを用いても良い。
　図４に示す他の実施形態においては、（ａ２），（ｂ２），（ｃ２），（ｄ２），（ｅ２）の工程順で製造する。（ａ２）～（ｃ２）工程は、図２に示した（ａ）～（ｃ）工程と同様である。この実施形態では、活性層１３Ａをパターニングした後、（ｄ２）工程にて、活性層１３Ａ上にエッチストップ層２１のパターンを形成して、その後、（ｅ２）工程にて、ソース電極１４Ａとドレイン電極１４Ｂのパターンを形成する。ここでは、エッチストップ層２１のパターン形成とソース電極１４Ａ及びドレイン電極１４Ｂのパターン形成時に、フォトレジストをマスク露光するフォトリソグラフィー工程とエッチング工程が行われる。
　以上説明した実施形態は、レーザーアニール処理によって活性層１３Ａにエッチング耐性が付与されることで、活性層１３Ａのパターニングと電極パターンの形成の一方又は両方において、フォトレジストをマスク露光するフォトリソグラフィー工程を省くことができ、工程の簡略化を図ることができる。
１０：ベース基板（ガラス基板），１１：ゲート電極，１２：ゲート絶縁膜，
１３：酸化物半導体層，１３Ａ：活性層，１４Ａ：ソース電極，
１４Ｂ：ドレインで極，２０：フォトレジスト，２１：エッチストップ層

Claims (3)

  1. 　インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）の酸化物半導体層の活性層を有する酸化物半導体装置の製造方法であって、
    　前記活性層の形成領域にレーザー光を照射して、前記活性層にエッチング耐性を付与するレーザーアニール処理を施すことを特徴とする酸化物半導体装置の製造方法。
  2. 　前記酸化物半導体層を形成後に前記レーザーアニール処理を施し、
    　フォトリソグラフィー工程を省いて、前記酸化物半導体層のレーザー光未照射部分をエッチング除去することを特徴とする請求項１に記載された酸化物半導体装置の製造方法。
  3. 　パターニングされた前記活性層の上に、直接金属層を形成して電極パターンを形成することを特徴とする請求項１又は２に記載された酸化物半導体装置の製造方法。
PCT/JP2017/031820 2016-12-12 2017-09-04 酸化物半導体装置の製造方法 Ceased WO2018109996A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020197013837A KR20190095261A (ko) 2016-12-12 2017-09-04 산화물 반도체 장치의 제조 방법
US16/461,765 US20190326421A1 (en) 2016-12-12 2017-09-04 Method for manufacturing oxide semiconductor device
CN201780068645.0A CN109923649A (zh) 2016-12-12 2017-09-04 氧化物半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-240036 2016-12-12
JP2016240036A JP2018098313A (ja) 2016-12-12 2016-12-12 酸化物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2018109996A1 true WO2018109996A1 (ja) 2018-06-21

Family

ID=62558369

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/031820 Ceased WO2018109996A1 (ja) 2016-12-12 2017-09-04 酸化物半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20190326421A1 (ja)
JP (1) JP2018098313A (ja)
KR (1) KR20190095261A (ja)
CN (1) CN109923649A (ja)
TW (1) TW201822281A (ja)
WO (1) WO2018109996A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021225405A1 (ko) * 2020-05-07 2021-11-11 재단법인대구경북과학기술원 박막트랜지스터 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063966A1 (ja) * 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2010050428A (ja) * 2008-07-25 2010-03-04 Ricoh Co Ltd Ｍｉｓ積層構造体の作製方法およびｍｉｓ積層構造体
JP2012236034A (ja) * 2011-05-11 2012-12-06 Dyson Technology Ltd 表面処理電気器具

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP2011066023A (ja) * 2007-12-12 2011-03-31 Idemitsu Kosan Co Ltd パターン化結晶質半導体薄膜
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
JP6109489B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 Ｅｌ表示装置
KR102135932B1 (ko) * 2013-12-31 2020-07-20 엘지디스플레이 주식회사 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063966A1 (ja) * 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2010050428A (ja) * 2008-07-25 2010-03-04 Ricoh Co Ltd Ｍｉｓ積層構造体の作製方法およびｍｉｓ積層構造体
JP2012236034A (ja) * 2011-05-11 2012-12-06 Dyson Technology Ltd 表面処理電気器具

Also Published As

Publication number Publication date
CN109923649A (zh) 2019-06-21
JP2018098313A (ja) 2018-06-21
KR20190095261A (ko) 2019-08-14
TW201822281A (zh) 2018-06-16
US20190326421A1 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
CN103151388B (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN106847703B (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
WO2017020358A1 (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
US10062771B2 (en) Low temperature poly-silicon thin film transistor and method of manufacturing the same
WO2015188522A1 (zh) 薄膜晶体管及其制作方法、显示装置
WO2017070868A1 (zh) N型tft的制作方法
US10388759B2 (en) Method for fabricating lightly doped drain area, thin film transistor and array substrate
WO2017016023A1 (zh) 一种低温多晶硅薄膜晶体管及其制造方法
CN107275340A (zh) 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置
KR100654022B1 (ko) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
WO2015165226A1 (zh) 显示基板的制造方法和显示基板
US10340365B2 (en) Method of manufacturing a thin film transistor
CN104299891A (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
CN104716092B (zh) 阵列基板的制造方法及制造装置
WO2017136984A1 (zh) N型薄膜晶体管的制作方法
WO2018109996A1 (ja) 酸化物半導体装置の製造方法
JP2004055838A (ja) 薄膜トランジスタの製造方法
CN106783532B (zh) 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板
CN1965391A (zh) 制造半导体器件的方法和设备
CN100382255C (zh) 平坦多晶硅薄膜晶体管的制作方法
WO2017133094A1 (zh) 一种阵列基板的制造方法
CN110112099A (zh) 制作ltps tft基板的方法
JPH09133928A (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
US20190123173A1 (en) Preparation method of bottom-gate type low-temperature polysilicon transistor
CN107706098B (zh) 掺杂区域的形成方法、薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17882192

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197013837

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17882192

Country of ref document: EP

Kind code of ref document: A1