[go: up one dir, main page]

WO2017038733A1 - 光電変換素子 - Google Patents

光電変換素子 Download PDF

Info

Publication number
WO2017038733A1
WO2017038733A1 PCT/JP2016/075121 JP2016075121W WO2017038733A1 WO 2017038733 A1 WO2017038733 A1 WO 2017038733A1 JP 2016075121 W JP2016075121 W JP 2016075121W WO 2017038733 A1 WO2017038733 A1 WO 2017038733A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor film
type amorphous
amorphous semiconductor
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/075121
Other languages
English (en)
French (fr)
Inventor
直城 浅野
正道 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN201680050114.4A priority Critical patent/CN107924958B/zh
Priority to EP16841765.7A priority patent/EP3346506B1/en
Priority to JP2017537874A priority patent/JP6762304B2/ja
Priority to US15/756,061 priority patent/US10505055B2/en
Publication of WO2017038733A1 publication Critical patent/WO2017038733A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/241—Electrodes for devices having potential barriers comprising ring electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Definitions

  • the present invention relates to a photoelectric conversion element.
  • the most manufactured and sold solar cells have a structure in which electrodes are formed on the light receiving surface on the side where sunlight enters and the back surface on the opposite side of the light receiving surface, respectively. is there.
  • FIG. 15 is a schematic cross-sectional view of a conventional back junction solar cell described in Patent Document 1.
  • the back junction solar cell shown in FIG. 15 has an i-type amorphous semiconductor layer 117i and an n-type amorphous semiconductor layer 117n on the light-receiving surface of a crystalline semiconductor substrate 111 having n-type or p-type conductivity.
  • the insulating layer 116 is sequentially stacked.
  • An IN stacked body 112 is formed on the back surface of the crystalline semiconductor substrate 111, and the IN stacked body 112 is formed on the crystalline semiconductor substrate 111 with an i-type amorphous semiconductor layer 112i and an n-type amorphous semiconductor layer 112n. Are sequentially stacked.
  • An IP stacked body 113 is formed on the back surface of the crystalline semiconductor substrate 111, and the IP stacked body 113 is formed on the crystalline semiconductor substrate 111 with an i-type amorphous semiconductor layer 113 i and a p-type amorphous semiconductor.
  • the layers 113p are sequentially stacked.
  • the n-side electrode 114 and the p-side electrode 115 are formed as follows. That is, first, a conductive layer (not shown) is formed on the entire back surface of the crystalline semiconductor substrate 111 by a CVD (Chemical Vapor Deposition) method such as a plasma CVD method or a thin film forming method such as a sputtering method. Next, the conductive layer is divided by a photolithography method or the like. Thereafter, a plating film is formed on the conductive layer. Note that the n-side electrode 114 and the p-side electrode 115 are electrically separated by a groove 119 provided on the insulating layer 118 on the back surface of the crystalline semiconductor substrate 111.
  • CVD Chemical Vapor Deposition
  • the n-side electrode 114 and the p-side electrode 115 are not formed on the edge 110a2 on the back surface of the crystalline semiconductor substrate 111, respectively. It is formed only in the region 110a1 excluding the edge portion 110a2. This is based on the reason that, when the n-side electrode 114 and the p-side electrode 115 are formed, an edge portion 110a2 where no electrode is formed is necessary as a region for fixing the crystalline semiconductor substrate 111.
  • the embodiment disclosed herein includes an n-type semiconductor substrate, a p-type amorphous semiconductor film on the first surface side and the side surface of the semiconductor substrate, and an n-type amorphous semiconductor on the first surface side of the semiconductor substrate.
  • a p-type amorphous semiconductor film, a p-electrode on the p-type amorphous semiconductor film, and an n-electrode on the n-type amorphous semiconductor film, the p-electrode on the first surface side and the side surface of the semiconductor substrate It is a photoelectric conversion element located on the arranged p-type amorphous semiconductor film.
  • the photoelectric conversion efficiency can be improved as compared with the conventional back junction solar cell.
  • FIG. 4 is a schematic enlarged plan view of the back surface of the heterojunction back contact cell of Embodiment 1.
  • FIG. FIG. 2 is a schematic enlarged cross-sectional view of the vicinity of the outer peripheral end portion of the back surface of the heterojunction back contact cell of Embodiment 1 shown in FIG. 6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic enlarged cross-sectional view of the vicinity of an outer peripheral end portion of a back surface of a heterojunction back contact cell according to Embodiment 2.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell according to the second embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell according to the second embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell according to the second embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell according to the second embodiment.
  • FIG. 6 is a schematic enlarged cross-sectional view of the vicinity of an outer peripheral end portion of a back surface of a heterojunction back contact cell according to Embodiment 3.
  • FIG. FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 3. It is typical sectional drawing of the conventional back junction type solar cell.
  • FIG. 1 is a schematic enlarged plan view of the back surface of the heterojunction back contact cell according to the first embodiment.
  • the heterojunction back contact cell of Embodiment 1 has a p-electrode 7 and an n-electrode 8 on the back surface side which is an example of the first surface of the n-type semiconductor substrate 1. .
  • the n-electrode 8 has a rectangular island shape, and the two n-electrodes 8 are arranged so as to extend in the same direction at intervals.
  • the p-electrode 7 is arranged so as to surround each n-electrode 8 with a space from each n-electrode 8 and constitutes one electrode. In the region between the p electrode 7 and the n electrode 8, the p-type amorphous semiconductor film 3 and the n-type amorphous semiconductor film 5 are exposed.
  • FIG. 2 shows a schematic enlarged cross-sectional view of the vicinity of the outer peripheral end of the back surface of the heterojunction back contact cell of Embodiment 1 shown in FIG.
  • a first i-type amorphous semiconductor film 2, a p-type amorphous semiconductor film 3, and a p-electrode 7 are arranged in this order. Yes.
  • the first i-type amorphous semiconductor film 2, the p-type amorphous semiconductor film 3, and the p-electrode 7 pass over the outer peripheral end 1 d of the back surface 1 a of the n-type semiconductor substrate 1 and pass through the n-type semiconductor substrate 1. It extends to the end of the side surface 1 c on the light receiving surface 1 b side, and is located on the side surface 1 c of the n-type semiconductor substrate 1.
  • the first i-type amorphous semiconductor film 2, the p-type amorphous semiconductor film 3, and the p-electrode 7 are formed on all the outer peripheral edges 1 d of the back surface 1 a of the n-type semiconductor substrate 1.
  • the present invention is not limited to this configuration.
  • the outer peripheral end 1d of the back surface 1a of the n-type semiconductor substrate 1 is a point on the intersection line between the back surface 1a of the n-type semiconductor substrate 1 and the side surface 1c. In the example shown in FIG.
  • the first i-type amorphous semiconductor film 2 and the p-type amorphous semiconductor film 3 have a length L longer than the p-electrode 7 on the side surface 1 c of the n-type semiconductor substrate 1. Only extends long.
  • a second i-type amorphous semiconductor film 4, an n-type amorphous semiconductor film 5, and an inner region opposite to the outer peripheral end 1 d side (outer side) of the back surface 1 a of the n-type semiconductor substrate 1 N electrodes 8 are arranged in this order.
  • the outer periphery of the laminate of the second i-type amorphous semiconductor film 4 and the n-type amorphous semiconductor film 5 is the first i-type amorphous semiconductor film 2 and the p-type amorphous semiconductor.
  • the inner periphery of the stacked body with the semiconductor film 3 is covered.
  • the third i-type amorphous semiconductor film 9 and the second n-type non-layer are formed on the light-receiving surface 1b as the second surface opposite to the back surface 1a as the first surface of the n-type semiconductor substrate 1, the third i-type amorphous semiconductor film 9 and the second n-type non-layer are formed.
  • the crystalline semiconductor film 10 is arranged in this order.
  • one end 3a of the p-type amorphous semiconductor film 3 is in contact with the third i-type amorphous semiconductor film 9, and the other end 3b of the p-type amorphous semiconductor film 3 is the first. 2 is in contact with the i-type amorphous semiconductor film 4. Further, one end 10a of the second n-type amorphous semiconductor film 10 is not in contact with other members.
  • the light receiving surface 1b side of the side surface 1c is in contact with the entire back surface 1a of the n-type semiconductor substrate 1 and passes over the outer peripheral end 1d of the back surface 1a of the back surface 1a.
  • the first i-type amorphous semiconductor film 2 is formed so as to extend to the end of the first, and then the p-type amorphous semiconductor film 3 is formed.
  • a method for forming the first i-type amorphous semiconductor film 2 and the p-type amorphous semiconductor film 3 is not particularly limited, and for example, a plasma CVD method can be used.
  • an n-type single crystal silicon substrate can be preferably used, but is not limited to an n-type single crystal silicon substrate, and for example, a conventionally known n-type semiconductor substrate can be appropriately used.
  • an i-type amorphous silicon film can be preferably used, but is not limited to an i-type amorphous silicon film.
  • a quality semiconductor film can also be used.
  • i-type is not only a completely intrinsic state but also a sufficiently low concentration (the n-type impurity concentration is less than 1 ⁇ 10 15 / cm 3 and the p-type impurity concentration is 1).
  • ⁇ 10 15 / cm 3 means to include those in which n-type or p-type impurities are mixed.
  • amorphous silicon includes not only amorphous silicon in which dangling bonds of silicon atoms are not terminated with hydrogen, but also hydrogenated amorphous silicon and the like. Also included are those in which dangling bonds of silicon atoms are terminated with hydrogen or the like.
  • a p-type amorphous silicon film can be suitably used as the p-type amorphous semiconductor film 3.
  • the p-type amorphous semiconductor film is not limited to a p-type amorphous silicon film. Can also be used.
  • p-type impurity contained in the p-type amorphous semiconductor film 3 for example, boron can be used.
  • p-type means a state in which the p-type impurity concentration is 1 ⁇ 10 15 / cm 3 or more.
  • a part of the stacked body of the first i-type amorphous semiconductor film 2 and the p-type amorphous semiconductor film 3 is removed.
  • a part of the stacked body of the first i-type amorphous semiconductor film 2 and the p-type amorphous semiconductor film 3 inside the back surface 1a of the n-type semiconductor substrate 1 is removed.
  • a part of the region inside the back surface 1a of the n-type semiconductor substrate 1 is exposed.
  • a second i-type amorphous semiconductor film 4 is formed so as to be in contact therewith, and then an n-type amorphous semiconductor film 5 is formed.
  • a method for forming the second i-type amorphous semiconductor film 4 and the n-type amorphous semiconductor film 5 is not particularly limited, and for example, a plasma CVD method can be used.
  • the second i-type amorphous semiconductor film 4 is formed so that the other end 3 b of the p-type amorphous semiconductor film 3 is in contact with the second i-type amorphous semiconductor film 4.
  • an i-type amorphous silicon film can be suitably used, but is not limited to an i-type amorphous silicon film.
  • a conventionally known i-type amorphous silicon film is used.
  • a quality semiconductor film can also be used.
  • an n-type amorphous silicon film can be preferably used, but is not limited to an n-type amorphous silicon film.
  • a conventionally known n-type amorphous semiconductor film is used. Can also be used.
  • phosphorus can be used as an n-type impurity contained in the n-type amorphous silicon film constituting the n-type amorphous semiconductor film 5.
  • n-type means a state in which the n-type impurity concentration is 1 ⁇ 10 15 / cm 3 or more.
  • the p-type amorphous semiconductor film 3 extends from the outer peripheral end 1d of the back surface 1a of the n-type semiconductor substrate 1 to the end of the side surface 1c on the light receiving surface 1b side. Is exposed, and the stacked body of the second i-type amorphous semiconductor film 4 and the n-type amorphous semiconductor film 5 is formed in a rectangular island shape inside the back surface 1 a of the n-type semiconductor substrate 1.
  • a third i-type amorphous semiconductor film 9 is formed so as to be in contact with the end face of the stacked body, and then a second n-type amorphous semiconductor film 10 is formed.
  • a method for forming the third i-type amorphous semiconductor film 9 and the second n-type amorphous semiconductor film 10 is not particularly limited, and for example, a plasma CVD method can be used.
  • the third i-type amorphous semiconductor film 9 is formed so that one end 3 a of the p-type amorphous semiconductor film 3 is in contact with the third i-type amorphous semiconductor film 9.
  • a p-electrode 7 is formed on the p-type amorphous semiconductor film 3 and an n-electrode 8 is formed on the n-type amorphous semiconductor film 5.
  • a heterojunction back contact cell can be manufactured.
  • the p-electrode 7 is formed so as to extend over the outer peripheral end 1d of the back surface 1a of the n-type semiconductor substrate 1 to the side surface 1c.
  • the p-type amorphous semiconductor film 3 is formed so as not to extend longer than the film 3.
  • the n electrode 8 is formed so as to be in contact with the rectangular island-shaped n-type amorphous semiconductor film 5.
  • the p electrode 7 is formed so as to surround the n electrode 8 with a space from the n electrode 8.
  • the heterojunction back contact cell of Embodiment 1 is electrically connected to the p-type amorphous semiconductor film 3 and the p-type amorphous semiconductor film 3.
  • the formed p-electrodes 7 are formed so as to extend through the outer peripheral end 1d of the back surface 1a of the n-type semiconductor substrate 1 to the side surface 1c. Therefore, the heterojunction back contact cell of Embodiment 1 can improve the amount of current collection as compared with the conventional back junction solar cell shown in FIG. It becomes possible. Compared to the conventional back-junction solar cell shown in FIG.
  • the p-type amorphous semiconductor film 3 and the p-electrode 7 are n-type semiconductors from the viewpoint of improving the current collection amount and improving the photoelectric conversion efficiency. It only needs to extend through the outer peripheral end 1d of the back surface 1a of the substrate 1 to at least a partial region of at least one side surface 1c of the n-type semiconductor substrate 1.
  • the p-electrode 7 disposed on the outer peripheral end 1d of the back surface 1a of the n-type semiconductor substrate 1 is spaced from the n-electrode 8 around the n-electrode 8. Since they are arranged so as to surround them, electrical separation between the p-electrode 7 and the n-electrode 8 can be performed inside the back surface 1 a of the n-type semiconductor substrate 1. Thereby, it is not necessary to pattern the electrode outside the back surface 1a of the n-type semiconductor substrate 1 with high accuracy, and the occurrence of a short circuit due to poor patterning of the electrode located outside the back surface 1a of the n-type semiconductor substrate 1 is suppressed. Therefore, the photoelectric conversion efficiency is improved.
  • the p-electrode 7 is formed on the peripheral region including the outer peripheral end 1d of the back surface 1a of the n-type semiconductor substrate 1 to thereby form the n-type semiconductor substrate 1
  • the formation area of the electrode on the back surface 1a can be increased. Therefore, in a photoelectric conversion element of a type that forms a pn junction by forming an amorphous semiconductor film on the back surface 1a of the n-type semiconductor substrate 1, carrier collection efficiency is increased and current can be efficiently extracted. At the same time, the resistance of the electrode can be lowered. Thereby, the photoelectric conversion efficiency of the heterojunction back contact cell of Embodiment 1 can be improved.
  • FIG. 8 is a schematic enlarged cross-sectional view in the vicinity of the outer peripheral end portion of the back surface of the heterojunction back contact cell of the second embodiment.
  • the heterojunction back contact cell of the second embodiment is different from the heterojunction back contact cell of the first embodiment in that the configuration in the vicinity of the outer peripheral end portion is different.
  • the third i-type amorphous semiconductor film 9 and the second n-type amorphous semiconductor film 10 are formed on the n-type semiconductor substrate 1. It is formed to extend up to the side surface 1c.
  • the third i-type amorphous semiconductor film 9, the second n-type amorphous semiconductor film 10, the first i-type amorphous semiconductor film 2 and the p Type amorphous semiconductor films 3 are arranged in this order.
  • one end 3a of the p-type amorphous semiconductor film 3 is not in contact with the third i-type amorphous semiconductor film 9, and one end 10a of the second n-type amorphous semiconductor film 10 is the first one. It is in contact with the i-type amorphous semiconductor film 2.
  • FIG. 9 it contacts the entire surface of the light receiving surface 1b of the n-type semiconductor substrate 1 and extends to the end of the side surface 1c on the back surface 1a side through the outer peripheral end 1e.
  • a third i-type amorphous semiconductor film 9 is formed, and then a second n-type amorphous semiconductor film 10 is formed.
  • a method for forming the third i-type amorphous semiconductor film 9 and the second n-type amorphous semiconductor film 10 is not particularly limited, and for example, a plasma CVD method can be used.
  • the outer peripheral end 1e of the light receiving surface 1b of the n-type semiconductor substrate 1 is a point on the intersection line between the light receiving surface 1b and the side surface 1c.
  • a first i-type amorphous semiconductor film 2 is formed so as to cover the body, and then a p-type amorphous semiconductor film 3 is formed.
  • the p-type amorphous semiconductor film 3 is formed such that one end 3a of the p-type amorphous semiconductor film 3 is not in contact with the third i-type amorphous semiconductor film 9, and the first i-type non-crystalline semiconductor film 3 is formed.
  • the crystalline semiconductor film 2 is formed so that one end 10 a of the second n-type amorphous semiconductor film 10 is in contact with the first i-type amorphous semiconductor film 2.
  • a part of the stacked body of the first i-type amorphous semiconductor film 2 and the p-type amorphous semiconductor film 3 inside the back surface 1a of the n-type semiconductor substrate 1 is removed. To do. Thereby, for example, as shown in FIG. 11, a part of the region inside the back surface 1a of the n-type semiconductor substrate 1 is exposed.
  • each of the exposed surface of the back surface 1a of the n-type semiconductor substrate 1 and the stacked body of the first i-type amorphous semiconductor film 2 and the p-type amorphous semiconductor film 3 is provided.
  • a second i-type amorphous semiconductor film 4 is formed so as to be in contact therewith, and then an n-type amorphous semiconductor film 5 is formed.
  • the p-electrode 7 is formed on the p-type amorphous semiconductor film 3 and the n-electrode 8 is formed on the n-type amorphous semiconductor film 5.
  • a heterojunction back contact cell can be manufactured.
  • FIG. 13 is a schematic enlarged cross-sectional view of the vicinity of the outer peripheral end portion of the heterojunction back contact cell of the third embodiment.
  • the heterojunction back contact cell of the third embodiment is different from the heterojunction back contact cell of the first and second embodiments in the configuration in the vicinity of the outer peripheral end portion.
  • the third i-type amorphous semiconductor film 9 and the second n-type amorphous semiconductor film 10 are formed on the n-type semiconductor substrate 1. It is formed to extend up to the side surface 1c. Further, on the side surface 1c of the n-type semiconductor substrate 1, the first i-type amorphous semiconductor film 2, the p-type amorphous semiconductor film 3, the third i-type amorphous semiconductor film 9, and the second n-type semiconductor substrate 1 are formed. Type amorphous semiconductor films 10 are arranged in this order.
  • one end 3a of the p-type amorphous semiconductor film 3 is in contact with the third i-type amorphous semiconductor film 9, and one end 10a of the second n-type amorphous semiconductor film 10 is the first i-type.
  • the type amorphous semiconductor film 2 it is in contact with the p-electrode 7.
  • the p-type amorphous semiconductor film 3 is formed so that one end 3a of the p-type amorphous semiconductor film 3 is in contact with the third i-type amorphous semiconductor film 9, and the first i-type amorphous semiconductor film 3 is formed.
  • the material semiconductor film 2 is formed so that one end 10 a of the second n-type amorphous semiconductor film 10 does not contact the first i-type amorphous semiconductor film 2.
  • the p-electrode 7 is formed on the p-type amorphous semiconductor film 3 and the n-electrode 8 is formed on the n-type amorphous semiconductor film 5.
  • a heterojunction back contact cell can be manufactured.
  • An embodiment disclosed herein includes an n-type semiconductor substrate, a p-type amorphous semiconductor film on the first surface side and the side surface of the semiconductor substrate, and n on the first surface side of the semiconductor substrate.
  • the p-type amorphous semiconductor film may extend longer than the p-electrode on the side surface of the semiconductor substrate. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the n-electrode may be in an island shape. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the n-electrode may be rectangular. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the p-electrode may surround the n-electrode with a space from the n-electrode. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the photoelectric conversion element of the embodiment disclosed herein further includes a first i-type amorphous semiconductor film between the semiconductor substrate and the p-type amorphous semiconductor film, A second i-type amorphous semiconductor film may be further provided between the crystalline semiconductor film and the crystalline semiconductor film. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the photoelectric conversion element of the embodiment disclosed herein may further include a second n-type amorphous semiconductor film on the second surface side opposite to the first surface of the semiconductor substrate. Good. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the photoelectric conversion element of the embodiment disclosed herein may further include a third i-type amorphous semiconductor film between the semiconductor substrate and the second n-type amorphous semiconductor film. . Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • one end of the p-type amorphous semiconductor film may be in contact with the third i-type amorphous semiconductor film. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the other end of the p-type amorphous semiconductor film may be in contact with the second i-type amorphous semiconductor film. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the second n-type amorphous semiconductor film and the third i-type amorphous semiconductor film may be located on the side surface of the semiconductor substrate. Good. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the third i-type amorphous semiconductor film, the second n-type amorphous semiconductor film, the first i-type semiconductor film are formed on the side surface of the semiconductor substrate.
  • the type amorphous semiconductor film and the p type amorphous semiconductor film may be arranged in this order. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • one end of the p-type amorphous semiconductor film is not in contact with the third i-type amorphous semiconductor film, and the second n-type amorphous semiconductor film One end of the crystalline semiconductor film may be in contact with the first i-type amorphous semiconductor film. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the first i-type amorphous semiconductor film, the p-type amorphous semiconductor film, and the third i-type amorphous semiconductor are formed on the side surface of the semiconductor substrate.
  • the quality semiconductor film and the second n-type amorphous semiconductor film may be arranged in this order. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • one end of the p-type amorphous semiconductor film is in contact with the third i-type amorphous semiconductor film, and the second n-type amorphous semiconductor film
  • One end of the semiconductor film may not be in contact with the first i-type amorphous semiconductor film. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • An embodiment disclosed herein includes a step of forming a p-type amorphous semiconductor film on a first surface side of an n-type semiconductor substrate, and an n-type amorphous material on the first surface side of the semiconductor substrate.
  • the amorphous semiconductor film is a method for manufacturing a photoelectric conversion element formed so as to extend onto the side surface of the semiconductor substrate. In this case, since the amount of current collection can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the p-type amorphous semiconductor film is formed on the side surface of the semiconductor substrate so as to extend longer than the p-electrode. Also good. In this case, since the amount of current collection can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the n-electrode may be formed in an island shape. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the n-electrode may be formed in a rectangular shape. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the p-electrode may be formed so as to surround the n-electrode with a space from the n-electrode. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the step of forming the p-type amorphous semiconductor film includes the first i-type amorphous semiconductor on the first surface side of the semiconductor substrate. Forming the n-type amorphous semiconductor film and forming the n-type amorphous semiconductor film on the first surface side of the semiconductor substrate. And a step of sequentially forming an n-type amorphous semiconductor film. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the second n-type amorphous semiconductor film is formed on the second surface side opposite to the first surface of the semiconductor substrate.
  • a process may be further included. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the step of forming the second n-type amorphous semiconductor film includes the steps of: forming a semiconductor substrate and the second n-type amorphous semiconductor film; A step of forming a third i-type amorphous semiconductor film may be included. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the step of forming the third i-type amorphous semiconductor film is performed after the step of forming the p-type amorphous semiconductor film.
  • the third i-type amorphous semiconductor film may be formed so that one end of the p-type amorphous semiconductor film is in contact with the third i-type amorphous semiconductor film. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the step of forming the n-type amorphous semiconductor film is performed after the step of forming the p-type amorphous semiconductor film.
  • the i-type amorphous semiconductor film may be formed such that the other end of the p-type amorphous semiconductor film is in contact with the second i-type amorphous semiconductor film. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the second n-type amorphous semiconductor film and the third i-type amorphous semiconductor film are located on the side surface of the semiconductor substrate. It may be formed as follows. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the step of forming the p-type amorphous semiconductor film is performed after the step of forming the third i-type amorphous semiconductor film.
  • the third i-type amorphous semiconductor film, the second n-type amorphous semiconductor film, the first i-type amorphous semiconductor film, and the p-type amorphous semiconductor film are formed on the side surface of the semiconductor substrate. You may carry out so that it may arrange in order. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • the p-type amorphous semiconductor film has one end of the p-type amorphous semiconductor film in contact with the third i-type amorphous semiconductor film.
  • the first i-type amorphous semiconductor film may be formed such that one end of the second n-type amorphous semiconductor film is in contact with the first i-type amorphous semiconductor film.
  • the step of forming the p-type amorphous semiconductor film is performed before the step of forming the third i-type amorphous semiconductor film.
  • a first i-type amorphous semiconductor film, a p-type amorphous semiconductor film, a third i-type amorphous semiconductor film, and a second n-type amorphous semiconductor film are formed. You may carry out so that it may arrange
  • the p-type amorphous semiconductor film has one end of the p-type amorphous semiconductor film in contact with the third i-type amorphous semiconductor film.
  • the first i-type amorphous semiconductor film is formed so that one end of the second n-type amorphous semiconductor film is not in contact with the first i-type amorphous semiconductor film. Good. Also in this case, since the amount of current collected can be improved as compared with the conventional back junction solar cell, the photoelectric conversion efficiency can be improved as compared with the conventional case.
  • Embodiment disclosed here can be utilized for the manufacturing method of a photoelectric conversion element and a photoelectric conversion element, and may be suitably used for the manufacturing method of a solar cell and a solar cell, Especially preferably, it is hetero. There is a possibility that it can be used in a manufacturing method of a junction type back contact cell and a hetero junction type back contact cell.

Landscapes

  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)

Abstract

光電変換素子は、ｎ型の半導体基板（１）と、半導体基板（１）の第１の面（１ａ）側および側面（１ｃ）上のｐ型非晶質半導体膜（３）と、半導体基板の第１の面側のｎ型非晶質半導体膜と、ｐ型非晶質半導体膜（３）上のｐ電極（７）と、ｎ型非晶質半導体膜（４）上のｎ電極（８）とを備えている。ｐ電極（７）は、半導体基板（１）の第１の面（１ａ）側および側面（１ｃ）上に配置されたｐ型非晶質半導体膜（３）に位置している。

Description

光電変換素子
　本出願は、２０１５年８月３１日に出願された特願２０１５－１７０６４７号に対して、優先権の利益を主張するものであり、それを参照することにより、その内容のすべてを本書に含める。
　本発明は、光電変換素子に関する。
　太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。なかでも、現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と受光面の反対側である裏面とにそれぞれ電極が形成された構成のものである。
　しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した裏面接合型太陽電池の開発が進められている（たとえば特許文献１参照）。
　図１５に、特許文献１に記載の従来の裏面接合型太陽電池の模式的な断面図を示す。図１５に示される裏面接合型太陽電池は、ｎ型またはｐ型の導電型を有する結晶性半導体基板１１１の受光面上に、ｉ型非晶質半導体層１１７ｉ、ｎ型非晶質半導体層１１７ｎおよび絶縁層１１６が順次積層された構成を有している。
　結晶性半導体基板１１１の裏面にはＩＮ積層体１１２が形成されており、ＩＮ積層体１１２は、結晶性半導体基板１１１上に、ｉ型非晶質半導体層１１２ｉおよびｎ型非晶質半導体層１１２ｎが順次積層された構成を有している。
　また、結晶性半導体基板１１１の裏面にはＩＰ積層体１１３が形成されており、ＩＰ積層体１１３は、結晶性半導体基板１１１上に、ｉ型非晶質半導体層１１３ｉおよびｐ型非晶質半導体層１１３ｐが順次積層された構成を有している。
　ｎ側電極１１４およびｐ側電極１１５は、それぞれ、以下のように形成される。すなわち、まず、プラズマＣＶＤ法等のＣＶＤ（Chemical　Vapor　Deposition）法やスパッタリング法等の薄膜形成法により結晶性半導体基板１１１の裏面側の全面に導電層（図示せず）を形成する。次に、導電層をフォトリソグラフィー法などにより分断する。その後、導電層上にめっき膜を形成する。なお、ｎ側電極１１４およびｐ側電極１１５は、結晶性半導体基板１１１の裏面の絶縁層１１８上に設けられた溝１１９により電気的に分離されている。
　図１５に示すように、従来の裏面接合型太陽電池においては、ｎ側電極１１４およびｐ側電極１１５は、それぞれ、結晶性半導体基板１１１の裏面の端縁部１１０ａ２には形成されておらず、端縁部１１０ａ２を除く領域１１０ａ１のみに形成されている。これは、ｎ側電極１１４およびｐ側電極１１５の形成時に、結晶性半導体基板１１１を固定するための領域として電極が形成されていない端縁部１１０ａ２が必要になるとの理由に基づくものである。
特開２０１３－２１９０６５号公報
　しかしながら、本技術分野においては、従来の裏面接合型太陽電池よりも光電変換効率を向上することが要望されている。
　ここで開示された実施形態は、ｎ型の半導体基板と、半導体基板の第１の面側および側面上のｐ型非晶質半導体膜と、半導体基板の第１の面側のｎ型非晶質半導体膜と、ｐ型非晶質半導体膜上のｐ電極と、ｎ型非晶質半導体膜上のｎ電極と、を備え、ｐ電極は、半導体基板の第１の面側および側面上に配置されたｐ型非晶質半導体膜上に位置している光電変換素子である。
　ここで開示された実施形態によれば、従来の裏面接合型太陽電池よりも光電変換効率を向上することが可能となる。
実施形態１のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図である。 図１に示す実施形態１のヘテロ接合型バックコンタクトセルの裏面の外周端部近傍の模式的な拡大断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態２のヘテロ接合型バックコンタクトセルの裏面の外周端部近傍の模式的な拡大断面図である。 実施形態２のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態２のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態２のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態２のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態３のヘテロ接合型バックコンタクトセルの裏面の外周端部近傍の模式的な拡大断面図である。 実施形態３のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 従来の裏面接合型太陽電池の模式的な断面図である。
　以下、ここで開示される実施形態の光電変換素子の一例としての実施形態１～３のヘテロ接合型バックコンタクトセルについて説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　［実施形態１］
　＜ヘテロ接合型バックコンタクトセルの構成＞
　図１に、実施形態１のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図を示す。図１に示すように、実施形態１のヘテロ接合型バックコンタクトセルは、ｎ型半導体基板１の第１の面の一例である裏面の側にｐ電極７とｎ電極８とを有している。
　図１に示す例においては、ｎ電極８は矩形のアイランド状であって、２つのｎ電極８は間隔を空けて同一方向に延在するように配置されている。ｐ電極７はそれぞれのｎ電極８と間隔を空けてそれぞれのｎ電極８を取り囲むようにして配置されており、１つの電極を構成している。なお、ｐ電極７とｎ電極８との間の領域においては、ｐ型非晶質半導体膜３とｎ型非晶質半導体膜５とが露出している。
　図２に、図１に示す実施形態１のヘテロ接合型バックコンタクトセルの裏面の外周端部近傍の模式的な拡大断面図を示す。ｎ型半導体基板１の裏面１ａの外周端部１ｄ上には、第１のｉ型非晶質半導体膜２と、ｐ型非晶質半導体膜３と、ｐ電極７とがこの順に配置されている。第１のｉ型非晶質半導体膜２、ｐ型非晶質半導体膜３およびｐ電極７は、ｎ型半導体基板１の裏面１ａの外周端部１ｄ上を通って、ｎ型半導体基板１の側面１ｃの受光面１ｂ側の端部にまで延在し、ｎ型半導体基板１の側面１ｃ上に位置している。
　なお、本実施形態においては、ｎ型半導体基板１の裏面１ａのすべての外周端部１ｄ上に、第１のｉ型非晶質半導体膜２、ｐ型非晶質半導体膜３およびｐ電極７がこの順に配置された構成について説明するが、この構成には限定されない。また、本実施形態においてｎ型半導体基板１の裏面１ａの外周端部１ｄは、ｎ型半導体基板１の裏面１ａと側面１ｃとの交線上の点である。また、図２に示す例においては、ｎ型半導体基板１の側面１ｃにおいて、第１のｉ型非晶質半導体膜２およびｐ型非晶質半導体膜３は、ｐ電極７よりも長さＬだけ長く延在している。
　ｎ型半導体基板１の裏面１ａの外周端部１ｄ側（外側）とは反対側の内側の領域上には、第２のｉ型非晶質半導体膜４、ｎ型非晶質半導体膜５およびｎ電極８がこの順に配置されている。ここで、第２のｉ型非晶質半導体膜４とｎ型非晶質半導体膜５との積層体の外側の周縁が、第１のｉ型非晶質半導体膜２とｐ型非晶質半導体膜３との積層体の内側の周縁を覆っている。
　ｎ型半導体基板１の第１の面としての裏面１ａの反対側の第２の面としての受光面１ｂ上には、第３のｉ型非晶質半導体膜９と、第２のｎ型非晶質半導体膜１０とがこの順に配置されている。
　図２に示す例においては、ｐ型非晶質半導体膜３の一端３ａが第３のｉ型非晶質半導体膜９に接しており、ｐ型非晶質半導体膜３の他端３ｂが第２のｉ型非晶質半導体膜４に接している。また、第２のｎ型非晶質半導体膜１０の一端１０ａは他の部材とは接していない。
　＜ヘテロ接合型バックコンタクトセルの製造方法＞
　以下、図３～図７の模式的断面図を参照して、実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図３に示すように、ｎ型半導体基板１の裏面１ａの全面に接するとともに、ｎ型半導体基板１の裏面１ａの裏面１ａの外周端部１ｄ上を通って側面１ｃの受光面１ｂ側の端部まで延在するように第１のｉ型非晶質半導体膜２を形成し、引き続いて、ｐ型非晶質半導体膜３を形成する。第１のｉ型非晶質半導体膜２およびｐ型非晶質半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
　ｎ型半導体基板１としては、ｎ型単結晶シリコン基板を好適に用いることができるがｎ型単結晶シリコン基板に限定されず、たとえば従来から公知のｎ型半導体基板を適宜用いることができる。
　第１のｉ型非晶質半導体膜２としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。
　なお、本実施形態において、「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。
　また、本実施形態において、「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素等で終端されたものも含まれるものとする。
　ｐ型非晶質半導体膜３としては、ｐ型非晶質シリコン膜を好適に用いることができるがｐ型非晶質シリコン膜に限定されず、たとえば従来から公知のｐ型非晶質半導体膜を用いることもできる。
　ｐ型非晶質半導体膜３に含まれるｐ型不純物としては、たとえばボロンを用いることができる。また、本実施形態において、「ｐ型」とは、ｐ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。
　次に、図４に示すように、第１のｉ型非晶質半導体膜２とｐ型非晶質半導体膜３との積層体の一部を除去する。ここでは、ｎ型半導体基板１の裏面１ａの内側の第１のｉ型非晶質半導体膜２とｐ型非晶質半導体膜３との積層体の一部を除去する。これにより、たとえば図４に示すように、ｎ型半導体基板１の裏面１ａの内側の領域の一部が露出する。
　次に、図５に示すように、ｎ型半導体基板１の裏面１ａの露出面、および第１のｉ型非晶質半導体膜２とｐ型非晶質半導体膜３との積層体のそれぞれに接するように第２のｉ型非晶質半導体膜４を形成し、引き続いて、ｎ型非晶質半導体膜５を形成する。第２のｉ型非晶質半導体膜４およびｎ型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。なお、第２のｉ型非晶質半導体膜４は、ｐ型非晶質半導体膜３の他端３ｂが第２のｉ型非晶質半導体膜４に接するように形成される。
　第２のｉ型非晶質半導体膜４としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。
　ｎ型非晶質半導体膜５としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型非晶質半導体膜を用いることもできる。
　なお、ｎ型非晶質半導体膜５を構成するｎ型非晶質シリコン膜に含まれるｎ型不純物としては、たとえばリンを用いることができる。また、本実施形態において、「ｎ型」とは、ｎ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。
　次に、図６に示すように、第２のｉ型非晶質半導体膜４とｎ型非晶質半導体膜５との積層体の一部を除去する。ここでは、ｎ型半導体基板１の裏面１ａの外側の第２のｉ型非晶質半導体膜４とｎ型非晶質半導体膜５との積層体の一部が除去される。これにより、図６に示す例においては、ｎ型半導体基板１の裏面１ａの外周端部１ｄ上から側面１ｃの受光面１ｂ側の端部まで延在するようにｐ型非晶質半導体膜３が露出し、第２のｉ型非晶質半導体膜４とｎ型非晶質半導体膜５との積層体はｎ型半導体基板１の裏面１ａの内側に矩形のアイランド状に形成される。
　次に、図７に示すように、ｎ型半導体基板１の受光面１ｂ、およびｎ型半導体基板１の側面１ｃ上の第１のｉ型非晶質半導体膜２とｐ型非晶質半導体膜３との積層体の端面に接するように第３のｉ型非晶質半導体膜９を形成し、引き続いて、第２のｎ型非晶質半導体膜１０を形成する。第３のｉ型非晶質半導体膜９および第２のｎ型非晶質半導体膜１０の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。図７に示す例においては、第３のｉ型非晶質半導体膜９は、ｐ型非晶質半導体膜３の一端３ａが第３のｉ型非晶質半導体膜９に接するように形成される。
　その後、図１に示すように、ｐ型非晶質半導体膜３上にｐ電極７を形成するとともに、ｎ型非晶質半導体膜５上にｎ電極８を形成することによって、実施形態１のヘテロ接合型バックコンタクトセルを製造することができる。
　ここで、本実施形態においては、ｐ電極７は、ｎ型半導体基板１の裏面１ａの外周端部１ｄ上を通って側面１ｃまで延在するように形成されるが、ｐ型非晶質半導体膜３と比べて長く延在しないようにｐ型非晶質半導体膜３に接するようにして形成される。ｎ電極８は、矩形のアイランド状のｎ型非晶質半導体膜５に接するように形成される。また、ｐ電極７は、ｎ電極８と間隔を空けて、ｎ電極８を取り囲むように形成される。
　実施形態１のヘテロ接合型バックコンタクトセルにおいては、図１５に示す従来の裏面接合型太陽電池とは異なり、ｐ型非晶質半導体膜３およびｐ型非晶質半導体膜３に電気的に接続されたｐ電極７がそれぞれｎ型半導体基板１の裏面１ａの外周端部１ｄを通って側面１ｃ上まで延在するように形成されている。したがって、実施形態１のヘテロ接合型バックコンタクトセルは、図１５に示す従来の裏面接合型太陽電池と比べて、電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。図１５に示す従来の裏面接合型太陽電池と比べて、電流の収集量を向上して光電変換効率を向上する観点からは、ｐ型非晶質半導体膜３およびｐ電極７は、ｎ型半導体基板１の裏面１ａの外周端部１ｄを通って、ｎ型半導体基板１の少なくとも１つの側面１ｃの少なくとも一部の領域にまで延在していればよい。
　また、実施形態１のヘテロ接合型バックコンタクトセルにおいては、ｎ型半導体基板１の裏面１ａの外周端部１ｄに配置されたｐ電極７がｎ電極８と間隔を空けてｎ電極８の周囲を取り囲むように配置されているため、ｐ電極７とｎ電極８との間の電気的な分離をｎ型半導体基板１の裏面１ａの内側で行うことができる。これにより、ｎ型半導体基板１の裏面１ａの外側の電極を高精度でパターニングする必要がなくなり、ｎ型半導体基板１の裏面１ａの外側に位置する電極のパターニング不良による短絡の発生を抑制することができるため、光電変換効率の向上につながる。
　さらに、実施形態１のヘテロ接合型バックコンタクトセルにおいては、ｎ型半導体基板１の裏面１ａの外周端部１ｄが含まれる周縁の領域上にｐ電極７を形成することによってｎ型半導体基板１の裏面１ａにおける電極の形成面積を広くすることができる。そのため、ｎ型半導体基板１の裏面１ａ上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、キャリア収集効率が上昇して電流を効率的に取り出すことができるとともに、電極の抵抗も低くすることができる。これにより、実施形態１のヘテロ接合型バックコンタクトセルの光電変換効率を向上することができる。
　［実施形態２］
　図８に、実施形態２のヘテロ接合型バックコンタクトセルの裏面の外周端部近傍の模式的な拡大断面図を示す。実施形態２のヘテロ接合型バックコンタクトセルは、実施形態１のヘテロ接合型バックコンタクトセルとは外周端部近傍の構成が異なることを特徴としている。
　図８に示すように、実施形態２のヘテロ接合型バックコンタクトセルにおいては、第３のｉ型非晶質半導体膜９および第２のｎ型非晶質半導体膜１０がｎ型半導体基板１の側面１ｃ上まで延在するように形成されている。また、ｎ型半導体基板１の側面１ｃ上には第３のｉ型非晶質半導体膜９、第２のｎ型非晶質半導体膜１０、第１のｉ型非晶質半導体膜２およびｐ型非晶質半導体膜３がこの順に配置されている。さらには、ｐ型非晶質半導体膜３の一端３ａが第３のｉ型非晶質半導体膜９に接しておらず、第２のｎ型非晶質半導体膜１０の一端１０ａが第１のｉ型非晶質半導体膜２に接している。
　以下、図９～図１２の模式的断面図を参照して、実施形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図９に示すように、ｎ型半導体基板１の受光面１ｂの全面に接するとともに、受光面１ｂの外周端部１ｅを通って側面１ｃの裏面１ａ側の端部まで延在するように第３のｉ型非晶質半導体膜９を形成し、引き続いて、第２のｎ型非晶質半導体膜１０を形成する。第３のｉ型非晶質半導体膜９および第２のｎ型非晶質半導体膜１０の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。なお、ｎ型半導体基板１の受光面１ｂの外周端部１ｅは、受光面１ｂと側面１ｃとの交線上の点である。
　次に、図１０に示すように、ｎ型半導体基板１の裏面１ａ、および側面１ｃ上の第３のｉ型非晶質半導体膜９と第２のｎ型非晶質半導体膜１０との積層体を覆うように第１のｉ型非晶質半導体膜２を形成し、引き続いて、ｐ型非晶質半導体膜３を形成する。ここで、ｐ型非晶質半導体膜３は、ｐ型非晶質半導体膜３の一端３ａが第３のｉ型非晶質半導体膜９に接しないように形成され、第１のｉ型非晶質半導体膜２は、第２のｎ型非晶質半導体膜１０の一端１０ａが第１のｉ型非晶質半導体膜２に接するように形成される。
　次に、図１１に示すように、ｎ型半導体基板１の裏面１ａの内側の第１のｉ型非晶質半導体膜２とｐ型非晶質半導体膜３との積層体の一部を除去する。これにより、たとえば図１１に示すように、ｎ型半導体基板１の裏面１ａの内側の領域の一部が露出する。
　次に、図１２に示すように、ｎ型半導体基板１の裏面１ａの露出面、および第１のｉ型非晶質半導体膜２とｐ型非晶質半導体膜３との積層体のそれぞれに接するように、第２のｉ型非晶質半導体膜４を形成し、引き続いて、ｎ型非晶質半導体膜５を形成する。
　その後、図８に示すように、ｐ型非晶質半導体膜３上にｐ電極７を形成するとともに、ｎ型非晶質半導体膜５上にｎ電極８を形成することによって、実施形態２のヘテロ接合型バックコンタクトセルを製造することができる。
　実施形態２における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
　［実施形態３］
　図１３に、実施形態３のヘテロ接合型バックコンタクトセルの外周端部近傍の模式的な拡大断面図を示す。実施形態３のヘテロ接合型バックコンタクトセルは、実施形態１および実施形態２のヘテロ接合型バックコンタクトセルとは外周端部近傍の構成が異なることを特徴としている。
　図１３に示すように、実施形態３のヘテロ接合型バックコンタクトセルにおいては、第３のｉ型非晶質半導体膜９および第２のｎ型非晶質半導体膜１０がｎ型半導体基板１の側面１ｃ上まで延在するように形成されている。また、ｎ型半導体基板１の側面１ｃ上には第１のｉ型非晶質半導体膜２、ｐ型非晶質半導体膜３、第３のｉ型非晶質半導体膜９および第２のｎ型非晶質半導体膜１０がこの順に配置されている。さらには、ｐ型非晶質半導体膜３の一端３ａが第３のｉ型非晶質半導体膜９に接しており、第２のｎ型非晶質半導体膜１０の一端１０ａが第１のｉ型非晶質半導体膜２に接していないがｐ電極７に接している。
　以下、図１４の模式的断面図を参照して、実施形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。図３～図６までの工程は、実施形態１と同様である。その後、図１４に示すように、ｎ型半導体基板１の受光面１ｂ、および側面１ｃ上の第１のｉ型非晶質半導体膜２とｐ型非晶質半導体膜３との積層体を覆うように第３のｉ型非晶質半導体膜９を形成し、引き続いて、第２のｎ型非晶質半導体膜１０を形成する。ここで、ｐ型非晶質半導体膜３は、ｐ型非晶質半導体膜３の一端３ａが第３のｉ型非晶質半導体膜９に接するように形成され、第１のｉ型非晶質半導体膜２は、第２のｎ型非晶質半導体膜１０の一端１０ａが第１のｉ型非晶質半導体膜２に接しないように形成される。
　その後、図１３に示すように、ｐ型非晶質半導体膜３上にｐ電極７を形成するとともに、ｎ型非晶質半導体膜５上にｎ電極８を形成することによって、実施形態３のヘテロ接合型バックコンタクトセルを製造することができる。
　実施形態３における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
　［付記］
　（１）ここで開示された実施形態は、ｎ型の半導体基板と、半導体基板の第１の面側および側面上のｐ型非晶質半導体膜と、半導体基板の第１の面側のｎ型非晶質半導体膜と、ｐ型非晶質半導体膜上のｐ電極と、ｎ型非晶質半導体膜上のｎ電極とを備え、ｐ電極は、半導体基板の第１の面側および側面上に配置されたｐ型非晶質半導体膜上に位置している光電変換素子である。この場合には、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（２）ここで開示された実施形態の光電変換素子においては、半導体基板の側面上において、ｐ型非晶質半導体膜がｐ電極よりも長く延在していてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（３）ここで開示された実施形態の光電変換素子においては、ｎ電極はアイランド状であってもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（４）ここで開示された実施形態の光電変換素子においては、ｎ電極は矩形状であってもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（５）ここで開示された実施形態の光電変換素子においては、ｐ電極は、ｎ電極と間隔を空けて、ｎ電極を取り囲んでいてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（６）ここで開示された実施形態の光電変換素子は、半導体基板とｐ型非晶質半導体膜との間に第１のｉ型非晶質半導体膜をさらに備え、半導体基板とｎ型非晶質半導体膜との間に第２のｉ型非晶質半導体膜をさらに備えていてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（７）ここで開示された実施形態の光電変換素子は、半導体基板の第１の面とは反対側の第２の面側に第２のｎ型非晶質半導体膜をさらに備えていてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（８）ここで開示された実施形態の光電変換素子は、半導体基板と第２のｎ型非晶質半導体膜との間に第３のｉ型非晶質半導体膜をさらに備えていてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（９）ここで開示された実施形態の光電変換素子においては、ｐ型非晶質半導体膜の一端が第３のｉ型非晶質半導体膜に接していてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（１０）ここで開示された実施形態の光電変換素子においては、ｐ型非晶質半導体膜の他端が第２のｉ型非晶質半導体膜に接していてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（１１）ここで開示された実施形態の光電変換素子において、第２のｎ型非晶質半導体膜および第３のｉ型非晶質半導体膜は、半導体基板の側面上に位置していてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（１２）ここで開示された実施形態の光電変換素子においては、半導体基板の側面上に、第３のｉ型非晶質半導体膜、第２のｎ型非晶質半導体膜、第１のｉ型非晶質半導体膜およびｐ型非晶質半導体膜がこの順に配置されていてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（１３）ここで開示された実施形態の光電変換素子においては、ｐ型非晶質半導体膜の一端が第３のｉ型非晶質半導体膜に接しておらず、第２のｎ型非晶質半導体膜の一端が第１のｉ型非晶質半導体膜に接していてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（１４）ここで開示された実施形態の光電変換素子においては、半導体基板の側面上に、第１のｉ型非晶質半導体膜、ｐ型非晶質半導体膜、第３のｉ型非晶質半導体膜および第２のｎ型非晶質半導体膜がこの順に配置されていてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（１５）ここで開示された実施形態の光電変換素子においては、ｐ型非晶質半導体膜の一端が第３のｉ型非晶質半導体膜に接しており、第２のｎ型非晶質半導体膜の一端が第１のｉ型非晶質半導体膜に接していなくてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（１６）ここで開示された実施形態は、ｎ型の半導体基板の第１の面側にｐ型非晶質半導体膜を形成する工程と、半導体基板の第１の面側にｎ型非晶質半導体膜を形成する工程と、ｐ型非晶質半導体膜上にｐ電極を形成する工程と、ｎ型非晶質半導体膜上にｎ電極を形成する工程とを含み、ｐ電極およびｐ型非晶質半導体膜は、半導体基板の側面上まで延在するように形成される光電変換素子の製造方法である。この場合には、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（１７）ここで開示された実施形態の光電変換素子の製造方法においては、半導体基板の側面上において、ｐ型非晶質半導体膜は、ｐ電極よりも長く延在するように形成されていてもよい。この場合には、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（１８）ここで開示された実施形態の光電変換素子の製造方法においては、ｎ電極は、アイランド状に形成されてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（１９）ここで開示された実施形態の光電変換素子の製造方法においては、ｎ電極は、矩形状に形成されてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（２０）ここで開示された実施形態の光電変換素子の製造方法においては、ｐ電極は、ｎ電極と間隔を空けて、ｎ電極を取り囲むように形成されてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（２１）ここで開示された実施形態の光電変換素子の製造方法において、ｐ型非晶質半導体膜を形成する工程は、半導体基板の第１の面側に第１のｉ型非晶質半導体膜およびｐ型非晶質半導体膜を順次形成する工程とを含み、ｎ型非晶質半導体膜を形成する工程は、半導体基板の第１の面側に第２のｉ型非晶質半導体膜およびｎ型非晶質半導体膜を順次形成する工程とを含んでいてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（２２）ここで開示された実施形態の光電変換素子の製造方法は、半導体基板の第１の面とは反対側の第２の面側に第２のｎ型非晶質半導体膜を形成する工程をさらに含んでいてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（２３）ここで開示された実施形態の光電変換素子の製造方法において、第２のｎ型非晶質半導体膜を形成する工程は、半導体基板と第２のｎ型非晶質半導体膜との間に第３のｉ型非晶質半導体膜を形成する工程を含んでいてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（２４）ここで開示された実施形態の光電変換素子の製造方法において、第３のｉ型非晶質半導体膜を形成する工程は、ｐ型非晶質半導体膜を形成する工程の後に行われ、第３のｉ型非晶質半導体膜は、ｐ型非晶質半導体膜の一端が第３のｉ型非晶質半導体膜に接するように形成されてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（２５）ここで開示された実施形態の光電変換素子の製造方法において、ｎ型非晶質半導体膜を形成する工程は、ｐ型非晶質半導体膜を形成する工程の後に行われ、第２のｉ型非晶質半導体膜は、ｐ型非晶質半導体膜の他端が第２のｉ型非晶質半導体膜に接するように形成されてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（２６）ここで開示された実施形態の光電変換素子の製造方法において、第２のｎ型非晶質半導体膜および第３のｉ型非晶質半導体膜は、半導体基板の側面上に位置するように形成されてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（２７）ここで開示された実施形態の光電変換素子の製造方法において、ｐ型非晶質半導体膜を形成する工程は、第３のｉ型非晶質半導体膜を形成する工程の後に行われ、半導体基板の側面上に、第３のｉ型非晶質半導体膜、第２のｎ型非晶質半導体膜、第１のｉ型非晶質半導体膜およびｐ型非晶質半導体膜がこの順に配置されるように行われてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（２８）ここで開示された実施形態の光電変換素子の製造方法において、ｐ型非晶質半導体膜は、ｐ型非晶質半導体膜の一端が第３のｉ型非晶質半導体膜に接しないように形成され、第１のｉ型非晶質半導体膜は、第２のｎ型非晶質半導体膜の一端が第１のｉ型非晶質半導体膜に接するように形成されてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（２９）ここで開示された実施形態の光電変換素子の製造方法において、ｐ型非晶質半導体膜を形成する工程は、第３のｉ型非晶質半導体膜を形成する工程の前に行われ、半導体基板の側面上に、第１のｉ型非晶質半導体膜、ｐ型非晶質半導体膜、第３のｉ型非晶質半導体膜および第２のｎ型非晶質半導体膜がこの順に配置されるように行われてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　（３０）ここで開示された実施形態の光電変換素子の製造方法において、ｐ型非晶質半導体膜は、ｐ型非晶質半導体膜の一端が第３のｉ型非晶質半導体膜に接しないように形成され、第１のｉ型非晶質半導体膜は、第２のｎ型非晶質半導体膜の一端が第１のｉ型非晶質半導体膜に接しないように形成されてもよい。この場合にも、従来の裏面接合型太陽電池と比べて電流の収集量を向上することができるため、従来よりも光電変換効率を向上することが可能となる。
　以上のように実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　ここで開示された実施形態は、光電変換素子および光電変換素子の製造方法に利用することができ、好適には太陽電池および太陽電池の製造方法に利用できる可能性があり、特に好適にはヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に利用できる可能性がある。
　１　ｎ型半導体基板、１ａ　裏面、１ｂ　受光面、１ｃ　側面、１ｄ　外周端部、２　第１のｉ型非晶質半導体膜、３　ｐ型非晶質半導体膜、３ａ　一端、３ｂ　他端、４　第２のｉ型非晶質半導体膜、５　ｎ型非晶質半導体膜、７　ｐ電極、８　ｎ電極、９　第３のｉ型非晶質半導体膜、１０　第２のｎ型非晶質半導体膜、１１０ａ１　領域、１１０ａ２　端縁部、１１１　結晶性半導体基板、１１２　ＩＮ積層体、１１２ｉ　ｉ型非晶質半導体層、１１２ｎ　ｎ型非晶質半導体層、１１３　ＩＰ積層体、１１３ｉ　ｉ型非晶質半導体層、１１３ｐ　ｐ型非晶質半導体層、１１４　ｎ側電極、１１５　ｐ側電極、１１６　絶縁層、１１７ｉ　ｉ型非晶質半導体層、１１７ｎ　ｎ型非晶質半導体層、１１８　絶縁層、１１９　溝。

Claims (5)

  1. 　ｎ型の半導体基板と、
    　前記半導体基板の第１の面側および側面上のｐ型非晶質半導体膜と、
    　前記半導体基板の前記第１の面側のｎ型非晶質半導体膜と、
    　前記ｐ型非晶質半導体膜上のｐ電極と、
    　前記ｎ型非晶質半導体膜上のｎ電極と、を備え、
    　前記ｐ電極は、前記半導体基板の第１の面側および側面上に配置された前記ｐ型非晶質半導体膜上に位置している、光電変換素子。
  2. 　前記半導体基板の前記側面上において、前記ｐ型非晶質半導体膜は、前記ｐ電極よりも長く延在している、請求項１に記載の光電変換素子。
  3. 　前記ｎ電極は、アイランド状である、請求項１または請求項２に記載の光電変換素子。
  4. 　前記ｐ電極は、前記ｎ電極と間隔を空けて、前記ｎ電極を取り囲んでいる、請求項３に記載の光電変換素子。
  5. 　前記半導体基板と前記ｐ型非晶質半導体膜との間に第１のｉ型非晶質半導体膜をさらに備え、
    　前記半導体基板と前記ｎ型非晶質半導体膜との間に第２のｉ型非晶質半導体膜をさらに備える、請求項１～請求項４のいずれか１項に記載の光電変換素子。
PCT/JP2016/075121 2015-08-31 2016-08-29 光電変換素子 Ceased WO2017038733A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201680050114.4A CN107924958B (zh) 2015-08-31 2016-08-29 光电转换元件
EP16841765.7A EP3346506B1 (en) 2015-08-31 2016-08-29 Photoelectric conversion element
JP2017537874A JP6762304B2 (ja) 2015-08-31 2016-08-29 光電変換素子
US15/756,061 US10505055B2 (en) 2015-08-31 2016-08-29 Photoelectric conversion element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-170647 2015-08-31
JP2015170647 2015-08-31

Publications (1)

Publication Number Publication Date
WO2017038733A1 true WO2017038733A1 (ja) 2017-03-09

Family

ID=58187577

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/075121 Ceased WO2017038733A1 (ja) 2015-08-31 2016-08-29 光電変換素子

Country Status (5)

Country Link
US (1) US10505055B2 (ja)
EP (1) EP3346506B1 (ja)
JP (1) JP6762304B2 (ja)
CN (1) CN107924958B (ja)
WO (1) WO2017038733A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018034266A1 (ja) * 2016-08-15 2018-02-22 シャープ株式会社 光電変換素子および光電変換装置
WO2024157831A1 (ja) * 2023-01-25 2024-08-02 株式会社カネカ 太陽電池セルおよび太陽電池モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190022A (ja) * 1996-12-24 1998-07-21 Mitsubishi Electric Corp 薄膜太陽電池およびその製造方法
JP2009088203A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd 太陽電池、太陽電池モジュール及び太陽電池の製造方法
JP2011035092A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 裏面接合型太陽電池及びそれを用いた太陽電池モジュール
US20120138128A1 (en) * 2010-12-01 2012-06-07 Industrial Technology Research Institute Solar Cell
JP2013102217A (ja) * 2009-09-29 2013-05-23 Kyocera Corp 太陽電池素子および太陽電池モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5742173A (en) * 1980-08-27 1982-03-09 Mitsubishi Electric Corp Amorphous solar battery
JPS6482570A (en) * 1987-09-24 1989-03-28 Mitsubishi Electric Corp Manufacture of photoelectric conversion device
US20060130891A1 (en) * 2004-10-29 2006-06-22 Carlson David E Back-contact photovoltaic cells
JP2008294080A (ja) * 2007-05-22 2008-12-04 Sanyo Electric Co Ltd 太陽電池セル及び太陽電池セルの製造方法
SG175041A1 (en) * 2009-03-30 2011-11-28 Sanyo Electric Co Solar cell
WO2011093329A1 (ja) * 2010-01-26 2011-08-04 三洋電機株式会社 太陽電池及びその製造方法
US20120013812A1 (en) * 2010-07-13 2012-01-19 Jacques Gollier Systems And Methods For Reducing Speckle In Laser Projected Images
JP2013219065A (ja) 2010-08-06 2013-10-24 Sanyo Electric Co Ltd 太陽電池及び太陽電池の製造方法
JP6071293B2 (ja) * 2012-07-18 2017-02-01 シャープ株式会社 光電変換素子および光電変換素子の製造方法
JP2014072343A (ja) * 2012-09-28 2014-04-21 Panasonic Corp 光起電力装置
WO2014157525A1 (ja) * 2013-03-28 2014-10-02 シャープ株式会社 光電変換素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190022A (ja) * 1996-12-24 1998-07-21 Mitsubishi Electric Corp 薄膜太陽電池およびその製造方法
JP2009088203A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd 太陽電池、太陽電池モジュール及び太陽電池の製造方法
JP2011035092A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 裏面接合型太陽電池及びそれを用いた太陽電池モジュール
JP2013102217A (ja) * 2009-09-29 2013-05-23 Kyocera Corp 太陽電池素子および太陽電池モジュール
US20120138128A1 (en) * 2010-12-01 2012-06-07 Industrial Technology Research Institute Solar Cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3346506A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018034266A1 (ja) * 2016-08-15 2018-02-22 シャープ株式会社 光電変換素子および光電変換装置
JPWO2018034266A1 (ja) * 2016-08-15 2019-06-20 シャープ株式会社 光電変換素子および光電変換装置
JP7089473B2 (ja) 2016-08-15 2022-06-22 シャープ株式会社 光電変換素子および光電変換装置
US11515436B2 (en) 2016-08-15 2022-11-29 Sharp Kabushiki Kaisha Photovoltaic device and photovoltaic unit
WO2024157831A1 (ja) * 2023-01-25 2024-08-02 株式会社カネカ 太陽電池セルおよび太陽電池モジュール

Also Published As

Publication number Publication date
CN107924958A (zh) 2018-04-17
US20180248054A1 (en) 2018-08-30
CN107924958B (zh) 2020-02-04
JP6762304B2 (ja) 2020-09-30
US10505055B2 (en) 2019-12-10
EP3346506A1 (en) 2018-07-11
EP3346506B1 (en) 2020-04-01
JPWO2017038733A1 (ja) 2018-06-14
EP3346506A4 (en) 2018-09-12

Similar Documents

Publication Publication Date Title
US20110265857A1 (en) Monolithic integration of bypass diodes with a thin film solar module
WO2011093329A1 (ja) 太陽電池及びその製造方法
KR20140027047A (ko) 개선된 패시베이션을 구비하는 광전 디바이스 및 모듈 및 제조 방법
US10276737B2 (en) Solar cell and solar cell module
US20130125964A1 (en) Solar cell and manufacturing method thereof
US8536447B2 (en) Electrode of solar cell and fabricating method thereof
JP2013131586A (ja) 裏面電極型太陽電池の製造方法
JP2013537364A (ja) 太陽光発電装置及びその製造方法
JP6611786B2 (ja) 光電変換素子および光電変換装置
JP6762304B2 (ja) 光電変換素子
JP2016063129A (ja) ヘテロ接合型バックコンタクトセルおよび光電変換装置
US20130025650A1 (en) Photovoltaic power generation device and manufacturing method thereof
WO2016140309A1 (ja) 光電変換素子およびその製造方法
US20120048358A1 (en) Solar cell and method for manufacturing the same
KR102567037B1 (ko) 박막형 태양전지 및 그 제조 방법
JP6198813B2 (ja) 光電変換素子、光電変換モジュールおよび太陽光発電システム
JPWO2014163043A1 (ja) 光電変換素子
JP6333139B2 (ja) 光電変換素子および光電変換素子の製造方法
JP2014072210A (ja) 光電変換素子
JP2017157781A (ja) 光電変換素子および光電変換素子の製造方法
JPWO2016143547A1 (ja) 光電変換素子、光電変換装置、光電変換素子の製造方法および光電変換装置の製造方法
WO2017030108A1 (ja) 光電変換素子および光電変換素子の製造方法
WO2016121532A1 (ja) 光電変換素子および光電変換素子の製造方法
KR101130965B1 (ko) 태양전지 및 그 제조방법
WO2017150104A1 (ja) 光電変換素子および光電変換モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16841765

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017537874

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15756061

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2016841765

Country of ref document: EP