JP6611786B2

JP6611786B2 - 光電変換素子および光電変換装置

Info

Publication number: JP6611786B2
Application number: JP2017500592A
Authority: JP
Inventors: 直城浅野; 哲也大西; 親扶岡本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2015-02-17
Filing date: 2016-02-03
Publication date: 2019-11-27
Anticipated expiration: 2036-02-03
Also published as: WO2016132902A1; JPWO2016132902A1

Description

本発明は、光電変換素子および光電変換装置に関する。

太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。なかでも、現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。

しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した裏面接合型太陽電池の開発が進められている（たとえば特許文献１参照）。

図１９に、特許文献１に記載の裏面接合型太陽電池の模式的な断面図を示す。図１９に示される裏面接合型太陽電池は、ｎ型の単結晶シリコンウェハーからなる基板１１１の受光面上に、実質的に真性な非晶質半導体１１９、ｎ型非晶質シリコン１２０、および窒化シリコンなどの保護膜１２４が順次積層された構成を有する。

基板１１１の裏面のｎ型電極１１６に対応するｎ領域１２２においては、基板１１１上に、実質的に真性な非晶質半導体層１１２、ｎ型非晶質半導体層１１４、窒化シリコン層１２１、およびｎ型電極１１６が順次積層されている。また、窒化シリコン層１２１を貫通する穴を介して、ｎ型非晶質半導体層１１４とｎ型電極１１６とが接続されている。

基板１１１の裏面のｐ型電極１１７に対応するｐ領域１２３においては、基板１１１上に、実質的に真性な非晶質半導体層１１３、ｐ型非晶質半導体層１１５、およびｐ型電極１１７が順次積層されている。

ｎ型電極１１６およびｐ型電極１１７は、それぞれ、スパッタなどにより形成した下地電極１１６ａ，１１７ａ上にめっきにより銅層１１６ｂ，１１７ｂを設けて形成されている。

図２０に示すように、特許文献１に記載の裏面接合型太陽電池においては、ｎ型電極１１６およびｐ型電極１１７は、それぞれ、基板１１１の裏面の略全面を覆うように、互いに所定の間隔を隔てた櫛型形状に形成されている。具体的には、ｎ型電極１１６およびｐ型電極１１７は、それぞれ、櫛歯に相当する帯状の電流取出部１１６ｃ，１１７ｃと、複数の電流取出部１１６ｃ，１１７ｃをそれぞれ電気的に接続する集電部１１６ｄ，１１７ｄとを有している。

国際公開第２０１３／０２７５９１号

特許文献１に記載の裏面接合型太陽電池のような半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子は、基板の裏面にｐ型不純物および／またはｎ型不純物を拡散して不純物拡散層を形成することによってｐｎ接合を形成するタイプの光電変換素子と比べて、半導体基板の裏面上に非晶質半導体膜を形成する分だけ電気抵抗が高くなる。そのため、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子においては、電流を効率的に取り出すために、半導体基板の裏面の略全面に電極を形成することが好ましい。したがって、図２０に示すように、特許文献１に記載の裏面接合型太陽電池においては、基板１１１の裏面の略全面を覆うように、ｎ型電極１１６およびｐ型電極１１７が形成されている。

しかしながら、基板１１１の周縁に位置する電極のフォトリソグラフィによるパターニングおよびスクリーン印刷等の印刷による高精度のパターニングはそれぞれ困難であったため、特許文献１に記載の裏面接合型太陽電池においては、電極のパターニングの不良により、電流取出部１１６ｃと集電部１１７ｄとの間、または電流取出部１１７ｃと集電部１１６ｄとの間に短絡が生じることが多かった。

ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面側の第１導電型非晶質半導体膜と、半導体基板の第１の面側の第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１電極は第２電極と間隔を空けて第２電極を取り囲んでいる光電変換素子である。ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面側の第１導電型非晶質半導体膜と、半導体基板の第１の面側の第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１電極は第２電極と間隔を空けて第２電極を取り囲んでおり、第１電極の一部が半導体基板の外周から内側に１ｍｍの領域内に含まれている光電変換素子である。

ここで開示された実施形態は、光電変換素子と、光電変換素子と電気的に接続されている配線シートとを備え、光電変換素子は、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面側の第１導電型非晶質半導体膜と、半導体基板の第１の面側の第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１電極は第２電極と間隔を空けて第２電極を取り囲んでおり、配線シートは、絶縁性基材と、絶縁性基材上の第１配線と、絶縁性基材上の第２配線とを備えており、第１電極は第１配線に電気的に接続され、第２電極は第２配線に電気的に接続されている光電変換装置である。ここで開示された実施形態は、光電変換素子と、光電変換素子と電気的に接続されている配線シートとを備え、光電変換素子は、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面側の第１導電型非晶質半導体膜と、半導体基板の第１の面側の第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１電極は第２電極と間隔を空けて第２電極を取り囲んでいるとともに、第１電極の一部が半導体基板の外周から内側に１ｍｍの領域内に含まれており、配線シートは、絶縁性基材と、絶縁性基材上の第１配線と、絶縁性基材上の第２配線とを備えており、第１電極は第１配線に電気的に接続され、第２電極は第２配線に電気的に接続されている光電変換装置である。

ここで開示された実施形態によれば、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

実施形態１のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図である。図１のＩＩ−ＩＩに沿った模式的な拡大断面図である。図１のＩＩＩ−ＩＩＩに沿った模式的な拡大断面図である。実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。実施形態１の配線シート付きヘテロ接合型バックコンタクトセルの模式的な平面図である。実施形態１の配線シート付きヘテロ接合型バックコンタクトセルに用いられる配線シートの模式的な平面図である。実施形態１の配線シート付きヘテロ接合型バックコンタクトセルの第１配線の長手方向に沿った模式的な断面図である。実施形態１の配線シート付きヘテロ接合型バックコンタクトセルの第２配線の長手方向に沿った模式的な断面図である。実施形態２のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図である。実施形態３のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図である。実施形態４におけるレーザ光の照射によって第１の積層体を部分的に除去する方法の一例を図解する模式的な断面図である。実施形態４におけるレーザ光の照射によって第２の積層体を部分的に除去する方法の一例を図解する模式的な断面図である。特許文献１に記載の裏面接合型太陽電池の模式的な断面図である。特許文献１に記載の裏面接合型太陽電池の電極の模式的な平面図である。実施形態５のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図である。図２１のＸＩＩ−ＸＩＩに沿った模式的な拡大断面図である。図２１のＸＩＩＩ−ＸＩＩＩに沿った模式的な拡大断面図である。

以下、ここで開示される実施形態の光電変換素子の一例としての実施形態１〜４のヘテロ接合型バックコンタクトセル、およびここで開示される実施形態の光電変換装置の一例としての配線シート付きヘテロ接合型バックコンタクトセルについて説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。

［実施形態１］
＜ヘテロ接合型バックコンタクトセルの構造＞
図１に、実施形態１のヘテロ接合型バックコンタクトセル１０の裏面の模式的な拡大平面図を示す。図１に示すように、実施形態１のヘテロ接合型バックコンタクトセル１０は、ｎ型半導体基板１の裏面側にｐ電極７とｎ電極８とを有している。ｐ電極７はｐ型非晶質半導体膜３上に位置しており、ｎ電極８はｎ型非晶質半導体膜５上に位置している。

図１には、矩形のアイランド状のｎ電極８が２つ示されており、これらのｎ電極８は互いに間隔を空けて同一方向に延在するように位置している。ｐ電極７はそれぞれのｎ電極８と間隔を空けてそれぞれのｎ電極８の周囲を取り囲んでいるとともに、ｐ電極７の一部がｎ型半導体基板１の裏面の外周から内側に１ｍｍの領域７１内に含まれている。

ｐ電極７とｎ電極８との間の領域にはｐ型非晶質半導体膜３とｎ型非晶質半導体膜５とが位置している。それぞれのｎ電極８の下方に位置するｎ型非晶質半導体膜５は、平面視においてｎ電極８よりも大きな矩形のアイランド状となっている。ｐ型非晶質半導体膜３はｎ型非晶質半導体膜５を取り囲んでいるとともに、ｐ型非晶質半導体膜３の一部がｎ型半導体基板１の裏面の外周から内側に１ｍｍの領域７１内に含まれている。なお、図１には、ｎ電極８およびｎ型非晶質半導体膜５はそれぞれ２つずつ図示されているが、ｎ電極８およびｎ型非晶質半導体膜５の数は２つに限定されない。

図２に、図１のＩＩ−ＩＩに沿った模式的な拡大断面図を示す。図２に示すように、ｎ型半導体基板１の裏面となる第１の面１ａ上には、矩形のアイランド状のｉ型非晶質半導体膜４と、ｉ型非晶質半導体膜４の周囲を取り囲むｉ型非晶質半導体膜２とが位置している。ｉ型非晶質半導体膜２上にはｐ型非晶質半導体膜３が位置しており、ｉ型非晶質半導体膜４上にはｎ型非晶質半導体膜５が位置している。ｐ型非晶質半導体膜３上にはｐ電極７が位置しており、ｎ型非晶質半導体膜５上にはｎ電極８が位置している。図２に示すように、ｐ電極７とｎ電極８との間には間隔が空いている。

図２に示すように、ｐ型非晶質半導体膜３の縁部３ａ上にはｎ型非晶質半導体膜５の縁部５ａが位置しており、ｐ型非晶質半導体膜３の縁部３ａとｎ型非晶質半導体膜５の縁部５ａとの間にはｉ型非晶質半導体膜４の縁部４ａが位置している。

図３に、図１のＩＩＩ−ＩＩＩに沿った模式的な拡大断面図を示す。図３に示す断面においては、ｎ型半導体基板１の第１の面１ａ上にｉ型非晶質半導体膜２、ｐ型非晶質半導体膜３およびｐ電極７がこの順に積層されている。

図２および図３に示すように、ｎ型半導体基板１の受光面となる第２の面１ｂには、たとえばテクスチャ構造等の凹凸構造が設けられている。なお、ｎ型半導体基板１の第２の面１ｂ上に誘電体膜（図示せず）が形成されていてもよい。

＜ヘテロ接合型バックコンタクトセルの製造方法＞
以下、図４〜図１０の模式的断面図を参照して、実施形態１のヘテロ接合型バックコンタクトセル１０の製造方法の一例について説明する。まず、図４に示すように、第２の面１ｂには予めたとえばテクスチャ構造等の凹凸構造が設けられたｎ型半導体基板１の第１の面１ａの全面に接するようにｉ型非晶質半導体膜２を形成し、その後、ｉ型非晶質半導体膜２の全面に接するようにｐ型非晶質半導体膜３を形成する。これにより、ｉ型非晶質半導体膜２とｐ型非晶質半導体膜３との積層体である第１の積層体５１が形成される。ｉ型非晶質半導体膜２およびｐ型非晶質半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いることができる。

ｎ型半導体基板１としては、ｎ型単結晶シリコン基板を好適に用いることができるがｎ型単結晶シリコン基板に限定されず、たとえば従来から公知のｎ型半導体基板を適宜用いることができる。

ｉ型非晶質半導体膜２としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。

なお、本実施形態において、「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０¹⁵個／ｃｍ³未満、かつｐ型不純物濃度が１×１０¹⁵個／ｃｍ³未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。

また、本実施形態において、「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素等で終端されたものも含まれるものとする。

ｐ型非晶質半導体膜３としては、ｐ型非晶質シリコン膜を好適に用いることができるがｐ型非晶質シリコン膜に限定されず、たとえば従来から公知のｐ型非晶質半導体膜を用いることもできる。

ｐ型非晶質半導体膜３に含まれるｐ型不純物としては、たとえばボロンを用いることができる。また、本実施形態において、「ｐ型」とは、ｐ型不純物濃度が１×１０¹⁵個／ｃｍ³以上の状態を意味する。

次に、図５に示すように、ｐ型非晶質半導体膜３上にエッチングペースト３１を塗布する。ここで、エッチングペースト３１としては、第１の積層体５１をエッチングすることができるものであれば特に限定されない。

次に、エッチングペースト３１を加熱することによって、第１の積層体５１の一部を厚さ方向にエッチングする。これにより、たとえば図６に示すように、ｎ型半導体基板１の第１の面１ａの一部を露出させる。

次に、図７に示すように、ｎ型半導体基板１の第１の面１ａの露出面および第１の積層体５１のそれぞれに接するようにｉ型非晶質半導体膜４を形成し、その後、ｉ型非晶質半導体膜４の全面に接するようにｎ型非晶質半導体膜５を形成する。これにより、ｉ型非晶質半導体膜４とｎ型非晶質半導体膜５との積層体である第２の積層体５２が形成される。ｉ型非晶質半導体膜４およびｎ型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。

ｉ型非晶質半導体膜４としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。

ｎ型非晶質半導体膜５としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型非晶質半導体膜を用いることもできる。

なお、ｎ型非晶質半導体膜５を構成するｎ型非晶質シリコン膜に含まれるｎ型不純物としては、たとえばリンを用いることができる。また、本実施形態において、「ｎ型」とは、ｎ型不純物濃度が１×１０¹⁵個／ｃｍ³以上の状態を意味する。

次に、図８に示すように、ｎ型非晶質半導体膜５上にエッチングマスク３２を設置する。ここで、エッチングマスク３２としては、第２の積層体５２をエッチングする際にマスクとして機能することができるものであれば特に限定されない。

次に、エッチングマスク３２をマスクとしたエッチングを行うことによって、第２の積層体５２の一部を厚さ方向にエッチングし、その後、エッチングマスク３２を除去する。これにより、たとえば図９に示すように、ｐ型非晶質半導体膜３の表面の一部を露出させる。

その後、図１０に示すように、ｐ型非晶質半導体膜３上にｐ電極７を形成するとともに、ｎ型非晶質半導体膜５上にｎ電極８を形成することによって、実施形態１のヘテロ接合型バックコンタクトセル１０を製造することができる。

＜配線シート付きヘテロ接合型バックコンタクトセル＞
図１１に、実施形態１の配線シート付きヘテロ接合型バックコンタクトセルの模式的な平面図を示す。実施形態１の配線シート付きヘテロ接合型バックコンタクトセルは、たとえば図１１に示すように、実施形態１のヘテロ接合型バックコンタクトセル１０の複数が配線シート２０上に設置されて電気的に直列に接続されることにより構成される。

図１２に、実施形態１の配線シート付きヘテロ接合型バックコンタクトセルに用いられる配線シート２０の模式的な平面図を示す。配線シート２０は、絶縁性基材２１と、絶縁性基材２１上の第１配線２２と第２配線２３とを備えている。第１配線２２および第２配線２３も、それぞれ帯状に形成されており、絶縁性基材２１上で互いに間隔を空けて、これらの配線の長手方向が同一の方向となるようにして、交互に配置されている。また、複数の第１配線２２の一端および複数の第２配線２３の一端は、それぞれ、帯状の集電用配線２４に電気的に接続されている。集電用配線２４は、第１配線２２および第２配線２３の長手方向と直交する方向に長手方向を有するように、絶縁性基材２１上に配置されている。集電用配線２４は、複数の第１配線２２または複数の第２配線２３から電流を集電するとともに、実施形態１のヘテロ接合型バックコンタクトセル１０を電気的に直列に接続している。

絶縁性基材２１としては、絶縁性の基材を用いることができ、たとえば、ポリエステル、ポリエチレンナフタレートまたはポリイミドなどのフィルムを用いることができる。

第１配線２２、第２配線２３および集電用配線２４としては、導電性材料を用いることができ、たとえば、銅などを用いることができる。なお、第１配線２２、第２配線２３および集電用配線２４は、それぞれ、たとえば、絶縁性基材２１の表面の全面に金属膜などの導電膜を形成した後に、その一部をエッチングなどにより除去してパターニングすることによって形成することができる。

図１３に、実施形態１の配線シート付きヘテロ接合型バックコンタクトセルの第１配線２２の長手方向に沿った模式的な断面図を示す。図１３に示すように、配線シート２０の第１配線２２と実施形態１のヘテロ接合型バックコンタクトセル１０のｎ電極８とはそれぞれの長手方向に沿って導電層４１を介して電気的に接続されている。一方、ｐ電極７と第１配線２２との間には絶縁層４２が位置しているため、ｐ電極７と第１配線２２とは絶縁層４２によって電気的に絶縁されている。

図１４に、実施形態１の配線シート付きヘテロ接合型バックコンタクトセルの第２配線２３の長手方向に沿った模式的な断面図を示す。図１４に示すように、配線シート２０の第２配線２３と実施形態１のヘテロ接合型バックコンタクトセル１０のｐ電極８とはそれぞれの長手方向に沿って導電層４１を介して電気的に接続されている。

＜課題解決のメカニズム＞
本実施形態においては、ｐ電極７がｎ電極８と間隔を空けてｎ電極８の周囲を取り囲むように配置されているため、ｐ電極７とｎ電極８との間の電気的な分離をｎ型半導体基板１の裏面の周縁ではなくｎ型半導体基板１の裏面の内側で行うことができる。これにより、ｎ型半導体基板１の裏面の周縁に位置する電極を高精度でパターニングする必要がなくなるため、ｎ型半導体基板１の裏面の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

また、本実施形態においては、ｐ電極７の一部がｎ型半導体基板１の裏面の外周から内側に１ｍｍの領域７１内に含まれるようにｐ電極７を形成することができるため、ｎ型半導体基板１の裏面における電極の形成面積を広くすることができる。そのため、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、キャリア収集効率が上昇して電流を効率的に取り出すことができるとともに、電極の抵抗も低くすることができる。これにより、実施形態１のヘテロ接合型バックコンタクトセルおよび実施形態１の配線シート付きヘテロ接合型バックコンタクトセルの特性を向上することができる。

［実施形態２］
図１５に、実施形態２のヘテロ接合型バックコンタクトセル１０の裏面の模式的な拡大平面図を示す。図１５に示すように、実施形態２のヘテロ接合型バックコンタクトセル１０は、ｎ型半導体基板１の代わりに、ｐ型単結晶シリコン基板等のｐ型半導体基板１１を用いていることを特徴としている。

実施形態２における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。

［実施形態３］
図１６に、実施形態３のヘテロ接合型バックコンタクトセル１０の裏面の模式的な拡大平面図を示す。図１６に示すように、実施形態３のヘテロ接合型バックコンタクトセル１０は、ｎ電極８が矩形のアイランド状のｐ電極の周囲７を取り囲んでいるとともに、ｎ電極８の一部がｎ型半導体基板１の裏面の外周から内側に１ｍｍの領域内に含まれていることを特徴としている。

実施形態３における上記以外の説明は実施形態１および実施形態２と同様であるため、その説明については繰り返さない。

［実施形態４］
実施形態４のヘテロ接合型バックコンタクトセル１０は、エッチングペースト３１を用いた第１の積層体５１の部分的な除去およびエッチングマスク３２を用いた第２の積層体５２の部分的な除去に代えて、レーザ光の照射によって第１の積層体５１の部分的な除去および第２の積層体５２の部分的な除去をそれぞれ行うことを特徴としている。

図１７の模式的断面図に、レーザ光の照射によって第１の積層体５１を部分的に除去する方法の一例を図解する。図１７に示すように、第１の積層体５１のｐ型非晶質半導体膜３に部分的にレーザ光６１を照射して、第１の積層体５１を加熱し、蒸散させることによって、第１の積層体５１の部分的な除去を行うことができる。

図１８の模式的断面図に、レーザ光の照射によって第２の積層体５２を部分的に除去する方法の一例を図解する。図１８に示すように、第２の積層体５２のｎ型非晶質半導体膜５に部分的にレーザ光６２を照射して、第２の積層体５２を加熱し、蒸散させることによって、第２の積層体５２の部分的な除去を行うことができる。

実施形態４における上記以外の説明は実施形態１〜実施形態３と同様であるため、その説明については繰り返さない。

［実施形態５］
図２１に、実施形態５のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図を示す。図２２に、図２１のＸＩＩ−ＸＩＩに沿った模式的な拡大断面図を示し、図２３に、図２１のＸＩＩＩ−ＸＩＩＩに沿った模式的な拡大断面図を示す。実施形態５のヘテロ接合型バックコンタクトセルは、ｐ電極７の一部がｎ型半導体基板１の裏面の外周から内側に１ｍｍの領域７１内に含まれていることに限定されない点で実施形態１のヘテロ接合型バックコンタクトセルと相違している。すなわち、実施形態５のヘテロ接合型バックコンタクトセルにおいては、たとえば図２１に示すように、ｐ電極７のすべてがｎ型半導体基板１の裏面の外周から内側に１ｍｍの領域７１内に含まれていなくてもよい。

実施形態５のヘテロ接合型バックコンタクトセルにおいても、ｐ電極７がｎ電極８と間隔を空けてｎ電極８の周囲を取り囲むように配置されているため、ｐ電極７とｎ電極８との間の電気的な分離をｎ型半導体基板１の裏面の周縁ではなくｎ型半導体基板１の裏面の内側で行うことができる。これにより、ｎ型半導体基板１の裏面の周縁に位置する電極を高精度でパターニングする必要がなくなるため、ｎ型半導体基板１の裏面の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

実施形態５における上記以外の説明は実施形態１〜実施形態４と同様であるため、その説明については繰り返さない。

［付記］
（１）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面側の第１導電型非晶質半導体膜と、半導体基板の第１の面側の第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１電極は第２電極と間隔を空けて第２電極を取り囲んでいる光電変換素子である。この場合には、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面側の第１導電型非晶質半導体膜と、半導体基板の第１の面側の第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１電極は第２電極と間隔を空けて第２電極を取り囲んでいるとともに第１電極の一部が半導体基板の外周から内側に１ｍｍの領域内に含まれている光電変換素子である。この場合には、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（２）ここで開示された実施形態の光電変換素子においては、半導体基板と第１導電型非晶質半導体膜との間に第１のｉ型非晶質半導体膜が位置していてもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（３）ここで開示された実施形態の光電変換素子においては、第１のｉ型非晶質半導体膜が半導体基板および第１導電型非晶質半導体膜のそれぞれと接していてもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（４）ここで開示された実施形態の光電変換素子においては、半導体基板と第２導電型非晶質半導体膜との間に第２のｉ型非晶質半導体膜が位置していてもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（５）ここで開示された実施形態の光電変換素子においては、第２のｉ型非晶質半導体膜が半導体基板および第２導電型非晶質半導体膜のそれぞれと接していてもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（６）ここで開示された実施形態の光電変換素子においては、第２電極はアイランド状であってもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（７）ここで開示された実施形態の光電変換素子においては、第２電極は矩形状であってもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（８）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の第１の面側に第１導電型非晶質半導体膜を形成する工程と、半導体基板の第１の面側に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上の第２電極を形成する工程とを含み、第１電極は第２電極と間隔を空けて第２電極を取り囲んでいる光電変換素子の製造方法である。この場合には、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の第１の面側に第１導電型非晶質半導体膜を形成する工程と、半導体基板の第１の面側に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上の第２電極を形成する工程とを含み、第１電極は第２電極と間隔を空けて第２電極を取り囲んでいるとともに、第１電極の一部が半導体基板の外周から内側に１ｍｍの領域内に含まれている光電変換素子の製造方法である。この場合には、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（９）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型非晶質半導体膜を形成する工程は、半導体基板の第１の面側に第１のｉ型非晶質半導体膜を形成する工程と、第１のｉ型非晶質半導体膜上に第１導電型非晶質半導体膜を形成する工程とを含んでいてもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（１０）ここで開示された実施形態の光電変換素子の製造方法は、第１導電型非晶質半導体膜を形成する工程の後に、第１のｉ型非晶質半導体膜と第１導電型非晶質半導体膜との積層体である第１の積層体の一部を除去する工程をさらに含んでいてもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（１１）ここで開示された実施形態の光電変換素子の製造方法において、第１の積層体の一部を除去する工程は、第１の積層体の一部にエッチングペーストを塗布する工程または第１の積層体の一部にレーザ光を照射する工程を含んでいてもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（１２）ここで開示された実施形態の光電変換素子の製造方法において、第２導電型非晶質半導体膜を形成する工程は、第１の積層体の一部を除去する工程の後に、半導体基板の第１の面側に第２のｉ型非晶質半導体膜を形成する工程と、第２のｉ型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程とを含んでいてもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（１３）ここで開示された実施形態の光電変換素子の製造方法は、第１導電型非晶質半導体膜を形成する工程の後に、第２のｉ型非晶質半導体膜と第２導電型非晶質半導体膜との積層体である第２の積層体の一部を除去する工程をさらに含んでいてもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（１４）ここで開示された実施形態の光電変換素子の製造方法において、第２の積層体の一部を除去する工程は、第２の積層体の一部にエッチングマスクを設置する工程または第２の積層体の一部にレーザ光を照射する工程を含んでいてもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（１５）ここで開示された実施形態は、光電変換素子と、光電変換素子と電気的に接続されている配線シートとを備え、光電変換素子は、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面側の第１導電型非晶質半導体膜と、半導体基板の第１の面側の第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１電極は第２電極と間隔を空けて第２電極を取り囲んでおり、配線シートは、絶縁性基材と、絶縁性基材上の第１配線と、絶縁性基材上の第２配線とを備えており、第１電極は第１配線に電気的に接続され、第２電極は第２配線に電気的に接続されている光電変換装置である。この場合には、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。ここで開示された実施形態は、光電変換素子と、光電変換素子と電気的に接続されている配線シートとを備え、光電変換素子は、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面側の第１導電型非晶質半導体膜と、半導体基板の第１の面側の第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１電極は第２電極と間隔を空けて第２電極を取り囲んでいるとともに、第１電極の一部が半導体基板の外周から内側に１ｍｍの領域内に含まれており、配線シートは、絶縁性基材と、絶縁性基材上の第１配線と、絶縁性基材上の第２配線とを備えており、第１電極は第１配線に電気的に接続され、第２電極は第２配線に電気的に接続されている光電変換装置である。この場合には、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（１６）ここで開示された実施形態の光電変換装置において、第２電極はアイランド状であってもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（１７）ここで開示された実施形態の光電変換装置において、第２電極は矩形状であってもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

（１８）ここで開示された実施形態の光電変換装置において、第２配線は帯状であって、第１電極と第２配線との間の絶縁層をさらに含んでいてもよい。この場合にも、半導体基板の裏面上に非晶質半導体膜を形成することによってｐｎ接合を形成するタイプの光電変換素子において、半導体基板の周縁に位置する電極のパターニング不良による短絡の発生を抑制することができる。

以上のように実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。

今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

ここで開示された実施形態は、光電変換素子、光電変換素子の製造方法および光電変換装置に利用することができ、好適には太陽電池、太陽電池の製造方法および太陽電池モジュールに利用できる可能性があり、特に好適にはヘテロ接合型バックコンタクトセル、ヘテロ接合型バックコンタクトセルの製造方法および配線シート付きヘテロ接合型バックコンタクトセルに利用できる可能性がある。

１ｎ型半導体基板、１ａ第１の面、１ｂ第２の面、２ｉ型非晶質半導体膜、３ｐ型非晶質半導体膜、３ａ縁部、４ｉ型非晶質半導体膜、４ａ縁部、５ｎ型非晶質半導体膜、５ａ縁部、７ｐ電極、８ｎ電極、１０ヘテロ接合型バックコンタクトセル、２０配線シート、２１絶縁性基材、２２第１配線、２３第２配線、３１エッチングペースト、３２エッチングマスク、４１導電層、４２絶縁層、５１第１の積層体、５２第２の積層体、６１，６２レーザ光、７１領域、１１１基板、１１２，１１３実質的に真性な非晶質半導体層、１１４ｎ型非晶質半導体層、１１５ｐ型非晶質半導体層、１１６ｎ型電極、１１６ａ下地電極、１１６ｂ銅層、１１６ｃ電流取出部、１１６ｄ集電部、１１７ｐ型電極、１１７ａ下地電極、１１７ｂ銅層、１１７ｃ電流取出部、１１７ｄ集電部、１１９実質的に真性な非晶質半導体、１２０ｎ型非晶質シリコン、１２１窒化シリコン層、１２２ｎ領域、１２３ｐ領域、１２４保護膜。

Claims

第１導電型または第２導電型の半導体基板と、
前記半導体基板の第１の面側の第１導電型非晶質半導体膜と、
前記半導体基板の前記第１の面側の第２導電型非晶質半導体膜と、
前記第１導電型非晶質半導体膜上の第１電極と、
前記第２導電型非晶質半導体膜上の第２電極と、を備えた光電変換素子であって、
前記光電変換素子の裏面の平面視において、前記第１電極は、前記第２電極と間隔を空けて、前記第２電極を取り囲んでおり、
前記第１電極と前記第２電極との間の前記間隔には、前記第１導電型非晶質半導体膜と前記第２導電型非晶質半導体膜とが位置している、光電変換素子。
前記第２電極は、アイランド状である、請求項１に記載の光電変換素子。
前記第１電極の一部が前記半導体基板の外周から内側に１ｍｍの領域内に含まれている、請求項１または請求項２に記載の光電変換素子。
光電変換素子と、
前記光電変換素子と電気的に接続されている配線シートと、を備え、
前記光電変換素子は、第１導電型または第２導電型の半導体基板と、前記半導体基板の第１の面側の第１導電型非晶質半導体膜と、前記半導体基板の前記第１の面側の第２導電型非晶質半導体膜と、前記第１導電型非晶質半導体膜上の第１電極と、前記第２導電型非晶質半導体膜上の第２電極とを備え、前記第１電極は前記第２電極と間隔を空けて前記第２電極を取り囲んでおり、前記第１電極と前記第２電極との間の前記間隔には、前記第１導電型非晶質半導体膜と前記第２導電型非晶質半導体膜とが位置しており、
前記配線シートは、絶縁性基材と、前記絶縁性基材上の第１配線と、前記絶縁性基材上の第２配線とを備えており、
前記第１電極は、前記第１配線に電気的に接続され、
前記第２電極は、前記第２配線に電気的に接続されている、光電変換装置。
前記第２電極は、アイランド状である、請求項４に記載の光電変換装置。
前記第２配線は帯状であって、前記第１電極と前記第２配線との間の絶縁層をさらに含む、請求項４または請求項５に記載の光電変換装置。
前記第１電極の一部が前記半導体基板の外周から内側に１ｍｍの領域内に含まれている、請求項４〜請求項６のいずれか１項に記載の光電変換装置。