[go: up one dir, main page]

WO2017030108A1 - 光電変換素子および光電変換素子の製造方法 - Google Patents

光電変換素子および光電変換素子の製造方法 Download PDF

Info

Publication number
WO2017030108A1
WO2017030108A1 PCT/JP2016/073818 JP2016073818W WO2017030108A1 WO 2017030108 A1 WO2017030108 A1 WO 2017030108A1 JP 2016073818 W JP2016073818 W JP 2016073818W WO 2017030108 A1 WO2017030108 A1 WO 2017030108A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
conductivity type
photoelectric conversion
conversion element
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/073818
Other languages
English (en)
French (fr)
Inventor
輝明 肥後
親扶 岡本
直城 浅野
神川　剛
正道 小林
奈都子 藤原
真臣 原田
柳民 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of WO2017030108A1 publication Critical patent/WO2017030108A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a photoelectric conversion element and a method for manufacturing the photoelectric conversion element.
  • the most manufactured and sold solar cells have a structure in which electrodes are formed on the light receiving surface on the side where sunlight enters and the back surface on the opposite side of the light receiving surface, respectively. is there.
  • Patent Document 1 describes a method for manufacturing a back junction solar cell as follows (paragraphs [0025] to [0028], etc. of Patent Document 1). . That is, first, an i-type amorphous semiconductor layer is formed over substantially the entire back surface of an n-type semiconductor substrate by using a CVD method. Next, a metal mask M1 is covered, and a plurality of island-shaped n-type amorphous semiconductor layers are formed using a CVD method. Next, a metal mask M2 is covered, and a plurality of p-type amorphous semiconductor layers are formed using a CVD method.
  • the metal mask M3 is covered, and an n-side transparent conductive layer is formed on the n-type amorphous semiconductor layer and a p-side transparent conductive layer is formed on the p-type amorphous semiconductor layer by sputtering.
  • the embodiment disclosed herein includes a semiconductor substrate, a first conductivity type region on one surface side of the semiconductor substrate, a second conductivity type region on one surface side of the semiconductor substrate, and a first conductivity type region.
  • a photoelectric conversion element including a first electrode and a second electrode on a second conductivity type region, wherein the first electrode and the second electrode include different materials.
  • the embodiment disclosed herein uses a step of forming a first conductivity type region and a second conductivity type region on one surface side of a semiconductor substrate, and a first mask on the first conductivity type region. Forming the first electrode and forming the second electrode on the second conductivity type region by using the second mask, and forming the first electrode and forming the second electrode. Is a method of manufacturing a photoelectric conversion element, which is performed so that the first electrode and the second electrode include different materials.
  • a photoelectric conversion element with improved characteristics can be obtained.
  • FIG. 6 is a schematic cross-sectional view of a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view of a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view of a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view of a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view of a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic enlarged cross-sectional view of a heterojunction back contact cell according to Embodiment 2.
  • FIG. 6 is a schematic plan view of an example of a first shadow mask used for manufacturing the heterojunction back contact cell of Embodiment 2.
  • FIG. 6 is a schematic plan view of an example of a second shadow mask used for manufacturing the heterojunction back contact cell of Embodiment 2.
  • FIG. 6 is a schematic enlarged cross-sectional view of a heterojunction back contact cell of Embodiment 3.
  • FIG. 6 is a schematic enlarged plan view of an example of a shadow mask used for forming a first conductivity type region of a heterojunction back contact cell of Embodiment 3.
  • FIG. 6 is a schematic enlarged plan view of an example of a shadow mask used for forming a second conductivity type region of a heterojunction back contact cell of Embodiment 3.
  • FIG. 6 is a schematic enlarged plan view of an example of a shadow mask used for forming a first electrode of a heterojunction back contact cell of Embodiment 3.
  • FIG. 6 is a schematic enlarged plan view of an example of a shadow mask used for forming a second electrode of a heterojunction back contact cell of Embodiment 3.
  • FIG. 4 is a schematic enlarged cross-sectional view of a
  • FIG. 1 is a schematic enlarged cross-sectional view of the heterojunction back contact cell according to the first embodiment.
  • the heterojunction back contact cell of Embodiment 1 includes a semiconductor substrate 1, a first i-type amorphous semiconductor film 2 and a second i-type amorphous semiconductor on the semiconductor substrate 1.
  • Semiconductor film 4 first conductivity type amorphous semiconductor film 3 on first i-type amorphous semiconductor film 2, and second conductivity type amorphous on second i-type amorphous semiconductor film 4
  • a semiconductor film 5 a first electrode 6 on the first conductive amorphous semiconductor film 3, and a second electrode 7 on the second conductive amorphous semiconductor film 5 are provided.
  • the first conductivity type region 11 is constituted by a stacked body of the first i-type amorphous semiconductor film 2 and the first conductivity-type amorphous semiconductor film 3, and the second i-type amorphous semiconductor is formed.
  • the second conductivity type region 12 is composed of a stacked body of the crystalline semiconductor film 4 and the second conductivity type amorphous semiconductor film 5, and the first conductivity type region 11 and the second conductivity type region 12 have this configuration. It is not limited.
  • the first conductivity type region 11 and the second conductivity type region 12 may function as semiconductor regions having different conductivity types, such as p type and n type, or n type and p type, respectively. .
  • the first i-type amorphous semiconductor film 2 and the second i-type amorphous semiconductor film 4 are in contact with each other, and the first conductive-type amorphous semiconductor film 3 and the second conductive-type non-conductive film are not in contact with each other.
  • the crystalline semiconductor film 5 may be in contact, but the first electrode 6 and the second electrode 7 are not in contact.
  • the first electrode 6 and the second electrode 7 include different materials, and the first electrode 6 is provided on the first conductivity type region 11 so that the second electrode 7 can be It includes a material that improves the characteristics of the heterojunction back contact cell as compared with the case of being provided on the one conductivity type region 11. Further, the second electrode 7 is provided on the second conductivity type region 12, so that the characteristics of the heterojunction back contact cell are improved as compared with the case where the first electrode 6 is provided on the second conductivity type region 12. Is included. For example, as the material of the first electrode 6, a material whose contact resistance with the first conductive type amorphous semiconductor film 3 is lower than that of the second electrode 7 can be used. Further, as the material of the second electrode 7, for example, a material whose contact resistance with the second conductive type amorphous semiconductor film 5 is lower than that of the material of the first electrode 6 can be used.
  • the first electrode 6 is made of manganese (Mn), magnesium (Mg), silver (Ag), tantalum (Ta), and aluminum (Al) are preferably included, and the second electrode 7 includes Al, nickel (Ni), cobalt (Co), palladium ( Pd) and at least one selected from the group consisting of Ag are preferably included.
  • the first electrode 6 is formed of Al, Ni, Co, Pd, and Preferably, at least one selected from the group consisting of Ag is included, and the second electrode 7 preferably includes at least one selected from the group consisting of Mn, Mg, Ag, Ta, and Al.
  • first electrode 6 and the second electrode 7 As a preferable material contained in the first electrode 6 and the second electrode 7, silver and aluminum are overlapped. However, the first electrode 6 and the second electrode 7 are assumed to contain the same type of material. However, it can be said that the first electrode 6 and the second electrode 7 contain different materials when the contents (atomic%) of the materials are different.
  • the semiconductor substrate 1 is an n-type single crystal silicon substrate, and the first i-type amorphous semiconductor film 2 and the second i-type amorphous semiconductor film 4 are i-type amorphous silicon films, respectively.
  • the case where the first conductive type amorphous semiconductor film 3 is an n-type amorphous silicon film and the second conductive type amorphous semiconductor film 5 is a p-type amorphous silicon film will be described, but the present invention is not limited thereto.
  • the conductivity type of the semiconductor substrate 1 may be p-type.
  • i-type is not only a completely intrinsic state but also a sufficiently low concentration (the n-type impurity concentration is less than 1 ⁇ 10 15 / cm 3 and the p-type impurity concentration is 1 ⁇ (Less than 10 15 / cm 3 ) is meant to include n-type or p-type impurities.
  • n-type means a state where the n-type impurity concentration is 1 ⁇ 10 15 / cm 3 or more
  • p-type means that the p-type impurity concentration is 1 ⁇ 10 15 / cm 3 or more. Means the state.
  • the n-type impurity concentration and the p-type impurity concentration can be measured by, for example, secondary ion mass spectrometry.
  • amorphous silicon includes not only amorphous silicon in which the dangling bonds of silicon atoms are not terminated with hydrogen, but also dangling bonds of silicon atoms such as hydrogenated amorphous silicon. Including those terminated with hydrogen or the like.
  • a first conductivity type region 11 and a second conductivity type region 12 are formed on a part of one surface of the semiconductor substrate 1, and the first conductivity type amorphous semiconductor film 3 and the second conductivity type region 12 are formed.
  • a first shadow mask 21 having a first opening 22 is placed on the conductive amorphous semiconductor film 5.
  • the formation method of the first conductivity type region 11 and the formation method of the second conductivity type region 12 are not particularly limited, and can be performed, for example, as follows. First, using a shadow mask (not shown) having an opening (not shown) at a position corresponding to the position where the first conductivity type region 11 is formed as a mask, on the region of the semiconductor substrate 1 below the shadow mask opening. Then, the first i-type amorphous semiconductor film 2 and the first conductive type amorphous semiconductor film 3 are stacked in this order by plasma CVD. Next, using a shadow mask (not shown) having an opening (not shown) at a position corresponding to the formation position of the second conductivity type region 12 as a mask, the semiconductor substrate 1 below the opening of the shadow mask is formed.
  • a second i-type amorphous semiconductor film 4 and a second conductive type amorphous semiconductor film 5 are stacked in this order on the region by plasma CVD. Thereby, the first conductivity type region 11 and the second conductivity type region 12 can be formed on the semiconductor substrate 1. Further, the first i-type amorphous semiconductor film 2 and the first conductive amorphous semiconductor film 3 are separately formed, and the second i-type amorphous semiconductor film 4 and the second conductive amorphous semiconductor are formed.
  • the formation with the film 5 can be performed, for example, by changing the type of the source gas during the plasma CVD method.
  • the first shadow mask 21 and the first shadow mask 21 disposed on the first conductive type amorphous semiconductor film 3 and the second conductive type amorphous semiconductor film 5 are formed.
  • a first conductive layer 6 a is formed on the first conductive type amorphous semiconductor film 3 exposed in the first opening 22.
  • the formation method of the 1st conductive layer 6a is not specifically limited, For example, sputtering method or a vapor deposition method etc. can be used.
  • the material used for the first conductive layer 6 a is the same material used for the first electrode 6.
  • the first electrode 6 in contact with the first conductive type amorphous semiconductor film 3 is formed on the first conductive type amorphous semiconductor film 3.
  • the first electrode 6 corresponds to the first conductive layer 6 a formed on the first conductive type amorphous semiconductor film 3 exposed in the first opening 22 of the first shadow mask 21.
  • a second opening 32 is provided on the first conductive type amorphous semiconductor film 3 and the second conductive type amorphous semiconductor film 5 after the formation of the first electrode 6.
  • a second shadow mask 31 is installed.
  • the second shadow mask 31 and the second shadow mask 31 placed on the first conductive type amorphous semiconductor film 3 and the second conductive type amorphous semiconductor film 5 are formed.
  • a second conductive layer 7 a is formed on the second conductive type amorphous semiconductor film 5 exposed in the second opening 32.
  • the formation method of the 2nd conductive layer 7a is not specifically limited, For example, sputtering method or a vapor deposition method etc. can be used.
  • the material used for the second electrode 7 is the material used for the second electrode 7.
  • the second shadow mask 31 is removed from the first conductive type amorphous semiconductor film 3 and the second conductive type amorphous semiconductor film 5 together with the second conductive layer 7a on the second shadow mask 31.
  • the second electrode 7 in contact with the second conductive amorphous semiconductor film 5 is formed on the second conductive amorphous semiconductor film 5.
  • the second electrode 7 corresponds to the second conductive layer 7 a formed on the second conductive type amorphous semiconductor film 5 exposed in the second opening 32 of the second shadow mask 31.
  • the heterojunction back contact cell of Embodiment 1 is manufactured.
  • the first electrode 6 and the second electrode 7 contain different materials, and the first electrode 6 is provided on the first conductivity type region 11 to provide the first electrode 6. It includes a material that improves the characteristics of the heterojunction back contact cell as compared with the case where the two electrodes 7 are provided on the first conductivity type region 11, and the second electrode 7 is provided on the second conductivity type region 12. Thus, a material that improves the characteristics of the heterojunction back contact cell as compared with the case where the first electrode 6 is provided on the second conductivity type region 12 is included.
  • the heterojunction back contact cell of the first embodiment uses the material of the first electrode 6 on the first conductivity type region 11 and the material of the second electrode 7 on the second conductivity type region 12 respectively. Since the characteristics of the junction type back contact cell can be set to be improved, the n-side transparent conductive layer on the n-type amorphous semiconductor layer and the p-side transparent conductive layer on the p-type amorphous semiconductor layer are respectively provided. The characteristics can be improved as compared with the back junction solar cell of Patent Document 1 using the same material.
  • FIG. 7 is a schematic enlarged cross-sectional view of the heterojunction back contact cell of the second embodiment.
  • the width W1 of the first electrode 6 is narrower than the width W2 of the second electrode 7, and the narrow first electrode 6 is wider than the wide second electrode 7. Is also characterized by being formed first.
  • the first shadow mask 21 shown in the schematic plan view of FIG. 8 is used to extend the first in a narrow band shape in one direction.
  • the electrode 6 is formed.
  • the width W1 of the first electrode 6 is narrow, the width W1 of the strip-shaped first opening 22 extending in one direction of the first shadow mask 21 is also narrowed. Therefore, in the first shadow mask 21, since the area of the mask region other than the first opening 22 can be increased, mask distortion can be reduced. Accordingly, since it becomes easy to form the first electrode 6 having a desired shape at a desired position, the deterioration of the characteristics of the heterojunction back contact cell due to the distortion and displacement of the shape of the first electrode 6 is suppressed. be able to.
  • the second electrode 7 extending in the same direction as the first electrode 6 is formed in a wide band shape using the second shadow mask 31 shown in the schematic plan view of FIG.
  • the width W 2 of the second electrode 7 is wider than the width W 1 of the first electrode 6, the area of the mask region other than the second opening 32 of the second shadow mask 31 is the first shadow mask 21. It becomes smaller than the area of the mask region other than the first opening 22.
  • the second shadow mask 31 has a larger mask distortion than the first shadow mask 21, but the first electrode 6 is formed with less shape distortion and positional deviation prior to the formation of the second electrode 7. Therefore, even if the distortion of the shape of the second electrode 7 and displacement occur due to the distortion of the second shadow mask 31, the second electrode 7 comes into contact with the first electrode 6, so that the heterojunction back It can suppress that the characteristic of a contact cell falls.
  • FIG. 10 is a schematic enlarged cross-sectional view of the heterojunction back contact cell of the third embodiment.
  • the heterojunction back contact cell of Embodiment 3 is characterized in that an alignment mark 41 is formed on the surface of the semiconductor substrate 1 on which the first electrode 6 and the second electrode 7 are formed.
  • the alignment mark 41 is formed on the stacked body of the first i-type amorphous semiconductor film 2 and the first conductive type amorphous semiconductor film 3 on the second i-type amorphous semiconductor film 4 and the second conductive type.
  • the amorphous semiconductor film 5, the first conductive layer 6a, and the second conductive layer 7a are covered in this order.
  • an opening (not shown) is provided at a position corresponding to the position where the first conductivity type region 11 is formed, and a position corresponding to the position where the alignment mark 41 is formed.
  • the first i-type amorphous semiconductor film 2 and the first conductivity type non-conductive layer are formed on the region of the semiconductor substrate 1 below the opening of the shadow mask 61 by plasma CVD using the shadow mask 61 having the opening 51 as a mask.
  • the crystalline semiconductor film 3 is stacked in this order.
  • an opening (not shown) is provided at a position corresponding to the formation position of the second conductivity type region 12, and the formation position of the alignment mark 41 is corresponded.
  • the second i-type amorphous semiconductor film 4 and the second conductivity type are formed on the region of the semiconductor substrate 1 below the opening of the shadow mask 71 by plasma CVD.
  • the amorphous semiconductor film 5 is stacked in this order.
  • the opening 52 corresponding to the formation position of the alignment mark 41 of the shadow mask 71 used for forming the second conductivity type region 12 is used for forming the first conductivity type region 11.
  • the size and position are set so as to include the opening 51 corresponding to the formation position of the alignment mark 41 of the shadow mask 61.
  • an opening (not shown) is provided at a position corresponding to the position where the first electrode 6 is formed, and at a position corresponding to the position where the alignment mark 41 is formed.
  • the first conductive layer 6a is formed on the region of the semiconductor substrate 1 below the opening of the first shadow mask 21 by sputtering.
  • the opening 53 corresponding to the formation position of the alignment mark 41 of the first shadow mask 21 used for forming the first electrode 6 is used for forming the second conductivity type region 12.
  • the size and position are set so as to include the opening 52 corresponding to the position where the alignment mark 41 of the shadow mask 71 is formed.
  • an opening (not shown) is provided at a position corresponding to the formation position of the second electrode 7 and at a position corresponding to the formation position of the alignment mark 41.
  • the second conductive layer 7a is formed on the region of the semiconductor substrate 1 below the opening of the second shadow mask 31 by sputtering.
  • the opening 54 corresponding to the formation position of the alignment mark 41 of the second shadow mask 31 used for forming the second electrode 7 is used for forming the first electrode 6.
  • the size and position are set so as to include the opening 53 corresponding to the formation position of the alignment mark 41 of one shadow mask 21.
  • FIG. 15 shows a schematic enlarged plan view of an example of a wiring sheet used in the present embodiment.
  • the wiring sheet 80 includes a base material 81, a first wiring 82, a second wiring 83, and a current collecting wiring 84 on the base material 81.
  • the base material 81 for example, an insulating material such as polyethylene terephthalate, polyethylene naphthalate, or polyimide can be used.
  • the first wiring 82, the second wiring 83, and the current collecting wiring 84 for example, a conductive material such as copper can be used.
  • the first wiring 82 and the second wiring 83 extend in a strip shape in the same direction and are spaced apart from each other, and the current collecting wiring 84 is the first wiring 82 and the second wiring. It extends in a band shape in a direction orthogonal to the extending direction of 83.
  • the current collecting wiring 84 electrically connects the first wiring 82 and the second wiring 83 which are arranged adjacent to each other in the extending direction of the first wiring 82 and the second wiring 83.
  • the first electrode 6 of the heterojunction back contact cell of the third embodiment is electrically connected to the first wiring 82 and the second electrode 7 is electrically connected to the second wiring 83 while wiring.
  • the heterojunction back contact cells of the third embodiment on the sheet 80 By sequentially arranging the heterojunction back contact cells of the third embodiment on the sheet 80, all the heterojunction back contact cells of the third embodiment on the wiring sheet 80 can be connected in series. At this time, the alignment of the heterojunction back contact cell of the third embodiment with respect to the wiring sheet 80 is performed with reference to the alignment mark 41, so that the displacement of the heterojunction back contact cell of the third embodiment with respect to the wiring sheet 80 is shifted. Can be suppressed.
  • the reflectance of the second conductive layer 7a of the alignment mark 41 of the heterojunction back contact cell of Embodiment 3 is preferably higher than the reflectance of the first conductive layer 6a.
  • the outermost layer of the alignment mark 41 has the largest area covering the back surface of the semiconductor substrate 1 among the layers constituting the alignment mark 41. Therefore, by making the reflectance of the second conductive layer 7a, which is the outermost layer of the alignment mark 41, higher than the reflectance of the first conductive layer 6a on the inner side, more incident light can be reflected by the alignment mark 41. It becomes possible. As a result, the characteristics of the heterojunction back contact cell of Embodiment 3 can be further improved.
  • the typical expanded sectional view of the back surface electrode type photovoltaic cell of Embodiment 4 as an example of the photoelectric conversion element of embodiment is shown.
  • the first conductivity type region 11 is composed of a first conductivity type impurity containing region 91
  • the second conductivity type region 12 is composed of a second conductivity type impurity containing region 92. It is characterized by that.
  • the back electrode type solar battery cell of Embodiment 4 includes a dielectric film 93 on the back surface of the semiconductor substrate 1, and the first electrode 6 is of the first conductivity type through an opening provided in the dielectric film 93.
  • the second electrode 7 is in contact with the impurity-containing region 91, and the second electrode 7 is in contact with the second conductivity type impurity-containing region 92.
  • the first conductivity type impurity containing region 91 can be formed, for example, by diffusing the first conductivity type impurity in a part of the back surface of the semiconductor substrate 1.
  • the second conductivity type impurity-containing region 92 can be formed, for example, by diffusing the second conductivity type impurity in a part of the back surface of the semiconductor substrate 1.
  • the first conductivity type impurity and the second conductivity type impurity are not particularly limited, but when the first conductivity type impurity is a p-type impurity, for example, boron can be used as the first conductivity type impurity. When the impurity is n-type, for example, phosphorus can be used as the second conductivity type impurity.
  • the first conductivity type impurity is an n-type impurity
  • phosphorus can be used as the first conductivity type impurity
  • the second conductivity type impurity is p-type
  • the second conductivity type impurity is used.
  • boron can be used.
  • the material of the dielectric film 93 is not particularly limited, but for example, silicon nitride and / or silicon oxide can be used.
  • An embodiment disclosed herein includes a semiconductor substrate, a first conductivity type region on one surface side of the semiconductor substrate, a second conductivity type region on the one surface side of the semiconductor substrate, and a first conductivity type.
  • a photoelectric conversion element including a first electrode on a mold region and a second electrode on a second conductivity type region, wherein the first electrode and the second electrode include different materials. With such a structure, a photoelectric conversion element with improved characteristics can be obtained.
  • the semiconductor substrate may have a first conductivity type or a second conductivity type. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first conductivity type may be n-type and the second conductivity type may be p-type. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first electrode may include at least one selected from the group consisting of Mn, Mg, Ag, Ta, and Al. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the second electrode may include at least one selected from the group consisting of Al, Ni, Co, Pd, and Ag. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first electrode and the second electrode may extend in the same direction. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first electrode and the second electrode may have different widths. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the photoelectric conversion element of the embodiment disclosed herein may further include an alignment mark on one surface side of the semiconductor substrate. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the alignment mark may include a first conductive layer and a second conductive layer. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first conductive layer is covered with the second conductive layer, and the reflectance of the second conductive layer is higher than the reflectance of the first conductive layer. It is preferable. In this case, a photoelectric conversion element with further improved characteristics can be obtained.
  • the first conductive type region includes a first conductive type amorphous semiconductor film
  • the second conductive type region includes the second conductive type amorphous semiconductor.
  • a membrane may be included. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first conductivity type region includes a first i-type amorphous semiconductor film between the semiconductor substrate and the first conductivity type amorphous semiconductor film. Further, it may be included. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the second conductivity type region includes a second i-type amorphous semiconductor film between the semiconductor substrate and the second conductivity type amorphous semiconductor film. Further, it may be included. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first conductivity type region includes a first conductivity type impurity-containing region
  • the second conductivity type region includes a second conductivity type impurity-containing region. May be. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the photoelectric conversion element of the embodiment disclosed herein may further include a dielectric film on one surface side of the semiconductor substrate. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • a step of forming a first conductivity type region and a second conductivity type region on one surface side of a semiconductor substrate, and a first mask on the first conductivity type region are used.
  • Forming the first electrode, and forming the second electrode on the second conductivity type region using the second mask, and forming the first electrode and the second electrode is a manufacturing method of a photoelectric conversion element performed so that a 1st electrode and a 2nd electrode may contain a different material. With such a structure, a photoelectric conversion element with improved characteristics can be obtained.
  • the semiconductor substrate may have a first conductivity type or a second conductivity type. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first conductivity type may be n-type and the second conductivity type may be p-type. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first electrode may include at least one selected from the group consisting of Mn, Mg, Ag, Ta, and Al. Good. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the second electrode may include at least one selected from the group consisting of Al, Ni, Co, Pd, and Ag. Good. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first electrode and the second electrode may be formed to extend in the same direction. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first electrode and the second electrode may be formed to have different widths. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the photoelectric conversion element manufacturing method of the embodiment disclosed herein may further include a step of forming an alignment mark on one surface side of the semiconductor substrate. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the alignment mark may be formed to include a first conductive layer and a second conductive layer. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first conductive layer is covered with the second conductive layer, and the reflectance of the second conductive layer is higher than the reflectance of the first conductive layer. Is preferably high. In this case, a photoelectric conversion element with further improved characteristics can be obtained.
  • the first conductivity type region includes a first conductivity type amorphous semiconductor film
  • the second conductivity type region is a second conductivity type non-conductive region.
  • a crystalline semiconductor film may be included. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first conductivity type region is a first i-type amorphous between the semiconductor substrate and the first conductivity type amorphous semiconductor film.
  • a semiconductor film may be further included. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the second conductivity type region is a second i-type amorphous material between the semiconductor substrate and the second conductivity type amorphous semiconductor film.
  • a semiconductor film may be further included. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the first conductivity type region includes a first conductivity type impurity-containing region
  • the second conductivity type region includes a second conductivity type impurity-containing region. May be included. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein may further include a step of forming a dielectric film on one surface side of the semiconductor substrate. Also in this case, a photoelectric conversion element with improved characteristics can be obtained.
  • Embodiment disclosed here can be utilized for the manufacturing method of a photoelectric conversion element and a photoelectric conversion element, and may be suitably used for the manufacturing method of a solar cell and a solar cell, Especially preferably, it is hetero. There is a possibility that it can be used in a manufacturing method of a junction type back contact cell and a hetero junction type back contact cell.

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

光電変換素子は、半導体基板（１）と、半導体基板（１）の一方の面側の第１導電型領域（１１）および第２導電型領域（１２）と、第１導電型領域（１１）上の第１電極（６）と、第２導電型領域（１２）上の第２電極（７）と、を備えている。第１電極（６）と第２電極（７）とは異なる材料を含んでいる。

Description

光電変換素子および光電変換素子の製造方法
　本出願は、２０１５年８月１９日に出願された特願２０１５－１６１８５８号に対して、優先権の利益を主張するものであり、それを参照することにより、その内容のすべてを本書に含める。
　本発明は、光電変換素子および光電変換素子の製造方法に関する。
　太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。なかでも、現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
　しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した裏面接合型の太陽電池の開発が進められている。
　たとえば、特開２０１０－２８３４０６号公報（特許文献１）には、以下のような裏面接合型の太陽電池の製造方法が記載されている（特許文献１の段落［００２５］～［００２８］等）。すなわち、まず、ｎ型半導体基板の裏面略全面に、ＣＶＤ法を用いて、ｉ型非晶質半導体層を形成する。次に、メタルマスクＭ１を被せ、ＣＶＤ法を用いて、複数の島状ｎ型非晶質半導体層を形成する。次に、メタルマスクＭ２を被せ、ＣＶＤ法を用いて、複数のｐ型非晶質半導体層を形成する。その後、メタルマスクＭ３を被せ、スパッタリング法を用いて、ｎ型非晶質半導体層上にｎ側透明導電層を形成し、ｐ型非晶質半導体層上にｐ側透明導電層を形成する。
特開２０１０－２８３４０６号公報
　しかしながら、特許文献１に記載の裏面接合型の太陽電池よりも特性を向上させた光電変換素子が要望されている。
　ここで開示された実施形態は、半導体基板と、半導体基板の一方の面側の第１導電型領域と、半導体基板の一方の面側の第２導電型領域と、第１導電型領域上の第１電極と、第２導電型領域上の第２電極と、を備え、第１電極と第２電極とは異なる材料を含む、光電変換素子である。
　また、ここで開示された実施形態は、半導体基板の一方の面側に第１導電型領域および第２導電型領域を形成する工程と、第１導電型領域上に第１のマスクを用いて第１電極を形成する工程と、第２導電型領域上に第２のマスクを用いて第２電極を形成する工程と、を含み、第１電極を形成する工程と第２電極を形成する工程とは第１電極と第２電極とが異なる材料を含むように行われる、光電変換素子の製造方法である。
　ここで開示された実施形態によれば、特性を向上させた光電変換素子を得ることができる。
実施形態１のヘテロ接合型バックコンタクトセルの模式的な拡大断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部の模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部の模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部の模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部の模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部の模式的な断面図である。 実施形態２のヘテロ接合型バックコンタクトセルの模式的な拡大断面図である。 実施形態２のヘテロ接合型バックコンタクトセルの製造に用いられる第１のシャドウマスクの一例の模式的な平面図である。 実施形態２のヘテロ接合型バックコンタクトセルの製造に用いられる第２のシャドウマスクの一例の模式的な平面図である。 実施形態３のヘテロ接合型バックコンタクトセルの模式的な拡大断面図である。 実施形態３のヘテロ接合型バックコンタクトセルの第１導電型領域の形成に用いられるシャドウマスクの一例の模式的な拡大平面図である。 実施形態３のヘテロ接合型バックコンタクトセルの第２導電型領域の形成に用いられるシャドウマスクの一例の模式的な拡大平面図である。 実施形態３のヘテロ接合型バックコンタクトセルの第１電極の形成に用いられるシャドウマスクの一例の模式的な拡大平面図である。 実施形態３のヘテロ接合型バックコンタクトセルの第２電極の形成に用いられるシャドウマスクの一例の模式的な拡大平面図である。 実施形態において用いられる配線シートの一例の模式的な拡大平面図である。 実施形態４の裏面電極型太陽電池セルの模式的な拡大断面図である。
　以下、ここで開示される実施形態の光電変換素子の一例としての実施形態１～３のヘテロ接合型バックコンタクトセルについて説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　［実施形態１］
　＜ヘテロ接合型バックコンタクトセルの構造＞
　図１に、実施形態１のヘテロ接合型バックコンタクトセルの模式的な拡大断面図を示す。図１に示されるように、実施形態１のヘテロ接合型バックコンタクトセルは、半導体基板１と、半導体基板１上の第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４と、第１のｉ型非晶質半導体膜２上の第１導電型非晶質半導体膜３と、第２のｉ型非晶質半導体膜４上の第２導電型非晶質半導体膜５と、第１導電型非晶質半導体膜３上の第１電極６と、第２導電型非晶質半導体膜５上の第２電極７とを備えている。
　本実施形態においては、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体から第１導電型領域１１が構成され、第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体から第２導電型領域１２が構成されているが、第１導電型領域１１および第２導電型領域１２はこの構成に限定されるものではない。本実施形態において、第１導電型領域１１および第２導電型領域１２は、それぞれ、ｐ型およびｎ型、またはｎ型およびｐ型のように、互いに異なる導電型の半導体領域として機能すればよい。
　また、本実施形態において、第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４とが接し、第１導電型非晶質半導体膜３と第２導電型非晶質半導体膜５とが接していてもよいが、第１電極６と第２電極７とは接していない。
　また、本実施形態において、第１電極６と第２電極７とは互いに異なる材料を含んでおり、第１電極６は第１導電型領域１１上に設けられることによって、第２電極７を第１導電型領域１１上に設けた場合よりもヘテロ接合型バックコンタクトセルの特性が向上する材料を含んでいる。また、第２電極７は第２導電型領域１２上に設けられることによって、第１電極６を第２導電型領域１２上に設けた場合よりもヘテロ接合型バックコンタクトセルの特性が向上する材料を含んでいる。たとえば、第１電極６の材料としては、第１導電型非晶質半導体膜３とのコンタクト抵抗が第２電極７の材料と比べて低くなる材料などを用いることができる。また、第２電極７の材料としては、たとえば、第２導電型非晶質半導体膜５とのコンタクト抵抗が第１電極６の材料と比べて低くなる材料などを用いることができる。
　たとえば、第１導電型領域１１がｎ型半導体領域であり、第２導電型領域１２がｐ型半導体領域である場合には、第１電極６は、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、タンタル（Ｔａ）、およびアルミニウム（Ａｌ）からなる群から選択された少なくとも１つを含むことが好ましく、第２電極７は、Ａｌ、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、およびＡｇからなる群から選択された少なくとも１つを含むことが好ましい。
　また、たとえば、第１導電型領域１１がｐ型半導体領域であり、第２導電型領域１２がｎ型半導体領域である場合には、第１電極６は、Ａｌ、Ｎｉ、Ｃｏ、Ｐｄ、およびＡｇからなる群から選択された少なくとも１つを含むことが好ましく、第２電極７は、Ｍｎ、Ｍｇ、Ａｇ、Ｔａ、およびＡｌからなる群から選択された少なくとも１つを含むことが好ましい。
　なお、第１電極６および第２電極７に含まれる好ましい材料として、銀およびアルミニウムが重複しているが、仮に第１電極６および第２電極７が同一種類の材料を含んでいる場合であっても、その材料の含有率（原子％）が異なる場合には第１電極６と第２電極７とは互いに異なる材料を含んでいるということができる。
　本実施形態において、半導体基板１をｎ型単結晶シリコン基板とし、第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４をそれぞれｉ型非晶質シリコン膜とし、第１導電型非晶質半導体膜３をｎ型非晶質シリコン膜とし、第２導電型非晶質半導体膜５をｐ型非晶質シリコン膜とした場合について説明するがこれに限定されず、たとえば半導体基板１の導電型はｐ型であってもよい。
　また、本実施形態において「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。また、本実施形態において「ｎ型」はｎ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味し、「ｐ型」はｐ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。ｎ型不純物濃度およびｐ型不純物濃度は、たとえば二次イオン質量分析法によって測定することができる。
　また、本実施形態において「非晶質シリコン」には、シリコン原子の未結合手が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素などで終端されたものも含まれるものとする。
　＜ヘテロ接合型バックコンタクトセルの製造方法＞
　以下、図２～図６の模式的断面図を参照して、実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、半導体基板１の一方の面の一部に第１導電型領域１１および第２導電型領域１２を形成し、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５上に第１の開口部２２を備えた第１のシャドウマスク２１を設置する。
　第１導電型領域１１の形成方法および第２導電型領域１２の形成方法は特に限定されないが、たとえば以下のようにして行うことができる。まず、第１導電型領域１１の形成位置に対応する位置に開口部（図示せず）を有するシャドウマスク（図示せず）をマスクとして、シャドウマスクの開口部の下方の半導体基板１の領域上にプラズマＣＶＤ法により第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３とをこの順序で積層する。次に、第２導電型領域１２の形成位置に対応する位置に開口部（図示せず）を有するシャドウマスク（図示せず）をマスクとして、当該シャドウマスクの開口部の下方の半導体基板１の領域上にプラズマＣＶＤ法により第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５とをこの順序で積層する。これにより、半導体基板１上に第１導電型領域１１と第２導電型領域１２とを形成することができる。また、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との作り分け、および第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との作り分けは、たとえば、プラズマＣＶＤ法の途中で原料ガスの種類を変更すること等により行うことができる。
　次に、図３に示すように、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５上に設置された第１のシャドウマスク２１および第１のシャドウマスク２１の第１の開口部２２において露出している第１導電型非晶質半導体膜３上に第１導電層６ａを形成する。第１導電層６ａの形成方法は特に限定されないが、たとえば、スパッタリング法または蒸着法などを用いることができる。また、第１導電層６ａに用いられる材料は、第１電極６に用いられる材料が用いられる。
　次に、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５上から第１のシャドウマスク２１を第１のシャドウマスク２１上の第１導電層６ａとともに取り除くことによって、図４に示すように、第１導電型非晶質半導体膜３上に第１導電型非晶質半導体膜３に接する第１電極６が形成される。第１電極６は、第１のシャドウマスク２１の第１の開口部２２において露出している第１導電型非晶質半導体膜３上に形成された第１導電層６ａに相当する。
　次に、図５に示すように、第１電極６の形成後の第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５上に第２の開口部３２を備えた第２のシャドウマスク３１を設置する。
　次に、図６に示すように、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５上に設置された第２のシャドウマスク３１および第２のシャドウマスク３１の第２の開口部３２において露出している第２導電型非晶質半導体膜５上に第２導電層７ａを形成する。第２導電層７ａの形成方法は特に限定されないが、たとえば、スパッタリング法または蒸着法などを用いることができる。また、第２導電層７ａに用いられる材料は、第２電極７に用いられる材料が用いられる。
　次に、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５上から第２のシャドウマスク３１を第２のシャドウマスク３１上の第２導電層７ａとともに取り除くことによって、図１に示すように、第２導電型非晶質半導体膜５上に第２導電型非晶質半導体膜５に接する第２電極７が形成される。第２電極７は、第２のシャドウマスク３１の第２の開口部３２において露出している第２導電型非晶質半導体膜５上に形成された第２導電層７ａに相当する。
　以上の工程を経ることにより、実施形態１のヘテロ接合型バックコンタクトセルが製造される。
　＜課題解決のメカニズム＞
　実施形態１のヘテロ接合型バックコンタクトセルにおいては、第１電極６と第２電極７とは互いに異なる材料を含んでおり、第１電極６は第１導電型領域１１上に設けられることによって第２電極７を第１導電型領域１１上に設けた場合よりもヘテロ接合型バックコンタクトセルの特性が向上する材料を含んでおり、第２電極７は第２導電型領域１２上に設けられることによって第１電極６を第２導電型領域１２上に設けた場合よりもヘテロ接合型バックコンタクトセルの特性が向上する材料を含んでいる。したがって、実施形態１のヘテロ接合型バックコンタクトセルは、第１導電型領域１１上の第１電極６の材料および第２導電型領域１２上の第２電極７の材料をそれぞれ実施形態１のヘテロ接合型バックコンタクトセルの特性が向上するように設定することができるため、ｎ型非晶質半導体層上のｎ側透明導電層およびｐ型非晶質半導体層上のｐ側透明導電層にそれぞれ同一の材料を用いた特許文献１の裏面接合型の太陽電池よりも特性を向上することができる。
　［実施形態２］
　図７に、実施形態２のヘテロ接合型バックコンタクトセルの模式的な拡大断面図を示す。実施形態２のヘテロ接合型バックコンタクトセルは、第１電極６の幅Ｗ１が第２電極７の幅Ｗ２よりも狭くなっており、幅の狭い第１電極６が幅の広い第２電極７よりも先に形成されることを特徴としている。
　すなわち、実施形態２のヘテロ接合型バックコンタクトセルにおいては、まず、図８の模式的平面図に示される第１のシャドウマスク２１を用いて、幅の狭い帯状に一方向に延在する第１電極６を形成する。ここで、第１電極６の幅Ｗ１は狭いため、第１のシャドウマスク２１の一方向に延在する帯状の第１の開口部２２の幅Ｗ１も狭くなる。そのため、第１のシャドウマスク２１においては、第１の開口部２２以外のマスク領域の面積を大きくすることができるため、マスクの歪みを低減することができる。これにより、所望の形状の第１電極６を所望の位置に形成することが容易となるため、第１電極６の形状の歪みおよび位置ずれによるヘテロ接合型バックコンタクトセルの特性の低下を抑制することができる。
　次に、図９の模式的平面図に示される第２のシャドウマスク３１を用いて、幅の広い帯状に第１電極６と同一方向に延在する第２電極７を形成する。ここで、第２電極７の幅Ｗ２は第１電極６の幅Ｗ１よりも広いため、第２のシャドウマスク３１の第２の開口部３２以外のマスク領域の面積は、第１のシャドウマスク２１の第１の開口部２２以外のマスク領域の面積よりも小さくなる。したがって、第２のシャドウマスク３１は、第１のシャドウマスク２１と比べてマスクの歪みが大きくなるが、第２電極７の形成に先立って形状の歪みおよび位置ずれが少ない第１電極６が形成されているため、仮に第２のシャドウマスク３１の歪みによって第２電極７の形状の歪みおよび位置ずれが生じたとしても、第２電極７が第１電極６と接触することによってヘテロ接合型バックコンタクトセルの特性が低下するのを抑制することができる。
　実施形態２における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
　［実施形態３］
　図１０に、実施形態３のヘテロ接合型バックコンタクトセルの模式的な拡大断面図を示す。実施形態３のヘテロ接合型バックコンタクトセルは、半導体基板１の第１電極６および第２電極７が形成されている側の面上にアライメントマーク４１が形成されていることを特徴としている。アライメントマーク４１は、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体上に、第２のｉ型非晶質半導体膜４、第２導電型非晶質半導体膜５、第１導電層６ａおよび第２導電層７ａがこの順に被覆された構成を有している。
　以下、図１１～図１４の模式的拡大平面図を参照して、実施形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図１１の模式的拡大平面図に示すように、第１導電型領域１１の形成位置に対応する位置に開口部（図示せず）を有するとともに、アライメントマーク４１の形成位置に対応する位置に開口部５１を有するシャドウマスク６１をマスクとして、シャドウマスク６１の開口部の下方の半導体基板１の領域上にプラズマＣＶＤ法により第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３とをこの順序で積層する。
　次に、図１２の模式的拡大平面図に示すように、第２導電型領域１２の形成位置に対応する位置に開口部（図示せず）を有するとともに、アライメントマーク４１の形成位置に対応する位置に開口部５２を有するシャドウマスク７１をマスクとして、シャドウマスク７１の開口部の下方の半導体基板１の領域上にプラズマＣＶＤ法により第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５とをこの順序で積層する。ここで、図１２に示すように、第２導電型領域１２の形成に用いられるシャドウマスク７１のアライメントマーク４１の形成位置に対応する開口部５２は、第１導電型領域１１の形成に用いられるシャドウマスク６１のアライメントマーク４１の形成位置に対応する開口部５１を包含するように大きさおよび位置が設定されている。
　次に、図１３の模式的拡大平面図に示すように、第１電極６の形成位置に対応する位置に開口部（図示せず）を有するとともに、アライメントマーク４１の形成位置に対応する位置に開口部５３を有する第１のシャドウマスク２１をマスクとして、第１のシャドウマスク２１の開口部の下方の半導体基板１の領域上にスパッタリング法により第１導電層６ａを形成する。ここで、図１３に示すように、第１電極６の形成に用いられる第１のシャドウマスク２１のアライメントマーク４１の形成位置に対応する開口部５３は、第２導電型領域１２の形成に用いられるシャドウマスク７１のアライメントマーク４１の形成位置に対応する開口部５２を包含するように大きさおよび位置が設定されている。
　次に、図１４の模式的拡大平面図に示すように、第２電極７の形成位置に対応する位置に開口部（図示せず）を有するとともに、アライメントマーク４１の形成位置に対応する位置に開口部５４を有する第２のシャドウマスク３１をマスクとして、第２のシャドウマスク３１の開口部の下方の半導体基板１の領域上にスパッタリング法により第２導電層７ａを形成する。ここで、図１４に示すように、第２電極７の形成に用いられる第２のシャドウマスク３１のアライメントマーク４１の形成位置に対応する開口部５４は、第１電極６の形成に用いられる第１のシャドウマスク２１のアライメントマーク４１の形成位置に対応する開口部５３を包含するように大きさおよび位置が設定されている。
　図１５に、本実施形態において用いられる配線シートの一例の模式的な拡大平面図を示す。図１５に示すように、配線シート８０は、基材８１と、基材８１上の第１の配線８２、第２の配線８３および集電用配線８４とを備えている。基材８１としては、たとえばポリエチレンテレフタレート、ポリエチレンナフタレートまたはポリイミドなどの絶縁性材料を用いることができる。また、第１の配線８２、第２の配線８３および集電用配線８４としては、それぞれ、たとえば銅などの導電性材料を用いることができる。
　ここで、第１の配線８２および第２の配線８３は同一方向に帯状に延在して互いに間隔を空けて配置されており、集電用配線８４は第１の配線８２および第２の配線８３の延在方向と直交する方向に帯状に延在している。集電用配線８４は第１の配線８２および第２の配線８３の延在方向に隣り合って配置されている第１の配線８２と第２の配線８３とを電気的に接続している。
　そして、たとえば、実施形態３のヘテロ接合型バックコンタクトセルの第１電極６を第１の配線８２と電気的に接続し、第２電極７を第２の配線８３と電気的に接続しながら配線シート８０上に実施形態３のヘテロ接合型バックコンタクトセルを順次並べていくことによって、配線シート８０上の実施形態３のヘテロ接合型バックコンタクトセルをすべて直列に接続することができる。このとき、アライメントマーク４１を基準にして、実施形態３のヘテロ接合型バックコンタクトセルの配線シート８０に対する位置合わせを行うことによって、実施形態３のヘテロ接合型バックコンタクトセルの配線シート８０に対する位置ずれの発生を抑制することができる。
　このとき、実施形態３のヘテロ接合型バックコンタクトセルのアライメントマーク４１の第２導電層７ａの反射率が第１導電層６ａの反射率よりも高いことが好ましい。アライメントマーク４１の最外層は半導体基板１の裏面を覆う面積がアライメントマーク４１を構成する層のうちで最大となる。そのため、アライメントマーク４１の最外層となる第２導電層７ａの反射率をその内側の第１導電層６ａの反射率よりも高くすることによって、アライメントマーク４１によって入射光をより多く反射することが可能となる。これにより、実施形態３のヘテロ接合型バックコンタクトセルの特性をさらに向上することが可能となる。
　実施形態３における上記以外の説明は実施形態１および実施形態２と同様であるため、その説明については繰り返さない。
　［実施形態４］
　図１６に、実施形態の光電変換素子の一例としての実施形態４の裏面電極型太陽電池セルの模式的な拡大断面図を示す。実施形態４の裏面電極型太陽電池セルは、第１導電型領域１１が第１導電型不純物含有領域９１から構成され、第２導電型領域１２が第２導電型不純物含有領域９２から構成されることを特徴としている。また、実施形態４の裏面電極型太陽電池セルは、半導体基板１の裏面に誘電体膜９３を備えており、誘電体膜９３に設けられた開口部を通して、第１電極６が第１導電型不純物含有領域９１に接しており、第２電極７が第２導電型不純物含有領域９２に接している。
　第１導電型不純物含有領域９１は、たとえば、半導体基板１の裏面の一部に第１導電型不純物を拡散させることによって形成することができる。また、第２導電型不純物含有領域９２は、たとえば、半導体基板１の裏面の一部に第２導電型不純物を拡散させることによって形成することができる。第１導電型不純物および第２導電型不純物は特に限定されないが、第１導電型不純物がｐ型不純物である場合には第１導電型不純物としてはたとえばボロンを用いることができ、第２導電型不純物がｎ型である場合には第２導電型不純物としてはたとえばリンを用いることができる。また、第１導電型不純物がｎ型不純物である場合には第１導電型不純物としてはたとえばリンを用いることができ、第２導電型不純物がｐ型である場合には第２導電型不純物としてはたとえばボロンを用いることができる。
　また、誘電体膜９３の材質も特に限定されないが、たとえば窒化シリコンおよび／または酸化シリコンなどを用いることができる。
　実施形態４における上記以外の説明は実施形態１～実施形態３と同様であるため、その説明については繰り返さない。
　［付記］
　（１）ここで開示された実施形態は、半導体基板と、半導体基板の一方の面側の第１導電型領域と、半導体基板の前記一方の面側の第２導電型領域と、第１導電型領域上の第１電極と、第２導電型領域上の第２電極と、を備え、第１電極と第２電極とは異なる材料を含む、光電変換素子である。このような構成とすることにより、特性の向上した光電変換素子を得ることができる。
　（２）ここで開示された実施形態の光電変換素子において、半導体基板は、第１導電型または第２導電型の導電型を有していてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（３）ここで開示された実施形態の光電変換素子においては、第１導電型がｎ型であり、第２導電型がｐ型であってもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（４）ここで開示された実施形態の光電変換素子においては、第１電極が、Ｍｎ、Ｍｇ、Ａｇ、Ｔａ、およびＡｌからなる群から選択された少なくとも１つを含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（５）ここで開示された実施形態の光電変換素子においては、第２電極が、Ａｌ、Ｎｉ、Ｃｏ、Ｐｄ、およびＡｇからなる群から選択された少なくとも１つを含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（６）ここで開示された実施形態の光電変換素子においては、第１電極と第２電極とが同一方向に延在していてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（７）ここで開示された実施形態の光電変換素子においては、第１電極と第２電極とが異なる幅を有していてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（８）ここで開示された実施形態の光電変換素子は、半導体基板の一方の面側にアライメントマークをさらに含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（９）ここで開示された実施形態の光電変換素子において、アライメントマークは、第１導電層と、第２導電層とを含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（１０）ここで開示された実施形態の光電変換素子においては、第１導電層が第２導電層に覆われており、第２導電層の反射率が第１導電層の反射率よりも高いことが好ましい。この場合には、特性をさらに向上した光電変換素子を得ることができる。
　（１１）ここで開示された実施形態の光電変換素子において、第１導電型領域は、第１導電型非晶質半導体膜を含み、第２導電型領域は、第２導電型非晶質半導体膜を含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（１２）ここで開示された実施形態の光電変換素子において、第１導電型領域は、半導体基板と第１導電型非晶質半導体膜との間に第１のｉ型非晶質半導体膜をさらに含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（１３）ここで開示された実施形態の光電変換素子において、第２導電型領域は、半導体基板と第２導電型非晶質半導体膜との間に第２のｉ型非晶質半導体膜をさらに含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（１４）ここで開示された実施形態の光電変換素子において、第１導電型領域は、第１導電型不純物含有領域を含み、第２導電型領域は、第２導電型不純物含有領域を含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（１５）ここで開示された実施形態の光電変換素子は、半導体基板の一方の面側に誘電体膜をさらに備えていてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（１６）ここで開示された実施形態は、半導体基板の一方の面側に第１導電型領域および第２導電型領域を形成する工程と、第１導電型領域上に第１のマスクを用いて第１電極を形成する工程と、第２導電型領域上に第２のマスクを用いて第２電極を形成する工程と、を含み、第１電極を形成する工程と第２電極を形成する工程とは第１電極と第２電極とが異なる材料を含むように行われる、光電変換素子の製造方法である。このような構成とすることにより、特性の向上した光電変換素子を得ることができる。
　（１７）ここで開示された実施形態の光電変換素子の製造方法において、半導体基板は、第１導電型または第２導電型の導電型を有していてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（１８）ここで開示された実施形態の製造方法においては、第１導電型がｎ型であり、第２導電型がｐ型であってもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（１９）ここで開示された実施形態の光電変換素子の製造方法においては、第１電極が、Ｍｎ、Ｍｇ、Ａｇ、Ｔａ、およびＡｌからなる群から選択された少なくとも１つを含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（２０）ここで開示された実施形態の光電変換素子の製造方法においては、第２電極が、Ａｌ、Ｎｉ、Ｃｏ、Ｐｄ、およびＡｇからなる群から選択された少なくとも１つを含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（２１）ここで開示された実施形態の光電変換素子の製造方法においては、第１電極と第２電極とはそれぞれ同一方向に延在するように形成されてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（２２）ここで開示された実施形態の光電変換素子の製造方法において、第１電極と第２電極とはそれぞれ異なる幅を有するように形成されてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（２３）ここで開示された実施形態の光電変換素子の製造方法は、半導体基板の一方の面側にアライメントマークを形成する工程をさらに含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（２４）ここで開示された実施形態の光電変換素子の製造方法において、アライメントマークは、第１導電層と、第２導電層とを含むように形成されてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（２５）ここで開示された実施形態の光電変換素子の製造方法において、第１導電層が第２導電層に覆われており、第２導電層の反射率が第１導電層の反射率よりも高いことが好ましい。この場合には、特性をさらに向上した光電変換素子を得ることができる。
　（２６）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型領域は、第１導電型非晶質半導体膜を含み、第２導電型領域は、第２導電型非晶質半導体膜を含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（２７）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型領域は、半導体基板と第１導電型非晶質半導体膜との間に第１のｉ型非晶質半導体膜をさらに含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（２８）ここで開示された実施形態の光電変換素子の製造方法において、第２導電型領域は、半導体基板と第２導電型非晶質半導体膜との間に第２のｉ型非晶質半導体膜をさらに含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（２９）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型領域は、第１導電型不純物含有領域を含み、第２導電型領域は、第２導電型不純物含有領域を含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　（３０）ここで開示された実施形態の光電変換素子の製造方法は、半導体基板の一方の面側に誘電体膜を形成する工程をさらに含んでいてもよい。この場合にも、特性の向上した光電変換素子を得ることができる。
　以上のように本発明の実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　ここで開示された実施形態は、光電変換素子および光電変換素子の製造方法に利用することができ、好適には太陽電池及び太陽電池の製造方法に利用できる可能性があり、特に好適にはヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に利用できる可能性がある。
　１　半導体基板、２　第１のｉ型非晶質半導体膜、３　第１導電型非晶質半導体膜、４　第２のｉ型非晶質半導体膜、５　第２導電型非晶質半導体膜、６　第１電極、６ａ　第１導電層、７　第２電極、７ａ　第２導電層、１１　第１導電型領域、１２　第２導電型領域、２１　第１のシャドウマスク、２２　第１の開口部、３１　第２のシャドウマスク、３２　第２の開口部、４１　アライメントマーク、５１，５２，５３，５４　開口部、６１，７１　シャドウマスク、８０　配線シート、８１　基材、８２　第１の配線、８３　第２の配線、８４　集電用配線、９１　第１導電型不純物含有領域、９２　第２導電型不純物含有領域、９３　誘電体膜。

Claims (5)

  1. 　半導体基板と、
    　前記半導体基板の一方の面側の第１導電型領域と、
    　前記半導体基板の前記一方の面側の第２導電型領域と、
    　前記第１導電型領域上の第１電極と、
    　前記第２導電型領域上の第２電極と、を備え、
    　前記第１電極と前記第２電極とは異なる材料を含む、光電変換素子。
  2. 　前記第１導電型がｎ型であり、前記第２導電型がｐ型である、請求項１に記載の光電変換素子。
  3. 　前記第１電極が、マンガン、マグネシウム、銀、タンタル、およびアルミニウムからなる群から選択された少なくとも１つを含む、請求項２に記載の光電変換素子。
  4. 　前記第２電極が、アルミニウム、ニッケル、コバルト、パラジウム、および銀からなる群から選択された少なくとも１つを含む、請求項２または請求項３に記載の光電変換素子。
  5. 　半導体基板の一方の面側に第１導電型領域および第２導電型領域を形成する工程と、
    　前記第１導電型領域上に第１のマスクを用いて第１電極を形成する工程と、
    　前記第２導電型領域上に第２のマスクを用いて第２電極を形成する工程と、を含み、
    　前記第１電極を形成する工程と前記第２電極を形成する工程とは前記第１電極と前記第２電極とが異なる材料を含むように行われる、光電変換素子の製造方法。
PCT/JP2016/073818 2015-08-19 2016-08-15 光電変換素子および光電変換素子の製造方法 Ceased WO2017030108A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015161858 2015-08-19
JP2015-161858 2015-08-19

Publications (1)

Publication Number Publication Date
WO2017030108A1 true WO2017030108A1 (ja) 2017-02-23

Family

ID=58051133

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/073818 Ceased WO2017030108A1 (ja) 2015-08-19 2016-08-15 光電変換素子および光電変換素子の製造方法

Country Status (1)

Country Link
WO (1) WO2017030108A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022102697A (ja) * 2020-12-25 2022-07-07 株式会社カネカ 太陽電池ユニットおよび太陽電池ユニットの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221188A (ja) * 2003-01-10 2004-08-05 Ebara Corp 裏面接合型太陽電池およびその製造方法
JP2006324590A (ja) * 2005-05-20 2006-11-30 Sharp Corp 裏面電極型太陽電池とその製造方法
US20090293948A1 (en) * 2008-05-28 2009-12-03 Stichting Energieonderzoek Centrum Nederland Method of manufacturing an amorphous/crystalline silicon heterojunction solar cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221188A (ja) * 2003-01-10 2004-08-05 Ebara Corp 裏面接合型太陽電池およびその製造方法
JP2006324590A (ja) * 2005-05-20 2006-11-30 Sharp Corp 裏面電極型太陽電池とその製造方法
US20090293948A1 (en) * 2008-05-28 2009-12-03 Stichting Energieonderzoek Centrum Nederland Method of manufacturing an amorphous/crystalline silicon heterojunction solar cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022102697A (ja) * 2020-12-25 2022-07-07 株式会社カネカ 太陽電池ユニットおよび太陽電池ユニットの製造方法
JP7626615B2 (ja) 2020-12-25 2025-02-04 株式会社カネカ 太陽電池ユニットおよび太陽電池ユニットの製造方法

Similar Documents

Publication Publication Date Title
US11502208B2 (en) Solar cell emitter region fabrication with differentiated P-type and N-type region architectures
USRE47484E1 (en) Solar cell
US9130078B2 (en) Solar cell and method for manufacturing the same
US20130269771A1 (en) Solar cell
US20250301820A1 (en) Solar cell, method for manufacturing the same, photovoltaic module and photovoltaic system
US20160197204A1 (en) Solar cell and method for manufacturing the same
US10276737B2 (en) Solar cell and solar cell module
CN103515456A (zh) 太阳能电池
KR20180050171A (ko) 태양 전지 및 이의 제조 방법
JP2025061207A (ja) 太陽電池及びその製造方法
JP6611786B2 (ja) 光電変換素子および光電変換装置
EP2903037B1 (en) Fabrication method for back-contact heterojunction solar cell
US8697986B2 (en) Photovoltaic device with double-junction
WO2017030108A1 (ja) 光電変換素子および光電変換素子の製造方法
JP6762304B2 (ja) 光電変換素子
WO2016140309A1 (ja) 光電変換素子およびその製造方法
JP2016164930A (ja) 光電変換素子およびその製造方法
KR101961370B1 (ko) 태양 전지
CN119653918B (zh) 太阳能电池和光伏组件
JP6333139B2 (ja) 光電変換素子および光電変換素子の製造方法
CN119730400A (zh) 太阳能电池、其制作方法和光伏组件
KR20170086779A (ko) 박막형 태양전지 및 그 제조 방법
CN119730398A (zh) 太阳能电池、其制备方法和光伏组件
JP2016143721A (ja) 光電変換素子および光電変換素子の製造方法
WO2017150104A1 (ja) 光電変換素子および光電変換モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16837097

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 16837097

Country of ref document: EP

Kind code of ref document: A1