[go: up one dir, main page]

WO2013031906A1 - 光電変換装置およびその製造方法 - Google Patents

光電変換装置およびその製造方法 Download PDF

Info

Publication number
WO2013031906A1
WO2013031906A1 PCT/JP2012/072041 JP2012072041W WO2013031906A1 WO 2013031906 A1 WO2013031906 A1 WO 2013031906A1 JP 2012072041 W JP2012072041 W JP 2012072041W WO 2013031906 A1 WO2013031906 A1 WO 2013031906A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
layer
semiconductor layer
based semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/072041
Other languages
English (en)
French (fr)
Inventor
弘 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013531403A priority Critical patent/JP5770294B2/ja
Publication of WO2013031906A1 publication Critical patent/WO2013031906A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00Individual photovoltaic cells, e.g. solar cells
    • H10F10/10Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17Photovoltaic cells having only PIN junction potential barriers
    • H10F10/172Photovoltaic cells having only PIN junction potential barriers comprising multiple PIN junctions, e.g. tandem cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Definitions

  • the substrate 11 is a translucent insulating substrate made of a translucent material.
  • the substrate 11 is preferably made of, for example, a resin such as glass or polyimide, and has heat resistance and translucency in the semiconductor layer formation step by the plasma CVD method.
  • the 1st electrode 12 is comprised with the material which has translucency.
  • the first electrode 12 can be made of, for example, SnO 2 , indium tin oxide (ITO), or the like.
  • the thickness and shape of the substrate 11 and the first electrode 12 are not particularly limited.
  • the photoelectric conversion device 100 has a superstrate type configuration, but can also be applied to a substrate type configuration.
  • the substrate type configuration the substrate 11 formed on the first electrode 12 side is formed on the second electrode 16 side in the super straight type photoelectric conversion device 100 shown in FIG.
  • An insulating substrate is used.
  • the configurations of the first electrode 12 and the second electrode 16 can be selected as appropriate, but the first electrode 12 on the light incident side is configured in a grid shape that does not uniformly cover the p-type silicon-based semiconductor layer 13. .
  • the effect of the present invention can be obtained in the same manner as the super straight type photoelectric conversion device.
  • the power density per unit area of the cathode electrode 3 was 0.05 W / cm 2 .
  • the film thickness of the n-type amorphous silicon layer 15b was set to 9 nm, 8 nm, and 5 nm, respectively, for Examples 1 to 3.
  • the n-type amorphous silicon oxide layer 15a so as to be in contact with the i-type silicon-based semiconductor layer, the same as the single-layer photoelectric conversion devices of Examples 1 to 6. Further, it has been found that the open circuit voltage and the fill factor can be improved and the photoelectric conversion efficiency can be improved.

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

 第1電極、第1光電変換層、第2電極がこの順で積層されてなる光電変換装置であって、第1光電変換層は、第1電極側から第2電極側に向けて順に積層されている、p型シリコン系半導体層と、微結晶シリコン系半導体からなるi型シリコン系半導体層と、リンおよび酸素を含むn型シリコン系半導体層と、を有し、n型シリコン系半導体層は、リン濃度が最大である第1部位と層厚方向の位置が同じ位置または前記i型シリコン系半導体層により近い位置に酸素濃度が極大となる第2部位を有する。

Description

光電変換装置およびその製造方法
 本発明は、光電変換装置に関し、さらに詳しくは微結晶シリコンからなるi型シリコン系半導体層を有する光電変換装置に関する。また、本発明は光電変換装置の製造方法に関する。
 近年、電力エネルギー源および地球温暖化の問題から、再生可能エネルギーの代表格である太陽電池に注目が集まっている。太陽電池の中で現在最も普及しているのは、単結晶シリコン、多結晶シリコン等のバルク結晶を利用したものであるが、バルク結晶系太陽電池は数百μmの厚さのシリコン基板を用いているため、大幅なコスト低下が難しい。これに対して、薄膜シリコン系太陽電池は、大面積化が容易であり、膜厚がバルク結晶系太陽電池の1/100程度と薄いため材料費が安く低コスト化が見込めるなどのメリットがある。しかしながら、薄膜シリコン系太陽電池は、結晶系太陽電池と比較して発電効率が低く、光電変換特性の向上が重要な課題となっている。
 上記薄膜シリコン系太陽電池の光電変換層は、光吸収層を水素化アモルファスシリコン系半導体を用いたアモルファスシリコン太陽電池と、光吸収層を水素化微結晶シリコン系半導体を用いた、たとえば特開2010-129785号公報(特許文献1)に示されるような微結晶シリコン太陽電池とに大別される。また、両者のバンドギャップ、分光感度特性の違いを利用し、この両者を積層した積層型薄膜シリコン系太陽電池も、近年特に注目を浴びている。積層型薄膜シリコン系太陽電池の高効率化においては、もちろんアモルファスシリコン層、微結晶シリコン層両方の高効率化が必要であるが、微結晶シリコン太陽電池はアモルファスシリコン太陽電池と比べて新しい技術であり、また光劣化が生じないという優位性があることから、この微結晶シリコン太陽電池の高効率化は大変重要である。
 特開2010-129785号公報(特許文献1)においては、微結晶シリコン太陽電池において、炭素および窒素のうちの少なくとも一方の元素を含むガスを原料ガスに用いてn型半導体層を形成することにより、曲線因子が改善されることが記載されている。
特開2010-129785号公報
 しかしながら、微結晶シリコン太陽電池の特性は、多結晶シリコン太陽電池や単結晶シリコン太陽電池と比較すると、一般的に、開放電圧(Voc)は0.1~0.2Vも低く、短絡電流密度(Jsc)、形状因子(F.F.)も総じて低く、上記のようにn型半導体層を改善しても、光電変換特性を十分に向上させることは難しかった。
 本発明は、微結晶シリコン系半導体からなるi型シリコン系半導体層を有する光電変換装置であって、優れた光電変換特性を有する光電変換装置およびその製造方法を提供することを目的とする。
 本発明は、第1電極、第1光電変換層、第2電極がこの順で積層されてなる光電変換装置であって、第1光電変換層は、第1電極側から第2電極側に向けて順に積層されている、p型シリコン系半導体層と、微結晶シリコン系半導体からなるi型シリコン系半導体層と、リンおよび酸素を含むn型シリコン系半導体層と、を有し、n型シリコン系半導体層は、リン濃度が最大である第1部位と層厚方向の位置が同じ位置または前記i型シリコン系半導体層により近い位置に酸素濃度が極大となる第2部位を有する。「微結晶」との用語は、非晶状態の部分を有する場合も含まれる。
 第2部位は、好ましくは、リン濃度が1×1019(atoms/cm)以上である。第2部位は、好ましくは、酸素濃度が1×1020(atoms/cm)以上である。
 上記本発明の一実施形態において、上記n型非晶質シリコン系半導体層は、第2部位が含まれるn型非晶質シリコンオキサイド層を有し、n型非晶質シリコンオキサイド層は、好ましくは厚さが10nm以下である。
 上記n型非晶質シリコンオキサイド層は、好ましくは、第1電極側から第2電極側に向けて層厚方向に連続的にバンドギャップが減少する構成を有する。
 上記i型シリコン系半導体層は、結晶化率が、好ましくは2以上15以下である。ここで「結晶化率」とは、ラマン分光測定スペクトルから求めた、非晶質シリコン相のピーク強度(Ia)に対する結晶質シリコン相のピーク強度(Ic)の比(Ic/Ia)をいう。
 上記本発明の一実施形態において、第1電極と第2電極との間に、さらに第2光電変換層を有する。
 上記本発明の一実施形態では、透光性絶縁基板を備え、透光性基板上に、第1電極、第1光電変換層、第2電極がこの順で積層されている。また、上記本発明の他の実施形態では、非透光性絶縁基板を備え、非透光性絶縁基板上に、第2電極、第1光電変換層、第1電極がこの順で積層されている。
 また、本発明は、上記光電変換装置の製造方法であって、酸素原子を含むガスを供給して前記n型シリコン系半導体層を形成する工程を有する。
 上記製造方法の一実施形態において、n型シリコン系半導体層を形成する工程は、i型シリコン系半導体層上にn型シリコン系半導体層を形成する工程であり、酸素原子を含むガスの単位時間当たりの供給量を連続的に減少させる工程を含む。
 上記製造方法において、酸素原子を含むガスとして、COガス、Oガス、およびNOガスの少なくともいずれかを含むガスを用いることができる。
 本発明によると、微結晶シリコン半導体からなるi型シリコン系半導体層を備えた光電変換装置であって、優れた光電変換特性を有する光電変換装置を提供することができる。
第1の実施形態の光電変換装置の構成を概略的に示す断面図である。 第1の実施形態で用いられるプラズマCVD装置の構成の一部を模式的に示す断面図である。 第2の実施形態の光電変換装置の構成を概略的に示す断面図である。 実施例3の光電変換装置における膜厚方向の距離と原子濃度の関係を示す図である。 比較例1の光電変換装置における膜厚方向の距離と原子濃度の関係を示す図である。 実施例1~3および比較例1において、開放電圧とn型非晶質シリコンオキサイド層の膜厚との関係を示す図である。 実施例1~3および比較例1において、曲線因子と非晶質シリコンオキサイド層の膜厚との関係を示す図である。 実施例1~3および実施例4,5において、開放電圧とn型非晶質シリコンオキサイド層の膜厚との関係を示す図である。 実施例1~3および実施例4,5において、曲線因子と非晶質シリコンオキサイド層の膜厚との関係を示す図である。
 本発明の光電変換装置は、第1電極、第1光電変換層、第2電極がこの順で積層されてなる太陽電池である。第1光電変換層は、第1電極側から第2電極側に向けて順に積層されている、p型シリコン系半導体層と、微結晶シリコン系半導体からなるi型シリコン系半導体層と、リンおよび酸素を含むn型シリコン系半導体層と、を有する。n型シリコン系半導体層は、リン濃度が最大である第1部位と層厚方向の位置が同じ位置またはi型シリコン系半導体層により近い位置に酸素濃度が極大となる第2部位を有する。以下、図面を参照しながら、本発明の光電変換装置について詳細に説明する。
 [第1の実施形態]
 (光電変換装置の構成)
 図1は、第1の実施形態の光電変換装置の構成を概略的に示す断面図である。図1に示すように、第1の実施形態における光電変換装置100は、基板11と、第1電極12と、第1光電変換層10と、第2電極16がこの順で積層されてなる。光電変換装置100は、基板11側から光を入射させるスーパーストレート型である。
 基板11は、透光性を有する材料により構成される透光性絶縁基板である。基板11は、たとえばガラスやポリイミド等の樹脂などにより構成され、プラズマCVD法による半導体層製膜工程において、耐熱性および透光性を有するものであることが好ましい。第1電極12は、透光性を有する材料により構成される。第1電極12は、たとえばSnO、酸化インジウム錫(ITO)などにより構成することができる。基板11および第1電極12の厚さおよび形状は特に限定されない。
 第1光電変換層10は、微結晶シリコン系半導体からなるp型シリコン系半導体層13と、微結晶シリコン系半導体からなるi型シリコン系半導体層14と、n型シリコン系半導体層15が順に積層され、基板11側からp-i-nの接合構造を有する。n型シリコン系半導体層15は、n型非晶質シリコンオキサイド層15aと、n型非晶質シリコン層15bと、n型微結晶シリコン層15cとが順に積層されてなる。n型シリコン系半導体層15は、リンと酸素とを含み、リン濃度が最大である第1部位と層厚方向の位置が同じ位置またはi型シリコン系半導体層14により近い位置に酸素濃度が極大となる第2部位を有する。この第2部位は、n型非晶質シリコンオキサイド層15aに含まれる。
 第2電極16は、第1光電変換層10に近い側から順に積層された、透明導電膜16aと金属膜16bとからなる。透明導電膜16aは、たとえばSnO、ITO、ZnOなどにより構成することができる。金属膜16bは、たとえば銀、アルミニウム、チタン、パラジウムなどにより構成することができる。第2電極16は、金属膜16bのみからなる構成であってもよい。
 光電変換装置100においては、酸素濃度が極大となる第2部位を含むn型非晶質シリコンオキサイド層15aを有することにより、高い開放電圧および曲線因子が得られる、優れた光電変換層効率が得られる。これは、n型非晶質シリコンオキサイド層15aにより、i/n界面のn層側のバンドギャップが広くなり、正孔のn層側への拡散が低減され、逆方向飽和電流が改善して、開放電圧および曲線因子の向上することによると考えられる。また、n型非晶質シリコンオキサイド層15aに含まれる酸素に起因する伝導帯に近い準位を介して電子がトンネル輸送されることにより、開放電圧および曲線因子の向上に寄与するものと考えられる。
 n型非晶質シリコンオキサイド層15aの膜厚は、10nm以下が好ましく、6nm以下がより好ましい。n型非晶質シリコンオキサイド層15aの膜厚が10nmを超えると、生産性が低くなる。また、光入射側(第1電極12側)が最もバンドギャップが大きく、裏面電極側(第2電極16側)が最もバンドギャップの小さいグレーディッド構造であることが好ましい。このような構成により、開放電圧および曲線因子をより向上させることができ、より優れた光電変換効率が得られる。グレーディッド構造とする場合、光入射側のバンドギャップは、好ましくは1.85eV以上とする。光入射側のバンドギャップが1.85eV以上であることにより、正孔のn層側への拡散を十分に低減することができる。
 n型シリコン系半導体層15において、酸素濃度が極大となる第2部位のリン濃度は、好ましくは1×1019(atoms/cm)以上である。リン濃度が1×1019(atoms/cm)以上であることにより、十分な導電性を得ることができる。また、n型シリコン系半導体層15において、酸素濃度が極大となる第2部位の酸素濃度は、好ましくは1×1020(atoms/cm)以上である。酸素濃度が1×1020(atoms/cm)以上であることにより、正孔のn層への拡散を十分に低減することができる。
 i型シリコン系半導体層14は、結晶化率が2以上15以下であることが好ましい。結晶化率が2未満の場合は、十分な短絡電流値が得られず光電変換効率が低下する場合があり、また非晶質成分が多いために光劣化してしまう場合があるからである。また結晶化率が15より大きい場合は、十分な開放電圧値が得られず光電変換効率が低下する場合があるからである。i型シリコン系半導体層14は、膜厚が500nm以上5000nm以下が好ましい。
 p型シリコン系半導体層13は、膜厚が5nm以上50nm以下であること好ましい。p型シリコン系半導体層13の膜厚が5nm未満の場合は、第1電極12が部分的に露出する場合があり、正常な半導体pin接合が形成されないため、光電変換装置としての特性が著しく低下する場合があるからである。一方、p型シリコン系半導体層13の膜厚が50nmを超えると、p型シリコン系半導体層13の光吸収量が過多となり、i型シリコン系半導体層14へ到達する光量が減少するため、光電変換層装置としての短絡電流が低下する場合があるからである。
 (プラズマCVD装置)
 図2は、本実施形態の光電変換装置の製造に用いられるプラズマCVD装置の構成の一部を模式的に示す断面図である。図2に示すプラズマCVD装置は、いわゆる容量結合型のプラズマCVD装置であり、反応室4のカソード電極3と高周波電源6がマッチング回路5を介して接続され、カソード電極3と基板11を固定したアノード電極2との間の領域においてプラズマを発生させるという構成を有している。また、基板11はあらかじめ製膜前にヒーター1で所望の温度に昇温される。なお、本実施形態で用いられるプラズマCVD装置は、マルチチャンバ方式のプラズマCVD装置であり、たとえば直線状に複数の反応室が設けられている。
 (光電変換装置の製造方法)
 本実施形態の製造方法においては、図2に示すプラズマCVD装置を用いて以下の工程を行なう。まず、第1電極12を設けた基板11上にp型シリコン系半導体層13を形成する。反応室4内を1×10-6Torrまで排気し、基板11の温度を250℃以下に制御する。そして、反応室4内に流量コントローラー(図示しない)によって混合ガスを導入し、排気系に設けられたコンダクションバルブ(図示しない)により反応室4内の圧力を一定に保つ。
 反応室4内の圧力は、たとえば、0.5Torr以上5Torr以下とする。反応室4内に導入される混合ガスとしては、たとえばシランガス、水素ガスおよびジボランガスを含む混合ガスを使用する。上記混合ガスにおいて、シランガスに対する水素ガスの流量は、20倍以上200倍以下が望ましい。上記混合ガスを導入して反応室4内の圧力が安定した後、カソード電極3に10MHz~150MHzの交流電力を投入し、カソード電極3とアノード電極2との間にプラズマを発生させる。このプラズマの発生によってp型シリコン系半導体層13が形成される。カソード電極3の単位面積あたりの電力密度は、たとえば、0.05W/cm以上0.5W/cm以下とする。
 次に、i型シリコン系半導体層14を形成する。反応室4内の圧力は、例えば2Torr以上20Torr以下とする。反応室4内に導入される混合ガスとしては、たとえばシランガス、水素ガスを含む混合ガスを使用する。上記混合ガスにおいて、シランガスに対する水素ガスの流量は、10倍以上100倍以下が望ましい。上記混合ガスを導入して反応室4内の圧力が安定した後、カソード電極3に10MHz~150MHzの交流電力を投入し、カソード電極3とアノード電極2との間にプラズマを発生させる。このプラズマにの発生よってi型シリコン系半導体層14が形成される。カソード電極3の単位面積あたりの電力密度は、たとえば、0.05W/cm以上0.5W/cm以下とする。
 次に、n型非晶質シリコンオキサイド15aを形成する。反応室4内の圧力は、たとえば0.1Torr以上1Torr以下とする。反応室4内に導入される混合ガスとしては、たとえばシランガス、水素ガス、ホスフィンガス、二酸化炭素ガスを含む混合ガスを使用する。上記混合ガスを導入して反応室4内の圧力が安定した後、カソード電極3に10MHz~150MHzの交流電力を投入し、カソード電極3とアノード電極2との間にプラズマを発生させる。このプラズマの発生によってn型非晶質シリコンオキサイド層15aが形成される。カソード電極3の単位面積あたりの電力密度は、たとえば、0.02W/cm以上0.2W/cm以下とする。n型非晶質シリコンオキサイド15aをグレーディッド構造とする場合は、二酸化炭素ガスの単位時間当たりの供給量を連続的に減少させる。n型非晶質シリコンオキサイド15aにおける酸素源としては、上記二酸化炭素ガスに限定されることはなく、酸素原子を含むガス、たとえば、Oガス、NOガスなどを用いることができる。二酸化炭素ガスを酸素源として用いた場合、良好な膜質の膜を製膜することができる。
 次に、n型非晶質シリコン層15bを形成する。反応室4内の圧力は、たとえば0.1Torr以上1Torr以下とする。反応室4内に導入される混合ガスとしては、たとえばシランガス、水素ガス、ホスフィンガスを含む混合ガスを使用する。上記混合ガスを導入して反応室4内の圧力が安定した後、カソード電極3に10MHz~150MHzの交流電力を投入し、カソード電極3とアノード電極2との間にプラズマを発生させる。膜厚は1nm以上20nm以下で形成される。カソード電極3の単位面積あたりの電力密度は、たとえば、0.02W/cm以上0.2W/cm以下とする。n型非晶質シリコンオキサイド層15aおよびn型非晶質シリコン層15bは連続的に製膜してもよい。
 次に、n型微結晶シリコン層15cを形成する。反応室4内の圧力は、たとえば0.5Torr以上5Torr以下とする。反応室4内に導入される混合ガスとしては、たとえばシランガス、水素ガス、ホスフィンガスを含む混合ガスを使用する。上記混合ガスを導入して反応室4内の圧力が安定した後、カソード電極3に10MHz~150MHzの交流電力を投入し、カソード電極3とアノード電極2との間にプラズマを発生させる。n型微結晶シリコン層15cは、膜厚が5nm以上50nm以下となるように形成される。カソード電極3の単位面積あたりの電力密度は、たとえば、0.05W/cm以上0.5W/cm以下とする。以上のようにして、光電変換層10が形成される。
 次に、光電変換層10上に、第2電極16を形成する。第2電極16は、透明導電膜16aと金属膜16bとからなり、CVD法、スパッタ、蒸着等の方法によりこれらを順次形成する。
 (変形例)
 第1の実施形態の光電変換装置100は、スーパーストレート型の構成を有するが、サブストレート型の構成に応用することもできる。サブストレート型の構成においては、図1に示すスーパーストレート型の光電変換装置100において第1電極12側に形成されている基板11が第2電極16側に形成され、基板11として非透光性絶縁基板を用いる。第1電極12および第2電極16の構成は適宜選択することができるが、光の入射側である第1電極12は、p型シリコン系半導体層13を一様に覆わないグリッド形状に構成する。サブストレート型の光電変換装置においても、スーパーストレート型の光電変換装置と同様に本発明の効果が得られる。
 [第2の実施形態]
 図3は、第2の実施形態の光電変換装置の構成を概略的に示す断面図である。図3に示す第2の実施形態の光電変換装置200は、図1に示す光電変換装置100とは、第1光電変換層10とともに、さらに第2光電変換層20を有する点のみが異なる。光電変換装置200において、光電変換装置100と同一の構成要素には同一の符号を付して説明を省略する。
 図3に示すように、光電変換装置200は、第1電極12と第1光電変換層10との間に第2光電変換層20を有する。第2光電変換層20は、第1光電変換層10とp-i-n接合の方向が同一となるように、第1電極12側から順に、p型シリコン系半導体層23、i型シリコン系半導体層24、n型シリコン系半導体層25が積層されている。n型シリコン系半導体層25は、i型シリコン系半導体層24側から順に、n型非晶質シリコン層25aと、n型微結晶シリコン層25bとが積層されてなる。n型シリコン系半導体層25は、n型非晶質シリコン層25aよりi型シリコン系半導体層24側に、第1光電変換層10のn型非晶質シリコンオキサイド層15aと同じ層を有していてもよい。この場合、第2光電変換層20においても第1光電変換層10と同様に、本発明に係る光電変換効率向上の効果が得られることになる。
 光電変換装置200において、基板11側から光が入射する。第2光電変換層20が、第1光電変換層10より光入射側に位置するので、第1光電変換層10には、第2光電変換層20を透過した光のみが入射する。入射光スペクトルの領域を分割して、第2光電変換層20と第1光電変換層10は異なる領域を受光するように構成することができるので、このような光電変換層を複数有する積層型構造においては、光の有効活用ができるとともに、高い開放電圧を得ることができる。このような効果を高めるためには、光入射側である第2光電変換層20のバンドギャップが、第1光電変換層のバンドギャップより大きくなるように構成することが好ましい。この場合、入射光のうち短波長光は主に第2光電変換層20で吸収され、長波長光は主に第1光電変換層10で吸収され、各波長領域の光を有効に利用することができる。
 第1光電変換層10と第2光電変換層20の間には、中間層が形成されていてもよい。この場合、中間層は透明導電膜であることが好ましい。中間層を設けることにより、第2光電変換層20から中間層に入射した光は、中間層にてその一部が反射され、残りの光は中間層を透過して第1光電変換層10に入射するので、各光電変換層への入射光量を制御することができる。これにより、各光電変換層10,20の光電流の値が均等化され、各光電変換層10,20で発生した光生成キャリアを積層型の光電変換装置の短絡電流に無駄なく寄与させることができるため、結果として光電変換装置の短絡電流を増加し、光電変換効率を向上させることができる。また、第2光電変換層20の光吸収層が非晶質シリコン系半導体からなる場合は、光劣化が生じるが、中間層により一部の入射光を反射させることで、第2光電変換層20の膜厚を薄くすることができるため光劣化の影響を小さくすることができ、安定した光電変換効率を得ることができる。
 (変形例)
 本実施形態においては、二つの光電変換層が積層された光電変換装置を示したが、二つ以上の光電変換層が積層された光電変換装置であってもよい。また、本実施形態においては、スーパーストレート型の光電変換装置について説明したが、サブストレート型の光電変換装置にも応用できることは、第1の実施形態と同様である。
 以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
 [実施例1~3、比較例1]
 (光電変換装置の構成)
 実施例1~3として、図1に示す第1の実施形態の光電変換装置100と同様の構成を有する光電変換装置を作製した。実施例1~3のi型シリコン系半導体層14の膜厚は、1.8μmとした。実施例1~3は、n型非晶質シリコンオキサイド層15aおよびn型非晶質シリコン層15bの膜厚のみが異なるように作製した。また、比較例1として、n型非晶質シリコンオキサイド層15aを形成せず、n型非晶質シリコン層15bの膜厚が異なる点のみ実施例1~3と異なる光電変換装置を作製した。
 (光電変換装置の製造)
 SnO膜を第1電極12として備えたガラス製の基板11(アサヒガラス社製asahi-VU基板)に、第1の実施形態の製造方法にしたがい、マルチチャンバ方式のプラズマCVD装置を用いて第1光電変換層10を形成した。
 まず、p型シリコン系半導体層13を以下のように形成した。第1の反応室4内を1×10-6Torrまで排気し、基板11の温度を200℃に設定した。反応室4内に流量コントローラーによって混合ガスを導入し、排気系に設けられたコンダクションバルブにより反応室4内の圧力を一定に保った。反応室4内の圧力は、1.4Torrとした。混合ガスとして、シランガス、水素ガスおよびジボランガスを用い、シランガスに対する水素ガスの流量は105倍とした。上記混合ガスを導入して反応室4内の圧力が安定した後、カソード電極3に27.12MHzの交流電力を投入し、カソード電極3とアノード電極2の間にプラズマを発生させた。カソード電極3の単位面積あたりの電力密度は、0.2W/cmとした。また、p型シリコン系半導体層13の膜厚は、30nmとした。
 次に、i型シリコン系半導体層14を以下のように形成した。第2の反応室4内の圧力を7.5Torrとした。混合ガスとして、シランガス、水素ガスを用い、シランガスに対する水素ガスの流量は18倍とした。上記混合ガスを導入して反応室4内の圧力が安定した後、カソード電極3に27.12MHzの交流電力を投入し、カソード電極3とアノード電極2との間にプラズマを発生させた。カソード電極3の単位面積あたりの電力密度は、0.15W/cmとした。また、膜厚は1800nmとした。
 次に、n型非晶質シリコンオキサイド15aを以下のように形成した。第3の反応室4内の圧力を0.22Torrとした。混合ガスとして、シランガス、水素ガス、ホスフィンガス、二酸化炭素ガスを含む混合ガスを使用した。上記混合ガスを導入して反応室4内の圧力が安定した後、カソード電極3に13.56MHzの交流電力を投入し、カソード電極3とアノード電極2との間にプラズマを発生させた。カソード電極3の単位面積あたりの電力密度は、0.05W/cmとした。また、プラズマ発生後、二酸化炭素ガスの単位時間当たりの供給量をシランガスの単位時間当たりの供給量の1/3となるように混合ガスを供給し、その後二酸化炭素ガスの単位時間当たりの供給量を連続的に少なくしていき、光入射側が最もバンドギャップが大きく、裏面電極(第2電極16)側が最もバンドギャップの小さいグレーディッド構造を形成した。この時の光入射側のバンドギャップ(最大バンドギャップ)は1.89eV、裏面電極側のバンドギャップ(最小バンドギャップ)は1.80eVとした。
 ここでn型非晶質シリコンオキサイド層15aの膜厚を1nm、2nm、5nmの3種類で作製し、それぞれを実施例1~3とした。次にn型非晶質シリコン層15bを形成した。なお、n型非晶質シリコンオキサイド層15aおよびn型非晶質シリコン層15bは、同じ反応室内で連続的に製膜した。反応室4内の圧力を0.22Torrとした。混合ガスとして、シランガス、水素ガス、ホスフィンガスを含む混合ガスを使用した。なお、二酸化炭素ガスは原料ガスとして使用しなかった。カソード電極3に13.56MHzの交流電力を投入した。カソード電極3の単位面積あたりの電力密度は、0.05W/cmとした。ここでn型非晶質シリコン層15bの膜厚を実施例1~3に対してそれぞれ9nm、8nm、5nmとした。
 次に、n型微結晶シリコン層15cを形成した。第3の反応室4内の圧力を1.8Torrとした。混合ガスとして、シランガス、水素ガス、ホスフィンガスを含む混合ガスを使用した。なお、二酸化炭素ガスは原料ガスとして使用しなかった。上記混合ガスを導入して反応室4内の圧力が安定した後、カソード電極3に13.56MHzの交流電力を投入し、カソード電極3とアノード電極2との間にプラズマを発生させた。膜厚は25nmで形成した。カソード電極3の単位面積あたりの電力密度は、0.25W/cmとした。
 次に第2電極16を以下のように形成した。第2電極16は、透明導電膜16aと金属膜16bとからなり、これらを順次形成した。透明導電膜16aとして、マグネトロンスパッタリング法により80nmのZnO膜を形成し、金属膜16bとして、マグネトロンスパッタリング法により、120nmの銀層を積層した。このようにして、実施例1~3のスーパーストレート型の光電変換装置100を作製した。
 比較例1の光電変換装置は、n型非晶質シリコンオキサイド層15aを設けず、n型非晶質シリコン層15bを10nmとした点以外は、実施例1~3と同様に作製した。
 (リン濃度、酸素濃度の測定)
 実施例3および比較例1の光電変換装置について、第2電極16を薬液でエッチングしたのち、二次イオン質量分析(SIMS)により膜厚方向のリン濃度および酸素濃度を測定した。図4は、実施例3の測定結果を示し、図5は比較例1の測定結果を示す。図4、5において、横軸は膜厚方向の距離(深さ)、縦軸は原子濃度を表す。なお、本測定において、一次イオンビームの加速電圧は5.0kV、検出領域は60×60μmとした。また一次イオンビームはn型微結晶シリコン層15cの裏面電極(第2電極)側から入射した。図4、5において、深さ0nmは、n型微結晶シリコン層15cが裏面電極(第2電極16)と接触していた位置であり、深さの値は、深さ0nmの位置から基板11側に向かう膜厚方向の距離を表し、深さの値が大きい程、基板11(光入射側)に近い位置を示す。
 図4、5からわかるように、実施例3および比較例1いずれにおいても、酸素濃度が裏面電極(第2電極16)の方向に進むにつれて上昇する傾向を示している。これは、裏面側の表面酸化膜からの酸素の押し込みによるものであると解される。また、基板11として使用したアサヒガラス社製のasahi-VU基板の第1電極12が設けられている側の表面は、テクスチャ構造が形成されており、そのラフネスはおよそ50~200nmであった。この基板11に第1光電変換層10を製膜しても、その表面には依然として50~200nmのラフネスが残ると解される。したがって、SIMS測定における上記の検出領域では、複数のテクスチャ粒子を含むため、図4および図5に示すピークは、実際よりもブロードな信号として測定されたと解される。
 図4においては、深さ30nm付近(第2部位P2)で酸素濃度が極大値をとった。図4に示す実施例3では、n型非晶質シリコンオキサイド層15aを5nm、n型非晶質シリコン層15bを5nm、n型微結晶シリコン層15cを25nmで製膜したので、深さ30nm付近はちょうどn型非晶質シリコンオキサイド15aの位置と対応している。したがって、実施例3において、酸素濃度が極大値をとる第2部位P2は、n型非晶質シリコンオキサイド層15aに含まれているとみなすことができる。第2部位P2は、リン濃度が最大となる第1部位P1より深さの値が大きく、したがってよりi型シリコン系半導体層14に近い位置にあることがわかる。第2部位P2における酸素濃度の極大値は6.1×1020(atoms/cm)であり、リン濃度は2.1×1020(atoms/cm)であった。
 また、実施例1,2においても、実施例3と同様の方法でn型非晶質シリコンオキサイド層15aの形成を行なったので、実施例3と同様に、n型非晶質シリコンオキサイド層15a内に酸素濃度が極大となる第2部位が含まれ、かかる第2部位はリン濃度が最大である第1部位よりもi型シリコン系半導体層14に近い位置にあるとみなすことができる。
 図5においては、酸素濃度は極大値をとらず、酸素濃度は深さ0nmから深さ150nmまで単調減少していることが読み取れる。深さ0nmに近い位置ほど高い酸素濃度が測定されたのは、第2電極16側の表面酸化膜の影響であると解される。
 (電気特性の評価)
 実施例1~3および比較例1の電気特性を測定した。測定条件としては、分光分布AM1.5、100mW/cmの光強度で照射し、測定温度を25℃とした。表1に測定結果を示す。図6は、開放電圧(Voc)とn型非晶質シリコンオキサイド層15aの膜厚との関係を示す図である。図7は、曲線因子(F.F.)とn型非晶質シリコンオキサイド層15aの膜厚との関係を示す図である。
Figure JPOXMLDOC01-appb-T000001
 表1に示すように、i/n界面のn層側にn型非晶質シリコンオキサイド層を有する実施例1~3では、i/n界面のn層側にn型非晶質シリコンオキサイド層を有さない比較例1と比較して、開放電圧、曲線因子ともに向上した。すなわち、酸素濃度が極大値をとる第2部位が含まれるn型非晶質シリコンオキサイド層15aにより、開放電圧、曲線因子がともに向上したことがわかる。
 [実施例4,5]
 (構成、製造)
 n型非晶質シリコンオキサイド層15aの形成時において、酸素の供給源である二酸化炭素ガスの供給量を変化させず、n型非晶質シリコンオキサイド層15aをグレーディッド構造としなかった点およびn型非晶質シリコンオキサイド層15aの膜厚およびn型非晶質シリコン層15bの膜厚についてそれぞれ決定した点以外は実施例1~3と同様にして作製した光電変換装置を実施例4,5とした。n型非晶質シリコンオキサイド層15aの膜厚は、実施例4,5において、それぞれ、1nm、2nmとした。
 (電気特性の評価)
 実施例4,5の電気特性を測定した。測定条件としては、分光分布AM1.5、100mW/cmの光強度で照射し、測定温度を25℃とした。表2に測定結果を示す。表2においては、実施例1~3の測定結果をあわせて示す。図8は、グレーディッド構造である実施例1~3およびグレーディッド構造でない実施例4,5の光電変換装置について、開放電圧(Voc)とn型非晶質シリコンオキサイド層15aの膜厚との関係を示す図である。図9は、実施例1~3および実施例4,5の光電変換装置について、曲線因子(F.F.)とn型非晶質シリコンオキサイド層15aの膜厚との関係を示す図である。
Figure JPOXMLDOC01-appb-T000002
 図8,9から、n型非晶質シリコンオキサイド層15aが同じ膜厚であっても、n型非晶質シリコンオキサイド層15aがグレーディッド構造である実施例1~3の光電変換装置の方が、n型非晶質シリコンオキサイド層15aがグレーディッド構造でない実施例4,5より、開放電圧、曲線因子ともにより高い値であることがわかった。
 [実施例6]
 (構成、製造)
 n型非晶質シリコンオキサイド層15aを、最大バンドギャップを1.97eV、最小バンドギャップ1.80eVのグレーディッド構造とした点以外は、実施例2と同様に作製した光電変換装置を実施例6とした。実施例6においても、実施例3と同様に、n型非晶質シリコンオキサイド層15a内に酸素濃度が極大となる第2部位が含まれ、かかる第2部位はリン濃度が最大である第1部位よりもi型シリコン系半導体層14に近い位置にあるとみなすことができる。
 (電気特性の評価)
 実施例6の電気特性を測定した。測定条件としては、分光分布AM1.5、100mW/cmの光強度で照射し、測定温度を25℃とした。表3に測定結果を示す。表3においては、実施例2および比較例1の測定結果をあわせて示す。
Figure JPOXMLDOC01-appb-T000003
 表3に示す結果より、n型非晶質シリコンオキサイド層15aの最大バンドギャップが1.89eVである実施例2および1.97eVである実施例6ともに、比較例1より開放電圧および曲線因子が向上していることがわかる。
 [比較例2]
 n型非晶質シリコンオキサイド層15aに代えて、n型非晶質シリコンカーバイド層を設けた点以外は、実施例2と同様にして作製した光電変換装置を比較例2とした。比較例2においては、製膜の際に酸素源となるCOガスを使用せず、代わりにCHガスを使用したので、n型シリコン系半導体層15内に酸素濃度が極大となる部位が含まれないとみなすことができる。
 比較例2の電気特性を測定した。測定条件としては、分光分布AM1.5、100mW/cmの光強度で照射し、測定温度を25℃とした。表4に測定結果を示す。表4においては、実施例2および比較例1の測定結果をあわせて示す。
Figure JPOXMLDOC01-appb-T000004
 表4に示す結果より、i/n界面のn層側に非晶質シリコンカーバイド層を設けた比較例2では、開放電圧、曲線因子について比較例1と比較して改善した効果が得られなかった。
 [実施例7、比較例3]
 (光電変換装置の構成)
 実施例7として、図3に示す第2の実施形態の光電変換装置200と同様の構成を有する光電変換装置を作製した。また、比較例3として、n型非晶質シリコンオキサイド層15aを形成せず、n型非晶質シリコン層15bの膜厚が異なる点のみ実施例7と異なる光電変換装置を作製した。
 (光電変換装置の製造)
 SnO膜を第1電極12として備えたガラス製の基板11(アサヒガラス社製asahi-VU基板)に、第2の実施形態の製造方法にしたがって、マルチチャンバ方式のプラズマCVD装置を用いて第2光電変換層20を形成した。
 第2光電変換層20の形成においては、p型シリコン系半導体層23、i型シリコン系半導体層24、n型シリコン系半導体層25の順に堆積した。その上にさらに、後述の条件で第1光電変換層10をp型シリコン系半導体層13、i型シリコン系半導体層14、n型シリコン系半導体層15の順に堆積した。その後、マグネトロンスパッタリング法により、透明導電膜16aとして膜厚80nmの酸化亜鉛層を形成し、金属膜16bとして膜厚120nmの銀層を堆積させて、スーパーストレート型の光電変換装置200を得た。
 第1光電変換層20において、p型シリコン系半導体層23はp型非晶質シリコンカーバイドからなり、原料ガスとしてSiH、H、CH、Bを使用した。膜厚は8nmとした。i型シリコン系半導体層24は、非晶質シリコンからなり、原料ガスとしてSiH、Hを使用した。膜厚は220nmとした。n型非晶質シリコン系半導体層25aの形成においては、原料ガスとしてSiH、H、PHを使用した。膜厚は10nmとした。n型微結晶シリコン系半導体層25bの形成においては、原料ガスとしてSiH、H、PHを使用した。膜厚は25nmとした。
 第1光電変換層10の構成・製膜条件は実施例2と同じとした。したがって、n型非晶質シリコンオキサイド層15aは、グレーディッド構造をとり、その膜厚は2nmであった。
 比較例3は、n型非晶質シリコンオキサイド層15aを設けず、n型非晶質シリコン層15bの膜厚を10nmとした点以外はすべて実施例7と同条件でスーパーストレート型の光電変換装置を作製した。したがって、第1光電変換層10の構成は比較例1と同じであった。
 (電気特性の評価)
 実施例7および比較例3の電気特性を測定した。測定条件としては、分光分布AM1.5、100mW/cmの光強度で照射し、測定温度を25℃とした。表5に測定結果を示す。
Figure JPOXMLDOC01-appb-T000005
 表5に示す結果からわるように、第1光電変換層10において、i/n界面のn層側に酸素濃度が極大値をとる部位を有するn型非晶質シリコンオキサイド層15aが設けられている実施例7は、これが設けられていない比較例3と比べて、開放電圧、曲線因子ともに向上しており、高い光電変換効率が得られた。
 以上より、積層型の光電変換装置においても、i型シリコン系半導体層と接するようにn型非晶質シリコンオキサイド層15aを設けることにより、実施例1~6の単層型光電変換装置と同様に、開放電圧および曲線因子が向上し、光電変換効率を向上させることができることがわかった。
 1 ヒーター、2 アノード電極、3 カソード電極、4 反応室、5 マッチング回路、6 高周波電源、10 第1光電変換層、11 基板、12 第1電極、13 p型シリコン系半導体層、14 i型シリコン系半導体層、15 n型シリコン系半導体層、15a n型非晶質シリコンオキサイド層、15b n型非晶質シリコン層、15c n型微結晶シリコン層、16 第2電極、16a 透明導電膜、16b 金属膜、20 第2光電変換層、23 p型シリコン系半導体層、24 i型シリコン系半導体層、25 n型シリコン系半導体層、25a n型非晶質シリコン系半導体層、25b n型微結晶シリコン系半導体層。

Claims (12)

  1.  第1電極、第1光電変換層、第2電極がこの順で積層されてなる光電変換装置であって、
     前記第1光電変換層は、前記第1電極側から前記第2電極側に向けて順に積層されている、p型シリコン系半導体層と、微結晶シリコン系半導体からなるi型シリコン系半導体層と、リンおよび酸素を含むn型シリコン系半導体層と、を有し、
     前記n型シリコン系半導体層は、リン濃度が最大である第1部位と層厚方向の位置が同じ位置または前記i型シリコン系半導体層により近い位置に酸素濃度が極大となる第2部位を有する、光電変換装置。
  2.  前記第2部位は、リン濃度が1×1019(atoms/cm)以上である、請求項1に記載の光電変換装置。
  3.  前記第2部位は、酸素濃度が1×1020(atoms/cm)以上である、請求項1または2に記載の光電変換装置。
  4.  前記n型シリコン系半導体層は、前記第2部位が含まれるn型非晶質シリコンオキサイド層を有し、前記n型非晶質シリコンオキサイド層は厚さが10nm以下である、請求項1~3のいずれかに記載の光電変換装置。
  5.  前記n型非晶質シリコンオキサイド層は、前記第1電極側から前記第2電極側に向けて層厚方向に連続的にバンドギャップが減少している、請求項4に記載の光電変換装置。
  6.  前記i型シリコン系半導体層は、結晶化率が2以上15以下である、請求項1~5のいずれかに記載の光電変換装置。
  7.  前記第1電極と前記第2電極との間に、さらに第2光電変換層を有する、請求項1~6のいずれかに記載の光電変換装置。
  8.  透光性絶縁基板を備え、
     前記透光性基板上に、前記第1電極、前記第1光電変換層、前記第2電極がこの順で積層されてなる請求項1~7のいずれかに記載の光電変換装置。
  9.  非透光性絶縁基板を備え、
     前記非透光性絶縁基板上に、前記第2電極、前記第1光電変換層、前記第1電極がこの順で積層されてなる請求項1~7のいずれかに記載の光電変換装置。
  10.  請求項1に記載の光電変換装置の製造方法であって、
     酸素原子を含むガスを供給して前記n型シリコン系半導体層を形成する工程を有する、光電変換装置の製造方法。
  11.  前記n型シリコン系半導体層を形成する工程は、前記i型シリコン系半導体層上に前記n型シリコン系半導体層を形成する工程であり、前記酸素原子を含むガスの単位時間当たりの供給量を連続的に減少させる工程を含む、請求項10に記載の光電変換装置の製造方法。
  12.  前記酸素原子を含むガスは、COガス、Oガス、およびNOガスの少なくともいずれかを含む、請求項10または11に記載の光電変換装置の製造方法。
PCT/JP2012/072041 2011-09-01 2012-08-30 光電変換装置およびその製造方法 Ceased WO2013031906A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013531403A JP5770294B2 (ja) 2011-09-01 2012-08-30 光電変換装置およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011190604 2011-09-01
JP2011-190604 2011-09-01

Publications (1)

Publication Number Publication Date
WO2013031906A1 true WO2013031906A1 (ja) 2013-03-07

Family

ID=47756384

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/072041 Ceased WO2013031906A1 (ja) 2011-09-01 2012-08-30 光電変換装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP5770294B2 (ja)
WO (1) WO2013031906A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020505786A (ja) * 2017-01-18 2020-02-20 エネル グリーン パワー エス.ピー.エー.Enel Green Power S.P.A. シングル型、タンデム型ならびにヘテロ接合型太陽電池装置およびその形成方法
CN114566561A (zh) * 2020-11-27 2022-05-31 嘉兴阿特斯技术研究院有限公司 异质结太阳能电池及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005011001A1 (ja) * 2003-07-24 2005-02-03 Kaneka Corporation 積層型光電変換装置
JP2009290115A (ja) * 2008-05-30 2009-12-10 Kaneka Corp シリコン系薄膜太陽電池
WO2010044378A1 (ja) * 2008-10-14 2010-04-22 株式会社カネカ シリコン系薄膜太陽電池およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005011002A1 (ja) * 2003-07-24 2005-02-03 Kaneka Corporation シリコン系薄膜太陽電池

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005011001A1 (ja) * 2003-07-24 2005-02-03 Kaneka Corporation 積層型光電変換装置
JP2009290115A (ja) * 2008-05-30 2009-12-10 Kaneka Corp シリコン系薄膜太陽電池
WO2010044378A1 (ja) * 2008-10-14 2010-04-22 株式会社カネカ シリコン系薄膜太陽電池およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020505786A (ja) * 2017-01-18 2020-02-20 エネル グリーン パワー エス.ピー.エー.Enel Green Power S.P.A. シングル型、タンデム型ならびにヘテロ接合型太陽電池装置およびその形成方法
US11670729B2 (en) 2017-01-18 2023-06-06 Sun S.R.L. Solar cell apparatus and method for forming the same for single, tandem and heterojunction systems
JP2024109826A (ja) * 2017-01-18 2024-08-14 3サン エス.アール.エル シングル型、タンデム型ならびにヘテロ接合型太陽電池装置およびその形成方法
CN114566561A (zh) * 2020-11-27 2022-05-31 嘉兴阿特斯技术研究院有限公司 异质结太阳能电池及其制作方法

Also Published As

Publication number Publication date
JP5770294B2 (ja) 2015-08-26
JPWO2013031906A1 (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
JP4484886B2 (ja) 積層型光電変換装置の製造方法
US20050205127A1 (en) Photovoltaic device
US20130061915A1 (en) Thin film solar cells and manufacturing method thereof
JP2009177225A (ja) 薄膜太陽電池モジュール
US20100163100A1 (en) Photovoltaic Device and Process for Producing Same
US20150136210A1 (en) Silicon-based solar cells with improved resistance to light-induced degradation
JP2009021513A (ja) 薄膜太陽電池モジュール
JP4459086B2 (ja) 積層型光起電力装置およびその製造方法
CN101246926A (zh) 非晶硼碳合金及其光伏应用
Shin et al. Development of highly conducting n-type micro-crystalline silicon oxide thin film and its application in high efficiency amorphous silicon solar cell
JP5770294B2 (ja) 光電変換装置およびその製造方法
JP2009177224A (ja) 薄膜太陽電池モジュール
JP4864077B2 (ja) 光電変換装置およびその製造方法
JP2008283075A (ja) 光電変換装置の製造方法
JP4443274B2 (ja) 光電変換装置
JP2016131165A (ja) 太陽電池及びその製造方法
US20130167917A1 (en) Thin film type solar cells and manufacturing method thereof
JP4441377B2 (ja) 光電変換装置およびその製造方法
JP2007258537A (ja) 光電変換装置及びその製造方法
Zhang et al. Micromorph tandem solar cells: optimization of the microcrystalline silicon bottom cell in a single chamber system
TWI511309B (zh) 具有雙層電池結構之串聯式薄膜矽太陽能電池
JP4642126B2 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
JP2009177222A (ja) 薄膜太陽電池モジュール
JP2007180364A (ja) 光電変換素子及びその製造方法並びに薄膜形成装置
JP2006120712A (ja) 薄膜光電変換装置、及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12828913

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013531403

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12828913

Country of ref document: EP

Kind code of ref document: A1