[go: up one dir, main page]

WO2009118861A1 - 光起電力装置およびその製造方法 - Google Patents

光起電力装置およびその製造方法 Download PDF

Info

Publication number
WO2009118861A1
WO2009118861A1 PCT/JP2008/055911 JP2008055911W WO2009118861A1 WO 2009118861 A1 WO2009118861 A1 WO 2009118861A1 JP 2008055911 W JP2008055911 W JP 2008055911W WO 2009118861 A1 WO2009118861 A1 WO 2009118861A1
Authority
WO
WIPO (PCT)
Prior art keywords
diffusion layer
photovoltaic device
etching
forming step
resistant film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2008/055911
Other languages
English (en)
French (fr)
Inventor
隆 石原
邦彦 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to PCT/JP2008/055911 priority Critical patent/WO2009118861A1/ja
Priority to US12/934,580 priority patent/US20110036402A1/en
Priority to CN200880127894.3A priority patent/CN101960617B/zh
Priority to JP2010505101A priority patent/JPWO2009118861A1/ja
Priority to EP08739040A priority patent/EP2259337A4/en
Publication of WO2009118861A1 publication Critical patent/WO2009118861A1/ja
Anticipated expiration legal-status Critical
Priority to US14/315,209 priority patent/US20140308775A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/148—Shapes of potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/703—Surface textures, e.g. pyramid structures of the semiconductor bodies, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a photovoltaic device and a manufacturing method thereof.
  • a textured structure on a solar cell substrate when the substrate is a single crystal silicon (Si) substrate, crystals with an aqueous alkali solution such as sodium hydroxide or potassium hydroxide having a crystal orientation dependency on the etching rate are used.
  • An anisotropic etching process using orientation is widely used (see, for example, Patent Document 1). For example, when this anisotropic etching process is performed on a substrate surface having a (100) plane orientation, a pyramidal texture with the (111) plane exposed is formed.
  • the anisotropic etching process using an alkaline aqueous solution does not provide a uniform crystal plane orientation for each crystal particle constituting the substrate surface. Since the etching rate of the isotropic etching process varies greatly depending on the crystal plane, a texture structure can be produced only partially. Under such circumstances, there is a problem that there is a limit to the reduction of the reflectance in the case of a polycrystalline silicon substrate.
  • the reflectance at a wavelength of 628 nm is about 36% for silicon whose surface is mirror-polished, and about 15% when a (100) plane single crystal silicon substrate is wet-etched. In the case where the crystalline silicon substrate is wet-etched, it is about 27 to 30%.
  • mixed acid etching using an etching mask has been proposed as a method for forming a texture structure on the entire surface regardless of crystal plane orientation (see, for example, Patent Document 2).
  • a manufacturing method of the etching mask a lithography method used in a semiconductor process, a method in which fine particles having low etching resistance are mixed in a solution of an etching resistant material, and a method of applying to a substrate surface can be used.
  • the surface of the texture structure has a high phosphorus concentration.
  • a back electrode made of a metal such as aluminum or silver is formed on the back surface to form a solar cell (see, for example, Patent Document 3).
  • the texture structure side of the silicon substrate has a high concentration of impurities in order to make good electrical contact with the grid electrode made of metal and to efficiently extract the photocurrent generated in the photovoltaic device to an external circuit. Need to be spread.
  • the concentration of impurities diffused in the silicon substrate on the texture structure side is controlled to be lower than a predetermined level. Therefore, in the photovoltaic device having a structure using the above-described conventional technology, the photoelectric current generated in the photovoltaic device is efficiently extracted to an external circuit at the expense of photoelectric conversion efficiency.
  • the present invention has been made in view of the above, and a photovoltaic device capable of improving the photoelectric conversion efficiency as compared with the conventional one without reducing the efficiency of extracting the photocurrent to the external circuit as compared with the conventional one. It aims at obtaining the manufacturing method.
  • a photovoltaic device includes a first conductive type semiconductor substrate and a second conductive type impurity formed on the light incident surface side of the semiconductor substrate.
  • a first diffusion layer diffused at a concentration of: a comb-like grid electrode formed on the first diffusion layer; a bus electrode connecting the grid electrodes; and a light incident surface of the semiconductor substrate.
  • the photovoltaic device comprising: a second diffusion layer made of the first conductivity type formed on the back surface; and a back electrode formed on the second diffusion layer.
  • Recesses are provided at predetermined intervals so as to reach the semiconductor substrate from the upper surface, and the upper surface of the region between the adjacent recesses includes the first diffusion layer, and is predetermined from the formation surface of the recesses.
  • the second conductivity type impurity is more than the first concentration. Characterized in that had third diffusion layer diffused with a second concentration is formed.
  • the first diffusion layer having a low resistance is formed on the light receiving surface side of the silicon substrate, the recesses are provided at predetermined intervals so that all the first diffusion layers are not removed, and the surface of the recesses is further provided. Since the third diffusion layer lower than the impurity concentration of the first diffusion layer is provided within a predetermined depth from the first diffusion layer, the reflectance of incident sunlight is reduced, and the third diffusion in the recess It is possible to efficiently perform photoelectric conversion in the layer and allow the photocurrent generated by the photoelectric conversion to reach the surface electrode through the first diffusion layer on the surface of the silicon substrate having low resistance.
  • FIG. 1-1 is a top view of the photovoltaic device.
  • FIG. 1-2 is a rear view of the photovoltaic device.
  • 1-3 is a cross-sectional view taken along the line AA of FIG. 1-2.
  • FIG. 2 is an enlarged perspective view showing a part around the grid electrode of the photovoltaic device shown in FIGS. 1-1 to 1-3.
  • 3 is a cross-sectional view taken along the line BB of FIG.
  • FIG. 4A is a cross-sectional view showing an example of the structure around the grid electrode of the photovoltaic device according to the first embodiment.
  • FIG. 4B is a diagram of an example of the structure around the grid electrode of the conventional photovoltaic device.
  • FIG. 5-1 is a perspective view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 1).
  • FIG. 5-2 is a perspective view schematically showing an example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 2).
  • FIG. 5-3 is a perspective view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 3).
  • FIG. 5-4 is a perspective view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 4).
  • FIG. 5-2 is a perspective view schematically showing an example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 2).
  • FIG. 5-3 is a perspective view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 3).
  • FIG. 5-5 is a perspective view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 5).
  • FIG. 5-6 is a perspective view schematically showing an example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 6).
  • FIG. 5-7 is a perspective view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 7).
  • FIG. 5-8 is a perspective view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 8).
  • FIG. 5-5 is a perspective view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 5).
  • FIG. 5-6 is a perspective view schematically showing an example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 6).
  • FIG. 5-9 is a perspective view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 9).
  • FIG. 6A is a cross-sectional view along the line BB in FIG.
  • FIG. 6B is a cross-sectional view taken along the line BB in FIG.
  • FIG. 6-3 is a cross-sectional view taken along the line BB of FIG. 5-3.
  • 6-4 is a cross-sectional view taken along the line BB of FIG. 5-4.
  • 6-5 is a cross-sectional view taken along the line BB of FIG. 5-5.
  • 6-6 is a cross-sectional view taken along the line BB of FIG. 5-6.
  • 6-7 is a cross-sectional view taken along the line BB of FIG. 5-7.
  • FIG. 6-8 is a cross-sectional view taken along the line BB of FIG. 5-8.
  • 6-9 is a cross-sectional view taken along the line BB of FIG. 5-9.
  • FIG. 7 is a diagram schematically illustrating an example of a configuration of a laser processing apparatus for forming an opening.
  • FIG. 8A is a diagram schematically illustrating the surface shape after texture etching when openings are provided on the triangular lattice points.
  • FIG. 8B is a diagram schematically illustrating the surface shape after texture etching when an opening is provided on a square lattice point.
  • FIG. 9 is a diagram illustrating an example of a configuration of a laser processing apparatus used for forming an opening in the third embodiment.
  • FIG. 10 is a diagram illustrating an example of a configuration of a laser processing apparatus used for forming an opening in the fourth embodiment.
  • Photovoltaic device 101 Silicon substrate 102 N-type diffusion layer 102L Low-resistance N-type diffusion layer 102H High-resistance N-type diffusion layer 103 Etching-resistant film 104 Opening 105a Texture structure formation region 105b Electrode formation region 106 Recess 109 Antireflection film 110 P + Layer 111 Grid electrode 112 Joining portion 113 Bus electrode 121 Back side electrode 122 Back side current collecting electrode 200A, 200B, 200C Laser processing device 201 Stage 203 Laser oscillation unit 204 Laser beam 205 Reflecting mirror 206 Beam splitter 207 Aperture 208 Reduction optical system 211, 213 Galvano mirror 212 X-axis direction 214 Y-axis direction 221 Holographic optical element 222 Condensing lens
  • FIGS. 1-1 to 1-3 are diagrams schematically showing an example of the overall configuration of a general photovoltaic device, and FIG. 1-1 is a top view of the photovoltaic device. 2 is a rear view of the photovoltaic device, and FIG. 1-3 is a cross-sectional view taken along the line AA of FIG. 1-2.
  • the photovoltaic device 100 includes a P-type silicon substrate 101 as a semiconductor substrate, and an N-type impurity obtained by diffusing N-type impurities formed on one main surface (light-receiving surface) side of the P-type silicon substrate 101.
  • a photoelectric conversion layer including a diffusion layer 102 and a P + layer 110 containing a P-type impurity at a higher concentration than the silicon substrate 101 formed on the surface on the other main surface (back surface) side is provided.
  • the photovoltaic device 100 includes an antireflection film 109 that prevents reflection of incident light on the light receiving surface of the photoelectric conversion layer, and a light receiving surface for locally collecting electricity generated by the photoelectric conversion layer.
  • the grid electrode 111 made of silver or the like provided, the bus electrode 113 made of silver or the like provided almost orthogonally to the grid electrode 111 for taking out the electricity collected by the grid electrode 111, and the photoelectric conversion layer
  • the grid electrode 111 is made of a back-side electrode 121 made of aluminum or the like provided on almost the entire back surface of the P-type silicon substrate 101, and silver or the like for collecting electricity generated in the back-side electrode 121.
  • a back side collecting electrode 122 is made of a back-side electrode 121 made of aluminum or the like provided on almost the entire back surface of the P-type silicon substrate 101, and silver or the like for collecting electricity generated in the back-side electrode 121.
  • FIG. 2 is an enlarged perspective view showing a part around the grid electrode of the photovoltaic device shown in FIGS. 1-1 to 1-3
  • FIG. 3 is a cross-sectional view taken along line BB in FIG. is there.
  • 2 and 3 are views showing a state in which the periphery of the grid electrode 111 in FIGS. 1-1 to 1-3 is cut out.
  • the light receiving surface side of the photovoltaic device 100 has a texture structure forming region 105 a in which a texture structure having recesses 106 with a predetermined interval is formed, and the photovoltaic device 100.
  • Electrode formation region 105b in which a light incident side electrode such as the grid electrode 111 is formed.
  • the texture structure formation region 105a includes a low-resistance N-type diffusion layer 102L in which N-type impurities are diffused at a high concentration, and an N-type impurity at a low concentration so that the resistance is higher than that of the low-resistance N-type diffusion layer 102L. And a diffused high resistance N-type diffusion layer 102H. More specifically, the texture structure formation region 105a is a recess 106 formed in the low resistance N type diffusion layer 102L at a predetermined interval so as to reach the silicon substrate 101 from the upper surface of the low resistance N type diffusion layer 102L.
  • the low-resistance N-type diffusion layer 102L is left in a substantially mesh shape, and a high depth is formed from the inner surface of the recess 106 to a predetermined depth.
  • a resistance N-type diffusion layer 102H is formed. It is assumed that the diameter of the recess 106 is smaller than the distance between the centers of the adjacent recesses 106. Further, in the electrode formation region 105b, the light incident side electrode such as the grid electrode 111 is formed on the low resistance N-type diffusion layer 102L via the bonding portion 112.
  • the surface resistance (sheet resistance) of the low resistance N type diffusion layer 102L and the high resistance N type diffusion layer 102H will be described later.
  • the structure of the light receiving surface and the back surface of the silicon substrate 101 is the same as that described with reference to FIGS.
  • FIG. 4-1 is a cross-sectional view showing an example of the structure around the grid electrode of the photovoltaic device according to the first embodiment
  • FIG. 4-2 shows the structure around the grid electrode of the conventional photovoltaic device. It is a figure which shows an example.
  • symbol is attached
  • FIG. 4-1 is a cross-sectional view showing an example of the structure around the grid electrode of the photovoltaic device according to the first embodiment
  • FIG. 4-2 shows the structure around the grid electrode of the conventional photovoltaic device. It is a figure which shows an example.
  • symbol is attached
  • the low-resistance N-type diffusion layer 102L is formed only on the surface of the silicon substrate 101 in the electrode formation region 105b on the light-receiving surface side.
  • a high resistance N-type diffusion layer 102H is formed on the entire surface of the structure formation region 105a.
  • the position of the surface (upper surface) of the silicon substrate 101 in the texture structure forming region 105a is set back relative to the position of the surface (upper surface) of the silicon substrate 101 in the electrode forming region 105b due to the formation of the recess 106. .
  • the reason for this structure is that the low-resistance N-type diffusion layer 102L, that is, a region where impurities are diffused at a high concentration, has extremely poor photoelectric conversion characteristics, and sunlight incident on that portion cannot be used effectively. This is because it is better to form a high-resistance N-type diffusion layer 102H having a low impurity concentration with good photoelectric conversion characteristics in a region where sunlight enters.
  • the high resistance N-type diffusion layer 102H has good photoelectric conversion characteristics, the resistance loss that causes the photocurrent generated by the high resistance to be heated becomes large. I had to make it narrower.
  • the narrow spacing of the grid electrodes 111 means an increase in the installation area of the grid electrodes 111, which is a shadow for incident light incident on the silicon substrate 101 and reduces photoelectric conversion efficiency. I was sorry.
  • a low resistance N-type diffusion layer 102L is provided on the light receiving surface side of the silicon substrate 101.
  • Concave portions 106 with a predetermined interval are provided so as to leave, and a high resistance N-type diffusion layer 102H is provided within a predetermined depth from the surface of the concave portion 106.
  • the concave portion 106 can reduce the reflectance of incident sunlight, and can efficiently convert the sunlight incident on the high resistance N-type diffusion layer 102H in the concave portion 106 into a photocurrent.
  • the photocurrent generated by the incidence of sunlight flows to the grid electrode 111 through the substantially mesh-like low resistance N-type diffusion layer 102L left on the surface of the silicon substrate 101, the photocurrent depends on the resistance of the photocurrent. Loss can be reduced. Further, since the photocurrent is carried to the grid electrode 111 through the low resistance N-type diffusion layer 102L, the interval between the grid electrodes 111 can be made longer than that in the conventional example of FIG. Accordingly, the area of the shadow of the grid electrode 111 with respect to the light incident on the silicon substrate 101 can be reduced as compared with the conventional example, and the photoelectric conversion efficiency can be increased.
  • FIGS. 5-1 to 5-9 are perspective views schematically showing an example of the processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment.
  • FIGS. 6-1 to 6-9 are FIG. 10 is a sectional view taken along line BB in FIGS. 5-1 to 5-9, respectively.
  • the size shown below is an example.
  • a silicon substrate 101 is prepared (FIGS. 5-1 and 6-1). Here, it is assumed that a P-type polycrystalline silicon substrate that is most frequently used for consumer photovoltaic devices is used.
  • the silicon substrate 101 is manufactured by slicing a polycrystalline silicon ingot with a multi-wire saw and removing damage during slicing by wet etching using an acid or alkali solution.
  • the thickness of the silicon substrate 101 after removing the damage is 250 ⁇ m, and the dimensions are 150 mm ⁇ 150 mm.
  • the silicon substrate 101 after removing the damage is put into a thermal oxidation furnace and heated in an atmosphere of phosphorus (P) as an N-type impurity to diffuse phosphorus at a high concentration on the surface of the silicon substrate 101, thereby reducing the low resistance N
  • a mold diffusion layer 102L is formed (FIGS. 5-2 and 6-2).
  • phosphorus oxychloride (POCl 3 ) is used to form a phosphorus atmosphere and is diffused at 840 ° C.
  • a film 103 having etching resistance (hereinafter referred to as an etching resistant film) 103 is formed on the low resistance N-type diffusion layer 102L formed on one main surface (FIGS. 5-3 and 6-3).
  • a silicon nitride film hereinafter referred to as SiN film
  • SiO 2 , SiO silicon oxide
  • SiON silicon oxynitride
  • SiON amorphous silicon
  • an SiN film having a thickness of 240 nm formed by a plasma CVD (Chemical Vapor Deposition) method is used as the etching resistant film 103.
  • the film thickness is 240 nm
  • an appropriate film thickness can be selected from the etching conditions at the time of texture / etching and the removability of the SiN film in the subsequent process.
  • an opening 104 is formed in the texture structure forming region 105a on the etching resistant film 103 (FIGS. 5-3 and 6-3).
  • the opening 104 is not formed in the electrode formation region 105b where the light incident side electrode of the photovoltaic device 100 is to be formed without forming the texture structure.
  • the opening 104 can be formed by a photolithography method used in a semiconductor process, a laser irradiation method, or the like. Note that the laser irradiation method does not require complicated processes such as resist coating, exposure / development, etching, and resist removal, which are necessary when forming by photolithography, and can form the opening 104 only by laser irradiation. There is an advantage that can be simplified.
  • FIG. 7 is a diagram schematically showing an example of the configuration of a laser processing apparatus for forming an opening.
  • This laser processing apparatus 200A includes a stage 201 on which a processing target such as a silicon substrate 101 is placed, a laser oscillation unit 203 that outputs laser light 204, a reflecting mirror 205 that guides the laser light 204 to an optical path, and a laser.
  • a beam splitter 206 that separates the light 204 into a plurality of laser beams, an aperture 207 that changes the beam shape to a predetermined shape, a reduction optical system 208 that reduces the laser light 204 that has passed through the aperture 207 and irradiates the object to be processed, Is provided.
  • the laser beam 204 output from the laser oscillation unit 203 is changed by the reflecting mirror 205, then enlarged by the beam splitter 206 and incident on the aperture 207, and passes through the aperture 207. Thereafter, a predetermined position on the etching resistant film 103 is irradiated by the reduction optical system 208. As a result, a plurality of openings 104, which are fine holes, are opened in the etching resistant film 103 formed on the silicon substrate 101, and the surface of the underlying silicon substrate 101 (low resistance N-type diffusion layer 102L) is exposed.
  • the wavelength of the laser light becomes 355 nm, which is a wavelength that can be absorbed by the SiN film.
  • the depth of focus of the optical system is set to 10 ⁇ m or more.
  • the aperture 207 in the laser processing apparatus 200A a metal plate having an opening is used. Since the laser beam 204 that has passed through the aperture 207 is reduced and irradiated onto the object to be processed, the aperture pattern of the aperture 207 may be relatively large. Therefore, as the aperture 207, a metal plate opened by wet etching or sand blasting may be used. A glass mask in which a thin metal pattern such as a chromium film is formed on a glass plate can also be used as the aperture 207. In this case, however, it is necessary to pay attention to the transmittance of the glass and the resistance of the metal thin film.
  • the vicinity of the surface of the silicon substrate 101 including the low resistance N-type diffusion layer 102L is etched through the opening 104 opened in the etching resistant film 103 to form the recess 106 (FIGS. 5-5 and 6-5).
  • a recess 106 is formed on the surface of the silicon substrate 101 around the fine opening 104 at a concentric position.
  • a mixed solution of hydrofluoric acid and nitric acid is used as an etching solution.
  • the mixing ratio is hydrofluoric acid 1: nitric acid 20: water 10.
  • the mixing ratio of the etching liquid can be changed to an appropriate mixing ratio depending on the desired etching rate and etching shape. Further, of the surface of the recess 106 formed by this etching, the low resistance N-type diffusion layer 102L is formed on the substrate surface side, but no impurity is introduced in a deeper region.
  • the recess 106 is formed by this etching, conventionally, almost all of the low resistance N-type diffusion layer 102L on the light incident surface side is removed as shown in FIG. As shown in FIGS. 5-5 and 6-5, by intentionally leaving the low-resistance N-type diffusion layer 102L between the adjacent recesses 106, the photocurrent generated on the light incident surface is passed through the low-resistance current path. The light is introduced to the light incident side electrode (grid electrode 111) through a certain low resistance N-type diffusion layer 102L.
  • the silicon substrate 101 is put into the thermal oxidation furnace again, and the presence of phosphorus oxychloride (POCl 3 ) vapor is present.
  • a high resistance N-type diffusion layer 102H in which phosphorus is diffused at a low concentration is formed on the surface of the recess 106 (FIGS. 5-7 and 6-7).
  • the diffusion temperature at this time is 840 ° C.
  • the electrode formation region 105b is a portion where the low-resistance N-type diffusion layer 102L remains at the time of etching, the resistance remains low even if low-concentration diffusion is performed again from above.
  • the inner surface of the recess 106 in the texture structure forming region 105a is in a state where the low resistance N-type diffusion layer 102L is removed during the etching, but the high resistance N-type diffusion layer 102H is formed by this diffusion treatment. .
  • the low resistance of the low-resistance N-type diffusion layer 102L and the quality of the silicon substrate 101 are in a trade-off relationship, the low-resistance N-type corresponding to the characteristics required for the photovoltaic device 100 to be manufactured.
  • the surface sheet resistance of the low-resistance N-type diffusion layer 102L is desirably 30 ⁇ / ⁇ or more and less than 60 ⁇ / ⁇ , but preferably 45 ⁇ / ⁇ or more and 55 ⁇ / ⁇ in consideration of mass productivity. Less than.
  • the surface sheet resistance of the high-resistance N-type diffusion layer 102H is desirably 60 ⁇ / ⁇ or more and less than 150 ⁇ / ⁇ , but preferably 70 ⁇ / ⁇ in view of the stability of characteristics during mass production. Above 100 ⁇ / ⁇ .
  • an antireflection film 109 made of a SiN film or the like is formed on the cell surface by plasma CVD (FIGS. 5-8 and 6-8).
  • the film thickness and refractive index of the antireflection film 109 are set to values that most suppress light reflection. Note that two or more layers having different refractive indexes may be stacked. Further, it may be formed by a different film forming method such as a sputtering method.
  • a front electrode (grid electrode 111, bus electrode 113) and a back electrode (back electrode 121, back collector electrode 122) are formed on the front and back surfaces of the silicon substrate 101, respectively (FIGS. 5-9 and 6-9).
  • a paste mixed with aluminum is formed on the entire surface by screen printing as the back-side electrode 121.
  • a paste mixed with silver is formed as a grid electrode 111 (bus electrode 113) in a comb shape by screen printing.
  • a baking process is implemented. Note that the paste serving as the base of the grid electrode 111 is formed on the electrode formation region 105b.
  • the firing process is performed at 760 ° C. in an air atmosphere.
  • the grid electrode 111 penetrates through the antireflection film 109 and contacts the low resistance N-type diffusion layer 102 ⁇ / b> L at the joint portion 112.
  • the low-resistance N-type diffusion layer 102L can obtain a good resistive junction with the upper electrode (grid electrode 111, bus electrode 113).
  • the aluminum of the back electrode 121 is diffused into the silicon substrate 101 by firing, and the P + layer 110 is formed in a predetermined range from the back surface of the silicon substrate 101. As described above, the photovoltaic device 100 is manufactured.
  • FIGS. 5-4 and 6-4 when the openings 104 are formed in the etching resistant film 103 in the texture structure formation region 105a, the openings 104 may be provided on the triangular lattice points or on the square lattice points. It may be provided.
  • FIG. 8-1 is a diagram schematically showing the surface shape after texture etching when an opening is provided on a triangular lattice point
  • FIG. 8-2 is a diagram when an opening is provided on a square lattice point. It is a figure which shows typically the surface shape after a texture etching.
  • the ratio of the substantially flat portion (flat portion) 130 where the concave portion 106 is not formed is about 9%. Since 90% or more of the sunlight incident on the light incident surface of the photovoltaic device 100 is incident on the recess (recess 106) formed by etching, light can be used effectively.
  • the ratio of the flat portions 130 where the concave portions 106 are not formed exceeds 21%. Therefore, it is inferior to the case where the concave portions 106 are formed on the triangular lattice points from the viewpoint of effective use of light. However, since the number of aperture points is smaller than in the case of forming triangular lattice points, it is excellent from the viewpoint of mass production. From the above, whether the opening is provided on the triangular lattice point or the opening on the square lattice point is determined by the performance / cost ratio required for the photovoltaic device to be manufactured.
  • the low-resistance N-type diffusion layer 102L having a low resistance is provided in a predetermined depth range from the surface on the light receiving surface side of sunlight, and the concave portions 106 are formed in the texture structure forming region 105a at predetermined intervals.
  • the high resistance N-type diffusion layer 102H having a high resistance is formed on the inner surface of the recess 106, so that when the comb-shaped grid electrode 111 is formed on the light receiving surface side, the photovoltaic device 100 can be efficiently incorporated.
  • the incident light is converted into a photocurrent, and the generated photocurrent is carried to the grid electrode 111 via the low resistance N-type diffusion layer 102L having a low resistance.
  • Embodiment 2 FIG.
  • the low resistance N type diffusion layer 102L and the high resistance N type diffusion layer 102H are formed.
  • the extreme outermost surfaces of the low-resistance N-type diffusion layer 102L and the high-resistance N-type diffusion layer 102H may be etched using, for example, a mixed solution of hydrofluoric acid and nitric acid.
  • Other processing steps are the same as those described in the first embodiment, and a description thereof will be omitted.
  • the outermost surfaces of these diffusion layers 102L and 102H are mixed with hydrofluoric acid and nitric acid. Etching with a mixed acid such as is effective in suppressing the carrier recombination rate in the N-type diffusion layer.
  • FIG. 9 is a diagram illustrating an example of a configuration of a laser processing apparatus used for forming an opening in the third embodiment.
  • the laser processing apparatus 200B is disposed between a stage 201 on which a processing target such as a silicon substrate 101 is placed, a laser oscillation unit 203 that outputs laser light 204, and the stage 201 and the laser oscillation unit 203.
  • the first galvanometer mirror 211 that guides 204 to the optical path while scanning 204 in the X-axis direction 212
  • the second galvanometer mirror that guides the laser beam 204 reflected by the first galvanometer mirror 211 to the optical path while scanning in the Y-axis direction 214 213.
  • the first and second galvanometer mirrors 211 and 213 are scanned to cause the laser beam 204 condensed in a spot shape to be a predetermined amount of the etching resistant film 103 on the silicon substrate 101. Irradiating the position, an opening 104 is formed.
  • the first galvanometer mirror 211 is rotated to scan the laser beam 204 in the X-axis direction 212
  • the second galvanometer mirror 213 is rotated to scan the laser beam 204 in the Y-axis direction 214.
  • the opening 104 can be opened at high speed over the entire area of the silicon substrate 101.
  • the scanning frequency in the X-axis direction 212 of the first galvanometer mirror 211 is set. What is necessary is just to set to 50 Hz.
  • the scanning speed in the Y-axis direction 214 on the silicon substrate 101 surface is set to 0. .65 mm / sec. In this manner, the openings 104 having a diameter of 5 ⁇ m can be formed in the etching resistant film 103 in a close-packed arrangement with a pitch of 15 ⁇ m.
  • the laser beam 204 can be irradiated by scanning the surface on the etching resistant film 103 to be processed using the first and second galvanometer mirrors 211 and 213. Even if it is not point irradiation, it has the effect that the opening 104 can be provided at high speed.
  • FIG. 10 is a diagram illustrating an example of a configuration of a laser processing apparatus used for forming an opening in the fourth embodiment.
  • the laser processing apparatus 200C includes a stage 201 on which a processing target such as a silicon substrate 101 is placed, a laser oscillation unit 203 that outputs laser light 204, a reflecting mirror 205 that reflects the laser light 204 and guides it to an optical path, A graphic optical element 221 and a condenser lens 222 are provided.
  • one laser beam 204 output from the laser oscillation unit 203, guided by the reflecting mirror 205, and incident on the holographic optical element 221 is desired by the light interference effect and the condenser lens 222. It is possible to irradiate the object to be processed simultaneously with several hundreds of intervals.
  • the opening 104 is formed as compared with the case of using the laser processing apparatuses 200A and 200B of FIGS. The processing time to be formed can be greatly shortened.
  • the opening 104 can be formed at a very high speed over the entire area of the silicon substrate 101. Specifically, by using a laser beam with a repetition frequency of 20 kHz, several tens of seconds are sufficient for processing the entire surface of the 150 mm square silicon substrate 101. In this way, the etching-resistant film 103 has a close-packed density of about 15 ⁇ m pitch. With the arrangement, an opening 104 having a diameter of about 5 ⁇ m can be opened.
  • the fourth embodiment it is possible to open a plurality of openings 104 in the etching resistant film 103 with one shot of laser pulses using the holographic optical element 221, so that the processing throughput is dramatically improved. Has an effect.
  • the case where the P-type silicon substrate 101 is used as the silicon substrate 101 has been described.
  • the electromotive force device 100 has the same effect.
  • polycrystalline silicon is used as the substrate, the same effect can be obtained by using a single crystal silicon substrate.
  • the substrate thickness is 250 ⁇ m here, a substrate that can be self-supported, for example, thinned to about 50 ⁇ m can be used.
  • the dimension was described as 150 mm x 150 mm, this is an example, and the same effect can be obtained even if it is larger or smaller than that.
  • a silicon substrate has been described as an example of the substrate, the first to fourth embodiments described above can be applied to not only a silicon substrate but also a semiconductor substrate in general.
  • the photovoltaic device according to the present invention is useful for a solar cell that generates power using sunlight.

Landscapes

  • Photovoltaic Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

　外部回路への光電流の取り出し効率を従来に比して落とさずに、光電変換効率を従来に比して改善することができる光起電力装置を得ること。 　Ｐ型シリコン基板１０１と、光の入射面側に形成されるＮ型の不純物が第１の濃度で拡散された低抵抗Ｎ型拡散層１０２Ｌと、低抵抗Ｎ型拡散層１０２Ｌ上に形成されるグリッド電極１１１と、裏面に形成されるＰ＋層１１０と、Ｐ＋層１１０上に形成される裏面電極と、を備え、低抵抗Ｎ型拡散層１０２Ｌの上面からシリコン基板１０１に到達するように、所定の間隔で設けられた凹部１０６を有し、隣接する凹部１０６間の領域の上面は、低抵抗Ｎ型拡散層１０２Ｌを含み、凹部１０６の形成面から所定の深さの範囲には、第１の濃度よりも低い第２の濃度でＮ型の不純物が拡散された高抵抗Ｎ型拡散層１０２Ｈが形成される。

Description

光起電力装置およびその製造方法
　この発明は、光起電力装置およびその製造方法に関するものである。
　太陽電池などの光起電力装置の性能向上には、太陽光を如何に効率よく光起電力装置内部に取り込むことができるかが重要な要素となる。そのため、従来では、光入射側の表面に意図的に数十ｎｍ～数十μｍの寸法の微細な凹凸を形成したテクスチャ構造を作製している。このテクスチャ構造では、表面で一度反射した光を再度表面に入射させるようにして、より多くの太陽光を光起電力装置内部に取り込むことで発生電流を増大させ、光電変換効率の向上を図っている。
　太陽電池用基板にテクスチャ構造を形成する方法としては、基板が単結晶シリコン（Ｓｉ）基板の場合には、エッチング速度に結晶方位依存性を持つ水酸化ナトリウムや水酸化カリウムなどのアルカリ水溶液による結晶方位を利用した異方性エッチング処理が広く用いられる（たとえば、特許文献１参照）。たとえば表面が（１００）面方位を有する基板表面にこの異方性エッチング処理を行うと、（１１１）面が露出したピラミッド状のテクスチャが形成される。
　しかし、多結晶シリコン基板の場合には、アルカリ水溶液を用いて異方性エッチング処理を行う方法では、基板表面を構成する各結晶粒子の結晶面方位が揃っておらず、またアルカリ水溶液を用いる異方性エッチング処理自体が結晶面によってエッチングレートが大きく異なることから、部分的にしかテクスチャ構造を作製することができない。このような事情によって、多結晶シリコン基板の場合には、反射率の低減に限界があるという問題がある。たとえば、波長６２８ｎｍにおける反射率を見ると、表面が鏡面研磨されたシリコンでは約３６％であり、（１００）面の単結晶シリコン基板をウェットエッチングした場合では約１５％となるのに対し、多結晶シリコン基板をウェットエッチングした場合では２７～３０％程度である。
　そこで、結晶面方位によらず全面にテクスチャ構造を形成する方法として、エッチングマスクを用いた混酸エッチングが提案されている（たとえば、特許文献２参照）。エッチングマスクの作製方法は半導体プロセスで用いられるリソグラフィによる方法や、耐エッチング性材料の溶液中にエッチング耐性の低い微粒子を混合し、基板面に塗布する方法などを用いることができる。
　そして、このようにテクスチャ構造が形成されたＰ型のシリコン基板の表面にＮ型の拡散源を含むドーパント液を塗布し、熱処理して拡散させることで、テクスチャ構造の表面にリン濃度の高い高濃度Ｎ型拡散層を形成し、シリコン基板のテクスチャ構造上の所定の位置に櫛状に配置した銀などの金属からなるグリッド電極と、グリッド電極からの電流を集める銀などの金属からなるバス電極を形成し、裏面にアルミニウムや銀などの金属からなる裏面電極を形成して、太陽電池を形成している（たとえば、特許文献３参照）。
特開平１０－７０２９６号公報 特開２００３－３０９２７６号公報 特開２００５－１１６５５９号公報
　ところで、シリコン基板のテクスチャ構造側は、金属からなるグリッド電極との電気的接触を良好なものとし、光起電力装置内で発生した光電流を外部回路に効率よく取り出すために、高濃度に不純物が拡散されている必要がある。しかしながら、良好な光起電力を得るためには、テクスチャ構造側のシリコン基板内に拡散される不純物濃度は、所定のレベル以下の低さに制御されていることが望ましい。そのため、上記従来の技術を用いた構造の光起電力装置では、光電変換効率を犠牲にして光起電力装置内で発生した光電流を外部回路に効率よく取り出すものであり、外部回路への光電流の取り出し効率を落とさずに、光電変換効率を従来の技術のものよりもさらに改善する技術が望まれていた。
　この発明は上記に鑑みてなされたもので、外部回路への光電流の取り出し効率を従来に比して落とさずに、光電変換効率を従来に比して改善することができる光起電力装置とその製造方法を得ることを目的とする。
　上記目的を達成するため、この発明にかかる光起電力装置は、第１の導電型の半導体基板と、前記半導体基板の光の入射面側に形成される第２の導電型の不純物が第１の濃度で拡散された第１の拡散層と、前記第１の拡散層上に形成される櫛状のグリッド電極と前記グリッド電極間を結ぶバス電極と、前記半導体基板の光の入射面に対向する裏面に形成される第１の導電型からなる第２の拡散層と、前記第２の拡散層上に形成される裏面電極と、を備える光起電力装置において、前記第１の拡散層の上面から前記半導体基板に到達するように、所定の間隔で設けられた凹部を有し、隣接する前記凹部間の領域の上面は、前記第１の拡散層を含み、前記凹部の形成面から所定の深さの範囲には、第２の導電型の不純物が前記第１の濃度よりも低い第２の濃度で拡散された第３の拡散層が形成されていることを特徴とする。
　この発明によれば、シリコン基板の受光面側に低抵抗の第１の拡散層を形成し、すべての第１の拡散層が除去されないように、所定の間隔の凹部を設け、さらに凹部の表面から所定の深さの範囲に第１の拡散層の不純物濃度よりも低い第３の拡散層を設けるようにしたので、入射する太陽光の反射率を低減させて、凹部内の第３の拡散層で効率的に光電変換を行うとともに、光電変換によって生じた光電流を抵抗の低いシリコン基板表面の第１の拡散層を介して表面電極に到達させることができる。光電流が低抵抗な第１の拡散層を通って表面電極に集電されることで、抵抗ロスを抑制するとともに、表面電極の間隔を広げて、表面電極の形成面積を減少することができ、シリコン基板内により多くの太陽光を入射させることが可能になる。その結果、外部回路への光電流の取り出し効率を従来に比して落とさずに、光電変換効率を従来に比して改善することができるという効果を有する。
図１－１は、光起電力装置の上面図である。 図１－２は、光起電力装置の裏面図である。 図１－３は、図１－２のＡ－Ａ断面図である。 図２は、図１－１～図１－３に示される光起電力装置のグリッド電極周辺の一部を拡大して示す斜視図である。 図３は、図２のＢ－Ｂ断面図である。 図４－１は、この実施の形態１による光起電力装置のグリッド電極周辺の構造の一例を示す断面図である。 図４－２は、従来の光起電力装置のグリッド電極周辺の構造の一例を示す図である。 図５－１は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す斜視図である（その１）。 図５－２は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す斜視図である（その２）。 図５－３は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す斜視図である（その３）。 図５－４は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す斜視図である（その４）。 図５－５は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す斜視図である（その５）。 図５－６は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す斜視図である（その６）。 図５－７は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す斜視図である（その７）。 図５－８は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す斜視図である（その８）。 図５－９は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す斜視図である（その９）。 図６－１は、図５－１のＢ－Ｂ断面図である。 図６－２は、図５－２のＢ－Ｂ断面図である。 図６－３は、図５－３のＢ－Ｂ断面図である。 図６－４は、図５－４のＢ－Ｂ断面図である。 図６－５は、図５－５のＢ－Ｂ断面図である。 図６－６は、図５－６のＢ－Ｂ断面図である。 図６－７は、図５－７のＢ－Ｂ断面図である。 図６－８は、図５－８のＢ－Ｂ断面図である。 図６－９は、図５－９のＢ－Ｂ断面図である。 図７は、開口を形成するレーザ加工装置の構成の一例を模式的に示す図である。 図８－１は、三角格子点上に開口を設けた場合のテクスチャ・エッチング後の表面形状を模式的に示す図である。 図８－２は、四角格子点上に開口を設けた場合のテクスチャ・エッチング後の表面形状を模式的に示す図である。 図９は、実施の形態３で開口の形成に使用されるレーザ加工装置の構成の一例を示す図である。 図１０は、実施の形態４で開口の形成に使用されるレーザ加工装置の構成の一例を示す図である。
符号の説明
１００　光起電力装置
１０１　シリコン基板
１０２　Ｎ型拡散層
１０２Ｌ　低抵抗Ｎ型拡散層
１０２Ｈ　高抵抗Ｎ型拡散層
１０３　耐エッチング膜
１０４　開口
１０５ａ　テクスチャ構造形成領域
１０５ｂ　電極形成領域
１０６　凹部
１０９　反射防止膜
１１０　Ｐ＋層
１１１　グリッド電極
１１２　接合部分
１１３　バス電極
１２１　裏側電極
１２２　裏側集電電極
２００Ａ，２００Ｂ，２００Ｃ　レーザ加工装置
２０１　ステージ
２０３　レーザ発振部
２０４　レーザ光
２０５　反射鏡
２０６　ビームスプリッタ
２０７　アパーチャ
２０８　縮小光学系
２１１，２１３　ガルバノミラー
２１２　Ｘ軸方向
２１４　Ｙ軸方向
２２１　ホログラフィック光学素子
２２２　集光レンズ
　以下に添付図面を参照して、この発明にかかる光起電力装置とその製造方法の好適な実施の形態を詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる光電変換装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
実施の形態１．
　最初に、この発明による実施の形態１の光起電力装置の構成を説明する前に、一般的な光起電力装置の全体構成の概要について説明する。図１－１～図１－３は、一般的な光起電力装置の全体構成の一例を模式的に示す図であり、図１－１は光起電力装置の上面図であり、図１－２は光起電力装置の裏面図であり、図１－３は図１－２のＡ－Ａ断面図である。光起電力装置１００は、半導体基板としてのＰ型シリコン基板１０１と、このＰ型シリコン基板１０１の一方の主面（受光面）側の表面に形成されるＮ型の不純物を拡散させたＮ型拡散層１０２と、他方の主面（裏面）側の表面に形成されるシリコン基板１０１よりも高濃度にＰ型の不純物を含んだＰ＋層１１０と、を含む光電変換層を備える。また、光起電力装置１００は、光電変換層の受光面への入射光の反射を防止する反射防止膜１０９と、光電変換層で発電された電気を局所的に集電するために受光面に設けられる銀などからなるグリッド電極１１１と、グリッド電極１１１で集電された電気を取り出すためにグリッド電極１１１にほぼ直交して設けられる銀などからなるバス電極１１３と、光電変換層で発電された電気の取り出しと入射光の反射を目的としてＰ型シリコン基板１０１の裏面のほぼ全面に設けられたアルミニウムなどからなる裏側電極１２１と、この裏側電極１２１に生じた電気を集電する銀などからなる裏側集電電極１２２と、を備える。
　つぎに、この実施の形態１の特徴となる部分について説明する。図２は、図１－１～図１－３に示される光起電力装置のグリッド電極周辺の一部を拡大して示す斜視図であり、図３は、図２のＢ－Ｂ断面図である。なお、これらの図２と図３は、この図１－１～図１－３のグリッド電極１１１周辺を切出した状態を示す図である。
　これらの図２と図３に示されるように、光起電力装置１００の受光面側は、所定の間隔の凹部１０６を有するテクスチャ構造が形成されたテクスチャ構造形成領域１０５ａと、光起電力装置１００のグリッド電極１１１などの光入射側電極が形成される電極形成領域１０５ｂと、を有する。
　テクスチャ構造形成領域１０５ａは、Ｎ型の不純物が高濃度に拡散された低抵抗Ｎ型拡散層１０２Ｌと、低抵抗Ｎ型拡散層１０２Ｌよりも抵抗が高くなるようにＮ型の不純物が低濃度に拡散された高抵抗Ｎ型拡散層１０２Ｈと、を有する。より具体的には、テクスチャ構造形成領域１０５ａは、低抵抗Ｎ型拡散層１０２Ｌ中に、低抵抗Ｎ型拡散層１０２Ｌの上面からシリコン基板１０１に到達するように所定の間隔で形成された凹部１０６を有し、凹部１０６が形成されないシリコン基板１０１の表面部分に相当する部分には、低抵抗Ｎ型拡散層１０２Ｌが概網目状に残され、凹部１０６の内面から所定の深さには、高抵抗Ｎ型拡散層１０２Ｈが形成される。この凹部１０６の直径は、隣接する凹部１０６同士の中心間の距離よりも小さいものとする。また、電極形成領域１０５ｂでは、グリッド電極１１１などの光入射側電極は低抵抗Ｎ型拡散層１０２Ｌ上に接合部分１１２を介して形成されている。これによって、テクスチャ構造形成領域１０５ａ内の低抵抗Ｎ型拡散層１０２Ｌが概網目状に残存した部分と電極形成領域１０５ｂは連続的につながっている。なお、低抵抗Ｎ型拡散層１０２Ｌと高抵抗Ｎ型拡散層１０２Ｈの面抵抗（シート抵抗）については、後述する。また、シリコン基板１０１の受光面と裏面の構造は、図１－１～図１－３で説明したものと同様であるので、その説明を省略する。
　ここで、この実施の形態１の光起電力装置１００と従来の光起電力装置との違いについて説明する。図４－１は、この実施の形態１による光起電力装置のグリッド電極周辺の構造の一例を示す断面図であり、図４－２は、従来の光起電力装置のグリッド電極周辺の構造の一例を示す図である。なお、従来の光起電力装置において、この実施の形態１と同一の構成要素に対しては、同一の符号を付している。
　図４－２に示されるように、従来の光起電力装置１００Ａでは、受光面側の電極形成領域１０５ｂのシリコン基板１０１の表面にのみ、低抵抗Ｎ型拡散層１０２Ｌが形成されており、テクスチャ構造形成領域１０５ａの表面にはすべて高抵抗Ｎ型拡散層１０２Ｈが形成されている。また、このテクスチャ構造形成領域１０５ａにおけるシリコン基板１０１の表面（上面）の位置は、凹部１０６を形成したことによって電極形成領域１０５ｂのシリコン基板１０１の表面（上面）の位置に比べて後退している。このような構造としているのは、低抵抗Ｎ型拡散層１０２Ｌ、すなわち高濃度に不純物が拡散された領域は、光電変換特性が著しく悪く、その部分で入射した太陽光を有効に利用できないために、太陽光が入射する領域には光電変換特性の良好な不純物濃度が低い高抵抗Ｎ型拡散層１０２Ｈを形成した方がよいからである。しかし、高抵抗Ｎ型拡散層１０２Ｈは、光電変換特性は良好であるが、その高い抵抗によって発生した光電流が熱になってしまう抵抗ロスが大きくなるために、隣接するグリッド電極１１１の間隔を狭くしなければならなかった。このグリッド電極１１１の間隔を狭く配置することは、グリッド電極１１１の設置面積の増加を意味し、シリコン基板１０１内部へ入射する入射光に対して影となってしまい、光電変換効率を低下させてしまっていた。
　これに対して、この実施の形態１の光起電力装置１００では、図２、図３および図４－１に示されるように、シリコン基板１０１の受光面側に低抵抗Ｎ型拡散層１０２Ｌを残すように所定の間隔の凹部１０６を設け、また、この凹部１０６の表面から所定の深さの範囲に高抵抗Ｎ型拡散層１０２Ｈを設ける構造とした。凹部１０６によって、入射する太陽光の反射率を低減させ、凹部１０６内の高抵抗Ｎ型拡散層１０２Ｈで入射した太陽光を効率的に光電流に変換することができる。さらに、太陽光の入射によって生成された光電流は、シリコン基板１０１の表面に残された概網目状の低抵抗Ｎ型拡散層１０２Ｌを通って、グリッド電極１１１に流れるので、光電流の抵抗による損失を低減することができる。また、低抵抗Ｎ型拡散層１０２Ｌを介してグリッド電極１１１まで光電流を運ぶようにしたので、グリッド電極１１１の間隔を図４－２の従来例に比して長く取ることができる。これに伴って、グリッド電極１１１のシリコン基板１０１内部へ入射する光に対する影の面積を従来例に比して減少することができ光電変換効率を上昇させることができる。
　つぎに、このような構造の光起電力装置１００の製造方法について説明する。図５－１～図５－９は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す斜視図であり、図６－１～図６－９は、それぞれ図５－１～図５－９のＢ－Ｂ断面図である。なお、以下に示すサイズは一例である。
　まず、シリコン基板１０１を用意する（図５－１、図６－１）。ここでは、民生用光起電力装置向けとして最も多く使用されているＰ型多結晶シリコン基板を使用するものとする。このシリコン基板１０１は、多結晶シリコンインゴットからマルチワイヤソーでスライスし、酸またはアルカリ溶液を用いたウェットエッチングでスライス時のダメージを除去して製造する。ダメージ除去後のシリコン基板１０１厚みは２５０μｍであり、寸法は１５０ｍｍ×１５０ｍｍである。
　ついで、ダメージ除去後のシリコン基板１０１を熱酸化炉へ投入し、Ｎ型の不純物としてのリン（Ｐ）の雰囲気下で加熱し、シリコン基板１０１表面にリンを高濃度に拡散させ、低抵抗Ｎ型拡散層１０２Ｌを形成する（図５－２、図６－２）。ここではリン雰囲気の形成にオキシ塩化リン（ＰＯＣｌ3）を用いて、８４０℃で拡散させる。
　その後、一方の主面上に形成した低抵抗Ｎ型拡散層１０２Ｌ上に、耐エッチング性を有する膜（以下、耐エッチング膜という）１０３を形成する（図５－３、図６－３）。この耐エッチング膜１０３として、窒化シリコン膜（以下、ＳｉＮ膜という）、酸化シリコン（ＳｉＯ2、ＳｉＯ）膜、酸化窒化シリコン（ＳｉＯＮ）膜、アモルファスシリコン（а－Ｓｉ）膜、ダイアモンドライクカーボン膜、樹脂膜などを用いることができる。ここでは、耐エッチング膜１０３として、プラズマＣＶＤ（Chemical　Vapor　Deposition）法によって形成した膜厚２４０ｎｍのＳｉＮ膜を用いる。なお、膜厚は２４０ｎｍとしたが、テクスチャ・エッチング時のエッチング条件と、後工程でのＳｉＮ膜の除去性から適切な膜厚を選択することができる。
　ついで、耐エッチング膜１０３上のテクスチャ構造形成領域１０５ａに、開口１０４を形成する（図５－３、図６－３）。テクスチャ構造を形成せず、光起電力装置１００の光入射側電極を形成しようとする電極形成領域１０５ｂには、開口１０４は形成しない。開口１０４の形成は、半導体プロセスで用いられるフォトリソグラフィによる方法やレーザ照射による方法などを用いることができる。なお、レーザ照射による方法は、フォトリソグラフィ技術によって形成する場合に必要となるレジスト塗布、露光・現像、エッチング、レジスト除去という複雑な工程が不要で、レーザを照射するのみで開口１０４を形成でき工程を簡略化できるメリットがある。
　図７は、開口を形成するレーザ加工装置の構成の一例を模式的に示す図である。このレーザ加工装置２００Ａは、シリコン基板１０１などの加工対象を載置するステージ２０１と、レーザ光２０４を出力するレーザ発振部２０３と、レーザ光２０４を反射させながら光路に導く反射鏡２０５と、レーザ光２０４を複数のレーザ光に分離するビームスプリッタ２０６と、ビーム形状を所定の形状にするアパーチャ２０７と、アパーチャ２０７を通過したレーザ光２０４を縮小して加工対象に照射する縮小光学系２０８と、を備える。
　このようなレーザ加工装置２００Ａにおいて、レーザ発振部２０３から出力されるレーザ光２０４は、反射鏡２０５で光路が変更された後、ビームスプリッタ２０６で拡大されてアパーチャ２０７に入射され、アパーチャ２０７を通過後、縮小光学系２０８で耐エッチング膜１０３上の所定の位置に照射される。この結果、シリコン基板１０１上に形成された耐エッチング膜１０３に複数の微細孔である開口１０４が開けられ、下地のシリコン基板１０１（低抵抗Ｎ型拡散層１０２Ｌ）の表面が露出する。
　ここで、レーザ発振部２０３として、Ｎｄ：ＹＡＧ（Yttrium　Aluminum　Garnet）レーザと３倍高調波発生器を組み合わせたものを使用する。これによって、レーザ光の波長が３５５ｎｍとなり、ＳｉＮ膜が吸収可能な波長となる。また、光学系の焦点深度は、１０μｍ以上に設定している。またＳｉＮ膜を除去した上でさらに下地のシリコン基板１０１に窪みを施すことができるレーザの強度を選ぶことで、より窪み深さと窪み径の比を大きくでき、光の閉じ込め効果を大きくすることができる。実験によって、０．４Ｊ／ｃｍ2以上でＳｉＮ膜に開口が可能で、２Ｊ／ｃｍ2以上で下地のシリコン基板１０１に窪みを施せることが明らかとなった。したがって、ここでは３Ｊ／ｃｍ2のレーザ光強度を使用している。なお、レーザ光源としてＮｄ：ＹＡＧレーザの３倍高調波を用いたが、レーザ光によるシリコン基板１０１へのダメージをテクスチャ・エッチング深さ以内となる４μｍ以内に抑えることのできる７００ｎｍより短い波長のレーザ光を出力することができるレーザ光源であれば、他のレーザ光源を用いることもできる。
　また、上記のレーザ加工装置２００Ａでのアパーチャ２０７としては、金属板に開口を施したものを使用している。アパーチャ２０７を通過したレーザ光２０４は縮小されて加工対象に照射されるため、アパーチャ２０７の開口パターンは比較的大きくてもよい。したがって、アパーチャ２０７として、金属板にウェットエッチングまたはサンドブラストを用いて開口したものを使用してもよい。また、ガラス板にクロム膜等の薄膜金属パターンを形成したガラスマスクもアパーチャ２０７として使用可能である。ただし、この場合にはガラスの透過率と金属薄膜の耐性に留意する必要がある。
　ついで、耐エッチング膜１０３に開けた開口１０４を通して、低抵抗Ｎ型拡散層１０２Ｌを含むシリコン基板１０１の表面付近をエッチングして、凹部１０６を形成する（図５－５、図６－５）。このエッチングは、微細な開口１０４を通してシリコン基板１０１をエッチングするため、シリコン基板１０１の表面には微細な開口１０４を中心として、その同心位置に凹部１０６が形成される。混酸系のエッチング液によってエッチングを行うと、シリコン基板１０１表面の結晶面方位に影響されずに均一なテクスチャが形成され、表面反射損失の少ない光起電力装置１００を製造できる。ここでは、エッチング液としてフッ酸と硝酸の混合液を用いる。混合比はフッ酸１：硝酸２０：水１０である。なお、エッチング液の混合比は所望のエッチング速度、エッチング形状により適切な混合比に変更可能である。また、このエッチングによって形成される凹部１０６の表面のうち、基板表面側では、低抵抗Ｎ型拡散層１０２Ｌが形成されているが、それよりも深い領域では、不純物が導入されていない。
　さらに、このエッチングによって凹部１０６を形成する際に、従来は図４－２に示されるように、光入射面側の低抵抗Ｎ型拡散層１０２Ｌをほぼ全て除去してしまっていたが、ここでは図５－５と図６－５に示されるように隣接する凹部１０６間の低抵抗Ｎ型拡散層１０２Ｌを意図的に残すことで、光入射面で発生した光電流を低抵抗な電流パスである低抵抗Ｎ型拡散層１０２Ｌを通して光入射側電極（グリッド電極１１１）に導くようにしている。
　ついで、フッ酸などを用いて耐エッチング膜１０３を除去した後（図５－６、図６－６）、シリコン基板１０１を熱酸化炉へ再度投入し、オキシ塩化リン（ＰＯＣｌ3）蒸気の存在下で加熱して、凹部１０６の表面にリンを低濃度に拡散させた高抵抗Ｎ型拡散層１０２Ｈを形成する（図５－７、図６－７）。このときの拡散温度は８４０℃とする。ここで、電極形成領域１０５ｂは、エッチング時に低抵抗Ｎ型拡散層１０２Ｌが残っていた部分であるため、その上から再度低濃度な拡散を行っても抵抗は低いままである。また、テクスチャ構造形成領域１０５ａの凹部１０６の内面は、エッチング時に低抵抗Ｎ型拡散層１０２Ｌが除去された状態になっているが、この拡散処理によって、高抵抗Ｎ型拡散層１０２Ｈが形成される。
　なお、低抵抗Ｎ型拡散層１０２Ｌのシート抵抗は低ければ低いほど電極とのコンタクト性は良好となり、また、グリッド電極１１１の配置間隔を広く取ることができ、グリッド電極１１１の配置によるシリコン基板１０１への影の影響を抑制することができる。しかし、低抵抗化するには拡散時の加熱時間を長くするか、あるいは加熱温度を高くする必要があり、これらの処理は多結晶シリコン（シリコン基板１０１）の品質の低下を引き起こす原因となる。このように、低抵抗Ｎ型拡散層１０２Ｌの低抵抗化とシリコン基板１０１の品質とはトレードオフの関係にあるので、製造される光起電力装置１００に求められる特性に応じた低抵抗Ｎ型拡散層１０２Ｌのシート抵抗値となるような条件でシリコン基板１０１の加熱処理を行う必要がある。一般的には、低抵抗Ｎ型拡散層１０２Ｌの表面シート抵抗は３０Ω／□以上６０Ω／□未満であることが望ましいが、量産性も考慮した場合には、好ましくは４５Ω／□以上５５Ω／□未満となる。また、一般的には、高抵抗Ｎ型拡散層１０２Ｈの表面シート抵抗は６０Ω／□以上１５０Ω／□未満であることが望ましいが、量産時の特性の安定性を考慮すると、好ましくは７０Ω／□以上１００Ω／□未満となる。
　ついで、オキシ塩化リン（ＰＯＣｌ3）蒸気の存在下で加熱してできたリンガラス層をフッ酸溶液中で除去する。その後、プラズマＣＶＤ法によりセル表面にＳｉＮ膜などからなる反射防止膜１０９を形成する（図５－８、図６－８）。この反射防止膜１０９の膜厚および屈折率は、光反射を最も抑制する値に設定される。なお、屈折率の異なる２層以上の膜を積層してもよい。またスパッタ法など異なる成膜方法により形成してもよい。
　その後、シリコン基板１０１の表面と裏面にそれぞれ表面電極（グリッド電極１１１、バス電極１１３）と、裏面電極（裏側電極１２１、裏側集電電極１２２）を形成する（図５－９、図６－９）。ここではまず、裏側電極１２１としてアルミニウムを混入したペーストを全面にスクリーン印刷にて形成する。つぎに、グリッド電極１１１（バス電極１１３）として銀を混入したペーストを櫛形にスクリーン印刷にて形成する。そして、焼成処理を実施する。なお、グリッド電極１１１の基となるペーストは、電極形成領域１０５ｂ上に形成される。また、焼成処理は、大気雰囲気中、７６０℃で実施する。このとき、グリッド電極１１１は、接合部分１１２において、反射防止膜１０９を突き抜け低抵抗Ｎ型拡散層１０２Ｌとコンタクトする。これによって、低抵抗Ｎ型拡散層１０２Ｌは上部電極（グリッド電極１１１、バス電極１１３）と良好な抵抗性接合を得ることができる。また、焼成によって裏側電極１２１のアルミニウムがシリコン基板１０１へと拡散し、シリコン基板１０１の裏面から所定の範囲にＰ＋層１１０が形成される。以上のようにして、光起電力装置１００が作製される。
　なお、上述した図５－４と図６－４で、テクスチャ構造形成領域１０５ａの耐エッチング膜１０３に開口１０４を形成する際に、三角格子点上に設けてもよいし、四角格子点上に設けてもよい。図８－１は、三角格子点上に開口を設けた場合のテクスチャ・エッチング後の表面形状を模式的に示す図であり、図８－２は、四角格子点上に開口を設けた場合のテクスチャ・エッチング後の表面形状を模式的に示す図である。
　図８－１に示されるように、三角格子点上に開口１０４を設け、テクスチャ・エッチングを行った場合には、凹部１０６を形成しない概平坦な部分（平坦部）１３０の割合は約９％程度となり、光起電力装置１００の光入射面に入射する太陽光の９０％以上はエッチングで形成された窪み（凹部１０６）に入射することになるので、光を有効利用することができる。
　一方、図８－２に示されるように、四角格子点上に開口１０４を設け、テクスチャ・エッチングを行った場合には、凹部１０６を形成しない平坦部１３０の割合は２１％を越えてしまう。そのため、光の有効利用の観点からは、三角格子点上に凹部１０６を形成する場合に比して劣る。しかし、三角格子点を形成する場合よりも少ない開口点数で済むため、量産化の観点からは優れている。以上より、三角格子点上に開口を設けるか、四角格子点上に開口を設けるかは、製造する光起電力装置に求められる性能／コスト比で判断することになる。
　この実施の形態１によれば、太陽光の受光面側の表面から所定の深さの範囲に抵抗の低い低抵抗Ｎ型拡散層１０２Ｌを設け、テクスチャ構造形成領域１０５ａに所定の間隔で凹部１０６を設け、この凹部１０６の内面に抵抗の高い高抵抗Ｎ型拡散層１０２Ｈを形成したので、受光面側に櫛型のグリッド電極１１１を形成する際に、効率的に光起電力装置１００内に入射した光を光電流に変換するとともに、生成した光電流が抵抗の低い低抵抗Ｎ型拡散層１０２Ｌを介してグリッド電極１１１まで運ばれる。つまり、高抵抗Ｎ型拡散層１０２Ｈを通る場合に比して、抵抗ロスが抑制されるので、受光面側に形成するグリッド電極１１１の間隔を従来の構造の光起電力装置１００に比して広げることができるという効果を有する。また、従来と同じ寸法（面積）の光起電力装置と比較した場合に、光電変換効率が優れているので、エネルギ効率がよく、省エネルギ効果を有する。
実施の形態２．
　実施の形態１の説明では、図５－７と図６－７で高抵抗Ｎ型拡散層１０２Ｈを凹部１０６内に形成した後、低抵抗Ｎ型拡散層１０２Ｌと高抵抗Ｎ型拡散層１０２Ｈ上のリンガラス層をフッ酸溶液で除去したが、低抵抗Ｎ型拡散層１０２Ｌと高抵抗Ｎ型拡散層１０２Ｈの極最表面をたとえばフッ酸と硝酸の混合液によってエッチングしてもよい。なお、その他の処理工程は、実施の形態１で説明したものと同様であるので、その説明を省略する。
　この実施の形態２によれば、低抵抗Ｎ型拡散層１０２Ｌと高抵抗Ｎ型拡散層１０２Ｈの上のリンガラス層エッチング後に、これら拡散層１０２Ｌ，１０２Ｈの最表面をフッ酸と硝酸の混合液などの混酸でエッチングするようにしたので、Ｎ型拡散層におけるキャリア再結合速度を抑えることができるという効果を有する。
実施の形態３．
　この実施の形態３では、実施の形態１とは異なる方法で開口を形成する場合について説明する。図９は、実施の形態３で開口の形成に使用されるレーザ加工装置の構成の一例を示す図である。このレーザ加工装置２００Ｂは、シリコン基板１０１などの加工対象を載置するステージ２０１と、レーザ光２０４を出力するレーザ発振部２０３と、ステージ２０１とレーザ発振部２０３との間に配置され、レーザ光２０４をＸ軸方向２１２に走査しながら光路に導く第１のガルバノミラー２１１と、第１のガルバノミラー２１１で反射したレーザ光２０４をＹ軸方向２１４に走査しながら光路に導く第２のガルバノミラー２１３と、を備える。
　このような構成のレーザ加工装置２００Ｂでは、第１と第２のガルバノミラー２１１，２１３を走査することによって、スポット状に集光したレーザ光２０４をシリコン基板１０１上の耐エッチング膜１０３の所定の位置に照射して開口１０４を形成する。このように、第１のガルバノミラー２１１を回動させてＸ軸方向２１２にレーザ光２０４を走査し、第２のガルバノミラー２１３を回動させてＹ軸方向２１４にレーザ光２０４を走査することによって、シリコン基板１０１の全域にわたり、高速で開口１０４を開けることができる。具体的には、繰り返し周波数５００ｋＨｚのレーザ光を用いて、１５μｍピッチで１走査線あたり１０，０００個の開口１０４を開ける場合には、第１のガルバノミラー２１１のＸ軸方向２１２の走査周波数を５０Ｈｚに設定すればよい。一方、三角格子上の最密配置に開口するためには走査線のＹ軸方向２１４の間隔は１３μｍに設定する必要があるため、シリコン基板１０１面上でのＹ軸方向２１４の走査速度を０．６５ｍｍ／秒とする。このようにして、耐エッチング膜１０３に１５μｍピッチの最密配置で直径５μｍの開口１０４を開けることができる。
　この実施の形態３によれば、レーザ光２０４を第１と第２のガルバノミラー２１１，２１３を用いて加工対象である耐エッチング膜１０３上の表面を走査して照射することができるので、多点照射でなくても、高速に開口１０４を設けることができるという効果を有する。
実施の形態４．
　この実施の形態４では、実施の形態１とは異なる方法で開口を形成する場合について説明する。図１０は、実施の形態４で開口の形成に使用されるレーザ加工装置の構成の一例を示す図である。このレーザ加工装置２００Ｃは、シリコン基板１０１などの加工対象を載置するステージ２０１と、レーザ光２０４を出力するレーザ発振部２０３と、レーザ光２０４を反射して光路に導く反射鏡２０５と、ホログラフィック光学素子２２１と、集光レンズ２２２と、を備える。
　このレーザ加工装置２００Ｃでは、レーザ発振部２０３から出力され、反射鏡２０５で導かれてホログラフィック光学素子２２１に入射した１本のレーザ光２０４を、光の干渉効果と集光レンズ２２２によって、所望の間隔で数１００点同時に加工対象上に照射することができる。そして、この同時照射できるレーザ光２０４をシリコン基板１０１の耐エッチング膜１０３上に走査しながら照射することで、図７や図９のレーザ加工装置２００Ａ，２００Ｂを用いる場合に比して開口１０４を形成する加工時間を大幅に短縮することができる。
　このように、ホログラフィック光学素子２２１を用いたレーザ加工装置２００Ｃを用いることによって、シリコン基板１０１の全域にわたり、極めて高速に開口１０４を形成することができる。具体的には、繰り返し周波数２０ｋＨｚのレーザ光を用いることで、１５０ｍｍ角のシリコン基板１０１全面の加工には数１０秒で十分であり、このようにして耐エッチング膜１０３に約１５μｍピッチの最密配置で直径約５μｍの開口１０４を開けることができる。
　この実施の形態４によれば、ホログラフィック光学素子２２１を用いて１ショットのレーザパルスで複数個の開口１０４を耐エッチング膜１０３に開けることができるので、加工のスループットが飛躍的に向上するという効果を有する。
　なお、実施の形態１～４では、シリコン基板１０１としてＰ型のシリコン基板１０１を用いる場合を説明したが、Ｎ型のシリコン基板１０１を用いてＰ型拡散層を形成する逆の導電型の光起電力装置１００においても同様の効果を奏する。また基板として多結晶シリコンを用いたが、単結晶シリコン基板を用いても同様の効果を有する。さらに、ここでは基板厚を２５０μｍとしたが、自己保持できる、たとえば５０μｍ程度まで薄型化した基板を用いることもできる。また、寸法も１５０ｍｍ×１５０ｍｍと記述したが、これは一例であり、それより大きくてもまたは小さくても同様の効果が得られる。さらに、基板としてシリコン基板を例に挙げて説明したが、シリコン基板に限らず、半導体基板全般に上記した実施の形態１～４を適用することができる。
　以上のように、この発明にかかる光起電力装置は、太陽光を用いて発電を行う太陽電池に有用である。

Claims (12)

  1. 　第１の導電型の半導体基板と、
    　前記半導体基板の光の入射面側に形成される第２の導電型の不純物が第１の濃度で拡散された第１の拡散層と、
    　前記第１の拡散層上に形成される櫛状のグリッド電極と前記グリッド電極間を結ぶバス電極と、
    　前記半導体基板の光の入射面に対向する裏面に形成される第１の導電型からなる第２の拡散層と、
    　前記第２の拡散層上に形成される裏面電極と、
    　を備える光起電力装置において、
    　前記第１の拡散層の上面から前記半導体基板に到達するように、所定の間隔で設けられた凹部を有し、
    　隣接する前記凹部間の領域の上面は、前記第１の拡散層を含み、
    　前記凹部の形成面から所定の深さの範囲には、第２の導電型の不純物が前記第１の濃度よりも低い第２の濃度で拡散された第３の拡散層が形成されていることを特徴とする光起電力装置。
  2. 　前記凹部は、三角格子点上または四角格子点上に形成されることを特徴とする請求項１に記載の光起電力装置。
  3. 　前記第１の拡散層のシート抵抗は、３０Ω／□以上６０Ω／□未満であり、
    　前記第３の拡散層のシート抵抗は、６０Ω／□以上１５０Ω／□未満であることを特徴とする請求項１に記載の光起電力装置。
  4. 　前記凹部の直径は、隣接する前記凹部同士の中心間の距離よりも小さいことを特徴とする請求項１に記載の光起電力装置。
  5. 　第１の導電型の半導体基板の光の入射面側に第２の導電型の不純物を拡散して、第１の濃度の第１の拡散層を形成する第１の拡散層形成工程と、
    　前記第１の拡散層上に耐エッチング性を有する耐エッチング膜を形成する耐エッチング膜形成工程と、
    　前記耐エッチング膜上の所定の位置に微細孔を形成し、前記第１の拡散層を露出させる微細孔形成工程と、
    　前記第１の拡散層の露出位置を中心に、前記第１の拡散層と前記半導体基板とをエッチングして凹部を形成する凹部形成工程と、
    　前記凹部を形成する面に、前記第１の濃度よりも低い第２の濃度の第２の導電型の不純物を拡散して、第２の拡散層を形成する第２の拡散層形成工程と、
    　を含むことを特徴とする光起電力装置の製造方法。
  6. 　前記凹部形成工程では、隣接する前記微細孔間の前記第１の拡散層が残存する条件でエッチングを行うことを特徴とする請求項５に記載の光起電力装置の製造方法。
  7. 　前記微細孔形成工程では、前記耐エッチング膜が吸収する波長のレーザ光を用いて微細孔の形成処理を行うことを特徴とする請求項５に記載の光起電力装置の製造方法。
  8. 　前記耐エッチング膜形成工程で、前記耐エッチング膜としてＳｉＮ膜を形成し、
    　前記微細孔形成工程では、波長が７００ｎｍ以下のレーザ光を用いることを特徴とする請求項７に記載の光起電力装置の製造方法。
  9. 　前記微細孔形成工程では、前記レーザ光の一部をマスクにより遮光して、前記耐エッチング膜に同時に複数の前記微細孔を開けることを特徴とする請求項７に記載の光起電力装置の製造方法。
  10. 　前記微細孔形成工程では、ガルバノミラーを用いて前記レーザ光を前記耐エッチング膜上で走査させて、複数の前記微細孔を開けることを特徴とする請求項７に記載の光起電力装置の製造方法。
  11. 　前記微細孔形成工程では、ホログラフィック光学素子を用いて前記レーザ光を前記耐エッチング膜上で走査させて、複数の前記微細孔を開けることを特徴とする請求項７に記載の光起電力装置の製造方法。
  12. 　前記微細孔形成工程では、前記耐エッチング膜の三角格子点上または四角格子点上に前記微細孔を形成することを特徴とする請求項７に記載の光起電力装置の製造方法。
PCT/JP2008/055911 2008-03-27 2008-03-27 光起電力装置およびその製造方法 Ceased WO2009118861A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/JP2008/055911 WO2009118861A1 (ja) 2008-03-27 2008-03-27 光起電力装置およびその製造方法
US12/934,580 US20110036402A1 (en) 2008-03-27 2008-03-27 Photovoltaic power device and manufacturing method thereof
CN200880127894.3A CN101960617B (zh) 2008-03-27 2008-03-27 光电动势装置及其制造方法
JP2010505101A JPWO2009118861A1 (ja) 2008-03-27 2008-03-27 光起電力装置およびその製造方法
EP08739040A EP2259337A4 (en) 2008-03-27 2008-03-27 PHOTOVOLTAIC POWER DEVICE AND METHOD FOR THE PRODUCTION THEREOF
US14/315,209 US20140308775A1 (en) 2008-03-27 2014-06-25 Photovoltaic power device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/055911 WO2009118861A1 (ja) 2008-03-27 2008-03-27 光起電力装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/934,580 A-371-Of-International US20110036402A1 (en) 2008-03-27 2008-03-27 Photovoltaic power device and manufacturing method thereof
US14/315,209 Division US20140308775A1 (en) 2008-03-27 2014-06-25 Photovoltaic power device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
WO2009118861A1 true WO2009118861A1 (ja) 2009-10-01

Family

ID=41113102

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/055911 Ceased WO2009118861A1 (ja) 2008-03-27 2008-03-27 光起電力装置およびその製造方法

Country Status (5)

Country Link
US (2) US20110036402A1 (ja)
EP (1) EP2259337A4 (ja)
JP (1) JPWO2009118861A1 (ja)
CN (1) CN101960617B (ja)
WO (1) WO2009118861A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142210A (ja) * 2010-01-07 2011-07-21 Sharp Corp 太陽電池およびその製造方法
WO2011132340A1 (ja) * 2010-04-21 2011-10-27 三菱電機株式会社 低反射基板の製造方法、光起電力装置の製造方法、および光起電力装置
US20110284069A1 (en) * 2010-05-19 2011-11-24 Jinah Kim Solar cell and method for manufacturing the same
US20120118364A1 (en) * 2010-11-15 2012-05-17 Lg Electronics Inc. Solar cell
GB2486626A (en) * 2009-10-20 2012-06-27 Solar Group Pl Sp Z O O A solar cell and a method for manufacturing of a solar cell
JP2012204660A (ja) * 2011-03-25 2012-10-22 Mitsubishi Electric Corp 光起電力装置およびその製造方法、光起電力モジュール
JP2013511838A (ja) * 2009-11-18 2013-04-04 ソーラー ウィンド テクノロジーズ， インコーポレイテッド 光起電力セルの製造方法、それによって製造された光起電力セル、およびその用途
CN104505410A (zh) * 2014-12-31 2015-04-08 杭州士兰微电子股份有限公司 光电二极管、紫外探测器集成电路及其制造方法
KR101757877B1 (ko) * 2011-07-28 2017-07-14 엘지전자 주식회사 태양 전지 및 그의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2278632A4 (en) * 2008-04-30 2013-11-27 Mitsubishi Electric Corp PHOTOVOLTAIC ASSEMBLY AND METHOD FOR THE PRODUCTION THEREOF
WO2011001842A1 (en) * 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
CN102646750A (zh) * 2011-02-22 2012-08-22 中国科学院微电子研究所 一种硅基纳米柱阵列太阳能电池的制备方法
CN102646751A (zh) * 2011-02-22 2012-08-22 中国科学院微电子研究所 具有超低纳米减反结构准黑硅高效太阳能电池的制备方法
US9018517B2 (en) 2011-11-07 2015-04-28 International Business Machines Corporation Silicon heterojunction photovoltaic device with wide band gap emitter
WO2013098955A1 (ja) * 2011-12-27 2013-07-04 三洋電機株式会社 太陽電池及びその製造方法
KR101921738B1 (ko) * 2012-06-26 2018-11-23 엘지전자 주식회사 태양 전지
CN114300581B (zh) * 2021-12-31 2024-05-17 北海惠科半导体科技有限公司 光敏元件的制备方法及半导体器件
CN118039720B (zh) * 2024-04-15 2024-06-21 常州凝耀新材料有限公司 一种绝缘型高反射的光伏反光膜及其制备方法和在光伏中的应用

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60158678A (ja) * 1983-12-23 1985-08-20 ユニサーチ　リミテツド 太陽電池及びその製造方法
JPH05315629A (ja) * 1992-05-08 1993-11-26 Sharp Corp 太陽電池の製造方法
JPH09283779A (ja) * 1996-03-25 1997-10-31 Hitachi Ltd 太陽電池
JPH1070296A (ja) 1996-08-27 1998-03-10 Sharp Corp 太陽電池及びその製造方法
JPH11508088A (ja) * 1995-06-21 1999-07-13 フラウンホファー．ゲゼルシャフト．ツール．フォルデンウング．デール．アンゲヴァンドテン．フォルシュング．エー．ファウ 表面織目模様の放射層を有する太陽電池
JP2002217430A (ja) * 2001-01-03 2002-08-02 Samsung Sdi Co Ltd Ｐｎ接合太陽電池
JP2003309276A (ja) 2002-04-16 2003-10-31 Sharp Corp 基板の表面加工方法及び太陽電池
JP2005116559A (ja) 2003-10-02 2005-04-28 Sharp Corp 太陽電池の製造方法
JP2005123447A (ja) * 2003-10-17 2005-05-12 Shin Etsu Handotai Co Ltd 太陽電池及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772456B2 (ja) * 1997-04-23 2006-05-10 三菱電機株式会社 太陽電池及びその製造方法、半導体製造装置
US6833911B2 (en) * 1999-10-08 2004-12-21 Identification Dynamics, Inc. Method and apparatus for reading firearm microstamping
KR100378016B1 (ko) * 2001-01-03 2003-03-29 삼성에스디아이 주식회사 태양 전지용 반도체 기판의 텍스처링 방법
JPWO2004064167A1 (ja) * 2003-01-10 2006-05-18 株式会社カネカ 透光性薄膜太陽電池モジュールおよびその製造方法
US7144751B2 (en) * 2004-02-05 2006-12-05 Advent Solar, Inc. Back-contact solar cells and methods for fabrication
EP1730788A1 (en) * 2004-02-24 2006-12-13 BP Corporation North America Inc. Process for manufacturing photovoltaic cells
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2006310368A (ja) * 2005-04-26 2006-11-09 Shin Etsu Handotai Co Ltd 太陽電池の製造方法及び太陽電池
US8222516B2 (en) * 2008-02-20 2012-07-17 Sunpower Corporation Front contact solar cell with formed emitter

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60158678A (ja) * 1983-12-23 1985-08-20 ユニサーチ　リミテツド 太陽電池及びその製造方法
JPH05315629A (ja) * 1992-05-08 1993-11-26 Sharp Corp 太陽電池の製造方法
JPH11508088A (ja) * 1995-06-21 1999-07-13 フラウンホファー．ゲゼルシャフト．ツール．フォルデンウング．デール．アンゲヴァンドテン．フォルシュング．エー．ファウ 表面織目模様の放射層を有する太陽電池
JPH09283779A (ja) * 1996-03-25 1997-10-31 Hitachi Ltd 太陽電池
JPH1070296A (ja) 1996-08-27 1998-03-10 Sharp Corp 太陽電池及びその製造方法
JP2002217430A (ja) * 2001-01-03 2002-08-02 Samsung Sdi Co Ltd Ｐｎ接合太陽電池
JP2003309276A (ja) 2002-04-16 2003-10-31 Sharp Corp 基板の表面加工方法及び太陽電池
JP2005116559A (ja) 2003-10-02 2005-04-28 Sharp Corp 太陽電池の製造方法
JP2005123447A (ja) * 2003-10-17 2005-05-12 Shin Etsu Handotai Co Ltd 太陽電池及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2259337A4

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2486626A (en) * 2009-10-20 2012-06-27 Solar Group Pl Sp Z O O A solar cell and a method for manufacturing of a solar cell
GB2486626B (en) * 2009-10-20 2012-09-26 Solar Group Pl Sp Z O O A solar cell and a method for manufacturing of a solar cell
JP2013511838A (ja) * 2009-11-18 2013-04-04 ソーラー ウィンド テクノロジーズ， インコーポレイテッド 光起電力セルの製造方法、それによって製造された光起電力セル、およびその用途
JP2011142210A (ja) * 2010-01-07 2011-07-21 Sharp Corp 太陽電池およびその製造方法
WO2011132340A1 (ja) * 2010-04-21 2011-10-27 三菱電機株式会社 低反射基板の製造方法、光起電力装置の製造方法、および光起電力装置
JP5430751B2 (ja) * 2010-04-21 2014-03-05 三菱電機株式会社 低反射基板の製造方法、および光起電力装置の製造方法
US20110284069A1 (en) * 2010-05-19 2011-11-24 Jinah Kim Solar cell and method for manufacturing the same
US20120118364A1 (en) * 2010-11-15 2012-05-17 Lg Electronics Inc. Solar cell
JP2012204660A (ja) * 2011-03-25 2012-10-22 Mitsubishi Electric Corp 光起電力装置およびその製造方法、光起電力モジュール
KR101757877B1 (ko) * 2011-07-28 2017-07-14 엘지전자 주식회사 태양 전지 및 그의 제조 방법
CN104505410A (zh) * 2014-12-31 2015-04-08 杭州士兰微电子股份有限公司 光电二极管、紫外探测器集成电路及其制造方法

Also Published As

Publication number Publication date
US20140308775A1 (en) 2014-10-16
CN101960617A (zh) 2011-01-26
EP2259337A1 (en) 2010-12-08
JPWO2009118861A1 (ja) 2011-07-21
US20110036402A1 (en) 2011-02-17
CN101960617B (zh) 2014-06-11
EP2259337A4 (en) 2011-08-24

Similar Documents

Publication Publication Date Title
WO2009118861A1 (ja) 光起電力装置およびその製造方法
CN102017187B (zh) 光电动势装置及其制造方法
JP5361990B2 (ja) 基板の粗面化方法および光起電力装置の製造方法
US20130130430A1 (en) Spatially selective laser annealing applications in high-efficiency solar cells
US20120171804A1 (en) Patterning of silicon oxide layers using pulsed laser ablation
US20120178203A1 (en) Laser annealing for aluminum doping and formation of back-surface field in solar cell contacts
US20120225515A1 (en) Laser doping techniques for high-efficiency crystalline semiconductor solar cells
US8039396B2 (en) Method for manufacturing photovoltaic device
US20130164883A1 (en) Laser annealing applications in high-efficiency solar cells
KR20110097827A (ko) 깊은 홈 후측 콘택 광발전 태양 전지들
WO2010119512A1 (ja) 光起電力装置とその製造方法
JP2006080450A (ja) 太陽電池の製造方法
JP2008227070A (ja) 光起電力装置の製造方法
JP5777798B2 (ja) 太陽電池セルの製造方法
EP2819181A1 (en) Laser annealing applications in high-efficiency solar cells
JP5344872B2 (ja) 光起電力装置
JP2014239085A (ja) 太陽電池素子およびその製造方法
CN103400898B (zh) 光电动势装置的制造方法
JP2014110256A (ja) 太陽電池セルの製造方法および太陽電池セル
JP5213826B2 (ja) 光起電力装置の製造方法及び製造装置
JP2012023139A (ja) エッチング方法
JP2010157614A (ja) 光起電力装置の製造方法
JP2014112584A (ja) 太陽電池セルの製造方法および太陽電池セル
WO2009150741A1 (ja) 光起電力装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880127894.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08739040

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010505101

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2008739040

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12934580

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE