[go: up one dir, main page]

WO2002035609A1 - Procede de realisation d'un oxyde de grille forme sur substrat semi-conducteur - Google Patents

Procede de realisation d'un oxyde de grille forme sur substrat semi-conducteur Download PDF

Info

Publication number
WO2002035609A1
WO2002035609A1 PCT/FR2001/003189 FR0103189W WO0235609A1 WO 2002035609 A1 WO2002035609 A1 WO 2002035609A1 FR 0103189 W FR0103189 W FR 0103189W WO 0235609 A1 WO0235609 A1 WO 0235609A1
Authority
WO
WIPO (PCT)
Prior art keywords
ions
substrate
gate oxide
layer
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/FR2001/003189
Other languages
English (en)
Inventor
Michael Korwin-Pawlowski
Jean-Pierre Lazzari
Gilles Borsoni
Michel Froment
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Ion SA
Original Assignee
X Ion SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Ion SA filed Critical X Ion SA
Priority to AU2002210638A priority Critical patent/AU2002210638A1/en
Priority to EP01978532A priority patent/EP1328977A1/fr
Publication of WO2002035609A1 publication Critical patent/WO2002035609A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/033—Manufacture or treatment of data-storage electrodes comprising ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers

Definitions

  • the invention relates to a method for producing a gate oxide formed on a surface of a semiconductor substrate, in particular of a silicon substrate.
  • the invention applies to the field of microelectronics on a semiconductor substrate for the manufacture of integrated circuits and memories with very high integration density, and more specifically to electronic components integrated into such circuits or memories, such as diodes or transistors, which involve active interfaces between the substrate and insulating oxides.
  • a MOS-type transistor has a monocrystalline silicon substrate comprising two strongly n + doped zones, constituting two electrodes, the source and the drain, and surmounted by a gate, the lower part of which , close to the substrate, consists of an oxide layer forming the gate oxide.
  • the source, the drain and the grid form three poles.
  • the source and the drain are coated with metallic contact layers, completing the Metal - Oxide - Semiconductor structure (in short MOS) of the transistor.
  • the gate oxide is conventionally produced by thermal oxidation at high temperature, of the order of 900 to 1000 ° C.
  • the thickness of the gate oxide is more difficult to control: with a gate oxide of thickness approximately equal to 25 ⁇ , the control d
  • the thickness should be more precise than ⁇ 1.25 ⁇ , which is in fact the limit of what can be achieved industrially with current methods.
  • Another limitation comes from the defect rate per unit area of the gate oxide. This rate increases appreciably when the thickness of the oxide decreases due to the multiplication, in the grid oxide, of tiny holes (“pin holes” in English terminology) which form a short circuit between the grid and the canal.
  • IBD ion bombardment deposition under oxidizing conditions
  • refractory oxides deposited on channel 13, these oxides combine over time with silicon to form the silicide of the corresponding refractory metal.
  • This silicide formed just under the grid, greatly deteriorates the mobility of the channel.
  • the present invention aims in particular to allow the use of such refractory oxides without the components having to undergo the aforementioned drops in performance.
  • An oxide layer of structurally thinner thickness is provided on the surface of the silicon, hereinafter called “ultra thin layer”, without this layer exhibiting structural defects of the “pin-hole” type, the layer of oxide being formed of a layer of rigorously stoichiometric silica, hereinafter called “integral layer”, and a transient interface layer between the substrate and the integral layer.
  • the interface layer is of composite structure, comprising intermediate links.
  • the grid oxide layer of minimum thickness that can be obtained therefore includes this non-homogeneous sublayer.
  • the invention relates to a method capable of producing such a layer.
  • Rapid thermal oxidation (abbreviated RTO, initials of the English name “RAPID THERMAL OXIDATION” performs the oxidation of silicon in vertical quartz tubes, heated to high temperature, of the order of 800 ° C to 1100 ° C In these tubes, containers hold the silicon wafers, horizontal, and separated from each other by a few millimeters. Through these quartz tubes, oxidizing gases based on oxygen, but also catalysts, are circulated. for example based hydroxyl. This technology does not make it possible to make an oxide of thickness less than 25 A ° to 30 A 0 .
  • FIG. 1 Another technology implementing “thermal oxidation” uses, as illustrated in FIG. 1, a quartz container 200, in the form of a flat box, into which a single silicon wafer 202 is introduced, the face which must be treated. being turned towards the processing means through an airlock 201. After introduction of the silicon wafer, the airlock is closed, the gas 205 of the container 200 is purged and replaced by an oxidizing gas, for example oxygen.
  • an oxidizing gas for example oxygen.
  • the processing means consist of a high-power lamp 203 below a reflector 204.
  • a voltage is applied to the lamp 203, which induces a high power heat flow (arrows 206), which brings the surface of the wafer to a temperature which can reach 650 ° C. in a few seconds.
  • the transition interface between the silicon wafer and the “integral” silica layer that is to say strictly stoichiometric, exhibits defects in which there are trapped charges, which appreciably limits the dielectric performance of the oxide layer formed.
  • Soft oxidation techniques use the natural oxidation of silicon subjected to air. Indeed, a cleaned silicon surface then oxidizes spontaneously on contact with air. However, this spontaneous oxidation is extremely heterogeneous, and cannot be used industrially.
  • a third type of approach uses more aggressive methods of implanting oxygen ions into the material. However, in addition to the fact that the implantation of these ions significantly disturbs the surface of the crystal, it is difficult to control the depth of penetration of the ions. In addition to make it an oxidized surface, it is necessary to anneal the surface, which again poses the problems associated with temperature.
  • This technology consists in producing an oxygen plasma above the silicon surface. Collisions of ions with the surface cause activation and oxidation of the surface. The thicknesses obtained remain around 80 ⁇ .
  • another object of the invention is to implement a process for producing an oxide layer as thin as structurally possible which is perfectly controlled and in particular compatible with a layer of refractory oxide deposited on said layer d 'thin oxide.
  • the invention provides a method for producing a gate oxide on a semiconductor substrate of 1-0-0 orientation comprising a layer of integral silica and an interface layer on a substrate surface, the layers having substantially constant minimum thicknesses so that the gate oxide layer has an ultra thin thickness, that is to say substantially equal to 6 A.
  • Such a process consists in cleaning said substrate surface, in passivating this surface using a hydrogenation forming a monolayer of hydrogen, in producing under vacuum weakly and uniformly charged oxidizing ions, such as O 2+ or O 3+ , directing these ions towards said surface while controlling their charge, their density and their deceleration so that their speed is substantially zero in contact with said surface, so as to prevent any kinetic collision and causes r an opening of the Si-H pendant bonds at said surface with maximum saturation of the bonds opened by the oxidizing ions to form the oxide layer of minimum thickness.
  • oxidizing ions such as O 2+ or O 3+
  • An oxidizing residual gas advantageously makes it possible to fill all the valence bonds.
  • the process is self-stopping because as soon as the surface is oxidized, the reaction stops by itself due to the disappearance of the pendant hydrogen bonds, and the surface is then saturated with oxygen.
  • the hydrogenation can be carried out using a hydrofluoric acid and ammonium ion bath.
  • the passivation thus obtained is of the type used by the company BELL TELEPHONE Inc.
  • the silicon substrate is first cleaned by vacuum etching of the native oxide formed on the substrate. This cleaning can be carried out by a reactive ion etching type process, known to those skilled in the art (abbreviated RIE, initials of Reactive lonic Etching in English terminology).
  • the oxidizing ions are O 2+ or O 3+ ions
  • the source produces ions whose kinetic energy is a few keV / q (q being the number of charges per ion), generally from 1 to 20 keV / q, and the values of the extraction voltages are of the order a few kilovolts;
  • the density of the ion beam at the level of interaction with the substrate is between 10 14 and 10 17 ions / cm 2 .s; - the application of electric and / or magnetic fields direct the ions towards the substrate;
  • a fine selection of the ions in speed and in direction is carried out by filtering means of the bandpass or highpass type with an electric field, which selects the ions according to their kinetic energy, coupled to collimation means, which eliminate ions whose lateral velocity is greater than a certain threshold, constituted for example by a series of diaphragms of the order of a millimeter in diameter.
  • a device for controlling the uniformity of treatment of the ion substrate is placed in the reaction chamber;
  • the residual gas contains oxygen at a partial pressure ranging between 10 "9 to 10 " 5 Torr;
  • the silicon substrate is maintained under vacuum to receive a deposit of refractory oxide according to known methods.
  • FIG. 2 illustrates, as ideally shown without defect, the structure of an example of gate oxide according to the invention.
  • Such an oxide comprises, on a substrate 100 formed of monocrystalline silicon, a layer of integral oxide of stoichiometry Si02 101 coupled to a non-stoichiometric intermediate layer 102.
  • the intermediate layer constitutes a sub-stoichiometric interface composed of more or less complex Si bonds , SiO and Si0 2 , with charges on the silicon varying from +2 to +4, these bonds only involving silicon and oxygen.
  • This interface is therefore free of other compounds which would be the threshold of constraints which may favor the anchoring of electrical charges, capable of disturbing the operation of the transistors or other components.
  • the stoichiometric layer 101 and the interface 102 have minimum thicknesses, which are substantially constant. These thicknesses are respectively around 1.4 to 1.5 A for the interface layer, and around 6 A for the entire oxide layer composed of the interface and the stoichiometric layer 101.
  • a beam of highly decelerated O 3+ oxygen ions when approaching the surface of a silicon substrate with a crystallographic plane 1-0-0, on which
  • the surface must first be cleaned. Indeed, it must be ensured that before oxidation, there are no residues left, or totally or partially oxidized oxide on the surface.
  • a cleaning by vacuum etching of the native oxide formed on the substrate is carried out in this implementation example, by reactive ion etching, known to those skilled in the art (abbreviated RIE, initials of Reactive lonic Etching in Anglo-Saxon terminology).
  • RIE reactive ion etching
  • FIG. 3 shows, on an atomic scale, the hydrogen bonds on the surface of the silicon wafer 100 after hydrogenation. 0 The actual oxidation phase is then undertaken.
  • the O 3+ ions are generated by an ECR source with a kinetic energy of around ten keV / q (q being the number of charges per ion), more generally from 1 to 20 keV / q, the values of the extraction voltages being of the order of a few kilovolts.
  • the density of the ion beam at the level of the interaction with the substrate of approximately 10 15 ions / cm 2.
  • S is controlled at the level of the zone by a unipolar electrostatic lens for focusing the beam on the substrate. The application of a magnetic field by known means then directs the ions to the substrate.
  • a fine selection of the ions in speed and in direction is moreover carried out on the beam path by bandpass filtering means with electric field t which selects the ions according to their kinetic energy.
  • Collimation means eliminate ions whose lateral speed is above a certain threshold.
  • These collimation means are constituted in this embodiment by a series of diaphragms of the order of a millimeter in diameter. A deceleration voltage of ten kilovolts is applied by the electric field of a capacitor.
  • the decelerated ions O 3+ open the hydrogen bonds Si-H when approaching the passivated surface 100. These bonds become pendant. Oxygen ions bind to the hydrogen atoms H thus released to form hydroxide ions OH-, molecules of H 2 0 or combinations between these elements. The released species are pumped.
  • the surface is then, extremely rapidly, saturated with oxygen O " as illustrated in the diagram of FIG. 4b. It is thus formed, under the best conditions of speed and homogeneity, a quasi monolayer of SiO 2 of minimum thickness.
  • the residual oxygen gas fills the unsaturated valence bonds which have been opened by the interaction of the ions as they approach the surface.
  • the invention is not limited to the examples of implementation described or shown. It is for example possible to use any type of oxidizing ion, containing one or more oxygen atoms, or to form at least one additional insulating layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L'invention concerne un procédé de réalisation d'un oxyde de grille formé sur un substrat semi-conducteur d'orientation 1-0-0 (100), comportant une couche de silice intègre liée au substrat à travers une couche d'interface, la couche intègre (101) et la couche d'interface (102) présentant des épaisseurs minimales sensiblement constantes, de sorte que la couche d'oxyde de grille ait une épaisseur ultra mince. Le procédé consiste à nettoyer ladite surface de substrat, passiver cette surface à l'aide d'une hydrogénation formant une monocouche d'hydrogène, produire sous vide des ions oxydants faiblement et uniformément chargés en conservant un gaz résiduel oxydant, et à diriger ces ions vers ladite surface tout en contrôlant leur charge, leur densité et leur décélération pour que leur vitesse soit sensiblement nulle au contact de ladite surface, de manière à empêcher toute collision cinétique et provoquer une ouverture des liaisons pendantes Si-H à ladite surface avec une saturation maximale des liaisons ouvertes par les ions oxydants pour former la couche d'oxyde d'épaisseur minimale.

Description

PROCEDE DE REALISATION D'UN OXYDE DE GRILLE FORME SUR SUBSTRAT SEMI-CONDUCTEUR
L'invention concerne un procédé de réalisation d'un oxyde de grille formée sur une surface de substrat semi-conducteur, en particulier de substrat de silicium.
L'invention s'applique au domaine de la micro-électronique sur substrat de semi-conducteur pour la fabrication de circuits intégrés et de mémoires à très haute densité d'intégration, et plus précisément aux composants électroniques intégrés à de tels circuits ou mémoires, comme des diodes ou des transistors, qui font intervenir des interfaces actives entre le substrat et des oxydes isolants.
A titre d'exemple, il est rappelé qu'un transistor de type MOS présente un substrat de silicium monocristallin comportant deux zones fortement dopées n+, constituant deux électrodes, la source et le drain, et surmonté d'une grille dont la partie inférieure, proche du substrat, est constituée d'une couche d'oxyde formant l'oxyde de grille. La source, le drain et la grille forment trois pôles. La source et le drain sont revêtus de couches de contact métalliques, complétant la structure Métal - Oxyde - Semiconducteur (soit en abrégé MOS) du transistor. En ajustant les polarités de la grille, un courant circule dans un
« canal », situé entre la source et le drain et en regard de la grille. Ce courant est contrôlé par la polarité de la grille qui constitue, avec le canal, les faces d'un condensateur. La capacité de ce condensateur est proportionnelle au coefficient diélectrique relatif de l'isolant formé entre eux par l'oxyde de grille (coefficient diélectrique relatif « εr » de l'ordre de 4,2 pour le SiO2 et les oxydes en couches minces).
La largeur « L » de la grille et son rapport avec l'épaisseur « e » de l'oxyde de grille qui en résulte, constituent habituellement des caractéristiques qui définissent la génération technologique d'une filière micro- électronique. C'est ainsi qu'il existe, en production, la filière 0,35 μm (pour L = 0,35 μm et e = 45 Â). La tendance restant à la miniaturisation, les filières 0,25 μm et 0,18 μm (pour une épaisseur d'oxyde de grille respectivement de l'ordre de 30-35 et 25 Â) sont actuellement en développement, alors que la filière 0,1 μm (avec une épaisseur e de l'ordre de 10 à 12 Â) se trouve en étude avancée. L'oxyde de grille est réalisé classiquement par oxydation thermique à température élevée, de l'ordre de 900 à 1000°C. Le contrôle d'épaisseur devant être meilleure que le dixième de l'épaisseur des couches, l'épaisseur de l'oxyde de grille est plus difficile à contrôler : avec un oxyde de grille d'épaisseur environ égale à 25 Â, le contrôle d'épaisseur devrait être plus précis que ±1,25 Â, ce qui constitue en fait la limite de ce qu'il est possible d'atteindre industriellement avec les procédés actuels. Une autre limitation provient du taux de défauts par unité de surface de l'oxyde de grille. Ce taux augmente sensiblement lorsque l'épaisseur de l'oxyde diminue du fait de la multiplication, dans l'oxyde de grille, de trous minuscules (« pin holes » en terminologie anglo-saxonne) qui forment un court- circuit entre la grille et le canal. Pour s'affranchir de ce défaut, sans diminuer la capacité de l'oxyde de grille, il est connu de réaliser un oxyde de grille à l'aide d'oxydes de matériaux réfractaires de coefficient diélectrique relatif sensiblement supérieur, comme par exemple du Ta2O5 (εr = 30) ou du TiO2 (εr = 86). Un tel oxyde est obtenu par pulvérisation cathodique ou par dépôt par bombardement ionique sous condition oxydante (en abrégé IBD, initiales de Ion Beam Déposition en terminologie anglo-saxonne). Il permet ainsi, à capacité constante, d'augmenter l'épaisseur d'isolant d'un facteur 10 ou 20.
Cependant, il convient de rechercher un compromis entre une augmentation d'épaisseur, propre à réduire le nombre de « pin-holes », et les performances physiques des composants, notamment en termes de fréquences de coupure, pour lesquelles une réduction de capacité est toujours recherchée.
De plus, une difficulté importante apparaît avec l'utilisation d'oxydes réfractaires : déposés sur le canal 13, ces oxydes s'allient dans le temps avec le silicium pour constituer le siliciure du métal réfractaire correspondant. Ce siliciure, formé juste sous la grille, détériore fortement la mobilité du canal. La présente invention vise notamment à permettre l'utilisation de tels oxydes réfractaires sans que les composants aient à subir les chutes de performance précitées.
Il est prévu une couche d'oxyde de plus faible épaisseur structurellement possible à la surface du silicium, ci-après dénommée « couche ultra mince », sans que cette couche ne présente de défauts de structure de type « pin-holes », la couche d'oxyde étant formée d'une couche de silice rigoureusement stœchiométrique, ci-après appelée « couche intègre », et une couche d'interface transitoire entre le substrat et la couche intègre. La couche d'interface est de structure composite, comprenant des liaisons intermédiaires.
Il a en effet été constaté qu'une telle couche forme, de manière inattendue, une barrière de diffusion efficace d'oxydes réfractaires pour des composants électroniques intégrés, au regard de la surface active du substrat de silicium en interdisant tout contact interactif avec le substrat de silicium, en particulier pour un substrat d'orientation cristailographique classique 1-0-0.
Entre une couche de silice intègre et la tranche de silicium monocristallin, il existe une sous-couche d'interface de structure non homogène et non contrôlée, formée de liaisons Si, SiO et SiO2, et d'épaisseur minimale environ égale à 1 ,4 à 1 ,5 Â. La couche d'oxyde de grille d'épaisseur minimale que l'on peut obtenir inclut donc cette sous-couche non homogène.
L'invention vise un procédé apte à réaliser une telle couche.
Il est connu divers procédés décrits ci-dessous permettant d'obtenir une couche d'oxyde mince de SiO2 à partir d'une surface pure plane idéale de monocristal de silicium 1-0-0. Cependant, aucun procédé ne permet d'obtenir de couche d'oxyde dite « ultra mince », soit de l'ordre de 6 A.
L'oxydation thermique rapide (en abrégé RTO, initiales de la dénomination anglaise « RAPID THERMAL OXIDATION » réalise l'oxydation du silicium dans des tubes de quartz verticaux, chauffés à haute température, de l'ordre de 800°C à 1100°C. Dans ces tubes, des containers tiennent les tranches de silicium, horizontales, et séparées les unes des autres par quelques millimètres. Au travers de ces tubes de quartz, on fait circuler les gaz oxydants à base d'oxygène, mais aussi des catalyseurs, par exemple à base d'hydroxyles. Cette technologie ne permet pas de faire un oxyde d'épaisseur inférieure à 25 A° à 30 A0.
Il n'est pas possible de réduire cette épaisseur par une réduction du temps d'oxydation car la mise en température du tube, et de toutes les tranches de silicium, induit une inertie thermique très importante.
Une autre technologie mettant en œuvre l'« oxydation thermique » utilise, comme illustré par la figure 1 , un container en quartz 200, en forme de boîte plate, dans laquelle une seule tranche de silicium 202 est introduite, la face qui doit être traitée étant tournée vers les moyens de traitement au travers d'un sas 201. Après introduction de la tranche de silicium, le sas est refermé, le gaz 205 du container 200 est purgé et remplacé par un gaz oxydant, de l'oxygène par exemple.
Au-dessus du container, les moyens de traitement se composent d'une lampe de forte puissance 203 au-dessous d'un réflecteur 204. Lorsque la stabilisation des gaz à l'intérieur du container est terminée, une tension est appliquée à la lampe 203, ce qui induit un flux thermique de haute puissance (flèches 206), qui porte la surface de la tranche à une température pouvant atteindre 650°C en quelques secondes.
Cette solution ne permet pas de réaliser des couches d'oxydes minces inférieures à environ 10 A. De plus, cette technique présente de nombreux inconvénients :
- la température de 650 °C, bien qu'inférieures aux températures de la technologie antérieure, reste rédhibitoire pour les dispositifs actuels de fabrication des circuits intégrés ; - les contrôles de durée et de puissance de la machine ne suffisent pas à assurer une reproductibilité suffisante pour une production continue ;
- l'interface de transition entre la tranche de silicium et la couche de silice « intègre », c'est-à-dire rigoureusement stœchiométrique, présente des défauts dans lesquels se trouvent des charges piégées, ce qui limite sensiblement les performances diélectriques de la couche d'oxyde formée. Les techniques d'oxydation douce utilisent l'oxydation naturelle du silicium soumis à l'air. En effet, une surface de silicium nettoyée s'oxyde alors spontanément au contact de l'air. Cependant, cette oxydation spontanée est extrêmement hétérogène, et non utilisable industriellement. Un troisième type d'approche utilise des méthodes plus agressives d'implantation d'ions oxygène dans la matière. Cependant, outre le fait que l'implantation de ces ions perturbe notablement la surface du cristal, il est difficile de contrôler la profondeur de pénétration des ions. De plus pour en faire une surface oxydée, il convient de recuire la surface, ce qui pose de nouveau les problèmes liés à la température.
Il existe également une technologie d'oxydation par plasma. Cette technologie consiste à réaliser un plasma d'oxygène au-dessus de la surface de silicium. Les collisions des ions avec la surface provoquent l'activation et l'oxydation de la surface. Les épaisseurs obtenues restent de l'ordre de 80 Â.
Par ailleurs, il est connu du brevet FR 2 757 881 un procédé de traitement de surface de silicium par interaction d'ions à distance. Ce procédé traite ladite surface pour la nettoyer et y former une couche d'un composé isolant en mettant en œuvre l'interaction entre des ions fortement chargés, par exemple des ions Argon Ar17+ ou Ar18+. Appliqué à l'oxydation d'un substrat de silicium, en particulier d'orientation 1-0-0, un tel procédé ne peut s'appliquer pour former une couche homogène et stable, car les ions fortement chargés créent des charges électrostatiques et fragilisent les liaisons Si-O. Les cratères qui risquent de se former sont peu compatibles avec le dépôt d'un oxyde réfractaire sur une telle surface. Ainsi, il n'est pas possible d'obtenir une épaisseur d'oxyde contrôlable.
Au contraire, un autre but de l'invention est de mettre en œuvre un procédé de réalisation d'une couche d'oxyde la plus mince structurellement possible qui soit parfaitement contrôlée et notamment compatible avec une couche d'oxyde réfractaire déposé sur ladite couche d'oxyde de faible épaisseur. Pour atteindre ces buts et remédier aux inconvénients de l'état de la technique, l'invention propose un procédé de réalisation d'un oxyde de grille sur substrat semi-conducteur d'orientation 1-0-0 comportant une couche de silice intègre et une couche d'interface sur une surface de substrat, les couches présentant des épaisseurs minimales sensiblement constantes de sorte que la couche d'oxyde de grille ait une épaisseur ultra mince, c'est-à-dire sensiblement égale à 6 A. Un tel procédé consiste à nettoyer ladite surface de substrat, à passiver cette surface à l'aide d'une hydrogénation formant une monocouche d'hydrogène, à produire sous vide des ions oxydants faiblement et uniformément chargés, tels que O2+ ou O3+, à diriger ces ions vers ladite surface tout en contrôlant leur charge, leur densité et leur décélération pour que leur vitesse soit sensiblement nulle au contact de ladite surface, de manière à empêcher toute collision cinétique et provoquer une ouverture des liaisons pendantes Si-H à ladite surface avec une saturation maximale des liaisons ouvertes par les ions oxydants pour former la couche d'oxyde d'épaisseur minimale.
Un gaz résiduel oxydant permet avantageusement de combler toutes les liaisons de valence.
Le procédé est auto-stoppant car dès que la surface est oxydée, la réaction s'arrête d'elle-même du fait de la disparition des liaisons pendantes d'hydrogène, et la surface est alors saturée en oxygène.
L'hydrogénation peut être réalisée à l'aide d'un bain d'acide fluorhydrique et d'ions ammonium. La passivation ainsi obtenue est du type de celle mise en œuvre par la société BELL TELEPHONE Inc. D'une manière générale, le substrat de silicium est préalablement nettoyé par gravure sous vide de l'oxyde natif formé sur le substrat. Ce nettoyage peut être réalisé par un procédé de type gravure ionique réactive, connu de l'homme de l'art (en abrégé RIE, initiales de Reactive lonic Etching en terminologie anglo-saxonne). Puis, le contrôle du procédé est effectué sous vide à l'aide des paramètres suivants : - production d'ions oxydants par application d'une tension d'extraction à la sortie d'une source d'ions de type à résonance cyclotronique électronique « ECR » (initiales de Electron Cyclotron Résonance en terminologie anglo-saxonne), contrôle des ions en direction par tri magnétique en fonction du rapport masse/charge ;
- densité des ions au niveau de la zone d'interaction comprise entre 1012 et 1017 ions/cm2.s, et contrôlée par des champs électriques et/ou magnétiques de focalisation du faisceau sur le substrat ;
- décélération de ces ions à l'approche de la surface de silicium par l'application d'une tension de décélération pour que les ions viennent en contact avec le substrat avec une vitesse sensiblement nulle. Selon des caractéristiques préférées :
- les ions oxydants sont des ions O2+ ou O3+;
- la source produit des ions dont l'énergie cinétique est de quelques keV/q (q étant le nombre de charges par ion), généralement de 1 à 20 keV/q, et les valeurs des tensions d'extraction sont de l'ordre de quelques kilovolts ;
- la densité du faisceau d'ions au niveau de l'interaction avec le substrat est comprise entre 1014 et 1017 ions/cm2.s ; - l'application de champs électriques et/ou magnétiques dirigent les ions vers le substrat ;
- une sélection fine des ions en vitesse et en direction est réalisée par des moyens de filtrage de type passe-bande ou passe-haut à champ électrique, qui sélectionne les ions en fonction de leur énergie cinétique, couplé à des moyens de collimation, qui éliminent les ions dont la vitesse latérale est supérieure à un certain seuil, constitués par exemple par une série de diaphragmes de l'ordre du millimètre de diamètre.
Selon d'autres caractéristiques préférées :
- un dispositif de contrôle de l'uniformité de traitement du substrat d'ions est disposé dans la chambre de réaction ;
- le gaz résiduel contient de l'oxygène à une pression partielle s'élevant entre 10"9 à 10"5 Torr ; - le substrat de silicium est maintenu sous vide pour recevoir un dépôt d'oxyde réfractaire selon des méthodes connues.
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée qui suit, relative à un mode de réalisation, en référence aux figures annexées qui représentent respectivement, outre la figure 1 relative à une vue en coupe d'un dispositif de mise en œuvre d'un procédé d'oxydation selon l'état de la technique, et déjà commentée dans la partie introductive :
- la figure 2, une vue en coupe de la structure atomique d'un exemple d'oxyde de grille de tranche de silicium selon l'invention ; et
- la figure 3, un schéma montrant l'état de surface de la tranche de silicium après hydrogénation ;
- les figures 4a et 4b, deux schémas du mécanisme réactionnel à l'échelle atomique, relatifs à la formation de la couche d'oxyde. La figure 2 illustre, telle que représentée idéalement sans défaut, la structure d'un exemple d'oxyde de grille selon l'invention. Un tel oxyde comporte, sur un substrat 100 formé de silicium monocristallin, une couche d'oxyde intègre de stœchiométrie Si02 101 couplée à une couche non stœchiométrique intermédiaire 102. La couche intermédiaire constitue une interface sous stœchiométrique composée de liaisons plus ou moins complexes de Si, SiO et Si02, avec des charges sur le silicium variant de +2 à +4, ces liaisons ne faisant intervenir que du silicium et de l'oxygène. Cette interface est donc exempte d'autres composés qui seraient le seuil de contraintes pouvant favoriser l'ancrage de charges électriques, propres à perturber le fonctionnement des transistors ou autres composants.
La couche stœchiométrique 101 et l'interface 102 ont des épaisseurs minimales, sensiblement constantes. Ces épaisseurs sont respectivement d'environ 1 ,4 à 1 ,5 A pour la couche d'interface, et d'environ 6 A pour l'ensemble de la couche d'oxyde composée de l'interface et de la couche stœchiométrique 101. Pour obtenir une telle couche d'oxyde d'épaisseur la plus fine possible, il est possible de mettre en œuvre, selon un exemple du procédé de l'invention, un faisceau d'ions oxygène O3+ fortement décélères à l'approche de la surface d'un substrat de silicium de plan cristallographique 1-0-0, sur laquelle
5 une couche d'oxyde de grille est à former.
Pour réaliser un tel oxyde sur tranche de silicium, il convient au préalable de nettoyer la surface. En effet, il faut s'assurer qu'avant oxydation, il ne reste plus de résidus, ou d'oxyde totalement ou partiellement oxydé en surface.
10 Un nettoyage par gravure sous vide de l'oxyde natif formé sur le substrat est réalisé dans cet exemple de mise en œuvre, par gravure ionique réactive, connu de l'homme de l'art (en abrégé RIE, initiales de Reactive lonic Etching en terminologie anglo-saxonne).
Puis une hydrogénation est effectuée à l'aide d'un bain d'acide
1.5 fluorhydrique et d'ions ammonium, réalisant une monocouche homogène formée uniquement de liaisons hydrogène en surface, toutes les liaisons oxygène en surface ayant été remplacées par des liaisons hydrogène. Le schéma représenté en figure 3 montre, à l'échelle atomique, les liaisons hydrogène en surface de la tranche de silicium 100 après hydrogénation. 0 La phase d'oxydation proprement dite est ensuite entreprise.
Elle est réalisée sous vide poussé avec un suivi précis des réactions engendrées par les ions du fait que la densité par unité de surface, la direction, l'énergie et la charge de ces ions sont parfaitement contrôlées. Le gaz résiduel contient de d'oxygène à une pression partielle de 10"7 Torr. 5 Les ions O3+ sont générés par une source ECR avec une énergie cinétique d'une dizaine de keV/q (q étant le nombre de charges par ion), plus généralement de 1 à 20 keV/q, les valeurs des tensions d'extraction étant de l'ordre de quelques kilovolts. La densité du faisceau d'ions au niveau de l'interaction avec le substrat, d'environ 1015 ions/cm2. s, est contrôlée au 0 niveau de la zone par une lentille électrostatique unipolaire de focalisation du faisceau sur le substrat. ; L'application d'un champ magnétique par des moyens connus dirige ensuite les ions vers le substrat.
Une sélection fine des ions en vitesse et en direction est de plus réalisée sur le trajet du faisceau par des moyens de filtrage passe-bande à champ électriquet qui sélectionne les ions en fonction de leur énergie cinétique. Des moyens de collimation éliminent les ions dont la vitesse latérale est supérieure à un certain seuil. Ces moyens de collimation sont constitués dans cet exemple de réalisation par une série de diaphragmes de l'ordre du millimètre de diamètre. Une tension de décélération d'une dizaine de kilovolts est appliquée par le champ électrique d'un condensateur.
En référence au schéma de la figure 4a, les ions décélères O3+ ouvrent les liaisons hydrogène Si-H à l'approche de la surface passivée 100. Ces liaisons deviennent pendantes. Les ions oxygène se lient aux atomes d'hydrogène H ainsi libérés pour former des ions hydroxydes OH-, des molécules de H20 ou des combinaisons entre ces éléments. Les espèces libérées sont pompées.
Les ions oxygène, qui arrivent en permanence à l'approche de la surface 100 de la tranche de silicium, attirent les électrons du silicium, ce dernier constituant un réservoir important d'électrons. Le silicium cède aux ions
03+ une grande quantité d'électrons, qui neutralisent puis polarisent négativement ces ions.
Aussi, pour une population d'environ 50%, les ions oxygène deviennent des ions négatifs et viennent en contact avec la surface avec une vitesse quasi nulle. Ces ions négatifs, extrêmement actifs, vont alors naturellement combler au maximum toutes les liaisons pendantes, ouvertes par les premiers ions, du fait de leur pouvoir oxydant élevé et de leur avidité à se lier avec le silicium.
La surface est alors, extrêmement rapidement, saturée en oxygène O" comme illustré sur le schéma de la figure 4b. Il est ainsi formé, dans les meilleures conditions de rapidité et d'homogénéité, une quasi monocouche de Si02 d'épaisseur minimale. Le gaz oxygène résiduel comble les liaisons de valence non saturées qui ont été ouvertes par l'interaction des ions à l'approche de la surface.
Dès que la surface est oxydée, la réaction s'arrête d'elle-même, du fait de la disparition des liaisons pendantes d'hydrogène et de la saturation de la surface en oxygène.
L'invention n'est pas limitée aux exemples de mise en œuvre décrits ou représentés. Il est par exemple possible de d'utiliser tout type d'ions oxydants, contenant un ou plusieurs atomes d'oxygène, ou de former au moins une couche isolante supplémentaire.

Claims

REVENDICATIONS
1. Procédé de réalisation d'un oxyde de grille sur substrat semiconducteur d'orientation 1-0-0 (100) comportant une couche de silice intègre liée au substrat à travers une couche d'interface, la couche intègre (101) et la couche d'interface (102) présentant des épaisseurs minimales sensiblement constantes, de sorte que la couche d'oxyde de grille ait une épaisseur ultra mince, caractérisé en ce qu'il consiste à :
- nettoyer ladite surface de substrat ;
- passiver cette surface à l'aide d'une hydrogénation formant une monocouche d'hydrogène ;
- produire sous vide des ions oxydants faiblement et uniformément chargés en conservant un gaz résiduel oxydant ; et
- diriger ces ions vers ladite surface tout en contrôlant leur charge, leur densité et leur décélération pour que leur vitesse soit sensiblement nulle au contact de ladite surface, de manière à empêcher toute collision cinétique et provoquer une ouverture des liaisons pendantes Si-H à ladite surface avec une saturation maximale des liaisons ouvertes par les ions oxydants pour former la couche d'oxyde d'épaisseur minimale.
2. Procédé de réalisation d'un oxyde de grille selon la revendication 1 , dans lequel un gaz de résiduel contient un gaz oxydant à une pression partielle comprise entre 10"5 et 10"9Torr.
3. Procédé de réalisation d'un oxyde de grille selon l'une des revendications précédentes revendication 1 , dans lequel le nettoyage préalable est effectué par gravure RIE sous vide de l'oxyde natif formé sur le substrat.
4. Procédé de réalisation d'un oxyde de grille selon l'une des revendications précédentes, dans lequel la production d'ions oxydants est générée par application d'une tension d'extraction à la sortie d'une source d'ions de type ECR, le contrôle des ions en direction est effectué par tri magnétique en fonction du rapport masse/charge, la densité des ions au niveau de la zone d'interaction est comprise entre 1012 et 1017 ions/cm2.s et est contrôlée par des champs électriques et/ou magnétiques de focalisation du faisceau sur le substrat, et la décélération de ces ions à l'approche de la surface de silicium est provoquée par l'application d'une tension de décélération pour que les ions viennent en contact avec le substrat avec une vitesse sensiblement nulle.
5. Procédé de réalisation d'un oxyde de grille selon la revendication 4, dans lequel les ions oxydants sont des ions O2+ ou O3+, la source produit des ions dont l'énergie cinétique est de 1 à 20 keV/q, la densité du faisceau d'ions au niveau de l'interaction avec le substrat est comprise entre 1012 et 1017 ions/cm2.s, et une sélection fine des ions en vitesse et en direction est réalisée par des moyens de filtrage de type passe-bande ou passe-haut à champ électrique, qui sélectionne les ions en fonction de leur énergie cinétique, couplé à des moyens de collimation, qui éliminent les ions dont la vitesse latérale est supérieure à un certain seuil.
6. Procédé de réalisation d'un oxyde de grille selon la revendication 3, dans lequel les moyens de collimation sont constitués par une série de diaphragmes de l'ordre du millimètre de diamètre.
7. Procédé de réalisation d'un oxyde de grille selon la revendication 4, dans lequel un dispositif de contrôle de l'uniformité de traitement du substrat est disposé dans la chambre de réaction, et le substrat est maintenu sous vide pour recevoir un dépôt d'oxyde réfractaire selon des méthodes connues.
PCT/FR2001/003189 2000-10-23 2001-10-15 Procede de realisation d'un oxyde de grille forme sur substrat semi-conducteur Ceased WO2002035609A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2002210638A AU2002210638A1 (en) 2000-10-23 2001-10-15 Method for producing a gate oxide formed on a semiconductor substrate
EP01978532A EP1328977A1 (fr) 2000-10-23 2001-10-15 Procede de realisation d'un oxyde de grille forme sur substrat semi-conducteur

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR00/13506 2000-10-23
FR0013506A FR2815773B1 (fr) 2000-10-23 2000-10-23 Procede de realisation d'un oxyde de grille forme sur substrat semi-conducteur

Publications (1)

Publication Number Publication Date
WO2002035609A1 true WO2002035609A1 (fr) 2002-05-02

Family

ID=8855591

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2001/003189 Ceased WO2002035609A1 (fr) 2000-10-23 2001-10-15 Procede de realisation d'un oxyde de grille forme sur substrat semi-conducteur

Country Status (4)

Country Link
EP (1) EP1328977A1 (fr)
AU (1) AU2002210638A1 (fr)
FR (1) FR2815773B1 (fr)
WO (1) WO2002035609A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6990132B2 (en) * 2003-03-20 2006-01-24 Xerox Corporation Laser diode with metal-oxide upper cladding layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851473A2 (fr) * 1996-12-23 1998-07-01 Lucent Technologies Inc. Méthode de fabrication d'une couche à constante diélectrique élevée et son application à une couche d'isolation d'une porte et d'un condensateur
EP0866495A2 (fr) * 1997-03-19 1998-09-23 Chul-Ju Hwang Méthode pour le nettoyage de la surface d'une plaquette et méthode pour la formation des couches minces d'oxide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851473A2 (fr) * 1996-12-23 1998-07-01 Lucent Technologies Inc. Méthode de fabrication d'une couche à constante diélectrique élevée et son application à une couche d'isolation d'une porte et d'un condensateur
EP0866495A2 (fr) * 1997-03-19 1998-09-23 Chul-Ju Hwang Méthode pour le nettoyage de la surface d'une plaquette et méthode pour la formation des couches minces d'oxide

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BORSONI G ET AL: "OXIDE NANODOTS AND ULTRATHIN LAYERS FABRICATED ON SILICON USING NONFOCUSED MULTICHARGED ION BEAMS", JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY: PART B, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 18, no. 6, November 2000 (2000-11-01), pages 3535 - 3538, XP001011434, ISSN: 0734-211X *
KAWAI Y ET AL: "ULTRA-LOW-TEMPERATURE GROWTH OF HIGH-INTEGRITY GATE OXIDE FILMS BY LOW-ENERGY ION-ASSISTED OXIDATION", APPLIED PHYSICS LETTERS,US,AMERICAN INSTITUTE OF PHYSICS. NEW YORK, vol. 64, no. 17, 25 April 1994 (1994-04-25), pages 2223 - 2225, XP000441277, ISSN: 0003-6951 *
RUZYLLO J ET AL: "Evaluation of thin oxides grown by the atomic oxygen afterglow method", JOURNAL OF ELECTRONIC MATERIALS, SEPT. 1987, USA, vol. 16, no. 5, pages 373 - 378, XP001011556, ISSN: 0361-5235 *
VUL A YA ET AL: "KINETICS OF SILICON OXIDATION AND STRUCTURE OF OXIDE FILMS OF THICKNESS LESS THAN 50 A", SOVIET PHYSICS SEMICONDUCTORS,US,AMERICAN INSTITUTE OF PHYSICS. NEW YORK, vol. 26, no. 1, 1992, pages 62 - 67, XP000292169 *

Also Published As

Publication number Publication date
FR2815773A1 (fr) 2002-04-26
AU2002210638A1 (en) 2002-05-06
EP1328977A1 (fr) 2003-07-23
FR2815773B1 (fr) 2003-04-18

Similar Documents

Publication Publication Date Title
EP0780889B1 (fr) Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium
FR2524709A1 (fr) Dispositif a semi-conducteur et procede pour sa fabrication
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
EP1811561A1 (fr) Procédé de fabrication d'un substrat composite
EP1902463A1 (fr) Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2892230A1 (fr) Traitement d'une couche de germamium
FR2682534A1 (fr) Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif.
WO2006131615A1 (fr) Transistor a canal a base de germanium enrobe par une electrode de grille et procede de fabrication d'un tel transistor
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
EP0635880B1 (fr) Procédé de fabrication d'un transistor en technologie silicium sur isolant
FR2643192A1 (fr) Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
FR2696873A1 (fr) Transistor à effet de champ et procédé pour sa fabrication.
FR2881575A1 (fr) Transistor mos a grille totalement siliciuree
EP1328977A1 (fr) Procede de realisation d'un oxyde de grille forme sur substrat semi-conducteur
FR3003401A1 (fr) Dispositif microelectronique a memoire programmable
EP1183717A1 (fr) Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs
EP4006996A2 (fr) Dispositif quantique et procédé de réalisation
FR2571177A1 (fr) Procede de realisation de grilles en siliciure ou en silicium pour circuit integre comportant des elements du type grille - isolant - semi-conducteur
FR2588120A1 (fr) Procede et appareil correspondant pour etablir des contacts de type ohmique entre un metal et un semi-conducteur
WO2000068984A1 (fr) Procede de nettoyage d'une surface de substrat de silicium et application a la fabrication de composants electroniques integres
WO2001011689A1 (fr) Composant a elements mono-electron et dispositif quantique, ainsi que procede industriel de realisation et reacteur multichambres de mise en oeuvre
FR2810793A1 (fr) Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince
EP2747155A1 (fr) Procédé de fabrication d'une structure, notamment de type MIS, en particulier pour diode électroluminescente

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2001978532

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2001978532

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWW Wipo information: withdrawn in national office

Ref document number: 2001978532

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: JP