[go: up one dir, main page]

WO2001011689A1 - Composant a elements mono-electron et dispositif quantique, ainsi que procede industriel de realisation et reacteur multichambres de mise en oeuvre - Google Patents

Composant a elements mono-electron et dispositif quantique, ainsi que procede industriel de realisation et reacteur multichambres de mise en oeuvre Download PDF

Info

Publication number
WO2001011689A1
WO2001011689A1 PCT/FR2000/002099 FR0002099W WO0111689A1 WO 2001011689 A1 WO2001011689 A1 WO 2001011689A1 FR 0002099 W FR0002099 W FR 0002099W WO 0111689 A1 WO0111689 A1 WO 0111689A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
ions
layer
chamber
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/FR2000/002099
Other languages
English (en)
Inventor
Gilles Borsoni
Michel Froment
Michael Korwin-Pawlowski
Jean-Pierre Lazzari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Ion SA
Original Assignee
X Ion SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Ion SA filed Critical X Ion SA
Priority to AU70055/00A priority Critical patent/AU7005500A/en
Publication of WO2001011689A1 publication Critical patent/WO2001011689A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/402—Single electron transistors; Coulomb blockade transistors

Definitions

  • the invention relates to components with monoelectron elements and to quantum devices with conductive micro-islands forming such components, as well as a industrial process for producing such components and a multi-chamber reactor for its implementation.
  • the invention applies to the field of microelectronics on silicon substrate, and more particularly to the manufacture of multifunctional elementary components, such as MOS (initials of Metal-Oxide- Semiconductor) of different types (C-MOS, Field effect MOS, junction MOS, etc.), which can be used, for example, as transistors in logic circuits or as memory points in memories with very high integration density.
  • MOS initials of Metal-Oxide- Semiconductor
  • C-MOS Field effect MOS
  • junction MOS junction MOS, etc.
  • a MOS type transistor is in the form of a silicon substrate 10 comprising two zones, 11 and 12, highly doped n ⁇ the source and the drain, with a thickness of the order of 1 to 3 ⁇ m. Between these polarized electrodes, the current flows in an area 13 of the substrate, called the channel, the transistor being isolated from the other components by dielectric areas 14, called field oxides.
  • the substrate is surmounted by a grid 15 for regulating and controlling the current.
  • the grid is deposited on an oxide 16, called grid oxide, itself deposited on the channel 13.
  • the grid oxide consists of a layer of silicon oxide or of refractory metals, for example titanium or tantalum.
  • the gate oxide is conventionally produced by thermal oxidation of the silicon.
  • miniaturization requires a reduction in the gate width of such components.
  • it is technologically possible to decrease the gate width until reaching dimensions less than 100 nm it has been confirmed that the functionality of such reduced gate components is significantly degraded. Indeed, for a gate width less than a critical value, electrons, called “ballistic" electrons, cross the channel according to unconventional ballistics.
  • Such an element consists of a conductive micro-island, of the order of 1 to a few nanometers, surrounded by a dielectric material. This island is linked to the semiconductor substrate through a barrier formed by an oxide layer, called tunnel oxide, with a thickness of the order of a nanometer or less.
  • the charge induced by the electron is preserved and detected by an amplifier channel; - by canceling the field, the induced charge is reduced to zero by passage of the electron towards the substrate through the tunnel oxide.
  • the components obtained certainly have the expected qualities, especially in terms of speed and consumption.
  • the reproducibility of the islets or grains produced is in no way guaranteed because their physical characteristics remain uncontrollable during their formation. Indeed, these islands are obtained by vacuum deposition methods, from ultra thin layers, such methods providing micro-crystallites of random size and density. Thus, it is not guaranteed to obtain the charge or the absence of charge to be induced in these structures with a sufficient reliability rate.
  • controllable micro-islets for example methods by very high resolution lithography, such as that disclosed in the article by T. K ⁇ ster et al, published in European Microscopy and Analysis, 03, 1999, which use electron beams.
  • these methods remain experimental methods, which cannot be industrialized in terms of profitability, productivity and cost, and which cannot be integrated in the form of industrial specifications.
  • the present invention aims to overcome these defects, in particular it aims to obtain sets of homogeneous micro-islands in size, structure and density per unit area, in order to obtain in particular a sufficient reliability rate.
  • the subject of the invention is a component with mono-electron elements with conductive micro-islands, comprising a source and a drain produced in a semiconductor substrate, on which a layer of tunnel oxide is deposited with regard to a grid arranged at a distance between the source and the drain, and in which the mono-electron elements are micro-islands in the form of substantially cylindrical studs having dimensions main particles smaller than 30 nm and distributed uniformly in a dielectric material disposed between the tunnel oxide and the grid, each micro-island comprising at least one thin layer of semiconductor material capped with a thin layer of dielectric material in contact with the grid.
  • main dimensions is meant the height and diameter of the micro-islands, and by thin layer a layer of substantially constant thickness less than about 10 nm.
  • the micro-islands comprise a layer of conductive material, for example aluminum, tungsten, titanium and / or another refractory metal, coupled to a layer of semiconductor, for example amorphous or polycrystalline silicon.
  • the main dimensions of the micro-islands are between 1 and 5 nm for the diameter and between 5 and 20 nm for the height, and the thin layers between 1 and 3 to 5 nm, the tunnel oxide and the dielectric material consist of silicon oxide, and micro-islands formed of amorphous or polycrystalline silicon.
  • the invention also relates to a method for producing such components, comprising a step of producing a tunnel oxide of thickness less than one nanometer by surface oxidation of a silicon substrate, followed by the following successive steps:
  • the deposition of the layer of silicon on the tunnel oxide is followed by annealing of the "flash" type, carried out under an atmosphere of hydrogen so as not to deplete the proportion of hydrogen in the layer of silicon;
  • the tunnel oxide is produced by interaction of the substrate with low energy ions, coupled with an oxidation of the substrate;
  • the deposition of the silicon layer is carried out in the vapor phase of the LPCVD type, highly doped with hydrogen, to provide an amorphous silicon layer, or else by sputtering, of the “sputtering” type under a hydrogen atmosphere, to provide a layer of silicon polycrystalline substantially free of induced charges;
  • the deposition of the silicon layer is preceded by the deposition of a metallic layer directly on the tunnel oxide, the polycrystalline silicon layer then being deposited on the metallic layer as before;
  • the ionic interaction is carried out between a layer of hydrogenated silicon, amorphous or polycrystalline, and moderately charged rare gas ions, such as Ar 8+ to Ar 12+ , emitted by an ion source of ECR type, and l oxidation is then carried out by emission and filling with oxygen gases of the hanging hydrogen bonds, opened by the interaction;
  • the ionic interaction is also oxidizing and is carried out between a layer of polycrystalline silicon and oxidizing ions, such as O + , these ions also being emitted by an ion source of ECR type.
  • the dielectric layer is a layer of SiO 2 , deposited by vacuum spraying or by LPCVD between the micro-islands, this deposition being carried out after a phase of gentle oxidation of the silicon produced by an interaction of low energy ions of the type above, accompanied by heating to a temperature below 500 ° C.
  • Another object of the invention is a multi-chamber reactor coupled to a transfer airlock for the implementation of the above process.
  • This reactor has an oxidation chamber of the silicon substrate to form the tunnel oxide and carry out the gentle oxidation of the etched silicon,
  • a chamber for “flash” vacuum annealing means - a low-energy ion generation chamber equipped with an ECR source and means for controlling the direction, density and speed of the ions,
  • the silicon to be etched is either a polycrystalline silicon or a hydrogenated amorphous or polycrystalline silicon hydrogenated according to known methods.
  • the source of the ion generation chamber emits oxidizing ions, for example O + ions.
  • this source emits ions of rare gas, for example Ar 8+ , the chamber being associated with an additional silicon oxidation chamber by oxygen flow.
  • an additional chamber for gentle oxidation of the silicon by flow of oxygen gas and moderate heating is provided in order to reconstitute the elementary oxidized zones which could have been attacked by the different etching phases.
  • FIG. 2 a schematic sectional view of an example of micro-island component according to the invention
  • FIG. 3 a schematic top view of a silicon layer covered with oxidized elementary zones created by the ionic interaction according to the invention
  • FIG. 4 a schematic sectional view of micro-islands comprising a silicon layer during its etching by RIE.
  • micro-islands 21 formed of substantially cylindrical polycrystalline silicon pads, having about 10 nm in height and 3 nm in diameter. These studs 21 are surmounted by an oxidized elementary zone 22 and are coated in a dielectric layer 23 of silicon oxide, disposed between a thin layer of tunnel oxide 24 and a grid 25. All of these elements are isolated from other components by field oxides 26, and deposited on a silicon substrate 27 between a source 28 and a drain 29.
  • the micro-islands are uniformly distributed over the tunnel oxide so that, for a gate width of l 'order of 100 nm, the number of micro-islets per component is approximately one THIRTY.
  • This tunnel oxide 24 is obtained by surface oxidation of a substrate of silicon.
  • this oxidation is carried out by interaction of the substrate, previously hydrogenated according to the usual methods, with low energy Ar 8+ ions, emitted by a source of ECR type.
  • the ions open the hydrogen bonds, then the dangling bonds are filled by oxidation using oxygen gas.
  • This type of oxidation is described below in detail with reference to the phase relating to the formation of elementary oxide zones uniformly distributed over a layer of polycrystalline silicon.
  • Other known oxidation processes can be used to form the tunnel oxide, such as thermal oxidation.
  • the deposit is made by any means known to those skilled in the art, in particular by vacuum spraying or by LPCVD.
  • the layer is thick enough to present a continuous and homogeneous character.
  • the polycrystalline silicon is previously hydrogenated by any known means, for example by immersion in a bath of hydrofluoric acid and ammonium ions. It is also possible to hydrogenate polycrystalline silicon during its deposition in LPCVD or by sputtering, by introduction of hydrogen gas into the deposition chamber.
  • the hydrogenated silicon layer is then introduced into an interactive oxidation chamber of a multiple-chamber reactor connected by an airlock.
  • the chamber is kept under high vacuum, between 10 '6 and 10 "11 mbar, by known pumping means.
  • This chamber is equipped with an Ar 8+ ion beam source, known to those skilled in the art.
  • An ion source can be a source with electronic cyclotron resonance of the ECR type (initials of Electron Cyclotron Resonance in English terminology), the ions being confined in a plasma heated by radiofrequency waves.
  • the source produces ions with low kinetic energy, of a few keV / q (q being the number of charges per ion), generally from 1 to 20 keV / q, 10 keV / q in the example of implementation.
  • the kinetic energy of extraction is regulated by the application of an extraction voltage, which is equal to 10 kV in the present case.
  • the source adjustment parameters are also adjusted to provide the desired ion flow rate, equal to approximately 10 12 ions / cm 2 .s in the embodiment.
  • the dimensions of the extracted ion beam are also adjusted by appropriate means, known to those skilled in the art, to define, with the flow rate, the density of the ion beam at the level of the substrate, that is to say the number of ions per unit of area and time.
  • the extracted ions are sorted, according to their mass / charge ratio, by a sorting magnet associated with the source.
  • a “scanner” analyzer in Anglo-Saxon denomination) with charge collection controls the position of the beam of ion ions to direct it towards the silicon substrate.
  • the ions are more precisely selected by means of ion selection, constituted by a bandpass or high pass type filter with an electric field, known to those skilled in the art, which selects the ions according to their kinetic energy, the energy ions equal to approximately 10 keV / q being selected in this example.
  • An electric deceleration field slows down the ions as they approach the silicon surface until they reach kinetic energy close to zero.
  • This electric field is produced in the middle of a flat capacitor formed by an electrode and the substrate between which a deceleration voltage is applied.
  • This voltage adjusted by a potentiometer, is generally adjusted between 1 and 20 kV, 10 kV in our example, to give each ion an energy between a few eV / q and 0.
  • the density of the ions in the area where they interact with the surface is controlled by the flow of the ion source and by the dimensions of the beam in that area.
  • the emission rate is adjusted by appropriate means known to those skilled in the art, and the beam is focused at the level of the interaction zone by means of unipolar electrostatic lenses or by the use of electric fields or magnetic.
  • Argon ions approaching the surface of polycrystalline silicon extract the electrons from the hydrogenated layers on the surface, causing the appearance of pendant bonds.
  • the Argon ions are then retroreflected by electrostatic repulsion due to the creation of positive electrostatic charges facing these ions during the extraction of the electrons.
  • Oxidation is then carried out by transfer of the wafer supporting the silicon layer in a chamber through the airlock, and introduction of oxygen gas in this chamber under vacuum.
  • the partial oxygen pressure is between 10 "5 and 10 '9 mbar, equal to 10 " 7 mbar in the embodiment. Each time a hydrogen bond is opened, filling with oxygen is carried out under these pressure conditions.
  • the SiO 2 layer formed has a thickness of the order of 3 to 5 nanometers.
  • the control and the duration of the oxidation are regulated by the choice of the charge of the Argon ions, +8 to +12, the density of these ions, preferably from 10 10 to 10 14 ions / cm 2 .s and the pressure residual.
  • the ion beam Ar +8 forms a current of intensity equal to 80 ⁇ A with a section of 1 cm 2, and the density of incident ions amounts to 10 12 ions / cm 2 .s. After an ion projection duration of approximately 1 second, the impact density and therefore of the elementary zones of oxides created is approximately 10 12 per cm 2 .
  • the elementary zones 30, substantially circular with a diameter approximately equal to 1 to 2 nm, are distributed uniformly on the surface of the silicon layer 31.
  • the percentage of surface covered by these areas represents approximately 1% of the total area.
  • the polycrystalline silicon layer is etched by attack of this layer through the mask formed by the elementary oxidized zones.
  • the attack on the layer is carried out by reactive ion etching, called RIE (initials of Reactive Ion Etching, in Anglo-Saxon denomination) in another chamber of the reactor after transfer of the layer through the airlock.
  • RIE reactive ion etching
  • This etching well known to those skilled in the art, allows a selectivity of up to 100 between silicon and SiO 2 , that is to say that silicon is etched 100 times faster than its oxide. .
  • the etching of the silicon is almost self-stopping because it stops itself when there is no more silicon between the elementary zones, as illustrated by FIG. 4.
  • the ions 40 of the RIE etching bombard, according to arrow F, the tunnel oxide 41 between the pads 42 then formed by disappearance of the silicon layer not masked by the oxide zones 30, and the tunnel oxide is etched a hundred times slower.
  • the exact shape of the elementary zones is transferred into the layer of polycrystalline silicon.
  • the assembly should be transferred to a so-called mild oxidation chamber, this chamber advantageously being that of the formation of the tunnel oxide.
  • This oxidation takes up the remote ion interaction type oxidation conditions described above, using Ar 4+ to Ar 8+ ions, but combined with moderate heating, carried out by any means known to man. of art, which establishes a temperature between 200 and 500 ° C in the chamber, 300 ° C in the embodiment.
  • the component After etching, the component is led into an SiO 2 layer deposition chamber between the micro-islands by transfer through the airlock.
  • the deposition is carried out according to known methods, vacuum spraying or LPCVD, and makes it possible to coat each pad with an insulating dielectric layer to form a quantum device.
  • the invention is not limited to the embodiments described and shown. It is for example possible to deposit one or more metal layers on the thin layer of tunnel oxide before depositing a layer of polycrystalline or amorphous silicon. During RIE etching, the nature of the reactive gas should be changed according to the nature of the layer to be etched in order to obtain a rigorous transfer of the shape of the elementary oxide zones, and therefore to produce regular micro-islets.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)

Abstract

La présente invention vise à obtenir des composants et dispositifs quantiques à micro-îlots homogènes en dimension, en structure et en densité. Un composant à éléments mono-électron du type de l'invention comporte une source (28) et un drain (29) réalisés dans un substrat semi-conducteur (27), sur lequel est déposée une couche d'oxyde tunnel (24) au regard d'une grille (25) disposée à distance entre la source et le drain. Les éléments mono-électrons sont des micro-îlots en forme de plots sensiblement cylindriques répartis de manière uniforme dans un matériau diélectrique (23) disposé entre l'oxyde tunnel (24) et la grille (25), chaque micro-îlot comportant au moins une couche mince de matériau semi-conducteur (21) coiffée d'une couche mince de matériau diélectrique (22) en contact avec la grille. L'invention concerne également un procédé de réalisation de tels composants et un réacteur multichambres de mise en oeuvre.

Description

COMPOSANT À ÉLÉMENTS MONO-ÉLECTRON ET DISPOSITIF QUANTIQUE, AINSI QUE PROCÉDÉ INDUSTRIEL DE RÉALISATION ET RÉACTEUR MULTICHAMBRES DE MISE EN ŒUVRE L'invention concerne des composants à éléments monoélectrons et les dispositifs quantiques à micro-îlots conducteur formant de tels composants, ainsi qu'un procédé industriel de réalisation de tels composants et un réacteur multichambres pour sa mise en œuvre.
L'invention s'applique au domaine de la micro-électronique sur substrat de silicium, et plus particulièrement à la fabrication de composants élémentaires multifonctionnels, tels que les MOS (initiales de Métal-Oxyde- Semiconducteur) de différents types (C-MOS, MOS à effet de champ, MOS à jonction, etc.), pouvant servir par exemple de transistors dans les circuits logiques ou de points mémoires dans les mémoires à très haute densité d'intégration.
A titre d'exemple, tel qu'illustré à la figure 1 , un transistor de type MOS se présente sous la forme d'un substrat de silicium 10 comportant deux zones, 11 et 12, fortement dopées n\ la source et le drain, d'une épaisseur de l'ordre de 1 à 3 μm. Entre ces électrodes polarisées, le courant circule dans une zone 13 du substrat, appelée canal, le transistor étant isolé des autres composants par des zones diélectriques 14, dites oxydes de champ. Le substrat est surmonté d'une grille 15 de régulation et de contrôle du courant.
La grille est déposée sur un oxyde 16, dit oxyde de grille, lui- même déposé sur le canal 13. L'oxyde de grille est constitué d'une couche d'oxyde de silicium ou de métaux réfractaires, par exemple titane ou tantale.
L'oxyde de grille est réalisé classiquement par oxydation thermique du silicium.
Afin d'atteindre de plus hautes densités d'intégration des circuits, la miniaturisation impose une réduction de largeur de grille de tels composants. Cependant, s' il est technologiquement possible de diminuer la largeur de grille jusqu'à atteindre des dimensions inférieures à 100 nm, il a été confirmé que la fonctionnalité de tels composants à grille réduite est sensiblement dégradée. En effet, pour une largeur de grille inférieure à une valeur critique, des électrons, appelés électrons « balistiques », traversent le canal selon une balistique non conventionnelle.
Afin de remédier à ce problème, une nouvelle génération de dispositifs élémentaires, appelés dispositifs quantiques ou mono-électron, est apparue. Un tel élément se compose d'un micro-îlot conducteur, de dimension de l'ordre de 1 à quelques nanometres, entouré d'un matériau diélectrique. Cet îlot est en liaison avec le substrat semi-conducteur à travers une barrière formée par une couche d'oxyde, appelée oxyde tunnel, d'épaisseur de l'ordre du nanomètre ou moins.
Dans ces conditions, lorsqu'un champ électrique est induit dans l'îlot, un seul électron est introduit dans ce dernier. En effet, la mécanique quantique montre que, les dimensions relatives à l'îlot et à l'oxyde tunnel étant telles que définies, il n'est alors pas possible d' introduire plus d'un électron dans l'îlot du fait d'un blocage dit « blocage de Coulomb ».
Il est alors possible de réaliser une fonction transistor ou un point mémoire par passage réversible entre la présence et l'absence de la charge élémentaire :
- en maintenant le champ électrique à un seuil minimal, la charge induite par l'électron est conservée et détectée par un canal amplificateur ; - en annulant le champ, la charge induite est réduite à zéro par passage de l'électron vers le substrat à travers l'oxyde tunnel.
Des recherches ont été entreprises afin de rendre viable les composants utilisant ce type de dispositif quantique : par exemple par formation d' un ensemble de grains de silicium polycristallin, disposés dans un oxyde tunnel s' étendant entre deux conducteurs formant la source et le drain, tel que décrit dans l'article de W. Chen et al, paru dans le journal Applied Physics Letter 66 (24), le 12 Juin 1996, ou d'un ensemble d'îlots noyés dans un oxyde épais s' étendant entre une grille et un oxyde tunnel, comme présenté dans l'article de H.I.Hanafi, du journal IEEE, Transaction on Electron Devices, vol.43, n°9, 09, 1996.
Les composants obtenus présentent certes les qualités attendues, notamment en terme de rapidité et de consommation. Cependant, la reproductibilité des îlots ou grains réalisés n'est en aucun cas assurée car leurs caractéristiques physiques restent incontrôlables lors de leur formation. En effet, ces îlots sont obtenus par des procédés de dépôt sous vide, à partir de couches ultra minces, de tels procédés fournissant des micro-cristallites de taille et de densité aléatoire. Ainsi, il n'est pas assuré d'obtenir la charge ou l'absence de charge devant être induite dans ces structures avec un taux de fiabilité suffisant.
D'autres procédés ont été utilisés pour obtenir des micro-îlots contrôlables, par exemple des procédés par lithographie à très haute résolution, tel que celui divulgué dans l'article de T. Kόster et al, paru dans European Microscopy and Analysis, 03, 1999, qui utilisent des faisceaux d'électrons. Cependant, ces procédés restent des procédés expérimentaux, non industrialisables en termes de rentabilité, de productivité et de coût, et qui ne peuvent être intégrés sous forme de spécifications industrielles. La présente invention vise à pallier ces défauts, en particulier elle vise à obtenir des ensembles de micro-îlots homogènes en dimension, en structure et en densité par unité de surface, afin d'obtenir notamment un taux de fiabilité suffisant.
Pour atteindre ces buts, il est proposé des ensembles de micro-îlots régulièrement répartis, et formés d'au moins un matériau conducteur et d'un matériau diélectrique.
Plus précisément, l'invention a pour objet un composant à éléments mono-électron à micro-îlots conducteurs, comportant une source et un drain réalisés dans un substrat semi-conducteur, sur lequel est déposée une couche d'oxyde tunnel au regard d'une grille disposée à distance entre la source et le drain, et dans lequel les éléments mono-électrons sont des microîlots en forme de plots sensiblement cylindriques présentant des dimensions principales inférieures à 30 nm et répartis de manière uniforme dans un matériau diélectrique disposé entre l'oxyde tunnel et la grille, chaque micro-îlot comportant au moins une couche mince de matériau semi-conducteur coiffée d'une couche mince de matériau diélectrique en contact avec la grille. On entend par dimensions principales la hauteur et le diamètre des micro-ilots, et par couche mince une couche d'épaisseur sensiblement constante inférieure à environ 10 nm.
Selon un mode de réalisation particulier, les micro-îlots comportent une couche de matériau conducteur, par exemple d'aluminium, de tungstène, de titane et/ou d'un autre métal réfractaire, couplée à une couche de semi-conducteur, par exemple du silicium amorphe ou polycristallin.
Selon des caractéristiques préférées, les dimensions principales des micro-ilots sont comprises entre 1 et 5 nm pour le diamètre et entre 5 et 20 nm pour la hauteur, et les couches minces entre 1 et 3 à 5 nm, l'oxyde tunnel et le matériau diélectrique sont constitués par de l'oxyde de silicium, et les micro-îlots formés de silicium amorphe ou polycristallin.
L'invention concerne également un procédé de réalisation de tels composants, comportant une étape de réalisation d'un oxyde tunnel d'épaisseur inférieure au nanomètre par oxydation superficielle d'un substrat de silicium, suivie des étapes successives suivantes :
- dépôt d'au moins une couche conductrice de silicium sur l'oxyde tunnel;
- projection d'ions sous vide, de faible énergie et de densité comprise entre 108 et 1014 ions/cm2.s, à la surface de la couche de silicium, couplée à une oxydation des zones élémentaires créées par l'interaction entre les ions et ladite surface ;
- gravure ionique réactive et spécifique du silicium autour desdites zones élémentaires jusqu'à atteindre l'oxyde tunnel ; et
- dépôt d'une couche diélectrique entre les micro-îlots. Selon des modes de réalisation particuliers : - le dépôt de la couche de silicium sur l'oxyde tunnel est suivi d'un recuit de type « flash », réalisé sous atmosphère d'hydrogène afin de ne pas appauvrir la proportion d'hydrogène dans la couche de silicium ;
- l'oxyde tunnel est réalisé par interaction du substrat avec des ions de faible énergie, couplée à une oxydation du substrat ;
- le dépôt de la couche de silicium est réalisé en phase vapeur de type LPCVD fortement dopé hydrogène, pour fournir une couche de silicium amorphe, ou bien par pulvérisation, de type « sputtering » sous atmosphère d'hydrogène, pour fournir une couche de silicium polycristallin sensiblement exempte de charges induites ;
- le dépôt de la couche de silicium est précédé par le dépôt d'une couche métallique directement sur l'oxyde tunnel, la couche de silicium polycristallin étant ensuite déposée sur la couche métallique comme précédemment ; - l'interaction ionique est effectuée entre une couche de silicium hydrogéné, amorphe ou polycristallin, et des ions de gaz rare moyennement chargés, tels que Ar8+ à Ar12+, émis par une source d'ions de type ECR, et l'oxydation est réalisée ensuite par émission et comblement à l'aide de gaz oxygène des liaisons hydrogène pendantes, ouvertes par l'interaction;
- l'interaction ionique est également oxydante et est effectuée entre une couche de silicium polycristallin et des ions oxydants, tels que O+, ces ions étant également émis par une source d'ions de type ECR.
- la couche diélectrique est une couche de SiO2, déposée par pulvérisation sous vide ou par LPCVD entre les micro-îlots, ce dépôt étant effectué après une phase d'oxydation douce du silicium réalisée par une interaction d'ions de faible énergie du type précédent, accompagnée d'un chauffage à une température inférieure à 500°C.
Un autre objet de l'invention est un réacteur multichambres couplées à un sas de transfert pour la mise en œuvre du procédé précédent. Ce réacteur comporte - une chambre d'oxydation du substrat de silicium pour former l'oxyde tunnel et réaliser l'oxydation douce du silicium gravé,
- une chambre de dépôt de silicium à graver,
- une chambre des moyens de recuit « flash » sous vide, - une chambre de génération d'ions à faible énergie équipée d'une source ECR et de moyens de contrôle de direction, densité et vitesse des ions,
- une chambre de gravure du silicium par RIE, et
- une chambre de dépôt d'une couche de SiO2 par LPCVD ou pulvérisation cathodique, ou tout autre moyen oxydant connu de l'homme de l'art.
Selon des modes de réalisation particuliers, le silicium à graver est soit un silicium polycristallin soit un silicium amorphe hydrogéné ou polycristallin hydrogéné selon des méthodes connues. Dans le premier cas, la source de la chambre de génération d'ions émet des ions oxydants, par exemple des ions O+. Dans le deuxième cas, cette source émet des ions de gaz rare, par exemple Ar8+, la chambre étant associée à une chambre supplémentaire d'oxydation du silicium par flux d'oxygène.
Selon une forme de réalisation particulière, une chambre supplémentaire d'oxydation douce du silicium par flux de gaz oxygène et chauffage modéré est prévue afin de reconstituer les zones élémentaires oxydées qui auraient pu être attaquées par les différentes phases de gravure. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit, relative à un exemple de réalisation non limitatif, en référence aux figures annexées qui représentent respectivement :
- la figure 1 (déjà décrite), une vue schématique en coupe d'un transistor MOS selon l'état de la technique ;
- la figure 2, une vue schématique en coupe d'un exemple de composant à micro-îlots conforme à l'invention ; - la figure 3, une vue schématique de dessus d'une couche de silicium recouverte de zones élémentaires oxydées créées par l'interaction ionique selon l'invention ; et
- la figure 4, une vue schématique en coupe de micro-îlots comportant une couche de silicium au cours de sa gravure par RIE.
Sur la vue en coupe de la figue 2, apparaît un exemple de structure d'un composant 20 à éléments mono-électron selon l'invention. Ces éléments sont des micro-îlots 21 formés de plots de silicium polycristallin sensiblement cylindriques, ayant environ 10 nm de hauteur et 3 nm de diamètre. Ces plots 21 sont surmontés d'une zone élémentaire oxydée 22 et sont enrobés dans une couche diélectrique 23 d'oxyde de silicium, disposée entre une couche mince d'oxyde tunnel 24 et une grille 25. L'ensemble de ces éléments est isolé d'autres composants par des oxydes de champ 26, et déposé sur un substrat de silicium 27 entre une source 28 et un drain 29. Les micro-îlots sont uniformément répartis sur l'oxyde tunnel de sorte que, pour une largeur de grille de l'ordre de 100 nm, le nombre de microîlots par composant est d'environ une TRENTAINE.
Pour réaliser de tels composants, il convient d'abord de procéder à la formation de l'oxyde tunnel 24 sur le substrat de silicium 27. Cet oxyde tunnel, d'épaisseur inférieure au nanomètre, est obtenu par oxydation superficielle d'un substrat de silicium.
Dans l'exemple, cette oxydation est réalisée par interaction du substrat, préalablement hydrogéné selon les méthodes habituelles, avec des ions Ar8+ de faible énergie, émis par une source de type ECR. Les ions ouvrent les liaisons hydrogène, puis les liaisons pendantes sont comblées par oxydation à l'aide de gaz oxygène. Ce type d'oxydation est décrit ci-après de façon détaillée en référence à la phase relative à la formation des zones élémentaires d'oxyde uniformément réparties sur une couche de silicium polycristallin. D'autres procédés d'oxydation connus peuvent être utilisés pour former l'oxyde tunnel, tels que l'oxydation thermique.
Une couche de silicium polycristallin hydrogéné, d'épaisseur environ égale à 20 nm, est déposée sur l'oxyde tunnel. Le dépôt est réalisé par tout moyen connu de l'homme de l'art, en particulier par pulvérisation sous vide ou par LPCVD. La couche est suffisamment épaisse pour présenter un caractère continu et homogène.
Le silicium polycristallin est préalablement hydrogéné par tout moyen connu, par exemple par plongée dans un bain d'acide fluorhydrique et d'ions ammonium. Il est également possible d'hydrogéner le silicium polycristallin lors de son dépôt en LPCVD ou par sputtering, par introduction de gaz hydrogène dans la chambre de dépôt.
Avant de procéder à la gravure de la couche de silicium, elle subit un recuit « flash » sous atmosphère d'hydrogène afin de conserver la proportion d'hydrogène incluse dans le silicium polycristallin, de réduire au minimum* le taux de charges induites, et de faire grossir les grains. En effet, ce recuit permet d'augmenter la taille des grains de la couche et de diminuer les contraintes internes. La couche de silicium hydrogénée est ensuite introduite dans une chambre d'oxydation interactive d'un réacteur à chambres multiples reliées par un sas. La chambre est conservée sous vide poussé, entre 10'6 et 10"11 mbar, par des moyens de pompage connus.
Cette chambre est équipée d'une source de faisceau d'ions Ar8+, connue de l'homme de l'art. Une source d'ions peut être une source à résonance cyclotronique électronique de type ECR (initiales de Electron Cyclotron Résonance en terminologie anglo-saxonne), les ions étant confinés dans un plasma chauffé par des ondes radiofréquence.
La source produit des ions à basse énergie cinétique, de quelques keV/q (q étant le nombre de charges par ion), généralement de 1 à 20 keV/q, 10 keV/q dans l'exemple de mise en œuvre. L'énergie cinétique d'extraction est réglée par l'application d'une tension d'extraction, qui est égale à 10 kV dans le cas présent.
Les paramètres de réglage de la source sont par ailleurs ajustés pour fournir le débit d'ions souhaité, égal à environ 1012 ions/cm2.s dans l'exemple de réalisation. Les dimensions du faisceau d'ions extrait sont également réglées par les moyens appropriés, connus de l'homme de l'art, pour définir, avec le débit, la densité du faisceau d'ions au niveau du substrat, c'est-à-dire le nombre d'ions par unité de surface et de temps.
Les ions extraits sont triés, suivant leur rapport masse/charge, par un aimant de tri associé à la source. Un « scanner » (analyseur en dénomination anglo-saxonne) à collection de charges contrôle la position du faisceau d'ions t és pour le diriger vers le substrat de silicium.
Les ions sont plus précisément sélectionnés par des moyens de sélection d'ions, constitués par un filtre de type passe-bande ou passe-haut à champ électrique, connu de l'homme de l'art, qui sélectionne les ions en fonction de leur énergie cinétique, les ions d'énergie égale à environ 10 keV/q étant sélectionnés dans cet exemple.
Un champ électrique de décélération ralentit les ions à l'approche de la surface de silicium jusqu'à atteindre une énergie cinétique proche de zéro. Ce champ électrique est produit au milieu d'un condensateur plan formé par une électrode et le substrat entre lesquels on applique une tension de décélération. Cette tension, réglée par un potentiomètre, est ajustée généralement entre 1 et 20 kV, 10 kV dans notre exemple, pour donner à chaque ion une énergie comprise entre quelques eV/q et 0.
Dans ces conditions, la majorité des interactions des ions avec le substrat a lieu à environ une dizaine d'Angstrôms au-dessus de la surface du substrat.
La densité des ions au niveau de la zone où ils interagissent avec la surface est contrôlée par le débit de la source d'ions et par les dimensions du faisceau dans cette zone. Le débit d'émission est réglé par les moyens appropriés, connus de l'homme de l'art, et le faisceau est focalisé au niveau de la zone d'interaction au moyen de lentilles électrostatiques unipolaires ou par l'utilisation de champs électriques ou magnétiques.
Les ions Argon approchant la surface de silicium polycristallin extraient les électrons des couches hydrogénées en surface, provoquant l'apparition de liaisons pendantes. Les ions Argon sont ensuite rétroréfléchis par répulsion électrostatique du fait de la création de charges électrostatiques positives en regard de ces ions lors de l'extraction des électrons. L'oxydation se fait alors par transfert de la tranche supportant la couche de silicium dans une chambre à travers le sas, et introduction de gaz oxygène dans cette chambre sous vide. La pression partielle d'oxygène est comprise entre 10"5 et 10'9 mbar, égale à 10"7 mbar dans l'exemple de réalisation. A chaque ouverture d'une liaison hydrogène, un comblement par de l'oxygène est réalisé dans ces conditions de pression.
La couche de SiO2 formée a une épaisseur de l'ordre de 3 à 5 nanometres. Le contrôle et la durée de l'oxydation sont réglés par le choix de la charge des ions Argon, +8 à +12, la densité de ces ions, de préférence de 1010 à 1014 ions/cm2.s et la pression résiduelle.
Dans l'exemple de mise en œuvre le faisceau d'ions Ar+8 forme un courant d'intensité égale à 80 μA avec une section de 1 cm2, et la densité d'ions incidents s'élève à 1012 ions/cm2.s. Après une durée de projection d'ions d'environ 1 seconde, la densité d'impacts et donc de zones élémentaires d'oxydes créées est d'environ 1012 par cm2.
Dans ces conditions, l'oxydation se traduit par la formation de zones élémentaires correspondant aux points d'interaction de chaque ion Argon sans qu'il y ait superposition. Au contraire, comme illustré sur la vue de dessus de la figure 3, les zones élémentaires 30, sensiblement circulaires avec un diamètre environ égal à 1 à 2 nm, sont réparties uniformément à la surface de la couche de silicium 31. Le pourcentage de surface couverte par ces zones représente environ 1 % de la surface totale.
Afin de former les éléments mono-électron, la couche de silicium polycristallin est gravée par attaque de cette couche à travers le masque constitué par les zones élémentaires oxydées.
L'attaque de la couche est réalisée par gravure ionique réactive, appelée RIE (initiales de Reactive Ion Etching, en dénomination anglo-saxonne) dans une autre chambre du réacteur après transfert de la couche à travers le sas. Cette gravure, bien connue de l'homme de l'art, permet d'avoir une sélectivité pouvant atteindre 100 entre le silicium et le SiO2, c'est-à-dire que le silicium est gravé 100 fois plus vite que son oxyde. La gravure du silicium est quasiment auto-stoppante car elle s'arrête d'elle-même lorsqu'il n'y a plus de silicium entre les zones élémentaires, comme illustré par la figure 4. En effet, dans ce cas, les ions 40 de la gravure RIE viennent bombarder, selon la flèche F, l'oxyde tunnel 41 entre les plots 42 alors formés par disparition de la couche de silicium non masquée par les zones d'oxydes 30, et l'oxyde tunnel se grave cent fois plus lentement. Ainsi, par la gravure RIE dans les conditions décrites ci-dessus, la forme exacte des zones élémentaires est transférée dans la couche de silicium polycristallin. Afin de reconstituer des zones de SiO2 géométriquement parfaite après la gravure RIE, il convient de transférer l'ensemble dans une chambré d'oxydation dite douce, cette chambre étant avantageusement celle de la formation de l'oxyde tunnel.
Cette oxydation reprend les conditions d'oxydation de type interaction ionique à distance décrite ci-dessus, à l'aide d'ions Ar4+ à Ar8+, mais combinée à un chauffage modéré, réalisé par tout moyen connu de l'homme de l'art, qui établit une température comprise entre 200 et 500°C dans la chambre, 300°C dans l'exemple de réalisation.
Après la gravure, le composant est conduit dans une chambre de dépôt de couche de SiO2 entre les micro-îlots par transfert à travers le sas. Le dépôt est réalisé selon des méthodes connues, pulvérisation sous vide ou LPCVD, et permet d'enrober chaque plot d'une couche de diélectrique isolante pour constituer un dispositif quantique.
L'invention n'est pas limitée aux exemples de réalisation décrits et représentés. Il est par exemple possible de déposer une ou plusieurs couche métalliques sur la mince couche d'oxyde tunnel avant de déposer une couche de silicium polycristallin ou amorphe. Lors de la gravure RIE, il convient de changer la nature du gaz réactif suivant la nature de la couche à graver afin d'obtenir un transfert rigoureux de la forme des zones élémentaires d'oxydes, et donc de réaliser des micro-îlots réguliers.

Claims

REVENDICATIONS
1. Procédé de réalisation de composants à au moins un élément mono-électron, comportant une étape de réalisation d'un oxyde tunnel (24, 41) d'épaisseur inférieure au nanomètre par oxydation superficielle d'un substrat de silicium, suivie des étapes successives suivantes :
- dépôt d'au moins une couche conductrice de silicium (31 ) sur l'oxyde tunnel ;
- projection d'ions sous vide, de faible énergie et de densité comprise entre 108 et 1014 ions/cm2.s, à la surface de la couche de silicium (31), couplée à une oxydation des zones élémentaires (30) créées par l'interaction entre les ions et ladite surface ;
- gravure ionique réactive et sélective du silicium autour desdites zones élémentaires (31 ) jusqu'à atteindre l'oxyde tunnel (41 ) ; et
- dépôt d'une couche diélectrique entre les micro-îlots (42).
2. Procédé de réalisation selon la revendication 1 , caractérisé en ce que l'oxyde tunnel (41 ) est réalisé par interaction du substrat avec des ions de faible énergie, couplée à une oxydation du substrat.
3. Procédé de réalisation selon l'une des revendications 1 et 2, caractérisé en ce que le dépôt d'au moins une couche conductrice de silicium sur l'oxyde tunnel est suivi d'un recuit de type « flash », réalisé sous atmosphère d'hydrogène.
4. Procédé de réalisation selon l'une quelconque des revendications précédentes, caractérisé en ce que le dépôt de la couche de silicium (31) est réalisé soit en phase vapeur de type LPCVD fortement dopée en hydrogène, pour fournir, soit par pulvérisation sous vide de type « sputtering », pour fournir respectivement une couche de silicium amorphe et une couche de silicium polycristallin sensiblement exempte de charges induites.
5. Procédé de réalisation selon l'une des revendications 1 à 3, caractérisé en ce que le dépôt de la couche de silicium est précédé par le dépôt d'une couche métallique directement sur l'oxyde tunnel, la couche de silicium étant ensuite déposée sur la couche métallique.
6. Procédé de réalisation selon l'une quelconque des revendications précédentes, caractérisé en ce que l'interaction ionique est effectuée entre une couche de silicium hydrogéné, amorphe ou polycristallin, et des ions de gaz rare moyennement chargés émis par une source d'ions de type ECR, et l'oxydation est réalisée ensuite par émission et comblement à l'aide de gaz oxygène des liaisons hydrogène pendantes, ouvertes par l'interaction.
7. Procédé de réalisation selon la revendication 6, caractérisé en ce que les ions de gaz rare sont des ions Ar8+ à Ar12+.
8. Procédé de réalisation selon l'une quelconque des revendications 1 à 5, caractérisé en ce que l'interaction ionique est également oxydante et est effectuée entre une couche de silicium polycristallin et des ions oxydants, ces ions étant également émis par une source d'ions de type ECR.
9. Procédé de réalisation selon la revendication 8, caractérisé en ce que les ions oxydants sont des ions 0+.
10. Procédé de réalisation selon la revendication 1 , caractérisé en ce que la couche diélectrique est une couche de SiO2 déposée entre les micro-îlots (42) après une phase d'oxydation douce du silicium, réalisée par une interaction d'ions de faible énergie du type précédent accompagnée d'un chauffage à une température inférieure à 500°C.
1 1. Procédé de réalisation selon la revendication 1 , dans lequel une oxydation douce des micro-îlots de silicium (42) est réalisée par flux de gaz oxygène et chauffage modéré afin de reconstituer les zones élémentaires oxydées (30).
12. Réacteur multichambres pour la mise en œuvre du procédé selon l'une quelconque des revendications précédentes, comportant :
- une chambre d'oxydation du substrat de silicium pour former l'oxyde tunnel et réaliser l'oxydation douce du silicium gravé,
- une chambre de dépôt de silicium, - une chambre de recuit de type « flash » sous vide, - une chambre d'interaction d'ions à faible énergie équipée d'une source ECR et de moyens de contrôle de direction, densité et vitesse des ions,
- une chambre de gravure du silicium par RIE, et - une chambre de dépôt d'une couche de SIO2.
13. Réacteur selon la revendication 11 , dans lequel, le silicium à graver est soit un silicium polycristallin soit un silicium amorphe hydrogéné ou polycristallin hydrogéné, la source de la chambre d'interaction d'ions émet des ions oxydants ou, respectivement, des ions de gaz rare, la chambre étant associée à une chambre supplémentaire d'oxydation du silicium par flux d'oxygène.
PCT/FR2000/002099 1999-08-04 2000-07-21 Composant a elements mono-electron et dispositif quantique, ainsi que procede industriel de realisation et reacteur multichambres de mise en oeuvre Ceased WO2001011689A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU70055/00A AU7005500A (en) 1999-08-04 2000-07-21 Component with monoelectron elements and quantum device, industrial method for producing the same and multi-chamber reactor for carrying out said method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9910116A FR2797349B1 (fr) 1999-08-04 1999-08-04 Composant a elements mono-electron et dispositif quantique, ainsi que procede industriel de realisation et reacteur multichambres de mise en oeuvre
FR99/10116 1999-08-04

Publications (1)

Publication Number Publication Date
WO2001011689A1 true WO2001011689A1 (fr) 2001-02-15

Family

ID=9548876

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2000/002099 Ceased WO2001011689A1 (fr) 1999-08-04 2000-07-21 Composant a elements mono-electron et dispositif quantique, ainsi que procede industriel de realisation et reacteur multichambres de mise en oeuvre

Country Status (3)

Country Link
AU (1) AU7005500A (fr)
FR (1) FR2797349B1 (fr)
WO (1) WO2001011689A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014001569A1 (fr) 2012-06-29 2014-01-03 Institut National Des Sciences Appliquees De Lyon Capteur de molecule integrable dans un terminal mobile
CN109791924A (zh) * 2016-09-29 2019-05-21 英特尔公司 量子计算组件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997048135A1 (fr) * 1996-06-14 1997-12-18 Commissariat A L'energie Atomique Transistor mos a puits quantique et procedes de fabrication de celui-ci
EP0843361A1 (fr) * 1996-11-15 1998-05-20 Hitachi Europe Limited Dispositif de mémoire
WO1999005724A1 (fr) * 1997-07-25 1999-02-04 Regents Of The University Of Minnesota Memoire semm a grille flottante

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997048135A1 (fr) * 1996-06-14 1997-12-18 Commissariat A L'energie Atomique Transistor mos a puits quantique et procedes de fabrication de celui-ci
EP0843361A1 (fr) * 1996-11-15 1998-05-20 Hitachi Europe Limited Dispositif de mémoire
WO1999005724A1 (fr) * 1997-07-25 1999-02-04 Regents Of The University Of Minnesota Memoire semm a grille flottante

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BRIAND J -P: "ABOVE AND BELOW SURFACE INTERACTIONS OF HIGHLY CHARGED IONS ON METALS, INSULATORS OR SEMICONDUCTORS", AIP CONFERENCE PROCEEDINGS,US,NEW YORK,NY, no. 392, 6 November 1996 (1996-11-06), pages 137 - 140, XP002055240 *
BRIAND J -P: "DES IONS AU-DESSUS DES SURFACES OU DE LA RECHERCHE FONDAMENTALE AUX APPLICATIONS", REE: REVUE GENERALE DE L'ELECTRICITE ET DE L'ELECTRONIQUE,REVUE GENERALE DE L'ELECTRICITE S.A,FR, no. 7, July 1999 (1999-07-01), pages 6 - 7, XP000906231, ISSN: 1265-6534 *
KOPRINAROV I N ET AL: "Critical energy densities for amorphization in Ar-ion implanted silicon at low energies", PHYSICS LETTERS A, 17 MARCH 1997, ELSEVIER, NETHERLANDS, vol. 227, no. 3-4, pages 241 - 244, XP000965453, ISSN: 0375-9601 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014001569A1 (fr) 2012-06-29 2014-01-03 Institut National Des Sciences Appliquees De Lyon Capteur de molecule integrable dans un terminal mobile
CN109791924A (zh) * 2016-09-29 2019-05-21 英特尔公司 量子计算组件

Also Published As

Publication number Publication date
AU7005500A (en) 2001-03-05
FR2797349A1 (fr) 2001-02-09
FR2797349B1 (fr) 2002-03-08

Similar Documents

Publication Publication Date Title
EP0511360B1 (fr) Source d'electrons et procede de realisation
EP0980588B1 (fr) Dispositif a base d'ilots quantiques et procede de fabrication
EP0801419A1 (fr) Procédé d'obtention d'un film mince de matériau semiconducteur comprenant notamment des composants électroniques
EP0351001A1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
FR2492591A1 (fr) Procede de fabrication d'un circuit integre
FR2524709A1 (fr) Dispositif a semi-conducteur et procede pour sa fabrication
FR2634059A1 (fr) Microcomposant electronique autoscelle sous vide, notamment diode, ou triode, et procede de fabrication correspondant
WO2006131615A1 (fr) Transistor a canal a base de germanium enrobe par une electrode de grille et procede de fabrication d'un tel transistor
FR2919427A1 (fr) Structure a reservoir de charges.
FR2566186A1 (fr) Procede de fabrication d'au moins un transistor a effet de champ en couche mince et transistor obtenu par ce procede
EP1346405A1 (fr) Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors
FR2643192A1 (fr) Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant
EP0229574A1 (fr) Detecteur photovoltaique en HgCdTe a heterojonction et son procédé de fabrication
WO2001011689A1 (fr) Composant a elements mono-electron et dispositif quantique, ainsi que procede industriel de realisation et reacteur multichambres de mise en oeuvre
FR2922360A1 (fr) Procede de fabrication d'un substrat de type semi- conducteur sur isolant a plan de masse integre.
FR2881575A1 (fr) Transistor mos a grille totalement siliciuree
EP0197838B1 (fr) Procédé de réalisation d'un transistor à effet de champ à métallisation de grille autoalignée
EP0904599B1 (fr) PROCEDE DE GRAVURE DE LA GRILLE EN TECHNOLOGIE MOS UTILISANT UN MASQUE DUR A BASE DE SiON
EP1433206A1 (fr) Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor
EP0177422B1 (fr) Procédé de réalisation de grilles en siliciure ou en silicium pour circuit intégré comportant des éléments du type grille-isolant-semiconducteur
EP1183717A1 (fr) Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs
EP4006997B1 (fr) Procédé de réalisation d'un dispositif quantique
EP1328977A1 (fr) Procede de realisation d'un oxyde de grille forme sur substrat semi-conducteur
EP1396882A2 (fr) Procédé de réalisation d'un composant électronique intégré et dispositif électrique incorporant tel composant
WO2000068984A1 (fr) Procede de nettoyage d'une surface de substrat de silicium et application a la fabrication de composants electroniques integres

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP