TWI596625B - 具積體間隙的薄膜電感 - Google Patents
具積體間隙的薄膜電感 Download PDFInfo
- Publication number
- TWI596625B TWI596625B TW100141117A TW100141117A TWI596625B TW I596625 B TWI596625 B TW I596625B TW 100141117 A TW100141117 A TW 100141117A TW 100141117 A TW100141117 A TW 100141117A TW I596625 B TWI596625 B TW I596625B
- Authority
- TW
- Taiwan
- Prior art keywords
- magnetic
- thin film
- film inductor
- yoke
- conductors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F3/00—Cores, Yokes, or armatures
- H01F3/10—Composite arrangements of magnetic circuits
- H01F3/14—Constrictions; Gaps, e.g. air-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F5/00—Coils
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
本發明關於鐵磁電感,且更明確地說,本發明關於用於電力轉換的薄膜鐵磁電感。
將電感式電力轉換器整合在矽上係降低電子裝置的成本、重量及尺寸的一條途徑。開發完全積體式「矽上(on silicon)」電力轉換器的主要難處在開發高品質薄膜電感。為達目的,該等電感應該具有高Q、大電感值以及每單位面積具有大能量儲存。
根據一具體實施例的薄膜電感包含:一或多條臂部;通過每一條臂部的一或多個導體;一第一鐵磁軛圈,其部分纏繞該等一或多條臂部的第一臂部中的該等一或多個導體,該第一鐵磁軛圈包括一磁性頂端區段、一磁性底部區段、以及被定位在該等一或多條臂部的第一臂部中的該等一或多個導體之相對側(opposite sides)的多個通道區,其中,該磁性頂端區段與磁性底部區段會經由該等通道區中的一低磁阻路徑被耦合在一起;以及位於該等通道區的至少一者之中的該頂端區段與底部區段之間的一或多個非磁性間隙。
根據一具體實施例的系統包含:一電子裝置;以及一
併入一薄膜電感的電力供應器。該薄膜電感包含:至少兩條臂部;通過每一條臂部的一或多個導體;一第一鐵磁軛圈,其部分纏繞該等臂部的第一臂部中的該等一或多個導體,該第一鐵磁軛圈包括一磁性頂端區段、一磁性底部區段、以及被定位在該等一或多條臂部的第一臂部中的該等一或多個導體之相對側的多個通道區,其中,該磁性頂端區段與磁性底部區段會經由該等通道區中的一第一低磁阻路徑被耦合在一起;位於該第一臂部的該等通道區的至少一者之中的該頂端區段與底部區段之間的一或多個非磁性間隙;一第二鐵磁軛圈,其部分纏繞該等臂部的第二臂部中的該等一或多個導體,該第二鐵磁軛圈包括一磁性頂端區段、一磁性底部區段、以及被定位在該等一或多條臂部的第二臂部中的該等一或多個導體之相對側的多個通道區,其中,該磁性頂端區段與磁性底部區段會經由該等通道區中的一第二低磁阻路徑被耦合在一起;以及位於該第二臂部的該等通道區的至少一者之中的該頂端區段與底部區段之間的一或多個非磁性間隙。
根據一具體實施例用於製造薄膜電感的方法包含:形成兩個軛圈的底部區段;在該等兩個底部區段之每一者的至少一部分上方形成一由電絕緣材料製成的第一層;形成通過該等底部區段之每一者上方的一或多個導體;在該等一或多個導體上方形成一由電絕緣材料製成的第二層;以及形成該等兩個軛圈的頂端區段,其中,一或多個非磁性間隙會出現在一或多個通道區之中,該等通道區被定位在每一個軛圈的該頂端區段與該底部區段之間的該等一或
多個導體的每一側。
從下面詳細說明中,便會明白本發明的其它態樣與具體實施例,其會配合圖式透過範例來解釋本發明的原理。
下面說明的目的在解釋本發明的一般性原理而沒有限制本文所主張之創新概念的意義。進一步言之,本文所述的特殊特徵可以各種可能的組合與排列方式結合其它已述特徵來使用。
除非本文中明確定義,否則所有詞語均會被賦予包含說明書中暗喻意義以及熟習本技術人士所瞭解及/或定義在字典、條約、...等之中的意義的最廣可能解釋。
還應該注意的係,除非明確定義,否則在本說明書及隨附申請專利範圍中所使用的單數形式「一」(a、an)與「該」(the)皆包含複數指定對象。
在各圖式中,相同的元件具有相同的編號。
下面的說明揭示具有一鐵磁軛圈之薄膜電感結構的數種較佳具體實施例,該鐵磁軛圈具有夾設著一導體的一磁性頂端區段與一磁性底部區段。該導體的兩側為通道區,其中,該磁性頂端區段與磁性底部區段會透過一低磁阻路徑被耦合。該等通道區的一或多者還具有一非磁性間
隙。該非磁性間隙的功能係儲存能量並且在該鐵磁軛圈飽和時增加電流。所產生的電感在每單位面積中會儲存更多的能量。
於一個一般的具體實施例中,一薄膜電感包含:一或多條臂部;通過每一條臂部的一或多個導體;一第一鐵磁軛圈,其部分纏繞該等一或多條臂部的第一臂部中的該等一或多個導體,該第一鐵磁軛圈包括一磁性頂端區段、一磁性底部區段、以及被定位在該等一或多條臂部的第一臂部中的該等一或多個導體之相對側的多個通道區,其中,該磁性頂端區段與磁性底部區段會經由該等通道區中的一低磁阻路徑被耦合在一起;以及位於該等通道區的至少一者之中的該頂端區段與底部區段之間的一或多個非磁性間隙。
於另一一般的具體實施例中,一系統包含:一電子裝置;以及一併入一薄膜電感的電力供應器。該薄膜電感包含:至少兩條臂部;通過每一條臂部的一或多個導體;一第一鐵磁軛圈,其部分纏繞該等臂部的第一臂部中的該等一或多個導體,該第一鐵磁軛圈包括一磁性頂端區段、一磁性底部區段、以及被定位在該等一或多個導體之相對側的多個通道區,其中,該磁性頂端區段與磁性底部區段會經由一第一低磁阻路徑被耦合在一起;以及位於該第一臂部的該頂端區段與底部區段之間的一或多個非磁性間隙。一第二鐵磁軛圈,其部分纏繞該等臂部的第二臂部中的該等一或多個導體,該第二鐵磁軛圈包括一磁性頂端區
段、一磁性底部區段、以及被定位在該等一或多個導體之相對側的多個通道區,其中,該磁性頂端區段與磁性底部區段會經由一第二低磁阻路徑被耦合在一起;以及位於該第二臂部中的該頂端區段與底部區段之間的一或多個非磁性間隙。
於又一一般的具體實施例中,製造薄膜電感的方法包含:形成兩個軛圈的底部區段;在該等兩個底部區段之每一者的至少一部分上方形成一由電絕緣材料製成的第一層;形成通過該等底部區段之每一者上方的一或多個導體;在該等一或多個導體上方形成一由電絕緣材料製成的第二層;以及形成該等兩個軛圈的頂端區段,其中,一或多個非磁性間隙會出現在一或多個通道區之中,該等通道區被定位在每一個軛圈的該頂端區段與該底部區段之間的該等一或多個導體的每一側。
為有效轉換電力,電感必須有低損。除此之外,薄膜電感還必須在每單位面積中儲存大量的能量,以適配在矽上的有限空間中。鐵磁材料可讓一電感在一給定的電流中儲存更多能量。鐵磁材料的另一項好處係降低損失。電感中的其中一項主要損失機制來自該等導體的阻值。此損失會與電流的平方成正比。利用鐵磁材料會降低儲存一給定電力值所需的電流,從而減少損失。
然而,鐵磁材料亦會造成某些缺點。鐵磁材料中磁場的強度會因飽和受到限制。所以,軛圈的飽和會限制最大
電流及電感能儲存的最大能量。除此之外,操作在高頻處的磁性材料還會經由渦流與磁滯而產生損失。倘若電感操作在超高頻處的話,此等損失可能很大。
藉由在磁性材料中擺放一或多個小間隙便能克服該磁性材料的某些限制。該等間隙係用以儲存能量並降低該等磁性軛圈中的磁場。這會增加飽和電流並提高該裝置的能量儲存,但卻不會影響裝置尺寸。此外,被儲存在空氣間隙中的額外能量並不會創造任何磁性損失。倘若磁核損失很高的話,這便會降低系統中的總損失並提高Q值。
於一具體實施例中,一電感結構會有具一或多個電性導體(electrical conductor)的多條臂部,每一個電性導體皆有通過每一條臂部的一或多個匝(turn)。每一條該等臂部皆會被一含有一或多個間隙的鐵磁軛圈包圍。
該等間隙會被放置成垂直於通過該軛圈之通量的方向。它們會儲存能量並且提高用以飽和該電感所需的電流。因此,該等間隙會讓該電感在每單位面積中儲存的能量多於沒有該等間隙時能夠儲存的能量。
參考圖1,圖中所示的係一薄膜電感100,其具有兩條臂部102、104以及一通過每一條臂部的導體106。於此情況中,該導體具有螺旋組態的數個匝;但是在其它方式中亦可能僅有單一匝。於進一步的方式中亦可運用多個導體,每一者皆有一或多個匝。
一第一鐵磁軛圈108會部分纏繞該等臂部102之第一臂部中的該等一或多個導體。該第一鐵磁軛圈包含一磁性頂端區段110與一磁性底部區段112。在導體106的任一側為通道區113與115,其中,該磁性頂端區段110與磁性底部區段112會經由一低磁阻路徑被耦合。該等通道區中的一或多者還具有一非磁性間隙。於此具體實施例中,該低磁阻路徑係藉由最小化該等通道區中頂端極點與底部極點之間的分隔距離而產生。下面會詳細提出數種解釋性間隙組態。
一第二鐵磁軛圈114會部分纏繞該等臂部104之第二臂部中的該等一或多個導體。該第二鐵磁軛圈包含一磁性頂端區段116與一被磁性耦合至該第二鐵磁軛圈的該磁性頂端區段的磁性底部區段118,並且在該等通道區117、119的一或多者中的該頂端區段與該底部區段之間具有一或多個非磁性間隙,其中,該頂端區段與磁性底部區段會經由一低磁阻路徑被耦合在一起。
圖2為具有一特殊間隙組態的薄膜電感200的剖視圖。該電感200有兩個鐵磁軛圈,每一個軛圈在內部通道區115、119中會有單一非磁性間隙202。如圖示,於某些方式中,每一個鐵磁軛圈的非磁性間隙係位於該薄膜電感的內側。換言之,該等間隙可能彼此相向或者被定位成朝向該薄膜電感的中間。若希望保持該等穗狀磁場包圍該電感中央附近的間隙而非朝向其在該等外部通道區113、117
中的外部周圍(例如,此等穗狀磁場可能會干擾其它鄰近器件),此方式可能為宜。
繼續參考圖2,該等繞線會藉由一層電絕緣材料204而與每一個軛圈的底部區段分開。於此和其它具體實施例中,該電絕緣材料可能會構成該等一或多個非磁性間隙。較佳的係,該層電絕緣材料具有由單層沉積所產生的物理與結構特徵。舉例來說,該電絕緣材料的結構可能不會有多次沉積製程的轉變或介面;確切地說,該層係沒有此種轉變或介面的單一連續層。此層可由單次沉積製程來形成,例如,濺鍍、旋塗、...等,其會讓該層電絕緣材料形成至所希望的厚度,或是大於所希望的厚度(並且接著會透過減法製程來縮減,例如,蝕刻、碾磨、...等)。
圖3為具有另一間隙組態的薄膜電感300的剖視圖。於此組態中,該電感有兩個鐵磁軛圈,其中,每一個軛圈的頂端區段與底部區段會分開兩個非磁性間隙。
於和本發明之任何各種設計相容的某些方式中,該等第一與第二軛圈的頂端區段與底部區段中至少一者會連續跨越該等第一與第二軛圈。舉例來說,圖4所示的係一具有兩個鐵磁軛圈的薄膜電感400,其中,每一個軛圈的頂端區段與底部區段會分開兩個非磁性間隙,且其中,該軛圈的底部區段為單一連續工件。圖5所示的係一具有兩個鐵磁軛圈的薄膜電感500的剖視圖,其中,每一個軛圈的頂端區段與底部區段會分開兩個非磁性間隙,且其中,
該軛圈的頂端區段為單一連續工件。於進一步具體實施例中,該等頂端區段與底部區段可能為連續。
圖6A所示的係一具有兩個鐵磁軛圈的薄膜電感600的剖視圖,其中,每一個軛圈的頂端區段與底部區段會分開不同厚度的多個非磁性間隙,其中,厚度所指的係該間隙材料的沉積厚度。圖6A中還顯示一具有單一匝的解釋性導體。該等兩個間隙中的較大者係由兩次沉積製程所定義,而該等兩個間隙中的較小者則由一次沉積製程所定義。
圖6B所示的係一具有單一臂部、有一匝的單一導體、以及單一鐵磁軛圈的薄膜電感650的剖視圖,其中,該軛圈的頂端區段與底部區段會分開不同厚度的多個非磁性間隙,其中,厚度所指的係該間隙材料的沉積厚度。當然,熟習本技術的人士閱讀本揭示內容便會明白,此具體實施例可能具有雷同於任何其它組態的特徵,例如,在圖1至圖6A及圖7至圖8中找到的特徵。
在參考圖2至圖6所述的具體實施例中,每一個軛圈的頂端區段為順應性的(conformal)。換言之,該等頂端區段的剖面輪廓大體上順應性於下方結構的形狀。
參考圖7與圖8,圖中所示的薄膜電感700、800分別具有每一個軛圈的平坦頂端區段以及延伸在每一個軛圈的頂端區段與底部區段之間由磁性材料製成的多個柱體
702。於此具體實施例中,該低磁阻路徑係利用該等通道區中介於該等頂端區段與底部區段之間的兩個額外磁柱結構來產生。此等磁柱可讓通量在該等頂端極點與底部極點之間流動。較佳的係,每一根柱體的至少一端會接觸相關聯軛圈的頂端及/或底部區段。如圖7中所示,每一個軛圈的一或多個非磁性間隙可能會被定位在該或該等柱體的底部。如圖8中所示,每一個軛圈的一或多個非磁性間隙可能會被定位在該或該等柱體的頂端。
根據一具體實施例用於製造薄膜電感的方法900顯示在圖9中。於某些方式中,方法900可以實施在任何所希望的環境中並且可能包含配合圖1至圖8所述的具體實施例及/或方式。當然,熟習本技術的人士便會知道可以實施比圖9中所示者更多或較少的操作。
在步驟902中會形成兩個軛圈的底部區段。任何合宜的製程都可以使用,例如,電鍍、濺鍍、遮罩、以及碾磨、...等。該等軛圈的頂端區段與底部區段可由任何軟磁性材料來建構,例如,鐵合金、鎳合金、鈷合金、鐵氧磁體(ferrite)、...等。該等軛圈的該等頂端及/或底部區段可能具有一連續成形層的特徵;或者,可能係一由磁性層與非磁性層所組成的疊層,舉例來說,交錯的磁性層與非磁性層。該等非磁性層較佳的係包含非導體材料;不過,亦可以設計出具有導體非磁性層的具體實施例。又,如上面參考圖4所提,該等底部區段可能係一連續的磁性材料層的多個部分。
在圖9的步驟904中,一由電絕緣材料製成的第一層會被形成在該等兩個底部區段中每一者的至少一部分上方。任何合宜的製程都可以使用,例如,濺鍍、旋塗、...等。本技術中已知的任何電絕緣材料皆可使用,例如,氧化鋁、氧化矽、光阻、聚合物、...等。此層亦可能由不同或雷同材料製成的多層所構成,只要其為非磁性且非導體即可。視情況,可以使用該層在該鐵磁軛圈中產生該等間隙。該層亦可能會被圖樣化,以允許間隙僅被形成在預期放置的位置處。
在步驟906中,通過該等底部區段中每一者上方的一或多個導體與第一電絕緣材料層會被形成。該(等)導體可由任何電性導體材料構成,例如,銅、金、鋁、...等。可以使用任何已知的製作技術,例如,經由遮罩進行電鍍、鑲嵌製程(Damascene process)、導體印刷、濺鍍、遮罩與碾磨、...等。
在步驟908中,一第二電絕緣材料層會被形成在該等一或多個導體上。該第二電絕緣材料層可以和該第一電絕緣材料層雷同的方式及/或組成被形成,或者可能包含不同的材料。
在步驟910中,會形成該等兩個軛圈的頂端區段。該等頂端區段可以和該等底部區段雷同的方式及/或組成被形成。於某些方式中,該等頂端區段可能和該等底部區段
具有不同的組成。
一或多個非磁性間隙會出現在每一個軛圈的頂端區段與底部區段之間。此等間隙可能會形成分離的層、形成另一層的副產品、...等。任何已知的製程都可以使用,例如,電鍍、濺鍍、...等。
於某些具體實施例中,該等非磁性間隙可能由本技術中已知的電絕緣材料製成,例如,金屬氧化物,例如,氧化鋁、氧化矽、光阻、聚合物、...等。於一方式中,該第一電絕緣材料層還會形成該等非磁性間隙中的一或多者。該第一電絕緣材料層可能具有由單層沉積製程所產生的物理與結構特徵。
於其它具體實施例中,該等非磁性間隙可由本技術中已知的導電材料製成,例如,釕、鉭、鋁、...等。
當每一個軛圈的頂端區段為平坦時,舉例來說,如圖7與圖8中所示,該方法可能進一步包含形成由磁性材料製成的多個柱體,它們會延伸在每一個軛圈的該頂端區段與底部區段之間。舉例來說,圖10所示的係用以形成如圖7中所示之電感的方法1000。於某些方式中,方法1000可被實施在任何所希望的環境中並且可能包含配合圖1至圖9所述的具體實施例及/或方式。當然,熟習本技術的人士便會知道可以實施比圖10中所示者更多或較少的操作。
在步驟1002中會形成兩個軛圈的底部區段。任何合宜的製程都可以使用,例如,電鍍、濺鍍、遮罩、以及碾磨、...等。該等軛圈的頂端區段與底部區段可由任何軟磁性材料來建構,例如,鐵合金、鎳合金、鈷合金、鐵氧磁體、...等。該等軛圈的該等頂端及/或底部區段可能具有一連續成形層的特徵;或者,可能係一由磁性層與非磁性層所組成的疊層,舉例來說,交錯的磁性層與非磁性層。又,如上面參考圖4所提,該等底部區段可能係一連續的磁性材料層的多個部分。
在圖10的步驟1004中,一由電絕緣材料製成的第一層會被形成在該等兩個底部區段中每一者的至少一部分上方。任何合宜的製程都可以使用,例如,濺鍍、旋塗、...等。本技術中已知的任何電絕緣材料皆可使用,例如,氧化鋁、氧化矽、光阻、聚合物、...等。此層亦可能由不同或雷同材料製成的多層所構成,只要其為非磁性且非導體即可。視情況,可以使用該層在該鐵磁軛圈中產生該等間隙。該層亦可能會被圖樣化,以允許間隙僅被形成在預期放置的位置處。
在步驟1006中會形成該等柱體。該等柱體可以和該等底部區段雷同的方式及/或組成被形成。於某些方式中,該等柱體可能具有和該等底部區段不同的組成。
在步驟1008中,通過該等底部區段中每一者上方的一或多個導體與第一電絕緣材料層會被形成。該(等)導體
可由任何電性導體材料構成,例如,銅、金、鋁、...等。可以使用任何已知的製作技術,例如,經由遮罩進行電鍍、鑲嵌製程(Damascene process)、導體印刷、濺鍍、遮罩與碾磨、...等。
在步驟1010中,一第二電絕緣材料層會被形成在該等一或多個導體上。該第二電絕緣材料層可以和該第一電絕緣材料層雷同的方式及/或組成被形成,或者可能包含不同的材料。其可能包含一聚合物層。此絕緣層接著可能會利用各式各樣平坦化技術被平坦化,例如,化學機械平坦化,俾使得該導體上方的絕緣區為平坦。
在步驟1012中,會形成該等兩個軛圈的頂端區段。該等頂端區段可以和該等底部區段及/或柱體雷同的方式及/或組成被形成。於某些方式中,該等頂端區段可能和該等底部區段及/或柱體具有不同的組成。
於任意方式中,各部分的維度可能相依於該薄膜電感要被使用的特殊應用。熟習具備本文教示內容之技術的人士無需實施不當的實驗便能選擇合宜的維度。一般的準則係,增益的量通常和與該軛圈的長度成正比的間隙尺寸成正比,但是間隙越大,電感的電感值便越低。然而,倘若間隙太大的話,該磁性軛圈提高電感值及降低裝置中電流的效率便不佳。
在使用中,該等薄膜電感可以使用在可使用電感的任
何應用中。於一繪製在圖11中的通用具體實施例中,系統1100包含一電子裝置1102以及一根據本文所述之任何具體實施例的薄膜電感1104,較佳的係,該薄膜電感1104會被耦合至或被併入至該電子裝置的一電力供應器1106中。此電子裝置可能係一電路或其器件、晶片或其器件、微處理器或其器件、特定應用積體電路(Application Specific Integrated Circuit,ASIC)、...等。於進一步具體實施例中,該電子裝置與薄膜電感實際上會被建構(形成)在一共同基板上。因此,於某些方式中,該薄膜電感可被整合在一晶片、微處理器、ASIC、...等之中。
於圖12中所示的一解釋性具體實施例中提供一降壓轉換器電路1200。於此範例中,該電路包含兩個電晶體切換器1202、1203、電感1204、以及一電容1206。利用該等切換器上合宜的控制訊號,此電路會有效地將一較大輸入電壓轉換成一較小輸出電壓。熟習本技術的人士便知悉併入電感的許多此等電路。此類型電路可能係一單機型電力轉換器、一晶片或其器件的一部分、微處理器或其器件、特定應用積體電路(ASIC)、...等。於進一步具體實施例中,該電子裝置與薄膜電感實際上會被建構(形成)在一共同基板上。因此,於某些方式中,該薄膜電感可被整合在一晶片、微處理器、ASIC、...等之中。
於其它方式中,該薄膜電感可被整合在用於電力轉換以外電路的電子裝置之中。該電感可能係一分開的器件,或者被形成在和該電子裝置相同的基板上。
於又一方式中,該薄膜電感可被形成在一第一晶片上,該第一晶片會被耦合至具有該電子裝置的第二晶片。舉例來說,該第一晶片可作為該電力供應器與該第二晶片之間的中介片。
例示性系統包含行動電話、電腦、個人數位助理(Personal Digital Assistant,PDA)、可攜式電子裝置、...等。該電力供應器可能包含電力供應線、電池、變壓器、...等。
上面已說明各具體實施例;不過,應該瞭解的係,該等具體實施例僅透過範例被提出,而沒有限制意義。因此,本發明的一具體實施例的範圍與範疇不應受限於上述示範性具體實施例,而僅由下面申請專利範圍及它們的等效範圍來定義。
100‧‧‧薄膜電感
102‧‧‧臂部
104‧‧‧臂部
106‧‧‧導體
108‧‧‧第一鐵磁軛圈
110‧‧‧磁性頂端區段
112‧‧‧磁性底部區段
113‧‧‧通道區
114‧‧‧第二鐵磁軛圈
115‧‧‧通道區
116‧‧‧磁性頂端區段
117‧‧‧通道區
118‧‧‧磁性底部區段
119‧‧‧通道區
200‧‧‧薄膜電感
202‧‧‧非磁性間隙
204‧‧‧電絕緣材料
300‧‧‧薄膜電感
400‧‧‧薄膜電感
500‧‧‧薄膜電感
600‧‧‧薄膜電感
650‧‧‧薄膜電感
700‧‧‧薄膜電感
702‧‧‧柱體
800‧‧‧薄膜電感
1100‧‧‧系統
1102‧‧‧電子裝置
1104‧‧‧薄膜電感
1106‧‧‧電力供應器
1200‧‧‧降壓轉換器電路
1202‧‧‧電晶體切換器
1203‧‧‧電晶體切換器
1204‧‧‧電感
1206‧‧‧電容
圖1為根據一具體實施例的薄膜電感的透視圖。
圖2為根據一具體實施例的薄膜電感的剖視圖。
圖3為根據一具體實施例的薄膜電感的剖視圖。
圖4為根據一具體實施例的薄膜電感的剖視圖。
圖5為根據一具體實施例的薄膜電感的剖視圖。
圖6A為根據一具體實施例的薄膜電感的剖視圖。
圖6B為根據一具體實施例的薄膜電感的剖視圖。
圖7為根據一具體實施例的薄膜電感的剖視圖。
圖8為根據一具體實施例的薄膜電感的剖視圖。
圖9為根據一具體實施例的方法的流程圖。
圖10為根據一具體實施例的方法的流程圖。
圖11為根據一具體實施例的系統的簡化圖。
圖12為根據一具體實施例的系統的簡化電路圖。
100‧‧‧薄膜電感
102‧‧‧臂部
104‧‧‧臂部
106‧‧‧導體
108‧‧‧第一鐵磁軛圈
110‧‧‧磁性頂端區段
112‧‧‧磁性底部區段
113‧‧‧通道區
114‧‧‧第二鐵磁軛圈
115‧‧‧通道區
116‧‧‧磁性頂端區段
117‧‧‧通道區
118‧‧‧磁性底部區段
119‧‧‧通道區
Claims (13)
- 一種薄膜電感,其包括:一或更多條臂部;通過每一條臂部的一或更多個導體;一第一鐵磁軛圈(ferromagnetic yoke),其部分纏繞該等一或更多條臂部的一第一臂部中的該等一或更多個導體,該第一鐵磁軛圈包括一磁性頂端區段、一磁性底部區段、以及被定位在該等一或更多條臂部的該第一臂部中的該等一或更多個導體之相對側的多個通道區(via regions),其中該磁性頂端區段與該磁性底部區段係經由該等通道區中的一低磁阻路徑被耦合在一起;以及一個非磁性間隙,該非磁性間隙位於該等通道區中的至少一者中的該頂端區段與該底部區段之間,其中該第一鐵磁軛圈在該鐵磁軛圈中具有單一非磁性間隙。
- 如申請專利範圍第1項的薄膜電感,其中該非磁性間隙係由一電絕緣材料所製成。
- 如申請專利範圍第1項的薄膜電感,其中該非磁性間隙係由一導電材料所製成。
- 如申請專利範圍第1項的薄膜電感,其進一步包括一第二鐵磁軛圈,其部分纏繞該等一或更多條臂部的一第二臂部中的該等一或更多個導體,該第二鐵磁軛圈包括一磁性頂 端區段、一磁性底部區段、以及被定位在該等一或更多條臂部的該第二臂部中的該等一或更多個導體之相對側的多個通道區,其中該磁性頂端區段與該磁性底部區段係經由該等通道區中的一低磁阻路徑被耦合在一起;以及位於該第二臂部的該等通道區中的至少一者中的該頂端區段與該底部區段之間的一個非磁性間隙。
- 如申請專利範圍第4項的薄膜電感,其中每一個鐵磁軛圈的該非磁性間隙係位於該薄膜電感的一內側。
- 如申請專利範圍第1項的薄膜電感,其中該等一或多個導體具有一螺旋組態。
- 如申請專利範圍第1項的薄膜電感,其中該一或更多個導體係藉由一電絕緣材料而與該底部區段分開,其中該電絕緣材料形成該非磁性間隙並且具有由一單層沉積所產生的物理與結構特徵。
- 如申請專利範圍第1項的薄膜電感,其中該等一或更多個導體具有二或更多個匝(turn)。
- 如申請專利範圍第1項的薄膜電感,其中每一個軛圈的頂端區段為順應性的。
- 如申請專利範圍第1項的薄膜電感,其中該第一鐵磁軛圈 的該頂端區段為平坦,而由磁性材料製成的多個柱體(pillars)延伸在該第一鐵磁軛圈的該頂端區段與該底部區段之間,其中該等柱體中之每一者與該第一鐵磁軛圈的該等區段中之至少一者為直接接觸。
- 如申請專利範圍第10項的薄膜電感,其中該第一鐵磁軛圈的該非磁性間隙係在該等柱體中之一者的底部。
- 如申請專利範圍第10項的薄膜電感,其中該第一鐵磁軛圈的該非磁性間隙係在該等柱體中之一者的頂端。
- 如申請專利範圍第4項的薄膜電感,其中該第一鐵磁軛圈與該第二鐵磁軛圈的該等頂端區段與該等底部區段中的至少一者會連續跨越該第一鐵磁軛圈與該第二鐵磁軛圈。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/968,118 US8102236B1 (en) | 2010-12-14 | 2010-12-14 | Thin film inductor with integrated gaps |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201236032A TW201236032A (en) | 2012-09-01 |
| TWI596625B true TWI596625B (zh) | 2017-08-21 |
Family
ID=44872359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100141117A TWI596625B (zh) | 2010-12-14 | 2011-11-10 | 具積體間隙的薄膜電感 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8102236B1 (zh) |
| EP (1) | EP2652755B1 (zh) |
| JP (1) | JP2014504009A (zh) |
| KR (1) | KR101903804B1 (zh) |
| CN (1) | CN103403816B (zh) |
| TW (1) | TWI596625B (zh) |
| WO (1) | WO2012079826A1 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9466419B2 (en) * | 2007-05-10 | 2016-10-11 | Auckland Uniservices Limited | Apparatus and system for charging a battery |
| WO2009082706A1 (en) | 2007-12-21 | 2009-07-02 | The Trustees Of Columbia University In The City Of New York | Active cmos sensor array for electrochemical biomolecular detection |
| US8314676B1 (en) * | 2011-05-02 | 2012-11-20 | National Semiconductor Corporation | Method of making a controlled seam laminated magnetic core for high frequency on-chip power inductors |
| WO2013109889A2 (en) * | 2012-01-18 | 2013-07-25 | The Trustees Of Columbia University In The City Of New York | Systems and methods for integrated voltage regulators |
| US20130328165A1 (en) * | 2012-06-08 | 2013-12-12 | The Trustees Of Dartmouth College | Microfabricated magnetic devices and associated methods |
| US9741656B2 (en) * | 2012-11-01 | 2017-08-22 | Indian Institute Of Science | High-frequency integrated device with an enhanced inductance and a process thereof |
| US20160149122A1 (en) * | 2013-06-14 | 2016-05-26 | The Trustees Of Dartmouth College | Methods For Fabricating Magnetic Devices And Associated Systems And Devices |
| US9742200B2 (en) | 2013-12-09 | 2017-08-22 | Qualcomm Incorporated | System and method to avoid magnetic power loss while providing alternating current through a ferromagnetic material |
| US9324489B2 (en) | 2014-03-31 | 2016-04-26 | International Business Machines Corporation | Thin film inductor with extended yokes |
| US20160372449A1 (en) * | 2014-12-24 | 2016-12-22 | Intel Corporation | Integrated passive components in a stacked integrated circuit package |
| US10636560B2 (en) | 2016-03-11 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Induction based current sensing |
| US10304603B2 (en) | 2016-06-29 | 2019-05-28 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US10811177B2 (en) | 2016-06-30 | 2020-10-20 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| JP6801091B2 (ja) | 2016-09-22 | 2020-12-16 | アップル インコーポレイテッドApple Inc. | 磁性膜を利用した結合インダクタ構造 |
| US10283249B2 (en) | 2016-09-30 | 2019-05-07 | International Business Machines Corporation | Method for fabricating a magnetic material stack |
| US10665385B2 (en) * | 2016-10-01 | 2020-05-26 | Intel Corporation | Integrated inductor with adjustable coupling |
| DE102016219309B4 (de) * | 2016-10-05 | 2024-05-02 | Vitesco Technologies GmbH | Vibrationsfeste Schaltungsanordnung zum elektrischen Verbinden zweier Anschlussbereiche sowie Kraftfahrzeug und Verfahren zum Herstellen der Schaltungsanordnung |
| CN107146690B (zh) * | 2017-03-03 | 2019-11-05 | 华为机器有限公司 | 一种薄膜电感、电源转换电路和芯片 |
| DE102018113765B4 (de) * | 2017-06-09 | 2023-11-02 | Analog Devices International Unlimited Company | Transformator mit einer durchkontaktierung für einen magnetkern |
| US10910466B2 (en) | 2018-10-22 | 2021-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for tuning via profile in dielectric material |
| WO2020124341A1 (zh) * | 2018-12-17 | 2020-06-25 | 华为技术有限公司 | 薄膜电感及其制作方法、集成电路、终端设备 |
| CN114303210B (zh) * | 2019-10-08 | 2025-03-21 | 株式会社村田制作所 | 硅变压器集成芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5379172A (en) * | 1990-09-19 | 1995-01-03 | Seagate Technology, Inc. | Laminated leg for thin film magnetic transducer |
| JP2000150238A (ja) * | 1998-11-13 | 2000-05-30 | Alps Electric Co Ltd | 平面型磁気素子及び平面型磁気素子の製造方法 |
| US6301075B1 (en) * | 1997-12-10 | 2001-10-09 | Alps Electric Co., Ltd. | Thin film magnetic head |
| US20090181473A1 (en) * | 2007-10-10 | 2009-07-16 | Peter Smeys | Magnetically enhanced power inductor with self-aligned hard axis magnetic core produced in an applied magnetic field using a damascene process sequence |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051856A (en) * | 1988-10-14 | 1991-09-24 | Hitachi, Ltd. | Thin film magnetic head with mixed crystal structures |
| US4972286A (en) * | 1989-03-03 | 1990-11-20 | Seagate Technology, Inc. | Grounding pole structures in thin film mganetic heads |
| EP0548511B1 (en) | 1991-12-18 | 1999-09-01 | Hewlett-Packard Company | Thin film inductive transducer having improved write capability |
| KR970000027B1 (ko) * | 1992-10-21 | 1997-01-04 | 마쯔시다덴기산교 가부시기가이샤 | 역학량센서 |
| JPH0766050A (ja) * | 1993-08-23 | 1995-03-10 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜インダクタおよび薄膜トランス |
| JP2854513B2 (ja) | 1993-10-21 | 1999-02-03 | アルプス電気株式会社 | 複合型薄膜磁気ヘッド及びその製造方法 |
| JP3373350B2 (ja) * | 1996-02-16 | 2003-02-04 | 日本電信電話株式会社 | 磁性部品およびその製法 |
| US5847634A (en) * | 1997-07-30 | 1998-12-08 | Lucent Technologies Inc. | Article comprising an inductive element with a magnetic thin film |
| US6856228B2 (en) | 1999-11-23 | 2005-02-15 | Intel Corporation | Integrated inductor |
| JP2002025824A (ja) * | 2000-07-11 | 2002-01-25 | Japan Science & Technology Corp | 平面型磁気素子及びその装置 |
| US6700472B2 (en) | 2001-12-11 | 2004-03-02 | Intersil Americas Inc. | Magnetic thin film inductors |
| WO2004017338A1 (de) | 2002-07-19 | 2004-02-26 | Siemens Aktiengesellschaft | Induktives bauelement und verwendung des bauelements |
| US7061359B2 (en) * | 2003-06-30 | 2006-06-13 | International Business Machines Corporation | On-chip inductor with magnetic core |
| US7463131B1 (en) * | 2005-01-24 | 2008-12-09 | National Semiconductor Corporation | Patterned magnetic layer on-chip inductor |
| US7468899B1 (en) | 2007-01-09 | 2008-12-23 | National Semiconductor Corporation | Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits |
| US20080238601A1 (en) | 2007-03-28 | 2008-10-02 | Heraeus Inc. | Inductive devices with granular magnetic materials |
| US20080238602A1 (en) | 2007-03-30 | 2008-10-02 | Gerhard Schrom | Components with on-die magnetic cores |
| US7843658B2 (en) | 2008-06-26 | 2010-11-30 | Tdk Corporation | Method for measuring magnetic write width in discrete track recording |
-
2010
- 2010-12-14 US US12/968,118 patent/US8102236B1/en active Active
-
2011
- 2011-10-27 JP JP2013543590A patent/JP2014504009A/ja active Pending
- 2011-10-27 WO PCT/EP2011/068889 patent/WO2012079826A1/en not_active Ceased
- 2011-10-27 EP EP11775971.2A patent/EP2652755B1/en active Active
- 2011-10-27 KR KR1020137015089A patent/KR101903804B1/ko active Active
- 2011-10-27 CN CN201180059936.6A patent/CN103403816B/zh not_active Expired - Fee Related
- 2011-11-10 TW TW100141117A patent/TWI596625B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5379172A (en) * | 1990-09-19 | 1995-01-03 | Seagate Technology, Inc. | Laminated leg for thin film magnetic transducer |
| US6301075B1 (en) * | 1997-12-10 | 2001-10-09 | Alps Electric Co., Ltd. | Thin film magnetic head |
| JP2000150238A (ja) * | 1998-11-13 | 2000-05-30 | Alps Electric Co Ltd | 平面型磁気素子及び平面型磁気素子の製造方法 |
| US20090181473A1 (en) * | 2007-10-10 | 2009-07-16 | Peter Smeys | Magnetically enhanced power inductor with self-aligned hard axis magnetic core produced in an applied magnetic field using a damascene process sequence |
Non-Patent Citations (1)
| Title |
|---|
| C.R. Sullivan, S.R. Sanders, "Microfabrication Process for High-Frequency Power-Conversion Transformers", IEEE 26th annual PESC, Vol. 2, Jun 1995,pp. 658-664 N. Saleh ,"Variable Microelectronic Inductors", IEEE Transactions on Components, Hybrids, and Manufacturing Technology, Vol. Chmt-1, No. 1, Mar 1978,pp.118 -124 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014504009A (ja) | 2014-02-13 |
| KR20130143079A (ko) | 2013-12-30 |
| CN103403816B (zh) | 2016-11-02 |
| KR101903804B1 (ko) | 2018-10-02 |
| CN103403816A (zh) | 2013-11-20 |
| EP2652755A1 (en) | 2013-10-23 |
| US8102236B1 (en) | 2012-01-24 |
| EP2652755B1 (en) | 2020-05-13 |
| TW201236032A (en) | 2012-09-01 |
| WO2012079826A1 (en) | 2012-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI596625B (zh) | 具積體間隙的薄膜電感 | |
| US8717136B2 (en) | Inductor with laminated yoke | |
| US20130106552A1 (en) | Inductor with multiple polymeric layers | |
| JP3441082B2 (ja) | 平面型磁気素子 | |
| US20160211317A1 (en) | Systems and Methods for Integrated Multi-Layer Magnetic Films | |
| US9064628B2 (en) | Inductor with stacked conductors | |
| WO2008007705A1 (fr) | Inducteur multicouche | |
| US12334239B2 (en) | Patterned magnetic cores | |
| JP6233246B2 (ja) | 積層型電子部品 | |
| JP2009117676A (ja) | カップルドインダクタ | |
| CN107146690B (zh) | 一种薄膜电感、电源转换电路和芯片 | |
| JP3540733B2 (ja) | 平面型磁気素子及びそれを用いた半導体装置 | |
| KR101853129B1 (ko) | 적층형 파워인덕터 | |
| JP2010062409A (ja) | インダクター部品 | |
| JP2001102235A (ja) | 平面型磁気素子及びその製造方法 | |
| JP6295403B2 (ja) | 積層インダクタ | |
| JP4724940B2 (ja) | 積層型インダクタンス素子及び積層型インダクタンス素子の製造方法 | |
| JP2007317892A (ja) | 積層インダクタ | |
| US20240355532A1 (en) | Coil, inductor component, and inductor array | |
| US10210986B2 (en) | Integrated magnetic core inductor with vertical laminations | |
| JP6313094B2 (ja) | 積層インダクタ | |
| KR20130031083A (ko) | 적층형 인덕터 | |
| JP2011071337A (ja) | トランス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |