[go: up one dir, main page]

JP6801091B2 - 磁性膜を利用した結合インダクタ構造 - Google Patents

磁性膜を利用した結合インダクタ構造 Download PDF

Info

Publication number
JP6801091B2
JP6801091B2 JP2019511928A JP2019511928A JP6801091B2 JP 6801091 B2 JP6801091 B2 JP 6801091B2 JP 2019511928 A JP2019511928 A JP 2019511928A JP 2019511928 A JP2019511928 A JP 2019511928A JP 6801091 B2 JP6801091 B2 JP 6801091B2
Authority
JP
Japan
Prior art keywords
wire
inductor
shell
conductive material
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019511928A
Other languages
English (en)
Other versions
JP2019530216A (ja
Inventor
デイヴィッド ピー カッパビアンカ
デイヴィッド ピー カッパビアンカ
ザ セカンド ジョセフ ティー ディベネ
ザ セカンド ジョセフ ティー ディベネ
ショーン サールズ
ショーン サールズ
レ ワン
レ ワン
イージャン ヤン
イージャン ヤン
ショーン キアン オマスーナ
ショーン キアン オマスーナ
サントシュ クルカルニ
サントシュ クルカルニ
ポール マクロスキー
ポール マクロスキー
ゾラン パヴロヴィッチ
ゾラン パヴロヴィッチ
ウィリアム ロートン
ウィリアム ロートン
グレーム マックスウェル
グレーム マックスウェル
ジョセフ オブライエン
ジョセフ オブライエン
ヒュー チャールズ スミディ
ヒュー チャールズ スミディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2019530216A publication Critical patent/JP2019530216A/ja
Application granted granted Critical
Publication of JP6801091B2 publication Critical patent/JP6801091B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00Fixed transformers or mutual inductances of the signal type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/02Casings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/288Shielding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/20Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type
    • H01F17/0006Printed inductances
    • H01F2017/008Electric or magnetic shielding of printed inductances

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

(関連出願の相互参照)
本出願は、2016年9月22日に出願された「COUPLED INDUCTOR STRUCTURES UTILIZING MAGNETIC FILMS,」と題する米国仮特許出願第62/398,352号の優先権を主張するものであり、参照により、十分にかつ完全に本明細書に記載されるかのように、その全体が本明細書に組み込まれる。
本明細書に記載の実施形態は、磁気受動回路構成要素の分野に関する。より詳細には、これらの実施形態は、誘導デバイスの構造及び誘導デバイスを製造するための方法に関する。
例えばインダクタなどの磁気デバイスは、様々な回路で使用することができる。インダクタは、電流の変動に抵抗するために使用することができる。インダクタの電流安定化特性は、電源回路及び電圧調整回路において有用であり、低ノイズの電力信号を生成するのに役立つ。インダクタは、特にアンテナ回路の一部として無線回路にも使用することができる。
インダクタの設計により、他の回路構成要素と比べて顕著な量の回路基板スペースを消費する可能性がある。このため、いくつかの電子デバイス、特にスマートフォンなどの小型携帯デバイスは、最小数のインダクタを使用してスペースを節約することができる。インダクタの数を制限すると、性能が低下した、より複雑な回路設計をもたらす可能性がある。大きなスペースを消費することなく回路に実装できるインダクタ設計が望まれる。
誘導デバイスの様々な実施形態が開示される。大まかに言って、第1のワイヤ、非導電性材料、及びシェルを含むインダクタが開示される。非導電性材料は、第1のワイヤを被覆することができ、第1のワイヤの各端部の一部分は被覆されない。シェルは、頂部部分及び底部部分を含み、少なくとも1つの磁化層及び第1の部分と第2の部分との間の少なくとも1つの空隙を含むことができる。シェルは、非導電性材料の一部分を囲むこともできる。
更なる実施形態では、第1のワイヤの断面は、少なくとも4つの辺を含むことができる。別の実施形態では、シェルの頂部部分は複数の磁化層を含むことができ、各層は非導電性材料の層によって分離され、各磁化層の磁気特性は互いに異なる。
一実施形態では、第2のワイヤは非導電性材料によって囲まれてもよい。第2のワイヤは第1のワイヤに平行であることができ、非導電性材料は第2のワイヤとシェルとの間、及び第2のワイヤと第1のワイヤとの間の領域を充填することができる。
別の実施形態では、第1のワイヤ及び第2のワイヤの両方の断面は、各々、五角形形状に対応することができる。第1のワイヤの少なくとも1つの隣接する辺は、第2のワイヤの最も近い辺に対して傾斜していてもよい。
更なる実施形態では、シェルの頂部部分の断面は、第1のワイヤと第2のワイヤとの間に形成されたチャネルを含むことができる。チャネルの深さは、所定量インダクタンスを第1のワイヤ及び第2ワイヤに与えるように構成することができる。一実施形態では、シェルの頂部部分は、第1の部分及び第2の部分を含むことができ、第1の部分と第2の部分との間に別の空隙を有する。
以下の詳細な説明は、以下に簡単に記載する添付の図面を参照する。
インダクタの一実施形態の3次元図を示す。 インダクタの一実施形態の断面図を示す。 インダクタの別の実施形態の断面を示す。 インダクタの更なる実施形態の断面を示す。 磁性シェル内にチャネルを含む、同様のインダクタの一実施形態の断面を示す。 傾斜磁性シェルを有するインダクタの一実施形態の一部分の断面を示す。 異なる形状のワイヤを有するインダクタの一実施形態を示す。 磁性シェル内にチャネルを有する別のインダクタの一実施形態を示す。 2つの同様の誘導構造を組み合わせて作成されたインダクタの一実施形態を示す。 2つの同様の誘導構造を少ない数のワイヤと組み合わせることによって作成されたインダクタの別の実施形態を示す。 2つの構造間に空隙を含む、2つの同様の誘導構造を組み合わせることによって作成されたインダクタの一実施形態を示す。 2つの構造間に空隙がない、2つの同様の誘導構造を使用して作成されたインダクタの同様の実施形態を示す。 2つの同様の誘導構造を組み合わせて作成されたインダクタの一実施形態のアライメントを示す。 インダクタを構築するための方法の一実施形態のフロー図を示す。 インダクタを構築するための方法の別の実施形態のフロー図を示す。
本開示は様々な修正形態及び代替形態を受け入れることができるが、その特定の実施形態は、例として図面に示されており、本明細書で詳細に説明される。だが、図面及びこれに関する詳細な説明は、図示の特定形態に本開示を制限することを意図しておらず、むしろその目的は、添付の特許請求の範囲により定義される本開示の精神や範囲に含まれる全ての変形形態、等価形態、及び代替形態を網羅することを、理解されるべきである。本明細書において用いられる表題は、構成を目的とするに過ぎず、説明の範囲を制限するために用いることを意図していない。本出願を通して使用される場合、「〜することができる、〜し得る、〜してもよい(may)」という語は、義務的な意味(すなわち、〜しなければならないことを意味する)ではなく、許容的な意味(すなわち、〜する可能性を有することを意味する)で使用される。同様に、「含む(include)」、「含む(including)」、及び「含む(includes)」という語は、含むがそれに限定されないことを意味する。
様々なユニット、回路、又は他の構成要素については、タスク(複数可)を実行「するように構成されている(configured to)」ものとして記載する場合がある。そのような状況では、「〜するように構成されている」は、動作中にタスク(複数可)を実行する「回路を備えている(having circuitry)」ことを一般に意味する構造の広義の記述である。したがって、ユニット/回路/構成要素は、そのユニット/回路/構成要素が現在動作していないときでも、タスクを実行するように構成することができる。一般に、「〜するように構成されている」に対応する構造を形成する回路は、ハードウェア回路を含んでいてもよい。同様に、各種のユニット/回路/構成要素は、説明の便宜上、タスク(単数又は複数)を実施すると記載される場合がある。このような記載は、「〜するように構成されている」という語句を含むと解釈されるべきである。1つ以上のタスクを実行するように構成されているユニット/回路/構成要素の記載は、そのユニット/回路/構成要素に対して35 U.S.C.§112,paragraph(f)の解釈を行使しないことを明確に意図している。より一般的には、全ての要素に関する記述は、言語「means for(〜するための手段)」、又は「step for(〜するためのステップ)」が具体的に記述されていない限り、その要素に対して35 U.S.C.§112,paragraph(f)の解釈を行使しないことを明確に意図している。
サイズ及びコストの制約のため、インダクタは小型の携帯用電子デバイスではあまり利用されていない可能性がある。インダクタは、電源、電圧調整、無線、及び電流調整設計のいくつかの性能を向上させることができる。したがって、携帯用電子デバイスで使用するために小型で費用効率が高いインダクタ設計を有することに利点が存在し得る。いくつかの実施形態では、集積回路(IC)に結合され、ICのパッケージングの上又はその中のいずれかに搭載された1つ以上の誘導回路素子を含むことが有利であることができ、それによって回路基板上のスペースを解放する。
「インダクタ」は、それを流れる電流の変化に抵抗する電子部品を指すことが留意される。インダクタに電流が流れると、電流の流れに起因する一部のエネルギが一時的に磁界に蓄えられる。インダクタに流れる電流が変化すると、その結果得られる磁界の変化は、電流の変化に対抗するインダクタに電圧を誘起する。磁界によって与えられる電流変化の対抗量は、電圧対インダクタンスと通常呼ばれる電流変化率の比によって特徴付けられる。インダクタは、様々な回路用途に使用することができ、所望のインダクタンス値を達成するために様々な製造方法を使用して構成することができる。
インダクタの一実施形態の2つの図を、図1A及び図1Bに示す。インダクタ100の3次元図を図1Aに示し、断面図を図1Bに示す。インダクタ100は、非導電性材料104によって囲まれたワイヤ101a及び101bを含む。磁化シェルは、上部磁化シェルセグメント102及び下部磁化シェルセグメント103から作成される。磁化シェルセグメント102及び103は、シェル空隙105a及び105bによって互いに分離される。ワイヤ101a及び101bの各端部は、非導電性材料104並びに磁化シェルセグメント102及び103を越えて延びて、それぞれの回路ノードに結合することができ、それによってワイヤ101a、bを介して送信される信号にインダクタンスを追加する。いくつかの実施形態では、端子はワイヤ101a、bの各端部に結合することができ、インダクタ100からそれぞれの回路ノードへの接続点を提供する。
ワイヤ101a、bは、金、銅、アルミニウムなどであるがこれらに限定されない、任意の適切な導電性材料からなることができる。ワイヤ101a、bは、形状がほぼ等しいものとして示されている。しかしながら、他の実施形態では、ワイヤ101bはワイヤ101aとは異なる形状を有することができる。2つのワイヤ101が示されているが、1つのワイヤ、又は3つ以上のワイヤなどの任意の適切な数が使用されてもよい。非導電性材料104は、二酸化ケイ素(すなわち、ガラス)、ゴム、プラスチック、又はそれらの組み合わせなどであるがこれらに限定されない、任意の適切な物質を含むことができる。非導電性材料104を使用して、ワイヤ101a、bと磁化シェルセグメント102a、b及び103a、bとの間の空間を充填して、ワイヤ101a、bを支持し、ワイヤ101a、bを互いに並びに磁化シェルセグメント102及び103から導電的に絶縁することができる。上部磁化シェルセグメント102及び下部磁化シェルセグメント103は、ワイヤ101a、bの長さに沿って集合的に磁化シェルを形成し、ワイヤ101a、bに関連付けられたインダクタンス量を増加させる。磁化シェルセグメント102及び103は、鉄、コバルト、又はニッケルからできている材料を含むが、これらに限定されない、磁化することができる任意の適切な化合物からなることができる。
ワイヤ101a、bの各々におけるインダクタンスの量は、インダクタ100のいくつかの特性に基づいて決定することができる。例えば、磁化シェルセグメント102及び103の長さ、並びに磁化シェルセグメント102及び103の磁気特性は、ワイヤ101a、bのいずれかを流れる電流によって発生する磁界に影響を及ぼすことができる。磁界にさらされる各ワイヤ101a、bの表面積は、インダクタンスの量、並びに各ワイヤ101a、bの外面と磁化シェルセグメント102及び103の内面との間の距離に更に影響を及ぼすことができる。
図示の実施形態では、ワイヤ101a、bは互いに導電的に絶縁されているが、誘導的に結合されている。ワイヤ101aを通って流れる電流は、ワイヤ101b上のインダクタンスを増加又は減少させることができ、その逆もまた同様である。各ワイヤの電流が同じ方向である場合、インダクタンスの量は各ワイヤで増加することができる。逆に、電流が反対方向である場合、インダクタンスの量は各ワイヤで減少し得る。
シェル空隙105a、bは、インダクタ100の飽和電流を制御するために含むことができる。本明細書で使用される場合、「飽和電流」は、磁化シェルセグメント102及び103のいずれか又は両方が磁界限界に達することをもたらす、ワイヤ101a又はワイヤ101bのいずれかを通る電流量に対応する。ワイヤ101a又はワイヤ101bのいずれかを通る電流は、磁化シェルセグメント102及び103内の磁界を増大させる。ワイヤを通る電流が増加するにつれて、シェルセグメントの磁界も増加する。飽和電流は、ワイヤを通る電流量に対応し、磁化シェルセグメント102又は103いずれか(又はその両方)を磁化限界に到達させる、すなわち磁化シェルセグメント102又は103内の磁界が同じ割合で増大するのを止めさせる。インダクタ100のいずれかのワイヤを通る電流が飽和電流に達すると、インダクタ100を通過する信号は予想される量のインダクタンスを受けず、インダクタ100に結合された回路の動作が悪影響を受ける可能性がある。
インダクタ100の製造中にシェル空隙105a、bの形状及び相対的な間隔を調整して、飽和電流レベルを修正することができる。例えば、シェル空隙105a及び/又はシェル空隙105bの幅を増加させると、飽和電流が増加し、インダクタ100がより高い電流値を通過させることが可能になる。磁化シェルセグメント102と103との間のわずかなミスアライメントはインダクタ100の特性に大きな影響を及ぼさない場合があるので、シェル空隙105a及び105bは、インダクタ100の製造を容易にすることもできる。
図1A及び図1Bのインダクタ100は、開示された概念を示すための単なる例であることが留意される。図示の構成要素は必ずしも縮尺通りに示されていない。図示の形状は、直線で示されているが、半導体製造プロセスなどの製造プロセスと一致する曲線及びギザギザの縁部を含むことができる。
図2に移ると、別のインダクタの一実施形態の断面が示されている。インダクタ200は、図1A及び図1Bのインダクタ100の変形であり、非導電性材料204によって囲まれたワイヤ201a及び201bを含む。磁化シェルは、上部磁化シェルセグメント202a及び202b並びに下部磁化シェルセグメント203a及び203bから作成される。磁化シェルセグメント202a、b及び203a、bのそれぞれは、シェル空隙205a〜dのうちの1つによって最も近い隣接するシェルセグメントから分離されている。インダクタ100と同様に、ワイヤ201a及び201bの各端部はそれぞれの回路ノードに結合されてもよく、それによってワイヤ201a及び201bを介して送信される信号にインダクタンスを追加する。インダクタ200の構成要素は、以下に記載する相違点を除いて、インダクタ100の同様の名称及び番号の構成要素の記載に対応する。
シェル空隙205c及び205dを追加して、インダクタ200の飽和電流を更に制御することができる。インダクタ100の記載と同様に、磁化シェルセグメント202a、bと203a、bとの間の空隙は、インダクタ200の飽和電流を増加させることができる。シェル空隙205a、bにシェル空隙205c、dを追加すると、飽和電流レベルが更に増加し、インダクタ200は、シェル空隙205c、dがない場合よりも高い電流を流すことが可能になる。
更に、いくつかの製造工程では、シェル空隙205c、dの幅は、シェル空隙205a、bの幅よりも制御が容易であり得る。4つの空隙が示されているが、例えば3つの空隙のみが含まれるようにシェル空隙205dを除去するなど、任意の適切な数のシェル空隙205が含まれてもよい。更に、シェル空隙205c、dは、磁化シェルセグメント202a、b及び203a、bに沿った任意の適切な点に配置されてもよい。しかしながら、シェル空隙205c、dの非対称的なアライメントは、ワイヤ201bと比較してワイヤ201aに対して異なる飽和電流をもたらし得る。
図2のインダクタ200は、デモンストレーション目的の一例であることが留意される。開示された主題に焦点を合わせるために、いくつかの動作上の詳細は省略されている。示された構成要素は縮尺通りに示されていないことがある。他の実施形態はより多くの構成要素を含むことができる。
図3A及び図3Bに移ると、インダクタの2つの同様の実施形態が示されている。図3Aは、インダクタの更なる実施形態の断面を示し、図3Bは、磁性シェル内にチャネルを含むインダクタの同様の実施形態の断面を示す。インダクタ300は、図1A及び図1Bのインダクタ100の別の実施形態であり、非導電性材料304によって囲まれたワイヤ301a及び301bを含む。インダクタ100と同様に、磁化シェルは、上部磁化シェルセグメント302a及び下部磁化シェルセグメント303から作成される。磁化シェルセグメント302a及び303は、シェル305a及び305bによって互いに分離されている。ワイヤ101a及び101bの各端部は、非導電性材料104並びに磁化シェルセグメント102及び103を越えて延びており、それぞれの回路ノードに結合することができる。
図示の実施形態では、インダクタ300の形態及び機能は、インダクタ100の記載と同様である。インダクタ100と比較して、インダクタ300は、シェル305a及び305bの隣に上部磁化シェルセグメント302aの延長部を含む。これらの延長部は、インダクタ300において所望の飽和電流を設定するための追加の制御を提供することができる。
更に、ワイヤ301a及び301bは六角形形状をしており、各ワイヤの上部の2つの角部を除去して面取りされた又は斜めの縁部を生成することによって作成されている。インダクタ300の中心付近の2つの傾斜した縁部は、いくつかの実施形態では、ワイヤ301a及び301bのそれぞれの隣接する対向辺の表面積を減らすことによってワイヤ301aとワイヤ301bとの間の誘導結合の量を低減することができる。インダクタ300の外側端部に最も近い2つの傾斜端部は、上部磁化シェルセグメント302aを各ワイヤ301a、bにより近く持ってくることを可能にする。磁化シェルをワイヤに近づけることにより、ワイヤ301a、bを上部磁化シェルセグメント302aからの磁界のより強い部分に入れることができ、それによってワイヤ301a、bを介してより高レベルのインダクタンスを作成することができる。
図3Bのインダクタ310は、上部磁化シェルセグメント302bにチャネル306を追加した、インダクタ300の特徴を含む。インダクタ300と同様に、インダクタ310は、ワイヤ301a、b、非導電性材料304、及び低磁化シェルセグメント303を含む。
インダクタ300と比較して、インダクタ310は、ワイヤ301a、bと平行に延びるチャネル306を含む。図示の実施形態では、チャネル306は、上部磁化シェルセグメント302bの一部をワイヤ301a、bのそれぞれに近づけることを可能にし、それによって上部磁化シェルセグメント302bとワイヤ301a、bとの間の誘導結合を増大させる。チャネル306を追加することは、いくつかの実施形態では、チャネル306を電気的に接触させることなく各ワイヤ301a、bに近づけることを可能にすることによって、ワイヤ301a、bの傾斜端部設計と組み合わせると、更に有利になり得る。
図3Bにおいてラベル「d」によって示す、チャネル306深さを調整して、特定の特性をインダクタ310に与えることができる。深さが大きいほど、上部磁化シェルセグメント302bとワイヤ301a、bとの間の結合が大きくなるが、ワイヤ301aとワイヤ301bとの間の誘導結合は低減され得る。チャネル306の幅(図6では「h」とラベル付けされている)を同様に調整して、インダクタ310の特定の特性を修正することができる。
図3A及び図3Bのインダクタ300及び310は、デモンストレーション目的の例であることが留意される。開示された主題に焦点を合わせるために、いくつかの動作上の詳細は省略されている。他の実施形態では、追加のワイヤ301などの追加の構成要素が含まれ得る。図示された構成要素の相対的なサイズ及び形状は、縮尺通りに示すことを意図しておらず、各インダクタ300及び310の構成において使用される製造プロセスに基づいて異なり得る。インダクタ310はチャネル306を上部磁化シェルセグメント302bの一部として示しているが、他の実施形態では、チャネル306に加えて、又はその代わりに、他のチャネルを下部磁化シェルセグメント303の一部として作成することができる。
図4に進むと、傾斜磁性シェルを有するインダクタの一実施形態の一部分の断面が示されている。インダクタ400は、インダクタ100又はインダクタ200の一部に対応する可能性があり、磁化シェルのより詳細な実施形態を図示する。インダクタ400は、ワイヤ401及び下部磁化シェルセグメント403を含む。複数の磁化シェルセグメント層402a〜dは、複数の非導電性材料層404a〜404dの間に配置されている。
図示の実施形態では、上部シェルセグメントは、磁化シェルセグメント層402a〜dを、各磁化層を分離する非導電性材料層404b〜404dで積層することによって形成される。いくつかの実施形態では、磁化シェルセグメント層402a〜dの各々は、異なる磁気特性を有することができる。磁化されたオブジェクトの磁界は、オブジェクトからの距離が大きくなるにつれて弱くなる。磁化シェルセグメント層402aからの磁界が磁化シェルセグメント層402dと同じである場合、ワイヤ401は層402dよりも多くの層402aの磁界にさらされることになる。層402aに対して磁化シェルセグメント層402dの磁界の強度を増大させることによって、ワイヤ401は各磁化層から同様の量の磁界にさらされ得る。
図示の実施形態では、各磁化シェルセグメント層402a〜dの磁界は、ワイヤ401からのそれぞれの距離に対応して増加する。いくつかの実施形態では、磁化シェルセグメント層402a〜dの各々の磁界は、層402の厚さを調整することによって、各層402を作成するために異なる材料を使用することによって、各層に異なる磁化プロセスを施すことによって、又はそれらの任意の組み合わせによって、決定することができる。更に、各非導電性材料層404a〜404dの厚さ及び/又は組成は、インダクタ400の所望の特性を生成するように調整することができる。
層状磁性シェルは、ワイヤ401を通るインダクタンスの量を調整するためのプロセス、並びにインダクタ400のための飽和電流を調整するためのプロセスを提供することができる。図示しないが、下部磁化シェルセグメント403もこの層状アプローチを使用して作成することができる。
図4に示す実施形態は、構成例であることが留意される。開示された主題の特定の態様を強調するためにインダクタ400の一部のみが示されている。他の実施形態では、任意の適切な数の層を使用することができる。図示の実施形態は、本明細書に開示した他のインダクタ構造と組み合わせて使用することができる。
ここで図5に移ると、異なる形状のワイヤを有するインダクタの実施形態が示されている。インダクタ500は、図1A及び図1Bのインダクタ100の他の変形例である。インダクタ100と同様に、インダクタ500は、非導電性材料504によって囲まれた2本のワイヤ501a、bを含む。上部及び下部磁化シェルセグメント502及び50は、それぞれ集合的にワイヤ501a、bの周りに磁化シェルを形成する。以下に示した例外を除いて、インダクタ100の記載はインダクタ500に適用される。
図示の実施形態では、インダクタ500は、ワイヤ501a、bの断面形状によってインダクタ100とは異なる。インダクタ100のワイヤ101a、bの断面は矩形として示されているが、ワイヤ501a、bの断面は非対称五角形形状として示されている。ワイヤ501a、bの対向する辺506は、互いに離れるように角度がついており、例えば、互いに傾斜しており、それによってワイヤ501aとワイヤ501bとの間の誘導結合の量を低減する。辺506の角度を調整して、ワイヤ501a、b間の所望の量の結合を達成することができる。
ワイヤ501a、bの他の辺は、上部及び下部磁化シェルセグメント502及び503の対応する辺とほぼ平行に形成されてもよい。ワイヤ501a、bの辺を磁化シェルの対応する辺と平行にすることによって、ワイヤ501a及び501bと上部及び下部磁化シェルセグメント502及び503との間で結合される磁界を増大させることができ、いくつかの実施形態では、インダクタ100と比較してより均一にすることができる。ワイヤ501a、bは、形状がほぼ等しく示されている。しかしながら、他の実施形態では、ワイヤ501bはワイヤ501aとは異なるサイズ及び/又は形状を有することができる。
本明細書で使用される場合、「平行」は、2つの完全に等距離のオブジェクトを意味することを意図していないことが留意される。代わりに、「平行」は、現代の製造能力の限界内で、互いからの距離がほぼ均一である2つ以上のオブジェクトを記載することを意図している。本明細書で使用される場合、平行ワイヤとは、実質的に互いに平行であるが、製造能力の限界のために互いに数度だけ斜めに延びることがある2つ以上のワイヤを指すことを当業者は理解するであろうということが留意される。
図5は一例にすぎないことに更に留意されたい。他の実施形態では、インダクタ500の構造は、図示の構造とは異なり得る。例えば、各ワイヤについて5つの辺が示されているが、任意の適切な数の辺を、対応する磁性シェルの様々な形状に対応するために利用することができる。
ここで図6に移ると、磁性シェル内にチャネルを有するインダクタの別の実施形態が示されている。インダクタ600は、図3Bのインダクタ310と構造が同様である。インダクタ600の構成要素は、特に断らない限り、インダクタ310に関して上述した通りである。インダクタ600は、ワイヤ601a、b、非導電性材料604、並びに上部及び下部磁化シェルセグメント602及び603を含む。チャネル606は上部磁化シェル602に含まれる。インダクタ600は、上部磁化シェルセグメント302aの延長部を排除することによってインダクタ310と異なっており、図1A及び図1Bのインダクタ100に関して記載したシェル空隙105a及び105bと同様のシェル空隙605a及び605bを残している。これらの延長部を排除することにより、インダクタ600を製造するためのプロセスを単純化することができる。
ここで、図6のインダクタ600は、デモンストレーション目的の一例であることが留意される。開示された主題に焦点を合わせるために、いくつかの操作上の詳細は省略されている。図示の構造は縮尺通りに示されていない。他の実施形態はより多くの構成要素を含むことができる。
図7に移ると、2つの同様の誘導構造を組み合わせることによって作成されたインダクタの実施形態が示されている。第1の誘導構造700aは、非導電性材料704aによって囲まれ、磁化シェルセグメント702aによって部分的に被覆されたワイヤ701a、bを含む。第2の誘導構造700bは、非導電性材料704bによって囲まれ、磁化シェルセグメント702bによって部分的に被覆されたワイヤ701c〜dを含む。
インダクタ700は、構造700bを反転させてそれを構造700aの底部に取り付けることによって誘導構造700a及び700bを組み合わせることによって形成される。いくつかの実施形態では、両方の誘導構造700a及び700bは、半導体製造プロセスにおいて作成することができる。構造700aは、例えば、非導電性エポキシなどの任意の適切な接着剤を使用して構造700bに取り付けることができる。空隙703は、接着剤及び追加の非導電性材料を含むことができる。図1A及び図1Bのインダクタ100に関して記載したシェル空隙105a、bと同様に、構造700aと700bとの間の空隙703を調整して、インダクタンス量などの所望の特性を達成し、ワイヤ701a〜dを通る飽和電流のレベルを制御することができる。いくつかの実施形態では、ワイヤ701a〜dは導電的に互いに絶縁されてもよく、その結果、インダクタ700は4つの別々の信号を通過させることができる。他の実施形態では、ワイヤ701a及び701bはそれぞれワイヤ701c及び701dに導電可能に結合されてもよく、その結果、インダクタ700は2つの信号を通過させることができる。そのような実施形態では、ワイヤ701a及び701c、並びにワイヤ701b及び701dは、金属ビア、隣接する辺上の金属バンプなどの任意の適切な方法を使用して取り付けることができる。
図7は例にすぎないことが留意される。2つのワイヤが構造700a及び700bのそれぞれに示されているが、任意の適切な数のワイヤを使用することができる。本明細書に開示の他の誘導構造は、インダクタ700に関して開示されている概念と組み合わせて使用することができる。
図8に移ると、2つの同様の誘導構造を削減された数のワイヤと組み合わせることによって作成されたインダクタの別の実施形態が示されている。第1の誘導構造800aは、非導電性材料804aによって囲まれ、磁化シェルセグメント802aによって部分的に被覆されたワイヤ801aを含む。第2の誘導構造800bは、非導電性材料804bによって囲まれ、磁化シェルセグメント802bによって部分的に被覆されたワイヤ801bを含む。
インダクタ800は、インダクタ700と設計が同様であり、したがって、インダクタ700の記載は、インダクタ800にも当てはまる。インダクタ800は、構造800a及び800bの各々毎に異なる数のワイヤの使用を示す。構造毎に2つのワイヤの代わりに、各構造800a及び800bは、ワイヤ801a及び801bをそれぞれ含む。ワイヤ801a、bは、インダクタ800を通して単一の導体を形成するように取り付けられてもよく、又はインダクタ800が2つの導体を含むように絶縁されてもよい。上記のインダクタ700について記載したように、構造800aと800bとの間の空隙(空隙803)の幅を調整して、インダクタ800の誘導パラメータを修正することができる。
図8は、開示された概念を示す例であることが留意される。図示した構成要素の相対的なサイズ及び形状は、縮尺通りに示すことを意図しておらず、そしてインダクタ800の構成において使用される製造プロセスに基づいて異なることができる。
ここで図9A及び図9Bに移ると、2つの図が示されている。図9Aは、2つの構造間の空隙を含む、2つの同様の誘導構造を組み合わせることによって作成されたインダクタの実施形態を示し、図9Bは、2つの構造間に空隙がないインダクタの同様の実施形態を示す。インダクタ900は、図7に示すインダクタ700の別の変形である。インダクタ900は、非導電性材料904aによって囲まれ、磁化シェルセグメント902aによって部分的に被覆されたワイヤ901a、bを含む第1の誘導構造900aを含む。第2の誘導構造900bは、非導電性材料904bによって囲まれ、磁化シェルセグメント902bによって部分的に被覆されたワイヤ901c、dを含む。誘導構造900a及び900bは、それぞれチャネル905a及び905bも含む。
インダクタ900は、インダクタ700に関して上述したように作成することができる。チャネル905a及び905bの追加は、ワイヤ901a〜901d上のインダクタンスのレベル及び飽和電流レベルなどのインダクタ900のパラメータを制御するための更なる機能を提供することができる。チャネル905a、bは幅及び深さを含む同様の形状を有するように示されているが、各チャネルを独立して成形して、所望の特性を達成することができる。いくつかの実施形態では、チャネル905a、bのいずれかを省略して、インダクタ900の一方の辺に単一のチャネルを残すことができる。
図7のインダクタ700に関して説明した空隙703と同様に、構造900aと900bとの間の空隙903を、チャネル905a及び905bと組み合わせて調整して、更に望ましい特性を達成することができる。ワイヤ901a〜dは導電的に互いに絶縁されてもよく、その結果インダクタ900は4つの別々の信号を通過させることができる。
インダクタ900と同様に、図9Bのインダクタ910は、誘導構造910a及び910bを含み、各々、それぞれの磁化シェル、磁化シェルセグメント902c及び磁化シェルセグメント902dを有する。磁化シェルセグメント902c及び902dは各々、チャネル905c及びチャネル905dのうちのそれぞれ1つを含む。インダクタ910は、空隙903を排除したことにより、インダクタ900と異なる。ワイヤ901aと901c、及びインダクタ900のワイヤ901bと901dを接合して、ワイヤ901e及び901fをそれぞれ作成する。誘導構造910a及び910bに各々含まれるワイヤ901e及び901fの2つの半分は、金属ビア、隣接する辺上の金属バンプなどの任意の適切な方法を使用して取り付けることができる。同様に、非導電性材料904a及び904bは接合されて、ワイヤ901e及び901fの両方を囲む単一の非導電性材料904cを形成する。
磁化シェル902c及び902dは接触しているように示されている。しかしながら、他の実施形態では、磁化シェル902c及び902dをトリミングするか、又は他の方法で短くして、インダクタ910の片側又は両側の2つの磁化シェル間に空隙を残すことができる。更に、インダクタ910は、図3A及び図3Bのワイヤ301a及び301bと同様に、角部が面取りされたワイヤ901e及び901fの形状に関してインダクタ900とは異なる。ワイヤ901e及び901fのこれらの角部を面取りすることは、磁化シェルセグメント902c及び902dへの誘導結合を増大させる可能性がある。
インダクタ910は、いくつかの実施形態では、同様のサイズのインダクタに対して、本明細書に開示された他のいくつかの実施形態よりも高い量のインダクタンスを提供することができる。ワイヤ901e及び901fの隣接する辺は、例えば、図3A及び図3Bのワイヤ301a及び301bよりも、2本のワイヤ間に大量の誘導結合をもたらすことができる。更に、チャネル905c及び905dのそれぞれの幅及び深さを変更する能力は、磁化シェル902c及び902dからワイヤ901e及び901fのそれぞれに結合されるインダクタンスの量を調整する能力を提供することができる。
図9A及び図9Bのインダクタ900及び910は、単なる例であることが留意される。構成要素の相対的な形状及びサイズは、例えば、本明細書の他の個所に示されているさまざまな幾何学的形状を含む、さまざまな実施形態について異なることもできる。例えば、ワイヤ901e及び901fの面取りされた角部を省略して、ワイヤを矩形形状にしてもよい。他の実施形態では、インダクタ900に含まれるワイヤ901の数は変わり得る。
ここで図10に移ると、2つの同様の誘導構造を組み合わせることによって作成されたインダクタの実施形態のアライメントが示されている。インダクタ1000は、図7のインダクタ700について開示された概念の更なる変形である。インダクタ1000は、ワイヤ1001a、b、非導電性材料1004a、磁性シェルセグメント1002a、及びチャネル1005を含む第1の誘導構造1000aを含む。第2の誘導構造1000bは、ワイヤ1001c、d、非導電性材料1004b、及び磁性シェルセグメント1002bを含む。
図示の実施形態では、構造1000aはチャネル1005を含むが、構造1000bはチャネルを含まないということにおいて、誘導構造1000a、bは異なることが留意される。更に、ワイヤ1001a、bはほぼ五角形形状をしているのに対して、ワイヤ1001c、dは矩形形状をしている。相違点は、誘導構造が単一のインダクタに結合されるために互いに「鏡像」である必要がないことを示すために含まれている。
拡大図1003は、構造1000aと構造1000bとのミスアライメントの詳細画像を示す。図示の実施形態では、2つの構造、特に磁性シェルセグメント1002a、1002bのミスアライメントは、インダクタ1000にとって望ましくない特性をもたらす可能性がある。インダクタ1000を通るインダクタンスの量は、いくつかの実施形態では、ミスアライメントのために低減される可能性がある。本明細書で開示されるように、他の調整を使用して、ミスアライメントによる潜在的低下を軽減することができる。例えば、ワイヤ1001a〜dのサイズ及び形状、チャネル1005の幅及び深さ、磁性シェルセグメント1002a、1002bの厚さの任意の組み合わせは、他の特性と共に、製造プロセスの公差によるインダクタンス量の潜在的な低下を補償するために、調整することができる。
インダクタ1000は、それらの最も近い点で磁化シェルセグメント1002a、bの延長部を含まないことが留意される。図1A及び図1Bのインダクタ100を参照すると、上部磁化シェルセグメント102及び下部磁化シェルセグメント103は両方とも、ワイヤ101a、bから離れるように互いにほぼ平行に外側に延びる。磁化シェルセグメント102及び103が、図4に関して説明したような積層プロセスを使用して作成される場合、次いで外層は、シェル空隙105a、bにおいて内層よりも更に離れている。この不均等な距離は、電流がワイヤ101a又は101bのいずれかを通って流れるときに生成される磁界の損失を引き起こす可能性がある。
対照的に、磁化シェルセグメント1002a、bは互いに傾斜している。拡大図1003に示すように、磁化シェルセグメント1002a、bが層状になっている場合、次いで、各層は、対向する磁化シェルセグメント1002内の対応する層からほぼ同じ距離にある。構造1000aが構造1000bに対してアライメント不良であっても、磁化シェルセグメント1002a、bのそれぞれの層の間の距離は各層について同様であり得る。インダクタ100と比較して、磁化シェルセグメント1002a、bの層間のこのより高いレベルの一貫性は、電流がワイヤ101a〜dのいずれかを通って流れるときに生成される磁界の損失の低減をもたらし得る。
図10は一実施形態にすぎないことが留意される。誘導デバイス1000の要素は、本明細書に開示された他の概念と組み合わせることができる。図示された構成要素の相対的な縮尺は他の実施形態では異なり得る。
本明細書に開示のインダクタ構造の任意の適切な組み合わせが企図されることも留意される。例えば、図2のインダクタ200に示されたシェル空隙は、図5のインダクタ500の成形ワイヤと組み合わせることができ、第2のそのような構造と組み合わせて、図9A及び図9Bのインダクタ900と同様の鏡像インダクタ設計を形成することができる。1つ以上のチャネルを磁化シェルに追加することもできる。
図11に移ると、インダクタを構成する方法の一実施形態のフロー図が示されている。方法1100は、例えば、本明細書に提示されるインダクタ100〜1000のうちのいずれかなどの誘導構造を作成するための製造プロセスに適用することができる。図1A及び図1B並びに図11のフロー図をまとめて参照すると、方法1100はブロック1101で開始する。
シェルの頂部部分を作成する(ブロック1102)。磁化シェルの頂部部分は、上部磁化シェルセグメント102などの形状に形成される。例えば、物理蒸着(PVD)プロセス又は化学蒸着(CVD)プロセスを介して磁性材料を堆積することなど、磁化シェルの頂部部分を形成するために様々な方法を利用することができる。磁性材料は、鉄、ニッケル、コバルト、又は他の磁性物質を含むことができる。磁性材料は、堆積前に磁化されてもよく、堆積後に磁化されてもよい。いくつかの実施形態では、磁化シェルの頂部部分は、図4の磁化シェルセグメント層402a〜dについて記載したように、磁性材料の層を非磁性、非導電性材料の層と交互にすることによって、作成することができる。磁性シェルの頂部部分は、本明細書に示す任意の形状の上部磁化シェルセグメントを含む、任意の適切な形状に対応することができる。いくつかの実施形態では、シェルに空隙をエッチングして図2の上部磁性シェルセグメント202a、bと同様の磁性シェルの頂部部分を形成することによってシェルを作成した後に、1つ以上のシェル空隙を磁化シェルに作成することができる。
非導電性材料が磁性シェルの上部部分内に配置される(ブロック1104)。例えば、酸化ケイ素(ガラス)、窒化物、プラスチック、ゴムなどの非導電性材料が、以前に形成された磁性シェルの頂部部分内に配置される。プラスチック又はゴムコンパウンドは、同様のCVD又はPVDプロセスを用いて堆積させることができる。ガラス材料は、最初にシリコン層(例えば、ポリシリコン層)を配置し、それを高温下で高酸素レベルにさらすことによって作成することができる。酸素を窒素で置換することにより、窒化物層を同様の方法で作成することができる。完成すると、非導電性材料は磁性シェルの頂部部分内の空間の全部又は大部分を充填することができる。
1つ以上のワイヤが非導電性材料内に作成される(ブロック1106)。導電性金属を加えてワイヤを形成する前に、チャネルを非導電性材料にエッチングする必要があり得る。図1A及び図1Bを参照すると、非導電性材料が加えられた後、ワイヤ101a、bによって占められた空間は、非導電性材料によって充填することができる。エッチングプロセスを使用して、図3A及び図3Bのワイヤ101a、b、ワイヤ301a、b、又は図5のワイヤ501a、bに対応する形状を含む、ワイヤの所望の形状に対応するチャネルを形成することができる。1つ以上のワイヤ用にチャネルが作成された後、例えば、堆積プロセスを使用して、例えばアルミニウム、銅、又は金などの導電性金属を、チャネル内に配置する。いくつかの実施形態では、新たに形成されたワイヤを被覆するために追加の非導電性材料を追加することができる。
磁性シェルの底部部分が作成される(ブロック1108)。ブロック1102に記載されているように、磁性シェルの底部部分は、頂部部分を作成するために使用されたのと同様のプロセスを使用して作成される。幾つかの実施形態では、磁性シェルの底部部分を作成する前に平坦化ステップが実行されてもよい。図7〜図10に示すようなインダクタ構造が製造される場合、次いで磁性シェルの底部部分を省略することができ、その代わりに、操作1102〜1106を用いて2つの構造を作成し、次いで2つの構造を、接着剤を用いて接合する。方法はブロック1110で終了する。
図11の方法1100は、インダクタの一実施形態を製造するための例示的なプロセスであることが留意される。明確化のために、操作は単純化されている。他の実施形態では、より多い又はより少ない操作が含まれてもよい。
図12に進んで、インダクタを構築する方法の一実施形態のフロー図が示されている。図11の方法1100と同様である方法1200は、例えば、本明細書に提示されるインダクタ100〜600のうちのいずれかなどの誘導構造を製造するためのプロセスに適用することができる。図1A及び図1B並びに図12のフロー図をまとめて参照すると、方法1200はブロック1201で開始する。
シェルの下部部分が作成される(ブロック1202)。磁化シェルの下部部分は、下部磁化シェルセグメント103などの形状に形成されている。磁化シェルの下部部分は、方法1100のブロック1102で上述したのと同様のプロセスを使用して、同様の材料から形成することができる。上記に開示したように、磁性材料は、それが堆積される前に磁化されてもよく、又は堆積後に磁化されてもよい。いくつかの実施形態では、磁化シェルの下部部分は、図4の磁化シェルセグメント層402a〜dについて記載したように、磁性材料の層を非磁性の非導電性材料の層と交互にすることによって、作成することができる。磁性シェルの下部部分は、図6に関して記載したように、チャネル空隙を含んでも含まなくてもよい。いくつかの実施形態では、シェルに空隙をエッチングして図2の下部磁性シェルセグメント203a、bと同様の磁性シェルの下部部分を形成することによってシェルを作成した後に、1つ以上のシェル空隙を磁化シェルに作成することができる。
非導電性材料が磁性シェルの下部部分内に配置される(ブロック1204)。例えば、酸化ケイ素(ガラス)、窒化物、プラスチック、ゴムなどの非導電性材料が、以前に形成された磁性シェルの下部部分の上部に配置される。方法1100のブロック1104に関して上述したような任意の適切なプロセスを使用して、非導電性材料を配置することができる。非導電性材料は、例えば図2のシェル空隙205a、bなどの空隙の所望の幅に対応する厚さで配置することができる。他の実施形態では、非導電性材料を空隙の所望の幅よりも厚く配置し、次いで、例えばエッチング又は平坦化プロセスなどのプロセスを使用して過剰なものを除去することができる。
1つ以上のワイヤが非導電性材料の上に形成される(ブロック1206)。例えば、アルミニウム、銅、又は金などの導電性金属が、例えば堆積プロセスを用いて、非導電性材料の上部に配置される。いくつかの実施形態では、金属をすべての非導電性材料にわたって堆積させ、次いで過剰の金属をエッチング除去してワイヤを所望の形状にすることができる。更に、非導電性材料は、図5に示すように、ワイヤ101a、b及び非導電性材料504によって、非矩形ワイヤ形状を支持するように成形することができる。
追加の非導電性材料を、1つ以上のワイヤの上部及び周囲に配置する(ブロック1208)。追加の非導電性材料を、ブロック1206で作成された1つ以上のワイヤの周りに配置する。いくつかの実施形態では、非導電性材料は、磁化シェルの上部部分の所望の形状に適合するように配置された後にエッチングされる。
磁性シェルの上部部分を作成する(ブロック1210)。ブロック1202に記載したように、磁性シェルの上部部分は、下部部分を作成するのに使用したのと同様のプロセスを使用して形成される。1つ以上のワイヤを囲む非導電性材料は、上部部分の形状を確定するために、磁性シェルの上部部分を形成する前にエッチングすることができる。例えば、図6を参照すると、チャネル605を形成するために、チャネルを非導電性材料にエッチングすることができる。上部磁性シェルは、例えば鉄、ニッケル、コバルト、又は他の磁性物質などの磁性材料の1つ以上の層を使用して作成される。上述のように、上部磁化層は、適用前又は作成後に磁化することができる。方法はブロック1212で終了する。
図12の方法1200は、インダクタの一実施形態を製造するための例示的な工程であることが留意される。明確化のために、操作は単純化されている。他の実施形態では、より多い又はより少ない操作が含まれてもよい。
具体的な実施形態が上に記載されているが、これらの実施形態は本開示の範囲を限定する意図はなく、特定の特徴に対して単一の実施形態のみが記載されている場合でも同様である。本開示で提供されている機能の実施例は、別途記載がない限り、例示的な性質のものであって、限定的な目的を意図していない。上記の記載は、本開示の利点を有する当業者に明らかであるように、そのような代替物、改変例、及び均等物などを網羅することが意図されている。
本開示の範囲は、本願で取り組まれている問題の一部又は全てを軽減するかどうかに関係なく、本願で(明示的又は暗黙的に)開示されている全ての機能若しくはそれら機能の組み合わせ、又はそれらの一般化を含む。したがって、新しい特許請求は、本願のこのような機能の組み合わせに対する本願(又は、本願に対する優先権を主張する出願)の手続き中に策定し得る。特に、特許請求の範囲に関しては、従属クレームの機能は独立クレームの機能と組み合わされる場合があり、それぞれの独立クレームの機能は、任意の適切な方法で、かつ、単に特許請求の範囲で列挙されている特定の組み合わせではない形で組み合わされる場合がある。

Claims (20)

  1. インダクタであって、
    第1のワイヤと、
    前記第1のワイヤと平行な第2のワイヤと、
    前記第1のワイヤ及び前記第2のワイヤを被覆する非導電性材料と、
    前記非導電性材料の一部分を被覆する上部部分及び下部部分を含み、前記上部部分及び前記下部部分は各々少なくとも1つの磁化層を含む、シェルであって、前記上部部分と前記下部部分との間に前記非導電性材料が被覆されていない第1の空隙を含み、前記上部部分は第1の部分及び第2の部分を含み、前記第1の部分と前記第2の部分との間に前記非導電性材料が被覆されていない第2の空隙を有し、前記第2の空隙は、前記第1のワイヤと前記第2のワイヤとの間に配置されている、シェルと、を含む、インダクタ、を備える、装置。
  2. 前記シェルの前記下部部分は第1の部分及び第2の部分を含み、前記シェルの前記下部部分の前記第1の部分と前記第2の部分との間に前記非導電性材料が被覆されていない第3の空隙を有する、請求項1に記載の装置。
  3. 前記シェルの前記上部部分は複数の磁化層を含み、各層が非導電性材料の層によって分離され、各磁化層の磁気特性が互いに異なる、請求項1に記載の装置。
  4. 前記第1のワイヤと前記第2のワイヤの両方の断面が各々矩形形状に対応する、請求項1に記載の装置。
  5. 前記第1のワイヤと前記第2のワイヤの両方の断面が各々五角形形状に対応し、前記第1のワイヤの少なくとも1つの隣接する辺が前記第2のワイヤの最も近い辺に対して傾斜している、請求項1に記載の装置。
  6. 前記シェルの前記上部部分の端部が前記シェルの前記下部部分の端部を越えて延び、前記上部部分の前記延びた端部の長さが、前記インダクタ内に特定量の飽和電流を与えるように選択される、請求項1に記載の装置。
  7. インダクタであって、
    第1のワイヤと、
    前記第1のワイヤと平行な第2のワイヤと、
    前記第1のワイヤ及び前記第2のワイヤを被覆する非導電性材料と、
    前記非導電性材料の一部分を被覆する上部部分及び下部部分を含み、前記上部部分及び前記下部部分は各々少なくとも1つの磁化層を含む、シェルであって、前記上部部分と前記下部部分との間に、前記非導電性材料が被覆されていない第1の空隙を含む、シェルと、を含み、前記シェルの前記上部部分の断面が、前記第1のワイヤと前記第2のワイヤとの間に形成されたチャネルを含み、前記シェルの前記上部部分の端部は、前記シェルの前記下部部分の端部を越えて延びる、インダクタ、を備える、装置。
  8. 前記チャネルの深さ及び幅が、前記第1のワイヤ及び前記第2のワイヤに特定量のインダクタンスを与えるように選択される、請求項7に記載の装置。
  9. 前記上部部分の前記延びた端部の長さが、前記インダクタに特定量の飽和電流を与えるように選択される、請求項7に記載の装置。
  10. 前記シェルの前記上部部分が複数の磁化層を含み、各層が非導電性材料の層によって分離され、各磁化層の磁気特性が互いに異なる、請求項7に記載の装置。
  11. 前記第1のワイヤと前記第2のワイヤの両方の断面が各々矩形形状に対応する、請求項7に記載の装置。
  12. 前記第1のワイヤと前記第2のワイヤの両方の断面が各々五角形形状に対応し、前記第1のワイヤの少なくとも1つの隣接する辺が前記第2のワイヤの最も近い辺に対して傾斜している、請求項7に記載の装置。
  13. 前記第1のワイヤと前記第2のワイヤの両方の断面が各々六角形状に対応する、請求項7に記載の装置。
  14. 第1のインダクタであって、
    第1のワイヤと、
    前記第1のワイヤと平行な第2のワイヤと、
    前記第1のワイヤ及び前記第2のワイヤを被覆する第1の非導電性材料と、
    前記第1の非導電性材料の一部分を囲む第1の上部シェルであって、
    少なくとも1つの磁化層と、前記第1のワイヤと前記第2のワイヤとの間に形成されたチャネルとを含む、第1の上部シェルと、を含む、第1のインダクタと、
    第2のインダクタであって、
    第3のワイヤと、
    前記第3のワイヤと平行な第4のワイヤと、
    前記第3のワイヤ及び前記第4のワイヤを被覆する第2の非導電性材料と、
    前記第2の非導電性材料の一部分を囲む第2の上部シェルであって、
    少なくとも1つの磁化層を含む、第2の上部シェルと、を含む、第2のインダクタと、を備え、
    前記第2のインダクタは、反転されて前記第1のインダクタの底部部分に取り付けられて誘導性デバイスを形成し、前記第1のワイヤと前記第3のワイヤとは互いに平行である、装置。
  15. 前記第1のワイヤは前記第3のワイヤに導電可能に結合され、前記第2のワイヤは前記第4のワイヤに導電可能に結合される、請求項14に記載の装置。
  16. 前記導電可能に結合された第1のワイヤ及び第3のワイヤの断面は八角形形状に対応する、請求項15に記載の装置。
  17. 記チャネルの深さ及び幅は、前記第1のワイヤ及び前記第2のワイヤに特定量のインダクタンスを与えるように選択される、請求項14に記載の装置。
  18. 前記第2の上部シェルの断面は、前記第3のワイヤと前記第4のワイヤとの間に形成されたチャネルを含み、前記チャネルの深さ及び幅は、前記第3のワイヤ及び前記第4のワイヤに特定量のインダクタンスを与えるように選択される、請求項17に記載の装置。
  19. 前記第1の上部シェル及び前記第2の上部シェルは各々複数の磁化層を含み、各層は非導電性材料の層によって分離され、各磁化層の磁気特性が互いに異なる、請求項14に記載の装置。
  20. 前記第1の上部シェルと前記第2の上部シェルとの間に空隙を更に備え、前記空隙の幅は、前記誘導性デバイスに特定量の飽和電流を与えるように選択される、請求項14に記載の装置。
JP2019511928A 2016-09-22 2017-08-24 磁性膜を利用した結合インダクタ構造 Active JP6801091B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662398352P 2016-09-22 2016-09-22
US62/398,352 2016-09-22
PCT/US2017/048506 WO2018057227A1 (en) 2016-09-22 2017-08-24 Coupled inductor structures utilizing magnetic films

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020194865A Division JP7171680B2 (ja) 2016-09-22 2020-11-25 磁性膜を利用した結合インダクタ構造

Publications (2)

Publication Number Publication Date
JP2019530216A JP2019530216A (ja) 2019-10-17
JP6801091B2 true JP6801091B2 (ja) 2020-12-16

Family

ID=59966820

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019511928A Active JP6801091B2 (ja) 2016-09-22 2017-08-24 磁性膜を利用した結合インダクタ構造
JP2020194865A Active JP7171680B2 (ja) 2016-09-22 2020-11-25 磁性膜を利用した結合インダクタ構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020194865A Active JP7171680B2 (ja) 2016-09-22 2020-11-25 磁性膜を利用した結合インダクタ構造

Country Status (8)

Country Link
US (3) US11430606B2 (ja)
JP (2) JP6801091B2 (ja)
KR (2) KR102380114B1 (ja)
CN (2) CN109643598A (ja)
DE (1) DE112017004761T5 (ja)
GB (3) GB2566880B (ja)
TW (2) TWI657464B (ja)
WO (1) WO2018057227A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113016043B (zh) * 2018-12-17 2022-08-26 华为技术有限公司 薄膜电感及其制作方法、集成电路、终端设备
US20220285085A1 (en) * 2019-08-09 2022-09-08 Nitto Denko Corporation Inductor
JP7485505B2 (ja) * 2019-08-09 2024-05-16 日東電工株式会社 インダクタ
JP7747430B2 (ja) * 2019-08-09 2025-10-01 日東電工株式会社 インダクタ
JP7334558B2 (ja) 2019-09-25 2023-08-29 株式会社村田製作所 インダクタ部品
CN113270251A (zh) 2020-02-17 2021-08-17 日东电工株式会社 带标记的电感器及带标记的层叠片
US11784211B2 (en) * 2020-05-27 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip inductor structure
US20240290515A1 (en) * 2023-02-24 2024-08-29 Advanced Semiconductor Engineering, Inc. Package structure and method of manufacturing the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342725A (ja) * 1993-06-02 1994-12-13 Hitachi Ltd ワイヤトランスおよびその製造方法並びにワイヤトランスを搭載した電源装置
JP2683503B2 (ja) * 1993-09-02 1997-12-03 インターナショナル・ビジネス・マシーンズ・コーポレイション 磁性膜構造
JPH0935937A (ja) * 1995-05-17 1997-02-07 Alps Electric Co Ltd インダクタンス素子
US5609946A (en) 1995-10-03 1997-03-11 General Electric Company High frequency, high density, low profile, magnetic circuit components
JP3373350B2 (ja) * 1996-02-16 2003-02-04 日本電信電話株式会社 磁性部品およびその製法
US6683522B2 (en) * 1999-02-24 2004-01-27 Milli Sensor Systems & Actuators, Inc. Planar miniature inductors and transformers
US6870456B2 (en) * 1999-11-23 2005-03-22 Intel Corporation Integrated transformer
US6990725B2 (en) * 2001-10-05 2006-01-31 Fontanella Mark D Fabrication approaches for the formation of planar inductors and transformers
CN1210729C (zh) * 2002-10-30 2005-07-13 威盛电子股份有限公司 多层对称式电感
US7307502B2 (en) * 2003-07-16 2007-12-11 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
JP4012526B2 (ja) 2004-07-01 2007-11-21 Tdk株式会社 薄膜コイルおよびその製造方法、ならびにコイル構造体およびその製造方法
KR100726262B1 (ko) 2004-08-05 2007-06-08 스미다 코포레이션 자기 소자
JP4769033B2 (ja) * 2005-03-23 2011-09-07 スミダコーポレーション株式会社 インダクタ
EP1770836B1 (de) * 2005-09-29 2015-04-22 OSRAM Opto Semiconductors GmbH Laserdiodenvorrichtung, Laseranordnung mit mindestens einer Laserdiodevorrichtung und optisch gepumpter Laser
US20080003760A1 (en) 2006-06-30 2008-01-03 Gardner Donald S Magnetic vias for inductors and transformers in integrated circuits
US7719084B2 (en) * 2006-06-30 2010-05-18 Intel Corporation Laminated magnetic material for inductors in integrated circuits
US20080157910A1 (en) 2006-12-29 2008-07-03 Park Chang-Min Amorphous soft magnetic layer for on-die inductively coupled wires
US7468899B1 (en) * 2007-01-09 2008-12-23 National Semiconductor Corporation Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
TW200905703A (en) 2007-07-27 2009-02-01 Delta Electronics Inc Magnetic device and manufacturing method thereof
US20100283570A1 (en) * 2007-11-14 2010-11-11 Lavoie Adrien R Nano-encapsulated magnetic particle composite layers for integrated silicon voltage regulators
US8102236B1 (en) 2010-12-14 2012-01-24 International Business Machines Corporation Thin film inductor with integrated gaps
EP2715750B1 (en) 2011-06-01 2020-07-29 Analogic Corporation Shielded power coupling device
US8717136B2 (en) * 2012-01-10 2014-05-06 International Business Machines Corporation Inductor with laminated yoke
TWI627642B (zh) 2012-08-21 2018-06-21 乾坤科技股份有限公司 可變耦合電感器
CN103021625A (zh) 2012-11-30 2013-04-03 芜湖国睿兆伏电子股份有限公司 一种大电流高频平面电感及其制作方法
JP2014175349A (ja) * 2013-03-06 2014-09-22 Murata Mfg Co Ltd 積層インダクタ
JP2014192185A (ja) 2013-03-26 2014-10-06 Shinshu Univ 高周波回路基板
CN104702234B (zh) * 2013-12-10 2018-05-29 国家电网公司 一种适用于高压霍尔电压传感器的电磁干扰滤波器
US9047890B1 (en) 2013-12-30 2015-06-02 International Business Machines Corporation Inductor with non-uniform lamination thicknesses
US20160372449A1 (en) 2014-12-24 2016-12-22 Intel Corporation Integrated passive components in a stacked integrated circuit package
CN204809004U (zh) * 2015-07-15 2015-11-25 惠州市鑫感佳电子科技有限公司 扣合式低感大功率电感
CN204857392U (zh) 2015-08-05 2015-12-09 天津市鲲鹏电子有限公司 一种新型三相五柱大功率高频电抗器

Also Published As

Publication number Publication date
US20220406522A1 (en) 2022-12-22
GB202113995D0 (en) 2021-11-17
TW201921389A (zh) 2019-06-01
GB2600069A (en) 2022-04-20
KR20190032474A (ko) 2019-03-27
KR102163677B1 (ko) 2020-10-12
KR102380114B1 (ko) 2022-03-30
US11430606B2 (en) 2022-08-30
WO2018057227A1 (en) 2018-03-29
GB2600069B (en) 2022-07-13
JP7171680B2 (ja) 2022-11-15
JP2021048399A (ja) 2021-03-25
US20190221365A1 (en) 2019-07-18
CN109643598A (zh) 2019-04-16
TW201814741A (zh) 2018-04-16
KR20200118230A (ko) 2020-10-14
GB2596692B (en) 2022-07-06
TWI703587B (zh) 2020-09-01
DE112017004761T5 (de) 2019-06-27
GB202200938D0 (en) 2022-03-09
TWI657464B (zh) 2019-04-21
GB2566880A (en) 2019-03-27
JP2019530216A (ja) 2019-10-17
GB2566880B (en) 2022-01-12
CN118824678A (zh) 2024-10-22
GB201900928D0 (en) 2019-03-13
US20250157730A1 (en) 2025-05-15
GB2596692A (en) 2022-01-05

Similar Documents

Publication Publication Date Title
JP6801091B2 (ja) 磁性膜を利用した結合インダクタ構造
US12424382B2 (en) Method for manufacturing coil component having resin walls
US11270829B2 (en) Coil component
JP6476132B2 (ja) 基板内結合インダクタ構造
JP7267641B2 (ja) Memsソレノイドインダクタ及びその製造方法
JP2009016797A (ja) インダクター
CN109671556B (zh) 薄膜型电感器
US11139108B2 (en) Coil electronic component
CN109509610A (zh) 线圈电子组件
CN107978421A (zh) 电感器
JP6716867B2 (ja) コイル部品およびその製造方法
US11437173B2 (en) Coil component
KR102064041B1 (ko) 코일 부품
KR101790016B1 (ko) 코일 부품
US12315666B2 (en) Coil component
KR20160140391A (ko) 코일 부품
US20190198216A1 (en) Inductor and method of manufacturing the same
US20250349459A1 (en) Inductive device for surface mounting
JP2004128525A (ja) インダクタ素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201125

R150 Certificate of patent or registration of utility model

Ref document number: 6801091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250