[go: up one dir, main page]

TW202213766A - 鐵電體器件及半導體裝置 - Google Patents

鐵電體器件及半導體裝置 Download PDF

Info

Publication number
TW202213766A
TW202213766A TW110133092A TW110133092A TW202213766A TW 202213766 A TW202213766 A TW 202213766A TW 110133092 A TW110133092 A TW 110133092A TW 110133092 A TW110133092 A TW 110133092A TW 202213766 A TW202213766 A TW 202213766A
Authority
TW
Taiwan
Prior art keywords
insulator
conductor
oxide
oxygen
metal oxide
Prior art date
Application number
TW110133092A
Other languages
English (en)
Inventor
山崎舜平
神保安弘
國武寛司
大嶋和晃
太田將志
古谷一馬
青木健
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202213766A publication Critical patent/TW202213766A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一種包括具有良好的鐵電性的金屬氧化物膜的鐵電體器件。該鐵電體器件包括第一導電體、第一導電體上的金屬氧化物膜以及金屬氧化物膜上的第二導電體，金屬氧化物膜具有鐵電性，金屬氧化物膜具有結晶結構，結晶結構包括第一層及第二層，第一層包含第一氧及鉿，第二層包含第二氧及鋯，鉿與鋯藉由第一氧相鍵合，並且第二氧與鋯鍵合。

Description

鐵電體器件及半導體裝置
本發明的一個實施方式係關於一種金屬氧化物或利用該金屬氧化物的鐵電體器件，以及其製造方法。此外，本發明的一個實施方式係關於一種電晶體、半導體裝置以及電子裝置。此外，本發明的一個實施方式係關於一種半導體裝置的製造方法。此外，本發明的一個實施方式係關於一種半導體晶圓及模組。
在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等的半導體元件之外，半導體電路、運算裝置或記憶體裝置也是半導體裝置的一個實施方式。顯示裝置（液晶顯示裝置、發光顯示裝置等）、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、攝像裝置以及電子裝置等有時包括半導體裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。此外，本發明的一個實施方式係關於一種製程（process）、機器（machine）、產品（manufacture）或者組合物（composition of matter）。
近年來，已對半導體裝置進行開發，半導體裝置主要使用LSI、CPU、記憶體等。CPU是包括將半導體晶圓加工來形成晶片而成的半導體積體電路（至少包括電晶體及記憶體）且形成有作為連接端子的電極的半導體元件的集合體。
LSI、CPU、記憶體等的半導體電路（IC晶片）被安裝在電路板（例如，印刷線路板）上，並被用作各種電子裝置的構件之一。
此外，藉由使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路（IC）、影像顯示裝置（簡單地記載為顯示裝置）等電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料及氧化物半導體等被廣泛地周知。
此外，如非專利文獻1所示，利用鐵電體（ferroelectric）的記憶體陣列的研究開發活躍。此外，作為下一代的鐵電記憶體，鐵電HfO 2類材料的研究（非專利文獻2）、關於鉿氧化物薄膜的鐵電性的研究（非專利文獻3）、HfO 2薄膜的鐵電性（非專利文獻4）以及使用鐵電體Hf 0.5Zr 0.5O 2的FeRAM與CMOS的統合的實證（非專利文獻5）等有關氧化鉿的研究也活躍。
[非專利文獻1]T.S.Boescke，et al，“Ferroelectricity in hafnium oxide thin films”，APL99，2011 [非專利文獻2]Zhen Fan，et al，“Ferroelectric HfO 2-based materials for next-generation ferroelectric memories”，JOURNAL OF ADVANCED DIELECTRICS，Vol.6，No.2，2016 [非專利文獻3]Jun Okuno，et al，“SoC compatible 1T1C FeRAM memory array based on ferroelectric Hf 0.5Zr 0.5O 2”，VLSI 2020 [非專利文獻4]鳥海 明，“HfO 2薄膜的鐵電性”，日本應用物理學會，第88卷，第9號，2019 [非專利文獻5]T.Francois，et al，“Demonstration of BEOL-compatible ferroelectric Hf 0.5Zr 0.5O 2scaled FeRAM co-integrated with 130nm CMOS for embedded NVM applications”，IEDM 2019
如非專利文獻1至非專利文獻5所示，已在進行各種各樣的有關鐵電體的研究開發。例如，非專利文獻1的報告稱如圖8A所示，在處於“Orthorhombic phase Ferroelectric”時，極化（P）的符號根據氧原子的轉移而改變。此外，非專利文獻2的報告稱如圖8B所示，極化的大小及介電常數（ε r）根據Hf和Zr的組成而改變。
此外，非專利文獻3的報告稱如圖9所示，作為鐵電體的可靠性測試之一的耐改寫性為10 9次左右。此外，非專利文獻4報告如圖10A、圖10B以及圖10C所示的HfO 2的繞射強度、極化以及結晶結構。
如上所述，雖然已在進行各種各樣的有關鐵電體的研究開發，但是鐵電體的特性仍然在很多方面待改善，被要求提高可靠性等特性。
鑒於此，本發明的一個實施方式的目的之一是提供一種具有良好的鐵電性的材料，亦即，具有良好的鐵電性的金屬氧化物膜。此外，本發明的一個實施方式的目的之一是提供一種利用可具有鐵電性的材料的電容器。此外，本發明的一個實施方式的目的之一是提供一種利用可具有鐵電性的材料的電晶體。此外，本發明的一個實施方式的目的之一是提供一種利用可具有鐵電性的材料的電容器及二極體。此外，本發明的一個實施方式的目的之一是提供一種利用可具有鐵電性的材料並利用穿隧結的元件。
注意，上述目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。此外，這些目的之外的目的根據說明書、圖式、請求項等的記載來看是自然明瞭的，可以從說明書、圖式、請求項等的記載得出上述以外的目的。
本發明的一個實施方式是一種鐵電體器件，包括第一導電體、第一導電體上的金屬氧化物膜以及金屬氧化物膜上的第二導電體，金屬氧化物膜具有鐵電性，金屬氧化物膜具有結晶結構，結晶結構包括第一層及第二層，第一層包含第一氧及鉿，第二層包含第二氧及鋯，鉿與鋯藉由第一氧相鍵合，並且第二氧與鋯鍵合。
本發明的其他一個實施方式是一種鐵電體器件，包括第一導電體、第一導電體上的金屬氧化物膜、金屬氧化物膜上的第二導電體以及第二導電體上的密封膜，金屬氧化物膜具有鐵電性，金屬氧化物膜具有結晶結構，結晶結構包括第一層及第二層，第一層包含第一氧及鉿，第二層包含第二氧及鋯，鉿與鋯藉由第一氧相鍵合，並且第二氧與鋯鍵合。
在上述實施方式中，較佳的是，密封膜包括第一密封膜及第一密封膜上的第二密封膜，第一密封膜包含氧及鋁，第二密封膜包含氮及矽，第一密封膜具有吸附或俘獲氫的功能。
本發明的其他一個實施方式是一種半導體裝置，包括電晶體及與電晶體電連接的電容器，電容器包括第一導電體、第一導電體上的金屬氧化物膜以及金屬氧化物膜上的第二導電體，金屬氧化物膜具有鐵電性，金屬氧化物膜具有結晶結構，結晶結構包括第一層及第二層，第一層包含第一氧及鉿，第二層包含第二氧及鋯，鉿與鋯藉由第一氧相鍵合，並且第二氧與鋯鍵合。
此外，在上述實施方式中，電晶體較佳為在通道形成區域含有矽。
此外，在上述實施方式中，電晶體較佳為在通道形成區域含有氧化物半導體。
本發明的一個實施方式是一種半導體裝置，包括半導體膜、半導體膜上的金屬氧化物膜以及金屬氧化物膜上的第二導電體，金屬氧化物膜具有鐵電性，金屬氧化物膜具有結晶結構，結晶結構包括第一層及第二層，第一層包含第一氧及鉿，第二層包含第二氧及鋯，鉿與鋯藉由第一氧相鍵合，並且第二氧與鋯鍵合。
此外，在上述實施方式中，較佳的是，半導體膜包含矽或氧化物半導體，並包括與半導體膜電連接的源極電極及汲極電極。
此外，本發明的其他一個實施方式是一種半導體裝置，包括第一導電體、第一導電體上的金屬氧化物膜、金屬氧化物膜上的第二導電體以及位於第一導電體的上面及第二導電體的下面中的一個或兩個的絕緣體，金屬氧化物膜具有鐵電性，金屬氧化物膜具有結晶結構，結晶結構包括第一層及第二層，第一層包含第一氧及鉿，第二層包含第二氧及鋯，鉿與鋯藉由第一氧相鍵合，並且第二氧與鋯鍵合。
在上述實施方式中，絕緣體較佳為包含氮及矽。
此外，在上述各方式中，金屬氧化物膜所包含的氫及碳中的一個以上的藉由SIMS分析而測得的濃度較佳為5×10 20atoms/cm 3以下。此外，在上述各方式中，金屬氧化物膜所包含的氫及碳中的一個以上的藉由SIMS分析而測得的濃度更佳為1×10 20atoms/cm 3以下。此外，在上述各方式中，金屬氧化物膜所包含的氯的藉由SIMS分析而測得的濃度較佳為5×10 21atoms/cm 3以下。此外，在上述各方式中，金屬氧化物膜所包含的氯的藉由SIMS分析而測得的濃度更佳為1×10 21atoms/cm 3以下。
根據本發明的一個實施方式，可以提供一種具有良好的鐵電性的材料，亦即，具有良好的鐵電性的金屬氧化物膜。此外，根據本發明的一個實施方式，可以提供一種利用可具有鐵電性的材料的電容器。此外，根據本發明的一個實施方式，可以提供一種利用可具有鐵電性的材料的電晶體。此外，根據本發明的一個實施方式，可以提供一種利用可具有鐵電性的材料的電容器及二極體。此外，根據本發明的一個實施方式，可以提供一種利用可具有鐵電性的材料並利用穿隧結的元件。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。此外，這些效果之外的效果根據說明書、圖式、請求項等的記載來看是自然明瞭的，可以從說明書、圖式、請求項等的記載得出上述以外的效果。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等非意圖性地被減薄，但是為了便於理解有時不反映到圖式。此外，在圖式中，有時在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
此外，尤其在俯視圖（也稱為平面圖）或立體圖等中，為了便於對發明的理解，有時省略部分組件的記載。此外，有時省略部分隱藏線等的記載。
此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。此外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於規定的連接關係（例如，圖式或文中所示的連接關係等），圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。這裡，X和Y為物件（例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等）。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極（汲極端子、汲極區域或汲極電極）與源極（源極端子、源極區域或源極電極）之間具有通道形成區域（以下也稱為通道形成區域），並且藉由通道形成區域電流能夠流過源極和汲極之間。注意，在本說明書等中，通道形成區域是指電流主要流過的區域。
此外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，有時源極和汲極可以相互調換。
注意，通道長度例如是指電晶體的俯視圖中的半導體（或在電晶體處於導通狀態時，在半導體中電流流過的部分）和閘極電極互相重疊的區域或者通道形成區域中的源極（源極區域或源極電極）和汲極（汲極區域或汲極電極）之間的距離。此外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是通道形成區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指在電晶體的俯視圖中半導體（或在電晶體處於導通狀態時，在半導體中電流流過的部分）和閘極電極互相重疊的區域或者通道形成區域在垂直於通道長度方向的方向上的長度。此外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是通道形成區域中的任一個值、最大值、最小值或平均值。
此外，在本說明書等中，根據電晶體的結構，有時通道形成區域中的實際上的通道寬度（以下，也稱為“實效通道寬度”）和電晶體的俯視圖所示的通道寬度（以下，也稱為“外觀上的通道寬度”）不同。例如，在閘極電極覆蓋半導體的側面的情況下，有時因為實效通道寬度大於外觀上的通道寬度，所以不能忽略其影響。例如，在微型且閘極電極覆蓋半導體的側面的電晶體中，有時形成在半導體的側面的通道形成區的比例增高。在此情況下，實效通道寬度大於外觀上的通道寬度。
在此情況下，有時難以藉由實測估計實效通道寬度。例如，要從設計值估算出實效通道寬度，需要假定半導體的形狀是已知的。因此，當半導體的形狀不清楚時，難以準確地測量實效通道寬度。
在本說明書中，在簡單地表示為“通道寬度”時，有時是指外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度等的值。
注意，半導體的雜質例如是指半導體的主要成分之外的元素。例如，濃度小於0.1原子%的元素可以說是雜質。有時由於包含雜質，例如造成半導體的缺陷態密度變高，結晶性降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半導體的主要成分外的過渡金屬等。例如，有氫、鋰、鈉、矽、硼、磷、碳、氮等。有時水也作為雜質起作用。此外，有時例如由於雜質的進入導致氧空位（Vo: oxygen vacancy）產生在氧化物半導體中。
注意，在本說明書等中，氧氮化矽是指氧含量大於氮含量的膜。此外，氮氧化矽是指氮含量大於氧含量的膜。
此外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”換稱為“導電膜”。此外，例如，有時可以將“絕緣膜”換稱為“絕緣層”。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。此外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
在本說明書等中，金屬氧化物（metal oxide）是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體（包括透明氧化物導電體）和氧化物半導體（Oxide Semiconductor，也可以簡稱為OS）等。例如，在將金屬氧化物用於電晶體的半導體層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，可以將OS電晶體稱為包含氧化物或氧化物半導體的電晶體。
注意，在本說明書等中，常關閉是指：在不對閘極施加電位或者對閘極施加接地電位時流過電晶體的每通道寬度1µm的汲極電流在室溫下為1×10 -20A以下，在85℃下為1×10 -18A以下，或在125℃下為1×10 -16A以下。
實施方式1 在本實施方式中，參照圖1A1、圖1A2、圖1B1、圖1B2、圖1C1、圖1C2、圖1C3以及圖1C4說明本發明的一個實施方式的金屬氧化物膜及半導體裝置。
圖1A1、圖1B1以及圖1C1都是本發明的一個實施方式的半導體裝置的電路圖。圖1A1的電路圖包括一個電晶體（也稱為場效應電晶體或FET）及一個電容器，一個電容器包含可具有鐵電性的材料。此外，圖1B1的電路圖包括一個電晶體，該電晶體的閘極絕緣膜包含可具有鐵電性的材料。此外，圖1C1的電路圖包括一個電容器及二極體，電容器包含可具有鐵電性的材料。雖然在圖1C1的電路圖中分別示出一個電容器和一個二極體，但是不侷限於此。例如，在一個元件具有一個電容器和一個二極體兩者的功能的情況下，不需要分別設置各自的功能。例如，作為相當於圖1C1的電路圖的結構，可以採用在一對電極間含有絕緣體且在該絕緣體與電極之間利用穿隧結的元件結構等。
此外，圖1A1的電路圖可以看作1Tr1C（1電晶體、1電容器）的元件結構，也可以被稱為鐵電記憶體（FeRAM：Ferroelectric Random Access Memory）或Type1結構。此外，圖1B1的電路圖可以看作1Tr（1電晶體）的元件結構，也可以被稱為鐵電場效應電晶體（FeFET：Ferroelectric Field Effect Transistor）或Type2結構。此外，圖1C1的電路圖可以看作利用穿隧結的一個電容器的元件結構，也可以被稱為鐵電穿隧結（FTJ：Ferroelectric Tunnel Junction）或Type3結構。
其次，參照圖1A2、圖1B2、圖1C2、圖1C3以及圖1C4說明可以應用於圖1A1、圖1B1以及圖1C1的電路圖所示的結構的本發明的一個實施方式的半導體裝置的一個例子。圖1A2、圖1B2、圖1C2、圖1C3以及圖1C4都是示出本發明的一個實施方式的半導體裝置的一個例子的剖面圖。在圖1A1、圖1B1以及圖1C1的電路圖中，白圈表示端子。
圖1A2是對應於圖1A1所示的電容器的剖面圖，圖1B2是對應於圖1B1所示的包含可具有鐵電性的材料的電晶體的剖面圖，並且圖1C2、圖1C3以及圖1C4都是對應於圖1C1所示的電容器及二極體的剖面圖。
圖1A2包括導電體110、導電體110上的絕緣體130以及絕緣體130上的導電體120。絕緣體130較佳為使用可具有鐵電性的材料。此外，絕緣體130可以看作介電質或鐵電體。雖然在圖1A2中未示出，但是如圖1A1所示，可以採用導電體120與電晶體的源極或汲極連接的結構。
圖1B2包括氧化物230、氧化物230上的絕緣體130以及絕緣體130上的導電體120。絕緣體130較佳為使用可具有鐵電性的材料。此外，圖1B2可以看作氧化物230與絕緣體130，即可具有鐵電性的材料接觸的結構。
圖1C2包括導電體110、導電體110上的絕緣體115a、絕緣體115a上的絕緣體130以及絕緣體130上的導電體120。此外，圖1C2可以看作在圖1A2的導電體110與絕緣體130之間含有絕緣體115a的結構。此外，圖1C3包括導電體110、導電體110上的絕緣體130、絕緣體130上的絕緣體115b以及絕緣體115b上的導電體120。
此外，圖1C4包括導電體110、導電體110上的絕緣體115a、絕緣體115a上的絕緣體130、絕緣體130上的絕緣體115b以及絕緣體115b上的導電體120。此外，在圖1C1的電路圖的結構中，較佳為在P-E（Polarization density-Electric field）特性上得到了一定的極化。例如，在I-V特性上，在將第一至第六區間分別定義為0（V）至3（V）、3（V）至0（V）、-Va（V）至Va（V）、0（V）至-3（V）、-3（V）至0（V）以及-Va（V）至Va（V）的情況下，第三區間和第六區間的電流值較佳為不同。此外，Va較佳為本電路圖中的矯頑電場（Ec）以下的電壓。為了滿足這種特性，例如，在絕緣體115a與絕緣體115b之間有差異地設定膜種類、膜質量、膜厚度中的至少一個即可。
以下說明各組件。
＜＜導電體（下部電極）＞＞ 導電體110被用作下部電極。此外，導電體110可以利用濺射法、化學氣相沉積（CVD：Chemical Vapor Deposition）法、分子束磊晶（MBE：Molecular Beam Epitaxy）法、脈衝雷射沉積（PLD：Pulsed Laser Deposition）法或原子層沉積（ALD：Atomic Layer Deposition）法等形成。ALD法有只利用熱能使前驅物及反應物起反應的熱ALD（Thermal ALD）法、使用受到電漿激發的反應物的PEALD（Plasma Enhanced ALD）法等。
此外，藉由使用ALD法形成導電體110，有時較容易地形成平坦性優良的導電膜。例如，可以使用熱ALD法形成氮化鈦。此外，導電體110可以使用微影（lithography）法等適當地形成圖案。
此外，被形成導電體110的表面（也稱為被形成面）或導電體110的頂面的平坦性較佳為高。例如，被形成導電體110的表面或導電體110的頂面也可以藉由使用化學機械拋光（CMP：Chemichal Mechanical Polishing）法等的平坦化處理而被平坦化，以提高平坦性。如果被形成導電體110的表面或導電體110的頂面的平坦性得到提高，就可以提高其上方，更明確而言，絕緣體130的結晶性。
＜＜絕緣體＞＞ 絕緣體130較佳為使用可具有鐵電性的材料。絕緣體130將在後面敘述。
＜＜導電體（上部電極）＞＞ 導電體120被用作上部電極。隔著絕緣體130設置導電體120和導電體110。導電體120將在後面敘述。
＜氧化物＞ 氧化物230將在後面敘述（參照實施方式2）。
＜絕緣體＞ 絕緣體115a和絕緣體115b都可以為順電體材料，例如，氧化矽、氮化矽、氧氮化矽、氮化矽、氧化鋁、氮化鋁以及氧氮化鋁等。尤其是，絕緣體115a、115b較佳為氮化矽膜。此外，絕緣體115a和絕緣體115b都可以藉由濺射法、CVD法、MBE法、PLD法、ALD法等而形成。尤其是，絕緣體115a及絕緣體115b較佳為使用PEALD法而形成。例如，當使用PEALD法形成氮化矽膜時，較佳為使用包含氟、氯、溴、碘等鹵素的前驅物。此外，在引入上述前驅物之後，在引入N 2、N 2O、NH 3、NO、NO 2以及N 2O 2等氮化劑的氛圍下進行電漿處理，由此可以形成高品質的氮化矽膜。
根據本發明的一個實施方式，可以提供一種可具有鐵電性的材料，亦即，具有鐵電性的金屬氧化物膜。此外，根據本發明的一個實施方式，可以提供一種利用可具有鐵電性的材料的鐵電體器件。此外，根據本發明的一個實施方式，可以提供一種利用可具有鐵電性的材料的電容器。此外，根據本發明的一個實施方式，可以提供一種利用可具有鐵電性的材料的電晶體。此外，根據本發明的一個實施方式，可以提供一種利用可具有鐵電性的材料的電容器及二極體。
換言之，本發明的一個實施方式的金屬氧化物膜可以應用於電容器、電晶體以及二極體中的任何一個或多個半導體裝置。
以下具體說明本發明的一個實施方式的電容器及其製造方法。雖然以圖1A1及圖1A2所示的結構為例進行說明，但是藉由改變部分結構（例如，氧化物230、絕緣體115a以及絕緣體115b等）而可以適用於圖1B1、圖1B2、圖1C1、圖1C2、圖1C3以及圖1C4所示的結構。
＜電容器的結構例子＞ 在本節中，參照圖2A至圖4C及圖6說明本發明的一個實施方式的電容器的結構例子。
如圖2A所示，本發明的一個實施方式的電容器100包括導電體110、導電體120以及夾在導電體110與導電體120之間的絕緣體130。例如，可以在基板（未圖示）上配置導電體110，在導電體110上配置絕緣體130，並且在絕緣體130上配置導電體120。在此，導電體110被用作電容器100的下部電極，導電體120被用作電容器100的上部電極，並且絕緣體130被用作電容器100的介電質。
絕緣體130較佳為使用可具有鐵電性的材料。作為可具有鐵電性的材料，可以舉出氧化鉿、氧化鋯、HfZrO X（X為大於0的實數）等。此外，作為可具有鐵電性的材料，可以舉出對氧化鉿添加元素J1（在此，元素J1為選自鋯（Zr）、矽（Si）、鋁（Al）、釓（Gd）、釔（Y）、鑭（La）、鍶（Sr）等中的一個或多個）的材料。在此，可以適當地設定鉿原子與元素J1的原子個數比，例如，可以將鉿原子與元素J1的原子個數比設定為1：1或其附近。此外，作為可具有鐵電性的材料，可以舉出對氧化鋯添加元素J2（在此，元素J2為選自鉿（Hf）、矽（Si）、鋁（Al）、釓（Gd）、釔（Y）、鑭（La）、鍶（Sr）等中的一個或多個）的材料等。此外，可以適當地設定鋯原子與元素J2的原子個數比，例如，可以將鋯原子與元素J2的原子個數比設定為1：1或其附近。此外，作為可具有鐵電性的材料，也可以使用PbTiO X、鈦酸鋇鍶（BST）、鈦酸鍶、鋯鈦酸鉛（PZT）、鉭酸鍶鉍（SBT）、鐵酸鉍（BFO）、鈦酸鋇等具有鈣鈦礦結構的壓電陶瓷。此外，作為可具有鐵電性的材料，例如，可以使用由選自上述材料中的多個材料構成的混合物或化合物。此外，絕緣體130可以具有由選自上述材料中的多個材料構成的疊層結構。注意，氧化鉿、氧化鋯、HfZrO X以及對氧化鉿添加元素J1的材料等的結晶結構（特性）可能不僅根據成膜條件而且還根據各種製程等而發生變化，由此在本說明書等中，呈現鐵電性的材料不僅被稱為鐵電體，而且還被稱為“可具有鐵電性的材料”。
尤其是，作為可具有鐵電性的材料，較佳為使用氧化鉿或包含氧化鉿及氧化鋯的材料，因為它們即使被加工為幾nm的薄膜也可具有鐵電性。藉由使用可以被薄膜化的鐵電體層，可以將電容器100與被微型化了的電晶體等半導體元件組合來形成半導體裝置。在本說明書等中，形成為層狀的可具有鐵電性的材料有時被稱為“鐵電體層”或“金屬氧化物膜”。此外，在本說明書等中，有時將包括鐵電體層（金屬氧化物膜）的裝置稱為“鐵電體器件”。
在此，如圖2C所示，絕緣體130的形狀較佳為膜狀。在圖2C中，在平行於絕緣體130的膜表面的方向上設置x軸及y軸，並在平行於絕緣體130的膜厚度方向的方向上設置z軸。因為絕緣體130的形狀較佳為膜狀，所以絕緣體130的x方向的寬度w x及y方向的寬度w y較佳為大於膜厚度t，更佳為膜厚度t的3倍以上。例如，在絕緣體130的膜厚度t為3nm的情況下，絕緣體130的寬度w x及寬度w y中的至少一個較佳為3nm以上，更佳為10nm以上。此外，絕緣體130的膜厚度t可以為100nm以下，較佳為50nm以下，更佳為20nm以下，進一步較佳為10nm以下（典型為2nm以上且9nm以下）。例如，膜厚度t較佳為8nm以上且12nm以下。
雖然圖2C所示的絕緣體130具有頂面和底面在整個表面上平行的形狀，但是本發明不侷限於此。例如，絕緣體130有時反映被形成面的形狀而具有凹凸。在此情況下，如果被形成面上形成有槽部，有時絕緣體130的與該槽部重疊的區域的形狀成為凹狀。
可具有鐵電性的材料為絕緣體，具有受到外加電場的作用而在內部發生極化，並在該電場為0時也保持極化的性質。因此，藉由使用將該材料用作介電質的電容器（以下有時稱為鐵電電容器），可以形成非揮發性記憶元件。使用鐵電電容器的非揮發性記憶元件有時被稱為FeRAM（Ferroelectric Random Access Memory）、鐵電記憶體等。例如，鐵電記憶體可以包括電晶體及鐵電電容器，電晶體的源極及汲極中的一個與鐵電電容器的一個端子電連接。由此，使用本實施方式所示的電容器100及電晶體的半導體裝置可以被用作鐵電記憶體。
在此，參照圖6說明可以用於絕緣體130的材料之一的氧化鉿的結晶結構。圖6是說明氧化鉿（在本實施方式中為HfO 2）的結晶結構的模型圖。已知氧化鉿可以具有多樣的結晶結構，例如，圖6所示的立方晶系（cubic，空間群：Fm-3m）、四方晶系（tetragonal，空間群：P4 2/nmc）、正交晶系（orthorhombic，空間群：Pbc2 2）以及單斜晶系（monoclinic，空間群：P2 1/c）等結晶結構。此外，如圖6所示，上述各結晶結構可發生相變。例如，藉由使用對氧化鉿摻雜鋯的複合材料，可以從以單斜晶系為主的氧化鉿結晶結構形成以正交晶系為主的結晶結構。
當使用上述複合材料藉由ALD法等大約以1：1的組成交替形成氧化鉿和氧化鋯時，該複合材料具有正交晶系的結晶結構。此外，該複合材料具有非晶結構。然後，藉由對上述複合材料進行熱處理等，可以將非晶結構改變為正交晶系的結晶結構。此外，該正交晶系的結晶結構也有時變成單斜晶系的結晶結構。當對上述複合材料賦予鐵電性時，與單斜晶系的結晶結構相比正交晶系的結晶結構更合適。
在此，參照圖3A說明HfZrOx的正交晶系的結晶結構的模型。
圖3A是HfZrOx，在此為Hf 0.5Zr 0.5O 2的結晶結構的模型圖。此外，圖3A還示出a軸、b軸、c軸的方向。圖3A示出一種結構，其中HfO 2的orthorhombic結構（Pca2 1）被進行了利用第一原理計算的包括晶胞在內的最佳化，然後，配置層狀的Zr。
由圖3A可知，鉿與鋯藉由氧相鍵合。該結構可以如後述的成膜序列所示那樣藉由ALD法交替形成鉿和鋯而形成。
借助於外加電場，圖3A所示的氧的一部分移位，由此在內部發生極化。在此，氧的一部分在c軸方向上移位，也在c軸方向上發生極化。
圖3B及圖3C是HfZrOx，在此為Hf 0.5Zr 0.5O 2的結晶結構的模型圖。圖3B及圖3C示出原子配置藉由第一原理計算而被最佳化的模型。此外，圖3A所示的模型與圖3B所示的模型只在原子的顯示方法上有所不同，而原子配置幾乎相同。
HfZrOx在具有orthorhombic結構時既可呈現圖3B所示的原子配置又可呈現圖3C所示的原子配置。因此，借助於外加電場，HfZrOx中的氧原子的一部分移位，由此在內部發生極化。此外，當電場的方向或強度改變時，HfZrOx中的氧原子的一部分轉移，由此發生在內部的極化的符號改變。
圖3D是示出鐵電體層的滯後特性的一個例子的圖表。在圖3D中，橫軸表示施加到鐵電體層的電場強度，縱軸表示鐵電體層的極化量。此外，圖3D所示的點61表示電場強度為0時的最小極化，而圖3D所示的點62表示電場強度為0時的最大極化。例如，在最小極化（圖3D所示的點61）中，HfZrOx中的原子呈現圖3B所示的配置。此外，在最大極化（圖3D所示的點62）中，HfZrOx中的原子呈現圖3C所示的配置。
在絕緣體130中，如圖2A所示，較佳為具有結晶形成層且該層被層疊的結晶結構。再者，該層較佳為具有圖3A所示的單晶結構。此外，圖2A所示的絕緣體130的虛線表示結晶的層，c軸132表示該結晶的c軸。
絕緣體130所包含的結晶的層如圖2A所示那樣在a-b面方向上延伸。此外，絕緣體130所包含的結晶的層在c軸方向上生長（有時被稱為axial growth），多個結晶的層在c軸方向上被層疊。c軸的方向較佳為大致垂直於絕緣體130的被形成面或頂面的方向。例如，如圖2B所示，相對於導電體110的頂面的法線134與c軸132所形成的角度θ較佳為30°以下，更佳為5°以下。
圖2A示出在電容器100的下部電極（導電體110）與上部電極（導電體120）之間施加電場E的狀態。在此，電場E的方向較佳為大致平行於c軸132。例如，電場E的方向較佳為平行於法線134，由此電場E的方向與c軸132所形成的角度θ為30°以下，更佳為5°以下。
如此，採用絕緣體130的c軸132與電場的方向E大致平行的結構，使得正交晶系的結晶的氧的移位方向與電場的方向E大致平行。因此，借助於電場E，可以在絕緣體130中高效產生極化。由此，可以增大絕緣體130的極化。
為了形成上述包含層狀結晶的絕緣體130，作為絕緣體130的基底的導電體110的頂面的平坦性較佳為高。例如，作為基底的導電體110的頂面的粗糙度在表示為算術平均表面粗糙度（Ra）或均方根面粗糙度（RMS：Root Mean Square）時可以為2nm以下，較佳為1nm以下，更佳為0.8nm以下，進一步較佳為0.5nm以下，更進一步較佳為0.4nm以下。如此，藉由提高導電體110的頂面的平坦性，可以提高絕緣體130的結晶性，並提高絕緣體130的鐵電性。
此外，為了形成上述包含層狀結晶的絕緣體130，較佳為在絕緣體130與導電體110的界面或在絕緣體130與導電體120的界面不形成另一層。例如，在導電體110（導電體120）使用TiNx且絕緣體130使用HfZrOx的情況下，有時絕緣體130等所包含的氧擴散到導電體110（導電體120），使得TiOx作為另一層形成在絕緣體130與導電體110（導電體120）的界面。這種另一層的厚度較佳為1nm以下，更佳為0.4nm以下，進一步較佳為0.2nm以下。
在此，圖4A至圖4C是圖2A等所示的被用作鐵電體層的絕緣體130附近的放大圖。圖4A是示出參照圖2A至圖2C說明的具有單晶結構的絕緣體130的圖。圖4A所示的絕緣體130如上所述那樣具有層疊有多個結晶的層的結構。此外，絕緣體130所包含的多個結晶的層較佳為沿c軸132配向。
此外，雖然以上示出使用圖4A等所示的具有單晶結構的鐵電體層作為絕緣體130的例子，但是本發明不侷限於此。例如，如圖4B所示，絕緣體130也可以具有包含結晶性不同的多個晶粒136的多晶結構。在此，多個晶粒136的至少一部分較佳為具有正交晶系的結晶結構。在多個晶粒136的至少一部分具有正交晶系的結晶結構的情況下，絕緣體130呈現鐵電性，因此是較佳的。
此外，絕緣體130也可以具有包括具有單晶結構的層138a及多晶的層138b的結構。例如，如圖4C所示，也可以具有在導電體110上層疊有多個具有單晶結構的層138a及多個多晶的層138b的結構。
如此，絕緣體130的結晶結構的至少一部分具有單晶結構即可。絕緣體130的結晶結構為選自立方晶系、四方晶系、正交晶系以及單斜晶系中的任何一個或多個即可。尤其是，絕緣體130較佳為具有正交晶系的結晶結構，由此呈現鐵電性。此外，絕緣體130的結晶結構也可以為非晶結構。此外，絕緣體130也可以具有非晶結構和結晶結構的複合結構。
此外，為了形成結晶性優良的絕緣體130，較佳為減少絕緣體130中的氫、碳、碳化氫、氯等雜質。如果這些雜質包含在絕緣體130中，則有時絕緣體130的結晶化受阻。再者，這些雜質有時在絕緣體130中的結晶中形成氧空位。如上所述，在圖3A所示的結晶結構中，氧因外加電場而移位，由此呈現鐵電性。由此，較佳為減少氫、碳、碳化氫、氯等雜質來減少氧空位，以提高絕緣體130的鐵電性。
因此，絕緣體130較佳為使用不包含氫、碳、碳化氫、氯等雜質或者雜質含量極少的材料。例如，絕緣體130所包含的氫的濃度較佳為5×10 20atoms/cm 3，更佳為1×10 20atoms/cm 3以下。此外，例如，絕緣體130所包含的碳化氫的濃度較佳為5×10 20atoms/cm 3以下，更佳為1×10 20atoms/cm 3，進一步較佳為5×10 19atoms/cm 3以下。此外，例如，絕緣體130所包含的碳的濃度較佳為5×10 20atoms/cm 3以下，更佳為1×10 20atoms/cm 3，進一步較佳為5×10 19atoms/cm 3以下。此外，例如，絕緣體130所包含的氯的濃度較佳為5×10 21atoms/cm 3以下，更佳為1×10 21atoms/cm 3，進一步較佳為5×10 20atoms/cm 3以下。
上述雜質的定量可以利用二次離子質譜分析法（SIMS：Secondary Ion Mass Spectrometry）、X射線光電子能譜法（XPS：X-ray Photoelectron Spectroscopy）或俄歇電子能譜法（AES：Auger Electron Spectroscopy）。例如，可以利用SIMS分析進行絕緣體130中的氫、碳、碳化氫、氯等雜質的定量。
如上所述，藉由不使絕緣體130包含氫、碳化氫、碳以及氯中的一個以上，或者，使氫、碳化氫、碳以及氯中的一個以上的含量極少，可以提高絕緣體130的結晶性，並可以具有鐵電性高的結構。
作為導電體110，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。作為以上述金屬元素為成分的合金，也可以使用該合金的氮化物或該合金的氧化物。例如，較佳為使用氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。此外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
此外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
導電體120可以使用可以用於導電體110的導電材料。
＜電容器的製造方法＞ 在本節中，參照圖5A至圖5C說明本發明的一個實施方式的電容器的製造方法。
如圖5A所示，在基板（未圖示）上形成導電體110。導電體110可以藉由使用濺射法、CVD法、MBE法、PLD法、ALD法等形成。藉由使用ALD法形成導電體110，有時較容易地形成平坦性優良的導電膜。例如，可以使用熱ALD法形成氮化鈦。此外，導電體110可以使用微影法等適當地形成圖案。
接著，如圖5B所示，在導電體110上形成絕緣體130。絕緣體130可以藉由使用濺射法、CVD法、ALD法等形成。例如，藉由使用ALD法形成絕緣體130，可以在導電體110上以高覆蓋率形成絕緣體130。由此，可以抑制產生在電容器100的上部電極與下部電極之間的洩漏電流。
絕緣體130較佳為使用可具有鐵電性的材料。作為可具有鐵電性的材料，可以使用上述材料。在此，絕緣體130的厚度可以為100nm以下，較佳為50nm以下，更佳為20nm以下，進一步較佳為10nm以下（典型為2nm以上且9nm以下）。
在絕緣體130使用包含氧化鉿及氧化鋯的材料（HfZrO x）的情況下，較佳為使用熱ALD法形成絕緣體130。
此外，在使用熱ALD法形成絕緣體130的情況下，較佳為使用不包含碳化氫（Hydro Carbon，也稱為HC）的材料作為前驅物。在絕緣體130包含氫及碳中的一個或兩個的情況下，絕緣體130的結晶化有時受阻。因此，如上所述，較佳為使用不包含碳化氫的前驅物，以降低絕緣體130中的氫及碳中的一個或兩個的濃度。例如，作為不包含碳化氫的前驅物，可以舉出氯類材料。在絕緣體130使用包含氧化鉿及氧化鋯的材料（HfZrO x）的情況下，可以使用HfCl 4及ZrCl 4作為前驅物。
此外，在使用熱ALD法形成絕緣體130的情況下，可以使用H 2O或O 3作為氧化劑。作為熱ALD法的氧化劑，與H 2O相比更佳為使用O 3，由此可以降低膜中的氫濃度。但是，熱ALD法的氧化劑不侷限於此。例如，熱ALD法的氧化劑也可以包含選自O 2、O 3、N 2O、NO 2、H 2O以及H 2O 2中的任何一個或多個。
接著，如圖5C所示，在絕緣體130上形成導電體120。在此，導電體120和導電體110隔著絕緣體130配置。導電體120也可以具有在絕緣體130上與其接觸的導電體120a及在導電體120a上與其接觸的導電體120b的疊層結構。
導電體120a可以藉由使用ALD法或CVD法等形成。例如，可以使用熱ALD法形成氮化鈦。在此，導電體120a較佳為藉由使用像熱ALD法那樣在加熱基板的同時形成膜的方法形成。例如，基板溫度可以為室溫以上，較佳為300℃以上，更佳為325℃以上，進一步較佳為350℃以上。此外，例如，基板溫度可以為500℃以下，較佳為450℃以下。例如，基板溫度可以為400℃左右。
藉由在上述溫度範圍下形成導電體120a，即使在形成導電體120a之後不進行高溫烘烤處理（例如，熱處理溫度為400℃以上或500℃以上的烘烤處理）也可以對絕緣體130賦予鐵電性。
此外，如上所述，藉由使用給基底帶來的損傷較少的ALD法形成導電體120a，可以抑制絕緣體130的結晶結構過度被破壞，由此可以提高絕緣體130的鐵電性。
例如，在使用濺射法等形成導電體120a的情況下，可能給基底膜，在此為絕緣體130帶來損傷。例如，在絕緣體130使用包含氧化鉿及氧化鋯的材料（HfZrO x）且使用濺射法形成導電體120a的情況下，可能因濺射法而給作為基底膜的HfZrO x帶來損傷，使得HfZrO x的結晶結構（典型為正交晶系等的結晶結構）結晶結構破壞。由此，較佳為使用給基底帶來的損傷較少的ALD法形成導電體120a。
此外，藉由在使用濺射法形成導電體120a之後進行熱處理，也可以恢復HfZrO x的結晶結構的損傷。
在此，有時因HfZrO x中的懸空鍵（例如，O ＊）與HfZrO x中所包含的氫鍵合而不能恢復HfZrO x的結晶結構中的損傷。HfZrO x中的懸空鍵例如因使用濺射法形成導電體120a時的損傷而形成。
因此，絕緣體130，在此為HfZrO x，較佳為使用不包含氫或者氫含量極少的材料。例如，絕緣體130所包含的氫的濃度較佳為5×10 20atoms/cm 3以下，更佳為1×10 20atoms/cm 3以下。
此外，如上所述，為了降低絕緣體130中的氫濃度，較佳為使用不包含碳化氫的材料作為前驅物。由此，絕緣體130有時成為不以碳化氫為主要成分或者碳化氫含量極少的膜。例如，絕緣體130所包含的碳化氫的濃度較佳為5×10 20atoms/cm 3以下，更佳為1×10 20atoms/cm 3以下，進一步較佳為5×10 19atoms/cm 3以下。
此外，在使用不包含碳化氫的材料作為前驅物形成絕緣體130的情況下，絕緣體130有時成為不以碳為主要成分或者碳含量極少的膜。例如，絕緣體130所包含的碳的濃度較佳為5×10 20atoms/cm 3以下，更佳為1×10 20atoms/cm 3，進一步較佳為5×10 19atoms/cm 3以下。
作為絕緣體130，較佳為使用氫、碳化氫以及碳中的一個以上的含量極少的材料，尤其是，儘量減少碳化氫及碳的含量是重要的。碳化氫及碳為比氫重的分子或原子，所以難以在後續製程中去除它們。因此，較佳為在形成絕緣體130時徹底去除碳化氫及碳。
如上所述，藉由使用不包含氫、碳化氫以及碳中的一個以上或者氫、碳化氫以及碳中的一個以上的含量極少的材料作為絕緣體130，可以提高絕緣體130的結晶性，並可以具有鐵電性高的結構。
此外，絕緣體130中的氯含量也較佳為減少。例如，絕緣體130所包含的氯的濃度較佳為5×10 21atoms/cm 3以下，更佳為1×10 21atoms/cm 3以下，進一步較佳為5×10 20atoms/cm 3以下。
如上所述，藉由徹底去除絕緣體130中的雜質，在此為氫、碳化氫、碳以及氯中的一個以上，可以形成高純度本質的具有鐵電性的膜，在此為高純度本質的電容器。此外，高純度本質的具有鐵電性的電容器與後述實施方式所示的高純度本質的氧化物半導體之間的製造程序的統合性非常高。由此，可以提供生產率高的半導體裝置的製造方法。
如上所述，在本發明的一個實施方式中，例如，作為絕緣體130，使用熱ALD法形成不使用碳化氫的前驅物（典型為氯類前驅物），並使用氧化劑（典型為O 3）形成鐵電材料。然後，藉由使用熱ALD法（典型為400℃以上的成膜）形成導電體120a，可以在不進行形成導電體120a之後的退火，亦即，利用形成導電體120a時的溫度的情況下提高絕緣體130的結晶性或鐵電性。此外，在不進行成膜後退火，亦即，利用形成導電體120a時的溫度的情況下提高絕緣體130的結晶性或鐵電性有時被稱為“自退火”。
此外，導電體120b可以藉由使用濺射法、ALD法或CVD法等形成。例如，可以使用金屬CVD法形成鎢膜。
如上所述，可以製造圖5C所示的在導電體110與導電體120之間設置有絕緣體130的電容器100。如上所述，本實施方式的電容器100即使在形成導電體120a之後不進行高溫烘烤處理也可以提高絕緣體130的鐵電性。因此，可以減少製造鐵電電容器的製程，由此可以提高鐵電電容器及包括該鐵電電容器的半導體裝置的生產率。
雖然以上示出在製造導電體120a之後不進行高溫烘烤處理的例子，但是本發明不侷限於此。例如，在不進行基板加熱或者在低溫下進行基板加熱的同時形成導電體120a及導電體120b的情況下，也可以在形成導電體120之後進行熱處理。作為該熱處理，例如，可以在基板溫度為室溫以上，較佳為300℃以上，更佳為325℃以上，進一步較佳為350℃以上的情況下進行成膜。此外，例如，可以在基板溫度為500℃以下，較佳為450℃以下的情況下進行成膜。例如，基板溫度可以為400℃左右。該熱處理可以在包含氧氣體、氮氣體或惰性氣體的氛圍下進行。
＜使用ALD法的成膜＞ 以下參照圖7A及圖7B說明使用ALD法的絕緣體130的成膜方法及用於該成膜的成膜裝置。
ALD法可以利用原子的自調節性來沉積每一層的原子，從而具有如下效果：能夠形成極薄的膜；能夠對縱橫比高的結構形成膜；能夠以針孔等的缺陷少的方式形成膜；能夠形成覆蓋性優良的膜；能夠在低溫下形成膜等。
在ALD法中，將用於反應的第一源氣體（也稱為前驅物）和第二源氣體（也稱為氧化性氣體）依次引入反應室內，並反復進行這種源氣體的引入，由此進行成膜。此外，在引入前驅物或氧化性氣體時，也可以將N 2或Ar等用作載體-吹掃氣體，將其與前驅物或氧化性氣體一起引入反應室內。藉由使用載體-吹掃氣體，可以抑制前驅物或氧化性氣體吸附到管道或閥的內部，由此可以將前驅物或氧化性氣體引入反應室內（也可以稱為載體氣體）。此外，還可以迅速排出殘留在反應室內的前驅物或氧化性氣體（也稱為吹掃氣體）。如此，上述氣體因起到引入（載體）和排氣（吹掃）的兩個作用而有時被稱為載體-吹掃氣體。此外，藉由使用載體-吹掃氣體，可以提高所形成的膜的均勻性，因此這是較佳的。
圖7A示出使用ALD法形成包含可具有鐵電性的材料的膜（以下稱為鐵電體層）的成膜序列。以下示出作為絕緣體130形成包含氧化鉿及氧化鋯的鐵電體層的例子。
前驅物401可以使用包含鉿並包含選自氯、氟、溴、碘以及氫中的一個或多個的前驅物。此外，前驅物402可以使用包含鋯並包含選自氯、氟、溴、碘以及氫中的一個或多個的前驅物。在本節中，使用HfCl 4作為包含鉿的前驅物401，並使用ZrCl 4作為包含鋯的前驅物402。
此外，前驅物401及前驅物402藉由加熱液體原料或固體原料使其汽化而形成。前驅物401由HfCl 4的固體原料形成，前驅物402由ZrCl 4的固體原料形成。較佳為減少前驅物401及前驅物402中的雜質，更佳為減少這些固體原料中的雜質。例如，作為該雜質，可以舉出Ba、Cd、Co、Cr、Cu、Fe、Ga、Li、Mg、Mn、Na、Ni、Sr、V、Zn等。在HfCl 4的固體原料及ZrCl 4的固體原料中，上述雜質較佳為少於1000wppb。在此，wppb是指換算為質量的雜質濃度以十億分率表示的單位。
此外，作為氧化性氣體403，可以使用選自O 2、O 3、N 2O、NO 2 、H 2O以及H 2O 2中的任何一個或多個。在本節中，使用包含H 2O的氣體作為氧化性氣體403。此外，作為載體-吹掃氣體404，可以使用選自N 2、He、Ar、Kr以及Xe中的任何一個或多個。在本節中，使用N 2作為載體-吹掃氣體404。
首先，將氧化性氣體403引入反應室內（步驟S01）。其次，停止引入氧化性氣體403，只引入載體-吹掃氣體404，以對殘留在反應室內的氧化性氣體403進行吹掃（步驟S02）。其次，將前驅物401及載體-吹掃氣體404引入反應室內，並將反應室內的圧力保持為固定壓力（步驟S03）。如此，使前驅物401吸附到被形成面。其次，停止引入前驅物401，只引入載體-吹掃氣體404，以對殘留在反應室內的前驅物401進行吹掃（步驟S04）。其次，將氧化性氣體403引入反應室內。藉由將氧化性氣體403引入反應室內，使前驅物401氧化來形成氧化鉿（步驟S05）。其次，停止引入氧化性氣體403，只引入載體-吹掃氣體404，以對殘留在反應室內的氧化性氣體403進行吹掃（步驟S06）。
接著，將前驅物402及載體-吹掃氣體404引入反應室內，並將反應室內的壓力保持為固定壓力（步驟S07）。如此，使前驅物402吸附到上述氧化鉿的氧層上。其次，停止引入前驅物402，只引入載體-吹掃氣體404，以對殘留在反應室內的前驅物402進行吹掃（步驟S08）。其次，回到步驟S01，將氧化性氣體403引入反應室內。藉由引入氧化性氣體403，使前驅物402氧化來在氧化鉿上形成氧化鋯。
以上述步驟S01至步驟S08為一次循環，反復進行該循環直到達到所希望的膜厚度為止。此外，步驟S01至步驟S08可以在250℃以上且450℃以下的溫度範圍下進行，較佳為在350℃以上且400℃以下的溫度範圍下進行。
如上所述，藉由使用ALD法進行成膜，可以形成圖4所示的鉿層、氧層、鋯層以及氧層反復形成的層狀結晶結構。再者，如上所述，藉由使用減少了雜質的前驅物進行成膜，可以抑制因在成膜時混入雜質而阻礙形成該層狀結晶結構。如此，藉由作為絕緣體130形成結晶性高的層狀結晶結構，可以使絕緣體130具有高鐵電性。
注意，絕緣體130不一定必須在剛成膜之後就呈現鐵電性。如上所述，絕緣體130有時不在剛成膜之後而在絕緣體130上形成導電體120之後才呈現鐵電性。
接著，參照圖7B說明用於使用上述ALD法的成膜的製造設備。圖7B是使用ALD法的製造設備900的示意圖。
如圖7B所示，製造設備900包括反應室901、氣體引入口903、反應室進口904、排氣口905、晶圓支撐台907以及軸908。在圖7B中，在晶圓支撐台907上配置有晶圓950。
反應室901也可以包括用來加熱反應室901內部、前驅物401、前驅物402、氧化性氣體403以及載體-吹掃氣體404的加熱系統。此外，晶圓支撐台907也可以包括用來加熱晶圓950的加熱系統。此外，晶圓支撐台907也可以具備以軸908為旋轉軸沿水平方向旋轉的旋轉機構。此外，雖然未圖示，但是在氣體引入口前還設置有氣體供應系統，以將前驅物401、前驅物402、氧化性氣體403以及載體-吹掃氣體404以合適的時序、流量以及時間引入到氣體引入口903。此外，雖然未圖示，但是在排氣口905後還設置有具備真空泵的排氣系統。
圖7B所示的製造設備900是被稱為cross flow方式的ALD裝置。以下說明cross flow方式中的前驅物401、前驅物402、氧化性氣體403以及載體-吹掃氣體404的流動。前驅物401、前驅物402、氧化性氣體403以及載體-吹掃氣體404從氣體引入口903經過反應室進口904流過反應室901，到達晶圓950，並藉由排氣口905排出。圖7B所示的箭頭示意性地表示氣體的流動方向。
如上所述，在圖7A所示的將氧化性氣體403引入反應室901內的步驟S05中，被吸附於晶圓950上的前驅物401被氧化性氣體403氧化，由此形成氧化鉿。從採用cross flow方式的製造設備900的結構來看，氧化性氣體403在接觸被加熱的反應室部件很長時間之後才到達晶圓950。由此，例如，在使用O 3作為氧化性氣體403的情況下，氧化性氣體403在到達晶圓950之前與高溫的固體表面起反應，使得氧化性氣體403分解，並且氧化力下降。因此，氧化鉿的沉積速度依賴於氧化性氣體的從反應室進口904到晶圓950的流動距離。在晶圓支撐台907以軸908為中心沿水平方向旋轉的情況下，晶圓950的周邊部先與氧化性氣體403接觸，由此氧化鉿的厚度越接近晶圓950的周邊部越厚，使得氧化鉿在晶圓950的中央部的厚度比氧化鉿在晶圓950的周邊部的厚度薄。
於是，為了抑制氧化性氣體403分解且氧化力下降，需要適當地設定反應室的加熱溫度。雖然以上以前驅物401的氧化為例進行了說明，但是前驅物402的氧化也與此同樣。
如上所述，可以形成基板面內的膜厚度均勻性優良的鐵電體層。作為基板面內的均勻性，較佳為±1.5%以下，更佳為±1.0%以下。此外，在將基板面內的最大膜厚度-基板面內的最小膜厚度定義為RANGE，並將基板面內的膜厚度均勻性定義為±PNU（Percent Non Uniformity）（%）的情況下，均勻性可以按照±PNU（%）=（RANGE×100）/（2×基板面內的膜厚度的平均值）求出。
如上所述，使用氧化性氣體403形成均勻性優良的氧層，由此可以形成規律性更高的層狀結晶結構。如此，因為絕緣體130具有規律性高的層狀結晶結構，所以可以使絕緣體130具有高鐵電性。
藉由使用上述方法，可以形成由可具有鐵電性的材料構成的絕緣體130。藉由使用這種絕緣體130形成電容器100，可以將電容器100用作鐵電電容器。
根據本發明的一個實施方式，可以提供包含可具有鐵電性的材料的電容器。此外，根據本發明的一個實施方式，可以以高生產率提供上述電容器。此外，根據本發明的一個實施方式，可以提供能夠實現微型化或高積體化的電容器。
本實施方式所示的結構、方法等的至少一部分可以與本說明書所記載的其他實施方式及其他實施例等適當地組合而實施。
實施方式2 在本實施方式中，使用圖11A至圖17C對包括根據本發明的一個實施方式的電晶體200及電容器100的半導體裝置的一個例子及其製造方法進行說明。在此，用於上述半導體裝置的電容器100可以參照根據實施方式1所示的電容器100的記載。
＜半導體裝置的結構例子＞ 圖11A至圖11D是包括電晶體200及電容器100的半導體裝置的俯視圖及剖面圖。圖11A是該半導體裝置的俯視圖。圖11B至圖11D是該半導體裝置的剖面圖。在此，圖11B是沿著圖11A中的點劃線A1-A2的部分的剖面圖，也是電晶體200的通道長度方向的剖面圖。此外，圖11C是沿著圖11A中的點劃線A3-A4的部分的剖面圖，也是電晶體200的通道寬度方向的剖面圖。此外，圖11D是沿著圖11A中的點劃線A5-A6的部分的剖面圖。注意，在圖11A的俯視圖中，為了明確起見，省略一部分組件。
本發明的一個實施方式的半導體裝置包括基板（未圖示）上的絕緣體212、絕緣體212上的絕緣體214、絕緣體214上的電晶體200、在電晶體200中設置的絕緣體275上的絕緣體280、絕緣體280上的絕緣體282、絕緣體282上的絕緣體283、絕緣體283上的絕緣體274、絕緣體283及絕緣體274上的絕緣體285。絕緣體212、絕緣體214、絕緣體216、絕緣體275、絕緣體280、絕緣體282、絕緣體283、絕緣體285及絕緣體274被用作層間膜。絕緣體283與絕緣體214的頂面的一部分、絕緣體216的側面、絕緣體222的側面、絕緣體275的側面、絕緣體280的側面以及絕緣體282的側面及頂面接觸。
在此，電晶體200包括半導體層、第一閘極、第二閘極、源極及汲極。電晶體200的源極和汲極中的一個在半導體層的上方與電容器100的一個電極接觸。以與電晶體200的源極及汲極上接觸的方式設置有絕緣體271（絕緣體271a及絕緣體271b）。
電容器100設置在形成於絕緣體271、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的到達電晶體200的源極和汲極中的一個的開口中。電容器100包括在該開口中與電晶體200的源極和汲極中的一個的頂面接觸的導電體110、配置在導電體110及絕緣體285上的絕緣體130以及配置在絕緣體130上的導電體120（導電體120a及導電體120b）。在此，導電體110較佳為沿著該開口的側面及底面配置。
此外，較佳為在導電體110和絕緣體280之間設置絕緣體245。絕緣體245較佳為具有抑制氫（例如，氫原子、氫分子等中的至少一個）的擴散的功能。此外，絕緣體245較佳為具有抑制氧（例如，氧原子、氧分子等中的至少一個）的擴散的功能。例如，較佳的是，絕緣體245的氧和氫的一者或兩者的透過性比絕緣體280低。
[電晶體200] 如圖11A至圖11D所示，電晶體200包括絕緣體214上的絕緣體216、以嵌入絕緣體214及/或絕緣體216中的方式配置的導電體205（導電體205a及導電體205b）、絕緣體216及導電體205上的絕緣體222、絕緣體222上的絕緣體224、絕緣體224上的氧化物230a、氧化物230a上的氧化物230b、氧化物230b上的導電體242a、導電體242a上的絕緣體271a、氧化物230b上的導電體242b、導電體242b上的絕緣體271b、氧化物230b上的絕緣體252、絕緣體252上的絕緣體250、絕緣體250上的絕緣體254、位於絕緣體254上並與氧化物230b的一部分重疊的導電體260（導電體260a及導電體260b）、以及配置在絕緣體222、絕緣體224、氧化物230a、氧化物230b、導電體242a、導電體242b、絕緣體271a及絕緣體271b上的絕緣體275。在此，如圖11B及圖11C所示，絕緣體252與絕緣體222的頂面、絕緣體224的側面、氧化物230a的側面、氧化物230b的側面及頂面、導電體242的側面、絕緣體271的側面、絕緣體275的側面、絕緣體280的側面及絕緣體250的底面接觸。此外，導電體260的頂面以高度與絕緣體254的最上部、絕緣體250的最上部、絕緣體252的最上部及絕緣體280的頂面的高度大致一致的方式配置。此外，絕緣體282與導電體260、絕緣體252、絕緣體250、絕緣體254和絕緣體280各自的頂面的至少一部分接觸。
此外，有時將氧化物230a及氧化物230b統稱為氧化物230。此外，有時將導電體242a及導電體242b統稱為導電體242。此外，有時將絕緣體271a及絕緣體271a統稱為絕緣體271。
在絕緣體280及絕緣體275中形成到達氧化物230b的開口。在該開口內設置絕緣體252、絕緣體250、絕緣體254及導電體260。此外，在電晶體200的通道長度方向上，絕緣體271a及導電體242a與絕緣體271b及導電體242b間設置有導電體260、絕緣體252、絕緣體250及絕緣體254。絕緣體254具有與導電體260的側面接觸的區域及與導電體260的底面接觸的區域。
氧化物230較佳為包括絕緣體224上的氧化物230a及氧化物230a上的氧化物230b。當在氧化物230b下包括氧化物230a時，可以抑制雜質從形成在氧化物230a的下方的結構物向氧化物230b擴散。
注意，在電晶體200中氧化物230具有氧化物230a及氧化物230b的兩層疊層結構，但是本發明不侷限於此。例如，氧化物230可以具有氧化物230b的單層或三層以上的疊層結構，也可以具有氧化物230a及氧化物230b分別具有疊層的結構。
導電體260被用作第一閘極（也稱為頂閘極）電極，導電體205被用作第二閘極（也稱為背閘極）電極。此外，絕緣體252、絕緣體250及絕緣體254被用作第一閘極絕緣體，絕緣體222及絕緣體224被用作第二閘極絕緣體。注意，有時將閘極絕緣體稱為閘極絕緣層或閘極絕緣膜。此外，導電體242a被用作源極和汲極中的一個，導電體242b被用作源極和汲極中的另一個。此外，氧化物230的與導電體260重疊的區域的至少一部分被用作通道形成區域。
在此，圖12A示出圖11B中的通道形成區域附近的放大圖。由於氧化物230b被供應氧，通道形成區域形成在導電體242a和導電體242b之間的區域中。因此，如圖12A所示，氧化物230b包括被用作電晶體200的通道形成區域的區域230bc及以夾著區域230bc的方式設置並被用作源極區域或汲極區域的區域230ba及區域230bb。區域230bc的至少一部分與導電體260重疊。換言之，區域230bc設置在導電體242a與導電體242b間的區域中。區域230ba與導電體242a重疊，區域230bb與導電體242b重疊。
與區域230ba及區域230bb相比，其氧空位少或雜質濃度低，所以被用作通道形成區域的區域230bc是載子濃度低的高電阻區域。因此，區域230bc可以說是i型（本質）或實質上i型的區域。例如，藉由在包含氧的氛圍下進行微波處理，容易形成區域230bc。在此，微波處理例如是指使用包括利用微波生成高密度電漿的電源的裝置的處理。此外，在本說明書等中，微波是指具有300MHz以上且300GHz以下的頻率的電磁波。
此外，被用作源極區域或汲極區域的區域230ba及區域230bb是因氧空位多或者氫、氮、金屬元素等雜質的濃度高而載子濃度提高，由此被低電阻化的區域。就是說，區域230ba及區域230bb是比區域230bc載子濃度高且電阻低的n型區域。
在此，被用作通道形成區域的區域230bc的載子濃度較佳為1×10 18cm -3以下，更佳為低於1×10 17cm -3，進一步較佳為低於1×10 16cm -3，更佳的是低於1×10 13cm -3，進一步較佳的是低於1×10 12cm -3。對被用作通道形成區域的區域230bc的載子濃度的下限值沒有特別的限定，例如，可以將其設定為1×10 -9cm -3。
此外，也可以在區域230bc與區域230ba或區域230bb之間形成載子濃度等於或低於區域230ba及區域230bb的載子濃度且等於或高於區域230bc的載子濃度的區域。換言之，該區域被用作區域230bc與區域230ba或區域230bb的接合區域。該接合區域的氫濃度有時相等於或低於區域230ba及區域230bb的氫濃度且等於或高於區域230bc的氫濃度。此外，該接合區域的氧空位有時等於或少於區域230ba及區域230bb的氧空位且等於或多於區域230bc的氧空位。
注意，圖12A示出區域230ba、區域230bb及區域230bc形成在氧化物230b中的例子，但是本發明不侷限於此。例如，上述各區域也可以形成在氧化物230b和氧化物230a中。
在氧化物230中，有時難以明確地觀察各區域的邊界。在各區域中檢測出的金屬元素和氫及氮等雜質元素的濃度並不需要按每區域分階段地變化，也可以在各區域中逐漸地變化。就是說，越接近通道形成區域，金屬元素和氫及氮等雜質元素的濃度越低即可。
較佳為在電晶體200中將被用作半導體的金屬氧化物（以下，有時稱為氧化物半導體）用於包含通道形成區域的氧化物230（氧化物230a、氧化物230b）。
被用作半導體的金屬氧化物較佳為使用其能帶間隙為2eV以上，較佳為2.5eV以上的金屬氧化物。如此，藉由使用能帶間隙較寬的金屬氧化物，可以減小電晶體的關態電流（off-state current）。
例如，作為氧化物230較佳為使用包含銦、元素M及鋅的In-M-Zn氧化物（元素M為選自鋁、鎵、釔、錫、銅、釩、鈹、硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種）等的金屬氧化物。此外，作為氧化物230也可以使用In-Ga氧化物、In-Zn氧化物、銦氧化物。
在此，較佳的是，用於氧化物230b的金屬氧化物中的In與元素M的原子個數比大於用於氧化物230a的金屬氧化物中的In與元素M的原子個數比。
如此，藉由在氧化物230b下配置氧化物230a，可以抑制雜質及氧從形成在氧化物230a的下方的結構物向氧化物230b擴散。
此外，氧化物230a及氧化物230b除了氧以外還包含共同元素（作為主要成分），所以可以降低氧化物230a與氧化物230b的界面的缺陷態密度。因為可以降低氧化物230a與氧化物230b的界面的缺陷態密度，所以界面散射給載子傳導帶來的影響小，從而可以得到高通態電流。
氧化物230b較佳為具有結晶性。尤其是，較佳為使用CAAC-OS（c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體）作為氧化物230b。
CAAC-OS具有結晶性高的緻密結構且是雜質、缺陷（例如，氧空位（V O等）少的金屬氧化物。尤其是，藉由在形成金屬氧化物後以金屬氧化物不被多晶化的溫度（例如，400℃以上且600℃以下）進行熱處理，可以使CAAC-OS具有結晶性更高的緻密結構。如此，藉由進一步提高CAAC-OS的密度，可以進一步降低該CAAC-OS中的雜質或氧的擴散。
另一方面，在CAAC-OS中不容易觀察明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。因此，包含CAAC-OS的金屬氧化物的物理性質穩定。因此，具有CAAC-OS的金屬氧化物具有耐熱性且可靠性良好。
在使用氧化物半導體的電晶體中，如果在氧化物半導體的形成通道的區域中存在雜質或氧空位，電特性則容易變動，有時降低可靠性。此外，氧空位附近的氫形成氫進入氧空位中的缺陷（下面有時稱為V OH）而可能會產生成為載子的電子。因此，當在氧化物半導體的形成通道的區域中包含氧空位時，電晶體會具有常開啟特性（即使不對閘極電極施加電壓也存在通道而在電晶體中電流流過的特性）。由此，在氧化物半導體的形成通道的區域中，較佳為儘量減少雜質、氧空位及V OH。換言之，較佳的是，氧化物半導體中的形成通道的區域的載子濃度降低且被i型化（本質化）或實質上被i型化。
相對於此，藉由在氧化物半導體附近設置包含藉由加熱脫離的氧（以下，有時稱為過量氧）的絕緣體而進行熱處理，可以從該絕緣體向氧化物半導體供應氧而減少氧空位及V OH。注意，在對源極區域或汲極區域供應過多的氧時，有可能引起電晶體200的通態電流下降或者場效移動率的下降。並且，在供應到源極區域或汲極區域的氧量在基板面內有不均勻時，包括電晶體的半導體裝置特性發生不均勻。
因此，較佳的是，在氧化物半導體中，被用作通道形成區域的區域230bc的載子濃度得到降低且被i型化或實質上被i型化。另一方面，較佳的是，被用作源極區域或汲極區域的區域230ba及區域230bb的載子濃度高且被n型化。換言之，較佳為減少氧化物半導體的區域230bc的氧空位及V OH且區域230ba及區域230bb不被供應過多的氧。
於是，本實施方式以在氧化物230b上設置導電體242a及導電體242b的狀態在含氧氛圍下進行微波處理來減少區域230bc的氧空位及V OH。
藉由在含氧氛圍下進行微波處理，可以使用微波或RF等高頻使氧氣體電漿化而使該氧電漿作用。此時，也可以將微波或RF等高頻照射到區域230bc。藉由電漿、微波等的作用，可以使區域230bc的V OH分開。可以將氫H從區域230bc去除而由氧填補氧空位V O。換言之，在區域230bc中發生“V OH→H+V O”的反應，可以降低區域230bc的氫濃度。由此，可以減少區域230bc中的氧空位及V OH而降低載子濃度。
此外，當在含氧氛圍下進行微波處理時，微波、RF等高頻、氧電漿等作用被導電體242a及導電體242b遮蔽並不涉及於區域230ba及區域230bb。再者，可以藉由覆蓋氧化物230b及導電體242的絕緣體271及絕緣體280降低氧電漿的作用。由此，在進行微波處理時在區域230ba及區域230bb中不發生V OH的減少以及過多的氧的供應，因此可以防止載子濃度的降低。
此外，較佳為在形成成為絕緣體252的絕緣膜之後或者在形成成為絕緣體250的絕緣膜之後以含氧氛圍進行微波處理。如此，藉由經由絕緣體252或絕緣體250以含氧氛圍進行微波處理，可以對區域230bc高效地注入氧。此外，藉由以與導電體242的側面及區域230bc的表面接觸的方式配置絕緣體252，可以抑制區域230bc被注入不必要的氧，因此可以抑制導電體242的側面的氧化。此外，可以抑制在形成成為絕緣體250的絕緣膜時導電體242的側面被氧化。
此外，作為注入到區域230bc中的氧，有氧原子、氧分子、氧自由基（也稱為O自由基，包含不成對電子的原子、分子或離子）等各種方式。注入到區域230bc中的氧可以為上述方式中的任一個或多個，尤其較佳為氧自由基。此外，由於可以提高絕緣體252及絕緣體250的膜質量，電晶體200的可靠性得到提高。
如上所述，可以在氧化物半導體的區域230bc中選擇性地去除氧空位及V OH而使區域230bc成為i型或實質上i型。並且，可以抑制對被用作源極區域或汲極區域的區域230ba及區域230bb供應過多的氧而保持n型。由此，可以抑制電晶體200的電特性變動而抑制在基板面內電晶體200的電特性不均勻。
此外，如圖11C所示，在從電晶體200的通道寬度的剖面看時，也可以在氧化物230b的側面與氧化物230b的頂面之間具有彎曲面。就是說，該側面的端部和該頂面的端部也可以彎曲（以下，也稱為圓形）。
上述彎曲面的曲率半徑較佳為大於0nm且小於與導電體242重疊的區域的氧化物230b的厚度或者小於不具有上述彎曲面的區域的一半長度。明確而言，上述彎曲面的曲率半徑大於0nm且為20nm以下，較佳為1nm以上且15nm以下，更佳為2nm以上且10nm以下。藉由採用上述形狀，可以提高絕緣體252、絕緣體250、絕緣體254及導電體260的氧化物230b的覆蓋性。
氧化物230較佳為具有化學組成互不相同的多個氧化物層的疊層結構。明確而言，用於氧化物230a的金屬氧化物中的相對於主要成分的金屬元素的元素M的原子個數比較佳為大於用於氧化物230b的金屬氧化物中的相對於主要成分的金屬元素的元素M的原子個數比。此外，用於氧化物230a的金屬氧化物中的In與元素M的原子個數比較佳為大於用於氧化物230b的金屬氧化物中的In與元素M的原子個數比。此外，用於氧化物230b的金屬氧化物中的In與元素M的原子個數比較佳為大於用於氧化物230a的金屬氧化物中的In與元素M的原子個數比。
此外，氧化物230b較佳為具有CAAC-OS等的結晶性的氧化物。CAAC-OS等的具有結晶性的氧化物具有雜質及缺陷（氧空位等）少的結晶性高且緻密的結構。因此，可以抑制源極電極或汲極電極從氧化物230b抽出氧。因此，即使進行熱處理也可以減少氧從氧化物230b被抽出，所以電晶體200對製程中的高溫度（所謂熱積存：thermal budget）也很穩定。
在此，在氧化物230a與氧化物230b的接合部中，導帶底平緩地變化。換言之，也可以將上述情況表達為氧化物230a與氧化物230b的接合部的導帶底連續地變化或者連續地接合。為此，較佳為降低形成在氧化物230a與氧化物230b的界面的混合層的缺陷態密度。
明確而言，藉由使氧化物230a與氧化物230b除了包含氧之外還包含共同元素作為主要成分，可以形成缺陷態密度低的混合層。例如，在氧化物230b為In-M-Zn氧化物的情況下，作為氧化物230a也可以使用In-M-Zn氧化物、M-Zn氧化物、元素M的氧化物、In-Zn氧化物、銦氧化物等。
明確而言，作為氧化物230a使用In：M：Zn=1：3：4[原子個數比]或其附近的組成或者In：M：Zn=1：1：0.5[原子個數比]或其附近的組成的金屬氧化物，即可。此外，作為氧化物230b，使用In：M：Zn=1：1：1[原子個數比]或其附近的組成、In：M：Zn=1：1：2[原子個數比]或其附近的組成或者In：M：Zn=4：2：3[原子個數比]或其附近的組成的金屬氧化物，即可。注意，附近的組成包括所希望的原子個數比的±30%的範圍。此外，作為元素M較佳為使用鎵。
在此，較佳為利用濺射法形成氧化物230a及氧化物230b。作為濺射氣體，使用氧或者氧和稀有氣體的混合氣體。藉由提高濺射氣體所包含的氧的比例，可以增加形成的氧化膜中的氧。注意，氧化物230a及氧化物230b的成膜不侷限於濺射法，也可以適當地使用CVD法、MBE法、PLD法、ALD法等。
此外，在藉由濺射法形成金屬氧化物時，上述原子個數比不侷限於所形成的金屬氧化物的原子個數比，而也可以是用於金屬氧化物的形成的濺射靶材的原子個數比。
氧化物230也可以使用ALD法而形成。在此，說明使用ALD法的氧化物230的成膜方法。因為已在上述實施方式中說明使用ALD法的成膜方法，所以在本實施方式中主要說明與上述實施方式不同的部分，關於與上述實施方式相同的部分可以參照上述實施方式的說明。
可以用於氧化物230的In-M-Zn氧化物易於具有層疊有包含銦（In）及氧的層（以下稱為In層）和包含元素M、鋅（Zn）以及氧的層（以下稱為（M，Zn）層）的層狀結晶結構。此外，夾在兩個In層間的（M，Zn）層數與In-M-Zn氧化物的組成相關。例如，在組成為In：M：Zn=1：1：m的情況下，夾在兩個In層間的（M，Zn）層數易於為（m+1）層。
作為使用ALD法的氧化物230的成膜方法的例子，參照圖7C說明In-M-Zn氧化物的成膜方法。圖7C示出使用前驅物411至前驅物413及氧化性氣體414進行成膜的成膜序列的一個例子。該成膜序列包括步驟S11至步驟S13。
作為前驅物411，可以使用包含銦的前驅物。作為前驅物412，可以使用包含元素M的前驅物。作為前驅物413，可以使用包含鋅的前驅物。作為前驅物411至前驅物413的每一個，既可使用由無機物構成的前驅物（有時稱為無機前驅物），又可使用由有機物構成的前驅物（有時稱為有機前驅物）。作為氧化性氣體414，可以使用適用於上述實施方式所示的氧化性氣體403的氣體。
首先，進行步驟S11。在步驟S11中，依次進行如下製程：引入前驅物411，使得包含銦的前驅物被吸附於被形成面的製程；停止引入前驅物411，吹掃處理室內的多餘的前驅物411的製程；引入氧化性氣體414，使得前驅物411氧化，由此形成In層的製程；以及停止引入氧化性氣體414，吹掃處理室內的多餘的氧化性氣體414的製程。
其次，進行步驟S12。在步驟S12中，依次進行如下製程：引入前驅物412，使得包含元素M的前驅物被吸附於In層表面的製程；停止引入前驅物413，吹掃處理室內的多餘的前驅物412的製程；引入氧化性氣體414，使得前驅物412氧化，由此形成M層的製程；以及停止引入氧化性氣體414，吹掃處理室內的多餘的氧化性氣體的製程。
其次，進行步驟S13。在步驟S13中，依次進行如下製程：引入前驅物413，使得包含鋅的前驅物被吸附於M層表面的製程；停止引入前驅物413，吹掃處理室內的多餘的前驅物413的工程；引入氧化性氣體414，使得前驅物413氧化，由此形成Zn層的製程；以及停止引入氧化性氣體414，吹掃處理室內的多餘的氧化性氣體414的製程。
以步驟S11至步驟S13為一次循環，藉由反復進行該循環，可以形成具有所希望的厚度的In-M-Zn氧化物。此外，有時在成膜時或在成膜後的加熱處理中元素M或Zn混入In層中。此外，有時In或Zn混入M層中。此外，有時In或Ga混入Zn層中。
此外，一次循環中進行步驟S11至步驟S13的次數不侷限於各一次。一次循環中進行步驟S11至步驟S13的次數較佳為以得到所希望的組成的In-M-Zn氧化物的方式分別設定。例如，在形成In：M：Zn=1：1：2[原子個數比]的In-M-Zn氧化物的情況下，較佳為以步驟S11、步驟S13、步驟S12、步驟S13為一次循環反復進行該循環。此外，例如，藉由反復進行由步驟S11及步驟S12構成的循環，可以形成In-Zn氧化物。此外，也可以在步驟S12的引入前驅物412的製程中還引入前驅物413，由此在步驟S12中形成（M，Zn）層。此外，也可以在步驟S11的引入前驅物411的製程中還引入前驅物412或前驅物413，由此在步驟S11中形成包含元素M或Zn的In層。藉由適當地組合這些步驟，可以形成所希望的氧化物230。
關於在使用ALD法形成膜時使用的製造設備可以參照上述實施方式的說明。藉由使用ALD法形成氧化物230及鐵電體層，可以共用製造設備。再者，在製造圖1B2所示的元件的情況下，藉由在形成氧化物230之後切換前驅物及氧化性氣體，可以在氧化物230上連續形成絕緣體130。因此，可以以不暴露於大氣的方式形成氧化物230及絕緣體130，由此可以使氧化物230與絕緣體130的界面附近保持清潔。
此外，在使用ALD法形成膜時使用的製造設備中的兩個以上可以被組裝在多處理室方式的成膜裝置中。此時，藉由使用不同的製造設備分別形成氧化物230和鐵電體層，可以不需切換前驅物及氧化性氣體而連續形成氧化物230及鐵電體層。
此外，如圖11C等所示，由於以與氧化物230的頂面及側面接觸的方式設置由氧化鋁等形成的絕緣體252，氧化物230所包含的銦有時分佈在氧化物230和絕緣體252的界面及其附近。因此，氧化物230的表面附近具有接近銦氧化物的原子個數比或者接近In-Zn氧化物的原子個數比。在如此氧化物230，尤其是氧化物230b的表面附近的銦的原子個數比較大時，可以提高電晶體200的場效移動率。
藉由使氧化物230a及氧化物230b具有上述結構，可以降低氧化物230a與氧化物230b的界面的缺陷態密度。因此，界面散射對載子傳導帶來的影響減少，從而電晶體200可以得到高通態電流及高頻特性。
絕緣體212、絕緣體214、絕緣體271、絕緣體275、絕緣體282、絕緣體283、絕緣體285中的至少一個較佳為被用作抑制水、氫等雜質從基板一側或電晶體200的上方擴散到電晶體200的阻擋絕緣膜。因此，絕緣體212、絕緣體214、絕緣體271、絕緣體275、絕緣體282、絕緣體283、絕緣體285中的至少一個較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子（N 2O、NO、NO 2等）、銅原子等雜質的擴散的功能（不容易使上述雜質透過）的絕緣材料。此外，較佳為使用具有抑制氧（例如，氧原子、氧分子等中的至少一個）的擴散的功能（不容易使上述氧透過）的絕緣材料。
此外，在本說明書中，阻擋絕緣膜是指具有阻擋性的絕緣膜。在本說明書中，阻擋性是指抑制所對應的物質的擴散的功能（也可以說透過性低）。或者，是指俘獲並固定所對應的物質（也稱為吸雜）的功能。
作為絕緣體212、絕緣體214、絕緣體271、絕緣體275、絕緣體282、絕緣體283及絕緣體285，較佳為使用具有抑制水、氫等雜質及氧的擴散的功能的絕緣體，例如可以使用氧化鋁、氧化鎂、氧化鉿、氧化鎵、銦鎵鋅氧化物、氮化矽或氮氧化矽等。例如，作為絕緣體212、絕緣體275及絕緣體283，較佳為使用氫阻擋性更高的氮化矽等。此外，例如，作為絕緣體214、絕緣體271、絕緣體282及絕緣體285，較佳為使用俘獲並固定氫的性能高的氧化鋁或氧化鎂等。由此，可以抑制水、氫等雜質經過絕緣體212及絕緣體214從基板一側擴散到電晶體200一側。或者，可以抑制水、氫等雜質從配置在絕緣體285的外方的層間絕緣膜等擴散到電晶體200一側。或者，可以抑制包含在絕緣體224等中的氧經過絕緣體212及絕緣體214擴散到基板一側。或者，可以抑制含在絕緣體280等中的氧經過絕緣體282等向電晶體200的上方擴散。如此，較佳為採用由具有抑制水、氫等雜質及氧的擴散的功能的絕緣體212、絕緣體214、絕緣體271、絕緣體275、絕緣體282、絕緣體283及絕緣體285圍繞電晶體200的結構。
在此，作為絕緣體212、絕緣體214、絕緣體271、絕緣體275、絕緣體282、絕緣體283及絕緣體285，較佳為使用具有非晶結構的氧化物。例如，較佳為使用AlO x（x是大於0的任意數）或MgO y（y是大於0的任意數）等金屬氧化物。上述具有非晶結構的金屬氧化物有時具有如下性質：氧原子具有懸空鍵而由該懸空鍵俘獲或固定氫。藉由將上述具有非晶結構的金屬氧化物作為電晶體200的組件使用或者設置在電晶體200的周圍，可以俘獲或固定含在電晶體200中的氫或存在於電晶體200的周圍的氫。尤其是，較佳為俘獲或固定含在電晶體200中的通道形成區域的氫。藉由將具有非晶結構的金屬氧化物作為電晶體200的組件使用或者設置在電晶體200的周圍，可以製造具有良好特性的可靠性高的電晶體200及半導體裝置。
此外，絕緣體212、絕緣體214、絕緣體271、絕緣體275、絕緣體282、絕緣體283及絕緣體285較佳為具有非晶結構，但是也可以在其一部分形成多晶結構的區域。此外，絕緣體212、絕緣體214、絕緣體271、絕緣體275、絕緣體282、絕緣體283及絕緣體285也可以具有層疊有非晶結構的層與多晶結構的層的多層結構。例如，也可以具有在非晶結構的層上層疊有多晶結構的層的疊層結構。
絕緣體212、絕緣體214、絕緣體271、絕緣體275、絕緣體282、絕緣體283及絕緣體285的成膜例如可以利用濺射法。濺射法不需要作為沉積氣體使用包含氫的分子，所以可以降低絕緣體212、絕緣體214、絕緣體271、絕緣體275、絕緣體282、絕緣體283及絕緣體285的氫濃度。作為成膜方法，除了濺射法以外還可以適當地使用化學氣相沉積（CVD）法、分子束磊晶（MBE）法、脈衝雷射沉積（PLD）法、原子層沉積法（ALD）法等。
此外，有時較佳為降低絕緣體212、絕緣體275及絕緣體283的電阻率。例如，藉由使絕緣體212、絕緣體275及絕緣體283的電阻率約為1×10 13Ωcm，在半導體裝置製程的利用電漿等的處理中，有時絕緣體212、絕緣體275及絕緣體283可以緩和導電體205、導電體242、導電體260或導電體110的電荷積聚。絕緣體212、絕緣體275及絕緣體283的電阻率為1×10 10Ωcm以上且1×10 15Ωcm以下。
此外，絕緣體216、絕緣體274、絕緣體280及絕緣體285的介電常數較佳為比絕緣體214低。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體216、絕緣體274、絕緣體280及絕緣體285，適當地使用氧化矽、氧氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽等。
導電體205以與氧化物230及導電體260重疊的方式配置。在此，導電體205較佳為以嵌入絕緣體216的開口中的方式設置。此外，導電體205的一部分有時嵌入絕緣體214中。
導電體205包括導電體205a及導電體205b。導電體205a以與該開口的底面及側壁接觸的方式設置。導電體205b以嵌入形成在導電體205a的凹部中的方式設置。在此，導電體205b的頂面與導電體205a的頂面的高度及絕緣體216的頂面的高度大致一致。
在此，作為導電體205a較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子（N 2O、NO、NO 2等）、銅原子等雜質的擴散的功能的導電材料。此外，較佳為使用具有抑制氧（例如，氧原子、氧分子等中的至少一個）的擴散的功能的導電材料。
藉由作為導電體205a使用具有抑制氫的擴散的功能的導電材料，可以防止含在導電體205b中的氫等雜質藉由絕緣體224等擴散到氧化物230。此外，藉由作為導電體205a使用具有抑制氧的擴散的功能的導電材料，可以抑制導電體205b被氧化而導電率下降。作為具有抑制氧擴散的功能的導電材料，例如可以使用鈦、氮化鈦、鉭、氮化鉭、釕、氧化釕等。因此，作為導電體205a使用單層或疊層的上述導電材料即可。例如，作為導電體205a使用氮化鈦即可。
此外，導電體205b較佳為使用以鎢、銅或鋁為主要成分的導電材料。例如，導電體205b可以使用鎢。
導電體205有時被用作第二閘極電極。在此情況下，藉由獨立地改變供應到導電體205的電位而不使其與供應到導電體260的電位聯動，可以控制電晶體200的臨界電壓（Vth）。尤其是，藉由對導電體205施加負電位，可以增大電晶體200的Vth而減少關態電流。由此，與不對導電體205施加負電位的情況相比，在對導電體205施加負電位的情況下，可以減少對導電體260施加的電位為0V時的汲極電流。
此外，導電體205的電阻率根據上述施加到導電體205的電位設計，導電體205的厚度根據該電阻率設定。此外，絕緣體216的厚度與導電體205大致相同。在此，較佳為在導電體205的設計允許的範圍內減少導電體205及絕緣體216的厚度。藉由減少絕緣體216的厚度，可以降低含在絕緣體216中的氫等雜質的絕對量，所以可以抑制該雜質擴散到氧化物230。
此外，如圖11A所示，導電體205較佳為比氧化物230中不與導電體242a及導電體242b重疊的區域大。尤其是，如圖11C所示，導電體205較佳為延伸到氧化物230a及氧化物230b的通道寬度方向的端部的外側的區域。就是說，較佳為在氧化物230的通道寬度方向的側面的外側，導電體205和導電體260隔著絕緣體重疊。藉由具有上述結構，可以由被用作第一閘極電極的導電體260的電場和被用作第二閘極電極的導電體205的電場電圍繞氧化物230的通道形成區域。在本說明書中，將由第一閘極及第二閘極的電場電圍繞通道形成區域的電晶體結構稱為surrounded channel（S-channel）結構。
在本說明書等中，S-channel結構的電晶體是指由一對閘極電極中的一方及另一方的電場電圍繞通道形成區域的電晶體的結構。此外，本說明書等中公開的S-channel結構與Fin型結構及平面型結構不同。藉由採用S-channel結構，可以實現對短通道效應的耐性得到提高的電晶體，換言之，可以實現不容易發生短通道效應的電晶體。
此外，如圖11C所示，將導電體205延伸來用作佈線。但是，本發明不侷限於此，也可以在導電體205下設置被用作佈線的導電體。此外，不一定需要在每一個電晶體中設置一個導電體205。例如，在多個電晶體中可以共同使用導電體205。
注意，示出在電晶體200中作為導電體205層疊有導電體205a及導電體205b的結構，但是本發明不侷限於此。例如，導電體205可以具有單層結構，也可以具有三層以上的疊層結構。
絕緣體222及絕緣體224被用作閘極絕緣體。
絕緣體222較佳為具有抑制氫（例如，氫原子、氫分子等中的至少一個）的擴散的功能。此外，絕緣體222較佳為具有抑制氧（例如，氧原子、氧分子等中的至少一個）的擴散的功能。例如，與絕緣體224相比，絕緣體222較佳為具有抑制氫和氧中的一者或兩者的擴散的功能。
絕緣體222較佳為使用作為絕緣材料的包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為該絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物（鋁酸鉿）等。或者，較佳為使用包含鉿及鋯的氧化物，例如使用鉿鋯氧化物。當使用這種材料形成絕緣體222時，絕緣體222被用作抑制氧從氧化物230釋放到基板一側及氫等雜質從電晶體200的周圍部擴散到氧化物230的層。因此，藉由設置絕緣體222，可以抑制氫等雜質擴散到電晶體200的內側，而可以抑制在氧化物230中生成氧空位。此外，可以抑制導電體205與絕緣體224及氧化物230所包含的氧起反應。
或者，例如也可以對上述絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔或氧化鋯。或者，也可以對上述絕緣體進行氮化處理。此外，作為絕緣體222還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽而使用。
此外，作為絕緣體222，例如也可以以單層或疊層使用包含氧化鋁、氧化鉿、氧化鉭、氧化鋯、鉿鋯氧化物等所謂的high-k材料的絕緣體。當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時降低電晶體工作時的閘極電位。此外，作為絕緣體222有時可以使用鋯鈦酸鉛（PZT）、鈦酸鍶（SrTiO 3）、（Ba,Sr）TiO 3（BST）等介電常數高的物質。
作為與氧化物230接觸的絕緣體224，例如適當地使用氧化矽、氧氮化矽等即可。
此外，在電晶體200的製程中，熱處理較佳為在氧化物230的表面露出的狀態下進行。該熱處理例如較佳為以100℃以上且600℃以下，更佳為以350℃以上且550℃以下進行。熱處理在氮氣體或惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。例如，熱處理較佳為在氧氛圍下進行。由此，對氧化物230供應氧，從而可以減少氧空位（V O）。熱處理也可以在減壓狀態下進行。此外，也可以在氮氣體或惰性氣體的氛圍下進行熱處理，然後為了填補脫離的氧而在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行熱處理。此外，也可以在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行熱處理，然後連續地在氮氣體或惰性氣體的氛圍下進行熱處理。
藉由對氧化物230進行加氧化處理，可以由所供應的氧填補氧化物230中的氧空位，換言之可以促進“V O+O→null”的反應。再者，氧化物230中殘留的氫與被供給的氧發生反應而可以將氫以H 2O的形態去除（脫水化）。由此，可以抑制殘留在氧化物230中的氫與氧空位再結合而形成V OH。
此外，絕緣體222及絕緣體224也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料構成的疊層結構。此外，絕緣體224也可以形成為島狀且與氧化物230a重疊。在此情況下，絕緣體275與絕緣體224的側面及絕緣體222的頂面接觸。
導電體242a及導電體242b與氧化物230b的頂面接觸。導電體242a及導電體242b分別被用作電晶體200的源極電極或汲極電極。
作為導電體242（導電體242a及導電體242b）例如較佳為使用包含鉭的氮化物、包含鈦的氮化物、包含鉬的氮化物、包含鎢的氮化物、包含鉭及鋁的氮化物、包含鈦及鋁的氮化物等。在本發明的一個實施方式中，尤其較佳為採用包含鉭的氮化物。此外，例如也可以使用氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。這些材料是不容易氧化的導電材料或者即使吸收氧也維持導電性的材料，所以是較佳的。
注意，有時包含在氧化物230b等中的氫擴散到導電體242a或導電體242b。尤其是，藉由作為導電體242a及導電體242b使用包含鉭的氮化物，有時包含在氧化物230b等中的氫容易擴散到導電體242a或導電體242b，該擴散的氫與導電體242a或導電體242b所包含的氮鍵合。也就是說，有時包含在氧化物230b等中的氫被導電體242a或導電體242b吸收。
此外，較佳為在導電體242的側面與導電體242的頂面之間不形成彎曲面。藉由使導電體242不具有該彎曲面，如圖11D所示，可以增大通道寬度方向的剖面上的導電體242的剖面積。由此，增大導電體242的導電率，從而可以增大電晶體200的通態電流。
絕緣體271a與導電體242a的頂面接觸，絕緣體271b與導電體242b的頂面接觸。絕緣體271較佳為被用作至少對氧具有阻擋性的絕緣膜。因此，絕緣體271較佳為具有抑制氧擴散的功能。例如，與絕緣體280相比，絕緣體271較佳為具有進一步抑制氧擴散的功能。絕緣體271例如可以使用如氧化鋁或氧化鎂等絕緣體。
絕緣體275以覆蓋絕緣體224、氧化物230a、氧化物230b、導電體242及絕緣體271的方式設置。絕緣體275較佳為具有俘獲並固定氫的功能。在此情況下，絕緣體275較佳為包括氮化矽或具有非晶結構的金屬氧化物，例如，氧化鋁或氧化鎂等絕緣體。此外，例如，作為絕緣體275也可以使用氧化鋁與該氧化鋁上的氮化矽的疊層膜。
藉由設置上述絕緣體271及絕緣體275，可以由具有對氧具有阻擋性的絕緣體包圍導電體242。換言之，可以抑制包含在絕緣體224及絕緣體280中的氧擴散到導電體242中。由此，可以抑制包含在絕緣體224及絕緣體280中的氧而導致導電體242直接被氧化使得電阻率增大而通態電流減少。
絕緣體252被用作閘極絕緣體的一部分。作為絕緣體252較佳為使用氧阻擋絕緣膜。作為絕緣體252使用上述可用於絕緣體282的絕緣體即可。作為絕緣體252較佳為使用包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為該絕緣體，可以使用包含氧化鋁、氧化鉿、包含鋁及鉿的氧化物（鋁酸鉿）、包含鉿及矽的氧化物（矽酸鉿）等。在本實施方式中，作為絕緣體252，使用氧化鋁。此時，絕緣體252是至少包含氧及鋁的絕緣體。
如圖11C所示，絕緣體252以與氧化物230b的頂面及側面、氧化物230a的側面、絕緣體224的側面及絕緣體222的頂面接觸的方式設置。就是說，在通道寬度方向的剖面中氧化物230a、氧化物230b及絕緣體224的與導電體260重疊的區域被絕緣體252覆蓋。因此，可以利用具有氧阻擋性的絕緣體252防止在進行熱處理等時氧化物230a及氧化物230b中的氧脫離。因此，可以減少在氧化物230a及氧化物230b中形成氧空位（V O）。由此，可以減少形成在區域230bc中的氧空位（V O）及V OH。因此，可以提高電晶體200的電特性及可靠性。
此外，反之，即使絕緣體280及絕緣體250等包含過多的氧，也可以抑制該氧過度供應到氧化物230a及氧化物230b。因此，可以抑制區域230ba及區域230bb藉由區域230bc被過度氧化而導致電晶體200的通態電流的下降或場效移動率的下降。
此外，如圖11B所示，絕緣體252以與導電體242、絕緣體271、絕緣體275及絕緣體280各自的側面接觸的方式設置。因此，可以減少導電體242的側面被氧化而氧化膜形成在該側面。因此，可以抑制導致電晶體200的通態電流的下降或場效移動率的下降。
此外，絕緣體252需要與絕緣體254、絕緣體250、導電體260一起設置在形成於絕緣體280等中的開口中。為了實現電晶體200的微型化，絕緣體252的厚度較佳為小。絕緣體252的厚度為0.1nm以上且5.0nm以下，較佳為0.5nm以上且3.0nm以下，更佳為1.0nm以上且3.0nm以下。此時，絕緣體252的至少一部分是具有上述厚度的區域即可。此外，絕緣體252的厚度較佳為比絕緣體250的厚度小。此時，絕緣體252的至少一部分是厚度比絕緣體250小的區域即可。
為了如上所述地將絕緣體252形成得薄，較佳為利用ALD法形成絕緣體252。ALD法有只利用熱能使前驅物及反應物起反應的熱ALD（Thermal ALD）法、使用收到電漿激發的反應物的PEALD（Plasma Enhanced ALD）法等。在PEALD法中，藉由利用電漿可以在更低溫下進行形成，所以有時是較佳的。
此外，ALD法可以利用作為原子的性質的自調整性來沉積每一層的原子，從而發揮能夠形成極薄的膜、能夠對縱橫比高的結構形成膜、能夠以針孔等的缺陷少的方式形成膜、能夠形成覆蓋性優良的膜及能夠在低溫下形成膜等的效果。因此，可以在形成於絕緣體280等中的開口的側面等以上述較小的厚度且高覆蓋性形成絕緣體252。
ALD法中使用的前驅物有時包含碳等。因此，利用ALD法形成的膜有時與利用其他的成膜方法形成的膜相比包含更多的碳等雜質。此外，雜質的定量可以利用二次離子質譜分析（SIMS）、X射線光電子能譜（XPS）或俄歇電子能譜（AES）測量。
絕緣體250被用作閘極絕緣體的一部分。絕緣體250較佳為以與絕緣體252的頂面接觸的方式配置。絕緣體250可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽等。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。此時，絕緣體250是至少包含氧及矽的絕緣體。
與絕緣體224同樣，較佳為絕緣體250中的水、氫等雜質的濃度得到降低。絕緣體250的厚度較佳為1nm以上且20nm以下，更佳為0.5nm以上且15.0nm以下。此時，絕緣體250的至少一部分是具有上述厚度的區域即可。
在圖11A至圖11D等中，示出絕緣體250具有單層的結構，但是本發明不侷限於此，也可以採用兩層以上的疊層結構。例如，如圖12B所示，絕緣體250也可以具有絕緣體250a與絕緣體250a上的絕緣體250b這兩層的疊層結構。
如圖12B所示，在使絕緣體250具有兩層疊層結構的情況下，較佳的是，下層的絕緣體250a使用容易使氧透過的絕緣體形成，而上層的絕緣體250b使用具有抑制氧的擴散的功能的絕緣體形成。藉由採用這種結構，可以抑制包含在絕緣體250a中的氧擴散到導電體260。換言之，可以抑制對氧化物230供應的氧量的減少。此外，可以抑制因包含在絕緣體250a中的氧導致的導電體260的氧化。例如，絕緣體250a使用上述的能夠用於絕緣體250的材料，絕緣體250b使用包含鋁和鉿中的一者或兩者的氧化物的絕緣體，即可。作為該絕緣體，可以使用包含氧化鋁、氧化鉿、包含鋁及鉿的氧化物（鋁酸鉿）、包含鉿及矽的氧化物（矽酸鉿）等。在本實施方式中，作為絕緣體250b，使用氧化鉿。此時，絕緣體250b是至少包含氧及鉿的絕緣體。此外，絕緣體250b的厚度為0.5nm以上且5.0nm以下，較佳為1.0nm以上且5.0nm以下，更佳為1.0nm以上且3.0nm以下。此時，絕緣體250b的至少一部分是具有上述厚度的區域即可。
注意，當絕緣體250a使用氧化矽、氧氮化矽等時，絕緣體250b也可以使用相對介電常數高的high-k材料的絕緣材料形成。藉由作為閘極絕緣體採用絕緣體250a及絕緣體250b的疊層結構，可以形成具有熱穩定性且相對介電常數高的疊層結構。因此，可以在保持閘極絕緣體的物理厚度的同時降低在電晶體工作時施加的閘極電位。此外，可以減少被用作閘極絕緣體的絕緣體的等效氧化物厚度（EOT）。因此，可以提高絕緣體250的絕緣耐壓。
絕緣體254被用作閘極絕緣體的一部分。作為絕緣體254較佳為使用氫阻擋絕緣膜。由此，可以防止包含在導電體260中的氫等雜質擴散到絕緣體250及氧化物230b。作為絕緣體254使用上述可用於絕緣體283的絕緣體即可。例如，作為絕緣體254使用利用PEALD法形成的氮化矽即可。此時，絕緣體254是至少包含氮、矽的絕緣體。
此外，絕緣體254也可以還具有氧阻擋性。由此，可以抑制包含在絕緣體250中的氧擴散到導電體260。
此外，絕緣體254需要與絕緣體252、絕緣體250、導電體260一起設置在形成於絕緣體280等中的開口中。為了實現電晶體200的微型化，絕緣體254的厚度較佳為小。絕緣體254的厚度為0.1nm以上且5.0nm以下，較佳為0.5nm以上且3.0nm以下，更佳為1.0nm以上且3.0nm以下。此時，絕緣體254的至少一部分是具有上述厚度的區域即可。此外，絕緣體254的厚度較佳為比絕緣體250的厚度小。此時，絕緣體254的至少一部分是厚度比絕緣體250小的區域即可。
導電體260被用作電晶體200的第一閘極電極。導電體260較佳為包括導電體260a以及配置在導電體260a上的導電體260b。例如，較佳為以包圍導電體260b的底面及側面的方式配置導電體260a。此外，如圖11B及圖11C所示，導電體260的頂面與絕緣體250的頂面大致對齊。雖然在圖11B及圖11C中導電體260具有導電體260a和導電體260b的兩層結構，但是也可以具有單層結構或三層以上的疊層結構。
作為導電體260a較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子、銅原子等雜質的擴散的功能的導電材料。此外，較佳為使用具有抑制氧（例如，氧原子、氧分子等中的至少一個）的擴散的功能的導電材料。
此外，當導電體260a具有抑制氧的擴散的功能時，可以抑制絕緣體250所包含的氧使導電體260b氧化而導致導電率的下降。作為具有抑制氧擴散的功能的導電材料，例如可以使用鈦、氮化鈦、鉭、氮化鉭、釕、氧化釕等。
此外，由於導電體260還被用作佈線，所以較佳為使用導電性高的導電體。例如，導電體260b可以使用鎢、銅或鋁為主要成分的導電材料。此外，導電體260b可以具有疊層結構，例如可以具有鈦或氮化鈦與上述導電材料的疊層結構。
此外，在電晶體200中，以填埋形成於絕緣體280等的開口的方式自對準地形成導電體260。藉由如此形成導電體260，可以在導電體242a和導電體242b之間的區域中無需對準並確實地配置導電體260。
此外，如圖11C所示，在電晶體200的通道寬度方向上，以絕緣體222的底面為基準，導電體260的導電體260不與氧化物230b重疊的區域的底面的高度較佳為比氧化物230b的底面的高度低。藉由採用被用作閘極電極的導電體260隔著絕緣體250等覆蓋氧化物230b的通道形成區域的側面及頂面的結構，容易使導電體260的電場作用於氧化物230b的通道形成區域整體。由此，可以提高電晶體200的通態電流及頻率特性。以絕緣體222的底面為基準時的氧化物230a及氧化物230b不與導電體260重疊的區域的導電體260的底面的高度與氧化物230b的底面的高度之差為0nm以上且100nm以下，較佳為3nm以上且50nm以下，更佳為5nm以上且20nm以下。
絕緣體280設置在絕緣體275上，在將設置絕緣體250及導電體260的區域中形成開口。此外，絕緣體280的頂面也可以被平坦化。
較佳的是，被用作層間膜的絕緣體280的介電常數低。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。絕緣體280例如較佳為使用與絕緣體216同樣的材料形成。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。特別是，因為氧化矽、氧氮化矽、具有空孔的氧化矽等材料容易形成包含藉由加熱脫離的氧的區域，所以是較佳的。
絕緣體280較佳為包含過量氧區域或過量氧。此外，絕緣體280中的水、氫等雜質濃度較佳為得到降低。例如，作為絕緣體280適當地使用氧化矽、氧氮化矽等，即可。藉由以與氧化物230接觸的方式設置上述包含過量氧的絕緣體，可以減少氧化物230中的氧空位，從而可以提高電晶體200的可靠性。藉由在含氧氛圍下使用濺射法形成成為絕緣體280的絕緣膜，可以形成包含過量氧的絕緣體280。藉由使用不需要氫作為沉積氣體的濺射法，可以降低絕緣體280中的氫濃度。此外，藉由在包含氧的氛圍使用濺射法形成與絕緣體280的頂面接觸的絕緣體282，可以對絕緣體280添加氧。在絕緣體282形成時對絕緣體280添加氧的情況下，絕緣體280的成膜不侷限於濺射法，也可以適當地使用CVD法、MBE法、PLD法、ALD法等。此外，例如，絕緣體280也可以具有藉由濺射法形成的氧化矽和層疊在其上的藉由CVD法形成的氧氮化矽的疊層結構。此外，還可以在其上層疊氮化矽。
絕緣體282較佳為被用作抑制水、氫等雜質從上方向絕緣體280擴散的阻擋絕緣膜且具有俘獲氫等雜質的功能。此外，絕緣體282較佳為被用作抑制氧透過的阻擋絕緣膜。作為絕緣體282，使用具有非晶結構的金屬氧化物，例如氧化鋁等絕緣體即可。此時的絕緣體282是至少包含氧及鋁的絕緣體。藉由在夾在絕緣體212與絕緣體283的區域內設置與絕緣體280接觸且具有俘獲氫等雜質的功能的絕緣體282，可以俘獲包含在絕緣體280等中的氫等雜質而將該區域內的氫量為一定的值。尤其是，絕緣體282較佳為使用具有非晶結構的氧化鋁，因為有時能夠更有效地俘獲或固定氫。由此，可以製造特性良好且可靠性高的電晶體200及半導體裝置。
絕緣體282較佳為使用濺射法形成。藉由使用濺射法形成絕緣體282，可以將氧添加到絕緣體280。注意，絕緣體282的成膜不侷限於濺射法，也可以適當地使用CVD法、MBE法、PLD法、ALD法等。
絕緣體283可以被用作抑制水、氫等雜質從上方擴散到絕緣體280的阻擋絕緣膜。絕緣體283配置在絕緣體282上。作為絕緣體283，較佳為使用氮化矽或氮氧化矽等包含矽的氮化物。例如，作為絕緣體283使用藉由濺射法形成的氮化矽。藉由使用濺射法形成絕緣體283，可以形成密度高的氮化矽膜。此外，作為絕緣體283，也可以在藉由濺射法形成的氮化矽上還層疊藉由PEALD法或CVD法形成的氮化矽。
[電容器100] 電容器100配置在形成於絕緣體271、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口中，並包括與導電體242b的頂面接觸的導電體110、導電體110及絕緣體283上的絕緣體130以及絕緣體130上的導電體120。導電體120具有絕緣體130上的導電體120a和導電體120a上的導電體120b的疊層結構。在此，在形成於絕緣體271、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口中配置導電體110、絕緣體130及導電體120的至少一部分。
導電體110被用作電容器100的下電極，導電體120被用作電容器100的上電極，絕緣體130被用作電容器100的介電質。電容器100具有在絕緣體271、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285的開口中不僅在底面上而且在側面上上電極與下電極隔著介電質對置的結構，因此可以增加每單位面積的靜電電容。所以，該開口的深度越深，電容器100的靜電電容可以越大。如此，藉由增加電容器100的每單位面積的靜電電容，可以推進半導體裝置的微型化或高積體化。
此外，形成於絕緣體271、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口的俯視時的形狀可以為四角形、四角形以外的多角形狀、其角部呈弧形的多角形狀或橢圓等圓形形狀。在此，在俯視時較佳為該開口與電晶體200重疊的面積大。例如，如圖11A所示，較佳為以在俯視時電容器100在導電體242b的範圍內的方式設置電容器100。此時，導電體110的通道寬度方向的長度比導電體242b的通道寬度方向的長度小。藉由採用這種結構，可以縮減包括電容器100及電晶體200的半導體裝置的佔有面積。但是，不侷限於此，也可以採用導電體110的通道寬度方向的長度比導電體242b的通道寬度方向的長度大的結構。
導電體110沿著形成於絕緣體271、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口而配置。在此，該開口的側面和底面較佳為在曲面接合。藉由採用該結構，可以在該開口中以高覆蓋性形成導電體110。
導電體110的頂面的一部分的高度較佳為與絕緣體285的頂面的高度大致一致。此外，導電體110的底面與導電體242b的頂面接觸。導電體110較佳為使用ALD法或CVD法等形成，使用上述實施方式所示的導電體即可。例如，作為導電體110可以使用利用熱ALD法形成的氮化鈦。
絕緣體130以覆蓋導電體110、絕緣體245及絕緣體285的一部分的方式配置。在此，在絕緣體285中，有時與絕緣體130重疊的區域的頂面的高度比不與絕緣體130重疊的區域的頂面高。絕緣體130較佳為利用ALD法或CVD法等形成。絕緣體130較佳為使用可具有鐵電性的材料。
作為可具有鐵電性的材料，可以舉出氧化鉿、氧化鋯、HfZrO x（x為大於0的實數）、對氧化鉿添加元素J1（這裡的元素J1為鋯（Zr）、矽（Si）、鋁（Al）、釓（Gd）、釔（Y）、鑭（La）、鍶（Sr）等）的材料、對氧化鋯添加元素J2（這裡的元素J2為鉿（Hf）、矽（Si）、鋁（Al）、釓（Gd）、釔（Y）、鑭（La）、鍶（Sr）等）的材料等。此外，作為可具有鐵電性的材料，也可以使用PbTiO x、鈦酸鋇鍶（BST）、鈦酸鍶、鋯鈦酸鉛（PZT）、鉭酸鍶鉍（SBT）、鐵酸鉍（BFO）、鈦酸鋇等具有鈣鈦礦結構的壓電陶瓷。此外，作為可具有鐵電性的材料，例如可以使用由從上述舉出的材料中選擇的多個材料而成的混合物或化合物。此外，絕緣體130可以具有由從上述舉出的材料中選擇的多個材料而成的疊層結構。此外，對氧化鉿、氧化鋯、HfZrO x及氧化鉿添加元素J1的材料等的結晶結構（特性）有可能不僅由於成膜條件而且由於各種製程等而變化，所以在本說明書等中呈現鐵電性的材料不僅被稱為鐵電體而且被稱為可具有鐵電性的材料。
尤其是，可具有鐵電性的材料較佳為包含氧化鉿的材料或者包含氧化鉿及氧化鋯的材料，因為該材料即使被加工為幾nm的薄膜也可具有鐵電性。在此，絕緣體130的厚度可以為100nm以下，較佳為50nm以下，更佳為20nm以下，進一步較佳為10nm以下。藉由實現可以使其薄膜化的鐵電層，可以將電容器100與微型化了的電晶體200組合而形成半導體裝置。注意，在本說明書等中，有時將被加工為層狀的可具有鐵電性的材料稱為鐵電層或金屬氧化物膜。
可具有鐵電性的材料是絕緣體，具有從外部施加電場而內部發生極化且即使將該電場變為0也依然有極化的性質。因此，可以使用將該材料用作介電質的電容器（以下也稱為鐵電電容器）形成非揮發性記憶元件。使用鐵電電容器的非揮發性記憶元件有時被稱為FeRAM（Ferroelectric Random Access Memory：鐵電隨機存取記憶體）、鐵電記憶體等。例如，鐵電記憶體可以具有包括電晶體及鐵電電容器且電晶體的源極和汲極中的一個與鐵電電容器的一個端子電連接的結構。因此，本實施方式所示的包括電容器100及電晶體200的半導體裝置可以被用作鐵電記憶體。
此外，絕緣體130有時可以具有上述可具有鐵電性的材料和絕緣耐應力高的材料的疊層結構。作為介電強度高的材料，有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。藉由層疊地使用這樣的絕緣耐應力高的絕緣體，絕緣耐應力提高而有時可以抑制電容器100的洩漏電流。
導電體120以填埋形成於絕緣體271、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口的方式配置。在此，導電體120較佳為具有隔著絕緣體130與絕緣體285重疊的區域。藉由採用這樣的結構，可以使導電體120與導電體110隔著絕緣體130絕緣。此外，也可以將導電體120中的絕緣體283之上的部分引導而形成為佈線狀。
如圖11B所示，導電體120較佳為包括導電體120a及導電體120a上的導電體120b。此時，作為導電體120a在絕緣體130上設置覆蓋性優異的厚度薄的導電膜即可。此外，導電體120b以嵌入導電體120a上的開口的方式配置即可。導電體120a較佳為使用ALD法或CVD法等形成，使用上述實施方式所示的導電體即可。例如，作為導電體120a可以使用利用ALD法形成的氮化鈦。導電體120b較佳為使用ALD法、CVD法或濺射法等形成，使用上述實施方式所示的導電體即可。作為導電體120b，可以使用利用濺射法形成的鎢。注意，導電體120不侷限於兩層結構，也可以具有單層結構或三層以上的疊層結構。
可以以與導電體120的頂面接觸的方式配置被用作佈線的導電體。該導電體較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，該導電體可以具有疊層結構，例如，可以具有鈦、氮化鈦與上述導電材料的疊層結構。此外，該導電體也可以以嵌入形成於絕緣體的開口中的方式形成。
此外，絕緣體245較佳為以與形成於絕緣體271、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口的側面接觸的方式配置。導電體110以與絕緣體245的內側的側面接觸的方式配置，絕緣體130以與導電體110的內側的側面接觸的方式配置，導電體120以與絕緣體130的內側的側面接觸的方式配置。
作為絕緣體245，使用可用於絕緣體275等的阻擋絕緣膜即可。作為絕緣體245，例如可以使用氮化矽、氧化鋁、氮氧化矽等絕緣體。因為絕緣體245與絕緣體283、絕緣體282、絕緣體275及絕緣體271接觸地設置，所以可以抑制包含在絕緣體280或絕緣體285等中的水、氫等雜質經過導電體110混入氧化物230。尤其是，氮化矽的氫阻擋性高，所以是較佳的。此外，可以防止絕緣體280所包含的氧被導電體110吸收。
在絕緣體245具有如圖11B所示那樣的疊層結構時，作為與絕緣體280等的開口的內壁接觸的第一絕緣體以及其內側的第二絕緣體較佳為組合使用氧阻擋絕緣膜和氫阻擋絕緣膜。例如，作為第一絕緣體使用利用ALD法形成的氧化鋁且作為第二絕緣體使用利用PEALD法形成的氮化矽即可。藉由採用這樣的結構，可以抑制導電體110的氧化，並且可以抑制氫進入導電體110中。
注意，絕緣體245具有層疊有第一絕緣體及第二絕緣體的結構，但本發明不侷限於此。例如，絕緣體245可以具有單層結構，也可以具有三層以上的疊層結構。
＜半導體裝置的構成材料＞ 以下，說明可用於半導體裝置的構成材料。
＜＜基板＞＞ 作為形成電晶體200的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板（釔安定氧化鋯基板等）、樹脂基板等。此外，作為半導體基板，例如可以舉出以矽或鍺等為材料的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵構成的化合物半導體基板等。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如為SOI（Silicon On Insulator；絕緣層上覆矽）基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。此外，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻器、切換元件、發光元件、記憶元件等。
＜＜絕緣體＞＞ 作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物、金屬氮氧化物等。
例如，當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時實現電晶體工作時的低電壓化。另一方面，藉由將相對介電常數較低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。
作為相對介電常數較高的絕緣體，可以舉出氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。
作為相對介電常數較低的絕緣體，可以舉出氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。
此外，藉由使用具有抑制氫等雜質及氧的透過的功能的絕緣體圍繞使用金屬氧化物的電晶體，可以使電晶體的電特性穩定。作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。明確而言，作為具有抑制氫等雜質及氧的透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等金屬氧化物、氮化鋁、氮氧化矽、氮化矽等金屬氮化物。
此外，被用作閘極絕緣體的絕緣體較佳為具有包含藉由加熱脫離的氧的區域的絕緣體。例如，藉由採用具有包含藉由加熱脫離的氧的區域的氧化矽或者氧氮化矽接觸於氧化物230的結構，可以填補氧化物230所包含的氧空位。
＜＜導電體＞＞ 作為導電體，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。例如，較佳為使用氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。此外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
此外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將氧化物用於電晶體的通道形成區域的情況下，作為被用作閘極電極的導電體較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。
尤其是，作為被用作閘極電極的導電體，較佳為使用包含含在被形成通道的金屬氧化物中的金屬元素及氧的導電材料。此外，也可以使用包含上述金屬元素及氮的導電材料。例如，可以使用氮化鈦、氮化鉭等包含氮的導電材料。此外，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。藉由使用上述材料，有時可以俘獲被形成通道的金屬氧化物所包含的氫。或者，有時可以俘獲從外方的絕緣體等混入的氫。
＜＜金屬氧化物＞＞ 作為氧化物230，較佳為使用被用作半導體的金屬氧化物（氧化物半導體）。下面，對可用於根據本發明的氧化物230的金屬氧化物進行說明。
金屬氧化物較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。此外，除此之外，較佳為還包含鋁、鎵、釔、錫等。此外，也可以包含選自硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂及鈷等中的一種或多種。
在此考慮金屬氧化物為包含銦、元素M及鋅的In-M-Zn氧化物的情況。注意，元素M為鋁、鎵、釔或錫。作為可以應用於元素M的其他元素，有硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂、鈷等。注意，作為元素M有時也可以組合多個上述元素。
此外，在本說明書等中，有時將包含氮的金屬氧化物稱為金屬氧化物（metal oxide）。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物（metal oxynitride）。
＜結晶結構的分類＞ 首先，對氧化物半導體中的結晶結構的分類參照圖13A進行說明。圖13A是說明氧化物半導體，典型為IGZO（包含In、Ga、Zn的金屬氧化物）的結晶結構的分類的圖。
如圖13A所示那樣，氧化物半導體大致分為“Amorphous（無定形）”、“Crystalline（結晶性）”、“Crystal（結晶）”。此外，completely amorphous包含在“Amorphous”中。此外，在“Crystalline”中包含CAAC（c-axis-aligned crystalline）、nc（nanocrystalline）及CAC（cloud-aligned composite）（excluding single crystal and poly crystal）。此外，在“Crystalline”的分類中不包含single crystal（單晶）、poly crystal（多晶）及completely amorphous。此外，在“Crystal”中包含single crystal及poly crystal。
此外，圖13A所示的外框線被加粗的部分中的結構是介於“Amorphous（無定形）”與“Crystal（結晶）”之間的中間狀態，是屬於新的邊界區域（New crystalline phase）的結構。換言之，該結構與“Crystal（結晶）”及在能量性上不穩定的“Amorphous（無定形）”可以說是完全不同的結構。
可以使用X射線繞射（XRD：X-Ray Diffraction）譜對膜或基板的結晶結構進行評價。在此，圖13B示出被分類為“Crystalline”的CAAC-IGZO膜的藉由GIXD（Grazing-Incidence XRD）測量而得到的XRD譜。此外，將GIXD法也稱為薄膜法或Seemann-Bohlin法。下面，在本說明書中，有時將藉由圖13B所示的GIXD測量而得到的XRD譜簡單地記為XRD譜。此外，圖13B所示的CAAC-IGZO膜的組成是In：Ga：Zn=4：2：3[原子個數比]附近。此外，圖13B所示的CAAC-IGZO膜的厚度為500nm。
在圖13B中，橫軸表示2θ[deg.]，縱軸表示強度[任意單位]。如圖13B所示，在CAAC-IGZO膜的XRD譜中檢測出表示明確的結晶性的峰值。明確而言，在CAAC-IGZO膜的XRD譜中，2θ=31°附近檢測出表示c軸配向的峰值。此外，如圖13B所示那樣，2θ=31°附近的峰值在以檢測出峰值強度的角度為軸時左右非對稱。
此外，可以使用奈米束電子繞射法（NBED：Nano Beam Electron Diffraction）觀察的繞射圖案（也稱為奈米束電子繞射圖案）對膜或基板的結晶結構進行評價。圖13C示出CAAC-IGZO膜的繞射圖案。圖13C是將電子束向平行於基板的方向入射的NBED觀察的繞射圖案。此外，圖13C所示的CAAC-IGZO膜的組成是In：Ga：Zn=4：2：3[原子個數比]附近。此外，在奈米束電子繞射法中，進行束徑為1nm的電子繞射。
如圖13C所示那樣，在CAAC-IGZO膜的繞射圖案中觀察到表示c軸配向的多個斑點。
＜＜氧化物半導體的結構＞＞ 此外，在著眼於氧化物半導體的結晶結構的情況下，有時氧化物半導體的分類與圖13A不同。例如，氧化物半導體可以分類為單晶氧化物半導體和除此之外的非單晶氧化物半導體。作為非單晶氧化物半導體，例如可以舉出上述CAAC-OS及nc-OS。此外，在非單晶氧化物半導體中包含多晶氧化物半導體、a-like OS（amorphous-like oxide semiconductor）及非晶氧化物半導體等。
在此，對上述CAAC-OS、nc-OS及a-like OS的詳細內容進行說明。
[CAAC-OS] CAAC-OS是包括多個結晶區域的氧化物半導體，該多個結晶區域的c軸配向於特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法線方向、或者CAAC-OS膜的表面的法線方向。此外，結晶區域是具有原子排列的週期性的區域。注意，在將原子排列看作晶格排列時結晶區域也是晶格排列一致的區域。再者，CAAC-OS具有在a-b面方向上多個結晶區域連接的區域，有時該區域具有畸變。此外，畸變是指在多個結晶區域連接的區域中，晶格排列一致的區域和其他晶格排列一致的區域之間的晶格排列的方向變化的部分。換言之，CAAC-OS是指c軸配向並在a-b面方向上沒有明顯的配向的氧化物半導體。
此外，上述多個結晶區域的每一個由一個或多個微小結晶（最大徑小於10nm的結晶）構成。在結晶區域由一個微小結晶構成的情況下，該結晶區域的最大徑小於10nm。此外，在結晶區域由多個微小結晶構成的情況下，有時該結晶區域的尺寸為幾十nm左右。
此外，在In-M-Zn氧化物（元素M為選自鋁、鎵、釔、錫及鈦等中的一種或多種）中，有CAAC-OS具有層疊有含有銦（In）及氧的層（以下，In層）、含有元素M、鋅（Zn）及氧的層（以下，（M，Zn）層）的層狀結晶結構（也稱為層狀結構）的趨勢。此外，銦和元素M可以彼此置換。因此，有時（M，Zn）層包含銦。此外，有時In層包含元素M。注意，有時In層包含Zn。該層狀結構例如在高解析度TEM影像中被觀察作為晶格像。
例如，當對CAAC-OS膜使用XRD裝置進行結構分析時，在使用θ/2θ掃描的Out-of-plane XRD測量中，在2θ=31°或其附近檢測出c軸配向的峰值。注意，表示c軸配向的峰值的位置（2θ值）有時根據構成CAAC-OS的金屬元素的種類、組成等變動。
此外，例如，在CAAC-OS膜的電子繞射圖案中觀察到多個亮點（斑點）。此外，在以透過樣本的入射電子束的斑點（也稱為直接斑點）為對稱中心時，某一個斑點和其他斑點被觀察在點對稱的位置。
在從上述特定的方向觀察結晶區域的情況下，雖然該結晶區域中的晶格排列基本上是六方晶格，但是單位晶格並不侷限於正六角形，有是非正六角形的情況。此外，在上述畸變中，有時具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸變附近觀察不到明確的晶界（grain boundary）。也就是說，晶格排列的畸變抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變，亦即，a-b面方向上的氧原子的排列的低密度或因金屬原子被取代而使原子間的鍵合距離產生變化等。
此外，確認到明確的晶界的結晶結構被稱為所謂的多晶（polycrystal）。晶界成為再結合中心而載子被俘獲，因而有可能導致電晶體的通態電流的降低、場效移動率的降低等。因此，確認不到明確的晶界的CAAC-OS是使電晶體的半導體層具有優異的結晶結構的結晶性氧化物之一。注意，為了構成CAAC-OS，較佳為包含Zn的結構。例如，與In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能夠進一步地抑制晶界的發生，所以是較佳的。
CAAC-OS是結晶性高且確認不到明確的晶界的氧化物半導體。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。此外，氧化物半導體的結晶性有時因雜質的混入、缺陷的生成等而降低，因此可以說CAAC-OS是雜質、缺陷（氧空位等）少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。此外，CAAC-OS對製程中的高溫度（所謂熱積存：thermal budget）也很穩定。由此，藉由在OS電晶體中使用CAAC-OS，可以擴大製程的彈性。
[nc-OS] 在nc-OS中，微小的區域（例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域）中的原子排列具有週期性。換言之，nc-OS具有微小的結晶。此外，例如，該微小的結晶的尺寸為1nm以上且10nm以下，尤其為1nm以上且3nm以下，將該微小的結晶稱為奈米晶。此外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，在對nc-OS膜使用XRD裝置進行結構分析時，在使用θ/2θ掃描的Out-of-plane XRD測量中，不檢測出表示結晶性的峰值。此外，在對nc-OS膜進行使用其束徑比奈米晶大（例如，50nm以上）的電子束的電子繞射（也稱為選區電子繞射）時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於或小於奈米晶的尺寸（例如1nm以上且30nm以下）的電子束的電子繞射（也稱為奈米束電子射線）的情況下，有時得到在以直接斑點為中心的環狀區域內觀察到多個斑點的電子繞射圖案。
[a-like OS] a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。此外，a-like OS的膜中的氫濃度比nc-OS及CAAC-OS的膜中的氫濃度高。
＜＜氧化物半導體的構成＞＞ 接著，說明上述的CAC-OS的詳細內容。此外，CAC-OS與材料構成有關。
[CAC-OS] CAC-OS例如是指包含在金屬氧化物中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且3nm以下或近似的尺寸。注意，在下面也將在金屬氧化物中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克狀或補丁（patch）狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分開為第一區域與第二區域而成為馬賽克狀且該第一區域分佈於膜中的結構（下面也稱為雲狀）。就是說，CAC-OS是指具有該第一區域和該第二區域混合的結構的複合金屬氧化物。
在此，將相對於構成In-Ga-Zn氧化物的CAC-OS的金屬元素的In、Ga及Zn的原子個數比的每一個記為[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一區域是其[In]大於CAC-OS膜的組成中的[In]的區域。此外，第二區域是其[Ga]大於CAC-OS膜的組成中的[Ga]的區域。此外，例如，第一區域是其[In]大於第二區域中的[In]且其[Ga]小於第二區域中的[Ga]的區域。此外，第二區域是其[Ga]大於第一區域中的[Ga]且其[In]小於第一區域中的[In]的區域。
明確而言，上述第一區域是以銦氧化物或銦鋅氧化物等為主要成分的區域。此外，上述第二區域是以鎵氧化物或鎵鋅氧化物等為主要成分的區域。換言之，可以將上述第一區域稱為以In為主要成分的區域。此外，可以將上述第二區域稱為以Ga為主要成分的區域。
注意，有時觀察不到上述第一區域和上述第二區域的明確的邊界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根據藉由能量色散型X射線分析法（EDX：Energy Dispersive X-ray spectroscopy）取得的EDX面分析（mapping）影像，可確認到具有以In為主要成分的區域（第一區域）及以Ga為主要成分的區域（第二區域）不均勻地分佈而混合的結構。
在將CAC-OS用於電晶體的情況下，藉由起因於第一區域的導電性和起因於第二區域的絕緣性的互補作用，可以使CAC-OS具有開關功能（控制導通/關閉的功能）。換言之，在CAC-OS的材料的一部分中具有導電性的功能且在另一部分中具有絕緣性的功能，在材料的整體中具有半導體的功能。藉由使導電性的功能和絕緣性的功能分離，可以最大限度地提高各功能。因此，藉由將CAC-OS用於電晶體，可以實現高通態電流（I on）、高場效移動率（μ）及良好的切換工作。
氧化物半導體具有各種結構及各種特性。本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、CAC-OS、nc-OS、CAAC-OS中的兩種以上。
＜包括氧化物半導體的電晶體＞ 接著，說明將上述氧化物半導體用於電晶體的情況。
藉由將上述氧化物半導體用於電晶體，可以實現場效移動率高的電晶體。此外，可以實現可靠性高的電晶體。
較佳為將載子濃度低的氧化物半導體用於電晶體的通道形成區域。例如，氧化物半導體的通道形成區域中的載子濃度可以為1×10 17cm -3以下，較佳為1×10 15cm -3以下，更佳為1×10 13cm -3以下，進一步較佳為1×10 11cm -3以下，更進一步較佳為低於1×10 10cm -3，且為1×10 -9cm -3以上。在以降低氧化物半導體膜的載子濃度為目的的情況下，可以降低氧化物半導體膜中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。此外，有時將載子濃度低的氧化物半導體稱為“高純度本質的氧化物半導體”或“實質上高純度本質的氧化物半導體”。
因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。
此外，被氧化物半導體的陷阱態俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體中形成通道形成區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。為了降低氧化物半導體中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
＜雜質＞ 在此，說明氧化物半導體中的各雜質的影響。
在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷態。因此，將氧化物半導體的通道形成區域中的矽及碳的濃度以及氧化物半導體的與通道形成區域的界面附近的矽或碳的濃度（藉由二次離子質譜分析（SIMS：Secondary Ion Mass Spectrometry）測得的濃度）例如設定為2×10 18atoms/cm 3以下，較佳為2×10 17atoms/cm 3以下。
此外，當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷能態而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。由此，將利用SIMS分析測得的氧化物半導體的通道形成區域中的鹼金屬或鹼土金屬的濃度設定為1×10 18atoms/cm 3以下，較佳為2×10 16atoms/cm 3以下。
當氧化物半導體包含氮時，產生作為載子的電子，使載子濃度增高，而容易被n型化。其結果，將含有氮的氧化物半導體用於半導體的電晶體容易具有常開啟特性。或者，在氧化物半導體包含氮時，有時形成陷阱態。其結果，有時電晶體的電特性不穩定。因此，將利用SIMS測得的氧化物半導體的通道形成區域中的氮濃度設定為低於5×10 19atoms/cm 3以下，較佳為5×10 18atoms/cm 3以下，更佳為1×10 18atoms/cm 3以下，進一步較佳為5×10 17atoms/cm 3以下。
包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時生成作為載子的電子。此外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用含有氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體的通道形成區域中的氫。明確而言，在氧化物半導體的通道形成區域中，將利用SIMS測得的氫濃度設定為低於1×10 20atoms/cm 3，較佳為低於5×10 19atoms/cm 3，更佳為低於1×10 19atoms/cm 3，進一步較佳為低於5×10 18atoms/cm 3，還進一步較佳為低於1×10 18atoms/cm 3。
藉由將雜質被充分降低的氧化物半導體用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
＜＜其他半導體材料＞＞ 可以用於氧化物230的半導體材料不侷限於上述金屬氧化物。作為氧化物230，也可以使用具有能帶間隙的半導體材料（不是零能帶間隙半導體的半導體材料）。例如，較佳為將矽等單個元素的半導體、砷化鎵等化合物半導體、被用作半導體的層狀物質（也稱為原子層物質、二維材料等）等用於半導體材料。特別是，較佳為將被用作半導體的層狀物質用於半導體材料。
在此，在本說明書等中，層狀物質是具有層狀結晶結構的材料群的總稱。層狀結晶結構是由共價鍵或離子鍵形成的層藉由如凡得瓦力那樣的比共價鍵或離子鍵弱的鍵合層疊的結構。層狀物質在單位層中具有高導電性，亦亦亦亦亦亦即，具有高二維導電性。藉由將被用作半導體並具有高二維導電性的材料用於通道形成區域，可以提供通態電流高的電晶體。
作為層狀物質，有石墨烯、矽烯、硫族化物等。硫族化物是包含氧族元素的化合物。此外，氧族元素是屬於第16族的元素的總稱，其中包括氧、硫、硒、碲、釙、鉝。此外，作為硫族化物，可以舉出過渡金屬硫族化物、第13族硫族化物等。
作為氧化物230，例如較佳為使用被用作半導體的過渡金屬硫族化物。作為能夠被用作氧化物230的過渡金屬硫族化物，具體地可以舉出硫化鉬（典型的是MoS 2）、硒化鉬（典型的是MoSe 2）、碲化鉬（典型的是MoTe 2）、硫化鎢（典型的是WS 2）、硒化鎢（典型的是WSe 2）、碲化鎢（典型的是WTe 2）、硫化鉿（典型的是HfS 2）、硒化鉿（典型的是HfSe 2）、硫化鋯（典型的是ZrS 2）、硒化鋯（典型的是ZrSe 2）等。
＜半導體裝置的變形例子＞ 以下，使用圖14A至圖16B說明本發明的一個實施方式的半導體裝置的一個例子。
各圖式中的A是半導體裝置的俯視圖。各圖式中的B是沿著各圖式中的A中的點劃線A1-A2的部分的剖面圖。為了明確起見，在各圖式中的A的俯視圖中省略部分組件。
注意，在各圖式中的A及B所示的半導體裝置中，對具有與構成＜半導體裝置的結構例子＞所示的半導體裝置的組件相同的功能的結構附加相同元件符號。注意，本節中的構成半導體裝置的材料可以使用在＜半導體裝置的結構例子＞中詳細說明的材料。
＜半導體裝置的變形例子1＞ 圖14A及圖14B所示的半導體裝置是圖11A至圖11D所示的半導體裝置的變形例子。圖14A及圖14B所示的半導體裝置的與圖11A至圖11D所示的半導體裝置不同之處是設置有導電體240及導電體246。在此，導電體240被用作與電晶體200的源極和汲極中的一個電連接的插頭，導電體246被用作與該插頭連接的佈線。
導電體240以填埋形成於絕緣體271、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口的方式配置。導電體240的底面與導電體242a的頂面接觸。導電體240較佳為使用鎢、銅或鋁為主要成分的導電材料等。此外，導電體240也可以採用沿著上述開口的側面及底面設置的厚度薄的第一導電體和第一導電體上的第二導電體的疊層結構。
當作為導電體240採用疊層結構時，作為配置在絕緣體285及絕緣體280附近的第一導電體較佳為使用具有抑制水、氫等雜質的透過的功能的導電材料。例如，較佳為使用鉭、氮化鉭、鈦、氮化鈦、釕、氧化釕等。可以以單層或疊層使用具有抑制水、氫等雜質的透過的功能的導電材料。此外，可以防止包含在絕緣體283的上方的層的水、氫等雜質藉由導電體240混入到氧化物230。第二導電體使用上述以鎢、銅或鋁為主要成分的導電材料等即可。
注意，圖14B所示的導電體240具有層疊有第一導電體和第二導電體的結構，但本發明不侷限於此。例如，導電體240可以具有單層結構，也可以具有三層以上的疊層結構。
此外，導電體246以與導電體240的頂面接觸的方式配置即可。導電體246較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，導電體246可以具有疊層結構，例如，可以具有鈦、氮化鈦與上述導電材料的疊層結構。注意，如圖14B所示，有時在絕緣體285中與導電體246重疊的區域的頂面比不與導電體246的區域的頂面高。此外，導電體246也可以以嵌入形成於絕緣體的開口中的方式形成。
此外，較佳的是，在導電體240與絕緣體280之間設置被用作阻擋絕緣膜的絕緣體241。絕緣體245較佳為以與形成於絕緣體271、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口的側面接觸的方式配置。絕緣體241較佳為具有與上述絕緣體245同樣的結構。
在本變形例子中，以覆蓋導電體246及絕緣體285的方式設置絕緣體286。絕緣體286使用可用於絕緣體285的絕緣材料形成即可。
本變形例子採用在形成導電體240及導電體246之後形成電容器100的結構。因此，本變形例子與圖11A至圖11D所示的半導體裝置不同，絕緣體130的底面的一部分及絕緣體245的側面的一部分與絕緣體286接觸。也就是說，根據絕緣體286的厚度嵌入電容器100的開口深。由此，可以不增大半導體裝置的佔有面積而增大電容器100的靜電電容。
＜半導體裝置的變形例子2＞ 圖15A及圖15B所示的半導體裝置是圖11A至圖11D所示的半導體裝置的變形例子。圖15A及圖15B所示的半導體裝置與圖16A及圖16B所示的半導體裝置同樣地在導電體242a上包括絕緣體241a、導電體240a及導電體246a。再者，在導電體120上包括絕緣體241b、導電體240b及導電體246b。在此，導電體240b被用作與電容器100的一個端子電連接的插頭，導電體246b被用作與該插頭連接的佈線。
絕緣體241a及絕緣體241b可以使用與上述絕緣體241同樣的導電材料。此外，導電體240a及導電體240b可以使用與上述導電體240同樣的導電材料。此外，導電體246a及導電體246b可以使用與上述導電體246同樣的導電材料。
注意，與圖16A及圖16B所示的半導體裝置不同，圖15A及圖15B所示的半導體裝置具有在形成電容器100之後形成導電體240a及導電體240b的結構。因此，導電體246a及導電體246b的底面接觸於以覆蓋導電體120的方式形成的絕緣體285的頂面。
注意，與圖11A至圖11D所示的半導體裝置不同，圖15A及圖15B所示的半導體裝置具有絕緣體283和絕緣體130之間沒有設置層間絕緣膜且絕緣體130的底面和絕緣體283的頂面接觸的結構。
＜半導體裝置的變形例子3＞ 圖16A及圖16B所示的半導體裝置是圖15A及圖15B所示的半導體裝置的變形例子。圖16A及圖16B所示的半導體裝置與圖15A及圖15B所示的半導體裝置的不同之處在於絕緣體283與絕緣體212的頂面的一部分接觸。因此，電晶體200配置在由絕緣體283及絕緣體212密封的區域中。藉由上述結構，可以抑制包含在上述密封的區域外的氫混入上述密封的區域中。此外，在圖16A及圖16B所示的電晶體200中，絕緣體212、絕緣體283具有單層的結構，但是本發明不侷限於此。例如，絕緣體212、絕緣體283也可以都具有兩層以上的疊層結構。
＜半導體裝置的應用例子＞ 以下，使用圖17說明本發明的一個實施方式的半導體裝置的一個例子。
圖17A示出半導體裝置500的俯視圖。在圖17A中，平行於電晶體200的通道長度方向的方向是x軸，垂直於x軸的方向是y軸。此外，圖17B是沿著圖17A中的點劃線A1-A2的部分的剖面圖，該剖面圖相當於電晶體200的通道長度方向的剖面圖。圖17C是沿著圖17A中的點劃線A3-A4的剖面圖，該剖面圖相當於開口區域400及其附近的剖面圖。注意，在圖17A的俯視圖中，為了明確起見，省略部分組件。
注意，在圖17A至圖17C所示的半導體裝置中，對具有與構成＜半導體裝置的結構例子＞所示的半導體裝置的組件相同的功能的結構附加相同元件符號。注意，本節中的構成半導體裝置的材料可以使用在＜半導體裝置的結構例子＞中詳細說明的材料。
圖17A至圖17C所示的半導體裝置500是圖11A至圖11D所示的半導體裝置的變形例子。圖17A至圖17C所示的半導體裝置500的與圖11A至圖11D所示的半導體裝置不同之處在於：絕緣體282及絕緣體280形成有開口區域400。此外，與圖11A至圖11D所示的半導體裝置不同之處在於：以圍繞多個電晶體200及電容器100的方式形成有密封部265。
半導體裝置500包括排列為矩陣狀的多個電晶體200、多個電容器100及多個開口區域400。此外，在y軸方向上延伸地設置有被用作電晶體200的閘極電極的多個導電體260。開口區域400形成在不與氧化物230及導電體260重疊的區域中。此外，以圍繞多個電晶體200、多個電容器100、多個導電體260及多個開口區域400的方式形成有密封部265。注意，電晶體200、多個電容器100、導電體260及開口區域400的數量、配置以及尺寸不侷限於圖17所示的結構，根據半導體裝置500的設計適當地設定即可。
如圖17B及圖17C所示，密封部265以圍繞多個電晶體200、絕緣體216、絕緣體222、絕緣體275、絕緣體280及絕緣體282的方式設置。換言之，絕緣體283以覆蓋絕緣體216、絕緣體222、絕緣體275、絕緣體280及絕緣體282的方式設置。此外，在密封部265，絕緣體283與絕緣體214的頂面接觸。此外，在密封部265，絕緣體283和絕緣體285之間設置有絕緣體274。絕緣體274的頂面的高度與絕緣體283的最上面的高度大致一致。此外，作為絕緣體274，可以使用與絕緣體280同樣的絕緣體。
藉由採用這樣的結構，可以由絕緣體283、絕緣體214及絕緣體212圍繞（密封）多個電晶體200。在此，絕緣體283、絕緣體214及絕緣體212中的一個或多個較佳為被用作氫阻擋絕緣膜。由此，可以抑制包含在密封部265的區域之外的氫進入密封部265的區域中。有時將具有這種功能的絕緣體283、絕緣體214及絕緣體212稱為密封膜。
如圖17C所示，在開口區域400中，絕緣體282具有開口部。此外，在開口區域400中，絕緣體280也可以具有與絕緣體282的開口部重疊的槽部。絕緣體280的槽部的深度最深為使絕緣體275的頂面露出的程度即可，例如，可以為絕緣體280的最大厚度的1/4以上且1/2以下左右。
此外，如圖17C所示，絕緣體283在開口區域400的內側與絕緣體282的側面、絕緣體280的側面及絕緣體280的頂面接觸。此外，在開口區域400中，有時絕緣體274的一部分以嵌入形成於絕緣體283中的凹部的方式形成。此時，形成在開口區域400中的絕緣體274的頂面的高度與絕緣體283的最上面的高度有時大致一致。
在形成有這樣的開口區域400且從絕緣體282的開口部絕緣體280露出的狀態下進行熱處理，由此可以在對氧化物230供應氧的同時從開口區域400將包含在絕緣體280中的氧的一部分擴散到外部。由此，可以從包含藉由加熱而脫離的氧的絕緣體280將十分的氧供應到氧化物半導體中的被用作通道形成區域的區域及其附近，並且可以防止被供應過多的氧。
此時，可以將包含在絕緣體280中的氫與氧鍵合，將其經過開口區域400釋放到外部。鍵合於氧的氫被釋放為水。因此，可以減少包含在絕緣體280中的氫，可以減少包含在絕緣體280中的氫進入氧化物230。
此外，在圖17A中，俯視的開口區域400的形狀大致為長方形，但是本發明不侷限於此。例如，俯視的開口區域400的形狀也可以是長方形、橢圓形、圓形、菱形或組合這些形狀而成的形狀。此外，開口區域400的面積及配置間距可以根據包括電晶體200的半導體裝置的設計適當地設定。例如，在電晶體200的密度低的區域中，擴大開口區域400的面積或縮小開口區域400的配置間距即可。此外，例如，在電晶體200的密度高的區域中，縮小開口區域400的面積或增大開口區域400的配置間距即可。
根據本發明的一個實施方式可以提供一種新穎電晶體。根據本發明的一個實施方式可以提供一種電晶體特性的不均勻小的半導體裝置。此外，根據本發明的一個實施方式的可以提供一種具有良好的電特性的半導體裝置。此外，根據本發明的一個實施方式的可以提供一種可靠性良好的半導體裝置。此外，根據本發明的一個實施方式可以提供一種通態電流高的半導體裝置。此外，根據本發明的一個實施方式的可以提供一種場效移動率高的半導體裝置。此外，根據本發明的一個實施方式的可以提供一種頻率特性良好的半導體裝置。此外，根據本發明的一個實施方式可以提供一種能夠實現微型化或高積體化的半導體裝置。此外，根據本發明的一個實施方式可以提供一種低功耗的半導體裝置。
此外，根據本發明的一個實施方式，可以提供一種包含可具有鐵電性的材料的電容器。此外，根據本發明的一個實施方式，可以以優異生產率提供上述電容器。此外，根據本發明的一個實施方式，可以提供一種包括上述電容器及電晶體的半導體裝置。此外，根據本發明的一個實施方式，可以提供能夠實現微型化或高積體化的上述半導體裝置。
以上，本實施方式所示的結構、方法等的至少一部分可以與本說明書所記載的其他實施方式及其他實施例等適當地組合而實施。
實施方式3 在本實施方式中，參照圖18說明半導體裝置的一個實施方式。
[記憶體裝置的結構例子] 圖18示出根據本發明的一個實施方式的半導體裝置（記憶體裝置）的一個例子。在本發明的一個實施方式的半導體裝置中，電晶體200設置在電晶體300的上方，電容器100設置在電晶體300及電晶體200的上方。此外，作為電晶體200，可以使用上述實施方式所說明的電晶體200。此外，作為電容器100，可以使用上述實施方式所說明的電容器100。注意，圖18示出使用圖14所示的電容器100及電晶體200的例子，但本發明不侷限於此，可以適當地選擇電容器100及電晶體200。
電容器100使用可具有鐵電性的材料，該可具有鐵電性的材料具有從外部施加電場而內部發生極化且即使將該電場變為0也依然有極化的性質。由此，可以使用電容器100形成非揮發性記憶元件。換言之，可以使用被用作鐵電電容器的電容器以及電晶體200形成1電晶體1電容器型鐵電記憶體。
電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。電晶體200具有高耐壓特性。因此，藉由將氧化物半導體用於電晶體200，即使使電晶體200微型化也可以向電晶體200施加高電壓。藉由使電晶體200微型化，可以減小半導體裝置的佔有面積。
在圖18所示的半導體裝置中，佈線1001與電晶體300的源極電連接，佈線1002與電晶體300的汲極電連接。此外，佈線1003與電晶體200的源極和汲極中的一個電連接，佈線1004與電晶體200的第一閘極電連接，佈線1005與電容器100的一個電極電連接，佈線1006與電晶體200的第二閘極電連接，佈線1007與電晶體300的閘極電連接。
此外，藉由將圖18所示的記憶體裝置配置為矩陣狀，可以構成記憶單元陣列。
＜電晶體300＞ 電晶體300設置在基板311上，並包括：被用作閘極的導電體316、被用作閘極絕緣體的絕緣體315、由基板311的一部分構成的半導體區域313以及被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。電晶體300可以是p通道型或n通道型。
在此，在圖18所示的電晶體300中，形成通道的半導體區域313（基板311的一部分）具有凸形狀。此外，以隔著絕緣體315覆蓋半導體區域313的側面及頂面的方式設置導電體316。此外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。此外，也可以以與凸部的上表面接觸的方式具有用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。
注意，圖18所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構及驅動方法使用適當的電晶體即可。
＜佈線層＞ 在各結構體之間也可以設置有包括層間膜、佈線及插頭等的佈線層。此外，佈線層可以根據設計而設置為多個層。在此，在具有插頭或佈線的功能的導電體中，有時使用同一符號表示多個結構。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
例如，在電晶體300上，作為層間膜依次層疊地設置有絕緣體320、絕緣體322、絕緣體324及絕緣體326。此外，與電容器100或電晶體200電連接的導電體328及導電體330等填埋於絕緣體320、絕緣體322、絕緣體324及絕緣體326中。此外，導電體328及導電體330被用作插頭或佈線。
此外，被用作層間膜的絕緣體可以被用作覆蓋其下方的凹凸形狀的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，也可以藉由利用化學機械拋光（CMP）法等的平坦化處理實現平坦化。
此外，也可以在絕緣體326及導電體330上設置佈線層。例如，在圖18中，依次層疊有絕緣體350、絕緣體352及絕緣體354。此外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。
同樣地，在絕緣體210、絕緣體212、絕緣體214及絕緣體216中填充有導電體218及構成電晶體200的導電體（導電體205）等。此外，導電體218被用作與電容器100或電晶體300電連接的插頭或佈線。
在此，與上述實施方式所示的絕緣體241同樣，以與被用作插頭的導電體218的側面接觸的方式設置絕緣體217。絕緣體217以與絕緣體210、絕緣體212、絕緣體214及絕緣體216中的開口的內壁接觸的方式設置。換言之，絕緣體217設置在導電體218與絕緣體210、絕緣體212、絕緣體214及絕緣體216之間。導電體205可以與導電體218並行形成，所以有時以與導電體205的側面接觸的方式形成絕緣體217。
作為絕緣體217，例如可以使用氮化矽、氧化鋁或氮氧化矽等絕緣體。絕緣體217以與絕緣體210、絕緣體212、絕緣體214及絕緣體222接觸的方式設置，所以可以抑制水、氫等雜質從絕緣體210或絕緣體216等藉由導電體218混入氧化物230。尤其是，氮化矽對氫具有高阻擋性，所以是較佳的。此外，可以防止包含在絕緣體210或絕緣體216中的氧被導電體218吸收。
絕緣體217可以使用與絕緣體241同樣的方法形成。例如，使用PEALD法形成氮化矽，使用各向異性蝕刻形成到達導電體356的開口即可。
此外，在電晶體200上，絕緣體285及導電體240上設置有導電體112。此外，導電體112被用作與電晶體200或電晶體300電連接的插頭或佈線。以覆蓋絕緣體285及導電體112的方式設置有絕緣體286。以覆蓋絕緣體286及電容器100的方式設置有絕緣體150。
此外，也可以以覆蓋絕緣體285及導電體112的方式設置氫阻擋絕緣膜。如圖18所示，作為氫阻擋絕緣膜較佳為設置覆蓋絕緣體285及導電體112的絕緣體152a和絕緣體152a上的絕緣體152b。作為絕緣體152a及絕緣體152b，使用可用於上述絕緣體283等的阻擋絕緣膜即可。藉由設置這種絕緣體152a及絕緣體152b，可以減少絕緣體286等所包括的氫等雜質經過導電體112及導電體240擴散到電晶體200。
絕緣體152a利用濺射法形成即可。例如，作為絕緣體152a可以使用利用濺射法形成的氮化矽。因為濺射法不需要作為沉積氣體使用包含氫的分子，所以可以降低絕緣體152a的氫濃度。如此，與導電體112及絕緣體285接觸的絕緣體152a的氫濃度得到降低，由此可以抑制氫從絕緣體152a擴散到導電體112及絕緣體285。
絕緣體152b較佳為利用ALD法形成，尤其較佳為利用PEALD法形成。例如，作為絕緣體152b可以使用利用PEALD法形成的氮化矽。由此，可以以高覆蓋性形成絕緣體152b，所以即使因基底的凹凸而絕緣體152a中形成針孔或斷開等，也藉由由絕緣體152b覆蓋它們可以減少氫擴散到導電體112及絕緣體285。
注意，絕緣體152a及絕緣體152b的成膜方法不侷限於濺射法及ALD法，也可以適當地利用CVD法､MBE法､PLD法等。此外，以上示出絕緣體152a和絕緣體152b的兩層結構，但本發明不侷限於此，也可以具有單層結構或三層以上的疊層結構。
此外，與絕緣體152a及絕緣體152b同樣，絕緣體283及絕緣體212也可以為疊層結構的阻擋絕緣膜。
此外，同樣地，也可以以覆蓋絕緣體286及電容器100的方式設置氫阻擋絕緣膜。如圖18所示，作為氫阻擋絕緣膜較佳為設置覆蓋絕緣體286及電容器100的絕緣體154a和絕緣體154a上的絕緣體154b。在此，電容器100被絕緣體154a及絕緣體154b密封，絕緣體154a及絕緣體154b被用作密封膜。絕緣體154a以及絕緣體154b分別可以使用與絕緣體152a以及絕緣體152b同樣的阻擋絕緣膜。藉由設置這種絕緣體154a及絕緣體154b，可以減少絕緣體150等所包含的氫等雜質經過電容器100擴散到電晶體200。
作為能夠被用作層間膜的絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物、金屬氮氧化物等。
例如，藉由將相對介電常數低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。
例如，絕緣體150、絕緣體210、絕緣體352及絕緣體354等較佳為具有相對介電常數低的絕緣體。例如，該絕緣體較佳為含有添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽、樹脂等。或者，該絕緣體較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽和樹脂的疊層結構。由於氧化矽及氧氮化矽具有熱穩定性，因此藉由將其與樹脂組合，可以實現具有熱穩定性且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺（尼龍、芳香族聚醯胺等）、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。
此外，藉由使用具有抑制氫等雜質及氧透過的功能的絕緣體圍繞使用氧化物半導體的電晶體，可以使電晶體的電特性穩定。因此，作為絕緣體214、絕緣體212及絕緣體350等，使用具有抑制氫等雜質及氧的透過的功能的絕緣體，即可。
作為具有抑制氫等雜質及氧透過的功能的絕緣體，例如可以以單層或疊層使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體。明確而言，作為具有抑制氫等雜質及氧透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等金屬氧化物、氮氧化矽、氮化矽等。
作為能夠用於佈線、插頭的導電體較佳為使用包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦以及釕等的金屬元素中的一種以上的材料。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
例如，作為導電體328、導電體330、導電體356、導電體218及導電體112等，可以以單層或疊層使用由上述材料形成的金屬材料、合金材料、金屬氮化物材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢、鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁、銅等低電阻導電材料形成。藉由使用低電阻導電材料可以降低佈線電阻。此外，如上述實施方式所示，在電容器100中，藉由利用熱ALD法等需要對基板進行加熱的方法形成導電體120a，即使在形成導電體120a之後不進行高溫烘烤也可以提高絕緣體130的鐵電性。由此，可以不進行高溫烘烤而製造半導體裝置，因此可以使用熔點低的銅等低電阻導電材料。
＜設置有氧化物半導體的層的佈線或插頭＞ 注意，在將氧化物半導體用於電晶體200時，有時在氧化物半導體附近設置具有過量氧區域的絕緣體。在此情況下，較佳為在該具有過量氧區域的絕緣體和設置於該具有過量氧區域的絕緣體的導電體之間設置具有阻擋性的絕緣體。
例如，在圖18中，較佳為在具有過量氧的絕緣體224及絕緣體280與導電體240之間設置絕緣體241。藉由使絕緣體241與絕緣體222、絕緣體282及絕緣體283接觸地設置，絕緣體224及電晶體200可以具有由具有阻擋性的絕緣體密封的結構。
也就是說，藉由設置絕緣體241，可以抑制絕緣體224及絕緣體280所具有的過量氧被導電體240吸收。此外，藉由具有絕緣體241，可以抑制作為雜質的氫經過導電體240擴散到電晶體200。
此外，作為絕緣體241，較佳為使用具有抑制水、氫等雜質及氧的擴散的功能的絕緣材料。例如，較佳為使用氮化矽、氮氧化矽、氧化鋁或氧化鉿等。尤其是，氮化矽對氫具有高阻擋性，所以是較佳的。此外，例如還可以使用氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉭等的金屬氧化物等。
此外，如上述實施方式所示，電晶體200也可以採用由絕緣體212、絕緣體214、絕緣體282及絕緣體283密封的結構。藉由採用上述結構，可以降低包含在絕緣體274、絕緣體285、絕緣體150等中的氫混入到絕緣體280等中。此時，絕緣體212、絕緣體214、絕緣體282以及絕緣體283被用作密封膜。
在此，導電體240貫通絕緣體283及絕緣體282，導電體218貫通絕緣體214、絕緣體212，並且，如上所述，絕緣體241與導電體240接觸地設置，絕緣體217與導電體218接觸地設置。由此，可以減少藉由導電體240及導電體218混入絕緣體212、絕緣體214、絕緣體282及絕緣體283的內側的氫。如此，可以由絕緣體212、絕緣體214、絕緣體282、絕緣體283、絕緣體241及絕緣體217密封電晶體200，而可以減少包含在絕緣體274等中的氫等雜質從外側混入。注意，圖18示出由絕緣體212及絕緣體283等密封的區域內的一個電晶體200，但不侷限於此，也可以在該密封區域內設置多個電晶體200。
＜切割線＞ 下面，對當將大面積基板按每個半導體元件分割而得到晶片形狀的多個半導體裝置時設置的切割線（有時也稱為分割線、分離線或截斷線）進行說明。作為分割方法，例如，有時，首先在基板中形成用來分離半導體元件的槽（切割線）之後，在切割線處截斷，得到被分離（被分割）的多個半導體裝置。
在此，例如，如圖18所示，較佳為以與絕緣體283和絕緣體214接觸的區域重疊於切割線的方式進行設計。也就是說，在與設置在包括多個電晶體200的記憶單元的邊緣的成為切割線的區域附近，在絕緣體282、絕緣體280、絕緣體275、絕緣體222及絕緣體216中設置開口。
也就是說，在設置於絕緣體282、絕緣體280、絕緣體275、絕緣體222及絕緣體216的開口中，絕緣體214與絕緣體283接觸。
此外，例如，也可以在絕緣體282、絕緣體280、絕緣體275、絕緣體222、絕緣體216及絕緣體214中形成開口。藉由採用這種結構，在設置於絕緣體282、絕緣體280、絕緣體275、絕緣體222、絕緣體216及絕緣體214的開口中，絕緣體212與絕緣體283接觸。此時，也可以使用相同材料及相同方法形成絕緣體212及絕緣體283。藉由使用相同的材料及相同的方法形成絕緣體212和絕緣體283，可以提高緊密性。例如，較佳為使用氮化矽。
藉由採用該結構，可以由絕緣體212、絕緣體214、絕緣體282及絕緣體283包圍電晶體200。絕緣體212、絕緣體214、絕緣體282和絕緣體283中的至少一個由於具有抑制氧、氫及水的擴散的功能，所以即使將基板按每個形成有本實施方式所示的半導體元件的電路區域分割而加工為多個晶片，也可以防止從截斷的基板的側面方向混入氫或水等雜質且該雜質擴散到電晶體200。
此外，藉由採用該結構，可以防止絕緣體280及絕緣體224中的過量氧擴散到外部。因此，絕緣體280及絕緣體224中的過量氧高效地被供應到電晶體200中的形成通道的氧化物中。由於該氧，而可以減少電晶體200中的形成通道的氧化物的氧空位。由此，可以使電晶體200中的形成通道的氧化物成為缺陷態密度低且具有穩定的特性的氧化物半導體。也就是說，可以在抑制電晶體200的電特性變動的同時提高可靠性。
＜記憶體裝置的變形例子1＞ 在圖18所示的記憶體裝置中以嵌入絕緣體285及絕緣體280等的方式形成電容器100，但本發明不侷限於此。如圖19所示，也可以採用平面型電容器100設置在絕緣體285上的結構。
電容器100包括導電體110、覆蓋導電體110的絕緣體130以及覆蓋絕緣體130的導電體120（導電體120a及導電體120b）。在此，絕緣體130較佳為覆蓋導電體110的頂面及側面以使導電體110和導電體120分隔。導電體110、絕緣體130及導電體120的詳細內容可以參照[記憶體裝置的結構例子]及上述實施方式的記載。
導電體110形成在與導電體112相同的層上，與導電體240的頂面接觸。導電體110藉由導電體240與電晶體200的源極和汲極中的一個電連接。
此外，較佳的是，以覆蓋導電體120、絕緣體130及導電體112的方式設置絕緣體155。絕緣體155較佳為使用可用作絕緣體214或絕緣體282等的具有俘獲且固定氫的功能的絕緣體。例如，較佳為使用氧化鋁AlO x（x是大於0的任意數）等。該AlOx較佳為具有非晶結構。上述具有非晶結構的金屬氧化物有時具有如下性質：氧原子具有懸空鍵而由該懸空鍵俘獲或固定氫。
例如，絕緣體155可以使用藉由ALD法形成的氧化鋁或藉由濺射法形成的氧化鋁膜。此外，例如，絕緣體155也可以使用藉由ALD法形成的氧化鋁及形成在其上的藉由濺射法形成的氧化鋁的疊層膜。
藉由以覆蓋電容器100的方式設置這種絕緣體155，可以俘獲且固定電容器100的絕緣體130所包含的氫而降低絕緣體130的氫濃度。由此，可以提高絕緣體130的結晶性，並提高絕緣體130的鐵電性。此外，可以減少導電體110和導電體120間的洩漏電流。注意，不侷限於此，也可以採用沒有設置絕緣體155的結構。
此外，較佳的是，與圖18所示的記憶體裝置同樣地在導電體112及導電體120上設置被用作氫阻擋絕緣膜的絕緣體152a及絕緣體152b。絕緣體152a及絕緣體152b設置在絕緣體155上。藉由設置這種絕緣體152a及絕緣體152b，可以減少絕緣體152b上的絕緣體286所包含的氫等雜質經過電容器100、導電體112及導電體240擴散到電晶體200。
此外，如圖19所示，較佳為在絕緣體285上設置被用作氫阻擋絕緣膜的絕緣體287。與絕緣體287上接觸地設置有導電體112、導電體110及絕緣體155。在此，絕緣體287可以使用與絕緣體283同樣的阻擋絕緣膜。
由於具有這種結構，因此絕緣體155與絕緣體287在不重疊於電容器100的區域中接觸。也就是說，由絕緣體155、絕緣體152a、絕緣體152b和絕緣體287密封電容器100。在此，絕緣體155、絕緣體152a、絕緣體152b和絕緣體287被用作密封膜。由此，可以抑制氫從絕緣體152b及絕緣體287的外部擴散到電容器100，並可以俘獲和固定絕緣體152b及絕緣體287內部的氫，由此降低電容器100的絕緣體130的氫濃度。因此，可以提高絕緣體130的鐵電性。
注意，在不使用絕緣體155的情況下，絕緣體287與絕緣體152a在不重疊於電容器100的區域中接觸，由絕緣體152a、絕緣體152b和絕緣體287密封電容器100。
此外，如圖19所示，電晶體200也由被用作氫阻擋絕緣膜的絕緣體283、絕緣體214和絕緣體212密封。由此，可以氫從絕緣體283及絕緣體212的外部擴散到電晶體200而降低電晶體200所包括的氧化物半導體膜的氫濃度。因此，可以提高電晶體200的電特性及可靠性。
雖然在圖19所示的記憶體裝置中電晶體200與電容器100電連接，但是本發明不侷限於此。如圖20A所示，電晶體200與電容器100也可以不電連接。在此，在圖20A所示的記憶體裝置中，絕緣體212上的電晶體200及電容器100具有與圖19所示的記憶體裝置相同的結構。絕緣體212下的結構既可與圖19所示的記憶體裝置相同又可為以與絕緣體212的底面接觸的方式設置基板311的結構。
此外，如圖20A所示，可以在絕緣體286、絕緣體152b、絕緣體152a以及絕緣體155中形成開口，並以嵌入該開口的方式設置導電體288及絕緣體289。導電體288及絕緣體289分別具有與導電體240及絕緣體241相同的結構。在此，電晶體200的源極及汲極中的一個藉由導電體288電連接於佈線1003，電晶體200的源極及汲極中的另一個藉由導電體288電連接於佈線1008。此外，電容器100的一個電極（導電體120）藉由導電體288電連接於佈線1005。此外，電容器100的另一個電極（導電體110）藉由導電體240、形成在與導電體205相同的層中的導電體255、導電體112以及導電體288電連接於佈線1009。
此外，如圖20A所示，電晶體200及電容器100也可以具有分別被密封膜密封的結構。在圖20A所示的記憶體裝置中，電晶體200被絕緣體283、絕緣體214以及絕緣體212密封。此外，如圖20A所示，被用作與電容器100連接的佈線或插頭的導電體240及導電體255與電晶體200也可以分別被密封。在此情況下，絕緣體283與絕緣體214接觸的區域形成在電晶體200與導電體240及導電體255之間。
此外，雖然圖20A示出在電晶體200與電容器100之間設置絕緣體285及絕緣體287的結構，但是本發明不侷限於此。例如，如圖20B所示，可以具有導電體112、導電體110以及絕緣體155的底面與絕緣體283接觸的結構，而不設置絕緣體285及絕緣體287。在此情況下，電容器100被絕緣體152a、絕緣體152b、絕緣體155以及絕緣體283密封。由此，不需要設置絕緣體285及絕緣體287，從而可以提高記憶體裝置的生產率。
圖21A是圖20A所示的電容器100的放大圖。如圖21A所示，電容器100與圖19所示的電容器100同樣被絕緣體287、絕緣體152a、絕緣體152b以及絕緣體155密封。在此，絕緣體155、絕緣體152a、絕緣體152b以及絕緣體287被用作密封膜。由此，可以抑制氫從絕緣體152b及絕緣體287的外部擴散到電容器100，俘獲和固定絕緣體152b及絕緣體287內部的氫，由此降低電容器100的絕緣體130的氫濃度。因此，可以提高絕緣體130的鐵電性。
此外，在圖21A所示的電容器100中，絕緣體130與絕緣體287的頂面、導電體110的頂面及側面接觸，但是本發明不侷限於此。如圖21B所示，可以在絕緣體130與絕緣體287及導電體110之間設置絕緣體115a。也就是說，絕緣體130與絕緣體115a的頂面接觸，絕緣體287及導電體110與絕緣體115a的底面接觸。在此，作為絕緣體115a，可以使用上述實施方式中的圖1C2等所示的絕緣體115a。此外，絕緣體115a的厚度可以為0.2nm以上且2nm以下，較佳為0.5nm以上且1nm以下。藉由採用這種結構，可以將圖21B所示的電容器100用作圖1C1及圖1C2所示的連接電容器與二極體的FTJ。
此外，在圖21A所示的電容器100中，絕緣體130與導電體120的底面接觸，但是本發明不侷限於此。如圖21C所示，可以在絕緣體130與導電體120之間設置絕緣體115b。也就是說，絕緣體130與絕緣體115b的底面接觸，導電體120與絕緣體115b的頂面接觸。在此，作為絕緣體115b，可以使用上述實施方式中的圖1C3等所示的絕緣體115b。此外，絕緣體115b的厚度可以為0.2nm以上且2nm以下，較佳為0.5nm以上且1nm以下。藉由採用這種結構，可以將圖21C所示的電容器100用作圖1C1及圖1C3所示的連接電容器與二極體的FTJ。
此外，圖22A所示，電容器100有時在絕緣體130中形成多晶區域。在圖22A中，示出在導電體110的側端部的上側形成多晶區域131a及多晶區域131b的例子。圖22A所示的絕緣體130沿由導電體110形成的被形成面的步階形成，有時在該步階的頂部附近形成多晶區域131a及多晶區域131b。多晶區域131a及多晶區域131b為形成有多個圖4B所示的晶粒或晶界的區域。例如，在絕緣體130中，多晶區域131a及多晶區域131b包含比與導電體110的平坦性高的頂面接觸的區域（可以說是夾在多晶區域131a與多晶區域131b之間的區域）多的晶粒。反過來說，在絕緣體130中，夾在多晶區域131a與多晶區域131b之間的區域包含比多晶區域131a及多晶區域131b多的圖3所示的單晶。
此外，在圖22A所示的電容器100中，以與絕緣體152a的底面接觸的方式設置絕緣體155，但是本發明不侷限於此。例如，如圖22B所示，絕緣體152a的底面可以與絕緣體287的頂面、絕緣體130的側面、導電體120的側面以及導電體120的頂面接觸，而不設置絕緣體155。
此外，在圖22A等中，絕緣體130及導電體120覆蓋導電體110的側面，但是本發明不侷限於此。如圖22C所示，可以具有絕緣體130的側面及導電體120的側面位於導電體110的側面的內側的結構。在此情況下，在俯視時，絕緣體130及導電體120的外緣位於導電體110的外緣的內側。
在上述結構中，絕緣體130及導電體120不形成在由導電體110形成的被形成面的步階附近，由此圖22A所示的多晶區域131a及多晶區域131b不形成在圖22C所示的絕緣體130中。因此，圖22C所示的絕緣體130的整體與導電體110的平坦性高的頂面接觸，並包含多個圖3所示的單晶。由此，圖22C的絕緣體130有時可以具有圖4A所示的多個結晶的層在c軸方向上層疊的結構來增加極化。如此，可以使圖22C所示的絕緣體130具有良好的鐵電性，可以將電容器100用作鐵電體器件。
此外，如圖22C所示，絕緣體155的側面也可以位於導電體110的側面的內側。此時，絕緣體130、導電體120以及絕緣體155的側面較佳為對齊。此外，絕緣體152a覆蓋導電體110、絕緣體130、導電體120以及絕緣體155而設置。絕緣體152b設置在絕緣體152a上。
此外，在圖22C中，與圖20A同樣，在絕緣體152b上設置有絕緣體286，並且在絕緣體155、絕緣體152a、絕緣體152b以及絕緣體286中形成有到達導電體120的開口。與圖20A同樣，在該開口中配置有導電體288及絕緣體289。
雖然在圖20A中未示出，但是在圖22C中，在導電體288上設置有與其接觸的導電體162，在導電體162上設置有絕緣體166，以覆蓋導電體162及絕緣體166的方式設置有絕緣體168a，並且在絕緣體168a上設置有絕緣體168b。在圖22C中，示出電容器100、導電體288以及導電體162等位於同一剖面上的結構，但是本發明不侷限於此。導電體162與導電體120之間的接觸有時形成在另一部分，該部分不同於電容器100與導電體162的重疊部分。
導電體162是用作佈線的導電體，也可以與圖20A所示的導電體288同樣與佈線1005電連接。導電體162可以使用可用於導電體112的導電材料。
絕緣體166可以使用與絕緣體155相同的絕緣體，絕緣體168a可以使用與絕緣體152a相同的絕緣體，並且絕緣體168b可以使用與絕緣體152b相同的絕緣體。藉由採用這種結構，可以使用被用作氫障壁膜的絕緣體168a及絕緣體152b夾持絕緣體286、導電體288以及導電體162。再者，在被夾在絕緣體168a與絕緣體152b之間的區域中配置具有俘獲和固定氫的功能的絕緣體166。由此，可以抑制氫從絕緣體168b及絕緣體152a的外部擴散，可以俘獲和固定絕緣體168b及絕緣體152a內部的氫，由此可以降低絕緣體286、導電體288以及導電體162等的氫濃度。如此，藉由降低絕緣體286、導電體288以及導電體162等的氫濃度，可以減少擴散到絕緣體130的氫，由此可以提高絕緣體130的鐵電性。
其次，參照圖23A至圖23B說明圖22C所示的結構的製造方法。關於器件及製程的詳細內容等可以參照上述實施方式的記載等。
首先，在絕緣體287上形成導電體110。導電體110可以藉由使用濺射法、CVD法、MBE法、PLD法、ALD法等形成。例如，導電體110可以使用氮化鈦。在此，較佳為對導電體110的頂面進行CMP処理等，以提高導電體110的平坦性。例如，導電體110的頂面的粗糙度在表示為算術平均表面粗糙度（Ra）或均方根面粗糙度（RMS：Root Mean Square）時可以為2nm以下，較佳為1nm以下，更佳為0.8nm以下，進一步較佳為0.5nm以下，更進一步較佳為0.4nm以下，還進一步較佳為0.2nm以下。如此，藉由提高導電體110的頂面的平坦性，可以提高在後續製程中形成的絕緣體130的結晶性。
其次，使用光微影法等形成導電體110的圖案（參照圖23A）。在此，較佳為以導電體110覆蓋導電體288的方式形成圖案。
其次，以覆蓋導電體110的方式形成絕緣體130（參照圖23A）。絕緣體130可以藉由使用濺射法、CVD法、ALD法等形成。例如，藉由使用熱ALD法形成絕緣體130。例如，絕緣體130可以使用HfZrO x。在此，較佳為使用不包含碳化氫的材料作為前驅物。藉由使用這種前驅物，可以減少絕緣體130中的氫、碳、碳化氫等。例如，前驅物可以使用HfCl 4及/或ZrCl 4。此外，在使用熱ALD法形成絕緣體130的情況下，可以使用H 2O或O 3作為氧化劑。
此外，在前驅物包含氯的情況下，較佳為儘量減少包含在絕緣體130中的氯。例如，藉由將進行熱ALD時的基板溫度設定為400℃以上，可以減少包含在絕緣體130中的氯。此外，在按照圖7A所示的成膜序列形成膜的情況下，較佳為延長氧化劑H 2O的引入時間。由此，可以充分分離鍵合於被形成面的氯，來充分降低包含在絕緣體130中的氯濃度。
在此，如圖23A所示，在絕緣體130中，有時在導電體110的側端部的上側形成多晶區域131a及多晶區域131b。
其次，在絕緣體130上形成導電體120a（參照圖23A）。導電體120a可以藉由使用濺射法、CVD法、MBE法、PLD法、ALD法等形成。例如，作為導電體110可以使用利用ALD法或濺射法形成的氮化鈦。
其次，在導電體120a上形成導電體120b（參照圖23A）。導電體120b可以藉由使用濺射法、CVD法、MBE法、PLD法、ALD法等形成。例如，作為導電體110可以使用利用金屬CVD法形成的鎢。此外，不一定需要形成導電體120b，例如，導電體120也可以具有只由導電體120a構成的單層結構。
再者，在形成導電體120之後，較佳為進行熱処理。作為該熱處理，例如，可以在基板溫度為300℃以上，較佳為325℃以上，更佳為350℃以上的情況下進行成膜。此外，例如，可以在基板溫度為600℃以下，較佳為500℃以下，更佳為450℃以下的情況下進行成膜。例如，基板溫度可以為500℃左右。例如，熱處理可以進行約30秒以上且120秒以下。該熱處理可以在包含氧氣體、氮氣體以及惰性氣體中的一個以上的氛圍下進行。
藉由進行上述熱処理，可以促進絕緣體130的結晶化，提高結晶性。換言之，可以增大包含在絕緣體130中的單晶區域。此外，當在形成導電體120時使用如熱ALD法等進行基板加熱的成膜方法的情況下，即使不進行上述熱處理，有時也可以充分使絕緣體130結晶化。
其次，在導電體120b上形成絕緣體155（參照圖23B）。絕緣體155可以藉由使用濺射法、CVD法、MBE法、PLD法、ALD法等形成。絕緣體155較佳為使用可用作絕緣體214或絕緣體282等的具有俘獲且固定氫的功能的絕緣體。例如，作為絕緣體155可以使用利用ALD法或濺射法形成的氧化鋁。例如，絕緣體155的厚度可以為20nm以上且40nm以下左右。
藉由在導電體120上設置上述絕緣體155，可以俘獲且固定電容器100的絕緣體130所包含的氫而降低絕緣體130的氫濃度。由此，可以提高絕緣體130的結晶性，並提高絕緣體130的鐵電性。
其次，使用光微影法形成絕緣體130、導電體120a、導電體120b以及絕緣體155的圖案（參照圖23C）。由此，絕緣體130、導電體120a、導電體120b以及絕緣體155的側面位於導電體110的側面的內側。由此，可以去除形成在絕緣體130中的多晶區域131a及多晶區域131b，來形成包含多個單晶且結晶性高的絕緣體130。
其次，以覆蓋絕緣體287、導電體110、絕緣體130、導電體120以及絕緣體155的方式形成絕緣體152a，並在絕緣體152a上形成絕緣體152b（參照圖23D）。作為絕緣體152a及絕緣體152b，使用可用於上述絕緣體283等的阻擋絕緣膜即可。藉由設置這種絕緣體152a及絕緣體152b，可以抑制絕緣體286等所包括的氫等雜質擴散到電容器100的絕緣體130。在此，絕緣體152a的厚度例如可以為10nm以上且40nm以下左右。此外，絕緣體152b的厚度例如可以為3nm以上且10nm以下左右。
絕緣體152a利用濺射法形成即可。例如，作為絕緣體152a可以使用利用濺射法形成的氮化矽。因為濺射法不需要作為沉積氣體使用包含氫的分子，所以可以降低絕緣體152a的氫濃度。如此，與導電體112及絕緣體285接觸的絕緣體152a的氫濃度得到降低，由此可以抑制氫從絕緣體152a擴散到導電體112及絕緣體285。
絕緣體152b較佳為利用ALD法形成，尤其較佳為利用PEALD法形成。例如，作為絕緣體152b可以使用利用PEALD法形成的氮化矽。由此，可以以高覆蓋性形成絕緣體152b，所以即使因基底的凹凸而在絕緣體152a中形成針孔或斷開等，也藉由由絕緣體152b覆蓋它們可以減少氫擴散到導電體112及絕緣體285。
藉由如上所述那樣形成絕緣體152a及絕緣體152b，可以使用絕緣體155、絕緣體152a、絕緣體152b以及絕緣體287密封電容器100。
然後，在絕緣體152b上形成絕緣體286（參照圖23D）。藉由在絕緣體286、絕緣體152b、絕緣體152a以及絕緣體155中形成到達導電體120的開口，在該開口中形成導電體288及絕緣體289（參照圖22C）。
其次，使用與導電體110相同的方法在導電體288上形成導電體162，使用與絕緣體155相同的方法在導電體162上形成絕緣體166（參照圖22C）。使用與絕緣體152a相同的方法形成覆蓋絕緣體286、導電體162以及絕緣體166的絕緣體168a，並且使用與絕緣體152b相同的方法在絕緣體168a上形成絕緣體168b（參照圖22C）。
較佳為在形成絕緣體168b之後進行熱処理。作為該熱處理，例如，可以在基板溫度為300℃以上，較佳為325℃以上，更佳為350℃以上的情況下進行成膜。此外，例如，可以在基板溫度為600℃以下，較佳為500℃以下，更佳為450℃以下的情況下進行成膜。例如，基板溫度可以為400℃左右。例如，熱處理可以進行約1小時以上且10小時以下。該熱處理可以在包含氧氣體、氮氣體以及惰性氣體中的一個以上的氛圍下進行。此外，上述熱處理不侷限於在形成絕緣體168b後進行，只要在形成絕緣體152b之後就可以適當地進行。
藉由進行上述熱處理，可以抑制氫從絕緣體152b及絕緣體287的外部擴散到電容器100，俘獲和固定絕緣體152b及絕緣體287內部的氫，由此降低電容器100的絕緣體130的氫濃度。因此，可以提高絕緣體130的鐵電性。
再者，在被夾在絕緣體168a與絕緣體152b之間的區域中配置具有俘獲和固定氫的功能的絕緣體166。由此，可以在上述熱處理中抑制氫從絕緣體168b及絕緣體152a的外部擴散，同時，可以俘獲和固定絕緣體168b及絕緣體152a內部的氫，由此可以降低絕緣體286、導電體288以及導電體162等的氫濃度。
雖然在上述圖20A所示的記憶體裝置中電晶體200與電容器100不電連接，但是本發明不侷限於此。圖20A所示的結構中的與電晶體200電連接的佈線1003、佈線1004、佈線1006以及佈線1008中的任一個或多個可以電連接於與電容器100電連接的佈線1005及佈線1009中的一個或兩個。此外，上述圖20A至圖22C所示的記憶體裝置的有關記載的一部或全部也可以援用於圖18、圖19、圖24至圖27等所示的裝置。
＜記憶體裝置的變形例子2＞ 在圖19所示的記憶體裝置中，電晶體200及電容器100各自被氫阻擋絕緣膜密封，但本發明不侷限於此。如圖24所示，也可以採用由氫阻擋絕緣膜（絕緣體212、絕緣體152a及絕緣體152b）將電晶體200及電容器100密封在一起的結構。
在圖24所示的記憶體裝置中，絕緣體214、絕緣體216、絕緣體222、絕緣體275、絕緣體280、絕緣體282、絕緣體283、絕緣體285及絕緣體155中形成有到達絕緣體212的開口。沿著該開口的側面及底面形成有絕緣體155上的絕緣體152a及絕緣體152b。絕緣體152a在該開口的底面與絕緣體212的頂面接觸。
藉由採用這種結構，可以由絕緣體212、絕緣體152a及絕緣體152b將電晶體200及電容器100密封在一起。由此，可以抑制氫從絕緣體212及絕緣體152b的外部擴散到電容器100及電晶體200而降低電容器100的絕緣體130以及電晶體200的氧化物半導體膜的氫濃度。因此，可以提高絕緣體130的鐵電性並提高電晶體200的電特性及可靠性。
＜記憶體裝置的變形例子3＞ 在圖24所示的記憶體裝置中，電晶體200上設置有電容器100，但本發明不侷限於此。如圖25所示，也可以採用在與電晶體200相同的層中設置電容器100的結構。
如圖25所示，被用作電容器100的下電極的導電體110較佳為由與被用作電晶體200的背閘極的導電體205相同的層的導電體形成。在導電體110上配置絕緣體130，在絕緣體130上配置導電體120（導電體120a及導電體120b）。在此，絕緣體130較佳為覆蓋導電體110的頂面以使導電體110和導電體120分隔。絕緣體130及導電體120採用與圖19等所示的結構同樣的結構即可，其詳細內容可以參照[記憶體裝置的結構例子]及上述實施方式等的記載。以覆蓋絕緣體130及導電體120的方式配置絕緣體222。
以與導電體120b的頂面接觸的方式設置有導電體240，以與該導電體240的頂面接觸的方式設置有導電體112。該導電體112與電連接到電晶體200的源極和汲極中的一個的導電體240接觸。也就是說，被用作圖25所示的電容器100的上電極的導電體120與電晶體200的源極和汲極中的一個電連接。此外，被用作電容器100的下電極的導電體110與佈線1005電連接。
此外，與圖24所示的記憶體裝置同樣，可以由絕緣體212、絕緣體152a及絕緣體152b將電晶體200及電容器100密封在一起。由此，可以抑制氫從絕緣體212及絕緣體152b的外部擴散到電容器100及電晶體200而降低電容器100的絕緣體130以及電晶體200的氧化物半導體膜的氫濃度。因此，可以提高絕緣體130的鐵電性並提高電晶體200的電特性及可靠性。
＜記憶體裝置的變形例子4＞ 圖19等所示的記憶體裝置具有在電晶體300上設置電晶體200並將電容器100連接到電晶體200的結構，但本發明不侷限於此。如圖26A所示，也可以採用不設置電晶體200並將電容器100連接到電晶體300的結構。
如圖26A所示，絕緣體320、絕緣體322及絕緣體287中形成有到達電晶體300的低電阻區域314a的開口，以嵌入該開口的方式形成有導電體357。導電體357可以使用與導電體328等同樣的導電體。導電體357的頂面與電容器100的導電體110的底面接觸。如此，被用作電容器100的下電極的導電體110與被用作電晶體300的源極和汲極中的一個的低電阻區域314a藉由導電體357連接。注意，電晶體300、電容器100及包括它們的層的結構與圖19所示的結構同樣，可以參照關於圖19所示的結構的記載。
此外，與圖19所示的記憶體裝置同樣，在圖26A所示的記憶體裝置中可以由絕緣體287、絕緣體152a及絕緣體152b密封電容器100。由此，可以抑制氫從絕緣體287及絕緣體152b的外部擴散到電容器100而降低電容器100的絕緣體130的氧化物半導體膜的氫濃度。因此，可以提高絕緣體130的鐵電性。
此外，在圖26A所示的結構中，藉由導電體357直接連接電晶體300的低電阻區域314a與電容器100的導電體110，但本發明不侷限於此。電容器100與電晶體300間可以設置有圖19等所示的多個佈線層。例如，如圖26B所示，也可以在電晶體300上形成導電體328，在導電體328上形成導電體330，在導電體330上形成導電體356，並且在導電體356上形成導電體357。電晶體300的低電阻區域314a與電容器100的導電體110藉由導電體328、導電體330、導電體356及導電體357電連接。注意，導電體328、導電體330、導電體356及包括它們的佈線層可以參照[記憶體裝置的結構例子]的記載。
＜電晶體的變形例子＞ 圖19等示出電晶體200與包含可具有鐵電性的材料的電容器100連接的結構，但本發明不侷限於此。例如，也可以採用作為電晶體200及設置在其周圍的絕緣體使用可具有鐵電性的材料的結構。參照圖27A至圖27C說明這種結構的電晶體。圖27A至圖27C所示的電晶體200設置有導電體240a、導電體240b、導電體246a、導電體246b、絕緣體241a及絕緣體241b而代替圖11所示的電晶體200中的電容器100。
圖27A所示的電晶體200使用絕緣體130a代替絕緣體222。絕緣體130a可以使用與絕緣體130同樣的可具有鐵電性的材料。也就是說，在圖27A所示的電晶體200中，第二閘極絕緣體使用可具有鐵電性的材料。
圖27B所示的電晶體200使用絕緣體130b代替絕緣體252、絕緣體250及絕緣體254。絕緣體130b可以使用與絕緣體130同樣的可具有鐵電性的材料。也就是說，在圖27B所示的電晶體200中，第一閘極絕緣體使用可具有鐵電性的材料。藉由採用這種結構，可以將圖27B所示的電晶體200用作圖1B1所示的FeFET。注意，在圖27B中第一閘極絕緣體都是鐵電材料，但本發明不侷限於此。例如，也可以採用圖12B所示的絕緣體252、絕緣體250a、絕緣體250b和絕緣體254中的一個或多個使用可具有鐵電性的材料的結構。
在圖27C所示的電晶體200中，導電體260上設置有絕緣體130c，絕緣體130c上設置有導電體262。絕緣體130c可以使用與絕緣體130同樣的可具有鐵電性的材料。此外，導電體262可以使用可用於導電體260的導電材料。以覆蓋絕緣體130c及導電體262的方式設置有絕緣體282。也可以看作，在圖27C所示的半導體裝置中電晶體200的閘極電極上設置有鐵電電容器的一個端子。
雖然以上示出電晶體200的例子，但是本發明不侷限於此。例如，也可以在圖26所示的電晶體300中使用與圖27A至圖27C所示的電晶體200同樣的可具有鐵電性的材料。例如，藉由使用矽基板作為電晶體300的基板311，可以將Si電晶體用作FeFET。
以上，本實施方式所示的結構、方法等的至少一部分可以與本說明書所記載的其他實施方式及其他實施例等適當地組合而實施。
實施方式4 在本實施方式中，參照圖28A及圖28B對根據本發明的一個實施方式的使用將氧化物用於半導體的電晶體（以下有時稱為OS電晶體）及鐵電電容器的記憶體裝置進行說明。根據本實施方式的裝置是至少包括電容器和控制該電容器的充放電的OS電晶體的記憶體裝置。根據本實施方式的裝置被用作使用鐵電電容器的1電晶體1電容器型鐵電記憶體。
＜記憶體裝置的結構例子＞ 圖28A示出記憶體裝置的結構的一個例子。記憶體裝置1400包括週邊電路1411及記憶單元陣列1470。週邊電路1411包括行電路1420、列電路1430、輸出電路1440及控制邏輯電路1460。
列電路1430例如包括列解碼器、位元線驅動電路、預充電電路、感測放大器及寫入電路等。預充電電路具有對佈線進行預充電的功能。感測放大器具有放大從記憶單元讀出的資料信號的功能。注意，上述佈線是連接到記憶單元陣列1470所包括的記憶單元的佈線，下面描述其詳細內容。被放大的資料信號作為資料信號RDATA藉由輸出電路1440輸出到記憶體裝置1400的外部。此外，行電路1420例如包括行解碼器、字線驅動電路等，並可以選擇要存取的行。
對記憶體裝置1400從外部供應作為電源電壓的低電源電壓（VSS）、週邊電路1411用高電源電壓（VDD）及記憶單元陣列1470用高電源電壓（VIL）。此外，對記憶體裝置1400從外部輸入控制信號（CE、WE、RE）、位址信號ADDR及資料信號WDATA。位址信號ADDR被輸入到行解碼器及列解碼器，資料信號WDATA被輸入到寫入電路。
控制邏輯電路1460對從外部輸入的控制信號（CE、WE、RE）進行處理來生成行解碼器及列解碼器的控制信號。控制信號CE是晶片賦能信號，控制信號WE是寫入賦能信號，並且控制信號RE是讀出賦能信號。控制邏輯電路1460所處理的信號不侷限於此，根據需要而輸入其他控制信號即可。
記憶單元陣列1470包括配置為行列狀的多個記憶單元MC及多個佈線。注意，連接記憶單元陣列1470和行電路1420的佈線的個數取決於記憶單元MC的結構、包括在一個列中的記憶單元MC的個數等。此外，連接記憶單元陣列1470和列電路1430的佈線的個數取決於記憶單元MC的結構、包括在一個行中的記憶單元MC的個數等。
此外，雖然在圖28A中示出在同一平面上形成週邊電路1411和記憶單元陣列1470的例子，但是本實施方式不侷限於此。例如，如圖28B所示，也可以以重疊於週邊電路1411的一部分上的方式設置記憶單元陣列1470。例如，也可以採用以重疊於記憶單元陣列1470下的方式設置感測放大器的結構。
注意，本實施方式所示的週邊電路1411及記憶單元陣列1470等的結構不侷限於上述結構。此外，也可以根據需要改變、去除或追加這些電路及連接到該電路的佈線、電路元件等的配置或功能。本發明的一個實施方式的記憶體裝置能夠長期間保持資料且其工作速度快。
＜記憶單元的結構例子＞ 圖29A的電路圖示出上述記憶單元MC的結構例子。記憶單元MC包括電晶體Tr及電容器Fe。在此，作為記憶單元MC可以使用上述實施方式所示的包括電晶體200及電容器100的半導體裝置等。此時，電晶體Tr及電容器Fe分別對應於電晶體200及電容器100。電晶體Tr除了閘極之外還可以包括背閘極，也可以不包括背閘極。此外，圖29A中的電晶體Tr為n通道型電晶體，但也可以為p通道型電晶體。
電晶體Tr的源極和汲極中的一個與佈線BL電連接。電晶體Tr的源極和汲極中的另一個與電容器Fe的一個電極電連接。電晶體Tr的閘極與佈線WL電連接。電容器Fe的另一個電極與佈線PL電連接。
佈線WL被用作字線，藉由控制佈線WL的電位可以控制電晶體Tr的開啟/關閉。例如，可以藉由使佈線WL的電位成為高電位來使電晶體Tr成為開啟狀態，可以藉由使佈線WL的電位成為低電位來使電晶體Tr成為關閉狀態。佈線WL與行電路1420所包括的字線驅動電路電連接，可以藉由字線驅動電路控制佈線WL的電位。
佈線BL被用作位元線，在電晶體Tr處於開啟狀態時對應於佈線BL的電位的電位被供應到電容器Fe的一個電極。佈線BL與列電路1430的位元線驅動電路電連接。位元線驅動電路具有生成寫入到記憶單元MC的資料的功能。此外，位元線驅動電路具有讀出從記憶單元MC輸出的資料的功能。明確而言，位元線驅動電路設置有感測放大器，可以使用感測放大器讀出從記憶單元MC輸出的資料。
佈線PL被用作板線，佈線PL的電位可以為電容器Fe的另一個電極的電位。
電晶體Tr較佳為使用OS電晶體。OS電晶體具有高耐壓特性。因此，藉由電晶體Tr使用OS電晶體，即使使電晶體Tr微型化也可以向電晶體Tr施加高電壓。藉由使電晶體Tr微型化，可以減小記憶單元MC的佔有面積。例如，圖29A所示的一個記憶單元MC的佔有面積可以為一個SRAM單元的佔有面積的1/3至1/6。因此，可以以高密度配置記憶單元MC。由此，可以使根據本發明的一個實施方式的記憶體裝置成為記憶容量大的記憶體裝置。
電容器Fe在兩個電極之間包括可具有鐵電性的材料作為介電層。以下將電容器Fe所包括的介電層稱為鐵電層。
作為可具有鐵電性的材料使用可用於上述絕緣體130的材料即可。尤其是，可具有鐵電性的材料較佳為包含氧化鉿的材料或者包含氧化鉿及氧化鋯的材料，因為該材料即使被加工為幾nm的薄膜也可具有鐵電性。藉由採用可以使其薄膜化的鐵電層，可以實現與微型化了的電晶體組合的記憶體裝置。
鐵電層具有滯後特性。圖29B1是示出該滯後特性的一個例子的圖表。在圖29B1中，橫軸表示施加到鐵電層的電壓。該電壓例如可以為電容器Fe的一個電極的電位與電容器Fe的另一個電極的電位之差。
此外，在圖29B1中，縱軸表示鐵電層的極化量，在極化量為正值時表示負電荷偏於電容器Fe的一個電極一側且正電荷偏於電容器Fe的另一個電極一側。另一方面，在極化量為負值時表示負電荷偏於電容器Fe的另一個電極一側且正電荷偏於電容器Fe的一個電極一側。
此外，圖29B1的圖表的橫軸所示的電壓也可以為電容器Fe的另一個電極的電位與電容器Fe的一個電極的電位之差。此外，圖29B1的圖表的縱軸所示的極化量（或極化）也可以在負電荷偏於電容器Fe的另一個電極一側且正電荷偏於電容器Fe的一個電極一側時為正值，並且在負電荷偏於電容器Fe的一個電極一側且正電荷偏於電容器Fe的另一個電極一側時為負值。
如圖29B1所示，鐵電層的滯後特性可以以曲線51及曲線52表示。將曲線51和曲線52的交點的電壓作為VSP及-VSP。可以說，VSP和-VSP的極性不同。
當在對鐵電層施加-VSP以下的電壓之後提高施加到鐵電層的電壓時，鐵電層極化量根據曲線51增加。另一方面，當對鐵電層施加VSP以上的電壓之後降低施加到鐵電層的電壓時，鐵電層的極化量根據曲線52減少。因此，VSP及-VSP可以說是飽和極化電壓。注意，有時例如將VSP稱為第一飽和極化電壓並將-VSP稱為第二飽和極化電壓。此外，在圖29B1中第一飽和極化電壓的絕對值和第二飽和極化電壓的絕對值相等，但也可以不相等。
在此，將當在鐵電層的極化量根據曲線51變化的情況下鐵電層的極化量為“0”時施加到鐵電層的電壓作為Vc。此外，將當在鐵電層的極化量根據曲線52變化的情況下鐵電層的極化量為“0”時施加到鐵電層的電壓作為Vc。Vc及-Vc可以說是矯頑電壓。Vc的值及-Vc的值可以說是-VSP和VSP間的值。注意，有時例如將Vc稱為第一矯頑電壓並將-Vc稱為第二矯頑電壓。此外，在圖29B1中第一矯頑電壓的絕對值和第二矯頑電壓的絕對值相等，但也可以不相等。
如上所述那樣，施加到電容器Fe所包括的鐵電層的電壓可以以電容器Fe的一個電極的電位和電容器Fe的另一個電極的電位之差表示。此外，如上所述那樣，電容器Fe的另一個電極與佈線PL電連接。因此，藉由控制佈線PL的電位，可以控制施加到電容器Fe所包括的鐵電層的電壓。此外，圖29B2是示出呈現理想的鐵電體層的極化量的滯後特性的一個例子的圖表。圖29B2所示的直線52i及直線51i表示理想的鐵電體層的極化量。為了得到圖29B2所示的滯後特性，提高鐵電材料的結晶性，去除鐵電材料中及該材料附近的洩漏成分，以及降低鐵電材料的雜質濃度等即可。本發明的一個實施方式的金屬氧化物膜被高度純化，由此可以被期待接近圖29B2所示的呈現理想的鐵電體層的極化量的滯後特性的一個例子。
＜記憶單元的驅動方法的一個例子＞ 以下說明圖29A所示的記憶單元MC的驅動方法的一個例子。在以下說明中，施加到電容器Fe的鐵電層的電壓表示電容器Fe的一個電極的電位和電容器Fe的另一個電極（佈線PL）的電位之差。此外，電晶體Tr為n通道型電晶體。
圖29C是示出圖29A所示的記憶單元MC的驅動方法的一個例子的時序圖。圖29C示出向記憶單元MC寫入2值的數位資料並將其讀出的例子。明確而言，圖29C示出如下例子：在時刻T01至時刻T02向記憶單元MC寫入資料“1”，在時刻T03至時刻T05進行讀出及改寫，在時刻T11至時刻T13進行讀出並向記憶單元MC寫入資料“0”，在時刻T14至時刻T16進行讀出及改寫，並且在時刻T17至時刻T19進行讀出並向記憶單元MC寫入資料“1”。
與佈線BL電連接的感測放大器被供應Vref作為參考電位。在圖29C等所示的讀出工作中，在佈線BL的電位高於Vref時藉由位元線驅動電路讀出資料“1”。另一方面，在佈線BL的電位低於Vref時藉由位元線驅動電路讀出資料“0”。
在時刻T01至時刻T02，使佈線WL的電位成為高電位。由此，電晶體Tr成為開啟狀態。此外，使佈線BL的電位成為Vw。因為電晶體Tr為開啟狀態，所以電容器Fe的一個電極的電位成為Vw。並且，佈線PL的電位為GND。由此，施加到電容器Fe的鐵電層的電壓成為“Vw-GND”。由此，可以向記憶單元MC寫入資料“1”。因此，時刻T01至時刻T02可以說是進行寫入工作的期間。
在此，Vw較佳為VSP以上，例如較佳為相等於VSP。此外，GND例如可以為接地電位，但如果可以以滿足本發明的一個實施方式的精神的方式驅動記憶單元MC，就不需為接地電位。例如，當第一飽和極化電壓的絕對值和第二飽和極化電壓的絕對值不同且第一矯頑電壓的絕對值和第二矯頑電壓的絕對值不同時，GND可以為接地之外的電位。
在時刻T02至時刻T03，使佈線BL的電位及佈線PL的電位成為GND。由此，施加到電容器Fe的鐵電層的電壓成為0V。在時刻T01至時刻T02施加到電容器Fe的鐵電層的電壓“Vw-GND”可以為VSP以上，由此在時刻T02至時刻T03，電容器Fe的鐵電層的極化量根據圖29B1所示的曲線52變化。由此，在時刻T02至時刻T03，電容器Fe的鐵電層中不發生極化反轉。
使佈線BL的電位及佈線PL的電位成為GND，然後使佈線WL的電位成為低電位。由此，電晶體Tr成為關閉狀態。由此，寫入工作結束，資料“1”保持在記憶單元MC中。注意，如果電容器Fe的鐵電層中不發生極化反轉，亦即，施加到電容器Fe的鐵電層的電壓為第二矯頑電壓的-Vc以上，佈線BL及佈線PL的電位就可以為任意電位。
在時刻T03至時刻T04，使佈線WL的電位成為高電位。由此，電晶體Tr成為開啟狀態。此外，使佈線PL的電位成為Vw。使佈線PL的電位成為Vw，由此施加到電容器Fe的鐵電層的電壓成為“GND-Vw”。如上所述那樣，在時刻T01至時刻T02施加到電容器Fe的鐵電層的電壓為“Vw-GND”。因此，電容器Fe的鐵電層中發生極化反轉。在極化反轉中，電流流過佈線BL，而佈線BL的電位高於Vref。由此，位元線驅動電路可以讀出記憶單元MC所保持的資料“1”。因此，時刻T03至時刻T04可以說是進行讀出工作的期間。注意，雖然設想Vref高於GND且低於Vw，但例如也可以高於Vw。
因為上述讀出是破壞讀出，所以記憶單元MC所保持的資料“1”消失。於是，在時刻T04至時刻T05，使佈線BL及佈線PL的電位分別成為Vw及GND。由此，向記憶單元MC改寫資料“1”。因此，時刻T04至時刻T05可以說是進行改寫工作的期間。
在時刻T05至時刻T11，使佈線BL的電位及佈線PL的電位成為GND。然後，使佈線WL的電位成為低電位。由此，改寫工作結束，資料“1”保持在記憶單元MC中。
在時刻T11至時刻T12，使佈線WL的電位及佈線PL的電位分別成為高電位及Vw。因為記憶單元MC保持資料“1”，所以佈線BL的電位高於Vref，而記憶單元MC所保持的資料“1”被讀出。因此，時刻T11至時刻T12可以說是進行讀出工作的期間。
在時刻T12至時刻T13，使佈線BL的電位成為GND。因為電晶體Tr為開啟狀態，所以電容器Fe的一個電極的電位成為GND。此外，佈線PL的電位為Vw。由此，施加到電容器Fe的鐵電層的電壓成為“GND-Vw”。由此，可以向記憶單元MC寫入資料“0”。因此，時刻T12至時刻T13可以說是進行寫入工作的期間。
在時刻T13至時刻T14，使佈線BL的電位及佈線PL的電位成為GND。由此，施加到電容器Fe的鐵電層的電壓成為0V。在時刻T12至時刻T13施加到電容器Fe的鐵電層的電壓“GND-Vw”可以為-VSP以下，由此在時刻T13至時刻T14，電容器Fe的鐵電層的極化量根據圖29B1所示的曲線51變化。由此，在時刻T13至時刻T14，電容器Fe的鐵電層中不發生極化反轉。
使佈線BL的電位及佈線PL的電位成為GND，然後使佈線WL的電位成為低電位。由此，電晶體Tr成為關閉狀態。由此，寫入工作結束，資料“0”保持在記憶單元MC中。注意，如果電容器Fe的鐵電層中不發生極化反轉，亦即，施加到電容器Fe的鐵電層的電壓為第一矯頑電壓的Vc以下，佈線BL及佈線PL的電位就可以為任意電位。
在時刻T14至時刻T15，使佈線WL的電位成為高電位。由此，電晶體Tr成為開啟狀態。此外，使佈線PL的電位成為Vw。使佈線PL的電位成為Vw，由此施加到電容器Fe的鐵電層的電壓成為“GND-Vw”。如上所述那樣，在時刻T12至時刻T13施加到電容器Fe的鐵電層的電壓為“GND-Vw”。因此，電容器Fe的鐵電層中不發生極化反轉。因此，流過佈線BL的電流量比電容器Fe的鐵電層中發生極化反轉的情況更小。由此，佈線BL的電位的上升幅度比電容器Fe的鐵電層中發生極化反轉的情況更小，明確而言，佈線BL的電位成為Vref以下。由此，位元線驅動電路可以讀出記憶單元MC所保持的資料“0”。因此，時刻T14至時刻T15可以說是進行讀出工作的期間。
在時刻T15至時刻T16，使佈線BL的電位成為GND，佈線PL的電位為Vw。由此，向記憶單元MC改寫資料“0”。因此，時刻T15至時刻T16可以說是進行改寫工作的期間。
在時刻T16至時刻T17，使佈線BL的電位及佈線PL的電位成為GND。然後，使佈線WL的電位成為低電位。由此，改寫工作結束，資料“0”保持在記憶單元MC中。
在時刻T17至時刻T18，使佈線WL的電位及佈線PL的電位分別成為高電位及Vw。因為記憶單元MC保持資料“0”，所以佈線BL的電位低於Vref，而記憶單元MC所保持的資料“0”被讀出。因此，時刻T17至時刻T18可以說是進行讀出工作的期間。
在時刻T18至時刻T19，使佈線BL的電位成為Vw。因為電晶體Tr為開啟狀態，所以電容器Fe的一個電極的電位成為Vw。此外，佈線PL的電位為GND。由此，施加到電容器Fe的鐵電層的電壓成為“Vw-GND”。由此，可以向記憶單元MC寫入資料“1”。因此，時刻T18至時刻T19可以說是進行寫入工作的期間。
在時刻T19之後，使佈線BL的電位及佈線PL的電位成為GND。然後，使佈線WL的電位成為低電位。由此，寫入工作結束，資料“1”保持在記憶單元MC中。
本實施方式所示的結構、方法等可以與本實施方式所示的其他結構、方法、其他實施方式所示的結構、方法等適當地組合而實施。
實施方式5 在本實施方式中，說明使用上述實施方式所示的半導體裝置的記憶體裝置的應用例子。上述實施方式所示的半導體裝置例如可以應用於各種電子裝置（例如，資訊終端、電腦、智慧手機、電子書閱讀器、數位相機（也包括攝影機）、錄影再現裝置、導航系統等）的記憶體裝置。注意，在此，電腦包括平板電腦、筆記型電腦、桌上型電腦以及大型電腦諸如伺服器系統。或者，上述實施方式所示的半導體裝置應用於記憶卡（例如，SD卡）、USB記憶體、SSD（固態硬碟）等各種卸除式存放裝置。圖30A至圖30E示意性地示出卸除式存放裝置的幾個結構例子。例如，上述實施方式所示的半導體裝置加工為被封裝的記憶體晶片並用於各種記憶體裝置或卸除式記憶體。
圖30A是USB記憶體的示意圖。USB記憶體1100包括外殼1101、蓋子1102、USB連接器1103及基板1104。基板1104被容納在外殼1101中。例如，基板1104上安裝有記憶體晶片1105及控制器晶片1106。可以將上述實施方式所示的半導體裝置組裝於記憶體晶片1105等。由此，可以使USB記憶體1100的記憶容量更大。
圖30B是SD卡的外觀示意圖，圖30C是SD卡的內部結構的示意圖。SD卡1110包括外殼1111、連接器1112及基板1113。基板1113被容納在外殼1111中。例如，基板1113上安裝有記憶體晶片1114及控制器晶片1115。藉由在基板1113的背面一側也設置記憶體晶片1114，可以增大SD卡1110的容量。此外，也可以將具有無線通訊功能的無線晶片設置於基板1113。由此，藉由主機裝置與SD卡1110之間的無線通訊，可以進行記憶體晶片1114的資料的讀出及寫入。可以將上述實施方式所示的半導體裝置組裝於記憶體晶片1114等。由此，可以使SD卡1110的記憶容量更大。
圖30D是SSD的外觀示意圖，圖30E是SSD的內部結構的示意圖。SSD1150包括外殼1151、連接器1152及基板1153。基板1153被容納在外殼1151中。例如，基板1153上安裝有記憶體晶片1154、記憶體晶片1155及控制器晶片1156。記憶體晶片1155為控制器晶片1156的工作記憶體，例如，可以使用DOSRAM晶片。藉由在基板1153的背面一側也設置記憶體晶片1154，可以增大SSD1150的容量。可以將上述實施方式所示的半導體裝置組裝於記憶體晶片1154等。由此，可以使SSD1150的記憶容量更大。
以上，本實施方式所示的結構、方法等的至少一部分可以與本說明書所記載的其他實施方式及其他實施例等適當地組合而實施。
實施方式6 根據本發明的一個實施方式的半導體裝置可以應用於如CPU、GPU等處理器或晶片。藉由將上述實施方式所示的半導體裝置應用於CPU、GPU等處理器或晶片，可以使它們小型化並使記憶容量更大。圖31A至圖31H示出具有根據本發明的一個實施方式的如CPU、GPU等處理器或晶片的電子裝置的具體例子。
＜電子裝置及系統＞ 根據本發明的一個實施方式的GPU或晶片可以安裝在各種各樣的電子裝置。作為電子裝置的例子，例如除了電視機、用於桌上型或筆記本式資訊終端等的顯示器、數位看板（Digital Signage）、彈珠機等大型遊戲機等具有較大的螢幕的電子裝置以外，還可以舉出數位相機、數位攝影機、數位相框、電子書閱讀器、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。此外，藉由將根據本發明的一個實施方式的GPU或晶片設置在電子裝置中，可以使電子裝置具備人工智慧。
本發明的一個實施方式的電子裝置也可以包括天線。藉由使用天線接收信號，可以在顯示部上顯示影像、資訊等。此外，在電子裝置包括天線及二次電池時，可以將天線用於非接觸電力傳送。
本發明的一個實施方式的電子裝置也可以包括感測器（該感測器具有測定如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線）。
本發明的一個實施方式的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊（靜態影像、動態圖片、文字影像等）顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；執行各種軟體（程式）的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料的功能；等。圖31A至圖31H示出電子裝置的例子。
[資訊終端] 圖31A示出資訊終端之一的行動電話機（智慧手機）。資訊終端5100包括外殼5101及顯示部5102，作為輸入介面在顯示部5102中具備觸控面板，並且在外殼5101上設置有按鈕。
藉由將本發明的一個實施方式的晶片應用於資訊終端5100，可以執行利用人工智慧的應用程式。作為利用人工智慧的應用程式，例如，可以舉出識別會話來將該會話的內容顯示在顯示部5102上的應用程式、識別由使用者輸入到顯示部5102所具備的觸控面板的文字或圖形等來將該文字或該圖形顯示在顯示部5102上的應用程式、執行指紋、聲紋等的生物識別的應用程式等。
圖31B示出筆記本式資訊終端5200。筆記本式資訊終端5200包括資訊終端主體5201、顯示部5202及鍵盤5203。
與上述資訊終端5100同樣，藉由將本發明的一個實施方式的晶片應用於筆記本式資訊終端5200，可以執行利用人工智慧的應用程式。作為利用人工智慧的應用程式，例如，可以舉出設計支援軟體、文章校對軟體、功能表自動生成軟體等。此外，藉由使用筆記本式資訊終端5200，可以研發新穎的人工智慧。
注意，在上述例子中，圖31A及圖31B分別示出智慧手機及筆記本式資訊終端作為電子裝置的例子，但是也可以應用智慧手機及筆記本式資訊終端以外的資訊終端。作為智慧手機及筆記本式資訊終端以外的資訊終端，例如可以舉出PDA（Personal Digital Assistant：個人數位助理）、桌上型資訊終端、工作站等。
[遊戲機] 圖31C示出作為遊戲機的一個例子的可攜式遊戲機5300。可攜式遊戲機5300包括外殼5301、外殼5302、外殼5303、顯示部5304、連接部5305及操作鍵5306等。可以將外殼5302及外殼5303從外殼5301拆卸。藉由將設在外殼5301中的連接部5305安裝到其他外殼（未圖示），可以將輸出到顯示部5304的影像輸出到其他視頻顯示裝置（未圖示）。此時，外殼5302及外殼5303分別可以被用作操作部。由此，多個遊戲玩者可以同時玩遊戲。可以將上述實施方式所示的晶片嵌入到設置在外殼5301、外殼5302及外殼5303的基板的晶片等。
此外，圖31D示出遊戲機之一的固定式遊戲機5400。固定式遊戲機5400以無線或有線連接有控制器5402。
藉由將本發明的一個實施方式的GPU或晶片應用於可攜式遊戲機5300及固定式遊戲機5400等遊戲機，可以實現低功耗的遊戲機。此外，借助於低功耗，可以降低來自電路的發熱，由此可以減少因發熱而給電路本身、週邊電路以及模組帶來的負面影響。
再者，藉由將本發明的一個實施方式的GPU或晶片應用於可攜式遊戲機5300，可以實現具備人工智慧的可攜式遊戲機5300。
遊戲的進展、遊戲中出現的生物的言行、遊戲上發生的現象等的表現本來是由該遊戲所具有的程式規定的，但是藉由將人工智慧應用於可攜式遊戲機5300，可以實現不侷限於遊戲的程式的表現。例如，可以實現遊戲玩者提問的內容、遊戲的進展情況、時間、遊戲上出現的人物的言行變化等的表現。
此外，當使用可攜式遊戲機5300玩需要多個遊戲玩者的遊戲時，可以利用人工智慧構成擬人的遊戲玩者，由此可以將人工智慧的遊戲玩者當作對手，一個人也可以玩多個人玩的遊戲。
雖然圖31C及圖31D示出可攜式遊戲機及固定式遊戲機作為遊戲機的一個例子，但是應用本發明的一個實施方式的GPU或晶片的遊戲機不侷限於此。作為應用本發明的一個實施方式的GPU或晶片的遊戲機，例如可以舉出設置在娛樂設施（遊戲中心，遊樂園等）的街機遊戲機、設置在體育設施的擊球練習用投球機等。
[大型電腦] 可以將本發明的一個實施方式的GPU或晶片應用於大型電腦。
圖31E示出作為大型電腦的一個例子的超級電腦5500。圖31F示出超級電腦5500所包括的機架（rack mount）式電腦5502。
超級電腦5500包括機架5501及多個機架式電腦5502。注意，多個電腦5502容納在機架5501中。此外，電腦5502設有多個基板5504，在該基板上可以安裝上述實施方式所說明的GPU或晶片。
超級電腦5500主要是適合於科學計算的大型電腦。科學計算需要以高速進行龐大的運算，因此功耗大且晶片的發熱高。藉由將本發明的一個實施方式的GPU或晶片應用於超級電腦5500，可以實現低功耗的超級電腦。此外，借助於低功耗，可以降低來自電路的發熱，由此可以減少因發熱而給電路本身、週邊電路及模組帶來的負面影響。
在圖31E及圖31F中，作為大型電腦的一個例子示出超級電腦，然而應用本發明的一個實施方式的GPU或晶片的大型電腦不侷限於此。作為應用本發明的一個實施方式的GPU或晶片的大型電腦，例如可以舉出提供服務的電腦（伺服器）、大型通用電腦（主機）等。
[移動體] 本發明的一個實施方式的GPU或晶片可以應用於作為移動體的汽車及汽車的駕駛席周邊。
圖31G是示出移動體的一個例子的汽車室內的前擋風玻璃周邊的圖。圖31G示出安裝在儀表板的顯示面板5701、顯示面板5702、顯示面板5703以及安裝在支柱的顯示面板5704。
藉由顯示速度表、轉速計、行駛距離、燃料表、排檔狀態、空調的設定，顯示面板5701至顯示面板5703可以提供各種資訊。此外，使用者可以根據喜好適當地改變顯示面板所顯示的顯示內容及佈局等，可以提高設計性。顯示面板5701至顯示面板5703還可以用作照明設備。
藉由將由設置在汽車的攝像裝置（未圖示）拍攝的影像顯示在顯示面板5704上，可以彌補被支柱遮擋的視野（死角）。也就是說，藉由顯示由設置在汽車外側的攝像裝置拍攝的影像，可以彌補死角，從而可以提高安全性。此外，藉由顯示彌補看不到的部分的影像，可以更自然、更舒適地確認安全。顯示面板5704還可以用作照明設備。
因為可以將本發明的一個實施方式的GPU或晶片用作人工智慧的組件，例如可以將該晶片用於汽車的自動駕駛系統。該晶片也可以用於進行導航、危險預測等的系統。此外，可以在顯示面板5701至顯示面板5704上顯示導航、危險預測等資訊。
雖然在上述例子中作為移動體的一個例子說明了汽車，但是移動體不侷限於汽車。例如，作為移動體，也可以舉出電車、單軌鐵路、船舶、飛行物（直升機、無人駕駛飛機（無人機）、飛機、火箭）等，可以對這些移動體應用本發明的一個實施方式的晶片，以提供利用人工智慧的系統。
[電器產品] 圖31H示出電器產品的一個例子的電冷藏冷凍箱5800。電冷藏冷凍箱5800包括外殼5801、冷藏室門5802及冷凍室門5803等。
藉由將本發明的一個實施方式的晶片應用於電冷藏冷凍箱5800，可以實現具備人工智慧的電冷藏冷凍箱5800。藉由利用人工智慧，可以使電冷藏冷凍箱5800具有基於儲存在電冷藏冷凍箱5800中的食品或該食品的消費期限等自動生成功能表的功能、根據所儲存的食品自動調整電冷藏冷凍箱5800的溫度的功能。
作為電器產品的一個例子說明了電冷藏冷凍箱，但是作為其他電器產品，例如可以舉出吸塵器、微波爐、電烤箱、電鍋、熱水器、IH炊具、飲水機、包括空氣調節器的冷暖空調機、洗衣機、乾衣機、視聽設備等。
在本實施方式中說明的電子裝置、該電子裝置的功能、人工智慧的應用例子以及其效果等可以與其他的電子裝置的記載適當地組合而實施。
以上，本實施方式所示的結構、方法等的至少一部分可以與本說明書所記載的其他實施方式及其他實施例等適當地組合而實施。 實施例1
在本實施例中，作為呈現鐵電性的絕緣體，製造氧化鉿鋯（HfZrOx），並說明該絕緣體的電壓-極化特性及疲勞特性等的測量結果。
＜樣本結構＞ 圖32A是示出用於評價的樣本800的外觀的光學顯微照片。圖32B是樣本800的剖面示意圖。
樣本800使用單晶矽作為基板801而形成。明確而言，在基板801上形成作為絕緣體802的厚度為100nm的熱氧化膜，在絕緣體802上形成被用作下部電極的導電體803（導電體803a及導電體803b），在導電體803上形成絕緣體804，並且在絕緣體804上形成被用作上部電極的導電體805（導電體805a及導電體805b）。
此外，在導電體803、絕緣體804以及導電體805上形成絕緣體806。此外，在絕緣體806上形成與導電體803電連接的導電體807及與導電體805電連接的導電體808。導電體807及導電體808被用作被輸入測量信號的電極。
此外，導電體803、導電體805、導電體807、導電體808、設置在絕緣體806及絕緣體804中的接觸孔藉由使用習知的光微影法及蝕刻法而形成。
作為樣本800，分別製造被用作上部電極的導電體805的形成條件及上部電極形成後的熱處理條件互不相同的三個樣本（樣本800A、樣本800B以及樣本800C）。
表1示出樣本800A、樣本800B以及樣本800C的每一個所具備的導電體803a、導電體803b、絕緣體804、導電體805a以及導電體805b的成膜條件。
雖然未記載於表1，但是作為絕緣體806使用PECVD法形成厚度為200nm的氧氮化矽。此外，作為導電體807及導電體808，使用濺射（SP）法形成厚度為50nm的Ti、厚度為200nm的Al以及厚度為50nm的Ti的三層疊層膜。
樣本800A及樣本800B的導電體805a使用濺射法而形成，樣本800C的導電體805a使用金屬CVD（MCVD）法而形成。此外，樣本800B在形成之後被進行利用RTA法的熱處理。表1還示出該熱處理條件。
[表1]
Figure 02_image001
＜測量及分析＞ 對導電體807與導電體803間施加電壓幅值為3V且頻率為100Hz的三角波，以測量絕緣體804的自發極化的變化（P-E特性）。圖32C示出輸入電壓波形。此外，關於作為樣本800A、樣本800B以及樣本800C的每一個中的絕緣體804的HfZrOx膜，使用作為XRD分析法之一的掠入射X射線繞射法（GIXD：Grazing Incident X-ray Diffraction）調查了結晶狀態。
在此，說明使用三角波的P-E特性的取得方法。首先，對被測量樣本（電容器）的兩個電極間施加作為三角波的輸入電壓V（圖33A），以測量流過該電極間的電流（輸出電流I）（圖33B）。此外，圖33A及圖33B的橫軸表示經過時間t。其次，求出表示輸入電壓V與輸出電流I的關係的I-V特性（圖33C）。
接著，藉由使用數學式（1）將輸出電流I轉換為極化P，取得P-E特性（圖33D）。
[數學式1]
Figure 02_image003
在數學式（1）中，A表示電容器的兩個電極重疊處的面積。
此外，根據Q=CV，可以求出輸入電壓V與容量C的關係（圖33E）。此外，還可以求出輸入電壓V與相對介電常數εr的關係（圖33F）。
圖34A示出樣本800A、樣本800B以及樣本800C的P-E特性測量結果。圖34A分別示出施加到每個樣本中的絕緣體804的電場強度E與極化P的關係。圖34B示出GIXD測量結果。圖34B分別示出每個樣本的X射線繞射角度（2θ）與所檢出的信號強度的關係。
由圖34A可知，在三個樣本（樣本800A、樣本800B以及樣本800C）中得到了滯後特性，三個樣本起到鐵電體作用。還可知：樣本800A的極化量小於樣本800B及樣本800C的極化量（在P-E特性中是指電場強度E為0時的最大極化與最小極化的差異），其更接近於順電體。
由圖34B可知，三個樣本都沒在檢出單斜晶（m：monoclinic crystal）的繞射角度附近檢測出信號強度峰而在表示正交晶（o：orthorhombic crystal）、四方晶（t：tetragonal crystal）或立方晶（c：cubic crystal）的繞射角度附近檢測出信號強度峰。根據圖34A所示的測量結果，可以推測檢測出起到鐵電體作用的正交晶。此外，由圖34B也可知，樣本800A比樣本800B及樣本800C更接近於順電體。
一般來說，鐵電體的極化量（滯後特性）越大越好。當對其導電體805a藉由濺射法形成的樣本800A和樣本800B進行比較時，可知樣本形成後不經熱處理的樣本800A不能得到較大的滯後特性。另一方面，其導電體805a藉由金屬CVD法形成的樣本800C即使在樣本形成後不經熱處理也可以得到與經熱處理的樣本800B等同的極化量（滯後特性）。藉由使用金屬CVD法形成導電體805a，可以減少樣本的製程。
對於如上所述那樣製造的樣本800A至樣本800C的絕緣體804及其附近，使用日立高新技術公司製造的“H-9500”以加速電壓300kV拍攝了剖面TEM影像。圖35A、圖36A以及圖37A分別示出樣本800A、樣本800B以及樣本800C的剖面TEM影像。
再者，還對圖35A所示的TEM影像的區域A1及區域A2、圖36A所示的TEM影像的區域B1及區域B2、圖37A所示的TEM影像的區域C1及區域C2進行了快速傳立葉變換（FFT：Fast Fourier Transform）解析。藉由對TEM影像進行FFT解析，可以得到具有與電子繞射圖案同樣反映了倒格空間資訊的圖案的FFT圖形。例如，有時在具有結晶性的HfZrOx膜的剖面TEM影像的FFT圖形中觀察到明顯的斑點。
圖35B、圖36B以及圖37B示出FFT解析的結果。圖35B示出區域A1的FFT圖形，圖35C示出區域A2的FFT圖形，圖36B示出區域B1的FFT圖形，圖36C示出區域B2的FFT圖形，圖37B示出區域C1的FFT圖形，並且圖37C示出區域C2的FFT圖形。
在樣本800B中，觀察到區域B1及區域B2中存在著多個明顯的斑點。同樣，在樣本800C中，也觀察到區域C1及區域C2中存在著多個明顯的斑點。另一方面，在樣本800A中，雖然觀察到區域A1的斑點，但是不能觀察到區域A2中的斑點。也就是說，樣本800B及樣本800C的結晶性高於樣本800A的結晶性。由此可知，極化量大且鐵電性更高的樣本800B及樣本800C具有高結晶性。
接著，對於樣本800A至樣本800C的絕緣體804與導電體805a的界面附近，使用日立高新技術公司製造的“H-9500”以加速電壓300kV拍攝了剖面TEM影像。圖38A示出樣本800A的剖面TEM影像，圖38B示出樣本800B的剖面TEM影像，並且圖38C示出樣本800C的剖面TEM影像。在圖38A至圖38C中，要關注的晶格條紋被放大並以實線示出。
如圖38A所示，在樣本800A中，觀察到導電體805a中存在著來自TiNx的結晶的晶格條紋。此外，如圖38B所示，在樣本800B中，觀察到絕緣體804中存在著來自HfZrOx的結晶的晶格條紋。此外，如圖38C所示，在樣本800C中，觀察到導電體805a中存在著來自TiNx的結晶的晶格條紋，並觀察到絕緣體804中存在著來自HfZrOx的結晶的晶格條紋。如此，觀察到樣本800A至樣本800C的絕緣體804與導電體805a的界面附近存在著來自TiNx或HfZrOx的結晶的晶格條紋。另一方面，在圖38A至圖38C的剖面TEM影像中，不能觀察到絕緣體804與導電體805a的界面附近存在著另一層（例如，TiOx等）。由此可知，即使絕緣體804與導電體805a的界面存在另一層，其厚度也為1nm以下。
接著，對於樣本800A至樣本800C中的絕緣體804與導電體805a的界面附近及絕緣體804與導電體803b的界面附近，使用能量色散X射線能譜法（EDX：Energy Dispersive X-ray spectroscopy）進行了分析。對縱貫於上述界面的直線上的各點進行了該EDX分析。在本說明書等中，有時將這種EDX分析稱為線性EDX分析。此外，使用日立高新技術公司製造的“HD-2700”以加速電壓200kV進行了該線性EDX分析。
在該線性EDX分析中，檢測出氧原子[atomic%]及鉿原子[atomic%]，以計算出絕緣體804與導電體805a的界面附近及絕緣體804與導電體803b的界面附近的氧原子[atomic%]及鉿原子[atomic%]的半值。在絕緣體804與導電體805a的界面附近（或絕緣體804與導電體803b的界面附近）沒形成TiOx等的另一層的情況下，氧原子[atomic%]的半值與鉿原子[atomic%]的半值一致。但是，在該界面形成有TiOx等的另一層的情況下，氧原子[atomic%]的半值偏移到導電體805a（或導電體803b）一側。也就是說，氧原子[atomic%]的半值與鉿原子[atomic%]的半值的差異被認為相當於TiOx的膜厚度。
圖39示出線性EDX分析的結果。在圖39中，縱軸表示TiOx的厚度[nm]。在圖39中，各樣本的絕緣體804與導電體805a的界面附近分別被記為800A上部、800B上部、800C上部。此外，在圖39中，各樣本的絕緣體804與導電體803b的界面附近分別被記為800A下部、800B下部、800C下部。
如圖39所示，在樣本800B中，800B上部的TiOx厚度為0.2nm，800B下部沒檢出由TiOx膜構成的另一層。同樣，在樣本800C中，800C上部的TiOx厚度為0.2nm，800C下部沒檢出由TiOx膜構成的另一層。另一方面，在樣本800A中，800A上部的TiOx厚度為0.4nm，800A下部的TiOx厚度為0.3nm。也就是說，樣本800B及樣本800C的由TiOx膜構成的另一層的厚度易於比樣本800A的由TiOx膜構成的另一層的厚度薄。由此可知，有時極化量大且鐵電性更高的樣本800B及樣本800C的由TiOx膜構成的另一層較薄。
接著，在樣本800C中，評價了被用作絕緣體804的基底的導電體803b的表面粗糙度。
首先，在樣本800C中，對於剖面N1至剖面N6，使用日立高新技術公司製造的“HD-2700”的暗場STEM功能拍攝Z襯度像（ZC像：Z Contrast Image）。藉由對剖面N1至剖面N6的ZC像進行影像解析，劃出各ZC像的絕緣體804與導電體803b的界面的線。當進行影像解析時，使用用來抽出界面的影像處理軟體“ImageJ”。對於剖面N1至剖面N6的上述界面的線，計算出算術平均表面粗糙度（Ra）及均方根面粗糙度（RMS：Root Mean Square）。
圖40A示出剖面N1至剖面N6的Ra[nm]，圖40B示出剖面N1至剖面N6的RMS[nm]。如圖40A及圖40B所示，關於樣本800C中的頂面的粗糙度Ra及RMS，剖面N1至剖面N6都是1nm以下；剖面N1至剖面N5都是0.4nm以下。因此，為了在絕緣體804中提高結晶性並呈現鐵電性，作為基底的導電體803b的頂面的粗糙度Ra或RMS可以為2nm以下，較佳為1nm以下，更佳為0.8nm以下，進一步較佳為0.5nm以下，更進一步較佳為0.4nm以下。
接著，使用二次離子質譜分析法（SIMS：Secondary Ion Mass Spectrometry）分別測量樣本800A、樣本800B以及樣本800C的絕緣體804中的氫（H）濃度、碳（C）濃度、氮（N）濃度以及氯（Cl）濃度。
從導電體805b向導電體803a進行了SIMS分析。圖41至圖44示出SIMS分析結果。圖41至圖44中的橫軸表示以導電體805b的表面為起點的深度，圖41中的縱軸表示絕緣體804中的氫濃度，圖42中的縱軸表示絕緣體804中的碳濃度，圖43中的縱軸表示絕緣體804中的氮濃度，並且圖44中的縱軸表示絕緣體804中的氯濃度。此外，在圖41至圖44中，附記根據膜厚度及SIMS輪廓規定的導電體805b、導電體805a、絕緣體804、導電體803b以及導電體803a的深度方向上的位置。
在圖41中，曲線811A表示樣本800A的SIMS分析結果，曲線811B表示樣本800B的SIMS分析結果，並且曲線811C表示樣本800C的SIMS分析結果。樣本800A、樣本800B以及樣本800C中的絕緣體804的氫濃度分別為4×10 20atoms/cm 3左右、2×10 20atoms/cm 3左右、9×10 19atoms/cm 3左右。
在圖42中，曲線812A表示樣本800A的SIMS分析結果，曲線812B表示樣本800B的SIMS分析結果，並且曲線812C表示樣本800C的SIMS分析結果。樣本800A、樣本800B以及樣本800C中的絕緣體804的碳濃度分別為9×10 18atoms/cm 3左右、1×10 19atoms/cm 3左右、6×10 18atoms/cm 3左右（參照圖42）。
在圖43中，曲線813A表示樣本800A的SIMS分析結果，曲線813B表示樣本800B的SIMS分析結果，並且曲線813C表示樣本800C的SIMS分析結果。樣本800A、樣本800B以及樣本800C中的絕緣體804的氮濃度都是約8×10 20atoms/cm 3以下。
在圖44中，曲線814A表示樣本800A的SIMS分析結果，曲線814B表示樣本800B的SIMS分析結果，並且曲線814C表示樣本800C的SIMS分析結果。樣本800A、樣本800B以及樣本800C中的絕緣體804的氯濃度都是1×10 21atoms/cm 3左右。
由圖41及圖42可知，藉由熱ALD法形成導電體805a的樣本800C中的絕緣體804的氫濃度和碳濃度都最小。由圖43可知，絕緣體804的氮濃度雖然可能受到與其相鄰的氮化鈦（TiNx）的影響但是為約8×10 20atoms/cm 3以下。由圖44及圖34可知，在絕緣體804中存在1×10 21atoms/cm 3左右的氯也不會成為阻礙呈現鐵電性的主要原因。
此外，絕緣體804中的氫濃度較佳為5×10 20atoms/cm 3以下，更佳為1×10 20atoms/cm 3以下。此外，絕緣體804中的碳濃度較佳為5×10 19atoms/cm 3以下，更佳為1×10 19atoms/cm 3以下。 實施例2
在本實施例中，說明對實施例1所示的樣本800B及樣本800C進行疲勞特性測量的結果。對於兩個樣本800B（樣本800B_1、樣本800B_2）、三個樣本800C（樣本800C_1、樣本800C_2、樣本800C_3），進行了疲勞特性測量。樣本800B_1及樣本800B_2是以與樣本800B相同的條件形成在同一基板上的彼此不同的元件。樣本800C_1、樣本800C_2以及樣本800C_3是以與樣本800B相同的條件形成在同一基板上的彼此不同的元件。
圖45A示出樣本800B_1及樣本800B_2的疲勞特性的測量結果。圖45B示出樣本800C_1及樣本800C_2的疲勞特性的測量結果。圖46B示出樣本800C_3的疲勞特性的測量結果。在圖45A、圖45B以及圖46B中，橫軸表示循環次數，縱軸表示極化P。
明確而言，以將電壓幅值為3V且頻率為100Hz的矩形角波施加1週期為1次循環，按照每個規定的循環次數使用實施例1所示的三角波測量P-E特性，以取得電場強度E為0時的最小極化及最大極化。
圖45A及圖45B示出按照每個規定循環次數測得的電場強度E為0時的最小極化及最大極化的值。
樣本800B_1及樣本800C_1在經1×10 8次循環後停止測量，而樣本800B_2及樣本800C_2在經1×10 8次循環後也繼續進行測量。雖然示出樣本800B_2在經8.6×10 10次循環後的測量結果，但是隨後也繼續進行測量，而樣本800C_2在經4.6×10 9次循環後損壞。
樣本800C_3在經1×10 10次循環後停止測量。圖46A示出樣本800C_3中的初始P-E特性（曲線821）及經1×10 10次循環後的P-E特性（曲線822）。由此可知，相比於圖9（記於非專利文獻2中的疲勞特性），樣本800B_1、樣本800B_2、樣本800C_1、樣本800C_2以及樣本800C_3的疲勞特性的變化緩慢。因此，可以期待實現1×10 15次循環以上的疲勞耐性。 實施例3
在本實施例中，說明製造作為呈現鐵電性的絕緣體的氧化鉿鋯（HfZrOx）來評價該絕緣體的電壓-極化特性、疲勞特性等的結果。
＜樣本結構＞ 關於用於評價的樣本830的外觀以及剖面示意圖可以參照實施例1的有關樣本800的記載，由此省略詳細說明。
樣本830使用單晶矽作為基板801而形成。明確而言，在基板801上形成作為絕緣體802的厚度為100nm的熱氧化膜，在絕緣體802上形成被用作下部電極的導電體803（導電體803a及導電體803b），在導電體803上形成絕緣體804，並且在絕緣體804上形成被用作上部電極的導電體805（導電體805a及導電體805b）。
此外，在導電體803、絕緣體804以及導電體805上形成絕緣體806。此外，在絕緣體806上形成與導電體803電連接的導電體807及與導電體805電連接的導電體808。導電體807及導電體808被用作被輸入測量信號的電極。
此外，導電體803、導電體805、導電體807、導電體808、設置在絕緣體806及絕緣體804中的接觸孔藉由使用習知的光微影法及蝕刻法而形成。
作為樣本830，一共製造了16個樣本（樣本830A至樣本830P），其中絕緣體804的形成條件及厚度、被用作上部電極的導電體805的形成條件、上部電極形成後的熱處理條件互不相同。
＜樣本製造條件＞ 表2至表5示出樣本830A至樣本830P的每一個所具備的導電體803a、導電體803b、絕緣體804、導電體805a以及導電體805b的成膜條件。
雖然未記載於表2至表5，但是作為絕緣體806使用PECVD法形成厚度為200nm的氧氮化矽。此外，作為導電體807及導電體808，使用濺射（SP）法形成厚度為50nm的Ti、厚度為200nm的Al以及厚度為50nm的Ti的三層疊層膜。
樣本830A至樣本830H的絕緣體804藉由使用無機前驅物的ALD法而形成。明確而言，在樣本830A至樣本830H中，使用HfCl 4（氯化鉿）及ZrCl 4（氯化鋯）作為無機前驅物，並使用H 2O（水）作為氧化劑。
樣本830I至樣本830P的絕緣體804藉由使用有機前驅物的ALD法而形成。明確而言，在樣本830I至樣本830P中，使用Hf[N（CH 3） 2] 4（TEMAH：Tetrakis（ethylmethylamino）hafnium）及Zr（Cp）[（N（CH 3） 2] 3（Cyclopentadienyltris（dimethylamino）zirconium）作為有機前驅物，並使用O 3（臭氧）作為氧化劑。
樣本830A、樣本830E、樣本830I以及樣本830M的絕緣體804的厚度為4nm。樣本830B、樣本830F、樣本830J以及樣本830N的絕緣體804的厚度為6nm。樣本830C、樣本830G、樣本830K以及樣本830O的絕緣體804的厚度為8nm。樣本830D、樣本830H、樣本830L以及樣本830P的絕緣體804的厚度為10nm。
樣本830A至樣本830D、樣本830I至樣本830L的導電體805a使用金屬CVD（MCVD）法而形成。樣本830E至樣本830H、樣本830M至樣本830P的導電體805a使用濺射法而形成。此外，樣本830E至樣本830H、樣本830M至樣本830P在形成後被進行了使用RTA法的熱處理。表2至表5還示出該熱處理條件。
[表2]
Figure 02_image005
[表3]
Figure 02_image007
[表4]
Figure 02_image009
[表5]
Figure 02_image011
＜P-E特性＞ 對導電體807與導電體803間施加電壓幅值為3V且頻率為100Hz的三角波，以測量絕緣體804的自發極化的變化（P-E特性）。關於輸入電壓波形及P-E特性的取得方法可以參照實施例1的記載，由此省略詳細說明。
圖47示出樣本830A至樣本830H的P-E特性測量結果。圖48示出樣本830I至樣本830P的P-E特性測量結果。圖47及圖48分別示出施加到各樣本中的絕緣體804的電場強度E與極化P的關係。
＜I-V特性＞ 對導電體807與導電體803間施加電壓，以測量流過的電流（I-V特性）。
圖49示出樣本830A至樣本830H的I-V特性測量結果。圖50示出樣本830I至樣本830P的I-V特性測量結果。圖49及圖50分別示出各樣本的外加電壓與流過的電流的關係。
＜GIXD＞ 此外，關於作為樣本830A至樣本830P的每一個中的絕緣體804的HfZrOx膜，使用作為XRD分析法之一的掠入射X射線繞射法（GIXD：Grazing Incident X-ray Diffraction）調查了結晶狀態。
圖51示出樣本830A至樣本830H的GIXD測量結果。圖52示出樣本830I至樣本830P的GIXD測量結果。圖51及圖52分別示出各樣本的X射線的入射角度（2θ）與檢出的信號強度的關係。此外，在圖51及圖52中，以虛線示出HfZrOx的結晶的峰位置，m表示單斜晶（monoclinic crystal）的峰位置，o表示正交晶（orthorhombic crystal）的峰位置，t表示四方晶（tetragonal crystal）的峰位置，並且c表示立方晶（cubic crystal）的峰位置。在XRD中，難以辨別正交晶（o）、四方晶（t）、立方晶（C）。
＜疲勞特性＞ 以下說明對上述樣本830H及樣本830P進行疲勞特性測量的結果。
為了測量疲勞特性，以將電壓幅值為3V且頻率為100Hz的矩形角波施加1週期為1次循環，按照每個規定的循環次數使用上述三角波測量P-E特性，以取得電場強度E為0時的最小極化及最大極化。
圖53示出樣本830H及樣本830P的疲勞特性的測量結果。此外，圖53的第一段示出疲勞特性測量開始和結束時的P-E特性。圖53的第二段示出疲勞特性的測量結果，其中橫軸表示循環次數，縱軸表示極化P。圖53的第三段示出以疲勞特性測量開始時的極化P正規化的值。 實施例4
在本實施例中，製造作為呈現鐵電性的絕緣體的氧化鉿鋯（HfZrOx），來說明該絕緣體的相對於電壓-極化特性的輸入電壓（三角波）的頻率依賴性的評價結果。
＜樣本結構＞ 關於用於評價的樣本的外觀以及剖面示意圖可以參照實施例1的有關樣本800的記載，由此省略詳細說明。
樣本使用單晶矽作為基板801而形成。明確而言，在基板801上形成作為絕緣體802的厚度為100nm的熱氧化膜，在絕緣體802上形成被用作下部電極的導電體803（導電體803a及導電體803b），在導電體803上形成絕緣體804，並且在絕緣體804上形成被用作上部電極的導電體805（導電體805a及導電體805b）。
作為導電體803a，使用濺射（SP）法形成厚度為30nm的W。作為導電體803b，使用金屬CVD（MCVD）法形成厚度為20nm的TiNx。
作為絕緣體804，藉由使用無機前驅物的ALD法形成厚度為10nm的氧化鉿鋯（HfZrOx）。明確而言，使用HfCl 4（氯化鉿）及ZrCl 4（氯化鋯）作為無機前驅物，並使用H 2O（水）作為氧化劑。形成氧化鉿鋯（HfZrOx）時的基板溫度為300℃。
作為導電體805a，使用濺射（SP）法形成厚度為10nm的TiNx。作為導電體805b，使用濺射（SP）法形成厚度為20nm的W。
此外，在導電體803、絕緣體804以及導電體805上形成絕緣體806。此外，在絕緣體806上形成與導電體803電連接的導電體807及與導電體805電連接的導電體808。導電體807及導電體808被用作被輸入測量信號的電極。
此外，導電體803、導電體805、導電體807、導電體808、設置在絕緣體806及絕緣體804中的接觸孔藉由使用習知的光微影法及蝕刻法而形成。
此外，在樣本形成後，進行了使用RTA法的熱處理。熱處理條件為氮氛圍、500℃、60sec。
＜P-E特性＞ 對導電體807與導電體803間施加電壓幅值為3V的三角波，以測量絕緣體804的自發極化的變化（P-E特性）。在三角波的頻率分別為1kHz、100Hz、10Hz的條件下進行了評價。關於輸入電壓波形及P-E特性的取得方法可以參照實施例1的記載，由此省略詳細說明。
圖54示出P-E特性測量結果。圖54示出施加到絕緣體804的電場強度E與極化P的關係。在圖54中，實線831表示頻率10Hz的資料，虛線832表示100Hz的資料，並且點線833表示1kHz的資料。
圖55A及圖55B是由圖54的點劃線表示的區域的放大圖。圖55C及圖55D示出極化P與三角波的頻率的關係。圖55C示出電場E為0MV/cm時的極化P，圖55D示出電場E為3MV/cm（電壓3V）時的極化P。
由圖54、圖55A至圖55D可知，具有三角波的頻率越高極化P越小的趨勢。 實施例5
＜有關碳的影響的計算＞ 在本節中，藉由計算評價碳對氧化鉿鋯（HfZrOx）造成的影響。
以下說明用於計算的計算模型。
首先，準備作為正交晶系的結晶結構的氧化鋯的單晶模型。此外，正交晶系的結晶結構的空間群為Pca2 1（29）。此外，該單晶模型內的原子個數為96。
接著，上述單晶模型所包含的鋯原子的一半用鉿原子取代。由此，該單晶模型的組成為Hf：Zr：O=1：1：4。
接著，上述單晶模型內的一個鉿原子用碳原子取代。使用該單晶模型作為用於第一原理計算的計算模型。圖56A示出該計算模型。為了容易理解，未圖示原子的一部分。
利用圖56A所示的計算模型藉由計算進行了原子配置的最佳化。在該計算中，使用第一原理計算軟體VASP（The Vienna Ab initio simulation）。表6示出計算條件。
[表6]
Figure 02_image013
電子狀態準位能使用藉由Projector Augmented Wave（PAW）法生成的勢，泛函數使用GGA/PBE（Generalized-Gradient-Approximation/Perdew-Burke-Ernzerhof）。注意，計算模型大小（晶格常數及軸間夾角）恆定。
圖56B示出經用來使原子配置最佳化的計算後的計算模型。為了容易理解，未圖示原子的一部分。
在計算前計算模型（參照圖56A）中，用碳原子取代之前的鉿原子上配置有七個氧原子。另一方面，在計算後計算模型（參照圖56B）中，碳原子上配置有三個氧原子（由圖56B的點劃線圍繞的區域內的氧原子）。換言之，在計算前計算模型中配置在用碳原子取代之前的鉿原子上的其他四個氧原子（由圖56A的點劃線圍繞的區域內的氧原子）經計算後離開碳原子。明確而言，在計算後計算模型中，碳原子和配置在該碳原子上的三個氧原子的距離都是0.13nm左右，而碳原子和離開該碳原子的四個氧原子的距離是0.30nm以上且0.35nm以下。
根據上述內容可知，如果碳混入氧化鉿鋯中，氧化鉿鋯的結構就失序，難以形成正交晶系的結晶結構。
經計算後配置在碳原子上的氧原子（由圖56B的點劃線圍繞的區域內的氧原子）是沒有反演對稱性，亦即，賦予鐵電性的氧原子。該氧原子因被碳原子束縛得較強而可能受到由電場導致的移位的影響。
此外，與氧化鉿鋯的單晶模型相比，經計算後離開碳原子的氧原子（由圖56B的點劃線圍繞的區域內的氧原子）與鉿原子或鋯原子的鍵合個數減少了。由此可知，該氧原子容易缺少。
根據上述內容可知，如果碳混入氧化鉿鋯中，就可能給鐵電性帶來負面影響。換言之，為了使氧化鉿鋯呈現鐵電性，較佳為降低氧化鉿鋯中的碳濃度。 實施例6
＜保持測量＞ 在本實施例中，說明對實施例1所示的樣本800B進行保持測量的結果。
圖57A示出保持測量的測量系統。圖57B示出保持測量的工作序列。圖58A、圖58B以及圖58C示出保持測量結果。
如圖57A所示，保持測量的測量系統至少包括脈衝生成器及電流計。在室溫下進行了測量。
在保持測量中，使用脈衝生成器對樣本供應電位，並測量此時流過的電流。以下說明圖57B所示的保持測量的工作序列。在期間T1，對樣本供應負電位，形成負電位一側的極化狀態。在期間T2經0V的電位後，在期間T3供應兩次正電位的脈衝（3V、5sec的矩形波），形成負電位一側的極化狀態。在此，在期間T3供應兩次脈衝的目的是取消定常洩漏。接著，在約10秒的期間T4經0V的電位後，在期間T5供應兩次與期間T3同樣的正電位的脈衝。期間T4較短，保持樣本的極化，由此在期間T5不流過由極化的移位導致的電流，但是存在由洩漏導致的電流。其次，在期間T6，為了進行保持測量，以0V的電位保持10分鐘及10小時的兩個條件的保持期間。其次，在期間T7，供應兩次與期間T3及期間T5同樣的正電位的脈衝，以對比流過樣本的電流。在此，當在期間T7流過的電流大於在期間T5流過的電流的情況下，在期間T6極化減少的可能性很高。另一方面，當在期間T5流過的電流與在期間T7流過的電流大致相等，或者，在期間T7流過的電流小於在期間T5流過的電流的情況下，可知在期間T6保持極化。
作為對樣本800B進行保持測量的結果，圖58A示出期間T5的電流變化，圖58B示出在期間T6保持10分鐘後的期間T7的電流變化。圖58C示出在期間T6保持10小時後的期間T7的電流變化。當對圖58A、圖58B以及圖58C進行對比時，可知經10小時的保持時間後也不導致期間T7的電流增加，由此樣本800B能夠保持至少10小時的極化狀態。 實施例7
在本實施例中，以下說明製造1Tr1C（1電晶體、1電容器）的元件結構來測量其電特性的結果。
關於P-V特性的取得方法在上述實施例1中進行了說明，由此不進行詳細說明。藉由對1電容器的一對電極間施加電壓幅值為3V且頻率為100Hz的三角波，測量絕緣體或介電質的自發極化的變化（P-V特性）。橫軸表示作為三角波的輸入電壓V，縱軸表示使用數學式（1）將輸出電流I轉換為極化P的值。
電晶體可以使用實施方式2所示的製造方法而形成，對電晶體結構沒有特別的限制。採用圖20A所示的電晶體200，明確地說，平面型電容器100設置在絕緣體285上的結構。圖59A示出對比例子、CVD-TiN、SP-TiN的P-V特性測量結果。此外，圖59B示出I-V特性測量結果。
電極尺寸為1.265μm×1.05μm的300並聯，一共有398.5μm 2。
作為對比例子，下部電極使用藉由濺射法形成的鎢膜（基板溫度為130℃，厚度為30nm）和藉由金屬CVD法形成的氮化鈦膜（基板溫度為400℃，厚度為10nm）的疊層，在下部電極上使用藉由ALD法形成的氧化鋁膜（基板溫度為250℃，厚度為14nm）和藉由PECVD法形成的氧氮化矽膜（基板溫度為350℃，厚度為7nm）的疊層，形成在該疊層上的上部電極使用藉由金屬CVD法形成的氮化鈦膜（基板溫度為400℃，厚度為10nm）和藉由濺射法形成的鎢膜（基板溫度為130℃，厚度為20nm）的疊層。
記為CVD-TiN的樣本與對比例子的不同點在於夾在下部電極與上部電極之間的薄膜不同。在CVD-TiN中，使用厚度為10nm的HfZrOx膜。HfZrOx膜的成膜條件與實施例1的絕緣體804的成膜條件相同，其中使用ALD法，使用氯化物類前驅物，基板溫度為300℃，並且使用H 2O作為氧化劑。記為CVD-TiN的樣本的每單位面積的殘留極化量Pr大約為12.1。
此外，在記為SP-TiN的樣本中，夾在下部電極與上部電極之間的薄膜為厚度為10nm的HfZrOx膜，在其上使用藉由濺射法形成的氮化鈦膜和藉由濺射法形成的鎢膜（厚度為20nm）的疊層。作為藉由濺射法形成的氮化鈦膜的成膜條件，基板溫度為室溫。記為SP-TiN的樣本的每單位面積的殘留極化量Pr大約為12.8。
此外，圖60A及圖60B示出分別用於對比例子、CVD-TiN、SP-TiN的樣本的電晶體的I D-V G特性的測量結果。在圖60A及圖60B中，橫軸表示頂閘極電位V G[V]，第一縱軸表示汲極電流I D[A]，第二縱軸表示V D=0.1V時的場效移動率μ FE[cm 2/Vs]。此外，細實線表示V D=0.1V時的汲極電流，粗虛線表示V D=1.2V時的汲極電流，並且細點線表示V D=0.1V時的場效移動率。
此外，從上述I D-V G測量結果計算出各電晶體的漂移電壓Vsh，以求出其標準差σ（Vsh）。在此，漂移電壓Vsh被定義為在電晶體的I D-V G曲線中曲線上的傾斜度最大的點的切線與I D=1pA的直線交叉的V G。圖60A的記為SP-TiN的樣本的標準差σ（Vsh）為64mV，該值良好。圖60A的記為SP-TiN的樣本的場效移動率μFE為14cm 2/Vs。
從所得到的I D-V G曲線算出電晶體的漂移電壓（Vsh）及次臨界擺幅值（S值）。漂移電壓（Vsh）定義為在電晶體的I D-V G曲線中曲線上的傾斜最大的點的切線與I D=1pA的直線交叉的V G。圖60A的記為SP-TiN的樣本的S值為107mV/dec。
圖60B示出以密度8.4/μm 2配置1Tr1C（1電晶體、1電容器）的元件的測量用電路中的一個電晶體的電特性。此外，圖60A示出與圖60B不同的佈局的測量用電路中的一個電晶體的電特性。 實施例8
在本實施例中，以下說明製造3Tr1C（3電晶體、1電容器）的元件結構，以對其進行寫入工作及讀出工作來測量電特性的結果。
在圖61A中，電晶體OS1與閘極線WWL、信號線WBL、節點SN連接。此外，電晶體OS2的閘極與節點SN連接，電晶體OS2與源極線SL連接。此外，電晶體OS3與閘極線RWL及信號線RBL連接。電晶體OS2的汲極電極（或源極電極）與電晶體OS3的源極電極（或汲極電極）電連接。此外，電晶體OS1的背閘極電位BG1和電晶體OS2及電晶體OS3的背閘極電位BG2都是恆定電位，明確地說，0V。
圖61A示出使用電容器MFM作為1C的例子。電容器MFM具有層疊有下部電極、厚度為10nm的HfZrOx膜以及上部電極的結構。電容器MFM的面積為0.25μm 2。電容器MFM與節點SN及信號線C電連接。
下部電極使用藉由濺射法形成的鎢膜（基板溫度為130℃，厚度為30nm）和藉由金屬CVD法形成的氮化鈦膜（基板溫度為400℃，厚度為10nm）的疊層，上部電極使用藉由金屬CVD法形成的氮化鈦膜（基板溫度為400℃，厚度為10nm）和藉由濺射法形成的鎢膜（基板溫度為130℃，厚度為20nm）的疊層。
此外，電晶體及電容器的製程與實施例7所示的記為CVD-TiN的樣本相同。
接著，進行了測量，以確認將電容器MFM的殘留極化的方向作為讀出電晶體（電晶體OS3）的電流差異。
圖62A示出用來測量的時序圖的例子。在時序圖中，WWL、WBL、C、RWL、SN、RBL等的名稱表示被供應時序圖所示的電位的佈線。雖然在時序圖中未示出源極線SL，但是該源極線SL處於被供應規定電位（恆定電位）的狀態。
首先，參照圖62B1及圖62B2說明電容器MFM的寫入及讀出。此外，圖62B1示出與圖61A相同的等效電路，但是未示出BG1及BG2，因為BG1和BG2都是0V。
首先，將閘極線WWL的電位設定為使電晶體OS1成為開啟狀態的電位，使得電晶體OS1成為開啟狀態。由此，將信號線WBL的電位供應給電晶體OS2的閘極電極。此外，在電晶體OS1處於開啟狀態的期間的10ms中，對信號線C施加3V。該對電容器MFM施加3V的期間被稱為Pr+set期間。電晶體OS2的閘極電極被供應規定電荷，但是在本測量方法中，如圖62A的時序圖所示，信號線WBL的電位一直為0V。此外，如圖62B2的右一半所示，對電容器MFM提供作為正向的殘留極化（Pr+）的方向（第一寫入）。注意，圖62B2的右一半所示的箭頭對應於圖62A中的Pr+set期間的箭頭。
然後，將閘極線WWL的電位設定為使電晶體OS1成為關閉狀態的電位，使得電晶體OS1成為關閉狀態。
在起到記憶單元的作用的情況下，閘極線RWL相當於讀出字線，閘極線WWL相當於寫入字線，信號線WBL相當於寫入位元線，並且信號線RBL相當於讀出位元線。藉由使電晶體OS1成為關閉狀態，在信號線WBL已被供應0V以外的電位的情況下可以保持電晶體OS2的閘極電極已被供應的電荷（保持）。在信號線WBL已被供應電位的情況下，因為電晶體OS1的關態電流極小，所以可以長時間保持電晶體OS2的閘極電極的電荷。
此外，在上述寫入工作期間，電晶體OS3處於關閉狀態。
接著，藉由使電晶體OS1成為關閉狀態，使節點SN成為浮動電位，使電晶體OS3成為開啟狀態，並且對信號線C進行0V至3V的掃描（電位掃描），由此測量信號線RBL的電流值I RBL。圖63A以實線示出此時的電特性（Pr+），其中縱軸表示電流值I RBL，橫軸表示信號線C的電壓V C。
接著，將閘極線WWL的電位設定為使電晶體OS1成為開啟狀態的電位，並且在電晶體OS1處於開啟狀態的期間的10ms中，對信號線C施加-3V。該對電容器MFM施加-3V的期間被稱為Pr-set期間。就是說，電晶體OS2的閘極電極被供應規定電荷，如圖62B2的左一半所示，對電容器MFM提供作為負向的殘留極化（Pr-）的方向（第二寫入）。注意，圖62B2的左一半所示的箭頭對應於圖62A中的Pr-set期間的箭頭。
此外，在上述寫入工作期間，電晶體OS3處於關閉狀態。
接著，如圖62C1所示，藉由使電晶體OS1成為關閉狀態，使節點SN成為浮動電位，使電晶體OS3成為開啟狀態，並且對信號線C進行0V至3V的掃描，由此測量信號線RBL的電流值I RBL。圖63A以點線示出此時的電特性（Pr-），其中縱軸表示電流值I RBL，橫軸表示信號線C的電壓V C。此外，圖62C1示出與圖61A相同的等效電路，但是未示出BG1及BG2，因為BG1和BG2都是0V。
此外，在圖63A中，重疊地示出對電容器MFM施加3V之後進行二十次掃描以及對電容器MFM施加-3V之後進行二十次掃描，亦即，一共四十次掃描的結果。
在對信號線C施加3V之後讀出的電流值I RBL與在對信號線C施加-3V之後讀出的電流值I RBL之間有電流差異。關於該電流差異，可以以圖62C2所示的正向的電容器MFM的殘留極化的方向及圖62C2所示的負向的電容器MFM的殘留極化的方向為讀出電晶體（電晶體OS3）的電流差異。因此，根據圖63A所示的測量結果，可以確認到電容器MFM的殘留極化的方向作為讀出電晶體（電晶體OS3）的電流差異。
此外，在圖61A所示的3Tr1C的元件結構中，電晶體OS1在關閉狀態下的洩漏電流非常小。由此，藉由利用能夠保持節點SN的電位的特徵，能夠進行資訊寫入、保持、讀出。
此外，雖然在此只示出一個元件結構的一個記憶單元，但是也可以製造由排列為n（行）×m（列）的多個記憶單元構成的記憶單元陣列。
此外，圖63B示出使用同一測量方法測量與實施例7的對比例子相同的元件結構的結果。在對比例子中，重疊地示出對電容器MFM施加3V之後進行兩次掃描以及對電容器MFM施加-3V之後進行兩次掃描，亦即，一共四次掃描的結果。在圖63A中，實線表示電特性（Pr+），點線表示電特性（Pr-）。
對比例子的製程與實施例7所示的對比例子相同。下部電極使用藉由濺射法形成的鎢膜（基板溫度為130℃，厚度為30nm）和藉由金屬CVD法形成的氮化鈦膜（基板溫度為400℃，厚度為10nm）的疊層，在下部電極上使用藉由ALD法形成的氧化鋁膜（基板溫度為250℃，厚度為14nm）和藉由PECVD法形成的氧氮化矽膜（基板溫度為350℃，厚度為7nm）的疊層，形成在該疊層上的上部電極使用藉由金屬CVD法形成的氮化鈦膜（基板溫度為400℃，厚度為10nm）和藉由濺射法形成的鎢膜（基板溫度為130℃，厚度為20nm）的疊層。
如圖63B所示，在對比例子中確認不到電流差異。 實施例9
＜f特性測量＞ 在本實施例中，示出使用與實施例7同樣製造的樣本進行了f特性測量的結果。
作為特性測量對象的樣本結構為圖20所示的電容器100，電極尺寸為1.265μm×1.05μm的300個元件藉由佈線層連接，並且面積A一共有398.5μm 2。
圖64A示出f特性的測量系統。圖64B示出f特性測量的工作序列。圖64C及圖64D是極化變化的假設圖。圖65示出保持測量的結果。
如圖64A所示，f特性的測量系統至少包括脈衝生成器及電流計。在室溫下進行了測量。在本實施例中，使用TEKTRONIX公司所製造的DG2020A作為脈衝生成器，並使用KEYSIGHT公司所製造的半導體參數分析儀B1500A作為電流計。
在f特性測量中，使用脈衝生成器對樣本供應電位，並測量此時流過的電流。以下說明圖64B所示的f特性測量的工作序列。在期間T1，對樣本供應負電位的脈衝，形成負電位一側的極化狀態。其次，在期間T2保持0V的電位，然後，在期間T3供應正電位的脈衝，以測量流過樣本的電流。在此，藉由改變在期間T3供應的正電位的脈衝寬度（時間）來在多個條件下進行測量，可以評價極化反轉所需的時間。極化反轉所需的時間越短，記憶元件的改寫速度越快，功耗也可以降低，因此這是較佳的。在本實施例中，在期間T3將正電位的矩形波脈衝的寬度分別設定為1sec至5nsec，來在多個條件下進行測量。當將矩形波脈衝假設為半週期，1sec、5nsec的條件分別可以被稱為0.5Hz、100MHz的條件。接著，在期間T4保持0V的電位，然後，在期間T5供應正電位脈衝十分長時間，以測量流過樣本的電流。在此，“十分長時間”是指直到流過樣本的電流值幾乎沒有變化的時間，在本實施例中是指1sec。接著，在期間T6，供應與期間T5同樣的正電位的脈衝，以測量流過樣本的電流。在此，藉由取得在期間T5流過的電荷量與在期間T6流過電荷量的差值ΔC，可以分開期間T5的起因於極化反轉的電荷量和起因於洩漏成分等其他原因的電荷量。差值ΔC除以面積A，可以得到作為極化指標的ΔPr。在此，面積A為電容器的兩個電極重疊處的面積。藉由使用對測量資料進行解析而得到的ΔPr的值及期間T3的脈衝寬度（時間）形成圖表，可以知道能夠在多長期間使極化反轉。此外，雖然不同於本實施例中的測量資料解析，但是也可以在期間T6後進行期間T7及/或期間T8的測量以提高差值ΔC的測量精確度。表7示出f特性測量的工作序列的詳細條件。
[表7]
Figure 02_image015
將參照圖64B、圖64C及圖64D說明f特性測量中得到極化反轉的情況及得不到極化反轉的情況。圖64C是在期間T3得到極化反轉的情況下的期間T1至期間T5的極化變化的假設圖，在期間T4如P4a所示那樣呈現正的極化狀態。圖64D是在期間T3得不到極化反轉的情況下的期間T1至期間T5的極化變化的假設圖，在期間T4如P4b所示那樣不能呈現正的極化狀態。在期間T3是否能夠得到極化可以根據在期間T5流過的電荷量的多少來判斷，在保持極化的情況下在期間T5流過的電荷量變少，而在不能保持極化的情況下在期間T5流過的電荷量變多。
圖65示出f特性測量結果。作為期間T3的條件，設定1sec（0.5Hz）、100nsec（5MHz）、10nsec（50MHz）、5nsec（100MHz）的四個條件進行了測量。關於1sec（0.5Hz）的條件，示出N=2的兩次測量結果。此外，還示出在期間T3沒有進行寫入的情況下的測量結果。在任一測量條件下，與沒有進行寫入的情況相比，ΔPr的值十分小，由此可知藉由期間T3的寫入而得到極化反轉。由此可知，本實施例的樣本至少能夠在100MHz下進行改寫工作。 實施例10
＜保持測量＞ 在本實施例中，說明對實施例1所示的樣本800B進行保持測量的結果。
在本實施例中，使用與實施例6所示的保持測量不同的方法進行了測量。圖66A示出保持測量的測量系統。圖66B示出保持測量的工作序列。圖66C及圖66D是極化變化的假設圖。圖67示出保持測量的結果。
如圖66A所示，保持測量的測量系統至少包括脈衝生成器及電流計。在室溫下進行了測量。在本實施例中，使用KEYSIGHT公司所製造的M9185B作為脈衝生成器，並使用KEYSIGHT公司所製造的半導體參數分析儀B1500A作為電流計。此外，在本實施例中，在多個溫度條件下進行保持測量，由此使用具備具有溫度調整功能的載物台的探測器。
在保持測量中，使用脈衝生成器對樣本供應電位，並測量此時流過的電流。將說明圖66B所示的保持測量的工作序列。在期間T1，對樣本供應負電位的脈衝，形成負電位一側的極化狀態。其次，在期間T2，為了進行保持測量，在後述保持期間保持0V的電位。接著，在期間T3供應正電位的脈衝，以測量流過樣本的電流。接著，在期間T4，供應與期間T3同樣的正電位的脈衝，以測量流過樣本的電流。在此，藉由取得在期間T3流過的電荷量與在期間T4流過電荷量的差值ΔC，可以分開期間T3的起因於極化反轉的電荷量和起因於洩漏成分等其他原因的電荷量。差值ΔC除以面積A，可以得到作為極化指標的ΔPr。在此，面積A為電容器的兩個電極重疊處的面積。藉由使用對測量資料進行解析而得到的ΔPr的值及期間T2的保持期間的長度形成圖表，可以知道能夠在多長期間保持極化。此外，雖然不同於本實施例中的測量資料解析，但是也可以在期間T4後進行期間T5及/或期間T6的測量以提高差值ΔC的測量精確度。表8示出保持測量的工作序列的詳細條件。
[表8]
Figure 02_image017
將參照圖66B、圖66C及圖66D說明保持測量中保持極化的情況及不能保持極化的情況。圖66C是在期間T2保持極化的情況下的期間T1至期間T3的極化變化的假設圖，如P2a所示那樣保持極化直到期間T2結束為止。圖66D是在期間T2不能保持極化的情況下的期間T1至期間T3的極化變化的假設圖，在期間T2結束時如P2b所示那樣極化有所減少。在期間T2是否能夠保持極化可以根據在期間T3流過的電荷量的多少來判斷，在保持極化的情況下在期間T3流過的電荷量變多，而在不能保持極化的情況下在期間T3流過的電荷量變少。
圖67示出對樣本800B進行保持測量的結果。溫度條件為85℃、150℃以及200℃的三個條件。作為期間T2的條件，在85℃的溫度下，在1sec、10sec、100sec、1000sec以及259200sec（三天）的五個條件下進行了測量。在150℃及200℃的溫度下，在1sec、10sec、100sec以及1000sec的四個條件下進行了測量。在任一測量條件下，ΔPr都為可以判定能夠保持極化的值。
51:曲線 51i:直線 52:曲線 52i:直線 61:點 62:點 100:電容器 110:導電體 112:導電體 115a:絕緣體 115b:絕緣體 120:導電體 120a:導電體 120b:導電體 130:絕緣體 130a:絕緣體 130b:絕緣體 130c:絕緣體 131a:多晶區域 131b:多晶區域 132:c軸 134:法線 136:晶粒 138a:層 138b:層 150:絕緣體 152a:絕緣體 152b:絕緣體 154a:絕緣體 154b:絕緣體 155:絕緣體 162:導電體 166:絕緣體 168a:絕緣體 168b:絕緣體 200:電晶體 205:導電體 205a:導電體 205b:導電體 210:絕緣體 212:絕緣體 214:絕緣體 216:絕緣體 217:絕緣體 218:導電體 222:絕緣體 224:絕緣體 230:氧化物 230a:氧化物 230b:氧化物 230ba:區域 230bb:區域 230bc:區域 240:導電體 240a:導電體 240b:導電體 241:絕緣體 241a:絕緣體 241b:絕緣體 242:導電體 242a:導電體 242b:導電體 245:絕緣體 246:導電體 246a:導電體 246b:導電體 250:絕緣體 250a:絕緣體 250b:絕緣體 252:絕緣體 254:絕緣體 255:導電體 260:導電體 260a:導電體 260b:導電體 262:導電體 265:密封部 271:絕緣體 271a:絕緣體 271b:絕緣體 274:絕緣體 275:絕緣體 280:絕緣體 282:絕緣體 283:絕緣體 285:絕緣體 286:絕緣體 287:絕緣體 288:導電體 289:絕緣體 300:電晶體 311:基板 313:半導體區域 314a:低電阻區域 314b:低電阻區域 315:絕緣體 316:導電體 320:絕緣體 322:絕緣體 324:絕緣體 326:絕緣體 328:導電體 330:導電體 350:絕緣體 352:絕緣體 354:絕緣體 356:導電體 357:導電體 400:開口區域 401:前驅物 402:前驅物 403:氧化性氣體 404:載體-吹掃氣體 411:前驅物 412:前驅物 413:前驅物 414:氧化性氣體 500:半導體裝置 800:樣本 800A:樣本 800B:樣本 800B_1:樣本 800B_2:樣本 800C:樣本 800C_1:樣本 800C_2:樣本 800C_3:樣本 801:基板 802:絕緣體 803:導電體 803a:導電體 803b:導電體 804:絕緣體 805:導電體 805a:導電體 805b:導電體 806:絕緣體 807:導電體 808:導電體 811A:曲線 811B:曲線 811C:曲線 812A:曲線 812B:曲線 812C:曲線 813A:曲線 813B:曲線 813C:曲線 814A:曲線 814B:曲線 814C:曲線 821:曲線 822:曲線 830:樣本 830A:樣本 830B:樣本 830C:樣本 830D:樣本 830E:樣本 830F:樣本 830G:樣本 830H:樣本 830I:樣本 830J:樣本 830K:樣本 830L:樣本 830M:樣本 830N:樣本 830O:樣本 830P:樣本 831:實線 832:虛線 833:點線 900:製造設備 901:反應室 903:氣體引入口 904:口 905:排氣口 907:晶圓支撐台 908:軸 950:晶圓 1001:佈線 1002:佈線 1003:佈線 1004:佈線 1005:佈線 1006:佈線 1007:佈線 1008:佈線 1009:佈線 1100:USB記憶體 1101:外殼 1102:蓋子 1103:USB連接器 1104:基板 1105:記憶體晶片 1106:控制器晶片 1110:SD卡 1111:外殼 1112:連接器 1113:基板 1114:記憶體晶片 1115:控制器晶片 1150:SSD 1151:外殼 1152:連接器 1153:基板 1154:記憶體晶片 1155:記憶體晶片 1156:控制器晶片 1400:記憶體裝置 1411:週邊電路 1420:行電路 1430:列電路 1440:輸出電路 1460:控制邏輯電路 1470:記憶單元陣列 2020A:DG 5100:資訊終端 5101:外殼 5102:顯示部 5200:筆記本式資訊終端 5201:主體 5202:顯示部 5203:鍵盤 5300:可攜式遊戲機 5301:外殼 5302:外殼 5303:外殼 5304:顯示部 5305:連接部 5306:操作鍵 5400:固定式遊戲機 5402:控制器 5500:超級電腦 5501:機架 5502:電腦 5504:基板 5701:顯示面板 5702:顯示面板 5703:顯示面板 5704:顯示面板 5800:電冷藏冷凍箱 5801:外殼 5802:冷藏室門 5803:冷凍室門
[圖1A1]、[圖1B1]以及[圖1C1]是本發明的一個實施方式的半導體裝置的電路圖，[圖1A2]、[圖1B2]、[圖1C2]、[圖1C3]以及[圖1C4]是說明本發明的一個實施方式的半導體裝置的剖面結構的圖。 [圖2A]及[圖2B]是本發明的一個實施方式的電容器的示意圖，[圖2C]是本發明的一個實施方式的電容器所具有的鐵電體的示意圖。 [圖3A]至[圖3C]是本發明的一個實施方式的HfZrO X的結晶結構的模型圖，[圖3D]是示出鐵電體層的滯後特性的一個例子的圖表。 [圖4A]至[圖4C]是電容器所具有的鐵電體的示意圖。 [圖5A]至[圖5C]是示出本發明的一個實施方式的電容器的製造方法的剖面圖。 [圖6]是說明本發明的一個實施方式的氧化鉿的結晶結構的模型圖。 [圖7A]是示出本發明的一個實施方式的金屬氧化物膜的成膜序列的圖，[圖7B]是本發明的一個實施方式的金屬氧化物膜的製造設備的剖面圖，[圖7C]是示出氧化物的成膜序列的圖。 [圖8A]是說明非專利文獻1所示的鐵電體的極化的圖，[圖8B]是說明非專利文獻2所示的極化的大小及介電常數根據Hf和Zr的組成而改變的圖。 [圖9]是說明非專利文獻3所示的鐵電體的耐改寫性的圖。 [圖10A]至[圖10C]是說明非專利文獻4所示的HfO 2的繞射強度、極化以及結晶結構的圖。 [圖11A]是本發明的一個實施方式的半導體裝置的俯視圖，[圖11B]至[圖11D]是本發明的一個實施方式的半導體裝置的剖面圖。 [圖12A]及[圖12B]是本發明的一個實施方式的半導體裝置的剖面圖。 [圖13A]是說明IGZO的結晶結構的分類的圖，[圖13B]是說明CAAC-IGZO膜的XRD譜的圖，[圖13C]是說明CAAC-IGZO膜的奈米束電子繞射圖案的圖。 [圖14A]是本發明的一個實施方式的半導體裝置的俯視圖，[圖14B]是本發明的一個實施方式的半導體裝置的剖面圖。 [圖15A]是本發明的一個實施方式的半導體裝置的俯視圖，[圖15B]是本發明的一個實施方式的半導體裝置的剖面圖。 [圖16A]是本發明的一個實施方式的半導體裝置的俯視圖，[圖16B]是本發明的一個實施方式的半導體裝置的剖面圖。 [圖17A]是本發明的一個實施方式的半導體裝置的平面圖，[圖17B]及[圖17C]是本發明的一個實施方式的半導體裝置的剖面圖。 [圖18]是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖。 [圖19]是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖。 [圖20A]及[圖20B]是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖。 [圖21A]至[圖21C]是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖。 [圖22A]至[圖22C]是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖。 [圖23A]至[圖23D]是示出本發明的一個實施方式的記憶體裝置的製造方法的剖面圖。 [圖24]是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖。 [圖25]是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖。 [圖26A]及[圖26B]是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖。 [圖27A]至[圖27C]是本發明的一個實施方式的半導體裝置的剖面圖。 [圖28A]是示出本發明的一個實施方式的記憶體裝置的結構例子的方塊圖，[圖28B]是示出本發明的一個實施方式的記憶體裝置的結構例子的立體圖。 [圖29A]是示出記憶單元的結構例子的電路圖，[圖29B1]是示出鐵電體層的滯後特性的一個例子的圖表，[圖29B2]是示出理想的鐵電體層的滯後特性的一個例子的圖表，[圖29C]是示出記憶單元的驅動方法的一個例子的時序圖。 [圖30A]至[圖30E]是本發明的一個實施方式的記憶體裝置的示意圖。 [圖31A]至[圖31H]是示出本發明的一個實施方式的電子裝置的圖。 [圖32A]是示出樣本的外觀的光學顯微照片，[圖32B]是樣本的剖面示意圖，[圖32C]是示出輸入電壓波形的圖。 [圖33A]至[圖33F]是說明使用三角波取得P-E特性的方法的圖。 [圖34A]是示出P-E特性的測量結果的圖，[圖34B]是示出GIXD測量結果的圖。 [圖35A]是樣本的剖面TEM影像，[圖35B]及[圖35C]是樣本的FFT圖形。 [圖36A]是樣本的剖面TEM影像，[圖36B]及[圖36C]是樣本的FFT圖形。 [圖37A]是樣本的剖面TEM影像，[圖37B]及[圖37C]是樣本的FFT圖形。 [圖38A]至[圖38C]是樣本的剖面TEM影像。 [圖39]是示出線性EDX分析的分析結果的圖。 [圖40A]是示出Ra的測量結果的圖，[圖40B]是示出RMS的測量結果的圖。 [圖41]是示出SIMS分析結果的圖。 [圖42]是示出SIMS分析結果的圖。 [圖43]是示出SIMS分析結果的圖。 [圖44]是示出SIMS分析結果的圖。 [圖45A]及[圖45B]是示出疲勞特性的測量結果的圖。 [圖46A]是示出P-E特性的圖，[圖46B]是示出疲勞特性的測量結果的圖。 [圖47]是示出P-E特性的圖。 [圖48]是示出I-V特性的圖。 [圖49]是示出XRD測量結果的圖。 [圖50]是示出P-E特性的圖。 [圖51]是示出I-V特性的圖。 [圖52]是示出XRD測量結果的圖。 [圖53]是示出疲勞特性的圖。 [圖54]是示出P-E特性的圖。 [圖55A]及[圖55B]是示出P-E特性的圖，[圖55C]及[圖55D]是示出極化與三角波的頻率的關係的圖。 [圖56A]是示出計算模型的圖，[圖56B]是示出計算後的計算模型的圖。 [圖57A]及[圖57B]是說明保持測量的圖。 [圖58A]至[圖58C]是示出保持測量結果的圖。 [圖59A]是示出P-V特性的圖，[圖59B]是示出I-V特性的圖。 [圖60A]及[圖60B]是示出電晶體的電特性的圖。 [圖61A]是等效電路圖的一個例子，[圖61B]是示出佈局的一個例子的俯視圖。 [圖62A]是時序圖，[圖62B1]是示出寫入工作的電路圖，[圖62B2]是示出滯後特性以說明寫入工作的圖，[圖62C1]是示出讀出工作的電路圖，[圖62C2]是示出滯後特性以說明讀出工作的圖。 [圖63A]是重疊地示出反復進行40次的寫入工作及讀出工作時的測量結果的圖，[圖63B]是對比例子。 [圖64A]、[圖64B]、[圖64C]以及[圖64D]是示出f特性的測量方法的圖。 [圖65]是示出f特性的測量結果的圖。 [圖66A]、[圖66B]、[圖66C]以及[圖66D]是示出保持測量方法的圖。 [圖67]是示出保持測量結果的圖。
100:電容器
110:導電體
120:導電體
130:絕緣體
132:c軸

Claims (22)

  1. 一種鐵電體器件，包括： 第一導電體； 該第一導電體上的金屬氧化物膜；以及 該金屬氧化物膜上的第二導電體， 其中，該金屬氧化物膜具有鐵電性， 該金屬氧化物膜具有結晶結構， 該結晶結構包括第一層及第二層， 該第一層包含第一氧及鉿， 該第二層包含第二氧及鋯， 該鉿與該鋯藉由該第一氧相鍵合， 並且，該第二氧與該鋯鍵合。
  2. 一種鐵電體器件，包括： 第一導電體； 該第一導電體上的金屬氧化物膜； 該金屬氧化物膜上的第二導電體；以及 該第二導電體上的密封膜， 其中，該金屬氧化物膜具有鐵電性， 該金屬氧化物膜具有結晶結構， 該結晶結構包括第一層及第二層， 該第一層包含第一氧及鉿， 該第二層包含第二氧及鋯， 該鉿與該鋯藉由該第一氧相鍵合， 並且，該第二氧與該鋯鍵合。
  3. 如請求項2之鐵電體器件， 其中該密封膜包括第一密封膜及該第一密封膜上的第二密封膜， 該第一密封膜包含氧及鋁， 該第二密封膜包含氮及矽， 並且該第一密封膜具有吸附或俘獲氫的功能。
  4. 一種半導體裝置，包括： 電晶體；以及 與該電晶體電連接的電容器， 其中該電容器包括： 第一導電體； 該第一導電體上的金屬氧化物膜；以及 該金屬氧化物膜上的第二導電體， 其中，該金屬氧化物膜具有鐵電性， 該金屬氧化物膜具有結晶結構， 該結晶結構包括第一層及第二層， 該第一層包含第一氧及鉿， 該第二層包含第二氧及鋯， 該鉿與該鋯藉由該第一氧相鍵合， 並且，該第二氧與該鋯鍵合。
  5. 如請求項4之半導體裝置， 其中電晶體在通道形成區域含有矽。
  6. 如請求項4之半導體裝置， 其中電晶體在通道形成區域含有氧化物半導體。
  7. 如請求項4至6中任一項之半導體裝置， 其中該金屬氧化物膜所包含的氫及碳中的一個以上的藉由SIMS分析而測得的濃度為5×10 20atoms/cm 3以下。
  8. 如請求項4至6中任一項之半導體裝置， 其中該金屬氧化物膜所包含的氫及碳中的一個以上的藉由SIMS分析而測得的濃度為1×10 20atoms/cm 3以下。
  9. 如請求項4至6中任一項之半導體裝置， 其中該金屬氧化物膜所包含的氯的藉由SIMS分析而測得的濃度為5×10 21atoms/cm 3以下。
  10. 如請求項4至6中任一項之半導體裝置， 其中該金屬氧化物膜所包含的氯的藉由SIMS分析而測得的濃度為1×10 21atoms/cm 3以下。
  11. 一種半導體裝置，包括： 半導體膜； 該半導體膜上的金屬氧化物膜；以及 該金屬氧化物膜上的第二導電體， 其中，該金屬氧化物膜具有鐵電性， 該金屬氧化物膜具有結晶結構， 該結晶結構包括第一層及第二層， 該第一層包含第一氧及鉿， 該第二層包含第二氧及鋯， 該鉿與該鋯藉由該第一氧相鍵合， 並且，該第二氧與該鋯鍵合。
  12. 如請求項11之半導體裝置， 其中該半導體膜包含矽或氧化物半導體， 並且該半導體裝置包括與該半導體膜電連接的源極電極及汲極電極。
  13. 如請求項11或12之半導體裝置， 其中該金屬氧化物膜所包含的氫及碳中的一個以上的藉由SIMS分析而測得的濃度為5×10 20atoms/cm 3以下。
  14. 如請求項11或12之半導體裝置， 其中該金屬氧化物膜所包含的氫及碳中的一個以上的藉由SIMS分析而測得的濃度為1×10 20atoms/cm 3以下。
  15. 如請求項11或12之半導體裝置， 其中該金屬氧化物膜所包含的氯的藉由SIMS分析而測得的濃度為5×10 21atoms/cm 3以下。
  16. 如請求項11或12之半導體裝置， 其中該金屬氧化物膜所包含的氯的藉由SIMS分析而測得的濃度為1×10 21atoms/cm 3以下。
  17. 一種半導體裝置，包括： 第一導電體； 該第一導電體上的金屬氧化物膜； 該金屬氧化物膜上的第二導電體；以及 位於該第一導電體的上面及該第二導電體的下面中的一個或兩個的絕緣體， 其中，該金屬氧化物膜具有鐵電性， 該金屬氧化物膜具有結晶結構， 該結晶結構包括第一層及第二層， 該第一層包含第一氧及鉿， 該第二層包含第二氧及鋯， 該鉿與該鋯藉由該第一氧相鍵合， 並且，該第二氧與該鋯鍵合。
  18. 如請求項17之半導體裝置， 其中該絕緣體包含氮及矽。
  19. 如請求項17或18之半導體裝置， 其中該金屬氧化物膜所包含的氫及碳中的一個以上的藉由SIMS分析而測得的濃度為5×10 20atoms/cm 3以下。
  20. 如請求項17或18之半導體裝置， 其中該金屬氧化物膜所包含的氫及碳中的一個以上的藉由SIMS分析而測得的濃度為1×10 20atoms/cm 3以下。
  21. 如請求項17或18之半導體裝置， 其中該金屬氧化物膜所包含的氯的藉由SIMS分析而測得的濃度為5×10 21atoms/cm 3以下。
  22. 如請求項17或18之半導體裝置， 其中該金屬氧化物膜所包含的氯的藉由SIMS分析而測得的濃度為1×10 21atoms/cm 3以下。
TW110133092A 2020-09-22 2021-09-06 鐵電體器件及半導體裝置 TW202213766A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2020158058 2020-09-22
JP2020158057 2020-09-22
JP2020-158058 2020-09-22
JP2020-158057 2020-09-22
JP2020-161542 2020-09-26
JP2020161542 2020-09-26

Publications (1)

Publication Number Publication Date
TW202213766A true TW202213766A (zh) 2022-04-01

Family

ID=80846286

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110133092A TW202213766A (zh) 2020-09-22 2021-09-06 鐵電體器件及半導體裝置

Country Status (7)

Country Link
US (1) US20230363174A1 (zh)
JP (1) JPWO2022064306A1 (zh)
KR (1) KR20230069933A (zh)
CN (1) CN116171484A (zh)
DE (1) DE112021005000T5 (zh)
TW (1) TW202213766A (zh)
WO (1) WO2022064306A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI872620B (zh) * 2022-12-23 2025-02-11 美商凱普勒運算公司 用於非線性極性材料製程開發的方法、用於對製程開發計價的方法，以及用於製程開發的方法
TWI893358B (zh) * 2022-07-29 2025-08-11 台灣積體電路製造股份有限公司 積體晶片及其形成方法
TWI901162B (zh) 2024-01-10 2025-10-11 旺宏電子股份有限公司 半導體結構及其製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7713464B2 (ja) * 2020-10-20 2025-07-25 株式会社半導体エネルギー研究所 強誘電体デバイス、半導体装置
US20230200075A1 (en) * 2021-12-22 2023-06-22 Intel Corporation Memory with vertical transistors and wrap-around control lines
US12471289B2 (en) 2021-12-22 2025-11-11 Intel Corporation Diagonal memory with vertical transistors and wrap-around control lines
CN117222306A (zh) * 2022-05-30 2023-12-12 华为技术有限公司 铁电单元、三维铁电结构和铁电存储器
CN117241589A (zh) * 2022-06-02 2023-12-15 华为技术有限公司 铁电存储器及其制备方法、电子设备
CN117794250A (zh) * 2022-09-19 2024-03-29 华为技术有限公司 铁电存储阵列及其制备方法、存储器、电子设备
TW202441602A (zh) * 2022-12-22 2024-10-16 日商半導體能源研究所股份有限公司 半導體裝置
WO2024252246A1 (ja) * 2023-06-09 2024-12-12 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251535A (ja) * 1998-02-27 1999-09-17 Fujitsu Ltd 半導体装置およびその製造方法
JP2003086776A (ja) * 2001-09-10 2003-03-20 Fujitsu Ltd 半導体装置及びその製造方法
JP4331442B2 (ja) * 2002-06-14 2009-09-16 富士通マイクロエレクトロニクス株式会社 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ
JP4861627B2 (ja) * 2005-01-25 2012-01-25 ラピスセミコンダクタ株式会社 強誘電体キャパシタの製造方法
JP2011124478A (ja) * 2009-12-14 2011-06-23 Panasonic Corp 半導体記憶装置及びその製造方法
JP5633346B2 (ja) * 2009-12-25 2014-12-03 株式会社リコー 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
JP7066585B2 (ja) * 2018-09-19 2022-05-13 キオクシア株式会社 記憶装置
US10978563B2 (en) * 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI893358B (zh) * 2022-07-29 2025-08-11 台灣積體電路製造股份有限公司 積體晶片及其形成方法
TWI872620B (zh) * 2022-12-23 2025-02-11 美商凱普勒運算公司 用於非線性極性材料製程開發的方法、用於對製程開發計價的方法，以及用於製程開發的方法
TWI901162B (zh) 2024-01-10 2025-10-11 旺宏電子股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
KR20230069933A (ko) 2023-05-19
CN116171484A (zh) 2023-05-26
WO2022064306A1 (ja) 2022-03-31
US20230363174A1 (en) 2023-11-09
DE112021005000T5 (de) 2023-07-20
JPWO2022064306A1 (zh) 2022-03-31

Similar Documents

Publication Publication Date Title
TW202213766A (zh) 鐵電體器件及半導體裝置
TWI794340B (zh) 半導體裝置以及半導體裝置的製造方法
JP7732011B2 (ja) 半導体装置
TWI801620B (zh) 半導體裝置以及半導體裝置的製造方法
JP2025032049A (ja) 半導体装置
JP2025157370A (ja) 強誘電体デバイス
JP7748373B2 (ja) 半導体装置、半導体装置の作製方法
TW202310425A (zh) 半導體裝置
TW202425145A (zh) 記憶體裝置
TWI809100B (zh) 半導體裝置、及半導體裝置的製造方法
WO2022084795A1 (ja) 強誘電体デバイス、および半導体装置
US20230329002A1 (en) Semiconductor device, capacitor, and manufacturing method thereof
JP7771265B2 (ja) 半導体装置
TWI833794B (zh) 半導體裝置及半導體裝置的製造方法
CN115997276A (zh) 半导体装置
CN115917038A (zh) 半导体装置的制造方法
CN115136324A (zh) 金属氧化物、金属氧化物的形成方法、半导体装置
WO2023047224A1 (ja) 半導体装置
CN113491006B (zh) 半导体装置及半导体装置的制造方法
JP7417596B2 (ja) 半導体装置
JP7756646B2 (ja) 半導体装置の作製方法
WO2022064316A1 (ja) 半導体装置
CN115968502A (zh) 半导体装置的制造方法
CN116157903A (zh) 半导体装置的制造方法