[go: up one dir, main page]

TW200935521A - Thin-film transistor and process for producing the thin-film transistor - Google Patents

Thin-film transistor and process for producing the thin-film transistor Download PDF

Info

Publication number
TW200935521A
TW200935521A TW097133444A TW97133444A TW200935521A TW 200935521 A TW200935521 A TW 200935521A TW 097133444 A TW097133444 A TW 097133444A TW 97133444 A TW97133444 A TW 97133444A TW 200935521 A TW200935521 A TW 200935521A
Authority
TW
Taiwan
Prior art keywords
layer
gate insulating
seed
germanium
insulating layer
Prior art date
Application number
TW097133444A
Other languages
English (en)
Inventor
Masaharu Nishiura
Original Assignee
Fuji Electric Holdings
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings filed Critical Fuji Electric Holdings
Publication of TW200935521A publication Critical patent/TW200935521A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739Conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732Bottom-gate only TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • H10D30/6746Amorphous silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6757Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures

Landscapes

  • Thin Film Transistor (AREA)

Description

200935521 九、發明說明 【發明所屬之技術領域】 本發明係關於薄膜電晶體(TFT)及其製造方法,更 詳言之’係關於具備由微結晶矽構成的通道層之薄膜電晶 ' 體及其製造方法。 【先前技術】 φ 作爲適用於顯示裝置之發光元件之一例,已知有具有 有機化合物的薄膜層積構造之有機EL (電致發光)發光 元件(OLED )。有機EL發光元件,係薄膜之自發光型元 件,因爲具有低驅動電壓、高解析度、高視角、以即可顯 示全彩之優異特徵,所以有種種應用檢討促進其實用化。 例如,對於可攜終端機、產業用計測器、家庭用電視等之 應用。 於EL發光之控制,有在各畫素設置TFT作爲驅動電 〇 晶體之主動矩陣方式。圖1顯示使用於主動矩陣方式之從 前之有機EL發光元件。有機EL發光元件100,具備具 有:玻璃基板101、玻璃基板101上之閘極電極102、閘 極電極102上之閘極絕緣層103、閘極絕緣層103上之本 質(intrinsic)非晶矽層(a-Si)層104、本質a-Si層104上之 η型a-Si層105、η型a-Si層105上之源極電極106及汲 極電極107之TFT110。此外,有機EL發光元件1〇〇進而 具備:TFT 110上之層間絕緣層121、層間絕緣層121上 之下部電極,且通過貫孔122與汲極電極1〇7連接的下部 -4- 200935521 電極123、下部電極123上之有機發光層124、及有機發 光層124上之透明電極125。 玻璃基板101亦可爲塑膠等絕緣基板。閘極電極102 藉由光蝕刻法等被圖案化爲所希望的形狀。材料爲鉻等金 屬,膜厚爲25nm程度。閘極絕緣層103係藉由濺鍍法形 成的SiN、Si02、SiNxOy等絕緣體。膜厚爲l〇〇nm程度。 本質a-Si層104係藉由電漿CVD法堆積50nm程度,η型 a-Si層105係藉由電漿CVD法等堆積l〇nm程度。源極電 極106及汲極電極107,係於η型a-Si層105上將鉻等藉 由濺鍍而蒸鍍25nm程度後,使用光蝕刻法圖案化爲所要 的形狀而得。η型a - S i層1 0 5係以如此得到的源極電極 106以及汲極電極107之鉻圖案作爲遮罩,圖案化成爲與 源極電極106以及汲極電極107相同的尺寸。此時要注意 本質a-Si層104不要被削入是很重要的。 有機EL發光元件100,如以下所述地動作。當影像 訊號(未圖示)被傳來時,於控制1C或者控制用 TFT (均未圖示)被變換爲適切的控制訊號,被傳至閘極電極 102。該訊號超過TFT 110的閾値時,TFT 110的通道層 之本質a-Si層104成爲導通狀態,汲極電極107的電位 接近源極電極106的電位。源極電極106藉由配線(未圖 示)成爲接地電位,此外透明電極12 5,藉由配線(未圖 示)被連接於5V等之電位。亦即,於有機發光層124之 兩端間被施加5V之電位,而發出光。又,TFT 110不止 於有機EL也可作爲LCD用。 200935521 圖2僅顯示圖1之有機EL發光元件所具備之a_Si TFT。a-Si TFT 110其通道層藉由a-Si所構成,不需要 L T P S (低溫多晶矽)所必要的多結晶化製程。此外,使 用a-Si TFT的場合,能夠以4枚光蝕刻遮罩形成TFT, 單位成本之表現優良。因此,大面積化很容易,參差不齊 也很少,而且具有能以低成本來製造的優點。然而,a_Si TFT 110有以下2個缺點。使電流流動而驅動時,會有閾 φ 値變動畫質劣化的這一點’以及移動度很小使電流流動的 能力很低’爲了提高驅動的有機EL的畫質或者爲了提高 精細度,必須要使畫素尺寸縮小,但是TFT的尺寸不能 夠太過縮小,在畫素尺寸上有個界限這一點。使用a-Si TFT的話移動度爲〇.5cm2/Vs以下,但爲了驅動有機EL 發光元件之TFT的移動度,最好是icm2/vs以上,特別 是在與閘極絕緣層之界面最好是1 cm2/Vs以上。 以上的缺點只要在通道層使用多結晶矽即可減低,但 〇 是藉由a- S i構成通道層的優點則無法得到。在此,如 a-Si太陽電池業者自很久以前即已知道的,應該可以利用 藉由選擇a-Si層形成的製程條件而形成微結晶化之a_Si 。然而’使用此技術製造被使用於有機EL發光元件的 TFT並沒有成功例。 例如,在非專利文獻1,顯示,藉由P E C V D (電漿化 學氣相沈積)法形成被微結晶化的a-Si亦即微結晶砂之 TFT之例。於圖3顯示該例。TFT3 00,具備:玻璃基板 1 〇 1、玻璃基板1 0 1上之閘極電極1 02、閘極電極1 〇2上 -6 - 200935521 之閘極絕緣層103、閘極絕緣層l〇3上之微結晶矽層層 304、微結晶矽層304上之η型a-Si層105、η型a-Si層 105上之源極電極106及汲極電極1〇7。TFT3 00即使通道 層不是a-Si而是微結晶矽,但還是有閾値變動的缺點, ' 而且移動度比a- S i還要小。非專利文獻1之作者群,發 ' 現其理由在於使微結晶矽成膜之PECVD的製程條件,在 與閘極絕緣層103之界面附近的區域304A,有200埃 φ ( A )程度是成爲a-Si。總之,通道層並不是由充分微結 晶化的a-Si所構成。 此外,於非專利文獻2,具備藉由微結晶矽構成通道 層的TFT之顯示器,克服a-Si之缺點,顯示適於大型顯 示器應用,但是此微結晶矽,係使a-Si經過以雷射進行 退火處理等複雜的步驟而製作的。此外,亦有記載著此微 結晶矽之結晶分率爲7 0 %。 此外,於專利文獻1,記載著作爲在矽之氮化物層上 〇 形成微結晶矽層的方法,在形成微結晶矽層之前’對矽之 氮化物層施以電漿處理(參照專利文獻1之段落002 1〜 0023 )。雖有記載根據此方法的話可以比a-Si層更往微 結晶矽層的微結晶化上前進(參照專利文獻段落 0024),但是結晶分率,顯示例如在以氫氣爲反應氣體之 電漿處理的場合約爲50%,使用其他反應氣體的場合約爲 70%前後之結果(參照專利文獻1段落0029〜003 1 )。此 由非專利文獻1之見解可知,在與絕緣層(矽之氮化物 層)之界面附近的區域不被微結晶化,仍是a-Si。 -7- 200935521 此外,在專利文獻2,記載著以氫氣稀釋率200以上 之條件形成矽膜,將氫氣稀釋率變更爲2〜100,藉由在 先前形成的矽膜上繼續成膜而形成微結晶矽層之方法(參 照專利文獻2段落0030),但顯示結晶分率最高也只有 ' 70%之結果(參照專利文獻2段落0042 )。專利文獻3也 ' 有相同的揭示。 本發明係有鑑於這樣的問題點而完成者,其第1目的 φ 在於提供廉價地製造具備由微結晶矽所構成的通道層之薄 膜電晶體。 此外,其第2目的在於提供驅動中的閾値變動很小且 移動度高,廉價之薄膜電晶體。
[專利文獻1]日本專利特開2007-221137號公報 [專利文獻2]日本專利特開平6- 1 9670 1號公報 [專利文獻3]日本專利特開平8- 1 48690號公報 [非專利文獻 1]C. Y. Wu et al,“The Structure of ❹ Hydrogenated M i c ro c r y s t al 1 i n e Silicon ( μ c - S i: H) TFT
Deposited by PECVD,” IDW’06, pp. 765-768 [非專利文獻 2]T. Arai et al, “Micro Silicon Technology for Active Matrix OLED Display,” SID07 DIGEST, p. 1370 【發明內容】 爲了達成這樣的目的,本發明之第1態樣,係薄膜電 晶體之製造方法’其特徵爲包含:於閘極絕緣層之形成 -8 - 200935521 後,將前述閘極絕緣層之表面按預先決定之時間通以氫氣 進行電漿處理之電漿處理步驟,及在前述電漿處理步驟之 繼續中,於前述閘極絕緣層上,導入原料氣體形成藉由微 結晶矽構成的通道層之通道層形成步驟。 ' 此外,本發明之第2態樣,係如第1態樣,特徵爲前 ' 述預先決定的時間,係於前述通道層形成步驟,導入原料 氣體得到一定的粒子尺寸以上的微結晶矽的前處理時間。 φ 此外,本發明之第3態樣,係如第2態樣,特徵爲進 而包含:於絕緣基板上,形成閘極電極以及前述閘極電極 上之前述閘極絕緣層之步驟,及於前述通道層上,形成η 型非晶矽層以及前述η型非晶矽層上之金屬電極之步驟。 此外,本發明之第4態樣,係如第2態樣,特徵爲進 而包含:於絕緣基板上,形成閘極電極以及前述閘極電極 上之前述閘極絕緣層之步驟,及於前述通道層上,形成ρ 型非晶矽層以及前述Ρ型非晶矽層上之金屬電極之步驟。 φ 此外,本發明之第5態樣,係薄膜電晶體之製造方 法,其特徵爲包含:於閘極絕緣層之形成後,於前述閘極 絕緣層上形成籽晶(seed)之籽晶形成步驟,及將前述閘極 絕緣層與前述籽晶的表面按預先決定之時間通以氫氣進行 電漿處理之電漿處理步驟,及在前述電漿處理步驟之繼_ 中,於前述閘極絕緣層與前述籽晶上,導入原料氣體形成 藉由微結晶矽構成的通道層之通道層形成步驟。 此外,本發明之第6態樣,係如第5態樣,特徵爲前 述預先決定的時間,係於前述通道層形成步驟,導入原料 -9 - 200935521 氣體得到一定的粒子尺寸以上的微結晶矽的前處理時間。 此外,本發明之第7態樣,係如第6態樣,特徵爲前 述籽晶形成步驟,係包含:於前述閘極絕緣層上,使以氫 氣稀釋的原料氣體進行電漿分解,形成上層部成爲微結晶 ' 矽的膜厚以上之籽晶用矽層之籽晶用矽層形成步驟,及圖 ' 案化前述籽晶用矽層,形成點圖案或線圖案之籽晶的圖案 化步驟。 φ 此外,本發明之第8態樣,係如第7態樣,特徵爲於 前述電漿處理步驟之前,進而包含雷射照射前述籽晶的胃 射照射步驟。 此外,本發明之第9態樣,係如第6態樣,特徵爲前 述籽晶形成步驟,係包含:於前述閘極絕緣層上形成溝g (trench),使以氫氣稀釋的原料氣體進行電漿分解,將上 層部成爲微結晶矽的膜厚以上之籽晶用矽層埋入前述溝渠 之之籽晶用矽層形成步驟,及蝕刻前述籽晶用矽層,胃% 〇 前述溝渠內殘留前述籽晶用矽層而形成籽晶的蝕刻歩驟。 此外’第1 0態樣,係如第9態樣,特徵爲前述溝渠 的大小爲表面積爲〇·5μπι平方以上3·5μιη平方以下,深 度在1 OOnm以上。 此外,本發明之第1 1態樣,係如第9態樣,特徵爲 於前述電漿處理步驟之前’進而包含雷射照射前述释晶的 雷射照射步驟。 此外’本發明之第12態樣,係如本發明之第1丨熊 樣’特徵爲前述溝渠的大小爲表面積爲〇·5μΙη平方以上 -10- 200935521 3μιη平方以下,深度在30nm以上。 此外,本發明之第13態樣,係如本發明之第1至第 12態樣之任一,特徵爲前述原料氣體,係较氫化物之氣
Hrftl 體。 此外’本發明之第14態樣’係具備:絕緣基板、前 ' 述絕緣基板上的閘極電極、前述閘極電極上的閘極絕緣 膜、前述閘極絕緣膜上的通道層、前述通道層上的非晶砂 φ 層、及前述非晶矽上的金屬電極之薄膜電晶體。前述通道 層,由與前述閘極絕緣層之界面起,到與前述非晶砂層之 界面爲止,係由微結晶矽所構成。 此外’本發明之第1 5態樣’係如本發明之第1 4態 樣,特徵爲前述非晶矽層,係η型非晶矽層。 此外’本發明之第1 6態樣’係如本發明之第14態 樣,特徵爲前述非晶矽層,係ρ型非晶矽層。 此外’本發明之第17態樣’係具備:絕緣基板、前 ❹ 述絕緣基板上的閘極電極、前述閘極電極上的閘極絕緣 膜、前述閘極絕緣膜上的通道層、前述通道層上的非晶矽 層、及前述非晶矽上的金屬電極之薄膜電晶體,其特徵 爲··前述通道層,係藉由申請專利範圍第iK;!〗項之任一 ' 項之製造方法所製造。 根據本發明,使閘極絕緣層之表面以氫氣充滿而以電 漿活化,藉由在該狀態導入矽氫化合物而電漿分離,可以 廉價地製造從與閘極絕緣層之界面具備藉由微結晶矽所構 成的通道層之薄膜電晶體。這樣的薄膜電晶體,驅動中之 -11 - 200935521 閾値變動很小且移動度高。 【實施方式】 以下,參照圖面詳細說明本發明之實施型態。對相同 於前述圖面所示之構成要素者,賦予同一符號。 (實施形態1 ) 圖4係相關於本發明之薄膜電晶體。薄膜電晶體 400,具備··玻璃基板101 (相當於「絕緣基板」)、玻 璃基板101上之閘極電極102、閘極電極102上之閘極絕 緣層103、閘極絕緣層103上之本質微結晶矽層層404 (相當於「通道層」)、本質微結晶矽層404上之η型 a-Si層105、η型a-Si層105上之源極電極106及汲極電 極107、保護層408。保護層408係以濺鍍、CVD等形成 之 Si02、SiN 等。 薄膜電晶體400,其本質微結晶矽層404,從與閘極 絕緣層103之界面起至與η型a-Si層105之界面爲止係 藉由本質微結晶矽所構成,與從前結晶分率低’於與閘極 絕緣層103之界面係a-Si者有所不同。本發明之薄膜電 晶體係其驅動中之閾値變動很小且移動度很高者將在後述 之實施例揭示。 薄膜電晶體400所具備之本質(intrinsic)微結晶矽層 404可以由如下之方式形成。在閘極絕緣層103之形成 後,將閘極絕緣層1 03之表面,跨預定時間使氫氣流過而 -12- 200935521 進行電漿處理。接著,在繼續電漿處理的期間,導入原料 氣體使由本質微結晶所構成的本質微結晶層404形成於閘 極絕緣層103上。微結晶矽,譬如說在氫之大海中使矽活 化而凝聚形成的,所以此方法,使閘極絕緣層(103)之 表面布滿氫而活化,在該狀態下導入矽者,可以從與閘極 絕緣層之界面廉價地製造具備藉由微結晶矽所構成的通道 層之薄膜電晶體。此於非晶質TFT之製造裝置,可以藉 由改變a-Si層形成之製程條件而實施。原料氣體,係僅 由Si與Η所構成的矽氫化合物之氣體,例如係單矽烷、 二矽烷或三矽烷。適切者爲單矽烷(SiH4)氣體。 又,於圖4顯示η型a-Si層105,但亦可爲p型a-Si 層。通道層,顯示藉由本質微結晶矽所構成者,亦可而被 摻雜者。 實施例1 -1 φ 製作圖4所示之薄膜電晶體。閘極絕緣層103之電漿 處理,係將玻璃基板 101加熱至 20(TC ,使氫氣以 300mTorr之壓力條件120sccm之流量流入,以50mW/cm2 施加27MHz之高頻進行30分鐘程度。加熱溫度亦可爲 1 00 °C〜3 00 t。本質微結晶矽層404在不關掉電漿處理而 繼續之狀態下以5Sccm導入SiH4氣體形成薄膜。成膜時 間以膜厚成爲2 5 Onm程度的方式調整,爲3 0分鐘程度。 接著形成50〜lOOnm之a-Si層105。 評估此 TFT之特性,移動度爲 3cm2/Vs,閾値爲 -13- 200935521 3.2V。此外,微結晶之粒子尺寸爲29nm。這樣的移動度 對不是a-Si而是結晶分率極高的微結晶矽而言係被預期 之値,所以可知只要適切進行使用氫氣之電漿處理而形成 本質微結晶矽的話,可以從閘極絕緣層之界面立刻形成微 _ 結晶矽。此外,對此TFT以Vgs = 30V、60°C之條件評估 ' 閾値變動時,經過1 0 0 〇小時後變動値爲〇. 4 3 V相當的 小,在信賴性上也沒有問題。 φ 其次,針對使用氫之電漿處理的條件加以檢討。圖5 顯示微結晶矽的粒子尺寸與電漿處理之前處理時間及頻率 之關係。此係針對前述之實施例與改變電漿處理的條件而 製作的樣品來測定粒子尺寸之結果。可知頻率隨著 13.56MHz、27MHz、66MHz、100MHz 而增力口,對閘極絕 緣層之前處理時間很短的情況下,粒子尺寸即會飽和。 此處所謂「前處理時間」係對閘極絕緣層之電漿處理 的時間。亦即,爲了提高生產率,最好以更高頻進行電漿 馨 處理。作爲微結晶砂粒子尺寸超過10〜20nm的話移動度 超過3cm2/Vs,對TFT的驅動而言是充分的,所以可以用 粒子尺寸超過20nm的時間來作爲評估生產率的一個參 考。頻率爲13.56MHz的場合導入SiH4氣體前必須要30 分鐘之氫氣處理,但在100MHz的場合該前處理時間可以 縮短爲8分鐘程度。 最後,圖6顯示粒子尺寸與電漿處理之電漿處理時間 以及功率之關係。使功率亦即供產生電漿而投入的高頻電 力提高至 20mW/cm2、50mW/cm2、100mW/cm2 的話,在很 -14- 200935521 短的前處理時間’可以使閘極絕緣層的表面成爲可形成具 有必要的粒子尺寸之微結晶矽的狀態’可以提高生產率。 藉由如此般適當選擇電漿處理的頻率與功率,可以藉 由預先決定的前處理時間形成具有一定粒子尺寸的微結晶 砂。 ' 又,前述粒子尺寸係藉由粉末X線繞射法來測定。 亦即,使用X線繞射圖案所示之峰値之繞射角α、半高 φ 寬Β以及測定波長λ的話,粒子尺寸以下式表示。 t=0.9X/Bcosa 粒子尺寸,較佳者爲20〜30 nm。 此外,前述流量單位「seem」係標準狀態(latm、25 °C )下規格化的單位,意思爲standard cc/miη。 實施例1-2 將實施例1-1之η型a-Si層105製作爲ρ型a-Si層 〇 之薄膜電晶體。此TFT移動度爲2.7cm2/Vs,閾値爲 3.1V。粒子尺寸,與實施例1相同。評估可信賴性的結 果,閾値變動爲〇·3 9V相當地小,並不會有問題。 (實施形態2 ) 相關於實施型態2之薄膜電晶體,具有與相關於實施 型態1的薄膜電晶體相同的構造,但其製造方法不同。 薄膜電晶體400所具備之本質(intrinsic)微結晶砍層 404’在實施型態2可以由如下之方式形成。在閘極絕緣 -15- 200935521 層103形成後,電漿分解以氣氣稀釋的原料氣體,形成一 定膜厚以上之籽晶用矽層。籽晶用矽層’如非專利文獻1 所揭示的,在與閘極絕緣層1〇3之界面附近之區域有未被 微結晶化的可能性,以至少上層部係微結晶化矽的方式選 ' 擇膜厚。其次,藉由光蝕刻法圖案化此籽晶用矽層,形成 點圖案(dot pattern)或者線圖案(line pattern)。其次, 將點圖案或者線圖案以及閘極絕緣層1〇3之表面,跨預定 φ 時間使氫氣流過而進行電漿處理。接著,在繼續電漿處理 的期間,導入原料氣體使由本質微結晶所構成的本質微結 晶層404形成於閘極絕緣層103上。本質微結晶矽層404 形成後,籽晶其全體成爲微結晶矽。此製造方法,於非晶 質TFT之製造裝置,可以藉由改變a-Si層形成之製程條 件而實施。原料氣體,係僅由Si與Η所構成的矽氫化合 物之氣體,例如係單矽烷、二矽烷或三矽烷。適切者爲單 矽烷(SiH4)氣體。 參 又,於圖4顯示η型a_Si層105,但亦可與實施型態 1同樣’爲P型a-Si層。通道層,顯示藉由本質微結晶矽 所構成者,亦可而被摻雜者。 實施例2-1 以實施型態2之製造方法製作圖4所示之薄膜電晶 體。籽晶用矽層係藉由電漿分解而形成的,將玻璃基板 101加熱至 200 °C ,使氫氣以 3 00mTorr之壓力條件 120sccm之流量流入,使SiH4氣體以5sccm流入,以 -16 - 200935521 5 OmW/cm2施加27MHz之高頻而進行的。加熱溫度亦可爲 1 0 0 °C ~ 3 0 0 °c ° 籽晶之圖案化,通常藉由光蝕刻法進行。圖7之 (A)係籽晶(seed)之圖案化後之側面圖,(B)係圖案化 點圖案(dot pattern)時之平面圖,(C)係圖案化線圖案時 ' 之平面圖。圖7(b)之點係以矩形表示,但爲圓形的場合於 後述之測定也可得到同樣的效果。寬幅爲 0 ,膜厚爲z = 30nm,間隔爲\ν = 50μιη。點圖案的場合之Xi 方向的點間隔,爲與間隔w相同之値。點圖案701或線 圖案702以及閘極絕緣層103之電漿處理,係將玻璃基板 101加熱至 200 °C ,使氫氣以 300mTorr之壓力條件 120sccm之流量流入,以50mW/cm2施加27MHz之高頻進 行3分鐘程度。加熱溫度亦可爲1〇〇 °C〜300 °C。本質微 結晶矽層404在不關掉電漿處理而繼續之狀態下以5sCCm 導入SiH4氣體形成薄膜。成膜時間以膜厚成爲250nm程 〇 度的方式調整,爲30分鐘程度。接著形成50〜l〇〇nm之 η 型 a-Si 層 1 05。 評估此TFT之特性’移動度爲3.3cm2/Vs ’閾値爲 3.0V。此外,微結晶之粒子尺寸爲29nm。這樣的移動度 對不是a-Si而是結晶分率極高的微結晶矽而言係被預期 之値,所以可知只要適切進行使用氫氣之電漿處理而形成 本質微結晶矽的話’可以從閘極絕緣層之界面立刻形成微 結晶矽。此外,對此TFT以 Vgs = 30V、60°C之條件評估 閾値變動時,經過1〇〇〇小時後變動値爲〇.4V相當的小’ -17- 200935521 在信賴性上也沒有問題。此外,在使用雷射退火之LTPS 技術所製作之TFT會見到的洩漏電流也不產生。 圖8顯示點圖案的籽晶大小與微結晶矽層的粒子尺寸 之關係。間隔w爲50μηι。隨著點圖案(籽晶用矽層)之 厚度爲 20nm、30nm、50nm地增加,粒子尺寸也增加。 又,籽晶用矽層之成膜時間以1至1.2 A /s之速率爲參 考,爲3至10分鐘。 φ 圖9顯示點圖案的間隔w與微結晶矽層的粒子尺寸 之關係。寬幅爲xi=yi = 2pm。膜厚z爲20nm的場合,可 知增加間隔w的話,微結晶矽之粒子尺寸急速降低。粒 子尺寸之參差不齊,係點間隔w於50〜75 μιη的範圍,於 膜厚ζ爲20nm的場合,平均粒子尺寸達到30〜50%,但 是在點厚度z爲30〜50nm的場合,良好地被控制在平均 粒子尺寸之10%程度。 點圖案及線圖案之配置,只要不與閘極電極102重疊 ❹ 就不會對TFT的特性有不良影響。 其次,針對使用氫之電漿處理的條件加以檢討。圖 10顯示微結晶矽的粒子尺寸與電漿處理之前處理時間及 頻率之關係。此係針對前述之實施例與改變電漿處理的條 件而製作的樣品來測定粒子尺寸之結果。寬幅爲 Χι=Υι = 2μιη,膜厚爲z = 30nm,間隔爲νν = 50μιη。可知頻率 隨著 13.56MHz、27MHz、66MHz、100MHz 而增加,對閘 極絕緣層之前處理時間很短的情況下,粒子尺寸即會飽 和。針對不設籽晶而製作的樣品,比較顯示微結晶矽之粒 -18- 200935521 子尺寸與電漿處理之前處理時間及頻率之關係之圖5與使 用實施型態2的製造方法之圖1〇的結果,可知藉由籽晶 的存在可以使前處理時間縮短到1 / 1 〇以下。 實施例2-2 ' 形成圖7所示之點圖案及線圖案後,對其進行準分子 雷射( 550nm)之照射。照射500mJ/cm2以上的話,於接 U 下來敘述之測定二者得到同樣的結果。 圖1 1顯示籽晶的厚度z與粒子尺寸之關係。間隔w 爲 50μΐη。隨著厚度 z 由 5nm、10nm、20nm、50nm 逐漸 增大,粒子尺寸也變大,厚度z爲lOnm以上超過20nm 充分被微結晶化。與圖8比較的話,可知藉由進行雷射照 射能夠以更小的厚度z微結晶化。 圖12顯示點圖案的間隔w與微結晶矽層的粒子尺寸 之關係。寬幅爲Χι=Υι=2μιη。可知厚度z爲lOnm以上粒 Q 子尺寸超過20nm,間隔w直到75μιη程度爲止微結晶性 都沒有問題。在點圖案的情況會有z = 5nm時爲50%程 度,z=10nm以上時爲10%程度之粒子尺寸的參差不齊, 但是替代點圖案而使用線圖案的話,分別被改善爲20%程 度與5%程度。 (實施形態3) 相關於實施型態3之薄膜電晶體,與實施型態1及2 同樣係圖4所示的構造,但其製造方法不同。於閘極絕緣 19- 200935521 層103之形成後,於閘極絕緣層i〇3上藉由光蝕刻法等形 成一定大小之溝渠。亦可按壓壓模而形成。接著電漿分解 以氫氣稀釋的原料氣體,以溝渠被埋入的方式形成籽晶用 矽層。接著,蝕刻籽晶用矽層,僅於溝渠內殘留籽晶用矽 層而形成籽晶。籽晶,如非專利文獻1所揭示的,在與閘 _ 極絕緣層1〇3之界面附近之區域有未被微結晶化的可能 性,以至少上層部係微結晶化矽的方式選擇溝渠的深度。 φ 其次,將籽晶及閘極絕緣層103之表面,跨預定時間使氫 氣流過而進行電漿處理。接著,在繼續電漿處理的期間, 導入原料氣體使由本質微結晶所構成的本質微結晶層404 形成於閘極絕緣層1 03上。除了活化界面以外,藉由預先 設置上層部爲微結晶矽之籽晶,可以廉價地製造具備由與 閘極絕緣層之界面起藉由微結晶矽構成的通道層之薄膜電 晶體。此製造方法,於非晶質TFT之製造裝置,可以藉 由改變a-Si層形成之製程條件而實施。原料氣體,係僅 ❷ 由Si與Η所構成的矽氫化合物之氣體,例如係單矽烷、 二矽烷或三矽烷。適切者爲單矽烷(SiH4)氣體。 實施例3 -1 製作圖4所示之薄膜電晶體。圖13爲溝渠之側面 圖。條件爲 χ = 2μιη,y=100nm,λν = 50μιη。好晶用砂層係 藉由電漿分解而形成的,將玻璃基板101加熱至200 °C, 使氫氣以300mTorr之壓力條件120sccm之流量流入,使 SiH4氣體以5sccm流入,以50mW/cm2施加27MHz之高 -20- 200935521 頻而進行的。堆積了 ο.ίμηι程度。加熱溫度亦可爲ioot 〜300。(:》籽晶用矽層之蝕刻,係導入以氬氣稀釋的四氟 甲烷氣體,藉由電漿蝕刻而進行。於溝渠以外之區域最好 是閘極絕緣層103外露於表面’觀察閘極絕緣層103上之 光吸收資料而控制蝕刻。籽晶1201以及閘極絕緣層103 ' 之電漿處理,係將玻璃基板101加熱至200°C,使氫氣以 300mTorr之壓力條件120sccm之流量流入,以50mW/cm2 φ 施加27MHz之高頻進行3分鐘程度。加熱溫度亦可爲 100 °C〜300 °C。本質微結晶矽層404在不關掉電漿處理而 繼續之狀態下以5sccm導入SiH4氣體形成薄膜。成膜時 間以膜厚成爲2 5 0nm程度的方式調整,爲30分鐘程度。 接著形成50〜100nm之η型a-Si層105。 評估此TFT之特性,移動度爲3.2cm2/VS,閾値爲 2.9V。此外,微結晶之粒子尺寸爲26nm。這樣的移動度 對不是a-Si而是結晶分率極高的微結晶矽而言係被預期 〇 之値,所以可知只要適切進行使用氫氣之電漿處理而形成 本質微結晶矽的話,可以從閘極絕緣層之界面立刻形成微 結晶矽。此外,對此TFT以Vgs = 30V、60°C之條件評估 閾値變動時,經過1 0 0 0小時後變動値爲0.4 1 V相當的 小,在信賴性上也沒有問題。 圖14顯示溝渠的寬幅X與微結晶矽層的粒子尺寸之 關係。間隔w爲5〇μπΐ。深度爲50nm的場合,寬幅X爲 1 μιη程度時取得最大値,此時之粒子尺寸爲1 2nm。另一 方面y爲l〇〇nm的場合’當X超過〇.5μηι的話粒子尺寸 -21 - 200935521 超過20nm,即使增加x粒子尺寸的減低 3. 5 μιη的話粒子尺寸變小。 圖15顯示溝渠的深度y與微結晶矽層 關係。X爲〇·5μπι以上,粒子尺寸之對y的 ' 同的傾向,y超過lOOnm的話粒子尺寸不會 • 變。 此外關於間隔w進行種種調查。在進行 φ 5μιη<κ<200μιη之範圍,任一場合均得到與 相同的數據。此外,即使不避開閘極電極而 上部形成溝渠的場合,也不會有問題。這表 機配置,沒有必要配合TFT的構造而設計溝 其次,針對使用氫之電漿處理的條件 16顯示微結晶矽的粒子尺寸與電漿處理之 頻率之關係。此係針對前述之實施例與改變 件而製作的樣品來測定粒子尺寸之結果。 Q 13·56ΜΗζ、27MHz、66MHz、100MHz 而增 緣層之前處理時間很短的情況下,粒子尺寸 在實施狀態1顯示於圖5之不設置籽晶而製 比較的話’可知藉由籽晶的存在而可以使前 短至1 /1 〇以下。 實施例3 - 2 形成圖13所示之籽晶後,對籽晶進 (5 5 0nm )之照射 也很少,超過 的粒子尺寸之 依存性顯示相 見到較大的改 實驗之 5 0 μιη的場合 到閘極電極的 示溝渠可以隨 渠圖案。 加以檢討。圖 前處理時間及 電漿處理的條 可知頻率隨著 加,對閘極絕 即會飽和。與 作的樣品進行 述處理時間縮 行準分子雷射 -22- 200935521 圖17顯示籽晶的寬幅χ與粒子尺寸之關係。間隔w 爲50μηι。可知與圖14所示之不進行雷射照射的場何不 同,深度y爲30nm,而χ爲0.5μπι至3μιη的範圍內粒子 尺寸超過20nm’可以在淺的溝渠得到安定的微結晶矽。 此對於量產時之生產率提高很有效。通常,使用雷射的場 合,爲了得到膜的均勻性雷射照射光之均一性是重要的技 術要素。在相關於本發明之製造方法,膜的均一性在雷射 照射後之成膜時可以得到,所以雷射照射時之均一性沒有 問題。現在,於本實施例,關於膜內之均一性或者TFT 之洩漏電流被認爲沒有問題。此情形在量產製造上,在生 產率以及成本的角度來看有非常大的優點。此外,雷射照 射對粒子尺寸與電漿處理之前處理時間之間的關係(圖 1 6 )並沒有特別造成大的影響。 圖18顯示籽晶的深度y與微結晶矽層的粒子尺寸之 關係。間隔w爲5 0 μ m。 【圖式簡單說明】 圖1係顯示使用於主動矩陣方式之從前之有機EL發 光元件。 圖2僅顯示具備圖1之有機EL發光元件之TFT。 圖3係顯示由PECVD (電漿化學氣相沈積法)形成 微結晶矽之TFT之例。 圖4係顯示相關於本發明之薄膜電晶體。 圖5顯示粒子尺寸與電漿處理之前處理時間及頻率之 -23- 200935521 關係。 圖6顯示粒子尺寸與電漿處理之前處理時間及功率之 關係。 圖7之(A)係好晶(seed)之圖案化後之側面圖, (B)係圖案化點圖案(dot pattern)時之平面圖,(C)係 ' 圖案化線圖案時之平面圖。 圖8顯示點圖案的籽晶大小與微結晶矽層的粒子尺寸 @ 之關係。 圖9顯示點圖案的間隔w與微結晶矽層的粒子尺寸 之關係。 圖10顯示微結晶矽的粒子尺寸與電漿處理之前處理 時間及頻率之關係。 圖1 1顯示籽晶的厚度z與粒子尺寸之關係。 圖12顯示點圖案的間隔w與微結晶矽層的粒子尺寸 之關係。 〇 圖1 3爲溝渠之側面圖。 圖14顯示溝渠的寬幅X與微結晶矽層的粒子尺寸之 關係。 圖15顯示溝渠的深度y與微結晶矽層的粒子尺寸之 關係。 圖16顯示微結晶矽的粒子尺寸與電漿處理之前處理 時間及頻率之關係。 圖17顯示籽晶的寬幅X與粒子尺寸之關係。 圖18顯示籽晶的深度y與微結晶矽層的粒子尺寸之 -24- 200935521 關係。 【主要元件符號說明】 100 :有機EL發光元件 1 :玻璃基板 _ 1 0 2 :閘極電極 103:閛極絕緣層 0 104:本質非晶较層(a-Si)層 105 : η 型 a-Si 層 1 0 6 :源極電極 1 0 7 :汲極電極 110: TFT 1 2 1 :層間絕緣層 122 :貫孔 123 :下部電極 Q 124 :有機發光層 1 2 5 :透明電極 400 :薄膜電晶體 4 04 =本質微結晶矽層層 408 :保護層 -25-

Claims (1)

  1. 200935521 十、申請專利範圍 1·—種製造方法’係薄膜電晶體之製造方法,其特 徵爲包含: 於閘極絕緣層之形成後,將前述閘極絕緣層之表面按 預先決定之時間通以氫氣進行電漿處理之電漿處理步驟, _ 及 在前述電漿處理步驟之繼續中,於前述閘極絕緣層 @ 上’導入原料氣體形成藉由微結晶矽構成的通道層之通道 層形成步驟。 2. 如申請專利範圍第1項之製造方法,其中 前述預先決定的時間,係於前述通道層形成步驟,導 入原料氣體得到一定的粒子尺寸以上的微結晶矽的前處理 時間。 3. 如申請專利範圍第2項之製造方法,其中進而包 含: ❹ 於絕緣基板上,形成閘極電極以及前述閘極電極上之 前述閘極絕緣層之步驟,及 於前述通道層上,形成η型非晶矽層以及前述η型非 晶矽層上之金屬電極之步驟。 4. 如申請專利範圍第2項之製造方法,其中進而包 含: 於絕緣基板上,形成閘極電極以及前述閘極電極上之 前述閘極絕緣層之步驟,及 於前述通道層上,形成Ρ型非晶矽層以及前述Ρ型非 -26- 200935521 晶矽層上之金屬電極之步驟。 5. —種製造方法,係薄膜電晶體之製造方法,其特 徵爲包含: 於閘極絕緣層之形成後,於前述閘極絕緣層上形成籽 晶(seed)之籽晶形成步驟, ' 將前述閘極絕緣層與前述籽晶的表面按預先決定之時 間通以氫氣進行電漿處理之電漿處理步驟,及 φ 在前述電漿處理步驟之繼續中,於前述閘極絕緣層與 前述籽晶上,導入原料氣體形成藉由微結晶矽構成的通道 層之通道層形成步驟。 6. 如申請專利範圍第5項之製造方法,其中 前述預先決定的時間’係於前述通道層形成步驟,導 入原料氣體得到一定的粒子尺寸以上的微結晶矽的前處理 時間。 7. 如申請專利範圍第6項之製造方法,其中 φ 前述籽晶形成步驟,係包含: 於前述閘極絕緣層上,使以氫氣稀釋的原料氣體進行 電漿分解,形成上層部成爲微結晶矽的膜厚以上之籽晶用 矽層之籽晶用矽層形成步驟,及 圖案化前述籽晶用矽層,形成點圖案或線圖案之籽晶 的圖案化步驟。 8. 如申請專利範圍第7項之製造方法,其中 於前述電漿處理步驟之前, 進而包含雷射照射前述籽晶的雷射照射步驟。 -27- 200935521 9. 如申請專利範圍第6項之製造方法,其中 前述籽晶形成歩驟,係包含: 於前述閘極絕緣層上形成溝渠(trench),使以 釋的原料氣體進行電漿分解,將上層部成爲微結晶 ' 厚以上之籽晶用矽層埋入前述溝渠之之籽晶用矽層 驟,及 蝕刻前述籽晶用矽層,僅於前述溝渠內殘留前 φ 用矽層而形成籽晶的蝕刻步驟。 10. 如申請專利範圍第9項之製造方法,其中 前述溝渠的大小爲表面積爲0.5 μιη平方以上3 方以下,深度在l〇〇nm以上。 11. 如申請專利範圍第9項之製造方法,其中 於前述電漿處理步驟之前,進而包含雷射照射 晶的雷射照射步驟。 12. 如申請專利範圍第11項之製造方法,其q 〇 前述溝渠的大小爲表面積爲〇.5μπι平方以上 方以下,深度在30nm以上。 13. 如申請專利範圍第1〜12項之製造方法, 前述原料氣體,係矽氫化物之氣體。 14. 一種薄膜電晶體,係具備: 絕緣基板、 前述絕緣基板上的閘極電極、 前述閘極電極上的閘極絕緣膜、 前述閘極絕緣膜上的通道層、 氫氣稀 矽的膜 形成步 述籽晶 • 5 μιη 平 前述籽 3μηχ 平 其中 -28- 200935521 前述通道層上的非晶矽層、及 前述非晶矽上的金屬電極之薄膜電晶體,其特徵爲: 前述通道層,由與前述閘極絕緣層之界面起,到與前 述非晶矽層之界面爲止,係由微結晶矽所構成。 1 5 .如申請專利範圍第1 4項之薄膜電晶體,其中 前述非晶砂層,係η型非晶砍層。 16. 如申請專利範圍第14項之薄膜電晶體,其中 0 前述非晶砂層,係ρ型非晶砂層。 17. —種薄膜電晶體,係具備: 絕緣基板、 前述絕緣基板上的閘極電極、 前述閘極電極上的閘極絕緣膜、 前述閘極絕緣膜上的通道層、 前述通道層上的非晶矽層、及 前述非晶矽上的金屬電極之薄膜電晶體,其特徵爲: Q 前述通道層,係藉由申請專利範圍第1〜12項之任一 項之製造方法所製造。 -29-
TW097133444A 2007-11-22 2008-09-01 Thin-film transistor and process for producing the thin-film transistor TW200935521A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007303665 2007-11-22
JP2008019658 2008-01-30
PCT/JP2008/059258 WO2009066479A1 (ja) 2007-11-22 2008-05-20 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
TW200935521A true TW200935521A (en) 2009-08-16

Family

ID=40667311

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097133444A TW200935521A (en) 2007-11-22 2008-09-01 Thin-film transistor and process for producing the thin-film transistor

Country Status (3)

Country Link
KR (1) KR20100086934A (zh)
TW (1) TW200935521A (zh)
WO (1) WO2009066479A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901658B2 (en) 2012-02-08 2014-12-02 E Ink Holdings Inc. Thin film transistor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
CN115132819A (zh) * 2022-07-28 2022-09-30 惠科股份有限公司 薄膜晶体管及其制备方法、显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794749A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 薄膜トランジスタの製造方法
JPH0897427A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子および薄膜トランジスタ並びにその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901658B2 (en) 2012-02-08 2014-12-02 E Ink Holdings Inc. Thin film transistor

Also Published As

Publication number Publication date
WO2009066479A1 (ja) 2009-05-28
KR20100086934A (ko) 2010-08-02

Similar Documents

Publication Publication Date Title
JP2008124392A (ja) 半導体装置、その製造方法及び表示装置
JP2007005508A (ja) 薄膜トランジスタの製造方法および表示装置の製造方法
WO2016101392A1 (zh) Amoled背板的制作方法及其结构
JP2008533693A (ja) 半導体素子及びその製法
US20040119072A1 (en) Method of forming a thin film transistor
TW200428666A (en) Method for making a micro-crystallized thin film, and method for manufacturing a thin film transistor, and thin film transistor, and picture display device using thin film transistor
TW200935521A (en) Thin-film transistor and process for producing the thin-film transistor
CN105140130B (zh) 低温多晶硅薄膜晶体管及其制备方法
CN106847675B (zh) 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板
CN106128940B (zh) 一种低温多晶硅薄膜的制备方法
Nguyen et al. The metal-induced crystallization of poly-Si and the mobility enhancement of thin film transistors fabricated on a glass substrate
US20070093004A1 (en) Method of manufacturing thin film transistor including ZnO thin layer
CN105990448B (zh) 薄膜晶体管
Cheng et al. Nano-Crystalline Silicon-Based Bottom Gate Thin-Film Transistor Grown by LTPECVD With Hydrogen-Free He Diluted ${\hbox {SiH}} _ {4} $
CN105355544A (zh) 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管
KR20070009526A (ko) 박막 트랜지스터 및 그 제조 방법
CN104992982A (zh) 一种具有超晶格结构的薄膜晶体管
US20060141684A1 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JP2002198311A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP4892814B2 (ja) 有機薄膜トランジスタの製造方法
Fan et al. A novel two-step annealing technique for the fabrication of high performance low temperature poly-Si TFTs
Han et al. Hydrogenated Microcrystalline Silicon Film Growth by Inductively Coupled Plasma–Chemical Vapor Deposition on ZrO2 Gate Dielectric for Thin Film Transistors
JPH04163910A (ja) 半導体薄膜の製造方法
Son et al. Dynamic characteristics of MICC polycrystalline thin film transistors
Chelawat et al. Low temperature Aluminum induced crystallization process to get Poly-silicon films for thin film transistor application in active matrix displays