[go: up one dir, main page]

CN115132819A - 薄膜晶体管及其制备方法、显示面板 - Google Patents

薄膜晶体管及其制备方法、显示面板 Download PDF

Info

Publication number
CN115132819A
CN115132819A CN202210898927.6A CN202210898927A CN115132819A CN 115132819 A CN115132819 A CN 115132819A CN 202210898927 A CN202210898927 A CN 202210898927A CN 115132819 A CN115132819 A CN 115132819A
Authority
CN
China
Prior art keywords
channel layer
layer
thin film
film transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210898927.6A
Other languages
English (en)
Inventor
卓恩宗
杨凤云
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202210898927.6A priority Critical patent/CN115132819A/zh
Publication of CN115132819A publication Critical patent/CN115132819A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本申请提供一种薄膜晶体管及其制备方法、显示面板，包括：提供基板，在所述基板表面形成绝缘层，所述基板和所述绝缘层构成半导体结构；及以预设条件在所述半导体结构的表面形成沟道层，所述沟道层的材质包括微晶硅，所述预设条件包括预设温度区间。本申请的技术方案能够在保证沟道层有较佳的电子迁移率的同时其制备过程不对基板造成损伤。

Description

薄膜晶体管及其制备方法、显示面板
技术领域
本申请涉及显示领域，尤其涉及一种薄膜晶体管及其制备方法、显示面板。
背景技术
目前，薄膜晶体管(Thin Film Transistor，TFT)在显示面板中广泛的被用作开关器件或驱动器件。薄膜晶体管包括用于导通电路的沟道层，现有技术中沟道层普遍采用将非晶半导体层经过一道高温退火工艺来制备。非晶半导体层在高温中形成多晶半导体层，以使原子有序度提高，从而提高其电子迁移率，而沟道层的电子迁移率的提高对驱动器件的响应速度的改善尤为重要。但是这种高温处理工艺，会对承载沟道层的基板产生伤害，从而影响薄膜晶体管的工作稳定性。如何能够在提高电子迁移率的同时不影响基板的结构完整性为业界持续探索的课题。
发明内容
本申请的实施例提供一种薄膜晶体管及其制备方法、显示面板，本申请的制备方法能够在保证沟道层有较佳的电子迁移率的同时其制备过程不对基板造成损伤。
第一方面，本申请提供一种薄膜晶体管的制备方法，包括：
提供基板，在所述基板表面形成绝缘层，所述基板和所述绝缘层构成半导体结构；及
以预设条件在所述半导体结构的表面形成沟道层，所述沟道层的材质包括微晶硅，所述预设条件包括预设温度区间。
可以理解的是，本申请在沉积沟道层的过程中，直接在较低温度下形成微晶硅。微晶硅的沟道层具有更好的结构有序性，良好的结构有序性使微晶硅具有更高的电子迁移率。并且本申请提供的沟道层在结晶化形成微晶时，基板的结构不会受到温度的影响，从而使基板可以保持完整的结构。
一种可能的实施方式中，所述以预设条件在所述半导体结构的表面形成沟道层包括：
以预设温度区间和第一气氛在所述基板的表面形成第一沟道层；
对所述第一沟道层进行第二气氛处理；及
在所述第一沟道层的表面形成第二沟道层，所述第一沟道层和所述第二沟道层共同构成沟道层。
一种可能的实施方式中，所述第一气氛包括第一气体和第二气体，所述第一气体为还原性气体，所述第二气体包括含硅的化合物，所述第一气体和所述第二气体的气体流量比值在30-180之间。
一种可能的实施方式中，所述预设温度区间为200℃-400℃。
一种可能的实施方式中，所述微晶硅的电子迁移率在2cm2/Vs-5cm2/Vs之间。
一种可能的实施方式中，在所述提供基板之后，以及在所述在所述基板表面形成绝缘层，所述基板和所述绝缘层构成半导体结构之前，所述方法还包括：
在所述基板表面形成栅极。
一种可能的实施方式中，在所述以预设条件在所述半导体结构的表面形成沟道层还包括：
在所述沟道层上形成源极和漏极，并使所述源极和所述漏极电连接至所述沟道层。
一种可能的实施方式中，在所述在所述沟道层上形成源极和漏极，并使所述源极和所述漏极电连接至所述沟道层之后，还包括：
在所述源极及所述漏极远离所述沟道层的一侧形成保护层。
第二方面，本申请还提供一种薄膜晶体管，所述薄膜晶体管采用如上所述的方法制备而成。
第三方面，本申请还提供一种显示面板，包括发光组件和如上所述的薄膜晶体管，所述发光组件与所述薄膜晶体管电连接。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以如这些附图获得其他的附图。
图1是本申请实施例提供的显示面板的结构示意图；
图2是图1提供的显示面板的显示组件的剖面示意图；
图3是本申请实施例提供的双栅结构的薄膜晶体管；
图4是本申请实施例提供的具有第一沟道层和第二沟道层的薄膜晶体管的剖面示意图；
图5是本申请实施例提供的底栅结构的薄膜晶体管；
图6是本申请实施例提供的顶栅结构的薄膜晶体管；
图7是使用底栅结构的薄膜晶体管的显示组件的剖面示意图；
图8是本申请实施例提供的一种薄膜晶体管的制备方法的流程示意图；
图9是薄膜晶体管的制备方法中S100后形成的组件剖面示意图；
图10是薄膜晶体管的制备方法中S200后形成的组件剖面示意图；
图11是本申请实施例提供的另一种薄膜晶体管的制备方法的流程示意图；
图12是薄膜晶体管的制备方法中S300后形成的组件剖面示意图；
图13是薄膜晶体管的制备方法中S400后形成的组件剖面示意图；
图14是薄膜晶体管的制备方法中S500后形成的组件剖面示意图；
图15是薄膜晶体管的制备方法中S600后形成的组件剖面示意图；
图16是薄膜晶体管的制备方法中S700后形成的组件剖面示意图；
图17是本申请实施例提供的一种量子点掺杂介孔材料的制备方法的流程示意图。
附图标号：显示面板-1000、壳体-100、显示组件-200、基板-210、驱动组件-220和发光组件-230、电连接部-221、薄膜晶体管-222、第一栅极-2220a、稳压装置-2221、绝缘层-2222、沟道层-2223、源极-2224、漏极-2225、第一保护层-2226、第二保护层-2227、第二栅极-2220b、导电层-2228、第三保护层-2229、第一沟道层-2223a、第二沟道层-2223b、第一通孔-2229a、第二通孔-2229b、发光二极管-231、平坦层-232、矩阵层-233、颜色转换层-234、第一引脚-2311、第二引脚-2312、平坦层通孔-2320、绿色转换层-2341、红色转换层-2342
具体实施方式
为了方便理解，首先对本申请的实施例所涉及的术语进行解释。
和/或：仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
多个：是指两个或多于两个。
连接：应做广义理解，例如，A与B连接，可以是A与B直接相连，也可以是A与B通过中间媒介间接相连。
下面将结合附图，对本申请的具体实施方式进行清楚地描述。
请参阅图1，图1是本申请实施例提供的显示面板1000的结构示意图。显示面板1000可以包括壳体100和显示组件200。显示组件200固定安装于壳体100。
请参阅图2，图2是图1提供的显示面板1000的显示组件200的剖面示意图。显示组件200可以包括基板210、驱动组件220和发光组件230。
需说明的是，图2的目的仅在于示意性的描述基板210、驱动组件220和发光组件230的连接关系，并非是对各个设备的连接位置、具体构造及数量做具体限定。而本申请实施例示意的结构并不构成对显示组件200的具体限定。在本申请另一些实施例中，显示组件200可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
示例性的，基板210可以为玻璃基板、蓝宝石基板或者硅晶片基板。或者基板210可以为柔性基板，柔性基板可以采用下述材料中的任意一种或多种制成：聚酰亚胺、聚对苯二甲酸乙二醇酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二醇酯(Polyethylenenaphthalate two formic acid glycol estr，PEN)、环烯烃聚合物(Cyclo-olefinpolymer，COP)、聚碳酸酯(Polycarbonate，PC)、聚苯乙烯(Polystyrene，PS)、聚丙烯(Polypropylene，PP)、聚四氟乙烯(Polytetrafluoroethylene，PTFE)。在其他实现方式中，基板210也可以选用陶瓷基板等，本申请对此不做限制。
驱动组件220包括多个电连接部221与多个薄膜晶体管222，电连接部221和薄膜晶体管222间隔设于基板的同一侧表面，且电连接部221与薄膜晶体管222皆与发光组件230电连接。以下将对一个薄膜晶体管222的结构进行说明。
本申请提供的薄膜晶体管222可以是双栅结构的薄膜晶体管222、底栅结构的薄膜晶体管222或者顶栅结构的薄膜晶体管222。如下将对不同结构的薄膜晶体管222进行详细说明。
第一种可能的实施例中，请参阅图3，图3是本申请实施例提供的双栅结构的薄膜晶体管222。双栅结构的薄膜晶体管222包括第一栅极2220a、稳压装置2221、绝缘层2222、沟道层2223、源极2224、漏极2225、第一保护层2226、第二保护层2227、第二栅极2220b、导电层2228和第三保护层2229。
第一栅极2220a和稳压装置2221设于基板210表面，且第一栅极2220a与稳压装置2221间隔设置。绝缘层2222设于基板210上，且绝缘层2222覆盖第一栅极2220a和稳压装置2221。其中，基板210、第一栅极2220a和绝缘层2222构成半导体结构。沟道层2223设于绝缘层2222表面，且沟道层2223与第一栅极2220a相对设置。其中，沟道层2223的材质包括微晶硅，本申请提供的材质为微晶硅的沟道层2223具有较高的电子迁移率，可以提高显示组件200在工作时的相应速度，从而使显示组件200可以快速的对光线进行调整。
请参阅图4，图4是本申请实施例提供的具有第一沟道层2223a和第二沟道层2223b的薄膜晶体管222的剖面示意图。本申请提供的沟道层2223可以有多层结构，沟道层2223可以包括第一沟道层2223a和第二沟道层2223b，第一沟道层2223a和第二沟道层2223b层叠设置，第一沟道层2223a远离第二沟道层2223b的表面与绝缘层2222连接。第一沟道层2223a的材质和第二沟道层2223b的材质皆为微晶硅。示例性的，沟道层2223还可以为三层或三层以上的子沟道层。
可以理解的是，将沟道层2223设置为多层结构，可以使沟道层2223在结晶过程中分层依次结晶，使其结晶度更加均匀，使沟道层2223的电子迁移率更高，从而提升薄膜晶体管222的响应速度。
请再参阅图3，源极2224和漏极2225均连接于沟道层2223远离绝缘层2222的表面，源极2224和漏极2225间隔设置。源极2224和漏极2225覆盖部分绝缘层2222的表面。绝缘层2222设有贯穿绝缘层2222的金属过孔，源极2224通过金属过孔电连接至稳压装置2221。
第一保护层2226设于绝缘层2222远离基板210的表面，且第一保护层2226覆盖源极2224、沟道层2223及漏极2225。
可以理解的是，第一保护层2226可以使驱动组件220的表面更加平坦，以防止驱动组件220在受到外力作用时造成应力集中而使结构被破坏。第一保护层2226的设置还可以提升驱动组件220的结构的强度，使驱动组件220的结构更加稳定。
第二保护层2227设于第一保护层2226远离绝缘层2222的表面。可以理解的是，第二保护层2227可以再次加强驱动组件220的结构强度，并且填补第一保护层2226的凹陷处，使驱动组件220的表面平坦化。
第二栅极设于第二保护层2227远离第一保护层2226的表面，且第二栅极与沟道层2223相对设置。
导电层2228设于第二保护层2227表面，且穿过第二保护层2227和第一保护层2226，从而与漏极2225电连接。
第三保护层2229设于第二保护层2227远离第一保护层2226的表面，且第三保护层2229覆盖第二栅极。第三保护层2229还设有第一通孔2229a和第二通孔2229b，第一通孔2229a用于暴露导电层2228，从而使导电层2228可以用于与发光组件230连接。第二通孔2229b用于暴露电连接部221，从而使电连接部221可以用于与发光组件230连接。
可以理解的是，第三保护层2229可以起到封装源极2224、栅极及漏极2225的作用，使驱动组件220的结构更加稳定。
第二种可能的实施例中，请参阅图5，图5是本申请实施例提供的底栅结构的薄膜晶体管222。与双栅结构的薄膜晶体管222的结构相同的内容不再赘述，与双栅结构的薄膜晶体管222不同的是，底栅结构的薄膜晶体管222不包括第二栅极2220b。
具体而言，底栅结构的薄膜晶体管222包括栅极2220、稳压装置2221、绝缘层2222、沟道层2223、源极2224、漏极2225、第一保护层2226、第二保护层2227和第三保护层2229。底栅结构的薄膜晶体管222的第三保护层2229直接设于第二保护层2227的表面，以加强驱动组件220的结构的强度。
第三种可能的实施例中，请参阅图6，图6是本申请实施例提供的顶栅结构的薄膜晶体管222。其中，图6中顶栅结构的薄膜晶体管222的栅极位置与图3中双栅结构的薄膜晶体管222的栅极位置不同。如下将对因栅极位置的变化所导致的顶栅结构的薄膜晶体管222与双栅结构的薄膜晶体管222结构不同的部分进行介绍。
顶栅结构的薄膜晶体管222包括遮光层222a，保护层222b、源极2224、漏极2225、沟道层2223、绝缘层2222和栅极2220。遮光层222a设于基板210的部分表面。保护层222b设于基板210的表面且覆盖遮光层222a。源极2224与漏极2225设于保护层222b远离基板210的表面，且源极2224与漏极2225间隔设置。沟道层2223设于保护层222b远离基板210的表面，覆盖源极2224与漏极2225之间的保护层222b的表面，且沟道层2223还覆盖部分源极2224和部分漏极2225。其中，沟道层2223的材质包括微晶硅。绝缘层2222设于沟道层2223远离保护层222b的表面，且绝缘层2222覆盖部分源极2224和部分漏极2225。栅极2220设于绝缘层2222远离沟道层2223的表面。
需要说明的是，上述双栅结构的薄膜晶体管222、底栅结构的薄膜晶体管222和顶栅结构的薄膜晶体管222的结构仅为示意性说明，本申请还可以包括其他现有结构的双栅结构的薄膜晶体管222、底栅结构的薄膜晶体管222和顶栅结构的薄膜晶体管222。
请再参阅图2，发光组件230包括多个发光二极管231、平坦层232、矩阵层233和颜色转换层234。其中，发光二极管231可以与以上所述的双栅结构的薄膜晶体管222、底栅结构的薄膜晶体管222或顶栅结构的薄膜晶体管222电连接。具体为，发光二极管231包括第一引脚2311和第二引脚2312，第一引脚2311与薄膜晶体管222的漏极2225电连接，第二引脚2312与电连接部221连接。发光二极管231通过第一引脚2311和第二引脚2312与驱动组件220连接，从而在驱动组件220的控制下发光。
本申请实施例中，发光二极管231以微发光二极管(Micro Light EmittingDiode，Micro LED)为例进行说明，但可以理解的是，在其他实施例中，发光二极管231还可以为其他发光器件，例如，发光二极管231可以为迷你发光二极管(Mini Light EmittingDiode，Mini LED)或有机发光二极管(OLED)等，本申请对此不作限定。
平坦层232设于驱动组件220远离基板210的一侧表面。具体而言，请结合参阅图2和图7，图7是使用底栅结构的薄膜晶体管222的显示组件200的剖面示意图。当薄膜晶体管222为双栅结构或者底栅结构时，平坦层232可以设于第三保护层2229远离第二保护层2227的表面。当薄膜晶体管222为顶栅结构时，平坦层232可以设于栅绝缘层2222远离沟道层2223的一侧，且覆盖栅极2220。平坦层232设有多个平坦层通孔2320，发光二极管231连接于平坦层通孔2320。平坦层232可以填充多个发光二极管231之间的空隙，从而固定发光二极管231的位置，且提升发光组件230的结构强度。平坦层232还可以具有散热功能，从而使每个发光二极管231可以更好的散热不会彼此影响，以使每个发光二极管231可以更好的独立发光。
矩阵层233设于平坦层232远离驱动组件220的表面。矩阵层233设有阵列排布的矩阵通孔2330，矩阵通孔2330可以为颜色转换层234提供安装位置。示例性的，矩阵层233可以为黑色，从而可以遮挡发光二极管231的发出的光线仅从矩阵层233的矩阵通孔2330位置射出，防止发光二极管231因漏光而导致显示组件200显示的色彩或亮度受到影响。
颜色转换层234设于发光二极管231远离薄膜晶体管222的表面。颜色转换层234可以包括绿色转换层2341和红色转换层2342。绿色转换层2341和红色转换层2342分别设于矩阵层233的相邻通孔。未设有颜色转换层234的发光二极管231可以发出第一颜色光线，第一颜色光线从矩阵层233的矩阵通孔2330射出。第一颜色光线也即为蓝色光线。设有绿色转换层2341的发光二极管231可以发出第二颜色光线，第二颜色光线也即为绿色光线。设有红色转换层2342的发光二极管231可以发出第三颜色光线，第三颜色光线也即为红色光线。相邻的一个发出红色光线的发光二极管231、一个发出绿色光线的发光二极管231和一个发出蓝色光线的发光二极管231可以组成一个能够发出白光的发光单元，故而多个发光二极管231可以组成多个发光单元，每一个发光单元都可以发出三种光线(三种光线分别为第一颜色光线、第二颜色光线和第三颜色光线)，三种光线可以配合形成白光。示例性的，颜色转换层234可以包括量子点。
本申请还提供一种薄膜晶体管222的制备方法，能够在制备出高电子迁移率的沟道层2223的同时保护基板210的结构，使基板210不会在制作过程中的高温等热处理步骤受到损伤。
请参阅图8，图8是本申请实施例提供的一种薄膜晶体管222的制备方法的流程示意图。所述制备方法包括但不限于步骤S100和S200，关于步骤S100和S200的详细描述如下。
S100：提供基板210，
在基板210表面形成绝缘层2222，基板210和绝缘层2222形成半导体结构。
S200：以预设条件在半导体结构的表面形成沟道层2223，沟道层2223的材质包括微晶硅，预设条件包括预设温度区间。
以下将对各个步骤分别进行进一步的描述。
以下将结合图9来描述上述的步骤S100，图9是薄膜晶体管222的制备方法中S100后形成的组件剖面示意图。
S100：提供基板210，及在基板210表面形成绝缘层2222，基板210和绝缘层2222形成半导体结构。
具体而言，提供半导体结构包括以下三个步骤。
步骤一：提供基板210。
步骤二：在基板210表面沉积第一栅极2220a，对第一栅极2220a依次进行曝光、显影和刻蚀。
具体而言，首先对第一栅极2220a进行曝光，经过光源作用将图案形成于第一栅极2220a的表面的感光材料中。然后对第一栅极2220a的层结构进行显影，将曝光过程中未发生反应的感光材料的部分去除。最后对第一栅极2220a进行刻蚀，使第一栅极2220a形成所需图案。
步骤三：在基板210表面形成绝缘层2222，并使绝缘层2222覆盖第一栅极2220a。
其中，基板210和绝缘层2222构成半导体结构。
以下将结合图10来描述上述的步骤S200，图10是薄膜晶体管222的制备方法中S200后形成的组件剖面示意图。
S200：以预设条件在半导体结构的表面沉积形成沟道层2223。沟道层2223的材质包括微晶硅，预设条件包括预设温度区间。
其中，微晶硅的电子迁移率范围在2cm2/Vs-5cm2/Vs之间(包括端点值2cm2/Vs和5cm2/Vs)。预设温度区间为200℃-400℃。
需要说明的是，微晶硅所构成的沟道层2223可以包括本征微晶硅薄膜和掺杂微晶硅薄膜。沉积形成沟道层2223具体为：在绝缘层2222远离基板210的表面形成本征微晶硅薄膜，在本征微晶硅薄膜远离绝缘层2222的表面形成掺杂微晶硅薄膜。
具体而言，以预设条件在基板210的表面形成沟道层2223包括以下四个步骤：
步骤一：以预设温度区间和第一气氛在基板210的表面形成第一沟道层。
其中，第一气氛包括第一气体和第二气体，第一气体为还原性气体，第二气体包括含硅的化合物，第一气体和第二气体的气体流量比值在30-180之间。
示例性的，第一气体可以为氢气(H2)，第二气体可以为硅烷(SiH4)。可以通过等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)，向基板210通入第一气体和第二气体，使第一气体和第二气体在绝缘层2222表面形成沟道层2223。
步骤二：对第一沟道层进行第二气氛处理，第二气氛能够还原第一沟道层。
具体而言，第二气氛可以包括氢气，氢气可以对第一沟道层的硅的不饱和键进行处理，使硅原子的结构更加稳定。
步骤三：在第一沟道层2223a的表面形成第二沟道层2223b，第一沟道层2223a和第二沟道层2223b共同构成沟道层2223。
步骤四：对沟道层2223依次进行曝光、显影和刻蚀。
具体而言，首先对沟道层2223进行曝光，经过光源作用将图案形成于沟道层2223的表面的感光材料中。然后对沟道层2223的层结构进行显影，将曝光过程中未发生反应的感光材料的部分去除。最后对沟道层2223进行刻蚀，使沟道层2223形成所需图案。
可以理解的是，微晶硅材质的沟道层2223具有良好的结构有序性，具有更高的电子迁移率，从而提升显示组件200的发光的响应速度。并且本申请提供的制备薄膜晶体管222的方法，在形成微晶硅时，显示组件200的基板210的结构不会受到温度的影响，基板210可以保持完整的结构。
需要说明的是，本申请可以只具有一层沟道层2223，也即为申请可以只包括第一沟道层。或者本申请可以包括三层及三层以上沟道层2223，上述第一沟道层和第二沟道层仅为举例说明，使用相同的方法形成多层子沟道层也在本申请所请求保护的范围内。
请参阅图11，图11是本申请实施例提供的另一种薄膜晶体管222的制备方法的流程示意图。与前述第一种制备方法相同的内容不再赘述，与第一种制备方法不同的是，薄膜晶体管222的制备方法除S100、S200外，至少还可以包括S300、S400、S500、S600和S700，详细描述如下。
以下将结合图12来描述步骤S300，图12是薄膜晶体管222的制备方法中S300后形成的组件剖面示意图。
S300：在沟道层2223上形成源极2224和漏极2225，并对源极2224和漏极2225依次进行曝光、显影和刻蚀，使源极2224和漏极2225电连接至沟道层2223。
具体而言，首先对源极2224和漏极2225进行曝光，经过光源作用将图案形成于源极2224和漏极2225的表面的感光材料中。然后对源极2224和漏极2225的层结构进行显影，将曝光过程中未发生反应的感光材料的部分去除。最后对源极2224和漏极2225进行刻蚀，使源极2224和漏极2225形成所需图案。
以下将通过图13来描述步骤S400，图13是薄膜晶体管222的制备方法中S400后形成的组件剖面示意图。
S400：在源极2224及漏极2225远离沟道层2223的一侧形成保护层222b(保护层222b也即为上文所述的第一保护层2226和第二保护层2227)，并对保护层222b依次进行曝光、显影和刻蚀。
具体而言，首先对保护层222b进行曝光，经过光源作用将图案形成于保护层222b的表面的感光材料中。然后对保护层222b的层结构进行显影，将曝光过程中未发生反应的感光材料的部分去除。最后对保护层222b进行刻蚀，使保护层222b形成所需图案。
以下将通过图14来描述步骤S500，图14是薄膜晶体管222的制备方法中S500后形成的组件剖面示意图。
S500：形成导电层2228，对导电层2228进行曝光、显影和刻蚀，使导电层2228与漏极2225电连接。
具体而言，首先对导电层2228进行曝光，经过光源作用将图案形成于导电层2228的表面的感光材料中。然后对导电层2228的层结构进行显影，将曝光过程中未发生反应的感光材料的部分去除。最后对导电层2228进行刻蚀，使导电层2228形成所需图案。
以下将通过图15来描述步骤S600，图15是薄膜晶体管222的制备方法中S600后形成的组件剖面示意图。
S600：形成发光二极管231，使发光二极管231与导电层2228电连接。
以下将通过图16来描述步骤S700，图16是薄膜晶体管222的制备方法中S700后形成的组件剖面示意图。
S700：形成颜色转换层234。
示例性的，请参阅图17，图17为本申请实施例提供的一种量子点掺杂介孔材料的制备方法的流程示意图。颜色转换层234可以由量子点掺杂于介孔材料来制备。颜色转换层234的量子点的制备方法至少包括如下步骤：
首先，形成介孔材料。
例如，可以采用溶胶-凝胶法将无机香料Si(OR)4转换成Si(OR)3Si-OH，并将表面活性剂胶束通过自组装技术排列成六角矩阵，将六角矩阵的胶束和Si(OR)3Si-OH通过协同装配技术自组装，形成有机/无机混杂的微结构材料，然后通过干燥和煅烧形成介孔材料。其中，表面活性剂可以为十六烷基三甲基溴化铵(cetyltrimethylammonium bromide，CTAB)、聚环氧乙烷-聚环氧丙烷-聚环氧乙烷三嵌段共聚物(PEO-PPO-PEO，P123)或聚氧乙烯-聚氧丙烯-聚氧乙烯(PEG-PPG-PEG，F127:Poly)中的一种。
其次，形成量子点材料。
其中，颜色转换层234的量子点可以为蓝色的量子点。蓝色量子点的材料可以为氮化镓(GaN)，氮化镓可以由三甲基镓(Ga(CH3)3)和氨(NH3)反应制备。利用四氢化硅(SiH4)、锗烷(GeH4)和氢气(H2)还可以反应生成硅锗(SixGey)，其中，通过调控硅锗(SixGey)中，X与Y的不同比例，可以调整量子点的大小，从而调整量子点的发光颜色(硅锗量子点可以为蓝色、红色或绿色)。硅锗(SixGey)还可以由四甲基硅烷(Si(CH3)4)、四甲基锗(Ge(CH3)4)和氢气(H2)反应制得。
最后，将量子点材料掺杂于介孔材料。
本申请的介孔材料采用自组装形式，介孔材料作为主体材料，介孔材料内设置有量子点。利用介孔材料内设置量子点，调整与控制量子点的大小与其排布的均匀性，进而调节因量子点大小不同而具有不同发光颜色的发光二极管231，便能实现主动发光显示面板1000中不同发光颜色的光的调控均匀性，提升显示品味与用户的视觉体验。
示例性的，S200和S300可以在同一步骤制备。S200和S300可由如下步骤代替：
以预设条件在半导体结构的表面沉积形成沟道层2223。在沟道层2223表面形成漏极2225和源极2224，并对漏极2225、源极2224及沟道层2223同时进行曝光、显影和刻蚀，其中曝光、显影和刻蚀依次进行。
具体而言，首先对沟道层2223、源极2224和漏极2225的整体结构进行曝光，经过光源作用将图案形成于沟道层2223、源极2224和漏极2225的整体结构的表面的感光材料中。然后对沟道层2223、源极2224和漏极2225的整体结构进行显影，将曝光过程中沟道层2223、源极2224和漏极2225的整体结构表面未发生反应的感光材料的部分去除。最后对沟道层2223、源极2224和漏极2225的整体结构进行刻蚀，使沟道层2223、源极2224和漏极2225形成所需图案。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
提供基板，在所述基板表面形成绝缘层，所述基板和所述绝缘层构成半导体结构；及
以预设条件在所述半导体结构的表面形成沟道层，所述沟道层的材质包括微晶硅，所述预设条件包括预设温度区间。
2.根据权利要求1所述的制备方法，其特征在于，所述以预设条件在所述半导体结构的表面形成沟道层包括：
以预设温度区间和第一气氛在所述半导体结构的表面形成第一沟道层；
对所述第一沟道层进行第二气氛处理；及
在所述第一沟道层的表面形成第二沟道层，所述第一沟道层和所述第二沟道层共同构成沟道层。
3.根据权利要求1或2所述的制备方法，其特征在于，所述第一气氛包括第一气体和第二气体，所述第一气体为还原性气体，所述第二气体包括含硅的化合物，所述第一气体和所述第二气体的气体流量比值在30-180之间。
4.根据权利要求1所述的制备方法，其特征在于，所述预设温度区间为200℃-400℃。
5.根据权利要求1所述的制备方法，其特征在于，所述微晶硅的电子迁移率在2cm2/Vs-5cm2/Vs之间。
6.根据权利要求1所述的制备方法，其特征在于，在所述提供基板之后，以及在所述在所述基板表面形成绝缘层，所述基板和所述绝缘层构成半导体结构之前，所述方法还包括：
在所述基板表面形成栅极。
7.根据权利要求1所述的制备方法，其特征在于，在所述以预设条件在所述半导体结构的表面形成沟道层之后，还包括：
在所述沟道层上形成源极和漏极，并使所述源极和所述漏极电连接至所述沟道层。
8.根据权利要求7所述的制备方法，其特征在于，在所述在所述沟道层上形成源极和漏极，并使所述源极和所述漏极电连接至所述沟道层之后，还包括：
在所述源极及所述漏极远离所述沟道层的一侧形成保护层。
9.一种薄膜晶体管，其特征在于，所述薄膜晶体管采用如权利要求1-8任一项所述的方法制备而成。
10.一种显示面板，其特征在于，包括发光组件和如权利要求9所述的薄膜晶体管，所述发光组件与所述薄膜晶体管电连接。
CN202210898927.6A 2022-07-28 2022-07-28 薄膜晶体管及其制备方法、显示面板 Pending CN115132819A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210898927.6A CN115132819A (zh) 2022-07-28 2022-07-28 薄膜晶体管及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210898927.6A CN115132819A (zh) 2022-07-28 2022-07-28 薄膜晶体管及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN115132819A true CN115132819A (zh) 2022-09-30

Family

ID=83385211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210898927.6A Pending CN115132819A (zh) 2022-07-28 2022-07-28 薄膜晶体管及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN115132819A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066479A1 (ja) * 2007-11-22 2009-05-28 Fuji Electric Holdings Co., Ltd. 薄膜トランジスタ及びその製造方法
JP2010182760A (ja) * 2009-02-04 2010-08-19 Sharp Corp 薄膜トランジスタ、その製造方法、半導体装置および表示装置
CN102646714A (zh) * 2011-05-16 2012-08-22 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
US20130087802A1 (en) * 2010-07-07 2013-04-11 Akihiko Kohno Thin film transistor, fabrication method therefor, and display device
CN103765596A (zh) * 2011-08-11 2014-04-30 出光兴产株式会社 薄膜晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066479A1 (ja) * 2007-11-22 2009-05-28 Fuji Electric Holdings Co., Ltd. 薄膜トランジスタ及びその製造方法
JP2010182760A (ja) * 2009-02-04 2010-08-19 Sharp Corp 薄膜トランジスタ、その製造方法、半導体装置および表示装置
US20130087802A1 (en) * 2010-07-07 2013-04-11 Akihiko Kohno Thin film transistor, fabrication method therefor, and display device
CN102646714A (zh) * 2011-05-16 2012-08-22 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
CN103765596A (zh) * 2011-08-11 2014-04-30 出光兴产株式会社 薄膜晶体管

Similar Documents

Publication Publication Date Title
KR102625489B1 (ko) 마이크로 led 표시 패널 및 그 제조 방법
US11282963B2 (en) Low temperature thin film transistors and micro lightemitting diode displays having low temperature thin film transistors
WO2017166431A1 (zh) Tft阵列基板及其制造方法、显示装置
CN107818989B (zh) 阵列基板及其制作方法
CN110534531A (zh) 一种驱动背板及其制备方法、显示面板
WO2020082472A1 (zh) 一种阵列基板及其制造方法
WO2017210923A1 (zh) Tft背板的制作方法及tft背板
TWI729612B (zh) 主動矩陣led陣列前驅物
CN114156285B (zh) 阵列基板及其制备方法、显示面板
CN107706209B (zh) 有机电致发光显示面板及其制作方法
TWI419336B (zh) 半導體元件及其製作方法
CN115132754B (zh) 背光模组及其制备方法、显示面板
WO2017152502A1 (zh) 阵列基板及其制备方法和显示面板
CN105552035B (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN108133910B (zh) Led制造方法及led、显示屏和电子设备
TWI685694B (zh) 畫素結構
TW202123471A (zh) 主動元件基板及其製造方法
CN115132819A (zh) 薄膜晶体管及其制备方法、显示面板
WO2022209823A1 (ja) 画像表示装置の製造方法および画像表示装置
CN115863382B (zh) 一种新型GaN外延结构及其制备方法和应用
CN1841779A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
US10361226B2 (en) Array substrate, manufacturing method for the same and display panel
WO2013007066A1 (zh) 薄膜晶体管的制造方法以及薄膜晶体管
CN111063704A (zh) 显示面板和制造该显示面板的方法
CN109904076A (zh) 薄膜晶体管及其制备方法、基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination