RU2116004C1

RU2116004C1 - Device for controlling data transmission over radio channel

Info

Publication number: RU2116004C1
Application number: RU97115393A
Authority: RU
Inventors: Е.Г. Белобров; В.И. Бобровский; И.Б. Паращук; А.Н. Путилин; Г.В. Шарко
Original assignee: Военная академия связи
Priority date: 1997-08-22
Filing date: 1997-08-22
Publication date: 1998-07-20

Abstract

FIELD: computer engineering; switching messages (bursts) in data transmission network of computer-aided control system. SUBSTANCE: device has encoder, random number generator, synchronizer, counter, first AND gate, RS flip-flop, second AND gate, comparison unit, converter unit, discrete Kalman filters, non-serviced load counter, serviced load counter, resolving unit, and address analysis unit. Proposed device can be used in code- and time-derived channels due to introducing members enabling dynamic evaluation of load parameters and using evaluation results for adapting device circuit. EFFECT: improved carrying capacity. 5 dwg

Description

Изобретение относится к вычислительной технике и может использоваться в узлах коммутации сообщений (пакетов) сети передачи данных (сети ПД) автоматизированной системы управления (АСУ) при управлении передачей данных по широковещательному многоточечному радиоканалу, имеющему динамическую неполносвязную структуру. The invention relates to computer technology and can be used in switching nodes of messages (packets) of a data transmission network (PD network) of an automated control system (ACS) when controlling data transmission over a broadcast multi-point radio channel having a dynamic non-connected structure.

Известно устройство для управления передачей данных по радиоканалу (Авт. св. СССР N 1162058, кл. H 04 L 7/00, 1985), содержащее последовательно соединенные синхронизатор и первый элемент И, а также элемент задержки, элемент ИЛИ и последовательно соединенные счетчик и триггер цикла передачи, последовательно соединенные генератор случайных чисел, блок сравнения и триггер разрешения передачи, а также последовательно соединенные второй элемент И и формирователь импульсов, что позволяет увеличить степень использования пропускной способности канала. Однако, данное устройство обладает недостаточной скоростью передачи по радиоканалу. A device for controlling data transmission over a radio channel (Aut. St. USSR N 1162058, class H 04 L 7/00, 1985), comprising a synchronizer and a first element And connected in series, as well as a delay element, an OR element and a counter connected in series and a transmission cycle trigger, a random number generator connected in series, a comparison unit and a transmission enable trigger, as well as a second AND element and a pulse shaper connected in series, which makes it possible to increase the utilization of the channel capacity. However, this device has an insufficient transmission rate over the air.

Наиболее близким по технической сущности и выполняемым функциям к заявляемому является устройство для управления передачей данных по радиоканалу (Авт. св. СССР N 1319298, кл. H 04 L 7/00, опубл. 23.06.87), содержащее генератор случайных чисел и синхронизатор, первый, второй, третий и четвертый элементы И, счетчик, блок сравнения, триггер цикла передачи, триггер разрешения передачи, два формирователя импульсов, элемент ИЛИ, два элемента задержки, причем выход синхронизатора связан с первым входом первого элемента И и вторым входом второго элемента И, вход запроса передачи является третьим входом второго элемента И и связан с первым входом триггера разрешения передачи, выход которого связан с вторым входом элемента ИЛИ, входом элемента задержки и является выходом разрешения передачи, выход элемента задержки подключен к четвертому входу первого элемента И, третий вход которого связан с выходом триггера цикла передачи и первым входом второго элемента И, выход второго элемента И связан с входом формирователя импульсов и входом генератора случайных чисел, выход которого соединен с первым входом блока сравнения, второй вход которого подключен к первому выходу счетчика, выход формирователя импульсов связан с первым входом элемента ИЛИ, второй выход счетчика соединен с вторым входом триггера цикла передачи, а вход счетчика подключен к выходу первого элемента И, выход блока сравнения подключен к входу дополнительного элемента задержки и третьему входу элемента ИЛИ, а выход элемента ИЛИ является выходом "Включение передатчика", выход дополнительного элемента задержки связан с первыми входами третьего и четвертого элементов И, второй вход третьего элемента И соединен с выходом четвертого элемента и является выходом сигнала "Столкновение", причем выход третьего элемента И связан с вторым входом триггера разрешения передачи, а второй вход четвертого элемента И подключен к второму входу первого элемента И и первому входу триггера цикла передачи и является входом "Сигнал несущей". The closest in technical essence and the functions performed to the claimed one is a device for controlling data transmission over a radio channel (Aut. St. USSR N 1319298, class H 04 L 7/00, publ. 23.06.87), containing a random number generator and a synchronizer, the first, second, third and fourth elements AND, counter, comparison unit, trigger of the transmission cycle, trigger for transmit enable, two pulse shapers, OR element, two delay elements, the output of the synchronizer being connected to the first input of the first element And and the second input of the second element And , entrance the transmission request is the third input of the second AND element and is connected to the first input of the trigger of the transmission permission, the output of which is connected to the second input of the OR element, the input of the delay element and is the output of the transmission permission, the output of the delay element is connected to the fourth input of the first AND element, the third input of which is connected with the output of the trigger of the transmission cycle and the first input of the second element And, the output of the second element And is connected to the input of the pulse shaper and the input of the random number generator, the output of which is connected to the first input the house of the comparison unit, the second input of which is connected to the first output of the counter, the output of the pulse shaper is connected to the first input of the OR element, the second output of the counter is connected to the second input of the trigger of the transfer cycle, and the input of the counter is connected to the output of the first element And, the output of the comparison unit is connected to the input additional delay element and the third input of the OR element, and the output of the OR element is the "Turn on the transmitter" output, the output of the additional delay element is connected to the first inputs of the third and fourth AND elements, the second input of the third element And is connected to the output of the fourth element and is the output of the signal "Collision", and the output of the third element And is connected to the second input of the trigger enable transmission, and the second input of the fourth element And is connected to the second input of the first element And and the first input of the trigger of the transfer cycle and is the "Carrier Signal" input.

При такой совокупности описанных элементов и связей достигается увеличение пропускной способности по радиоканалу. With such a combination of the described elements and links, an increase in throughput on the radio channel is achieved.

Однако устройство-прототип имеет недостатки:
- узкую область применения, в частности оно может использоваться в каналах множественного доступа с временным разделением сигналов и не предназначено для работы в каналах множественного доступа с кодовым разделением;
- имеет невысокую пропускную способность, что обусловлено отсутствием адаптации схемы прототипа к изменению параметров нагрузки.However, the prototype device has disadvantages:
- a narrow scope, in particular, it can be used in multiple access channels with time division of signals and is not intended for operation in multiple access channels with code division;
- has a low throughput, due to the lack of adaptation of the prototype circuit to a change in load parameters.

Целью изобретения является разработка устройства управления передачей данных по радиоканалу множественного доступа с кодовым и временным разделением сигналов, обеспечивающего повышение пропускной способности, за счет адаптации к изменению параметров нагрузки. The aim of the invention is to develop a device for controlling data transmission over a multiple access radio channel with code and time separation of signals, providing increased throughput, due to adaptation to changing load parameters.

Поставленная цель достигается тем, что в известное устройство управления передачей данных по радиоканалу, содержащее генератор случайных чисел, синхронизатор, счетчик, первый элемент И, RS-триггер, второй элемент И, блок сравнения, причем управляющий вход устройства является одновременно сигнальным входом первого элемента И, а выход счетчика соединен с первым сигнальным входом блока сравнения, дополнительно введены кодер, блок преобразования, первый и второй дискретные фильтры Калмана, счетчик обслуженной нагрузки, счетчик необслуженной нагрузки, коррелятор, решающий блок, блок анализа адреса. Причем информационный вход кодера является информационным входом устройства, а его выход является сигнальным выходом устройства. Выход блока преобразования подключен в параллель к сигнальным входам кодера, генератора случайных чисел и счетчика, тактовый вход которого подключен к выходу синхронизатора, второй сигнальный вход блока сравнения подключен к выходу генератора случайных чисел, управляющий вход первого элемента И подключен к выходу второго элемента И, тактовый и управляющий входы которого подключены соответственно к выходу синхронизатора и выходу RS-триггера, S-и R-входы которого подключены соответственно к выходу блока сравнения и выходу первого элемента И, который дополнительно подключен к управляющему входу генератора случайных чисел. Второй и первый информационные выходы решающего блока подключены соответственно к счетчикам необслуженной и обслуженной нагрузки, выходы которых подключены к входам соответственно первого и второго фильтров Калмана, выходы которых подключены к первому и второму входам блока преобразования соответственно. Вход коррелятора является сигнальным входом устройства, а его выход подключен к входу решающего блока, информационно-адресный выход которого подключен к информационно- адресному входу блока анализа адреса, первый и второй управляющие выходы которого являются соответственно первым и вторым информационными выходами устройства, а выход блока сравнения является управляющим выходом устройства. Адресный вход блока анализа адреса является адресным входом устройства. This goal is achieved by the fact that in the known device for transmitting data on a radio channel containing a random number generator, synchronizer, counter, first element And, RS-trigger, second element And, the comparison unit, and the control input of the device is simultaneously a signal input of the first element And and the counter output is connected to the first signal input of the comparison unit, an encoder, a conversion unit, the first and second discrete Kalman filters, a served load counter, and a non-served counter are additionally introduced th load, correlator, decision block, address analysis block. Moreover, the information input of the encoder is the information input of the device, and its output is the signal output of the device. The output of the conversion unit is connected in parallel to the signal inputs of the encoder, random number generator and counter, the clock input of which is connected to the output of the synchronizer, the second signal input of the comparison unit is connected to the output of the random number generator, the control input of the first element And is connected to the output of the second element And, the clock and the control inputs of which are connected respectively to the output of the synchronizer and the output of the RS-trigger, the S-and R-inputs of which are connected respectively to the output of the comparison unit and the output of the first element and And, which is additionally connected to the control input of the random number generator. The second and first information outputs of the decisive unit are connected respectively to the unmetered and served load counters, the outputs of which are connected to the inputs of the first and second Kalman filters, respectively, the outputs of which are connected to the first and second inputs of the conversion unit, respectively. The correlator input is the signal input of the device, and its output is connected to the input of the decision unit, the information and address output of which is connected to the information and address input of the address analysis unit, the first and second control outputs of which are the first and second information outputs of the device, and the output of the comparison unit is the control output of the device. The address input of the address analysis unit is the address input of the device.

Перечисленная новая совокупность существенных признаков обеспечивает возможность использования заявленного устройства в каналах с кодовым и временным разделением благодаря введению в нее элементов, позволяющих динамически оценивать параметры нагрузки, а по результатам оценки адаптировать схему устройства. The listed new set of essential features makes it possible to use the claimed device in channels with code and time separation due to the introduction of elements in it that allow you to dynamically evaluate the load parameters, and adapt the device circuit based on the results of the evaluation.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна". The analysis of the prior art made it possible to establish that there are no analogues that are characterized by a combination of features identical to those of the claimed technical solution, which indicates the compliance of the claimed invention with the patentability condition of "novelty".

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень". Search results for known solutions in this and related fields of technology in order to identify features that match the distinctive features of the claimed object from the prototype showed that they do not follow explicitly from the prior art. The prior art also did not reveal the popularity of the impact provided by the essential features of the claimed invention transformations to achieve the specified technical result. Therefore, the claimed invention meets the condition of patentability "inventive step".

Заявляемое устройство поясняется чертежами. The inventive device is illustrated by drawings.

На фиг. 1 показана функциональная схема устройства управления передачей данных по радиоканалу; на фиг. 2 - схема генератора случайных чисел 2; на фиг. 3 - схема блока преобразования 9; на фиг. 4 - схема решающего блока 15; на фиг. 5 - схема блока анализа адреса 16. In FIG. 1 shows a functional diagram of a radio data transmission control device; in FIG. 2 is a diagram of a random number generator 2; in FIG. 3 is a diagram of a conversion unit 9; in FIG. 4 is a diagram of a crucial unit 15; in FIG. 5 is a block diagram of address analysis block 16.

Заявляемое устройство управления передачей данных по радиоканалу, показанное на фиг. 1, состоит из кодера 1, генератора случайных чисел 2, синхронизатора 3, счетчика 4, первого элемента И 5, RS-триггера 6, второго элемента И 7, блока сравнения 8, блока преобразования 9, дискретных фильтров Калмана 10 и 11, счетчика необслуженной нагрузки 12, счетчика обслуженной нагрузки 13, коррелятора 14, решающего блока 15, блока анализа адреса 16, причем управляющий вход устройства является одновременно сигнальным входом первого элемента И 5, а выход счетчика 4 соединен с первым сигнальным входом блока сравнения 8, информационный вход кодера 1 является информационным входом устройства, а его выход является сигнальным выходом устройства. Выход блока преобразования 9 подключен в параллель к сигнальным входам кодера 1, генератора случайных чисел 2 и счетчика 4, тактовый вход которого подключен к выходу синхронизатора 3. Второй сигнальный вход блока сравнения 8 подключен к выходу генератора случайных чисел 2, управляющий вход первого элемента И 5 подключен к выходу второго элемента И 7, тактовый и управляющий вход которого подключены соответственно к выходу синхронизатора 3 и выходу RS-триггера 6, S- и R-входы которого подключены соответственно к выходу блока сравнения 8 и выходу первого элемента И 5, который дополнительно подключен к управляющему входу генератора случайных чисел 2. Второй и первый информационные выходы решающего блока 15 подключены соответственно к счетчику необслуженной нагрузки 12 и счетчику обслуженной нагрузки 13, выходы которых подключены к входам соответственно первого фильтра Калмана 10 и второго фильтра Калмана 11, выходы которых подключены к первому и второму входам блока преобразования 9 соответственно. Вход коррелятора 14 является сигнальным входом устройства, а его выход подключен к входу решающего блока 15, информационно-адресный выход которого подключен к информационно-адресному входу блока анализа адреса 16, первый и второй управляющие выходы которого являются соответственно первым и вторым информационными выходами устройства. Выход блока сравнения 8 является управляющим выходом устройства. Адресный вход блока анализа адреса 16 является адресным входом устройства. The inventive radio channel data transmission control device shown in FIG. 1, consists of encoder 1, random number generator 2, synchronizer 3, counter 4, first element And 5, RS-trigger 6, second element And 7, comparison unit 8, conversion unit 9, discrete Kalman filters 10 and 11, maintenance-free counter load 12, served load counter 13, correlator 14, decision block 15, address analysis block 16, and the control input of the device is simultaneously the signal input of the first element And 5, and the output of the counter 4 is connected to the first signal input of the comparison unit 8, the information input of encoder 1 is in formation input of the device, and its output is the signal output of the device. The output of the conversion unit 9 is connected in parallel to the signal inputs of the encoder 1, the random number generator 2 and the counter 4, the clock input of which is connected to the output of the synchronizer 3. The second signal input of the comparison unit 8 is connected to the output of the random number generator 2, the control input of the first element And 5 connected to the output of the second element And 7, the clock and control input of which are connected respectively to the output of the synchronizer 3 and the output of the RS-trigger 6, the S- and R-inputs of which are connected respectively to the output of the comparison unit 8 and the output of the second element And 5, which is additionally connected to the control input of the random number generator 2. The second and first information outputs of the decision block 15 are connected respectively to the counter of unattended load 12 and the counter of served load 13, the outputs of which are connected to the inputs of the first Kalman filter 10 and second filter, respectively Kalman 11, the outputs of which are connected to the first and second inputs of the conversion unit 9, respectively. The input of the correlator 14 is the signal input of the device, and its output is connected to the input of the decision block 15, the information and address output of which is connected to the information and address input of the address analysis block 16, the first and second control outputs of which are the first and second information outputs of the device, respectively. The output of the comparison unit 8 is the control output of the device. The address input of address analysis block 16 is the address input of the device.

Заявляемое устройство реализуется следующим образом. The inventive device is implemented as follows.

Кодер 1 предназначен для формирования сложного сигнала с фазовой манипуляцией и описан в работе "Нелинейные радиотехнические устройства", часть 1. (Н.Л.Теплова, - М.: Военное издательство министерства обороны СССР, 1982, - с. 346 - 349). Может быть реализован на ИМС серий 155, 176. Encoder 1 is designed to generate a complex signal with phase shift keying and is described in Nonlinear Radio Engineering Devices, Part 1. (N.L. Teplova, - M.: Military Publishing House of the Ministry of Defense of the USSR, 1982, p. 346 - 349). It can be implemented on the IMS series 155, 176.

Генератор случайных чисел 2 предназначен для случайного выбора момента начала передачи в цикле передачи с переменной длиной. Может быть реализован по схеме, показанной на фиг. 2. Он состоит из демультиплексора 2.1, формирователя импульсов 2.2, k элементов И 2.3, p элементов ИЛИ 2.4, p генераторов шума 2.5, p D-триггеров 2.6, причем группа входов демультиплексора является сигнальным входом генератора случайных чисел 2, выходы демультиплексора 2.1 соединены с сигнальными входами k элементов И 2.3, управляющие входы которых объединены и соединены с выходом формирователя импульсов 2.2, вход которого является управляющим входом генератора случайных чисел 2. Выходы k элементов И 2.3 соединены с соответствующими входами элементов ИЛИ 2.4, выходы которых соединены с синхровходами D-триггеров 2.6, информационные входы которых соединены с выходами соответствующих генераторов шума 2.5. Выходы D-триггеров 2.6 являются выходом генератора случайных чисел 2. The random number generator 2 is intended for random selection of the moment of the start of transmission in a transmission cycle with a variable length. Can be implemented according to the circuit shown in FIG. 2. It consists of a demultiplexer 2.1, a pulse shaper 2.2, k elements AND 2.3, p elements OR 2.4, p noise generators 2.5, p D-flip-flops 2.6, and the group of inputs of the demultiplexer is a signal input of the random number generator 2, the outputs of the demultiplexer 2.1 are connected to the signal inputs of the k elements AND 2.3, the control inputs of which are combined and connected to the output of the pulse shaper 2.2, the input of which is the control input of the random number generator 2. The outputs of the k elements AND 2.3 are connected to the corresponding inputs of the elements OR 2.4, in the outputs of which are connected to the sync inputs of D-flip-flops 2.6, the information inputs of which are connected to the outputs of the corresponding noise generators 2.5. The outputs of the D-flip-flops 2.6 are the output of the random number generator 2.

Демультиплексор 2.1 предназначен для распределения сигналов с одного входа на несколько выходов в последовательности, определенной управляющими воздействиями блока преобразования 9 (Основы импульсной и цифровой техники. /Под общей ред. А.М. Сидорова, - СПВВИУС, 1995, - с. 152-156). Demultiplexer 2.1 is designed to distribute signals from one input to several outputs in a sequence determined by the control actions of conversion unit 9 (Fundamentals of pulse and digital technology. / Under the general editorship of A.M. Sidorov, - SPVVIUS, 1995, - pp. 152-156 )

Генераторы шума 2.5₁ ^oC2.5_p предназначены для формирования случайно изменяющихся во времени выходных напряжений (Б.И.Коротков Элементы радиоэлектронных устройств М.: Радио и связь, 1988, - рис. 7.24, с. 107.Noise generators 2.5 ₁ ^o C2.5 _p are intended for the formation of output voltages randomly changing in time (B.I. Korotkov Elements of electronic devices M: Radio and communications, 1988, - Fig. 7.24, p. 107.

D-триггеры 2.6₁-2.6_p описаны в работе "Основы импульсной и цифровой техники"./Под общей ред. А.М. Сидорова, - СПВВИУС, 1995, - с. 90 - 91.D-flip-flops 2.6 ₁ -2.6 _p described in the work "Fundamentals of pulsed and digital technology" ./ Under the general ed. A.M. Sidorova, - SPVVIUS, 1995, - p. 90 - 91.

Синхронизатор 3 представляет собой генератор тактовых импульсов (Микросхемы и их применение: Справ. пособие. 1984, - с. 213, рис. 7.6.). Может быть реализован на интегральных микросхемах (ИМС) серий 511, 176. Synchronizer 3 is a clock generator (Microcircuits and their application: Handbook. 1984, p. 213, Fig. 7.6.). It can be implemented on integrated circuits (ICs) of the 511, 176 series.

Счетчик 4 описан в Журнале "Радио", 1987, N 1, стр. 43. Может быть реализован на ИМС КА 561 ИЕ 156 (счетчик с переменным коэффициентом деления). Counter 4 is described in the Journal of Radio, 1987, N 1, p. 43. It can be implemented on the IC KA 561 IE 156 (counter with a variable division ratio).

Блок сравнения 8 описан в работе "Импульсные цифровые устройства" (И.О. Лебедев, А. М.Сидоров. - Л.: ВАС, 1980, - с. 51-53, рис. 2.33, 2.34). Может быть реализован на ИМС серий 133, 564. Comparison unit 8 is described in the work "Pulse digital devices" (I.O. Lebedev, A. M. Sidorov. - L .: VAS, 1980, - pp. 51-53, Fig. 2.33, 2.34). It can be implemented on the IC series 133, 564.

Блок преобразования 9 предназначен для выработки решения на основе анализа текущего состояния соотношения интенсивностей обслуженного и необслуженного потоков пакетов в канале множественного доступа. Блок преобразования 9 может быть реализован, например, по схеме, показанной на фиг.3, которая включает в себя сумматор 9.1 и постоянное запоминающее устройство (ПЗУ) 9.2, причем первые и вторые входы сумматора 9.1 являются первым и вторым сигнальными входами блока преобразования 9 соответственно, n+1 выходов сумматора 9.1 соединены с n+1 входами ПЗУ 9.2, m+1 выходов которого являются выходом блока преобразования 9. The conversion unit 9 is designed to develop a solution based on the analysis of the current state of the ratio of intensities of served and unhandled packet flows in a multiple access channel. The conversion unit 9 can be implemented, for example, according to the circuit shown in FIG. 3, which includes an adder 9.1 and a read-only memory (ROM) 9.2, the first and second inputs of the adder 9.1 being the first and second signal inputs of the conversion unit 9, respectively , n + 1 outputs of adder 9.1 are connected to n + 1 inputs of ROM 9.2, m + 1 outputs of which are the output of conversion unit 9.

Сумматор 9.1 предназначен для суммирования кодовых комбинаций, поступающих на фильтр Калмана 10 и 11, и выдачи результата сложения на входы постоянного запоминающего устройства 9.2 (Основы импульсной и цифровой техники. /Под общей ред. А.М. Сидорова, - СПВВИУС, 1995, - рис. 5.5, с. 137-139). The adder 9.1 is designed to sum the code combinations received by the Kalman filter 10 and 11, and output the result of the addition to the inputs of the permanent storage device 9.2 (Fundamentals of pulse and digital technology. / Under the general editorship of A.M. Sidorov, - SPVVIUS, 1995, - Fig. 5.5, p. 137-139).

Постоянное запоминающее устройство 9.2 предназначено для выдачи вариантов решения на изменение параметров кодера 1, генератора случайных чисел 2 и счетчика 4 по кодовой комбинации-адресу, поступающей от сумматора 9.1 (Основы импульсной и цифровой техники. /Под общей ред. А.М. Сидорова, - СПВВИУС, 1995, - рис. 6.10, с. 197 - 199. Permanent storage device 9.2 is intended for issuing solutions for changing the parameters of the encoder 1, random number generator 2 and counter 4 by the code combination address received from adder 9.1 (Fundamentals of pulse and digital technology. / Under the general editorship of A.M. Sidorov, - SPVVIUS, 1995, - Fig. 6.10, p. 197 - 199.

Дискретные фильтры Калмана 10 и 11, предназначены для рекурсивного оценивания случайного процесса обслуживания заявок в устройстве, позволяющего получать не смещенные оценки с минимальными дисперсиями ошибок оценивания. Дискретные фильтры Калмана 10 и 11 представляют собой устройство рекурсивного оценивания нестационарного состояния системы, обеспечивая оптимальность оценок в смысле минимума среднеквадратической ошибки (Э.Сейдж, Дж.Мелс. Теория оценивания и ее применение в связи и управлении. М.: Связь, 1976, - с. 252-264). Могут быть реализованы на ИМС серий 176, 116.5. Discrete Kalman filters 10 and 11 are designed for the recursive estimation of a random process of servicing applications in the device, which allows obtaining unbiased estimates with minimal variances of estimation errors. Discrete Kalman filters 10 and 11 are a device for recursively estimating the unsteady state of a system, ensuring the optimality of estimates in the sense of a minimum standard error (E. Sage, J. Mels. Estimation theory and its application in communication and control. M .: Communication, 1976, - p. 252-264). They can be implemented on the IC series 176, 116.5.

Счетчик необслуженной нагрузки 12 и счетчик обслуженной нагрузки описаны в работе "Микросхемы и их применение". Справ. пособие. (В.А.Батушев, В.Н. Вениаминов, В.Г.Ковалев и др. - М.: Радио и связь 1984, - с. 139, рис. 4.38. 13). Могут быть реализованы на ИМС серий 133, 564. The counter of unattended load 12 and the counter of served load are described in the work "Microcircuits and their application". Ref. allowance. (V.A. Batushev, V.N. Veniaminov, V.G. Kovalev and others - M .: Radio and communications 1984, - p. 139, Fig. 4.38. 13). They can be implemented on the IC series 133, 564.

Коррелятор 14 предназначен для согласованного приема широкополосных сигналов пользователей. Он представляет собой квазикогерентный приемник с поиском и синхронизацией по времени и по частоте. (Варакин Л.Е. Системы связи с шумоподобными сигналами. М.: Радио и связь, 1985, - с. 315- 323). Может быть реализован на ИМС серий 176, 155. The correlator 14 is designed for consistent reception of broadband signals from users. It is a quasi-coherent receiver with search and synchronization in time and frequency. (Varakin L.E. Communication systems with noise-like signals. M: Radio and communications, 1985, - p. 315-323). It can be implemented on the IC series 176, 155.

Решающий блок 15 предназначен для определения факта успешной передачи в канале или оценки кратности конфликта в противном случае и коммутации пакета на вход блока анализа адреса 16. Одним из вариантов реализации решающего блока 15 может быть схема, показанная на фиг.4, при этом он состоит из n компараторов 15.1₁ ^oC15.1_n, инвертора 15.2, первого и второго формирователей импульсов 15.3, 15.4 соответственно, RS-триггера 15.6, первого и второго элементов И 15.8, 15.9, n-входового элемента ИЛИ 15.5, преобразователя параллельного кода в последовательный 15.7, причем объединенные входы n компараторов 15.1₁ ^oC15.1_n и информационный вход второго элемента И 15.9 являются входом решающего блока 15, выход второго элемента И 15.9 является информационно-адресным выходом решающего блока 15, выход первого компаратора 15.1₁ соединен с входом первого формирователя импульсов 15.3 и входом инвертора 15.2, выход которого соединен с входом второго формирователя импульсов 15.4, выход которого соединен с R-входом триггера 15.6, S-вход которого соединен с выходом первого формирователя импульсов 15.3, выход триггера 15.6 соединен с сигнальным входом первого элемента И 15.8, второй инверсный управляющий вход которого соединен с выходами n-1 компараторов 15.1₂ ^oC15.1_n n-1 входами преобразователя параллельного кода в последовательный 15.7, выход которого является вторым информационным выходом решающего блока 15, выход первого элемента И 15.8 соединен с вторым входом второго элемента И 15.9 и одновременно является первым информационным выходом решающего блока 15.The decision block 15 is designed to determine the fact of successful transmission in the channel or to evaluate the conflict multiplicity otherwise and to switch the packet to the input of the address analysis block 16. One of the embodiments of the decision block 15 may be the circuit shown in Fig. 4, while it consists of n comparators 15.1 ₁ ^o C15.1 _n , inverter 15.2, first and second pulse shapers 15.3, 15.4 respectively, RS-flip-flop 15.6, first and second elements AND 15.8, 15.9, n-input element OR 15.5, parallel-to-serial converter 15.7 , moreover, nennye n inputs of comparators 15.1 ^o C15.1 _n ₁ and an information input of the second AND gate 15.9 are decisive input unit 15, an output of second AND gate 15.9 is address information and the output deciding section 15, the output of the first comparator 15.1 is connected to _one input of the first pulse shaper 15.3 and the input of the inverter 15.2, the output of which is connected to the input of the second pulse shaper 15.4, the output of which is connected to the R-input of the trigger 15.6, the S-input of which is connected to the output of the first pulse shaper 15.3, the output of the trigger 15.6 is connected to the signal input first AND gate 15.8, the second inverted control input of which is connected to the outputs of n-1 comparators 15.1 ₂ ^o C15.1 _{n n-1} parallel-serial converter inputs to 15.7, which is the second output data output deciding section 15, an output of first AND 15.8 connected to the second input of the second element And 15.9 and at the same time is the first information output of the decision block 15.

Компаратор 15.1₁ ^oC15.1_n предназначен для выработки управляющего сигнала логического уровня. Может быть реализован по схеме, описанной в работе "Микросхемы и их применение: Справочное пособие" (В.А.Батушев, В.Н.Мирошниченко. - М.: Радио и связь, 1983, - рис. 2.33(б), с. 82).The comparator 15.1 ₁ ^o C15.1 _{n is} designed to generate a control signal of a logical level. It can be implemented according to the scheme described in the work “Microcircuits and their Application: Reference Guide” (V.A. Batushev, V.N. Miroshnichenko. - M.: Radio and Communications, 1983, - Fig. 2.33 (b), s . 82).

Преобразователь кодов 15.7 предназначен для преобразования параллельного кода кодовой комбинации в последовательный код. Может быть реализован по схеме, описанной в работе "Полупроводниковые цифровые микросхемы. Справочник". (В.Л.Шило, Челябинск: Металлургия, 1989, рис. 2.52 a, c. 246-250). The code converter 15.7 is designed to convert a parallel code combination code into a serial code. It can be implemented according to the scheme described in the work "Semiconductor digital microcircuits. Reference". (V.L. Shilo, Chelyabinsk: Metallurgy, 1989, Fig. 2.52 a, p. 246-250).

Блок анализа адреса 16 предназначен для выделения адреса из заголовка пакета и принятия решения на дальнейшую ретрансляцию пакета в сети или вывод его абоненту. Одним из вариантов реализации блока анализа адреса 16 может быть схема, показанная на фиг. 5, которая состоит из формирователя импульсов 16.4, триггеров 16.2, 16.3, 16.14, 16.15, элементов И 16.6, 16.7, 16.12, 16.13, 16.17, 16.18, счетчиков 16.9, 16.10, регистра сдвига 16.5, элементов ИЛИ 16.8, 16.16, N сумматоров по модулю два 16.11₁ ^oC16.1_N, инвертора 16.19, причем объединенные входы формирователя импульсов 16.4 и элемента И 16.17 являются информационно-адресным входом блока анализа адреса 16, выход формирователя импульсов 16.4 соединен с S-входами первого и третьего триггеров 16.2 и 16.3, выход генератора тактовых импульсов соединен с тактовыми входами элементов И 16.6, 16.7, 16.18, выход триггера 16.2 связан с сигнальным входом элемента И 16.6, а выход элемента И 16.6 соединен со счетным входом счетчика 16.9, выходы счетчика 16.9 подключены к соответствующим входам элемента И 16.12, выход которого соединен с S-входами триггеров 16.14 и 16.15 и R-входами триггера 16.2 счетчика 16.9. Выход триггера 16.14 подключен к управляющему входу элемента И 16.17, выход которого соединен с D-входом регистра сдвига 16.5. Выход триггера 16.3 связан с сигнальным входом элемента И 16.7, выход которого подключен к счетному входу счетчика 16.10, выходы которого соединены с соответствующими входами элемента И 16.13, выход которого соединен с R-входами триггеров 16.3, 16.14, 16.15 счетчика 16.10. Выход триггера 16.15 подключен к сигнальному входу элемента И 16.18, выход которого подключен к R-входу регистра сдвига 16.5, выходы 1^oCN которого соединены с соответствующими входами элемента ИЛИ 16.8 и одновременно с первыми входами N сумматоров по модулю два 16.11₁ ^oC16.1_N, на вторые входы которых подаются элементы кодовой комбинации собственного адреса с адресного входа блока анализа адреса, который является адресным входом устройства, выход элемента ИЛИ 16.8 соединен с R-входом регистра сдвига 16.5, выходы сумматоров 16.11₁ ^oC16.1_N соединены с 1^oCN входами элемента ИЛИ 16.16 соответственно, выход которого является вторым информационным выходом блока анализа адреса 16 и устройства и одновременно соединен с входом инвертора 16.19, выход которого является первым информационным выходом блока анализа адреса 16 и устройства.The address analysis block 16 is intended for extracting the address from the packet header and making a decision on further relaying the packet on the network or outputting it to the subscriber. One embodiment of the address analysis block 16 may be the circuit shown in FIG. 5, which consists of a pulse shaper 16.4, triggers 16.2, 16.3, 16.14, 16.15, elements 16.6, 16.7, 16.12, 16.13, 16.17, 16.18, counters 16.9, 16.10, shift register 16.5, elements OR 16.8, 16.16, N totalizers module two 16.11 ₁ ^o C16.1 _N , inverter 16.19, and the combined inputs of the pulse shaper 16.4 and element And 16.17 are the information-address input of the analysis block address 16, the output of the pulse shaper 16.4 is connected to the S-inputs of the first and third triggers 16.2 and 16.3, the output of the clock generator is connected to the clock inputs of the elements And 16.6, 16.7, 16.18, the trigger output 16.2 is connected to the signal input of the And 16.6 element, and the output of the And 16.6 element is connected to the counting input of the counter 16.9, the outputs of the counter 16.9 are connected to the corresponding inputs of the And 16.12 element, the output of which is connected to the S-inputs of the triggers 16.14 and 16.15 and the R-inputs of the trigger 16.2 of the counter 16.9. The output of the trigger 16.14 is connected to the control input of the element And 16.17, the output of which is connected to the D-input of the shift register 16.5. The output of trigger 16.3 is connected to the signal input of the And 16.7 element, the output of which is connected to the counting input of the counter 16.10, the outputs of which are connected to the corresponding inputs of the And 16.13 element, the output of which is connected to the R-inputs of the triggers 16.3, 16.14, 16.15 of the counter 16.10. The trigger output 16.15 is connected to the signal input of the AND 16.18 element, the output of which is connected to the R-input of the shift register 16.5, the outputs 1 ^o CN of which are connected to the corresponding inputs of the OR element 16.8 and simultaneously with the first inputs of the N adders modulo two 16.11 ₁ ^o C16.1 _N , to the second inputs of which the elements of the code combination of the own address are supplied from the address input of the address analysis block, which is the address input of the device, the output of the OR element 16.8 is connected to the R-input of the shift register 16.5, the outputs of the adders 16.11 ₁ ^o C16.1 _{N are} connected to 1 ^o CN inputs e ementa or 16.16, respectively, the output of which is the second data output of the analysis block 16 and device addresses and simultaneously connected to the input 16.19 of the inverter, whose output is the output of the first data analysis unit 16 and address unit.

Генератор тактовых импульсов 16.1 описан в работе "Микросхемы и их применение". Справ. пособие. (1984, - с. 213, рис. 7.6). Может быть реализован на интегральных микросхемах (ИМС) серий 16.101, 176. The clock generator 16.1 is described in the work "Microcircuits and their application". Ref. allowance. (1984, p. 213, Fig. 7.6). It can be implemented on integrated circuits (ICs) of the 16.101, 176 series.

Счетчики 16.9, 16.10 описаны в работе "Основы импульсной и цифровой техники". (Под общей ред. А.М. Сидорова, - СПВВИУС, 1995, - рис. 5.38, с. 169 - 172). Counters 16.9, 16.10 are described in the work "Fundamentals of pulse and digital technology." (Under the general editorship of A.M. Sidorov, - SPVVIUS, 1995, - Fig. 5.38, p. 169 - 172).

Регистр сдвига 16.5 предназначен для преобразования информации путем ее сдвига под воздействием сдвигающих (тактовых) импульсов. Может быть реализован по схеме, описанной в работе "Основы импульсной и цифровой техники". (Под общей ред. А.М. Сидорова, - СПВВИУС, 1995, - рис. 5.28, с. 158-159). The shift register 16.5 is designed to convert information by shifting it under the influence of shear (clock) pulses. It can be implemented according to the scheme described in the work "Fundamentals of pulsed and digital technology." (Under the general editorship of A.M. Sidorov, - SPVVIUS, 1995, - Fig. 5.28, p. 158-159).

Сумматоры по модулю два 16.11₁ ^oC16.11_N предназначены для суммирования по модулю два в двоичном коде двух разрядов, поступающих на входы каждого из них. Может быть реализован по схеме, описанной в работе "Импульсные и цифровые устройства. Цифровые узлы и их проектирование на микросхемах". (О.И.Лебедев, А.М.Сидоров, - Л.: ВАС, 1980, - рис. 2.9, с. 31 - 34).The modulo two adders 16.11 ₁ ^o C16.11 _N are designed for modulo two summation in binary code of two bits arriving at the inputs of each of them. It can be implemented according to the scheme described in the work "Pulse and digital devices. Digital nodes and their design on microcircuits." (O.I. Lebedev, A.M. Sidorov, - L .: YOU, 1980, - Fig. 2.9, p. 31 - 34).

Формирователи импульсов 2.2, 15.3, 15.4, 16.4, входящие в генератор случайных чисел 2, решающий блок 15 и блок анализа адреса 16, предназначены для формирования из логического уровня короткого импульса, идентичны, известны и описаны в работе "Основы цифровой техники". (Л.А.Мальцева. М.: Радио и связь, 1986, - рис. 21, с. 30). The pulse shapers 2.2, 15.3, 15.4, 16.4 included in the random number generator 2, the decision block 15 and the address analysis block 16 are designed to generate a short pulse from the logic level, they are identical, known and described in the Fundamentals of Digital Technology. (L.A. Maltseva. M.: Radio and communications, 1986, - Fig. 21, p. 30).

Логические элементы И 5, 7, 2.3₁-2.3_k 15.8, 15.9, 16.6, 16.7, 16.12, 16.13, 16.17, 16.18, входящие в описываемое устройство, генератор случайных чисел 2, решающий блок 15 и блок анализа адреса 16, идентичны, известны и описаны в работе "Основы цифровой техники". (Л.А.Мальцева, Э.М.Фромберг. - М. : Радио и связь, - с. 30-31). Могут быть реализованы на ИМС серий 133 и 564.The logical elements And 5, 7, 2.3 ₁ -2.3 _k 15.8, 15.9, 16.6, 16.7, 16.12, 16.13, 16.17, 16.18 included in the described device, the random number generator 2, the decision block 15 and the block analysis address 16 are identical, known and described in "Fundamentals of Digital Technology". (L.A. Maltseva, E.M. Fromberg. - M.: Radio and communications, - p. 30-31). They can be implemented on the IC series 133 and 564.

Логические элементы ИЛИ 2.4₁ ^oC2.4_p, 15.5, 16.8, 16.16, входящие в генератор случайных чисел 2, решающий блок 15 и блок анализа адреса 16, идентичны, известны и описаны в работе "Основы импульсной и цифровой техники". (Под общей ред. А.М. Сидорова, - СПВВИУС, 1995, - рис. 2.4, с. 39 - 41).The logical elements OR 2.4 ₁ ^o C2.4 _p , 15.5, 16.8, 16.16 included in the random number generator 2, the decision block 15 and the address analysis block 16 are identical, known and described in the "Fundamentals of pulse and digital technology". (Under the general editorship of A.M. Sidorov, - SPVVIUS, 1995, - Fig. 2.4, p. 39 - 41).

RS-триггеры 6, 15.6, 16.2, 16.3, 16.14, 16.15, входящие в описываемое устройство, решающий блок 15 и блок анализа адреса 16, идентичны, известны и описаны в работе "Микросхемы и их применение". (Справ. пособие. В.А.Батушев, В. Н. Вениаминов, В.Г.Ковалев и др. - М.: Радио и связь 1984, - с. 122, рис. 4.16). Могут быть реализованы на ИМС серий 133, 564. RS-flip-flops 6, 15.6, 16.2, 16.3, 16.14, 16.15, included in the described device, the decision block 15 and the address analysis block 16, are identical, known and described in the work “Chips and their application”. (Ref. Manual. V.A. Batushev, V.N. Veniaminov, V.G. Kovalev and others - M .: Radio and communications 1984, - p. 122, Fig. 4.16). They can be implemented on the IC series 133, 564.

Инверторы 15.2, 16.19 предназначены для формирования выходного напряжения с логическим уровнем, противоположным логическому уровню входного напряжения. Может быть реализован по схеме (Справочная книга радиолюбителя-конструктора: В двух книгах под ред. Н.И.Чистякова, кн.1, - М.: Радио и связь, 1993, - рис. 1.47 в, c. 30). Inverters 15.2, 16.19 are designed to generate the output voltage with a logical level opposite to the logical level of the input voltage. It can be implemented according to the scheme (The reference book of the amateur radio designer: In two books, edited by N.I. Chistyakov, book 1, - M .: Radio and communications, 1993, - Fig. 1.47 c, p. 30).

Заявляемое устройство работает следующим образом. Очевидно, что при функционировании системы связи нагрузка в ней будет пульсирующей и будет изменяться в зависимости от количества абонентов, интенсивности их обмена, характеристик канала связи. Наиболее динамично меняться будет нагрузка в системах подвижной связи. В этих условиях станции сети используют сигнально-кодовую конструкцию в одном цикле передачи, позволяющую вести одновременную передачу Na пакетов. Это достигается за счет использования сигналов с базой B>>1, где количество активных абонентов определяется видом модуляции, способом ортогонализации сигналов и требованиями к уровням взаимных шумов неортогональности. The inventive device operates as follows. It is obvious that during the functioning of the communication system, the load in it will be pulsating and will vary depending on the number of subscribers, the intensity of their exchange, and the characteristics of the communication channel. The most dynamically changing will be the load in mobile communication systems. Under these conditions, network stations use a signal-code construction in a single transmission cycle, which allows simultaneous transmission of Na packets. This is achieved through the use of signals with the base B >> 1, where the number of active subscribers is determined by the type of modulation, the method of orthogonalization of the signals, and the requirements for mutual noise levels of non-orthogonality.

Кодеры станций имеют возможность равновероятного выбора одной из Na структур сигнала, а в приемнике ретранслятора с обработкой сигнала реализуется Na ветвей приема. Поэлементная синхронизация в каждой ветви осуществляется независимо от адреса пакета, поэтому ретранслятор имеет возможность наблюдать число обслуженных, необслуженных пакетов в цикле передач. Состояние кодера станции в начале очередного цикла передачи определяет устройство динамического управления на основе оценки нагрузки. Это позволяет поддерживать вероятностно-временные характеристики доставки пакетов на уровне требований. The station encoders have the possibility of equally choosing one of the Na signal structures, and Na receiving branches are implemented in the receiver of the relay with signal processing. The element-by-element synchronization in each branch is carried out regardless of the packet address; therefore, the relay has the ability to observe the number of served, non-served packets in the transmission cycle. The status of the station encoder at the beginning of the next transmission cycle is determined by the dynamic control device based on the load estimate. This allows you to maintain the probability-time characteristics of packet delivery at the requirements level.

Функциональная схема устройства, реализующего выполнение описанных функций управления передачей данных по радиоканалу, приведена на фиг. 1. The functional diagram of a device that implements the described functions of controlling the transmission of data over the air is shown in FIG. one.

Принцип работы предлагаемого устройства заключается в следующем. The principle of operation of the proposed device is as follows.

При включении питания триггер 6 устанавливается в режим хранения логической единицы. Синхронизатор 3 выдает импульсы с интервалом, равным длительности окна (то есть равным длительности интервала передачи пакета), при этом импульсы поступают на тактовый вход второго элемента И 7 и на тактовый вход счетчика 4, вызывая последовательную смену на выходе счетчика 4 кодовых комбинаций (число кодовых комбинаций равно числу окон в цикле передачи). When the power is turned on, trigger 6 is set to the logical unit storage mode. Synchronizer 3 generates pulses with an interval equal to the window duration (i.e., equal to the duration of the packet transmission interval), while the pulses arrive at the clock input of the second element And 7 and at the clock input of counter 4, causing a sequential change at the output of counter 4 code combinations (the number of code combinations is equal to the number of windows in the transmission cycle).

При возникновении необходимости в передаче пакета на управляющий вход устройства в виде уровня логической единицы поступает сигнал запроса передачи. При этом очередной сигнал в виде импульса с уровнем логической единицы поступает с выхода синхронизатора 3 через открытый второй элемент И 7 на управляющий вход первого элемента И 5. When it becomes necessary to transfer a packet to the control input of the device, a transmission request signal is received in the form of a logic unit level. In this case, the next signal in the form of a pulse with the level of a logical unit comes from the output of the synchronizer 3 through the open second element And 7 to the control input of the first element And 5.

Так как первый элемент И 5 открыт по сигнальному входу сигналом запроса передачи, то импульс с уровнем логической единицы с выхода первого элемента И 5 поступает на вход R RS-триггера 6, переводя его в режим хранения логического нуля, а также на управляющий вход генератора случайных чисел 2, который в параллельном коде выдает со своего выхода на второй сигнальный вход блока сравнения 8 кодовую комбинацию, соответствующую номеру окна в цикле передачи, выбранному для передачи пакета. При этом RS-триггер 6 сигналом с уровнем логического нуля закрывает второй элемент И 7. В момент совпадения кодовых комбинаций на первом и втором входах блока сравнения 8 последний выдает сигнал "разрешение передачи" в виде импульса с уровнем логической единицы на управляющий выход устройства, а также переводит RS-триггер 6 в режим хранения логической единицы (сигнал "запрос передачи" с управляющего входа устройства снимается). Since the first And 5 element is opened at the signal input by a transfer request signal, a pulse with the level of a logical unit from the output of the first And 5 element goes to the input R of the RS-trigger 6, putting it into logical zero storage mode, as well as to the control input of the random generator numbers 2, which in parallel code issues a code combination corresponding to the window number in the transmission cycle selected for transmission of the packet from its output to the second signal input of comparator 8. At the same time, the RS-flip-flop 6 closes the second element And 7 with a signal with a logic zero level. At the moment of code combinations coincidence on the first and second inputs of the comparison unit 8, the latter generates a “transmission permission” signal in the form of a pulse with the level of a logical unit to the control output of the device, and also puts the RS-trigger 6 in the storage mode of the logical unit (the signal "transfer request" from the control input of the device is removed).

Таким образом, устройство готово к передаче очередного пакета. Thus, the device is ready to transmit the next packet.

При появлении в канале множественного доступа передаваемой информации, принятый пакет поступает в устройство через сигнальный вход на вход коррелятора 14, на выходе которого выделяется отклик поступающего сигнала. Решающий блок 15 по данному отклику позволяет определить количество корреспондентов, одновременно работающих в i-й ветви из Na ветвей приема. When the transmitted information appears in the multiple access channel, the received packet enters the device through the signal input to the input of the correlator 14, the output of which is the response of the incoming signal. The decision block 15 for this response allows you to determine the number of correspondents simultaneously working in the i-th branch of the Na branches of the reception.

Если величина отклика свидетельствует о конфликте двух и более корреспондентов, работающих в одной и той же ветви приема, то со второго информационного выхода решающего блока 15 информация о кратности конфликта (то есть о количестве конфликтующих корреспондентов) поступает на вход счетчика необслуженной нагрузка 12. Если i-ю ветвь для работы выбрал один корреспондент, то на единицу увеличивается содержимое счетчика обслуженной нагрузки 13. If the response value indicates a conflict of two or more correspondents working in the same branch of reception, then from the second information output of the decision block 15, information about the multiplicity of the conflict (that is, the number of conflicting correspondents) goes to the counter input of an unattended load 12. If i -th branch for work was chosen by one correspondent, then the contents of the served load counter 13 increase by one.

При этом блок анализа адреса 16 выделяет из пакета комбинацию адреса и после его анализа выдает сигнал либо на первый информационный выход устройства (если адрес получателя совпал с собственным адресом), либо на второй информационный выход (если адрес получателя не совпал с собственным). In this case, the address analysis block 16 extracts the address combination from the packet and, after analyzing it, gives a signal either to the first information output of the device (if the recipient address matches its own address) or to the second information output (if the recipient address does not match its own).

По окончании интервала анализа количества обслуженных и необслуженных заявок с выходов блоков 12 и 13 значения количества пакетов, попавших в конфликт и успешно переданных, подается на дискретные фильтры Калмана 10 и 11 соответственно. В них реализуется алгоритм оценивания наблюдаемых параметров в нормальных шумах канала связи для дискретного времени, определяемого длительностью цикла передачи. Этот алгоритм формирует линейную несмещенную оценку с минимальной дисперсией. Устройство и порядок функционирования дискретного фильтра Калмана представлены в работе "Оптимальное управление системами" (Э.П.Сейдж, И.С.Уайт. М.: Радио и связь. 1982, с. 216-223). At the end of the analysis interval of the number of serviced and non-serviced requests from the outputs of blocks 12 and 13, the values of the number of packets caught in a conflict and successfully transmitted are fed to discrete Kalman filters 10 and 11, respectively. They implement an algorithm for estimating the observed parameters in normal noise of a communication channel for a discrete time determined by the duration of the transmission cycle. This algorithm generates a linear unbiased estimate with minimal dispersion. The device and the operating procedure of the discrete Kalman filter are presented in the work “Optimal System Control” (EP Sage, IS White. M.: Radio and Communications. 1982, p. 216-223).

На основе оценок обслуженной и необслуженной нагрузки в блоке 9 производится расчет вероятности своевременной доставки пакета в соответствии с методикой, представленной в работе "Сборник молодых ученых за 1996 год" г. Орел, ВИПС, а также в статье "Методика оценки частного показателя эффективности линий многоканальной радиосвязи" (Е.Г.Белобров, А.Ю.Сафонов, с. 8-17). Для определения оптимальных значений позиционности сигналов и вероятности их повторной передачи, максимизирующих вероятность своевременной доставки пакета в систему связи множественного доступа, используются методы динамического программирования Белмана, заключающиеся в последовательном выполнении им пошаговой оптимизации, где оптимальное управление определяется лишь состоянием системы связи множественного доступа и целью и не зависит от состояния в предыдущие моменты времени. Устройство и принцип работы устройства дискретного динамического программирования на основе принципов Белмана рассмотрены в работе "Оптимальное управление системами" (Э.П.Сейдж, И. С.Уайт, с. 278-287). Based on the estimates of the served and non-served loads in block 9, the probability of timely delivery of the packet is calculated in accordance with the methodology presented in the work “Collection of Young Scientists for 1996” in Oryol, VIPS, as well as in the article “Methodology for assessing a private indicator of the effectiveness of multichannel lines radio communications "(EG Belobrov, A.Yu.Safonov, p. 8-17). To determine the optimal values of the positionality of the signals and the probability of their retransmission, maximizing the likelihood of timely delivery of the packet to the multiple access communication system, Belman’s dynamic programming methods are used, which consistently perform step-by-step optimization, where the optimal control is determined only by the state of the multiple access communication system and the purpose and independent of the state at previous times. The device and the principle of operation of the discrete dynamic programming device based on the Belman principles are considered in the work "Optimal control of systems" (E.P. Sage, I.S. White, pp. 278-287).

Генератор случайных чисел 2, функциональная схема которого приведена на фиг. 2, работает следующим образом. The random number generator 2, the functional diagram of which is shown in FIG. 2, works as follows.

Изменение соотношения обслуженной и необслуженной нагрузки в канале множественного доступа приводит к изменению кодовой комбинации на входе демультиплексора 2.1. При этом сигнал с уровнем логической единицы с одного из k выходов демультиплексора 2.1 открывает по первому входу один из k элементов И 2.3, благодаря чему к выходу формирователя импульсов 2.2 оказываются подключенными соответствующие группы элементов ИЛИ 2.4 (и соответственно синхровходы соответствующих групп D-триггеров 2.6). Каждая группа D-триггеров 2.6 обеспечивает различную длину кодовой комбинации на выходе генератора случайных чисел 2. На информационных входах каждого из D-триггеров 2.6 имеют место случайно изменяющиеся во времени выходные напряжения независимых генераторов шума 2.5. Если в момент появления импульса на синхровходе i-го триггера 2.6 выходное напряжение i-го генератора шума 2.5 ниже порога срабатывания триггера, то на выходе триггера будет иметь место уровень логического нуля (в противном случае - уровень логической единицы). Случайная кодовая комбинация с выходов триггеров 2.6 поступает на второй сигнальный вход блока сравнения 8. A change in the ratio of served and non-served load in the multiple access channel leads to a change in the code combination at the input of demultiplexer 2.1. In this case, a signal with a logic level of one of the k outputs of the demultiplexer 2.1 opens one of the k elements AND 2.3 at the first input, so that the corresponding groups of OR 2.4 elements are connected to the output of the pulse shaper 2.2 (and, accordingly, the sync inputs of the corresponding groups of D-triggers 2.6) . Each group of D-flip-flops 2.6 provides a different length of the code combination at the output of the random number generator 2. At the information inputs of each of the D-flip-flops 2.6, output voltages of independent noise generators 2.5 randomly varying in time take place. If at the moment of the appearance of a pulse at the synchroinput of the ith trigger 2.6, the output voltage of the ith noise generator 2.5 is lower than the trigger threshold, then the output of the trigger will have a logic zero level (otherwise, it will be a logical unit level). Random code combination from the outputs of the triggers 2.6 is supplied to the second signal input of the comparison unit 8.

Блок преобразования 9, функциональная схема которого приведена на фиг. 3, работает следующим образом. Кодовые комбинации, характеризующие интенсивность потоков обслуженной и необслуженной нагрузки, поступающие на первый и второй сигнальные входы блока преобразования с выходов фильтров Калмана 10 и 11 соответственно, суммируются в сумматоре 9.1. Кодовая комбинация - результат сложения с выходов сумматора 9.1 поступает на входы ПЗУ 9.2, в котором хранятся варианты решения на изменение параметров кодера 1, генератора случайных чисел 2 и счетчика 4. Очередное решение в виде кодовой комбинации с выходов ПЗУ 9.2 поступает на выход блока преобразования 9. The conversion unit 9, the functional diagram of which is shown in FIG. 3, works as follows. Code combinations characterizing the intensity of the flows of served and non-served loads coming to the first and second signal inputs of the conversion unit from the outputs of Kalman filters 10 and 11, respectively, are summed in adder 9.1. Code combination - the result of addition from the outputs of adder 9.1 is fed to the inputs of ROM 9.2, which stores the solution options for changing the parameters of the encoder 1, random number generator 2 and counter 4. The next solution in the form of a code combination from the outputs of ROM 9.2 is sent to the output of the conversion unit 9 .

Решающий блок 15, показанный на фиг. 4, работает следующим образом. Информация из канала множественного доступа с выхода коррелятора 14 поступает на вход решающего блока 15. Здесь отклик коррелятора поступает на входы компараторов 15.1₁ ^oC15.1_n. Если величина отклика превышает порог срабатывания компаратора 15.1₁, но не превышает порога срабатывания компаратора 15.1₂ (то есть в канале множественного доступа работает только один корреспондент), то сигнал с уровнем логической единицы с выхода компаратора 15.1₁ при посредстве формирователей импульсов 15.3 и 15.4 и инвертора 15.2 переводит триггер 15.6 в режим хранения логической единицы. При этом наличие на управляющем инверсном входе элемента И 15.8 уровня логического нуля приводит к появлению на выходе элемента И 15.8 сигнала с уровнем логической единицы, что обеспечивает прохождение информации через элемент И 15.9 на информационно-адресный выход решающего блока 15. Одновременно сигнал поступает на первый информационный выход решающего блока 15 (и далее на вход счетчика обслуженной нагрузки 13). Если в канале множественного доступа произошел конфликт, то величина отклика коррелятора будет пропорциональна числу конфликтующих корреспондентов: поэтому на выходах k первых компараторов из общего числа n появляются сигналы с уровнем логической единицы, которые поступают на соответствующие входы преобразователя кодов 15.7, который с второго информационного выхода решающего блока 15 в последовательном коде передает кодовую комбинацию, соответствующую числу конфликтующих корреспондентов, на вход счетчика необслуженной нагрузки 12.The decision block 15 shown in FIG. 4, works as follows. Information from the multiple access channel from the output of the correlator 14 goes to the input of the decision block 15. Here the response of the correlator goes to the inputs of the comparators 15.1 ₁ ^o C15.1 _n . If the response value exceeds the response threshold of the comparator 15.1 ₁ , but does not exceed the response threshold of the comparator 15.1 ₂ (that is, only one correspondent works in the multiple access channel), then a signal with a logic level of 1 from the output of the comparator 15.1 ₁ using pulse shapers 15.3 and 15.4 and the inverter 15.2 puts the trigger 15.6 in the storage mode of the logical unit. Moreover, the presence of a logic zero level at the control inverted input of the AND element 15.8 leads to the appearance of a signal with the logic unit level at the output of the And 15.8 element, which ensures the passage of information through the And 15.9 element to the information and address output of the decision block 15. At the same time, the signal enters the first information the output of the decision block 15 (and then to the input of the counter of the served load 13). If there is a conflict in the multiple access channel, then the correlator response will be proportional to the number of conflicting correspondents: therefore, the outputs k of the first comparators from the total number n show signals with a logic unit level, which are fed to the corresponding inputs of the code converter 15.7, which is decisive from the second information output unit 15 in a sequential code transmits the code pattern corresponding to the number of conflicting correspondents to the input of the counter of unattended load 12.

При передаче в канале множественного доступа информации содержимое пакета с информационно-адресного выхода решающего блока 15 поступает на информационно-адресный вход блока анализа адреса 16, показанного на фиг.5. При этом импульс с выхода формирователя импульсов 16.4 переводит RS-триггеры 16.2, 16.3 в единичное состояние. В результате последовательность тактовых импульсов через открытые элементы И 16.6, 16.7 поступает на счетные входы C₁ счетчиков 16.9, 16.10.When transmitting information in the multiple access channel, the contents of the packet from the information-address output of the decision block 15 are sent to the information-address input of the address analysis block 16 shown in FIG. 5. In this case, the pulse from the output of the pulse shaper 16.4 puts the RS-flip-flops 16.2, 16.3 into a single state. As a result, the sequence of clock pulses through the open elements And 16.6, 16.7 enters the counting inputs C ₁ counters 16.9, 16.10.

Счетчик 16.9 отсчитывает количество символов заголовка, предшествующих символам адреса, после чего сигналом с уровнем логической единицы переводит RS-триггер 16.2 в нулевое состояние (поступление тактовых импульсов на вход счетчика 16.9 прекращается), а RS-триггеры 16.14, 16.15 - в единичное, при этом на вход синхронизации C регистра сдвига 16.5 поступает последовательность тактовых импульсов, а на его информационный вход D - последовательность символов заголовка пакета, начиная с первого символа адреса. The counter 16.9 counts the number of header characters preceding the address characters, after which the signal with the level of a logical unit puts the RS-trigger 16.2 in the zero state (the receipt of clock pulses at the input of the counter 16.9 is stopped), and the RS-triggers 16.14, 16.15 - in the unit, while a synchronization input C of shift register 16.5 receives a sequence of clock pulses, and its information input D receives a sequence of characters in the packet header, starting with the first character of the address.

Счетчик 16.10, закончив отсчет количества символов, предшествующих символам адреса, и количества символов самого адреса, выдает сигнал с уровнем логической единицы на входы R RS-триггеров 16.14, 16.3, 16.15 и переводит их в нулевое состояние. При этом поступление информации и тактовых импульсов на входы регистра сдвига 16.5 прекращается. Кодовая комбинация адреса, выделенная из заголовка пакета, в параллельном коде поступает с выходов регистра сдвига 16.5 на входы элемента ИЛИ 16.8 (при этом сигнал с уровнем логической единицы с выхода элемента ИЛИ 16.8 поступает на вход R регистра сдвига 16.5 и переводит его в нулевое состояние), а также на первые входы сумматоров по модулю два 16.11₁-16.11_N, при этом на вторые входы последних поступает кодовая комбинация собственного адреса. Если адрес в заголовке пакета совпал с собственным адресом, то появляется сигнал на первом информационном выходе устройства (в противном случае появляется сигнал на втором информационном выходе устройства).Counter 16.10, having finished counting the number of characters preceding the characters of the address and the number of characters of the address itself, issues a signal with a logic level to the inputs of the RS RS flip-flops 16.14, 16.3, 16.15 and puts them in the zero state. In this case, the receipt of information and clock pulses at the inputs of the shift register 16.5 is terminated. The code combination of the address extracted from the packet header in the parallel code is supplied from the outputs of the shift register 16.5 to the inputs of the OR element 16.8 (in this case, the signal with the level of the logical unit from the output of the element OR 16.8 is fed to the input R of the shift register 16.5 and switches it to the zero state) , as well as the first inputs of the adders modulo two 16.11 ₁ -16.11 _N , while the second inputs of the last receives a code combination of its own address. If the address in the packet header matches its own address, a signal appears on the first information output of the device (otherwise, a signal appears on the second information output of the device).

Claims

A radio data transmission control device comprising a random number generator, a synchronizer, a counter, a first AND element, an RS flip-flop, a second AND element, a comparison unit, the control input of the device being simultaneously a signal input of the first AND element, and the counter input connected to the first signal the input of the comparison unit, characterized in that the encoder, the conversion unit, the first and second discrete Kalman filters, the served load counter, the unattended load counter, the correlator, are decisive a block, an address analysis block, wherein the information input of the encoder is the information input of the device, and its output is the signal output of the device, the output of the conversion unit is connected in parallel to the signal inputs of the encoder, random number generator and counter, the clock input of which is connected to the output of the synchronizer, the second signal the input of the comparison unit is connected to the output of the random number generator, the control input of the first element And is connected to the output of the second element And, the clock and control inputs of which are connected respectively, to the synchronizer output and the output of the RS-flip-flop, the S- and R-inputs of which are connected respectively to the output of the comparison unit and the output of the first AND element, which is additionally connected to the control input of the random number generator, the second and first information outputs of the decision block are connected respectively to non-serviced and serviced load counters, the outputs of which are connected to the inputs of the first and second Kalman filters, respectively, whose outputs are connected to the first and second inputs of the co Accordingly, the correlator input is the signal input of the device, and its output is connected to the input of the decision block, the information and address output of which is connected to the information and address input of the address analysis block, the first and second control outputs of which are the first and second information outputs of the device, the output of the block comparison is the control output of the device, and the address input of the address analysis unit is the address input of the device.