[go: up one dir, main page]

KR20140110177A - 양면 수광형 태양전지 - Google Patents

양면 수광형 태양전지 Download PDF

Info

Publication number
KR20140110177A
KR20140110177A KR1020130023164A KR20130023164A KR20140110177A KR 20140110177 A KR20140110177 A KR 20140110177A KR 1020130023164 A KR1020130023164 A KR 1020130023164A KR 20130023164 A KR20130023164 A KR 20130023164A KR 20140110177 A KR20140110177 A KR 20140110177A
Authority
KR
South Korea
Prior art keywords
dielectric layer
conductivity type
layer
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020130023164A
Other languages
English (en)
Other versions
KR101983361B1 (ko
Inventor
윤은혜
박상욱
심승환
이유진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130023164A priority Critical patent/KR101983361B1/ko
Publication of KR20140110177A publication Critical patent/KR20140110177A/ko
Application granted granted Critical
Publication of KR101983361B1 publication Critical patent/KR101983361B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00Individual photovoltaic cells, e.g. solar cells
    • H10F10/10Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/148Double-emitter photovoltaic cells, e.g. bifacial photovoltaic cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/10Semiconductor bodies
    • H10F77/16Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/164Polycrystalline semiconductors
    • H10F77/1642Polycrystalline semiconductors including only Group IV materials
    • H10F77/1645Polycrystalline semiconductors including only Group IV materials including microcrystalline silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/10Semiconductor bodies
    • H10F77/16Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166Amorphous semiconductors
    • H10F77/1662Amorphous semiconductors including only Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/20Electrodes
    • H10F77/206Electrodes for devices having potential barriers
    • H10F77/211Electrodes for devices having potential barriers for photovoltaic cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/545Microcrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명에 따른 양면 수광형 태양전지는, 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 기판의 제1 면에 위치하며, 제2 도전성 타입의 불순물을 함유하는 에미터부; 에미터부의 전면(front surface)에 위치하고, 복수의 제1 개구부를 구비하는 제1 유전층; 기판의 후면(back surface)에 위치하고, 제1 도전성 타입의 불순물을 함유하는 후면 전계부; 후면 전계부의 후면(back surface)에 위치하고, 복수의 제2 개구부를 구비하는 제2 유전층; 제1 개구부를 통해 노출된 에미터부와 연결되는 제1 전극; 및 제2 개구부를 통해 노출된 후면 전계부와 연결되는 제2 전극을 포함하고, 후면 전계부는 반도체 기판과 접촉하며 불순물을 함유하지 않는 진성 비정질 실리콘(i-a-Si)층, 진성 비정질 실리콘층의 후면에 위치하며 제1 도전성 타입의 불순물을 반도체 기판에 비해 고농도로 함유하는 제1 도전성 타입의 비정질 실리콘(a-Si)층, 및 제1 도전성 타입의 비정질 실리콘층의 후면에 위치하며 제1 도전성 타입의 불순물을 반도체 기판에 비해 고농도로 함유하는 제1 도전성 타입의 미세 결정 실리콘(mc-Si)층을 포함한다.

Description

양면 수광형 태양전지{BIFACIAL SOLAR CELL}
본 발명은 양면 수광형 태양전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.
통상의 태양전지는 기판 및 기판과 p-n 접합을 형성하는 에미터부를 포함하며, 기판의 한쪽 면을 통해 입사된 빛을 이용하여 전류를 발생시킨다.
따라서, 통상의 태양전지는 빛이 기판의 한쪽 면을 통해서만 입사되므로 전류 변환 효율이 낮다. 이에, 근래에는 기판의 양쪽 면을 통해 빛이 입사되도록 한 양면 수광형 태양전지가 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는 효율이 향상된 태양전지를 제공하는 것이다.
본 발명의 실시예에 따른 양면 수광형 태양전지는, 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 기판의 제1 면에 위치하며, 상기 제1 도전성 타입의 반대 도전성을 갖는 제2 도전성 타입의 불순물을 함유하는 에미터부; 에미터부의 전면(front surface)에 위치하고, 복수의 제1 개구부를 구비하는 제1 유전층; 기판의 후면(back surface)에 위치하고, 제1 도전성 타입의 불순물을 함유하는 후면 전계부; 후면 전계부의 후면(back surface)에 위치하고, 복수의 제2 개구부를 구비하는 제2 유전층; 제1 개구부를 통해 노출된 에미터부와 연결되는 제1 전극; 및 제2 개구부를 통해 노출된 후면 전계부와 연결되는 제2 전극을 포함하고, 후면 전계부는 반도체 기판과 접촉하며 불순물을 함유하지 않는 진성 비정질 실리콘(i-a-Si)층, 진성 비정질 실리콘층의 후면에 위치하며 제1 도전성 타입의 불순물을 반도체 기판에 비해 고농도로 함유하는 n형 비정질 실리콘(a-Si)층, 및 제1 도전성 타입의 비정질 실리콘층의 후면에 위치하며 제1 도전성 타입의 불순물을 반도체 기판에 비해 고농도로 함유하는 제1 도전성 타입의 미세 결정 실리콘(mc-Si)층을 포함한다.
후면 전계부는 기판의 후면 전체에 위치하며, 제2 유전층에 형성된 복수의 개구부 사이의 간격은 100㎛ 내지 500㎛로 형성된다.
제1 도전성 타입은 n형이고, 상기 제2 도전성 타입은 p형일 수 있다.
제1 전극의 후면(back surface) 전체는 에미터부와 직접 접촉할 수 있으며, 제1 전극은 반도체 기판의 전면에 위치하며 제1 방향으로 연장된 복수의 제1 핑거 전극을 포함할 수 있다.
제1 전극은 제1 방향과 직교하는 제2 방향으로 연장된 복수의 제1 버스바 전극을 더 포함할 수 있다. 제1 버스바 전극은 제1 핑거 전극과 물리적으로 연결된다.
제1 핑거 전극과 제1 버스바 전극은 도금층을 포함할 수 있다.
제2 전극의 전면(front surface) 전체는 제1 도전성 타입의 미세 결정 실리콘층과 직접 접촉한다.
제2 전극은 반도체 기판의 후면에 위치하며 제1 방향으로 연장된 복수의 제2 핑거 전극을 포함할 수 있다. 제2 전극은 제2 방향으로 연장된 복수의 제2 버스바 전극을 더 포함할 수 있다. 제2 버스바 전극은 제2 핑거 전극과 물리적으로 연결된다.
제2 전극, 예컨대 제2 핑거 전극과 제2 버스바 전극은 도금층을 포함할 수 있다.
제1 도전성 타입의 비정질 실리콘층의 두께는 제1 도전성 타입의 미세 결정 실리콘층의 두께보다 크게 형성되고, 제1 도전성 타입의 미세 결정 실리콘층의 두께는 진성 비정질 실리콘층의 두께보다 크게 형성되는 것이 바람직하다.
일례로, 진성 비정질 실리콘층은 1㎚ 내지 5㎚의 두께로 형성되고, 제1 도전성 타입의 비정질 실리콘층은 10㎚ 내지 30㎚의 두께로 형성되며, 제1 도전성 타입의 미세 결정 실리콘층은 5㎚ 내지 10㎚의 두께로 형성될 수 있다.
제2 유전층은 제1 후면 유전층 및 제2 후면 유전층을 포함하며, 상기 제1 후면 유전층 및 상기 제2 후면 유전층은 각각 상기 후면 전계부와 반대 도전의 고정 전하를 갖는다.
제1 유전층은 에미터부와 반대 도전형의 고정 전하를 갖는 제1 전면 유전층, 에미터부와 동일 도전형의 고정 전하를 가지며 제1 전면 유전층의 전면에 위치하는 제2 전면 유전층, 및 에미터부와 동일 도전형의 고정 전하를 가지며 제2 전면 유전층의 전면에 위치하는 제3 전면 유전층을 포함한다.
제1 후면 유전층과 제2 전면 유전층은 서로 동일한 물질, 예컨대 실리콘 질화물로 형성되고, 제2 후면 유전층과 제3 전면 유전층은 서로 동일한 물질, 예컨대 실리콘 산화물로 형성된다.
제1 전면 유전층은 알루미늄 산화막으로 형성된다.
종래 결정질 태양전지에서는 에미터부 및 후면 전계부를 확산 또는 이온 주입 공정을 이용하여 형성하였는데, 이러한 구조는 에미터부 및 후면 전계부의 Jo(dark saturation current)를 감소시키기 힘들고, 표면에서 발생하는 재결합(recombination)을 제어하기 어려워 태양전지의 광전 변환 효율이 저하되는 단점이 있다.
또한, 기판의 전면에 형성되는 제1 전극과 기판의 후면에 형성되는 제2 전극을 스크린 프린팅 방식으로 형성하는 경우에는 제작 단가가 매우 비싼 문제점이 있다.
그러나 본원 발명은 에미터부의 전면에 위치하는 제1 유전층이 에미터부와 반대 도전형의 고정 전하를 갖는 산화 알루미늄막을 포함하므로, 에미터부의 표면에서 발생하는 재결합이 감소된다.
또한, 기판의 후면에 위치하는 후면 전계부가 진성 비정질 실리콘층/제1 도전성 타입의 비정질 실리콘층/제1 도전성 타입의 미세 결정 실리콘층의 3층 구조로 형성되어 있다.
따라서, 진성 비정질 실리콘층에 의해 결정질 실리콘과의 계면에서의 패시베이션 특성이 향상되고, 또한, 제1 도전성 타입의 비정질 실리콘층이 제2 유전층의 제1 후면 유전층을 구성하는 실리콘 질화막과 함께 캡핑막(capping layer)로 작용하게 되어 어닐링(annealing)에 의한 패시베이션 특성이 향상된다. 따라서, 후면 전계부에서의 표면에서 발생하는 재결합이 감소된다.
그리고, 제2 전극이 제1 도전성 타입의 미세 결정 실리콘층과 직접 접촉되므로, 제2 전극과의 접촉 저항이 감소되고, 이에 따라, 필 팩터(fill factor)가 증가한다.
아울러, 후면 전계부가 미세 결정 실리콘층을 포함하므로, 제1 유전층 및 제2 유전층에 개구부를 형성할 때 낮은 에너지 밀도를 갖는 레이저 빔을 사용할 수 있으므로, 레이저 빔에 의한 기판의 열손상이 최소화되고, 이에 따라 암전류(Jo)의 발생이 최소화되며, 개방 전압(Voc)이 증가한다.
그리고 제1 유전층에 위치한 개구부를 통해 노출된 에미터부와 직접 접촉하는 제1 전극과 제2 유전층에 위치한 개구부를 통해 노출된 후면 전계부와 직접 접촉하는 제2 전극이 도금층을 포함하므로 태양전지의 제조 원가를 줄일 수 있다.
또한, 도금 공정시 디글레이징(deglazing) 공정을 생략할 수 있으므로, 태양전지의 제조 공정이 단순화되고, 제1 유전층 및 제2 유전층이 실리콘 질화막 및 실리콘 산화막을 포함하므로 태양전지의 전면 및 후면에서의 빛의 반사도가 감소된다.
도 1은 본 발명에 따른 양면 수광형 태양전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양전지를 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이다.
도 3은 도 2에서 A부분을 확대한 확대도이다.
도 4는 본 발명에 따른 후면 전계부의 패시베이션 특성을 나타내는 도면이다.
도 5 내지 도 8은 본 발명에 따른 양면 수광형 태양전지를 제조하는 방법의 일례를 설명하기 위한 도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해될 수 있다.
본 발명을 설명함에 있어서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않을 수 있다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
"및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "결합되어" 있다고 언급되는 경우는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 결합되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해될 수 있다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 결합되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것으로서, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석될 수 있으며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않을 수 있다.
아울러, 이하의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 보다 완전하게 설명하기 위해서 제공되는 것으로서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 설명한다.
도 1은 본 발명에 실시예에 따른 양면 수광형 태양전지의 일부 사시도이고, 도 2는 도 1에 도시한 양면 수광형 태양전지를 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이고, 도 3은 도 2에서 A부분을 확대한 확대도이다.
그리고 도 4는 본 발명에 따른 후면 전계부의 패시베이션 특성을 나타내는 도면이며, 도 5 내지 도 8은 본 발명에 따른 양면 수광형 태양전지를 제조하는 방법의 일례를 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 양면 수광형 태양전지는 기판(110), 에미터부(120), 기판(110)의 제1 면, 예컨대 전면(front surface)에 위치하는 제1 유전층(130), 기판(110)의 제2 면, 예컨대 후면(back surface)에 위치하는 후면 전계부(170)(back surface field, BSF), 후면 전계부(170)의 후면에 위치하는 제2 유전층(180), 에미터부(120)에 연결된 제1 전극(140) 및 후면 전계부(170)에 연결된 제2 전극(150)을 포함한다.
이하에서, "전면"은 첨부 도면에서 위를 향하는 면을 말하고, "후면"은 첨부 도면에서 아래를 향하는 면을 말한다.
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 불순물을 함유하는 결정질 실리콘으로 이루어진 반도체 기판(110)이다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘일 수 있다.
기판(110)이 n형의 도전성 타입을 가지므로, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유한다.
하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유할 수 있다.
이하에서는 기판(110)이 n형의 도전성 타입을 가지는 경우를 일례로 설명한다.
이러한 기판(110)은 표면이 텍스처링(texturing)된 텍스처링 표면(texturing surface)을 갖는다. 보다 구체적으로, 기판(110)은 에미터부(120)가 위치하는 전면(front surface)과 전면의 반대쪽에 위치하는 후면(back surface)이 텍스처링 표면으로 각각 형성된다.
기판(110)의 전면(front surface)에 위치하는 에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖는 불순물부로서, 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합으로 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다.
따라서, 기판(110)이 n형이고 에미터부(120)가 p형이므로, 분리된 전자는 기판(110) 쪽으로 이동하고 분리된 정공은 에미터부(120) 쪽으로 이동한다.
에미터부(120)가 p형의 도전성 타입을 가지므로, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
본 실시예와 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(120)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 정공은 기판(110) 쪽으로 이동하고, 분리된 전자는 에미터부(120) 쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.
에미터부(120) 중에서 제1 전극(140)과 중첩하여 접촉하는 에미터부(120)의 제1 영역과 제1 전극(140)과 접촉되지 않거나 중첩되지 않는 에미터부(120)의 제2 영역의 불순물 도핑 농도는 서로 다를 수 있다.
예를 들어, 기판(110)의 전면에 형성된 에미터부(120) 중에서 제1 전극(140)과 중첩하여 접촉하는 에미터부(120)의 제1 영역은 불순물의 도핑 농도가 상대적으로 높은 고농도 에미터부로 형성될 수 있으며, 제1 전극(140)과 접촉되지 않거나 중첩하지 않는 에미터부(120)의 제2 영역은 고농도 에미터부보다 불순물 도핑 농도가 낮은 저농도 에미터부로 형성될 수 있다.
에미터부(120) 위에 형성된 제1 유전층(130)은 음(-)의 고정 전하(negative fixed charge)를 갖는 물질, 예를 들면 알루미늄 산화물(AlOx) 또는 이트리움 산화물(Y2O3)로 형성된 제1 전면 유전층(130a)을 포함한다.
제1 전면 유전층(130a)을 형성하는 알루미늄 산화물(AlOx) 또는 이트리움 산화물(Y2O3)은 낮은 인터페이스 트랩 밀도(interface trap density)에 따른 화학적 패시베이션 특성과 음(-)의 고정 전하에 의한 전계 효과 패시베이션 특성이 우수하다. 또한 안정성, 투습률, 내마모성 특성이 매우 우수하다.
따라서, 에미터부(120)의 표면에서 전하의 재결합 속도를 감소시켜 태양전지의 효율을 향상시킬 수 있으며, 장기적인 신뢰성을 향상시킬 수 있다.
제1 유전층(130)은 제1 전면 유전층(130a) 위에 위치하는 제2 전면 유전층(130b)과 제3 전면 유전층(130c)을 더 포함하며, 제3 전면 유전층(130c)은 제2 전면 유전층(130b) 위에 위치한다.
제2 전면 유전층(130b)은 양(+)의 고정 전하를 갖는 실리콘 질화물(SiNx)로 이루어지며, 제3 전면 유전층(130c)은 양(+)의 고정 전하를 갖는 실리콘 산화물(SiOx)로 이루어진다.
제2 전면 유전층(130b) 및 제3 전면 유전층(130c)은 기판(110)의 전면(front surface)을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높인다.
제1 유전층(130)은 라인 타입 또는 스폿 타입으로 형성되어 에미터부(120)의 일부를 노출하는 복수의 개구부(opening)(OP1)을 포함한다.
그리고 개구부(OP1)를 통해 노출된 에미터부(120)에는 제1 전극(140)이 형성된다.
제1 전극(140)은 기판 전면(front surface)의 에미터부(120) 위에 위치하며, 에미터부(120)와 전기적 및 물리적으로 연결된다.
이러한 제1 전극(140)은 복수의 제1 핑거 전극(141)과 복수의 제1 버스바 전극(143)을 포함한다.
이때, 복수의 제1 핑거 전극(141)은 도 1에 도시한 제1 방향, 즉 X-X' 방향을 따라 연장되며, 인접한 제1 핑거 전극(141)과 일정한 간격을 두고 평행하게 뻗어 있다.
이러한 복수의 제1 핑거 전극(141)은 에미터부(120) 쪽으로 이동한 전하, 예를 들면 정공을 수집한다.
복수의 제1 핑거 전극(141)은 니켈(Ni), 구리(Cu), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질을 포함한다.
복수의 제1 핑거 전극(141)은 도전성 물질을 포함하는 도전성 페이스트를 인쇄 및 소성하는 스크린 인쇄법으로 형성하거나, 시드층(seed layer)을 이용한 도금 공정을 이용하여 형성할 수 있다. 도금 공정에 의해 형성된 제1 핑거 전극(141)은 도금층(141a)을 포함한다.
복수의 제1 버스바 전극(143)은 에미터부(120) 위에서 복수의 제1 핑거 전극(141)과 동일한 층에 위치하고, 복수의 제1 핑거 전극(141)을 서로 전기적으로 연결한다.
이때, 복수의 제1 버스바 전극(143)은 제1 방향과 직교하는 제2 방향, 즉 도 1에 도시한 제2 방향(Y-Y' 방향)을 따라 길게 형성되며, 태양전지를 서로 연결시키는 인터커넥터(도시하지 않음)와 연결되며, 복수의 제1 핑거 전극(141)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.
제1 버스바 전극(143)은 제1 핑거 전극(141)과 동일한 물질로 동일한 방법에 따라 형성될 수 있다.
이러한 구성의 제1 전극(140)은 후면 전체가 에미터부(120)와 직접 접촉한다.
기판(110)의 후면에 위치하는 후면 전계부(170)는 반도체 기판과 접촉하며 불순물을 함유하지 않는 진성 비정질 실리콘(i-a-Si)층(170a), 진성 비정질 실리콘층(170a)의 후면에 위치하며 n형의 불순물을 반도체 기판(110)에 비해 고농도로 함유하는 n형 비정질 실리콘(n+ a-Si)층(170b), 및 n형 비정질 실리콘층(170b)의 후면에 위치하며 n형의 불순물을 반도체 기판(110)에 비해 고농도로 함유하는 n형 미세 결정 실리콘(n+ mc-Si)층(170c)을 포함한다.
진성 비정질 실리콘층(170a)은 플라즈마 증착 기상 방법(Plasma-enhanced chemical vapor deposition; PECVD)에 의해 기판(110)의 후면 전체에 형성될 수 있으며, 기판(110)의 후면 근처에서 전하의 재결합율을 감소시키는 패시베이션 기능을 수행하고, 기판(110)을 통과한 빛의 내부 반사율을 향상시켜 기판(110)을 통과한 빛의 재입사율을 증가시킨다.
n형 비정질 실리콘층(170b)은 플라즈마 증착 기상 방법(Plasma-enhanced chemical vapor deposition; PECVD)에 의해 진성 비정질 실리콘층(170a)의 후면 전체에 형성되고, n형 미세 결정 실리콘층(170c)은 n형 비정질 실리콘층(170b)의 후면 전체에 형성된다.
n형 비정질 실리콘층(170b)은 진성 비정질 실리콘층(170c)과 미세 결정질 실리콘층(170c)이 오믹 콘택(ohmic contact)을 형성하도록 작용한다.
n형 비정질 실리콘층(170b)의 두께(T2)는 n형 미세 결정 실리콘층(170c)의 두께(T3)보다 크게 형성되고, n형 미세 결정 실리콘층(170c)의 두께(T3)는 진성 비정질 실리콘층(170a)의 두께(T1)보다 크게 형성되는 것이 바람직하다.
일례로, 진성 비정질 실리콘층(170a)은 1㎚ 내지 5㎚의 두께(T1)로 형성되고, n형 비정질 실리콘층(170b)은 10㎚ 내지 30㎚의 두께(T2)로 형성되며, n형의 미세 결정 실리콘층(170c)은 5㎚ 내지 10㎚의 두께(T3)로 형성될 수 있다.
이와 같은 3층 구조의 후면 전계부(170)는 후면 전계 기능을 수행함으로써, 기판(110)과의 불순물 농도 차이로 인해, 기판(110)과 전위차를 발생시키는 전위 장벽을 형성시킬 수 있다.
따라서, 기판(110)이 n형의 도전성 타입을 가지고, 에미터부(120)가 p형의 도전성 타입을 가지는 경우, 후면 전계부(170)는 기판(110)보다 높은 n형 전계를 형성하여, 기판(110)의 다수 캐리어인 전자가 후면 전계부(170)를 통하여 제2 전극(150)으로 보다 잘 이동할 수 있도록 하고, 에미터부(120)의 다수 캐리어인 정공이 제2 전극(150) 방향으로 이동하는 것을 방지하는 기능을 할 수 있다.
아울러, 후면 전계부(170)는 비정질 실리콘 재질 및 미세 결정 실리콘 재질을 포함하므로, 전술한 후면 전계 기능과 함께 패시베이션 기능도 함께 수행할 수 있다.
후면 전계부(170)의 후면에 위치하는 제2 유전층(180)은 후면 전계부(170)와 반대 도전형인 양(+)의 고정 전하를 갖는 제1 후면 유전층(180a) 및 제2 후면 유전층(180b)을 포함한다.
보다 구체적으로, 제1 후면 유전층(180a)은 제2 전면 유전층(130b)와 동일한 물질, 예컨대 실리콘 질화막(SiNx)으로 형성되며, 제2 후면 유전층(180b)은 제3 전면 유전층(130c)과 동일한 물질, 예컨대 실리콘 산화막(SiOx)으로 형성된다.
제1 후면 유전층(180a)을 형성하는 실리콘 질화막은 실리콘 산화막에 비해 낮은 공정 온도(300℃ ~ 400℃ 사이)에서 형성할 수 있으므로, 제2 유전층(180)을 형성할 때 비정질 실리콘(a-Si) 재질을 포함하는 후면 전계부(170)에 대한 열 손상이 최소화된다.
제1 후면 유전층(180a) 및 제2 후면 유전층(180b)은 기판(110)의 후면(back surface)을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높인다.
제2 유전층(180)은 라인 타입 또는 스폿 타입의 평면 형상으로 형성되어 후면 전계부(170)의 일부, 특히 n형 미세 결정 실리콘층(170c)의 일부를 노출하는 복수의 개구부(opening)(OP2)을 포함한다.
이때, 복수의 개구부(OP2) 사이의 간격은 100㎛ 내지 500㎛로 형성된다.
여기서, 복수의 개구부(OP2) 사이의 간격(D1)을 한정하는 이유는 개구부(OP2)를 형성하기 위해 기판(110)에 레이저 빔을 조사할 때, 개구부 사이의 간격(D1)이 과도하게 좁은 경우에는 기판(110)에 레이저 빔이 조사되는 영역이 과도하게 증가되어 기판(110)의 특성이 나빠지기 때문이고, 개구부 사이의 간격(D1)이 과도하게 큰 경우에는 태양전지의 필 팩터(FF)가 저하되기 때문이다.
그리고 개구부(OP2)를 통해 노출된 n형 미세 결정 실리콘층(170c)에는 제2 전극(150)이 형성된다.
제2 전극(150)은 전면 전체가 n형 미세 결정 실리콘층(170c)에 직접 접촉하며, 복수의 제2 핑거 전극(151) 및 복수의 제2 버스바 전극(153)을 포함한다.
복수의 제2 핑거 전극(151)은 복수의 제1 핑거 전극(151)과 동일한 제1 방향(X-X')으로 연장되고, 제2 버스바 전극(153)은 제2 버스바 전극(143)과 동일한 제2 방향(Y-Y')으로 연장되며, 제2 버스바 전극(153)은 제1 버스바 전극(143)과 마주보는 위치에 위치한다.
제2 버스바 전극(153)은 제1 버스바 전극(143)과 동일하게, 인터커넥터와 연결되며, 기판(110)으로부터 제2 핑거 전극(151)으로 수집되는 캐리어를 외부 장치로 출력한다.
제2 핑거 전극(151) 간의 간격은 제1 핑거 전극(141) 간의 간격보다 넓게 형성될 수 있다.
제2 전극(150)은 제1 전극(140)과 마찬가지로 스크린 인쇄법에 비해 상대적으로 공정 온도가 낮은 도금(plating)법을 이용하여 형성될 수 있다.
이 경우, 비정질 실리콘(a-Si) 재질을 포함하는 후면 전계부(170)의 막에 대한 열손상이 최소화되므로, 후면 전계부(170)의 패시베이션 기능이 저하하는 것을 방지할 수 있다.
제2 핑거 전극(151)과 제2 버스바 전극(153)이 n형 미세 결정 실리콘층(170c)과 직접 접촉하므로, 제2 전극의 접촉 저항이 감소하고, 이에 따라 필 팩터가 증가한다.
이러한 구성의 양면 수광형 태양전지로 빛이 조사되어 반사 방지막(130)과 에미터부(120)를 통해 반도체의 기판(110)으로 입사되면, 빛 에너지에 의해 반도체 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 제1 유전층(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.
전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되며, 분리된 정공은 p형의 도전성 타입을 갖는 에미터부(120) 쪽으로 이동하고, 분리된 전자는 n형의 도전성 타입을 갖는 기판(110) 쪽으로 이동한다.
그리고 에미터부(120) 쪽으로 이동한 정공은 제1 핑거 전극(141)을 통해 제1 버스바 전극(143)에 수집되고, 기판(110) 쪽으로 이동한 전자는 후면 전계부(170)를 통해 제2 핑거 전극(151)에 수집된 후 제2 버스바 전극(153)에 전달된다.
따라서, 이웃한 2개의 태양전지 중 어느 한 태양전지의 제1 버스바 전극(143)과 다른 한 태양전지의 제2 버스바 전극(153)을 인터커넥터로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
한편, 본 발명에 따른 양면 수광형 태양전지는 전술한 바와 같이, 후면 전계부(170)가 진성 비정질 실리콘층(170a), n형 비정질 실리콘층(170b) 및 n형 미세 결정 실리콘층(170c)의 3층 구조로 형성되며, 후면 전계 기능과 패시베이션 기능을 함께 수행한다.
이러한 구조의 후면 전계부(170)는 기판(110)의 다수 캐리어인 전자가 기판(110)의 후면으로 이동할 때, 기판(110)의 후면 근처에서 댕글링 본드(dangling bond)에 의해 재결합되는 캐리어의 양을 더욱 감소시킬 수 있어, 캐리어의 재결합을 발생시키는 암전류(Jo, dark saturation current)의 크기를 더욱 감소시킬 수 있고, 기판(110)의 다수 캐리어인 전자가 후면 전계부(170)를 통하여 제2 전극(150)으로 더욱 잘 이동할 수 있도록 하면서, 에미터부(120)의 다수 캐리어인 정공이 제2 전극(150) 방향으로 이동하는 것을 더욱 방지할 수 있다.
여기에서, 암전류(Jo)는 캐리어의 재결합을 발생시키는 전류 값을 의미한다. 따라서, 암전류(Jo)의 크기가 커질수록 캐리어가 재결합되는 양이 증가하고, 이에 따라 태양전지의 단락 전류(Jsc)가 감소하고, 태양전지의 효율은 감소하게 된다.
즉, 암전류(Jo)의 크기가 작을수록 패시베이션 효과는 증가하며, 암전류(Jo)의 크기가 클수록 패시베이션 효과는 감소하므로, 암전류(Jo)의 크기가 작을수록 태양전지의 효율에 유리할 수 있다.
그리고 후면 전계부(170)가 n형 미세 결정 실리콘층(170c)을 포함하므로, 기판(110)으로부터 제2 전극(150) 방향으로 이동하는 캐리어의 이동이 더욱 원활하게 이루어진다.
도 4는 3층 구조의 후면 전계부(170)와 2층 구조의 제2 유전층(180)을 갖는 본 발명의 태양전지와 종래의 태양전지의 패시베이션 특성 차이를 나타낸 그래프이다.
도 4를 참조하면, 본 발명의 태양전지는 패시베이션 특성이 종래에 비해 우수하므로, 본 발명의 태양전지의 개방 전압(Implied Voc)이 종래의 태양전지의 개방 전압에 증가한 것을 알 수 있다.
이러한 구성의 태양전지를 제조하는 방법에 대해 도 5 내지 도 9를 참조하여 설명한다.
먼저, 도 5에 도시한 바와 같이, n형의 불순물을 함유하는 기판(110)의 전면에 p형의 불순물을 함유하는 에미터부(120)를 형성한다.
다음, 도 6에 도시한 바와 같이, 기판(110)의 후면에 진성 비정질 실리콘층(170a), n형 비정질 실리콘층(170b) 및 n형 미세 결정 실리콘층(170c)을 순차적으로 형성한다.
이후, 도 7에 도시한 바와 같이, 에미터부(120)의 전면에 알루미늄 산화물을 증착하여 제1 전면 유전층(130a)을 형성하고, 실리콘 산화물에 비해 낮은 공정 온도에서 증착이 가능한 실리콘 질화물을 제1 전면 유전층(130a)의 전면에 증착하여 제2 전면 유전층(130b)을 형성하며, 실리콘 질화물에 비해 높은 공정 온도에서 증착이 가능한 실리콘 산화물을 제2 전면 유전층(130b) 위에 증착하여 제3 전면 유전층(130c)을 형성한다.
한편, n형 미세 결정 실리콘층(170c)의 후면에 위치하는 제2 유전층(180) 중 제1 후면 유전층(180a)은 제2 전면 유전층(130b)과 동시에 형성하고, 제2 후면 유전층(180b)은 제3 전면 유전층(130c)과 동시에 형성한다.
이후, 도 8에 도시한 바와 같이, 기판(110)의 전면에 위치한 제1 유전층(130)에는 레이저 어블레이션(laser ablation)을 이용하여 복수의 개구부(OP1)를 형성하고, 기판(110)의 후면에 위치한 제2 유전층(180)에는 레이저 어블레이션을 이용하여 복수의 개구부(OP2)를 형성한다.
이후, 도금 공정을 이용하여, 개구부(OP1)에 의해 노출된 에미터부(120)에는 제1 전극(130)을 형성하고, 개구부(OP2)에 의해 노출된 n형 미세 결정 실리콘층(170c)에는 제2 전극(140)을 형성하여 도 1에 도시한 태양전지를 제조한다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (18)

  1. 제1 도전성 타입의 불순물을 함유하는 반도체 기판;
    상기 기판의 제1 면에 위치하며, 상기 제1 도전성 타입의 반대 도전성을 갖는 제2 도전성 타입의 불순물을 함유하는 에미터부;
    상기 에미터부의 전면(front surface)에 위치하고, 복수의 제1 개구부를 구비하는 제1 유전층;
    상기 기판의 후면(back surface)에 위치하고, 제1 도전성 타입의 불순물을 함유하는 후면 전계부;
    상기 후면 전계부의 후면(back surface)에 위치하고, 복수의 제2 개구부를 구비하는 제2 유전층;
    상기 제1 개구부를 통해 노출된 상기 에미터부와 연결되는 제1 전극; 및
    상기 제2 개구부를 통해 노출된 상기 후면 전계부와 연결되는 제2 전극
    을 포함하고,
    상기 후면 전계부는 상기 반도체 기판과 접촉하며 불순물을 함유하지 않는 진성 비정질 실리콘(i-a-Si)층, 상기 진성 비정질 실리콘층의 후면에 위치하며 제1 도전성 타입의 불순물을 상기 반도체 기판에 비해 고농도로 함유하는 제1 도전성 타입의 비정질 실리콘(a-Si)층, 및 상기 제1 도전성 타입의 비정질 실리콘층의 후면에 위치하며 제1 도전성 타입의 불순물을 상기 반도체 기판에 비해 고농도로 함유하는 제1 도전성 타입의 미세 결정 실리콘(mc-Si)층을 포함하는 양면 수광형 태양전지.
  2. 제1항에서,
    상기 후면 전계부는 상기 기판의 후면 전체에 위치하는 양면 수광형 태양전지.
  3. 제1항에서,
    상기 제2 유전층에 형성된 복수의 개구부 사이의 간격은 100㎛ 내지 500㎛로 형성되는 양면 수광형 태양전지.
  4. 제1항에서,
    상기 제1 도전성 타입은 n형이고, 상기 제2 도전성 타입은 p형인 양면 수광형 태양전지.
  5. 제1항에서,
    상기 제1 전극은 상기 반도체 기판의 전면에 위치하며 제1 방향으로 연장된 복수의 제1 핑거 전극을 포함하는 양면 수광형 태양전지.
  6. 제5항에서,
    상기 제1 전극은 상기 제1 방향과 직교하는 제2 방향으로 연장된 복수의 제1 버스바 전극을 더 포함하며, 상기 제1 버스바 전극은 상기 제1 핑거 전극과 물리적으로 연결되는 양면 수광형 태양전지.
  7. 제6항에서,
    상기 제1 핑거 전극과 상기 제1 버스바 전극은 도금층을 포함하는 양면 수광형 태양전지.
  8. 제1항에서,
    상기 제2 전극의 전면(front surface) 전체는 상기 제1 도전성 타입의 미세 결정 실리콘층과 직접 접촉하는 양면 수광형 태양전지.
  9. 제8항에서,
    상기 제2 전극은 도금층을 포함하는 양면 수광형 태양전지.
  10. 제1항에서,
    상기 제1 도전성 타입의 비정질 실리콘층의 두께는 상기 제1 도전성 타입의 미세 결정 실리콘층의 두께보다 크게 형성되고, 상기 제1 도전성 타입의 미세 결정 실리콘층의 두께는 상기 진성 비정질 실리콘층의 두께보다 크게 형성되는 양면 수광형 태양전지.
  11. 제10항에서,
    상기 진성 비정질 실리콘층은 1㎚ 내지 5㎚의 두께로 형성되는 양면 수광형 태양전지.
  12. 제10항에서,
    상기 제1 도전성 타입의 비정질 실리콘층은 10㎚ 내지 30㎚의 두께로 형성되는 양면 수광형 태양전지.
  13. 제10항에서,
    상기 제1 도전성 타입의 미세 결정 실리콘층은 5㎚ 내지 10㎚의 두께로 형성되는 양면 수광형 태양전지.
  14. 제1항 내지 제13항 중 어느 한 항에서,
    상기 제2 유전층은 제1 후면 유전층 및 제2 후면 유전층을 포함하며, 상기 제1 후면 유전층 및 상기 제2 후면 유전층은 각각 상기 후면 전계부와 반대 도전의 고정 전하를 갖는 양면 수광형 태양전지.
  15. 제14항에서,
    상기 제1 유전층은 상기 에미터부와 반대 도전형의 고정 전하를 갖는 제1 전면 유전층, 상기 에미터부와 동일 도전형의 고정 전하를 가지며 상기 제1 전면 유전층의 전면에 위치하는 제2 전면 유전층, 및 상기 에미터부와 동일 도전형의 고정 전하를 가지며 상기 제2 전면 유전층의 전면에 위치하는 제3 전면 유전층을 포함하는 양면 수광형 태양전지.
  16. 제15항에서,
    상기 제1 후면 유전층과 상기 제2 전면 유전층은 서로 동일한 물질로 형성되고, 상기 제2 후면 유전층과 상기 제3 전면 유전층은 서로 동일한 물질로 형성되는 양면 수광형 태양전지.
  17. 제16항에서,
    상기 제1 후면 유전층과 상기 제2 전면 유전층은 실리콘 질화막으로 형성되고, 상기 제2 후면 유전층과 상기 제3 전면 유전층은 실리콘 산화막으로 형성되는 양면 수광형 태양전지.
  18. 제16항에서,
    상기 제1 전면 유전층은 알루미늄 산화막으로 형성되는 양면 수광형 태양전지.
KR1020130023164A 2013-03-05 2013-03-05 양면 수광형 태양전지 Active KR101983361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130023164A KR101983361B1 (ko) 2013-03-05 2013-03-05 양면 수광형 태양전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130023164A KR101983361B1 (ko) 2013-03-05 2013-03-05 양면 수광형 태양전지

Publications (2)

Publication Number Publication Date
KR20140110177A true KR20140110177A (ko) 2014-09-17
KR101983361B1 KR101983361B1 (ko) 2019-05-28

Family

ID=51756279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130023164A Active KR101983361B1 (ko) 2013-03-05 2013-03-05 양면 수광형 태양전지

Country Status (1)

Country Link
KR (1) KR101983361B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180079986A (ko) * 2017-01-03 2018-07-11 엘지전자 주식회사 태양 전지
CN114597290A (zh) * 2022-02-25 2022-06-07 通威太阳能(安徽)有限公司 异质结太阳能电池的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200970A (ja) * 2006-01-24 2007-08-09 Sanyo Electric Co Ltd 光起電力モジュール
US20100018577A1 (en) * 2008-07-25 2010-01-28 Sanyo Electric Co., Ltd. Solar cell and manufacturing method thereof
WO2011002086A1 (ja) * 2009-07-03 2011-01-06 株式会社カネカ 結晶シリコン系太陽電池およびその製造方法
JP2011204955A (ja) * 2010-03-26 2011-10-13 Sanyo Electric Co Ltd 太陽電池、太陽電池モジュール、電子部品及び太陽電池の製造方法
WO2012067509A1 (en) * 2010-11-19 2012-05-24 Tempress Systems Bv Method for producing a semiconductor device and a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200970A (ja) * 2006-01-24 2007-08-09 Sanyo Electric Co Ltd 光起電力モジュール
US20100018577A1 (en) * 2008-07-25 2010-01-28 Sanyo Electric Co., Ltd. Solar cell and manufacturing method thereof
WO2011002086A1 (ja) * 2009-07-03 2011-01-06 株式会社カネカ 結晶シリコン系太陽電池およびその製造方法
JP2011204955A (ja) * 2010-03-26 2011-10-13 Sanyo Electric Co Ltd 太陽電池、太陽電池モジュール、電子部品及び太陽電池の製造方法
WO2012067509A1 (en) * 2010-11-19 2012-05-24 Tempress Systems Bv Method for producing a semiconductor device and a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180079986A (ko) * 2017-01-03 2018-07-11 엘지전자 주식회사 태양 전지
CN114597290A (zh) * 2022-02-25 2022-06-07 通威太阳能(安徽)有限公司 异质结太阳能电池的制备方法
CN114597290B (zh) * 2022-02-25 2023-07-21 通威太阳能(安徽)有限公司 异质结太阳能电池的制备方法

Also Published As

Publication number Publication date
KR101983361B1 (ko) 2019-05-28

Similar Documents

Publication Publication Date Title
US11056598B2 (en) Solar cell
KR101046219B1 (ko) 선택적 에미터를 갖는 태양전지
KR101699299B1 (ko) 양면 수광형 태양전지
EP2867926B1 (en) Solar cell
KR101889775B1 (ko) 태양 전지 및 이의 제조 방법
KR20120137821A (ko) 태양전지
KR101642158B1 (ko) 태양 전지 모듈
KR101630526B1 (ko) 태양 전지
KR101284278B1 (ko) 태양 전지 모듈 및 태양 전지 모듈에 사용되는 인터커넥터
EP2757595B1 (en) Solar cell and method for manufacturing the same
KR20130068410A (ko) 태양 전지 및 이의 제조 방법
KR20130037395A (ko) 태양 전지
KR101882439B1 (ko) 태양 전지 및 그 제조 방법
KR101757874B1 (ko) 태양 전지
KR101975580B1 (ko) 태양전지
KR101983361B1 (ko) 양면 수광형 태양전지
KR101186529B1 (ko) 태양 전지
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR101925929B1 (ko) 태양 전지 및 그의 제조 방법
KR101979843B1 (ko) 태양전지
KR20150061169A (ko) 태양 전지 및 이의 제조 방법
KR102120120B1 (ko) 태양 전지 및 이의 제조 방법
KR20130011116A (ko) 태양전지 모듈
KR20150060416A (ko) 태양 전지
KR20140102786A (ko) 태양 전지 및 그의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130305

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171208

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130305

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181214

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190425

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190522

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190523

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220408

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240513

Start annual number: 6

End annual number: 6