[go: up one dir, main page]

JP2008511991A - マスク材料の変換 - Google Patents

マスク材料の変換 Download PDF

Info

Publication number
JP2008511991A
JP2008511991A JP2007530053A JP2007530053A JP2008511991A JP 2008511991 A JP2008511991 A JP 2008511991A JP 2007530053 A JP2007530053 A JP 2007530053A JP 2007530053 A JP2007530053 A JP 2007530053A JP 2008511991 A JP2008511991 A JP 2008511991A
Authority
JP
Japan
Prior art keywords
layer
mask
pattern
spacer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007530053A
Other languages
English (en)
Other versions
JP4822077B2 (ja
Inventor
ミルザファー カー． アバチェフ
ガーテジュ サンデュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2008511991A publication Critical patent/JP2008511991A/ja
Application granted granted Critical
Publication of JP4822077B2 publication Critical patent/JP4822077B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

ピッチが増倍されたスペーサ等のマスクパターンの寸法が、パターン内のフィーチャが形成された後で、フィーチャの制御された成長によって制御される。ピッチが増倍されたスペーサ１７５ａのパターンを形成するために、まず、半導体基板１１０の上にマンドレルのパターンを形成する。次に、マンドレルの上に材料のブランケット層を堆積させ、スペーサ材料を水平面から選択的に除去することにより、マンドレルの側壁にスペーサを形成する。その後、マンドレルを選択的に除去し、自立スペーサのパターンを後に残す。スペーサは、酸化するとサイズが大きくなることで知られているポリシリコンやアモルファスシリコン等の材料を含む。スペーサを酸化して所望の幅９５に成長させる。所望の幅に達した後、スペーサ１７５ａは、下にある層１５０及び基板１１０をパターニングするためのマスクとして用いられ得る。有利なことに、酸化によってスペーサ１７５ａを成長させるため、マンドレルの上に薄いブランケット層を堆積することができ、それにより、よりコンフォーマルなブランケット層を堆積させ、スペーサ形成用の処理窓を拡張することが可能となる。

Description

本発明は、概ね集積回路の製造に関し、より詳細にはマスキング技術に関する。
現代のエレクトロニクスにおける、携帯性、演算能力、メモリ容量及びエネルギー効率の向上に対する要求をはじめとする多くの要因により、集積回路はますます小型化されている。このような小型化を促進するために、集積回路を形成する電気的素子や相互接続線幅等のフィーチャサイズもまた絶えず減少している。
フィーチャサイズの減少傾向は、例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、強誘電性（ＦＥ）メモリ等のメモリ回路又はメモリ装置において顕著である。一例を挙げると、ＤＲＡＭは、通常、メモリセルとして知られる数百万個の同一の回路素子を備える。その最も一般的な形態において、１つのメモリセルは、通常２つの電気的素子で構成される。即ち、蓄積キャパシタ及びアクセス電界効果トランジスタである。各メモリセルは、１ビット（二進数字）のデータを記憶することができるアドレス指定可能な位置である。１つのビットは、トランジスタを介してセルに書き込まれ、蓄積電極上の電荷を参照電極側から検知することにより読み出され得る。電気的素子のフィーチャ及びフィーチャにアクセスする導電線のサイズを減少させることにより、これらのフィーチャを含むメモリ装置のサイズを減少させることができる。また、より多くのメモリセルをメモリ装置内に実装することにより、記憶容量を増加させることができる。
フィーチャサイズの継続的な小型化は、フィーチャの形成に用いられる技術に対するより多くの要求を提起する。例えば、導電線等のフィーチャを基板上へパターニングするには、フォトリソグラフィが一般に用いられる。これらのフィーチャサイズを表現するために、ピッチの概念が用いられる。ピッチは、２つの隣接するフィーチャにおける同一部分間の距離として定義される。通常、これらのフィーチャは、典型的に絶縁体や導電体等の材料が充填された、隣接するフィーチャ間の空間によって規定される。結果として、ピッチは、１つのフィーチャの幅と、そのフィーチャを隣接するフィーチャから隔てる空間の幅との和であると考えられる。しかしながら、光学部品、及び光又は放射の波長等の要因により、フォトリソグラフィ技術は各々、それ以下ではフィーチャを確実に形成することが出来ない最小ピッチを有する。従って、フォトリソグラフィ技術の最小ピッチにより、フィーチャサイズの小型化が制限され得る。
「ピッチの２倍化」は、フォトリソグラフィ技術の性能をそれらの最小ピッチを超えて拡張するために提案された１つの方法である。そのような方法は、図１Ａ〜図１Ｆに示され、また、Ｌｏｗｒｅｙらに付与された米国特許第５，３２８，８１０号に開示されている。図１Ａを参照すると、まず、フォトリソグラフィを用いて、犠牲材料の層２０及び基板３０の上にあるフォトレジスト層内にライン１０のパターンを形成する。図１Ｂに示すように、次に、エッチング工程（好ましくは異方性の）によりパターンを層２０に転写し、プレースホルダー、即ちマンドレル４０を形成する。図１Ｃに示すように、フォトレジストライン１０は剥離可能であり、マンドレル４０を等方性エッチングして、隣接するマンドレル４０間の距離を増加させることができる。続いて、図１Ｄに示すように、マンドレル４０の上に材料層５０を堆積させる。次に、図１Ｅに示すように、方向性スペーサエッチングで、スペーサ材料を水平面７０及び８０から選択的にエッチングすることにより、スペーサ６０、即ち、別の材料の側壁から伸びるかあるいは伸びるように初めから形成される材料を、マンドレル４０の側面に形成する。次に、図１Ｆに示すように、残留するマンドレル４０を除去し、下にある層のパターニング用のエッチングマスクとして共に機能するスペーサ６０のみを残す。従って、所与のピッチが、１つのフィーチャ及び１つの空間を規定するパターンをもともと含んでいた場合、同じ幅は、目下、スペーサ６０によって規定される２つのフィーチャ及び２つの空間を含む。その結果、フォトリソグラフィ技術により実現可能なフィーチャの最小サイズが、効果的に減少する。
上記の例では、ピッチは実際に半分になっているが、ピッチのこのような減少は、通常、ピッチの「２倍化」、又はより一般的に、ピッチの「増倍」と呼ばれていることが理解されるであろう。即ち、ある要因による通常のピッチの「増倍」は、実際には、その要因によるピッチの縮小を含む。上記の従来の用語を本明細書においてもそのまま用いる。
フィーチャの限界寸法が、そのフィーチャの最小寸法である。スペーサ６０を用いて形成されたフィーチャの場合、通常、限界寸法はスペーサの幅に相当する。そして、通常、スペーサの幅は層５０の厚さ９０（図１Ｄ及び図１Ｅを参照）によって決まる。従って、通常、層５０は所望の限界寸法に相当する厚さ９０に形成される。
スペーサ６０の品質及び均一性は、スペーサをマスクとして用いて基板３０に部分的に規定された集積回路の品質に直接影響する。しかしながら、所望のスペーサ６０の幅が、マンドレル４０及び／又はスペーサ６０を隔てる空間に比べて相対的に広い場合、得られるスペーサ６０、及びスペーサ６０から得られるエッチングマスクの均一性が低くなり得ることが観察されている。そして、このような低い均一性により、不十分に規定された不均一なフィーチャが基板に形成され得る。その結果、基板に形成される集積回路の電気的性能が劣化する、あるいは、これらの集積回路が使用不能となる場合がある。
従って、均一性が高く、且つ十分に規定されたパターンを有するエッチングマスクを、特に、ピッチの増倍時に形成されるスペーサと共に形成するための方法が必要とされる。
本発明の一態様によると、集積回路を製造するための方法が提供される。この方法は、上にマスク層を有する基板を提供する工程を含む。マスク層は、パターンを形成しているマスク材料及び開口部を含む。マスク材料は酸化され、続いてパターンが基板に転写される。
本発明の別の態様によると、集積回路を形成するための処理が提供される。この処理は、基板の上にあるマスク層に複数のマスクラインを含むパターンを提供する工程を含む。マスクラインは前駆体材料を含む。前駆体材料を化学的に反応させ、前駆体材料よりも大きい体積を占める化学化合物を生成することにより、マスクラインが所望の幅に成長する。
本発明の別の態様によると、集積回路を形成するための処理が提供される。この処理は、基板の上にあるパターニングされたマスク層を提供する工程を含む。マスク層は、化学的に反応してエッチングストップ材料を生成する前駆体材料を含む。続いてマスク層のパターンは下にある層に転写される。
本発明の更に別の態様によると、半導体処理方法が提供される。この方法は、基板を提供する工程を含む。一時層は基板の上にあり、感光層は一時層の上にある。パターンは感光層に形成され、かつ一時層に転写されて、一時層に複数のプレースホルダーが形成される。複数のプレースホルダーの上にスペーサ材料のブランケット層が堆積される。スペーサ材料は水平面から選択的に除去される。プレースホルダーはスペーサ材料に対して選択的に除去される。スペーサ材料は所望のサイズに拡大される。
本発明の別の態様によると、メモリ装置を形成するための処理が提供される。この処理は、ピッチの増倍によって複数のマスクラインを形成する工程を含む。隣接するマスクラインは開放空間によって互いに隔てられ、隣接するマスクライン間の開放空間が狭められる。
本発明の更に別の態様によると、半導体処理のための方法が提供される。この方法は、ピッチの増倍によって複数のマスクラインを形成する工程を含む。マスクラインを形成する材料の体積は、当該材料を別の物質に変換することによって所望の幅に拡大される。
本発明は、発明を実施するための最良の形態及び添付の図面からより一層理解されるであろう。それらは発明を例示するためのものであり、発明を限定するものではない。
一部のスペーサパターンの低品質は、スペーサ材料のコンフォーマル層を堆積させること、及び／又はこの材料をエッチングしてスペーサを形成することが困難であることに起因することが分かっている。通常、スペーサは、複雑なマスクパターンの上にあるスペーサ材料のブランケット層の垂直に伸びる部分から形成されるため、この層のコンフォーマル性が、この層から形成されるスペーサの均一性、例えば、幅、高さ及び物理的な配置に影響を及ぼすであろう。層のコンフォーマル性が向上する程、層が堆積される表面の形状をより忠実に複製することが理解されるであろう。
しかしながら、限界寸法が縮小し続けているため、マンドレル間の空間、即ち開口部のアスペクト比は増加し続けている。このことは、マンドレル間の空間の幅を減少させることによって、フィーチャ同士をより密集させるという要求に一部起因している。また、パターン転写の一般的な方法においては、スペーサ及び下にある層の両方が、基板材料を選択的にエッチング除去するエッチング剤にさらされる。しかしながら、エッチング剤は、低い速度でではあるが、スペーサも除去する。従って、限界寸法が縮小しても、スペーサの垂直方向の高さは、エッチング剤によってスペーサが完全に除去される前に、パターン転写の完了を可能にするレベルに留まらなければならない。
従って、コンフォーマル性の高いスペーサ材料層の堆積は、一つには、マンドレル間の空間の底部への前駆体ガスの拡散がますます制限されることにより、いっそう困難になり得る。側壁がスペーサ材料で埋められるにつれて、この拡散は堆積過程においてますますより制限されるようになり、それにより、側壁間の空間のアスペクト比がさらに増加する。このため、比較的薄い層が、比較的厚い層よりも容易かつ確実に堆積される。比較的厚い堆積層のコンフォーマル性が低いことにより、層から形成されるスペーサの均一性もまた低くなり得る。
また、前駆体が高アスペクト比の空間の底部に達することが困難であり得るように、一部の空間のアスペクト比もまた、これらの空間の底部に浸透するエッチング剤の量を制限し得る。その結果、スペーサ材料の層の水平方向に延びる部分をエッチングして個々のスペーサを規定する際に、一部のスペーサ材料がこれらの空間の底部に、望ましくないことに残留する場合があり、底面の幅が所望の幅と異なるスペーサが形成され得る。従って、スペーサ材料のエッチング層の堆積及びエッチングの困難さが、スペーサ幅の正確な制御を困難とする。
有利なことに、本発明の好ましい実施形態により、マスクパターンを用いて形成されるフィーチャの幅及び均一性をより正確に制御することが可能となる。好ましい実施形態において、マスクパターンは、酸化等の後続の処理により、それ自体が所望のサイズ又は限界寸法に増大され得る材料で形成されている。次に、マスクパターンは拡大処理され、マスクフィーチャの幅が所望の幅に増大される。次に、今拡大されたマスクフィーチャを用いて、下にある層にパターンが形成され得る。本明細書において、「フィーチャ」とは、ある材料、例えば、マスク層又は基板に形成され、かつ別個の境界を有する任意の体積物又は開口部を意味することが理解されるであろう。
拡大処理が行なわれたパターンは、ピッチの増倍により形成されたスペーサのパターンであることが好ましい。スペーサは、例えばポリシリコン又はアモルファスシリコン等のシリコンを含むことが好ましい。拡大処理は、スペーサを拡大させる任意の処理であり得る。スペーサがシリコンを含む場合、拡大処理は、スペーサを酸化して酸化シリコンを生成する処理を含むことが好ましい。さらに、スペーサは、所望の幅に成長するまで酸化される。スペーサが所望の幅に成長した後、スペーサを用いて、下にある層のフィーチャをパターン形成することができる。スペーサは、必要に応じて、酸化後に所望の限界寸法にトリミングされ得る。
有利なことに、スペーサを形成後に所望の幅に成長させることにより、スペーサ材料のより薄い層が堆積され得る。所望の限界寸法に対して要求されるであろう寸法と異なる、より薄い層を堆積させることにより、層のコンフォーマル性は、堆積及び／又はエッチング処理の制限に、より低く依存する。その結果、所与の限界寸法を有するスペーサを形成するための処理窓が拡張される。
また、上記したように、通常、スペーサは、マスクを介して行なわれる特定の半導体処理（例えば、エッチング、注入、ドーピング、酸化等）の要求と、処理にさらされる下にある基板の特定の材料とによって部分的に決定される、特定の高さに形成される。例えば、通常、スペーサは、後続の下にある層のエッチング中に、一部の材料を除去することを考慮した高さに形成される。有利なことに、通常、スペーサは、例えば酸化中に、水平方向及び垂直方向の両方に成長するため、得られる背の高いスペーサは、スペーサパターンを下にある層に転写する際にエッチングされにくい。また、スペーサエッチングによって形成されるスペーサの初期の高さがマンドレルの高さに依存するため、マンドレルの高さは、後の工程でスペーサが拡大されなかった場合に必要とされる高さよりも低くなり得る。その結果、マンドレルの高さを減少させることができるので、マンドレル間の空間のアスペクト比もまた減少し、それにより、スペーサ材料の堆積及び処理窓のさらなる拡張に対する要求がさらに緩和される。
一つには、金属、酸化物及びシリコン含有基板をはじめとするその他の各種材料に対して選択的化学エッチングが利用できるという理由により、マスク形成用のスペーサ材料として、シリコン窒化物及びシリコン酸化物が特に適していることが理解されるであろう。有利なことに、シリコンスペーサをシリコン酸化物に変換することにより、本発明の好ましい実施形態を様々な処理フロー、特にピッチの増倍に、処理フローを実質的に変更することなく容易に取り入れることができる。また、部分的にシリコンスペーサを酸化シリコンに変換することによっても、酸化シリコン又は残留シリコンのどちらも侵食することなく、例えばカーボンマスク材料を侵食する選択的化学エッチングを可能とする。
以下に図面を参照する。ここで、図面全体を通じて同様の部分には同様の参照番号を付す。図２〜図２２は、必ずしも一定の縮尺で描かれたものではないことが理解されるであろう。
また、好ましい実施形態は、マスクパターンを構成する個々の部分が形成された後に、当該部分のサイズを大きくするのが望ましい任意の状況において用いられるが、特に有利な実施形態において、マスクパターンは、ピッチの増倍によって形成されたスペーサを含むということが分かるであろう。従って、ピッチが増倍されたフィーチャは、スペーサ形成用のマンドレルのパターニングに用いられるフォトリソグラフィ技術の最小ピッチ未満のピッチを有することが好ましい。また、好ましい実施形態は、任意の集積回路の形成に用いられることができるが、論理アレイ即ちゲートアレイ、及びＤＲＡＭ、ＲＯＭ又はフラッシュメモリ等の揮発性及び不揮発性メモリ装置をはじめとする電気的素子のアレイを有する装置の形成に、特に有利に用いられる。
図２を参照すると、一部形成済みの集積回路１００が提供される。各種マスク層１２０〜１５０の下に基板１１０が提供される。以下に述べるように、層１２０〜１５０は、基板１１０をパターニングするためのマスクを形成するためにエッチングされ、様々なフィーチャが形成されるであろう。
「基板」は、単一の材料の層、異なる材料の複数の層、及び層中に異なる材料若しくは構造の領域を有する単一又は複数の層などを含み得ることが理解されるであろう。これらの材料は、半導体、絶縁体、導電体、若しくはこれらの組み合わせを含み得る。例えば、基板は、ドープポリシリコン、電気的素子の活性領域、及びシリサイド、即ちタングステンやアルミニウムや銅等の金属層、若しくはこれらの組み合わせを含み得る。従って、以下に述べるマスクフィーチャは、基板内において、相互接続子等の導電性のフィーチャの所望の配置に直接的に対応し得る。別の実施形態において、基板は絶縁体であってもよく、マスクフィーチャの位置が、絶縁体の所望の位置に対応してもよい。
基板１１０の上にある層１２０〜１５０の材料は、本明細書に記載される各種パターン形成工程及びパターン転写行程の化学反応及び工程条件を考慮して選択されることが好ましい。１番上の感光層１２０と基板１１０との間にある層は、感光層１２０から得られたパターンを基板１１０に転写する働きをするため、感光層１２０と基板１１０との間の層は、他の露出した材料に対して選択的にエッチングされ得るように選択されることが好ましい。なお、ある材料のエッチング速度が、周囲の材料のエッチング速度よりも、少なくとも約５倍、好ましくは約１０倍、より好ましくは約２０倍大きいときに、その材料は選択的に又は優先的にエッチングされると考えられることが分かるであろう。
図示した実施形態において、感光層１２０は、第１のハードマスク即ちエッチングストップ層１３０の上にあり、層１３０は、一時層１４０の上にあり、層１４０は、第２のハードマスク即ちエッチングストップ層１５０の上にあり、層１５０は、例えば第２のハードマスク層１５０をエッチングすることによりパターニングされる基板１１０の上にある。
感光層１２０は、当該技術分野で知られている任意のフォトレジストを含むフォトレジストで形成されていることが好ましい。例えば、フォトレジストは、１５７ｎｍ、１９３ｎｍ又は２４８ｎｍの波長を使用するシステム、又は１９３ｎｍの波長を使用する液浸システム又は電子ビームシステムで使える任意のフォトレジストであり得る。好ましいフォトレジスト材料の例は、フッ化アルゴン（ＡｒＦ）感光フォトレジスト、即ちＡｒＦ光源と共に使用するのに適したフォトレジスト、及びフッ化クリプトン（ＫｒＦ）感光フォトレジスト、即ちＫｒＦ光源と共に使用するのに適したフォトレジストを含む。ＡｒＦフォトレジストは、例えば１９３ｎｍの比較的短い波長の光を利用するフォトリソグラフィシステムと共に用いられることが好ましい。ＫｒＦフォトレジストは、例えば２４８ｎｍのより長い波長のフォトリソグラフィシステムと共に用いられることが好ましい。
第１のハードマスク層１３０用の材料は無機材料を含むことが好ましく、例示的な材料は、酸化シリコン（ＳｉＯ２）、シリコン、又はシリコンリッチな酸窒化シリコン等の誘電体反射防止膜（ＤＡＲＣ）を含む。図示した実施形態において、第１のハードマスク層１３０は、誘電体反射防止膜（ＤＡＲＣ）である。一時層１４０は、好ましいハードマスク材料に対して非常に高いエッチング選択性を実現するアモルファスカーボンで形成されていることが好ましい。アモルファスカーボンは、光の透過性が高く、かつアラインメントのさらなる向上を実現するアモルファスカーボンであることがより好ましい。透明性の高いカーボンを形成するための堆積技術は、Ａ．Ｈｅｌｍｂｏｌｄ，Ｄ．Ｍｅｉｓｓｎｅｒ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，２８３（１９９６）１９６〜２０３に開示されている。
通常、フォトレジストのエッチングのための好ましい化学反応によっても、相当量のアモルファスカーボンがエッチングされ、また、様々な非フォトレジスト材料に対して優れた選択性で、アモルファスカーボンをエッチングする化学反応が利用可能であるため、このような材料から選択されるハードマスク層１３０は、層１２０及び１４０を好ましく分離する。上記したように、第１のハードマスク層１３０は、アモルファスカーボンに対して優先的に除去され得る酸化シリコン、シリコン又はＤＡＲＣを含むことが好ましい。
また、第１のハードマスク層１３０にＤＡＲＣを使用することは、フォトリソグラフィ技術の解像度の限界に近いピッチを有するパターンを形成するために特に有利であり得る。ＤＡＲＣは、フォトリソグラフィがパターンのエッジを規定し得る精度を低下させ得る光の反射を最小限にすることにより、解像度を向上させることができる。必要に応じて、第１のハードマスク層１３０に加えて、下層反射防止膜（ＢＡＲＣ）（図示せず）を同様に用いることにより、光の反射を抑制することができる。
第２のハードマスク層１５０は、誘電体反射防止膜（ＤＡＲＣ）（例えば酸窒化シリコン）、シリコン又は酸化アルミニウム（Ａｌ２Ｏ３）を含むことが好ましい。また、必要に応じて、下層反射防止膜（ＢＡＲＣ）（図示せず）を用いることにより、光の反射を抑制することができる。図示した実施形態において、第２のハードマスク層１５０はＡｌ２Ｏ３を含む。
上記した各種の層に適切な材料を選択することに加えて、層１２０〜１５０の厚さを、本明細書に記載した化学エッチング及び工程条件への適合性に応じて選択することが好ましい。例えば、下にある層を選択的にエッチングすることによって、パターンを上にある層から下にある層に転写する際に、両方の層から材料がある程度除去される。従って、上にある層が、パターン転写の過程で除去されて無くならない程度の厚みを有することが好ましい。
図示した実施形態において、感光層１２０の厚さは、好ましくは約１００ｎｍから約３００ｎｍの間、より好ましくは、約１５０ｎｍから約２５０ｎｍの間である。第１のハードマスク層１３０の厚さは、好ましくは約１０ｎｍから約５００ｎｍの間、より好ましくは、約１５ｎｍから約３００ｎｍの間である。一時層１４０の厚さは、好ましくは、約１００ｎｍから約３００ｎｍの間、より好ましくは、約１００ｎｍから約２００ｎｍの間である。第２のハードマスク層１５０の厚さは、好ましくは、約１０ｎｍから約５０ｎｍの間、より好ましくは、約１０ｎｍから約３０ｎｍの間である。
本明細書に記載した各種の層は、当業者に公知の様々な方法によって形成され得ることが理解されるであろう。例えば、化学蒸着法等の各種蒸着処理を用いてハードマスク層を形成することができる。スピンオンコーティング処理を用いて感光層を形成することができる。また、アモルファスカーボン層を、炭化水素化合物又はそのような化合物の混合物を炭素前駆体として用いる化学蒸着法によって形成することができる。例示的な前駆体は、プロピレン、プロピン、プロパン、ブタン、ブチレン、ブタジエン及びアセチレンを含む。アモルファスカーボン層を形成するために適した方法が、２００３年６月３日にＦａｉｒｂａｉｒｎらに付与された米国特許第６，５７３，０３０号に開示されている。
図３〜図１１を参照すると、好ましい実施形態に係る方法の第１の段階において、スペーサのパターンがピッチの増倍により形成される。
図３を参照すると、感光性材料のフィーチャ１２４によって規定された空間、即ちトレンチ１２２を含むパターンが感光層１２０に形成される。トレンチ１２２は、例えばフォトリソグラフィによって、層１２０がレチクルを介して放射にさらされ、その後現像されることにより形成され得る。現像後、残存する感光性材料、即ち、図示した実施形態におけるフォトレジストにより、図示したライン１２４（断面のみを図示）等のフィーチャが形成される。
得られるライン１２４及び空間１２２のピッチは、ライン１２４の幅と隣接する空間１２２の幅との和に等しい。ライン１２４及び空間１２２のこのパターンを用いて形成されるフィーチャの限界寸法を最小限にするために、上記ピッチが、感光層１２０のパターニングに用いるフォトリソグラフィ技術の限界点にあるか又は近いことが好ましい。従って、上記ピッチがフォトリソグラフィ技術の最小ピッチであってもよく、有利なことに、以下に述べるスペーサパターンは、フォトリソグラフィ技術の最小ピッチ未満のピッチを有することができる。
図４に示すように、必要に応じて、フォトレジストライン１２４をエッチングすることにより空間１２２を拡大し、修正された空間１２２ａ及びライン１２４ａを形成することができる。フォトレジストライン１２４は、ＳＯ２、Ｏ２、Ｎ２及びＡｒを含むプラズマ等の、硫黄酸化物プラズマ等の等方性エッチングを用いてエッチングされることが好ましい。エッチングの程度は、以下に示す図８〜図１０についての説明から理解されるように、空間１２２ａ及びライン１２４ａの幅が、後に形成されるスペーサ間の所望の間隔にほぼ等しくなるように選択されることが好ましい。有利なことに、このエッチングにより、感光層１２０のパターニングに用いられるフォトリソグラフィ技術によって可能であろう寸法よりも、ライン１２４ａをより狭くすることが可能になる。また、エッチングによってライン１２４ａのエッジがなめらかになり、それにより、当該ライン１２４ａの均一性が向上し得る。
（修正された）感光層１２０におけるパターンは、一時層１４０に転写され、スペーサ材料の層１７０（図７）の堆積を可能にすることが好ましい。従って、一時層１４０は、以下に述べるスペーサ材料の堆積の工程条件に耐え得る材料で形成されることが好ましい。スペーサ材料の堆積が感光層１２０に対応できる別の実施形態においては、一時層１４０を省略することができ、スペーサ材料は、感光層１２０自体の感光済みのフィーチャ１２４又は修正された感光済みのフィーチャ１２４ａ上に直接堆積され得る。
図示した実施形態において、一時層１４０を形成する材料は、フォトレジストよりも高い耐熱性を有することに加えて、スペーサ１７５（図８）用の材料及び下にあるエッチングストップ層１５０に対して選択的に除去され得るように選択されることが好ましい。上記したように、層１４０はアモルファスカーボンで形成されることが好ましい。
図５に示すように、感光層１２０のパターンは、まずハードマスク層１３０に転写されることが好ましい。この転写は、フルオロカーボンプラズマを用いたエッチング等の異方性エッチングを用いてなされることが好ましいが、ハードマスク層１３０が薄い場合は、ウェット（等方性）エッチングが適している場合もある。好ましいフルオロカーボンプラズマの化学エッチングは、ＣＦ４、ＣＦＨ３、ＣＦ２Ｈ２及びＣＦ３Ｈを含む。
図６に示すように、感光層１２０のパターンは、次に、好ましくは、例えばＳＯ２、Ｏ２及びＡｒを含むプラズマ等のＳＯ２含有プラズマを用いて、一時層１４０に転写される。有利なことに、ＳＯ２含有プラズマは、ハードマスク層１３０がエッチングされる速度よりも、好ましくは２０倍、より好ましくは４０倍速い速度で、一時層１４０のカーボンをエッチングすることができる。適したＳＯ２含有プラズマが、限界寸法の制御と題されて、２００４年８月３１日に出願されたＡｂａｔｃｈｅｖらの米国特許出願第１０／９３１，７７２号に開示されている。ＳＯ２含有プラズマは、一時層１４０をエッチングすると同時に、感光層１２０を除去し得ることが理解されるであろう。得られるライン１２４ｂは、スペーサ１７５のパターン（図８）を形成することになるプレースホルダー、即ちマンドレルを構成する。
次に、図７に示すように、スペーサ材料の層１７０が、ハードマスク層１３０、ハードマスク１５０及び一時層１４０の側壁を含む露出表面上にコンフォーマルに一面に（ｂｌａｎｋｅｔ）堆積されることが好ましい。必要に応じて、ハードマスク層１３０を、層１７０を堆積させる前に除去することができる。スペーサ材料は、下にある基板１１０にパターンを転写するためのマスクとして機能することができるか、あるいは、形成されているマスクによって下にある構造を処理することができれば、いかなる材料であってもよい。スペーサ材料は、好ましくは、１）良好な段差被覆性で堆積が可能であり、２）一時層１４０と両立できる温度で堆積が可能であり、３）さらなる処理を行なってその寸法を拡大することが可能であり、及び４）拡大後に、一時層１４０及び一時層１４０の下にある任意の層に対して、選択的にエッチングすることが可能である。好ましい材料は、ポリシリコン及びアモルファスシリコンを含む。層１７０は、好ましくは約２０ｎｍから約６０ｎｍの間、より好ましくは、約２０ｎｍから約５０ｎｍの間の厚さに堆積される。段差被覆性は、好ましくは約８０％以上、より好ましくは約９０％以上である。
図８に示すように、スペーサ層１７０は、その後異方性エッチングされ、一部形成済みの集積回路１００の水平な表面１８０からスペーサ材料が除去される。スペーサエッチングとしても知られるこのようなエッチングは、ＨＢｒ／Ｃｌプラズマを用いて行なわれ得る。このエッチングは、物理的な要素を含むことができ、例えばＣｌ２、ＨＢｒエッチング等の反応性イオンエッチング（ＲＩＥ）等の化学的な要素も含むことが好ましい。このようなエッチングは、例えば、約０〜５０ｓｃｃｍのＣｌ２及び約０〜２００ｓｃｃｍのＨＢｒを、圧力約７〜６０ｍＴｏｒｒ、最大出力約３００〜１０００Ｗ、最低出力約５０〜２５０Ｗで流すＬＡＭ ＴＣＰ９４００を用いて行なうことができる。
次に、ハードマスク層１３０（まだ存在する場合）及び一時層１４０を除去し、自立スペーサ１７５（図１１）を残す。スペーサ１７５が薄い場合があり、また、ハードマスク層１３０がスペーサ１７５と類似の材料で形成されている場合があるため、図９に示すように、空間充填層１５５をスペーサ１７５の上部及び周囲に形成し、スペーサ１７５の構造的な結合性の維持を手助けするとともに、層１３０及び１４０のエッチングに役立ててもよい。層１５５は、スピンオン処理で堆積が可能なフォトレジストを含むことが好ましい。別の実施形態、例えば、スペーサ１７５が十分に幅広く、かつ十分な化学エッチングが利用可能な場合においては、層１５５を堆積させることなく層１３０及び１４０を除去してもよい。
図１０を参照すると、ハードマスク層１３０は、例えば平坦化により、空間充填層１５５の上部と共に除去される。層１３０及び１５５をエッチングする好ましい化学反応は、二段階のエッチングを含む。即ち、まず、層１３０（図９）が除去されるまではＣＦ４／Ｈｅプラズマを用い、その後、Ｏ２プラズマを用いて空間充填層１５５の残りの部分と共に一時層１４０を除去する。得られる構造を図１１に示す。あるいは、上記エッチングの第１の段階において層１３０を除去するために、層１３０及び１５５に化学機械研磨を行なうことができる。
このようにして、自立スペーサ１７５のパターンが形成される。層１４０及び１５５のエッチングに用いる好ましい化学エッチングは、硫黄酸化物プラズマエッチングを含む。有利なことに、シリコンは、シリコン窒化物又はシリコン酸化物等の、スペーサに通常用いられる材料よりも、等方的にも異方的にもより容易にエッチングされる。一部の実施形態において、スペーサ１７５の限界寸法は、スペーサエッチング後にスペーサ１７５をトリミングすることにより調整される。
このようにして、ピッチの増倍がなされる。図示した実施形態において、スペーサ１７５のピッチは、フォトリソグラフィによって当初形成されたフォトレジストライン１２４（図３）のピッチのおよそ半分である。有利なことに、約１００ｎｍ以下のピッチを有するスペーサ１７５を形成することができる。スペーサ１７５はフィーチャ、即ちライン１２４ｂの側壁に形成されるため、スペーサ１７５は、感光層１２０に当初形成されたフィーチャ、即ちライン１２４のパターンの輪郭に概ね沿うことが理解されるであろう。
次に、好ましい実施形態に係る方法の第２の段階において、スペーサ１７５は、基板１１０に形成されるフィーチャの所望の限界寸法に相当するように、その幅が拡大される。この拡大は、スペーサ１７５を反応させて、より大きな空間を占める新たな化合物又は合金を生成することによりなされることが好ましい。シリコンで形成されたスペーサを有する図示した実施形態において、拡大処理は、スペーサの酸化を含むことが好ましい。図１２に示すように、スペーサ１７５は、酸化されると成長することが理解されるであろう。スペーサ１７５ａのサイズは、スペーサ１７５の酸化の程度によって変化するであろう。従って、酸化の継続時間及び程度は、スペーサ１７５が所望の幅９５に達するように選択されることが好ましい。スペーサ１７５の酸化は、熱酸化、酸素ラジカル又は酸素プラズマを用いた酸化処理等を含む、当該技術分野において知られている任意の酸化処理によってなされ得る。別の実施形態において、スペーサ１７５は、当該技術分野において知られている任意の窒化処理を用いて窒化されることにより拡大され得る。このようにして、所望の幅９５を有するスペーサ１７５ａのパターンを形成することができる。
スペーサ１７５は、拡大が可能で、コンフォーマルに堆積ができ、かつ適切な化学エッチングが利用可能な任意の材料で形成され得ることが理解されるであろう。例えば、スペーサ１７５を、チタンを用いて形成することができ、酸化又は窒化により拡大してＴｉＯ２又はＴｉＮ２を生成することができる。その他の材料は、例えば、タンタル（酸化又は窒化により拡大されて、酸化タンタル又は窒化タンタルが生成され得る）及びタングステン（酸化又は窒化により拡大されて、酸化タングステン又は窒化タングステンが生成され得る）を含む。
拡大の程度は、相互接続子、ワード線、ビット線、トランジスタ列又はダマシンライン間のギャップ等の、スペーサ１７５ａにより形成されるパターンを用いて基板１１０にパターニングされるであろうフィーチャの所望の限界寸法にほぼ等しい幅に、スペーサ１７５が拡大されるように選択されることが好ましい。例えば、スペーサ１７５ａは、所望の限界寸法が、未酸化のスペーサ１７５の寸法よりもほんの少し大きいか又はより大幅に大きいかによって、より多く又はより少なく酸化され得る。従って、継続時間、化学反応性、温度等の工程条件は、スペーサの拡大が所望の程度なされるように選択される。
スペーサ１７５を成長させることにより、当該スペーサ１７５を隔てる空間も狭まることが理解されるであろう。スペーサ１７５は、この狭小化を考慮して配置されることが好ましい。また、スペーサ１７５ａの限界寸法は、拡大後に、例えば等方性エッチングによりスペーサ１７５ａをトリミングすることによって調整され得る。
スペーサ１７５ａ自体を直接ハードマスクとして用いて、下にある基板１１０をパターニングしてもよいことも理解されるであろう。しかしながら、スペーサ１７５ａのパターンは、スペーサ１７５ａよりも、基板１１０に対する優れたエッチング選択性を実現する１つ又はそれより多い下の層に転写されることが好ましい。図１３を参照すると、スペーサ１７５ａにより形成されたパターンは、第２のハードマスク層１５０に転写され得る。第２のハードマスク層１５０は、ＢＣｌ３／Ｃｌ２プラズマエッチングを用いてエッチングされることが好ましい。
図１４を参照すると、スペーサ１７５ａを、必要に応じて、基板１１０のパターニングを行なう前に除去することができる。スペーサ１７５ａは、ウエットエッチング処理を用いて除去され得る。有利なことに、スペーサ１７５ａを除去することにより、基板１１０の上にあるマスクのアスペクト比が減少し、それにより、エッチング剤及びその他の処理用ケミカルが、より容易に基板に達することが可能となり、従って、垂直側壁の形成を改善するか、あるいは、輪郭を明確にし、処理を完全なものとする。
別の実施形態においては、図１５に示すように、追加のマスク層１６０を利用して、パターニングが困難な基板１１０をパターニングすることができる。このような基板は、例えば、パターニングに複数の連続したエッチングを要する多層膜を含む。多くのシリコン含有基板材料に対して非常に高い選択性で、アモルファスカーボンを除去することを可能にする化学反応が利用可能であるため、追加のマスク層１６０は、アモルファスカーボンで形成されることが好ましい。
上記の工程は、追加のマスク層１６０の上にあるスペーサ１７５ａの形成に適用してもよいことが理解されるであろう。図１６を参照すると、スペーサ１７５のパターンが形成されている。次に、図１７に示すように、スペーサ１７５は、上記したように、例えば酸化により所望の幅に拡大される。次に、図１８に示すように、スペーサ１７５ａのパターンは、好ましくはＢＣｌ３／Ｃｌ２プラズマエッチングを用いて、第２のハードマスク層１５０に転写され得る。次に、図１９に示すように、パターンは、好ましくは追加のマスク層１６０を異方性エッチングすることにより、追加のマスク層１６０に転写される。異方性エッチングは、追加のマスク層１６０をＳＯ２含有プラズマにさらすことを含むことが好ましい。図１４に関して上記したように、別の実施形態において、スペーサ１７５を、層１５０のエッチング前にあるいは基板１１０のエッチング前に除去してもよいことが理解されるであろう。
基板１１０は、その後、マスク層１６０及び１５０ならびにスペーサ１７５ａを介して処理され、トランジスタ、キャパシタ及び／又は相互接続子等の様々なフィーチャを規定することができる。基板１１０が異なる材料を含む層を備える場合、一連の異なる化学反応、好ましくはドライエッチングの化学反応を用いて、異なる層を連続的にエッチングすることができる。用いる化学反応によっては、スペーサ１７５ａ及びハードマスク層１５０がエッチングされ得ることが理解されるであろう。しかしながら、追加のマスク層１６０のアモルファスカーボンは、従来の化学エッチング、特にシリコン含有材料のエッチングに用いられる化学エッチングに対して優れた耐性を有利に提供する。従って、追加のマスク層１６０は、複数の基板層をエッチングするための、あるいは、高アスペクト比のトレンチを形成するためのマスクとして効果的に用いられ得る。追加のマスク層１６０は、基板１１０のさらなる処理のために、後に除去され得る。
本明細書に記載した工程のいずれにおいても、第１のレベルから第２のレベルへのパターンの転写が、第１のレベル上のフィーチャに概ね対応するフィーチャを、第２のレベルに形成することを含むことが理解される。例えば、第２のレベル内のパターンは、第１のレベル上のパターンを概ね追従し、第２のレベル上の他のフィーチャの位置は、第１のレベル上の類似したフィーチャの位置に対応するであろう。しかしながら、第１のレベルと第２のレベルとでは、フィーチャの厳密な形状及びサイズが異なり得る。例えば、化学エッチング及び条件によって、転写されたパターンを形成するフィーチャサイズ及びフィーチャ間の相対的な間隔が、同じ初期の「パターン」に類似性を保ちながら、第１のレベル上のパターンに対して拡大あるいは縮小され得る。従って、転写されたパターンは、初期のパターンと同じパターンのままであると考えられる。これに対して、マスクフィーチャの周囲にスペーサを形成することにより、パターンを変更することができる。
好ましい実施形態に従う層間コンタクトの構成により、多くの利点が提供されることが理解されるであろう。例えば、薄い層は、厚い層に比べてより容易にコンフォーマルに堆積されるため、スペーサを形成するスペーサ材料の層は、よりいっそうコンフォーマルに堆積され得る。その結果、よりいっそう均一に、これらの層からスペーサを形成することができる。さらに、これらの層の相対的な薄さが、スペーサ材料のブランケット層で裏打ちされたトレンチのアスペクト比を減少させ、それにより、エッチング剤をより容易にトレンチの底部に浸透させることを可能とし、よって、スペーサエッチングを促進させる。
図示した実施形態に対して様々な変形が可能であることも理解されるであろう。例えば、スペーサ１７５又は１７５ａのピッチを、２倍より大きくすることができる。スペーサ１７５又は１７５ａの周囲に追加のスペーサを形成した後、スペーサ１７５又は１７５ａを除去し、その後、スペーサ１７５又は１７５ａの周囲に既に形成されていたスペーサの周囲に、スペーサを形成すること等により、さらなるピッチの増倍を実現することができる。さらなるピッチの増倍の方法の一例が、Ｌｏｗｒｅｙらに付与された米国特許第５，３２８，８１０号に開示されている。
また、サイズの異なるフィーチャをパターニングするために、別の様々なパターンを、スペーサ１７５又は１７５ａの上に、あるいは隣接して形成することができる。例えば、追加の感光層を、スペーサ１７５又は１７５ａの上に形成し、その後、パターニングを行なって別のパターンを形成することができる。このようなパターンを形成するための方法が、フォトアライメントマージンの増加方法と題されて、２００４年８月３１日に出願された、Ｔｒａｎらの米国特許出願第１０／９３１，７７１号に開示されている。
さらに、類似の幅を有するようにスペーサ１７５の全てを酸化することができるが、別の実施形態においては、スペーサ１７５の一部のみを酸化してもよい。例えば、保護層（選択的化学エッチングが利用可能な）の堆積及びパターニングを行ない、その後、露出したスペーサを酸化することにより、一部のスペーサ１７５を酸化から保護することができる。
また、変換される材料及び変換処理の程度によっては、酸化処理又は後続の化学的な変換処理によっても、スペーサ１７５のサイズがそれほど増加しない場合がある。そのような場合でも、本明細書に開示した処理を適用して、スペーサ１７５を選択性の高い化学エッチングが利用可能な材料に変換することができる。従って、変換処理により、スペーサ１７５を、後続のエッチング工程のためのより良好なエッチングストップ層に有利に変換することができる。例えば、マスク前駆体材料を、周囲の、即ち下にある材料に対して良好なエッチング選択性を有利に提供することができるシリコンの酸化物若しくは窒化物、又は金属の酸化物若しくは窒化物に変換することができる。
図２０〜図２２を参照すると、スペーサ１７５を拡大する場合、スペーサ１７５又は層１７０を、スペーサ材料の堆積後且つ自立スペーサ１７５の形成前の任意の時点において、例えば酸化により拡大することができることが理解されるであろう。例えば、スペーサ材料１７０のブランケット層（図２０）を形成した後、図２１に示すように、ブランケット層１７０全体を拡大し、拡大されたブランケット層１７０ａを形成することができる。上記したように、工程条件（例えば、継続時間、化学反応性、温度等）を含む拡大処理は、後続のスペーサエッチング中の水平方向の任意の収縮を考慮して、所望の限界寸法に相当する所望の厚さにブランケット層１７０が拡大するように、選択されることが好ましい。従って、拡大処理は、層１７０を一部のみが酸化された状態で残す場合もある。図２２に示すように、スペーサエッチング後に、マンドレル１２４ｂをその後除去し、自立スペーサ１７５ａを残す。有利なことに、スペーサ１７５ａはスペーサ１７５よりも厚いため、保護用の空間充填層１５５（図９）が必要ではない場合があり、マンドレル１２４ｂを、例えばフルオロカーボンプラズマを用いる異方性エッチングによりエッチングすることができる。
別の実施形態において、スペーサ１７５を、スペーサエッチングの後、且つマンドレルのエッチングの前に拡大することができる（例えば、図８のスペーサ１７５は拡大可能である）。有利なことに、スペーサ１７５は水平方向において１つの方向にのみ成長可能であるため、この種の拡大により、スペーサ１７５の個々の対の間の距離が一定に保たれるとともに、一対のスペーサ１７５を構成するスペーサ間の距離を減少させることができる。しかしながら、上記したように、層１７０のエッチングを促進するために、スペーサ１７５を自立構造に形成した後に拡大工程を行なうことが好ましい。
また、各種マスク層を介した「処理」は、下にある層のエッチングを含むことが好ましいが、マスク層を介した加工は、マスク層の下にある層に対して任意の半導体製造プロセスを行なうことを含むことができる。例えば、処理は、ドーピング、酸化、窒化、又はマスク層を介して、下にある層の上への物質の堆積を含むことができる。
従って、上記の方法及び構造に対して、本発明の範囲から逸脱しない範囲内で、他の様々な省略、追加及び変更が可能であることが当業者には理解されるであろう。そのような変更及び置換は全て、添付の特許請求の範囲によって定義されるように、本発明の範囲に含まれることが意図されている。
従来技術に係るピッチ増倍方法によって形成されたマスクラインの概略断面図である。 従来技術に係るピッチ増倍方法によって形成されたマスクラインの概略断面図である。 従来技術に係るピッチ増倍方法によって形成されたマスクラインの概略断面図である。 従来技術に係るピッチ増倍方法によって形成されたマスクラインの概略断面図である。 従来技術に係るピッチ増倍方法によって形成されたマスクラインの概略断面図である。 従来技術に係るピッチ増倍方法によって形成されたマスクラインの概略断面図である。 本発明の好ましい実施形態に係る、一部形成済みのメモリ装置の概略断面図である。 本発明の好ましい実施形態に係る、図２に示す一部形成済みのメモリ装置の、感光層にラインを形成した後の概略断面図である。 本発明の好ましい実施形態に係る、図３に示す一部形成済みのメモリ装置の、フォトレジストライン間の空間を拡張した後の概略断面図である。 本発明の好ましい実施形態に係る、図４に示す一部形成済みのメモリ装置の、ハードマスク層をエッチングした後の概略断面図である。 本発明の好ましい実施形態に係る、図５に示す一部形成済みのメモリ装置の、パターンをフォトレジスト層及びハードマスク層から一時層に転写した後の概略断面図である。 本発明の好ましい実施形態に係る、図６に示す一部形成済みのメモリ装置の、スペーサ材料のブランケット層を堆積させた後の概略断面図である。 本発明の好ましい実施形態に係る、図７に示す一部形成済みのメモリ装置の、スペーサエッチング後の概略断面図である。 本発明の好ましい実施形態に係る、図８に示す一部形成済みのメモリ装置の、除去可能な材料で被覆した後の概略断面図である。 本発明の好ましい実施形態に係る、図９に示す一部形成済みのメモリ装置の、フォトレジスト層及びハードマスク層をエッチングした後の概略断面図である。 本発明の好ましい実施形態に係る、図１０に示す一部形成済みのメモリ装置の、フォトレジスト層及び一時層を除去した後の概略断面図である。 本発明の好ましい実施形態に係る、図１１に示す一部形成済みのメモリ装置の、スペーサを所望の幅に拡大した後の概略断面図である。 本発明の好ましい実施形態に係る、図１２に示す一部形成済みのメモリ装置の、スペーサパターンを下にあるハードマスク層に転写した後の概略断面図である。 本発明の好ましい実施形態に係る、図１３に示す一部形成済みのメモリ装置の、スペーサを除去した後の概略断面図である。 本発明の好ましい実施形態に係る、図２に示す一部形成済みのメモリ装置の、追加のマスク層を有する概略断面図である。 本発明の好ましい実施形態に係る、図１５に示す一部形成済みのメモリ装置の、スペーサを形成した後の概略断面図である。 本発明の好ましい実施形態に係る、図１６に示す一部形成済みのメモリ装置の、スペーサを拡大した後の概略断面図である。 本発明の好ましい実施形態に係る、図１７に示す一部形成済みのメモリ装置の、ハードマスク層をエッチングした後の概略断面図である。 本発明の好ましい実施形態に係る、図１８に示す一部形成済みのメモリ装置の、スペーサパターンを追加のマスク層に転写した後の概略断面図である。 本発明の別の好ましい実施形態に係る、図６に示す一部形成済みのメモリ装置の、スペーサ材料のブランケット層を堆積させた後の概略断面図である。 本発明の別の好ましい実施形態に係る、図２０に示す一部形成済みのメモリ装置の、ブランケット層を所望の厚さに拡大した後の概略断面図である。 本発明の別の好ましい実施形態に係る、図２１に示す一部形成済みのメモリ装置の、ハードマスク層及び一時層を除去した後の概略断面図である。

Claims (75)

  1. 集積回路を製造するための方法であって、
    上にあるマスク層を有する基板を提供する工程と、
    マスク材料を酸化する工程と、
    前記マスク材料を酸化した後に、パターンを前記基板に転写する工程と
    を含み、前記マスク層が前記マスク材料及び開口部を含み、前記マスク材料及び前記開口部が前記パターンを形成している方法。
  2. 前記酸化されたマスクパターンを転写する工程が、前記マスク層の前記開口部を介して前記半導体基板をエッチングする工程を含む請求項１に記載の方法。
  3. 前記マスク層が、ポリシリコン又はアモルファスシリコンを含む請求項１に記載の方法。
  4. 前記マスク層を酸化する工程が、酸化シリコンを生成する工程を含む請求項３に記載の方法。
  5. 前記マスク層を酸化する工程が、前記マスク層を部分的に酸化する工程を含む請求項３に記載の方法。
  6. 前記マスク層を酸化する工程が、前記マスク材料を、前記集積回路内のフィーチャの所望の限界寸法に相当する所望の幅に拡大する工程を含む請求項１に記載の方法。
  7. 前記所望の限界寸法が、前記集積回路内の導電性相互接続子の幅である請求項６に記載の方法。
  8. 前記基板が異なる材料の複数の層を備える請求項１に記載の方法。
  9. 前記パターンを前記半導体基板に転写する工程が、前記複数の層のそれぞれに対して、異なる種類の化学エッチングを用いる工程を含む請求項８に記載の方法。
  10. 前記基板が絶縁体である請求項１に記載の方法。
  11. 前記パターンを前記半導体基板に転写する工程が、メモリ装置のアレイの導電線を規定する請求項１０に記載の方法。
  12. 基板を提供する工程が、ピッチの増倍によってスペーサのパターンを形成する工程を含み、前記マスク材料が前記スペーサを含む請求項１に記載の方法。
  13. 集積回路を形成するための処理であって、
    基板の上にあるマスク層に複数のマスクラインを含むパターンを提供する工程であって、前記マスクラインが前駆体材料を含む工程と、
    前記前駆体材料を化学的に反応させ、前記前駆体材料よりも大きい体積を占める化学化合物を生成することにより、前記マスクラインを所望の幅に成長させる工程と
    を含む処理。
  14. 前記マスクラインを成長させる工程が、熱酸化を行なう工程を含む請求項１３に記載の処理。
  15. 前記複数のマスクラインがピッチの増倍により形成される請求項１３に記載の処理。
  16. 前記マスクラインがシリコンを含む請求項１３に記載の処理。
  17. 前記マスク層と前記基板との間にアモルファスカーボンが配置されている請求項１３に記載の処理。
  18. 前記マスクラインを成長させた後に、前記マスク層と前記基板との間のハードマスク層に前記パターンを転写する工程をさらに含む請求項１３に記載の処理。
  19. 前記ハードマスク層が酸化アルミニウムを含む請求項１８に記載の処理。
  20. 前記パターンをハードマスク層に転写する工程が、ＢＣｌ３／Ｃｌ２プラズマを用いて前記ハードマスク層をエッチングする工程を含む請求項１９に記載の処理。
  21. 前記パターンをハードマスク層に転写した後に、前記マスク層を、前記ハードマスク層に対して選択的に除去する工程をさらに含む請求項１８に記載の処理。
  22. 前記パターンをハードマスク層に転写した後に、前記パターンを、前記ハードマスク層と前記基板との間の追加のマスク層に転写する工程をさらに含む請求項１８に記載の処理。
  23. 前記追加のマスク層がアモルファスカーボンを含む請求項２２に記載の処理。
  24. 前記所望の幅が、前記基板に形成される導電線の限界寸法に相当する請求項１３に記載の処理。
  25. 集積回路を形成するための処理であって、
    基板の上にあるパターニングされたマスク層を提供する工程であって、前記マスク層が前駆体材料を含む工程と、
    前記前駆体材料を化学的に反応させてエッチングストップ材料を生成する工程と、
    続いて前記マスク層の前記パターンを下にある層に転写する工程と
    を含む処理。
  26. 化学的に変換する工程が、前記前駆体材料の体積を拡大する請求項２５に記載の処理。
  27. 化学的に変換する工程が、熱酸化を行なう工程を含む請求項２６に記載の処理。
  28. 前記パターニングされたマスク層が、ピッチの増倍によって形成された複数のマスクラインを含む請求項２５に記載の処理。
  29. 前記前駆体材料が、シリコン、チタン、タンタル及びタングステンからなる群より選ばれる請求項２５に記載の処理。
  30. 前記エッチングストップ材料が、酸化物又は窒化物を含む請求項２９に記載の処理。
  31. 前記マスク層と前記基板との間にアモルファスカーボンが配置され、続いて転写する工程が、前記パターンを前記アモルファスカーボン層に転写する工程を含む請求項２５に記載の処理。
  32. 前記パターンを前記アモルファスカーボン層に転写する工程が、ＳＯ２プラズマエッチングを行なう工程を含む請求項２５に記載の処理。
  33. 半導体処理方法であって、
    基板を提供する工程であって、前記基板の上にある一時層と、前記一時層の上にある感光層とを有する基板を提供する工程と、
    前記感光層にパターンを形成する工程と、
    前記パターンを前記一時層に転写し、前記一時層に複数のプレースホルダーを形成する工程と、
    前記複数のプレースホルダーの上にスペーサ材料のブランケット層を堆積させる工程と、
    前記スペーサ材料を水平面から選択的に除去する工程と、
    前記プレースホルダーを前記スペーサ材料に対して選択的に除去する工程と、
    前記スペーサ材料を所望のサイズに拡大する工程と
    を含む方法。
  34. 前記プレースホルダーを選択的に除去する工程が、自立スペーサのパターンを形成し、前記スペーサ材料を拡大する工程が、前記プレースホルダーを選択的に除去した後に行なわれる請求項３３に記載の方法。
  35. 前記スペーサ材料を拡大する工程が、前記スペーサ材料を水平面から選択的に除去する前に行なわれる請求項３３に記載の方法。
  36. 前記スペーサ材料を拡大する工程が、前記スペーサ材料を水平面から選択的に除去する前であって、前記プレースホルダーを選択的に除去した後に行なわれる請求項３３に記載の方法。
  37. 前記一時層がアモルファスカーボンを含む請求項３３に記載の方法。
  38. 前記感光層がフォトレジストを含む請求項３７に記載の方法。
  39. 前記感光層にパターンを形成する工程が、フォトリソグラフィを行ない、続いて前記感光層を等方性エッチングする工程を含む請求項３８に記載の方法。
  40. ハードマスク層が前記一時層と前記感光層とを隔てる請求項３８に記載の方法。
  41. 前記ハードマスク層が誘電体反射防止膜を備える請求項４０に記載の方法。
  42. 前記誘電体反射防止膜が酸窒化シリコンを含む請求項４１に記載の方法。
  43. 前記プレースホルダーを選択的に除去する工程が、
    前記スペーサ材料の上部及び周囲に充填材料を堆積させる工程と、
    前記充填材料及び前記ハードマスク層を同時にエッチングする工程と、
    続いて前記充填材料及び前記一時層を同時にエッチングする工程と
    を含む請求項４１に記載の方法。
  44. 充填材料を堆積させる工程が、フォトレジストを堆積させる工程を含む請求項４３に記載の方法。
  45. フォトレジストを堆積させる工程が、スピンオン処理を行なう工程を含む請求項４４に記載の方法。
  46. 前記充填材料及び前記ハードマスク層を同時にエッチングする工程が、ＣＦ４／Ｈｅプラズマエッチングを行なう工程を含む請求項４３に記載の方法。
  47. 続いて前記充填材料及び前記一時層を同時にエッチングする工程が、Ｏ２プラズマエッチングを行なう工程を含む請求項４３に記載の方法。
  48. スペーサ材料のブランケット層を堆積させる工程が、化学蒸着法によりシリコン層を堆積させる工程を含む請求項３３に記載の方法。
  49. 前記スペーサ材料を拡大する工程が、酸化シリコンを形成する工程を含む請求項４８に記載の方法。
  50. 前記スペーサ材料を水平面から選択的に除去する工程が、前記シリコン層を異方性エッチングする工程を含む請求項４８に記載の方法。
  51. 前記シリコン層を異方性エッチングする工程が、ＨＢｒ／Ｃｌ２プラズマを用いて前記シリコン層をエッチングする工程を含む請求項５０に記載の方法。
  52. メモリ装置を形成するための処理であって、
    ピッチの増倍によって複数のマスクラインを形成し、隣接するマスクラインを開放空間によって互いに隔てる工程と、
    隣接するマスクライン間の前記開放空間を狭める工程と
    を含む処理。
  53. 前記マスクラインが、ポリシリコン又はアモルファスシリコンを含む請求項５２に記載の処理。
  54. 前記開放空間を狭める工程が、前記マスクラインを反応させて別の化学化合物又は合金を形成する工程を含む請求項５２に記載の処理。
  55. 前記マスクラインを反応させる工程が、酸化によって前記マスクラインを拡大する工程を含む請求項５４に記載の処理。
  56. 前記マスクラインを反応させる工程が、前記マスクラインを完全に酸化する工程を含む請求項５５に記載の処理。
  57. 前記マスクラインによって形成されたパターンを、下にある層に転写する工程をさらに含む請求項５２に記載の処理。
  58. 前記下にある層が、アモルファスカーボンを含む請求項５７に記載の処理。
  59. 前記パターンを前記アモルファスカーボン層に転写する工程が、前記パターンをハードマスク層に転写し、その後、前記パターンを前記ハードマスク層から前記アモルファスカーボン層に転写する工程を含む請求項５８に記載の処理。
  60. 前記パターンをハードマスク層に転写する工程が、ＢＣｌ３／Ｃｌ２プラズマを用いて前記ハードマスク層をエッチングする工程を含む請求項５９に記載の処理。
  61. 前記パターンを前記ハードマスク層から前記アモルファスカーボン層に転写する工程が、前記アモルファスカーボン層をＳＯ２含有プラズマにさらす工程を含む請求項５９に記載の処理。
  62. 半導体処理のための方法であって、
    ピッチの増倍によって複数のマスクラインを形成する工程と、
    前記マスクラインを形成する材料の体積を、前記材料を別の物質に変換することによって所望の幅に拡大する工程と
    を含む方法。
  63. 前記マスクラインを形成する材料の体積を拡大する工程が、ピッチの増倍によって複数のマスクラインを形成する間に、スペーサ材料のブランケット層を拡大する工程を含む請求項６２に記載の方法。
  64. 複数のマンドレルを形成する工程と、
    前記スペーサ材料のブランケット層を堆積させる工程と、
    前記スペーサ材料を拡大する工程と、
    前記スペーサ材料を拡大した後に水平面をエッチングし、前記スペーサ材料のブランケット層から前記マスクラインを形成するスペーサを形成する工程と
    を含む請求項６３に記載の方法。
  65. 複数のマスクラインを形成する工程が、
    複数のマンドレルを形成する工程と、
    前記スペーサ材料のブランケット層を堆積させる工程と、
    水平面をエッチングし、前記スペーサ材料のブランケット層から前記マスクラインを形成するスペーサを形成する工程と、
    水平面をエッチングした後に前記スペーサ材料を拡大する工程と、
    拡大する工程後、続いて前記マンドレルを、前記スペーサ材料に対して優先的に除去する工程とを含む請求項６３に記載の方法。
  66. 前記マスクラインを形成する材料の体積を拡大する工程が、ピッチの増倍の後にスペーサのパターンを拡大する工程を含む請求項６２に記載の方法。
  67. 前記材料を別の物質に変換する工程が、前記マスクラインを形成する前記材料を酸化する工程を含む請求項６２に記載の方法。
  68. 前記材料を別の物質に変換する工程が、前記マスクラインを形成する前記材料を窒化する工程を含む請求項６２に記載の方法。
  69. 下にある層を、前記マスクライン間の開口部を介して反応物質にさらす工程をさらに含む請求項６２に記載の方法。
  70. 前記反応物質がエッチング剤である請求項６９に記載の方法。
  71. 下にある層をさらす工程が、アモルファスカーボンをエッチングする工程を含む請求項７０に記載の方法。
  72. 下にある層をさらす工程が、導電性基板をエッチングする工程を含む請求項７０に記載の方法。
  73. 前記マスクラインを形成する材料の体積を拡大した後に、前記マスクラインをトリミングする工程をさらに含む請求項６２に記載の方法。
  74. 前記マスクラインがポリシリコン又はアモルファスシリコンを含む請求項６２に記載の方法。
  75. 前記所望の幅が、集積回路内の導電性相互接続線の限界寸法である請求項６２に記載の方法。
JP2007530053A 2004-09-01 2005-08-23 マスク材料の変換 Expired - Lifetime JP4822077B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/932,993 US7910288B2 (en) 2004-09-01 2004-09-01 Mask material conversion
US10/932,993 2004-09-01
PCT/US2005/029984 WO2006028705A2 (en) 2004-09-01 2005-08-23 Mask material conversion

Publications (2)

Publication Number Publication Date
JP2008511991A true JP2008511991A (ja) 2008-04-17
JP4822077B2 JP4822077B2 (ja) 2011-11-24

Family

ID=35715387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007530053A Expired - Lifetime JP4822077B2 (ja) 2004-09-01 2005-08-23 マスク材料の変換

Country Status (7)

Country Link
US (3) US7910288B2 (ja)
EP (1) EP1794777B1 (ja)
JP (1) JP4822077B2 (ja)
KR (1) KR100874196B1 (ja)
CN (1) CN100521090C (ja)
TW (1) TWI267904B (ja)
WO (1) WO2006028705A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076902A (ja) * 2007-09-18 2009-04-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2009099792A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 半導体装置の製造方法
JP2009206394A (ja) * 2008-02-29 2009-09-10 Nippon Zeon Co Ltd 炭素系ハードマスクの形成方法
JP2010212415A (ja) * 2009-03-10 2010-09-24 Tokyo Electron Ltd 基板処理方法
JP2016143890A (ja) * 2015-02-02 2016-08-08 東京エレクトロン株式会社 自己配列されたパターニング集積化スキームにおけるパターン密度を増加させるための方法
US10157742B2 (en) 2015-12-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
KR20220060264A (ko) * 2020-11-04 2022-05-11 엠에이치디 주식회사 반도체 장치의 미세 패턴 형성방법

Families Citing this family (534)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4223348B2 (ja) * 2003-07-31 2009-02-12 Ｔｄｋ株式会社 磁気記録媒体の製造方法及び製造装置
JP2006012332A (ja) * 2004-06-28 2006-01-12 Tdk Corp ドライエッチング方法、磁気記録媒体の製造方法及び磁気記録媒体
US7151040B2 (en) 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
JP2006186562A (ja) * 2004-12-27 2006-07-13 Sanyo Electric Co Ltd ビデオ信号処理装置
US7604908B2 (en) * 2005-03-09 2009-10-20 Tokyo Electron Limited Fine pattern forming method
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7611944B2 (en) * 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7538858B2 (en) * 2006-01-11 2009-05-26 Micron Technology, Inc. Photolithographic systems and methods for producing sub-diffraction-limited features
KR100744683B1 (ko) * 2006-02-27 2007-08-01 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7842558B2 (en) * 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US8734583B2 (en) * 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US7491995B2 (en) * 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US8354311B2 (en) * 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US7425491B2 (en) * 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
KR20140051463A (ko) * 2006-04-04 2014-04-30 마이크론 테크놀로지, 인크. 서라운딩 게이트를 구비한 나노선 트랜지스터
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US7572482B2 (en) 2006-04-14 2009-08-11 Bae Systems Information And Electronic Systems Integration Inc. Photo-patterned carbon electronics
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
WO2008015212A1 (en) * 2006-08-02 2008-02-07 Koninklijke Philips Electronics N.V. Novel hard mask structure for patterning features in semiconductor devices
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7959818B2 (en) * 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US8129289B2 (en) * 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
KR100816753B1 (ko) * 2006-10-09 2008-03-25 삼성전자주식회사 반도체 소자의 형성방법
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
TWI334163B (en) 2007-03-30 2010-12-01 Nanya Technology Corp Method of pattern transfer
US7807578B2 (en) * 2007-06-01 2010-10-05 Applied Materials, Inc. Frequency doubling using spacer mask
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100934981B1 (ko) * 2007-06-11 2010-01-06 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8980756B2 (en) 2007-07-30 2015-03-17 Micron Technology, Inc. Methods for device fabrication using pitch reduction
US8563229B2 (en) * 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US8283258B2 (en) * 2007-08-16 2012-10-09 Micron Technology, Inc. Selective wet etching of hafnium aluminum oxide films
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US8048616B2 (en) * 2008-03-12 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
KR20090110172A (ko) * 2008-04-17 2009-10-21 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US7989307B2 (en) * 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
TWI426543B (zh) * 2008-05-13 2014-02-11 Macronix Int Co Ltd 積體電路製程中縮小間距的方法
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
JP2009289974A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体装置の製造方法
US20090311634A1 (en) * 2008-06-11 2009-12-17 Tokyo Electron Limited Method of double patterning using sacrificial structure
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
JP2010087300A (ja) * 2008-09-30 2010-04-15 Toshiba Corp 半導体装置の製造方法
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
KR20100069954A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 트랜지스터 제조 방법
US7829466B2 (en) * 2009-02-04 2010-11-09 GlobalFoundries, Inc. Methods for fabricating FinFET structures having different channel lengths
US8268543B2 (en) * 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
JP5192016B2 (ja) * 2010-05-07 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造装置
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8901016B2 (en) * 2010-12-28 2014-12-02 Asm Japan K.K. Method of forming metal oxide hardmask
US8890318B2 (en) 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures
US8900988B2 (en) 2011-04-15 2014-12-02 International Business Machines Corporation Method for forming self-aligned airgap interconnect structures
US9054160B2 (en) 2011-04-15 2015-06-09 International Business Machines Corporation Interconnect structure and method for fabricating on-chip interconnect structures by image reversal
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US9793148B2 (en) 2011-06-22 2017-10-17 Asm Japan K.K. Method for positioning wafers in multiple wafer transport
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8822137B2 (en) * 2011-08-03 2014-09-02 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
US20130062732A1 (en) 2011-09-08 2013-03-14 International Business Machines Corporation Interconnect structures with functional components and methods for fabrication
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8946830B2 (en) 2012-04-04 2015-02-03 Asm Ip Holdings B.V. Metal oxide protective layer for a semiconductor device
US9087753B2 (en) 2012-05-10 2015-07-21 International Business Machines Corporation Printed transistor and fabrication method
CN102768956A (zh) * 2012-07-02 2012-11-07 北京大学 一种制备边缘粗糙度较小的细线条的方法
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8735296B2 (en) * 2012-07-18 2014-05-27 International Business Machines Corporation Method of simultaneously forming multiple structures having different critical dimensions using sidewall transfer
US9558931B2 (en) 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
US9324811B2 (en) 2012-09-26 2016-04-26 Asm Ip Holding B.V. Structures and devices including a tensile-stressed silicon arsenic layer and methods of forming same
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9640416B2 (en) 2012-12-26 2017-05-02 Asm Ip Holding B.V. Single-and dual-chamber module-attachable wafer-handling chamber
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US8623770B1 (en) 2013-02-21 2014-01-07 HGST Netherlands B.V. Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide
US20140234466A1 (en) * 2013-02-21 2014-08-21 HGST Netherlands B.V. Imprint mold and method for making using sidewall spacer line doubling
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9437443B2 (en) * 2013-06-12 2016-09-06 Globalfoundries Inc. Low-temperature sidewall image transfer process using ALD metals, metal oxides and metal nitrides
US8993054B2 (en) 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber
US9018111B2 (en) 2013-07-22 2015-04-28 Asm Ip Holding B.V. Semiconductor reaction chamber with plasma capabilities
US9793115B2 (en) 2013-08-14 2017-10-17 Asm Ip Holding B.V. Structures and devices including germanium-tin films and methods of forming same
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US9556516B2 (en) 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
US9159579B2 (en) * 2013-10-25 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using multilayer spacer for reduced spacer footing
US10179947B2 (en) 2013-11-26 2019-01-15 Asm Ip Holding B.V. Method for forming conformal nitrided, oxidized, or carbonized dielectric film by atomic layer deposition
US9177797B2 (en) * 2013-12-04 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using high selectivity spacers for pitch reduction
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US9447498B2 (en) 2014-03-18 2016-09-20 Asm Ip Holding B.V. Method for performing uniform processing in gas system-sharing multiple reaction chambers
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US9404587B2 (en) 2014-04-24 2016-08-02 ASM IP Holding B.V Lockout tagout for semiconductor vacuum valve
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
JP2016033968A (ja) 2014-07-31 2016-03-10 マイクロン テクノロジー， インク． 半導体装置の製造方法
US9543180B2 (en) 2014-08-01 2017-01-10 Asm Ip Holding B.V. Apparatus and method for transporting wafers between wafer carrier and process tool under vacuum
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9165765B1 (en) * 2014-09-09 2015-10-20 Tokyo Electron Limited Method for patterning differing critical dimensions at sub-resolution scales
US9564342B2 (en) 2014-09-26 2017-02-07 Tokyo Electron Limited Method for controlling etching in pitch doubling
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9478415B2 (en) 2015-02-13 2016-10-25 Asm Ip Holding B.V. Method for forming film having low resistance and shallow junction depth
US9443731B1 (en) 2015-02-20 2016-09-13 Tokyo Electron Limited Material processing to achieve sub-10nm patterning
US9530646B2 (en) * 2015-02-24 2016-12-27 United Microelectronics Corp. Method of forming a semiconductor structure
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9741566B2 (en) * 2015-03-30 2017-08-22 Applied Materials, Inc. Methods for manufacturing a spacer with desired profile in an advanced patterning process
KR102338363B1 (ko) * 2015-04-15 2021-12-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102345538B1 (ko) 2015-04-16 2021-12-30 삼성전자주식회사 라인 패턴들을 포함하는 반도체 소자
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9899291B2 (en) 2015-07-13 2018-02-20 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10043661B2 (en) 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
US10087525B2 (en) 2015-08-04 2018-10-02 Asm Ip Holding B.V. Variable gap hard stop design
US9647114B2 (en) 2015-08-14 2017-05-09 Asm Ip Holding B.V. Methods of forming highly p-type doped germanium tin films and structures and devices including the films
US9711345B2 (en) 2015-08-25 2017-07-18 Asm Ip Holding B.V. Method for forming aluminum nitride-based film by PEALD
US9640481B2 (en) 2015-09-03 2017-05-02 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US9909214B2 (en) 2015-10-15 2018-03-06 Asm Ip Holding B.V. Method for depositing dielectric film in trenches by PEALD
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US9455138B1 (en) 2015-11-10 2016-09-27 Asm Ip Holding B.V. Method for forming dielectric film in trenches by PEALD using H-containing gas
US9905420B2 (en) 2015-12-01 2018-02-27 Asm Ip Holding B.V. Methods of forming silicon germanium tin films and structures and devices including the films
US9607837B1 (en) 2015-12-21 2017-03-28 Asm Ip Holding B.V. Method for forming silicon oxide cap layer for solid state diffusion process
US9735024B2 (en) 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US9627221B1 (en) 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9754779B1 (en) 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US20170294354A1 (en) * 2016-04-07 2017-10-12 Globalfoundries Inc. Integration of nominal gate width finfets and devices having larger gate width
US9852900B2 (en) * 2016-04-07 2017-12-26 Globalfoundries Inc. Oxidizing filler material lines to increase width of hard mask lines
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10087522B2 (en) 2016-04-21 2018-10-02 Asm Ip Holding B.V. Deposition of metal borides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US12051589B2 (en) 2016-06-28 2024-07-30 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9685440B1 (en) 2016-06-29 2017-06-20 International Business Machines Corporation Forming fins utilizing alternating pattern of spacers
US9882028B2 (en) * 2016-06-29 2018-01-30 International Business Machines Corporation Pitch split patterning for semiconductor devices
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US9779942B1 (en) 2016-07-26 2017-10-03 United Microelectronics Corp. Method of forming patterned mask layer
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10177025B2 (en) 2016-07-28 2019-01-08 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10629435B2 (en) * 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US10090316B2 (en) 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
KR102239765B1 (ko) * 2016-09-20 2021-04-12 도쿄엘렉트론가부시키가이샤 셀프얼라인 멀티패터닝 기술을 위한 스페이서 형성
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR102762543B1 (ko) 2016-12-14 2025-02-05 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US9916980B1 (en) 2016-12-15 2018-03-13 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
KR102722138B1 (ko) 2017-02-13 2024-10-24 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10103040B1 (en) 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
USD830981S1 (en) 2017-04-07 2018-10-16 Asm Ip Holding B.V. Susceptor for semiconductor substrate processing apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
CN108962742B (zh) * 2017-05-25 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
TWI815813B (zh) 2017-08-04 2023-09-21 荷蘭商Ａｓｍ智慧財產控股公司 用於分配反應腔內氣體的噴頭總成
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
TWI791689B (zh) 2017-11-27 2023-02-11 荷蘭商Ａｓｍ智慧財產控股私人有限公司 包括潔淨迷你環境之裝置
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI852426B (zh) 2018-01-19 2024-08-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
KR102630349B1 (ko) 2018-01-30 2024-01-29 램 리써치 코포레이션 패터닝에서 주석 옥사이드 맨드렐들 (mandrels)
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN116732497B (zh) 2018-02-14 2025-06-17 Asmip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11404275B2 (en) 2018-03-02 2022-08-02 Lam Research Corporation Selective deposition using hydrolysis
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102841279B1 (ko) 2018-03-19 2025-07-31 램 리써치 코포레이션 챔퍼리스 (chamferless) 비아 통합 스킴 (scheme)
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR102600229B1 (ko) 2018-04-09 2023-11-10 에이에스엠 아이피 홀딩 비.브이. 기판 지지 장치, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
KR102572514B1 (ko) * 2018-04-17 2023-08-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US12272527B2 (en) 2018-05-09 2025-04-08 Asm Ip Holding B.V. Apparatus for use with hydrogen radicals and method of using same
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
CN110581066B (zh) * 2018-06-07 2024-06-21 长鑫存储技术有限公司 多倍掩膜层的制作方法
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
CN120591748A (zh) 2018-06-27 2025-09-05 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及膜和结构
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US10957549B2 (en) 2018-10-08 2021-03-23 Micron Technology, Inc. Methods of forming semiconductor devices using mask materials, and related semiconductor devices and systems
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US12378665B2 (en) 2018-10-26 2025-08-05 Asm Ip Holding B.V. High temperature coatings for a preclean and etch apparatus and related methods
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR102748291B1 (ko) 2018-11-02 2024-12-31 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TWI874340B (zh) 2018-12-14 2025-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR102727227B1 (ko) 2019-01-22 2024-11-07 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP7603377B2 (ja) 2019-02-20 2024-12-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
TWI838458B (zh) 2019-02-20 2024-04-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於3d nand應用中之插塞填充沉積之設備及方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP7509548B2 (ja) 2019-02-20 2024-07-02 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR102782593B1 (ko) 2019-03-08 2025-03-14 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR102858005B1 (ko) 2019-03-08 2025-09-09 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR102809999B1 (ko) 2019-04-01 2025-05-19 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR102869364B1 (ko) 2019-05-07 2025-10-10 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP7612342B2 (ja) 2019-05-16 2025-01-14 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
JP7598201B2 (ja) 2019-05-16 2024-12-11 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
JP7546000B2 (ja) 2019-06-04 2024-09-05 ラム リサーチ コーポレーション パターニングにおける反応性イオンエッチングのための重合保護層
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200141931A (ko) 2019-06-10 2020-12-21 에이에스엠 아이피 홀딩 비.브이. 석영 에피택셜 챔버를 세정하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
CN114270479B (zh) 2019-06-27 2022-10-11 朗姆研究公司 交替蚀刻与钝化工艺
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
CN112242318A (zh) 2019-07-16 2021-01-19 Asm Ip私人控股有限公司 基板处理装置
KR102860110B1 (ko) 2019-07-17 2025-09-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112242295B (zh) 2019-07-19 2025-12-09 Asmip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
KR20210015655A (ko) 2019-07-30 2021-02-10 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 방법
CN112309900B (zh) 2019-07-30 2025-11-04 Asmip私人控股有限公司 基板处理设备
CN112309899B (zh) 2019-07-30 2025-11-14 Asmip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
KR20220042442A (ko) 2019-08-06 2022-04-05 램 리써치 코포레이션 실리콘-함유 막들의 열적 원자 층 증착 (thermal atomic layer deposition)
CN112342526A (zh) 2019-08-09 2021-02-09 Asm Ip私人控股有限公司 包括冷却装置的加热器组件及其使用方法
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR102806450B1 (ko) 2019-09-04 2025-05-12 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR102733104B1 (ko) 2019-09-05 2024-11-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US12469693B2 (en) 2019-09-17 2025-11-11 Asm Ip Holding B.V. Method of forming a carbon-containing layer and structure including the layer
US11189561B2 (en) * 2019-09-18 2021-11-30 International Business Machines Corporation Placing top vias at line ends by selective growth of via mask from line cut dielectric
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TW202128273A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體注入系統、及將材料沉積於反應室內之基板表面上的方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
TWI846966B (zh) 2019-10-10 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR102845724B1 (ko) 2019-10-21 2025-08-13 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR102890638B1 (ko) 2019-11-05 2025-11-25 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR102861314B1 (ko) 2019-11-20 2025-09-17 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697B (zh) 2019-11-26 2025-07-29 Asmip私人控股有限公司 基板处理设备
CN112885693B (zh) 2019-11-29 2025-06-10 Asmip私人控股有限公司 基板处理设备
CN120998766A (zh) 2019-11-29 2025-11-21 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP7703317B2 (ja) 2019-12-17 2025-07-07 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210089077A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 가스 공급 어셈블리, 이의 구성 요소, 및 이를 포함하는 반응기 시스템
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102882467B1 (ko) 2020-01-16 2025-11-05 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TWI889744B (zh) 2020-01-29 2025-07-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 污染物捕集系統、及擋板堆疊
TWI871421B (zh) 2020-02-03 2025-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 包括釩或銦層的裝置、結構及其形成方法、系統
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146691A (zh) 2020-02-13 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體分配總成、噴淋板總成、及調整至反應室之氣體的傳導率之方法
KR20210103956A (ko) 2020-02-13 2021-08-24 에이에스엠 아이피 홀딩 비.브이. 수광 장치를 포함하는 기판 처리 장치 및 수광 장치의 교정 방법
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TWI895326B (zh) 2020-02-28 2025-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 專用於零件清潔的系統
KR20210113043A (ko) 2020-03-04 2021-09-15 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 정렬 고정구
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
US12173404B2 (en) 2020-03-17 2024-12-24 Asm Ip Holding B.V. Method of depositing epitaxial material, structure formed using the method, and system for performing the method
KR102755229B1 (ko) 2020-04-02 2025-01-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TWI887376B (zh) 2020-04-03 2025-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體裝置的製造方法
TWI888525B (zh) 2020-04-08 2025-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202143328A (zh) 2020-04-21 2021-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於調整膜應力之方法
KR102866804B1 (ko) 2020-04-24 2025-09-30 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
TW202208671A (zh) 2020-04-24 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括硼化釩及磷化釩層的結構之方法
KR20210132612A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 화합물들을 안정화하기 위한 방법들 및 장치
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR102783898B1 (ko) 2020-04-29 2025-03-18 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
JP7726664B2 (ja) 2020-05-04 2025-08-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基板を処理するための基板処理システム
JP7736446B2 (ja) 2020-05-07 2025-09-09 エーエスエム・アイピー・ホールディング・ベー・フェー 同調回路を備える反応器システム
KR102788543B1 (ko) 2020-05-13 2025-03-27 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145079A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 플랜지 및 장치
KR102795476B1 (ko) 2020-05-21 2025-04-11 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TWI873343B (zh) 2020-05-22 2025-02-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202212650A (zh) 2020-05-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積含硼及鎵的矽鍺層之方法
TWI876048B (zh) 2020-05-29 2025-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
CN111863621B (zh) * 2020-06-15 2024-07-09 上海集成电路研发中心有限公司 一种自对准四重图形的制作方法
KR20210156219A (ko) 2020-06-16 2021-12-24 에이에스엠 아이피 홀딩 비.브이. 붕소를 함유한 실리콘 게르마늄 층을 증착하는 방법
US11646204B2 (en) 2020-06-24 2023-05-09 Asm Ip Holding B.V. Method for forming a layer provided with silicon
TWI873359B (zh) 2020-06-30 2025-02-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TWI896694B (zh) 2020-07-01 2025-09-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積方法、半導體結構、及沉積系統
KR102707957B1 (ko) 2020-07-08 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TWI864307B (zh) 2020-07-17 2024-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構、方法與系統
TWI878570B (zh) 2020-07-20 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220011092A (ko) 2020-07-20 2022-01-27 에이에스엠 아이피 홀딩 비.브이. 전이 금속층을 포함하는 구조체를 형성하기 위한 방법 및 시스템
US12322591B2 (en) 2020-07-27 2025-06-03 Asm Ip Holding B.V. Thin film deposition process
US12412742B2 (en) 2020-07-28 2025-09-09 Lam Research Corporation Impurity reduction in silicon-containing films
CN114497045A (zh) * 2020-08-07 2022-05-13 福建省晋华集成电路有限公司 半导体结构及半导体装置
KR20220021863A (ko) 2020-08-14 2022-02-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
TW202228863A (zh) 2020-08-25 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 清潔基板的方法、選擇性沉積的方法、及反應器系統
KR102855073B1 (ko) 2020-08-26 2025-09-03 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
KR20220033997A (ko) 2020-09-10 2022-03-17 에이에스엠 아이피 홀딩 비.브이. 갭 충진 유체를 증착하기 위한 방법 그리고 이와 관련된 시스템 및 장치
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
KR20220036866A (ko) 2020-09-16 2022-03-23 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물 증착 방법
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TWI889903B (zh) 2020-09-25 2025-07-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR102873665B1 (ko) 2020-10-15 2025-10-17 에이에스엠 아이피 홀딩 비.브이. 반도체 소자의 제조 방법, 및 ether-cat을 사용하는 기판 처리 장치
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202229620A (zh) 2020-11-12 2022-08-01 特文特大學 沉積系統、用於控制反應條件之方法、沉積方法
TW202229795A (zh) 2020-11-23 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具注入器之基板處理設備
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US12255053B2 (en) 2020-12-10 2025-03-18 Asm Ip Holding B.V. Methods and systems for depositing a layer
TW202233884A (zh) 2020-12-14 2022-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成臨限電壓控制用之結構的方法
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202232639A (zh) 2020-12-18 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具有可旋轉台的晶圓處理設備
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具匹配器的電漿處理裝置
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
US12473633B2 (en) 2021-07-09 2025-11-18 Lam Research Corporation Plasma enhanced atomic layer deposition of silicon-containing films
US12495582B2 (en) 2021-09-02 2025-12-09 Applied Materials, Inc. Self-aligned wide backside power rail contacts to multiple transistor sources
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
USD1099184S1 (en) 2021-11-29 2025-10-21 Asm Ip Holding B.V. Weighted lift pin
USD1060598S1 (en) 2021-12-03 2025-02-04 Asm Ip Holding B.V. Split showerhead cover

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5748237A (en) * 1980-09-05 1982-03-19 Nec Corp Manufacture of 2n doubling pattern
JPH05343370A (ja) * 1992-06-10 1993-12-24 Toshiba Corp 微細パタ−ンの形成方法
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP2004152784A (ja) * 2002-10-28 2004-05-27 Fujitsu Ltd 微細パターンの作製方法及び半導体装置の製造方法

Family Cites Families (193)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5748237Y2 (ja) 1978-12-28 1982-10-22
US4234362A (en) 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4508579A (en) 1981-03-30 1985-04-02 International Business Machines Corporation Lateral device structures using self-aligned fabrication techniques
US4432132A (en) 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
US4419809A (en) 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
DE3242113A1 (de) 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
US4716131A (en) 1983-11-28 1987-12-29 Nec Corporation Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film
US4570325A (en) 1983-12-16 1986-02-18 Kabushiki Kaisha Toshiba Manufacturing a field oxide region for a semiconductor device
JPH0645431B2 (ja) 1984-11-30 1994-06-15 株式会社日立製作所 エスカレ−タ−
US4648937A (en) 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
GB8528967D0 (en) 1985-11-25 1986-01-02 Plessey Co Plc Semiconductor device manufacture
EP0238690B1 (en) * 1986-03-27 1991-11-06 International Business Machines Corporation Process for forming sidewalls
US5514885A (en) 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
JPS6435916U (ja) 1987-08-28 1989-03-03
US4776922A (en) 1987-10-30 1988-10-11 International Business Machines Corporation Formation of variable-width sidewall structures
US4838991A (en) 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
DD280851A1 (de) * 1989-03-27 1990-07-18 Dresden Forschzentr Mikroelek Verfahren zur herstellung von graben-speicherzellen
US5328810A (en) 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US5013680A (en) 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US5053105A (en) 1990-07-19 1991-10-01 Micron Technology, Inc. Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template
US5047117A (en) 1990-09-26 1991-09-10 Micron Technology, Inc. Method of forming a narrow self-aligned, annular opening in a masking layer
DE4034612A1 (de) 1990-10-31 1992-05-07 Huels Chemische Werke Ag Verfahren zur herstellung von methacryloxy- oder acryloxygruppen enthaltenden organosilanen
IT1243919B (it) 1990-11-20 1994-06-28 Cons Ric Microelettronica Procedimento per l'ottenimento di solchi submicrometrici planarizzati in circuiti integrati realizzati con tecnologia ulsi
US5330879A (en) 1992-07-16 1994-07-19 Micron Technology, Inc. Method for fabrication of close-tolerance lines and sharp emission tips on a semiconductor wafer
DE4236609A1 (de) 1992-10-29 1994-05-05 Siemens Ag Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats
US5407785A (en) 1992-12-18 1995-04-18 Vlsi Technology, Inc. Method for generating dense lines on a semiconductor wafer using phase-shifting and multiple exposures
US5470661A (en) 1993-01-07 1995-11-28 International Business Machines Corporation Diamond-like carbon films from a hydrocarbon helium plasma
US6042998A (en) 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
KR970007173B1 (ko) 1994-07-14 1997-05-03 현대전자산업 주식회사 미세패턴 형성방법
JPH0855920A (ja) 1994-08-15 1996-02-27 Toshiba Corp 半導体装置の製造方法
JPH0855908A (ja) 1994-08-17 1996-02-27 Toshiba Corp 半導体装置
US5600153A (en) 1994-10-07 1997-02-04 Micron Technology, Inc. Conductive polysilicon lines and thin film transistors
TW366367B (en) 1995-01-26 1999-08-11 Ibm Sputter deposition of hydrogenated amorphous carbon film
US5628917A (en) * 1995-02-03 1997-05-13 Cornell Research Foundation, Inc. Masking process for fabricating ultra-high aspect ratio, wafer-free micro-opto-electromechanical structures
US5795830A (en) 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
KR100190757B1 (ko) 1995-06-30 1999-06-01 김영환 모스 전계 효과 트랜지스터 형성방법
JP3393286B2 (ja) 1995-09-08 2003-04-07 ソニー株式会社 パターンの形成方法
US5789320A (en) 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
JP3164026B2 (ja) 1996-08-21 2001-05-08 日本電気株式会社 半導体装置及びその製造方法
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US6395613B1 (en) 2000-08-30 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a plurality of capacitors on a substrate, bit line contacts and method of forming bit line contacts
US5998256A (en) 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
US5895740A (en) 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
JP3031294B2 (ja) * 1997-06-06 2000-04-10 日本電気株式会社 半導体装置の製造方法
KR100231134B1 (ko) 1997-06-14 1999-11-15 문정환 반도체장치의 배선 형성 방법
US6063688A (en) 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
KR100247862B1 (ko) 1997-12-11 2000-03-15 윤종용 반도체 장치 및 그 제조방법
US6143476A (en) 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
US6291334B1 (en) 1997-12-19 2001-09-18 Applied Materials, Inc. Etch stop layer for dual damascene process
US6004862A (en) 1998-01-20 1999-12-21 Advanced Micro Devices, Inc. Core array and periphery isolation technique
JP2975917B2 (ja) 1998-02-06 1999-11-10 株式会社半導体プロセス研究所 半導体装置の製造方法及び半導体装置の製造装置
US5933725A (en) 1998-05-27 1999-08-03 Vanguard International Semiconductor Corporation Word line resistance reduction method and design for high density memory with relaxed metal pitch
US6020255A (en) * 1998-07-13 2000-02-01 Taiwan Semiconductor Manufacturing Company Dual damascene interconnect process with borderless contact
US6245662B1 (en) 1998-07-23 2001-06-12 Applied Materials, Inc. Method of producing an interconnect structure for an integrated circuit
US6071789A (en) 1998-11-10 2000-06-06 Vanguard International Semiconductor Corporation Method for simultaneously fabricating a DRAM capacitor and metal interconnections
US6204187B1 (en) 1999-01-06 2001-03-20 Infineon Technologies North America, Corp. Contact and deep trench patterning
US6211044B1 (en) 1999-04-12 2001-04-03 Advanced Micro Devices Process for fabricating a semiconductor device component using a selective silicidation reaction
JP2000307084A (ja) * 1999-04-23 2000-11-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6110837A (en) 1999-04-28 2000-08-29 Worldwide Semiconductor Manufacturing Corp. Method for forming a hard mask of half critical dimension
US6136662A (en) 1999-05-13 2000-10-24 Lsi Logic Corporation Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same
JP2000357736A (ja) 1999-06-15 2000-12-26 Toshiba Corp 半導体装置及びその製造方法
JP2001077196A (ja) 1999-09-08 2001-03-23 Sony Corp 半導体装置の製造方法
JP2001110782A (ja) 1999-10-12 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6362057B1 (en) 1999-10-26 2002-03-26 Motorola, Inc. Method for forming a semiconductor device
US6582891B1 (en) 1999-12-02 2003-06-24 Axcelis Technologies, Inc. Process for reducing edge roughness in patterned photoresist
KR100311050B1 (ko) 1999-12-14 2001-11-05 윤종용 커패시터의 전극 제조 방법
US6573030B1 (en) 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US6967140B2 (en) 2000-03-01 2005-11-22 Intel Corporation Quantum wire gate device and method of making same
US6297554B1 (en) 2000-03-10 2001-10-02 United Microelectronics Corp. Dual damascene interconnect structure with reduced parasitic capacitance
US6423474B1 (en) 2000-03-21 2002-07-23 Micron Technology, Inc. Use of DARC and BARC in flash memory processing
JP3805603B2 (ja) 2000-05-29 2006-08-02 富士通株式会社 半導体装置及びその製造方法
WO2001095690A1 (en) * 2000-06-06 2001-12-13 Ekc Technology, Inc. Method of making electronic materials
US6632741B1 (en) 2000-07-19 2003-10-14 International Business Machines Corporation Self-trimming method on looped patterns
US6455372B1 (en) 2000-08-14 2002-09-24 Micron Technology, Inc. Nucleation for improved flash erase characteristics
US6348380B1 (en) 2000-08-25 2002-02-19 Micron Technology, Inc. Use of dilute steam ambient for improvement of flash devices
SE517275C2 (sv) 2000-09-20 2002-05-21 Obducat Ab Sätt vid våtetsning av ett substrat
US6335257B1 (en) * 2000-09-29 2002-01-01 Vanguard International Semiconductor Corporation Method of making pillar-type structure on semiconductor substrate
US6667237B1 (en) 2000-10-12 2003-12-23 Vram Technologies, Llc Method and apparatus for patterning fine dimensions
US6534243B1 (en) 2000-10-23 2003-03-18 Advanced Micro Devices, Inc. Chemical feature doubling process
US6926843B2 (en) 2000-11-30 2005-08-09 International Business Machines Corporation Etching of hard masks
US6664028B2 (en) 2000-12-04 2003-12-16 United Microelectronics Corp. Method of forming opening in wafer layer
JP3406302B2 (ja) 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US6475867B1 (en) 2001-04-02 2002-11-05 Advanced Micro Devices, Inc. Method of forming integrated circuit features by oxidation of titanium hard mask
US6740594B2 (en) 2001-05-31 2004-05-25 Infineon Technologies Ag Method for removing carbon-containing polysilane from a semiconductor without stripping
US6960806B2 (en) 2001-06-21 2005-11-01 International Business Machines Corporation Double gated vertical transistor with different first and second gate materials
US6522584B1 (en) 2001-08-02 2003-02-18 Micron Technology, Inc. Programming methods for multi-level flash EEPROMs
US6744094B2 (en) 2001-08-24 2004-06-01 Micron Technology Inc. Floating gate transistor with horizontal gate layers stacked next to vertical body
TW497138B (en) 2001-08-28 2002-08-01 Winbond Electronics Corp Method for improving consistency of critical dimension
DE10142590A1 (de) 2001-08-31 2003-04-03 Infineon Technologies Ag Verfahren zur Seitenwandverstärkung von Resiststrukturen und zur Herstellung von Strukturen mit reduzierter Strukturgröße
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
JP2003133437A (ja) 2001-10-24 2003-05-09 Hitachi Ltd 半導体装置の製造方法および半導体装置
US7226853B2 (en) 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
TW576864B (en) 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
US6638441B2 (en) 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
DE10207131B4 (de) 2002-02-20 2007-12-20 Infineon Technologies Ag Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe
US6620715B1 (en) * 2002-03-29 2003-09-16 Cypress Semiconductor Corp. Method for forming sub-critical dimension structures in an integrated circuit
US6759180B2 (en) 2002-04-23 2004-07-06 Hewlett-Packard Development Company, L.P. Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography
US20030207584A1 (en) 2002-05-01 2003-11-06 Swaminathan Sivakumar Patterning tighter and looser pitch geometries
US6951709B2 (en) 2002-05-03 2005-10-04 Micron Technology, Inc. Method of fabricating a semiconductor multilevel interconnect structure
US6602779B1 (en) 2002-05-13 2003-08-05 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming low dielectric constant damascene structure while employing carbon doped silicon oxide planarizing stop layer
US6703312B2 (en) 2002-05-17 2004-03-09 International Business Machines Corporation Method of forming active devices of different gatelengths using lithographic printed gate images of same length
US6818141B1 (en) * 2002-06-10 2004-11-16 Advanced Micro Devices, Inc. Application of the CVD bilayer ARC as a hard mask for definition of the subresolution trench features between polysilicon wordlines
US6734107B2 (en) 2002-06-12 2004-05-11 Macronix International Co., Ltd. Pitch reduction in semiconductor fabrication
US6559017B1 (en) 2002-06-13 2003-05-06 Advanced Micro Devices, Inc. Method of using amorphous carbon as spacer material in a disposable spacer process
KR100476924B1 (ko) 2002-06-14 2005-03-17 삼성전자주식회사 반도체 장치의 미세 패턴 형성 방법
US6924191B2 (en) 2002-06-20 2005-08-02 Applied Materials, Inc. Method for fabricating a gate structure of a field effect transistor
AU2003280498A1 (en) 2002-06-27 2004-01-19 Advanced Micro Devices, Inc. Method of defining the dimensions of circuit elements by using spacer deposition techniques
US6835663B2 (en) 2002-06-28 2004-12-28 Infineon Technologies Ag Hardmask of amorphous carbon-hydrogen (a-C:H) layers with tunable etch resistivity
US6500756B1 (en) 2002-06-28 2002-12-31 Advanced Micro Devices, Inc. Method of forming sub-lithographic spaces between polysilicon lines
US6689695B1 (en) 2002-06-28 2004-02-10 Taiwan Semiconductor Manufacturing Company Multi-purpose composite mask for dual damascene patterning
US20040018738A1 (en) 2002-07-22 2004-01-29 Wei Liu Method for fabricating a notch gate structure of a field effect transistor
US6913871B2 (en) 2002-07-23 2005-07-05 Intel Corporation Fabricating sub-resolution structures in planar lightwave devices
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6673684B1 (en) 2002-07-31 2004-01-06 Advanced Micro Devices, Inc. Use of diamond as a hard mask material
US6764949B2 (en) 2002-07-31 2004-07-20 Advanced Micro Devices, Inc. Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication
US6939808B2 (en) 2002-08-02 2005-09-06 Applied Materials, Inc. Undoped and fluorinated amorphous carbon film as pattern mask for metal etch
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US6566280B1 (en) 2002-08-26 2003-05-20 Intel Corporation Forming polymer features on a substrate
US6794699B2 (en) 2002-08-29 2004-09-21 Micron Technology Inc Annular gate and technique for fabricating an annular gate
US7205598B2 (en) 2002-08-29 2007-04-17 Micron Technology, Inc. Random access memory device utilizing a vertically oriented select transistor
US6756284B2 (en) 2002-09-18 2004-06-29 Silicon Storage Technology, Inc. Method for forming a sublithographic opening in a semiconductor process
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6888755B2 (en) 2002-10-28 2005-05-03 Sandisk Corporation Flash memory cell arrays having dual control gates per memory cell charge storage element
US7119020B2 (en) 2002-12-04 2006-10-10 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US6686245B1 (en) 2002-12-20 2004-02-03 Motorola, Inc. Vertical MOSFET with asymmetric gate structure
US6916594B2 (en) * 2002-12-30 2005-07-12 Hynix Semiconductor Inc. Overcoating composition for photoresist and method for forming photoresist pattern using the same
US7084076B2 (en) 2003-02-27 2006-08-01 Samsung Electronics, Co., Ltd. Method for forming silicon dioxide film using siloxane
US7015124B1 (en) 2003-04-28 2006-03-21 Advanced Micro Devices, Inc. Use of amorphous carbon for gate patterning
US6773998B1 (en) 2003-05-20 2004-08-10 Advanced Micro Devices, Inc. Modified film stack and patterning strategy for stress compensation and prevention of pattern distortion in amorphous carbon gate patterning
JP4578785B2 (ja) 2003-05-21 2010-11-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6835662B1 (en) 2003-07-14 2004-12-28 Advanced Micro Devices, Inc. Partially de-coupled core and periphery gate module process
DE10332725A1 (de) * 2003-07-18 2005-02-24 Forschungszentrum Jülich GmbH Verfahren zur selbstjustierenden Verkleinerung von Strukturen
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
KR100536801B1 (ko) 2003-10-01 2005-12-14 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
US6867116B1 (en) 2003-11-10 2005-03-15 Macronix International Co., Ltd. Fabrication method of sub-resolution pitch for integrated circuits
JP2005150333A (ja) 2003-11-14 2005-06-09 Sony Corp 半導体装置の製造方法
KR101002928B1 (ko) 2003-11-29 2010-12-27 주식회사 하이닉스반도체 반도체 소자의 미세 라인 형성방법
KR100554514B1 (ko) 2003-12-26 2006-03-03 삼성전자주식회사 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
US6998332B2 (en) 2004-01-08 2006-02-14 International Business Machines Corporation Method of independent P and N gate length control of FET device made by sidewall image transfer technique
US6875703B1 (en) 2004-01-20 2005-04-05 International Business Machines Corporation Method for forming quadruple density sidewall image transfer (SIT) structures
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7064078B2 (en) 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
WO2005094231A2 (en) 2004-03-19 2005-10-13 The Regents Of The University Of California Methods for fabrication of positional and compositionally controlled nanostructures on substrate
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US6955961B1 (en) 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
DE102005026228B4 (de) 2004-06-08 2010-04-15 Samsung Electronics Co., Ltd., Suwon Transistor vom GAA-Typ und Verfahren zu dessen Herstellung
US7183205B2 (en) 2004-06-08 2007-02-27 Macronix International Co., Ltd. Method of pitch dimension shrinkage
US7473644B2 (en) 2004-07-01 2009-01-06 Micron Technology, Inc. Method for forming controlled geometry hardmasks including subresolution elements
US7074666B2 (en) 2004-07-28 2006-07-11 International Business Machines Corporation Borderless contact structures
KR100704470B1 (ko) 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
US7175944B2 (en) 2004-08-31 2007-02-13 Micron Technology, Inc. Prevention of photoresist scumming
US7151040B2 (en) 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
KR100614651B1 (ko) 2004-10-11 2006-08-22 삼성전자주식회사 회로 패턴의 노광을 위한 장치 및 방법, 사용되는포토마스크 및 그 설계 방법, 그리고 조명계 및 그 구현방법
US7208379B2 (en) 2004-11-29 2007-04-24 Texas Instruments Incorporated Pitch multiplication process
US7298004B2 (en) * 2004-11-30 2007-11-20 Infineon Technologies Ag Charge-trapping memory cell and method for production
KR100596795B1 (ko) 2004-12-16 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법
US7183142B2 (en) 2005-01-13 2007-02-27 International Business Machines Corporation FinFETs with long gate length at high density
US7271107B2 (en) 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
KR100787352B1 (ko) 2005-02-23 2007-12-18 주식회사 하이닉스반도체 하드마스크용 조성물 및 이를 이용한 반도체 소자의 패턴형성 방법
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7253118B2 (en) 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
KR100640639B1 (ko) 2005-04-19 2006-10-31 삼성전자주식회사 미세콘택을 포함하는 반도체소자 및 그 제조방법
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7547599B2 (en) 2005-05-26 2009-06-16 Micron Technology, Inc. Multi-state memory cell
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
JP2006351861A (ja) 2005-06-16 2006-12-28 Toshiba Corp 半導体装置の製造方法
TW200705541A (en) 2005-07-25 2007-02-01 Li Bing Huan Manufacturing method of nano-sticker
US7413981B2 (en) 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US7291560B2 (en) 2005-08-01 2007-11-06 Infineon Technologies Ag Method of production pitch fractionizations in semiconductor technology
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
KR101200938B1 (ko) * 2005-09-30 2012-11-13 삼성전자주식회사 반도체 장치의 패턴 형성 방법
US7244638B2 (en) * 2005-09-30 2007-07-17 Infineon Technologies Ag Semiconductor memory device and method of production
KR100714305B1 (ko) 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
KR100672123B1 (ko) * 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US20070210449A1 (en) 2006-03-07 2007-09-13 Dirk Caspary Memory device and an array of conductive lines and methods of making the same
US7351666B2 (en) 2006-03-17 2008-04-01 International Business Machines Corporation Layout and process to contact sub-lithographic structures
US7537866B2 (en) 2006-05-24 2009-05-26 Synopsys, Inc. Patterning a single integrated circuit layer using multiple masks and multiple masking layers
US7825460B2 (en) 2006-09-06 2010-11-02 International Business Machines Corporation Vertical field effect transistor arrays and methods for fabrication thereof
US20080292991A1 (en) * 2007-05-24 2008-11-27 Advanced Micro Devices, Inc. High fidelity multiple resist patterning
US7851135B2 (en) * 2007-11-30 2010-12-14 Hynix Semiconductor Inc. Method of forming an etching mask pattern from developed negative and positive photoresist layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5748237A (en) * 1980-09-05 1982-03-19 Nec Corp Manufacture of 2n doubling pattern
JPH05343370A (ja) * 1992-06-10 1993-12-24 Toshiba Corp 微細パタ−ンの形成方法
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP2004152784A (ja) * 2002-10-28 2004-05-27 Fujitsu Ltd 微細パターンの作製方法及び半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076902A (ja) * 2007-09-18 2009-04-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2009099792A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 半導体装置の製造方法
JP2009206394A (ja) * 2008-02-29 2009-09-10 Nippon Zeon Co Ltd 炭素系ハードマスクの形成方法
JP2010212415A (ja) * 2009-03-10 2010-09-24 Tokyo Electron Ltd 基板処理方法
JP2016143890A (ja) * 2015-02-02 2016-08-08 東京エレクトロン株式会社 自己配列されたパターニング集積化スキームにおけるパターン密度を増加させるための方法
US10157742B2 (en) 2015-12-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
US10748768B2 (en) 2015-12-31 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
KR20220060264A (ko) * 2020-11-04 2022-05-11 엠에이치디 주식회사 반도체 장치의 미세 패턴 형성방법
KR102527983B1 (ko) 2020-11-04 2023-05-03 엠에이치디 주식회사 반도체 장치의 미세 패턴 형성방법

Also Published As

Publication number Publication date
KR20070067119A (ko) 2007-06-27
WO2006028705A2 (en) 2006-03-16
US8895232B2 (en) 2014-11-25
TW200612473A (en) 2006-04-16
US20060046200A1 (en) 2006-03-02
EP1794777B1 (en) 2016-03-30
US8486610B2 (en) 2013-07-16
EP1794777A2 (en) 2007-06-13
JP4822077B2 (ja) 2011-11-24
WO2006028705A3 (en) 2006-04-13
CN100521090C (zh) 2009-07-29
US7910288B2 (en) 2011-03-22
US20130302987A1 (en) 2013-11-14
CN101044595A (zh) 2007-09-26
US20110130006A1 (en) 2011-06-02
WO2006028705B1 (en) 2006-06-01
KR100874196B1 (ko) 2008-12-15
TWI267904B (en) 2006-12-01

Similar Documents

Publication Publication Date Title
JP4822077B2 (ja) マスク材料の変換
JP5041250B2 (ja) ピッチ増大用のスペーサを有するマスク・パターン、およびその形成方法
JP4945802B2 (ja) ピッチ増倍を使用して製造された集積回路、及びその製造方法
US8563229B2 (en) Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
KR100921588B1 (ko) 포토리소그래피의 피쳐들에 관련된 감소된 피치를 갖는패턴들
KR20090073157A (ko) 효율적인 피치 멀티플리케이션 프로세스

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090731

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090818

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100709

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110511

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110824

R150 Certificate of patent or registration of utility model

Ref document number: 4822077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term