JP2008060609A - 多層基板およびその製造方法 - Google Patents

Abstract

【課題】パッケージ基板等に使用される多層基板及びその製造方法を提供する。
【解決手段】絶縁層１２の一方の面に導電性回路１１を有するとともに前記導電性回路１１と前記絶縁層１２の他方の面との電気的接続を行なうための層間導通部１４ａを有する第３内層用基材Ｂと、絶縁層１２の一方の面に導電性回路を有するとともに前記絶縁層の他方の面に前記一方の面に形成されている導電性回路よりも微細な導電性回路が形成され、前記絶縁層に一方の面に形成された導電性回路と他方の面に形成された導電性回路とを電気的に接続するための第３表層用層間導通部１５を備える第３表層回路用基材Ａとを一括積層して前記第３内層用基材Ｂの層間導通部１４ａと前記第３表層回路用基材Ａの一方の面に形成された導電性回路とを電気的に接続する。
【選択図】図９Ｇ

Description

この発明は、多層基板およびその製造方法に関し、特に、パッケージ基板等に使用される多層基板およびその製造方法に関するものである。

電子機器の軽薄短小化、半導体チップや部品の小型化および端子の狭ピッチ化にともない、プリント基板（配線基板）の実装面積の縮小化や配線の精細化が進んでいる。また同時に、情報関連機器では、信号周波数の広帯域化に対応して部品間を連結する配線の短距離化が求められている。このため、高密度、高性能を達成するために、プリント基板の多層化は必要不可欠の技術となっている。

多層基板では、従来の平面回路にはなかった層間を電気的に接続する回路（層間導通部）の形成がキーテクノロジーである。多層基板の各層を構成する多層基板用基材においては、絶縁層に貫通孔が設けられ、この貫通孔の内壁面に沿って導体がめっきされることで、多層配線用基材の一方の面と他方の面とが電気的に接続される。

ＩＢＭ社のＳＬＣ（Ｓｕｒｆａｃｅ Ｌａｍｉｎａｒ Ｃｉｒｃｕｉｔ）に代表されるビルドアップ多層基板においても、多層基板用基材の絶縁層の一部を感光性樹脂を用いたフォトリソグラフィ法やレーザ加工等で除去し、層間を接続するための層間導通部をめっきで形成する方法が用いられている（例えば、高木 清著「ビルドアップ多層プリント基板配線技術」日刊工業新聞社出版）。

めっきを用いた配線の導通接続は、微細な回路を低抵抗で導通接続できる利点を持つが、製造工程が複雑で、工数も多いため、コストが高くなり、多層基板の用途を制限する要因となっている。

近年、めっきに代わる安価な層間接続方法として、松下グループのＡＬＩＶＨ（Ａｎｙ Ｌａｙｅｒ Ｉｎｔｅｒｓｔｉｔｉａｌ Ｖｉａ Ｈｏｌｅ）基板や、東芝グループのＢ２ｂｉｔ（Ｂｕｒｉｅｄ Ｂｕｍｐ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ）に代表される導電性樹脂を用いた多層基板が実用化され、多層基板の用途が急速に拡大し始めている（例えば、特開平６−３０２９５７号公報、特開平９−８２８３５号公報、 高木 清著「ビルドアップ多層プリント基板配線技術」日刊工業新聞社出版）。

ＡＬＩＶＨによれば、図１Ａ乃至１Ｈに示されているように、プリプレグによる絶縁板１０１を出発材としてレーザを用いて絶縁板１０１の一方の面と他方の面とを貫通するビアホール１０２を設け、印刷法によってビアホール１０２に導電性ペースト１０３を充填して層間導通部１０３ａが形成される。この作業を所望の箇所に行なうことで、層間導通部１０３ａを有する絶縁基材１０４が形成される。そして、絶縁基材１０４の一方の面及び他方の面に夫々銅箔１０５を圧着し、エッチングにより所望の配線パターン（銅箔回路）１０６が形成される。こうして得られた絶縁基材１０４の一方の面と他方の面に対して、絶縁基材１０４と同等の構成を有する絶縁基材１０７と、銅箔１０８とを夫々圧着する。圧着後の銅箔１０８にさらに配線パターン１０９を形成することを繰り返し行なうビルドアップ方式で多層基板１００が形成される。

ＡＬＩＶＨの工法以外にも、ＳＬＣのように、絶縁層に感光性樹脂を用いて露光、現像を所望の回数行なうことにより、ビアホールを形成する方法や、ケミカルあるいはドライエッチングによって不必要な樹脂を除去する方法も適用できる可能性がある。

導電性ペーストを用いた多層基板の製造方法は、安価である反面、導電性ペーストの電気抵抗がビルドアップ法で使用されるめっきに比べて大きく、銅箔回路との接触抵抗が安定しないなどのいくつかの欠点もあるが、それらも徐々に克服されつつある。

マルチチップモジュールなど、ベアチップを実装する基板では、配線の高密度化に伴って多層基板を構成する一層の厚さが減少する傾向にある。この層厚の減少によって絶縁性フィルム単体では、多層基板の撓みやしわが発生し易くなり、寸法安定性が確保し難くなっている。

この問題に鑑み、層間接続に導電性ペーストを用いる多層基板の製造方法として、図２Ａ乃至２Ｆに示されているように、片面銅箔付きフィルム２０１を出発材とする製造方法がある。この製造方法によれば、片面銅箔付きフィルム２０１の銅箔２０２をエッチングして所望の配線パターン（銅箔回路）２０３を形成し、片面銅箔付きフィルム２０１の絶縁フィルム層２０４にビアホール２０５をあけ、ビアホール２０５に導電性ペースト２０６を充填して層間導通部２０６ａを形成した多層配線基材２０７（但し、最下層の基材２０８は、ビアホールは設けられない）を複数貼り合わせて一括積層し固着することによって多層基板２００を形成する（例えば、特開２００２−３５３６２１号公報）。この方法を一括積層プレス法と呼ぶ。

一括積層プレス法によれば、絶縁層として機能する樹脂フィルムと、この樹脂フィルム（絶縁層）の一方の面に設けられた導体層として機能する銅箔とから成る銅張基板（片面銅箔付きフィルム）を出発材としているので、フィルムの剛性が高まり、高い寸法精度を維持できる。

さらに一括積層プレス法によれば、片面銅箔付きフィルムを出発材として一括積層を行なう前に回路形成を行ない、一括積層によって多層化した多層基板は、ビルドアップ法によって形成された多層基板より、短時間で作成可能で、かつ歩留まりよく製造できる利点がある。しかしながらビルドアップ法と同様の精度を得るには、一括積層プレス法では、多層基板の各層を構成する多層基板用基材を形成してから一括積層を行なうため、各多層基板用基材を高精度に位置合わせする必要がある。

一括積層における層間の位置合わせは、所定の位置に開口されている穴（ピン穴）にピンを貫通させる方法（ピンアライメント法）が一般的である。ピンアライメント方法によれば、ピン穴の位置精度を高めるとともに、ピン穴とピンのクリアランスを最小限に抑えることが位置合わせ精度を向上させるポイントになる。しかし、このような層間の位置合わせの精度には限界があり、ビルドアップ方式に比べると、その精度は劣っている。よって、予め微細回路を形成した基板を用意しても隣接層との位置合わせができず多層化が困難である。

一方、上記したＳＬＣに代表されるビルトアップ方式で製造された多層基板は、一層一層順番に、積層と回路形成を繰り返し行なうので、隣接する多層基板用基材の回路、ビアホール、表面の回路の位置合わせは、フォトリソグラフィを行なう位置合わせの精度に依存している。一般的にビルドアップ方式は、予め積層した回路同士を位置合わせして貼り合わせる一括積層によって形成された多層基板に比して、位置合わせの精度が高い。このことは、半導体チップが直接接合される多層基板の多くに、ビルトアップ方式が採用されている理由である。しかし、ビルドアップ方式での多層化は前述のように、製造工程が複雑で、工数が多く、コストがかかる。

本発明の目的は、上述の如き問題点を解消するためになされたもので、高い歩留まりを期待できる一括積層法の利点を損なうことなく、表層に微細回路を形成して狭ピッチの半導体素子を実装できる多層基板およびその製造方法を提供することを目的としている。

上記目的を達成するために、本発明は、絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面との電気的接続を行なうための層間導通部を有する第３内層用基材と、絶縁層の一方の面に導電性回路を有するとともに前記絶縁層の他方の面に前記一方の面に形成されている導電性回路よりも微細な導電性回路が形成され、前記絶縁層に一方の面に形成された導電性回路と他方の面に形成された導電性回路とを電気的に接続するための第３表層用層間導通部を備える第３表層回路用基材と、を少なくとも含む多層基板の製造方法であって、
前記第３表層回路用基材上に設けられた微細回路面が表層に配置された状態で前記第３内層用基材及び第３表層回路用基材とを一括積層して前記第３内層用基材の層間導通部と前記第３表層回路用基材の一方の面に形成された導電性回路とを電気的に接続する工程、
を含むことを特徴とする。

以下に添付の図を参照してこの発明の実施形態を詳細に説明する。

第１実施形態
図３Ａに示されているように、絶縁層として機能するポリイミドフィルム２の一方の面に銅箔３を有する片面銅張り基板（ＣＣＬ）１を出発材とし、銅箔３にエッチングを行って銅箔３による回路パターン（内層回路）４が形成される（図３Ｂ）。銅箔３のエッチングは、塩化第２鉄を主成分とした水溶液、塩化第２銅を主成分としたエッチャントを用いて行なうことができる。

つぎに、図３Ｃに示されているように、ポリイミドフィルム２の多層化接着面側（銅箔３とは反対の面）に接着層５を形成する。接着層５は、ワニスタイプの場合には、ロールコータやスクリーン印刷機を用いて塗布することにより形成され、フィルムタイプの場合にはラミネータを用いて熱圧着して形成される。

この実施形態では、可塑性を有するポリイミドを用いた。熱可塑性を有するポリイミド系材料としては、ポリエーテルイミド（ＰＥＩ）、ポリエーテルエーテルケトン（ＰＥＥＫ）系材料などを使用できる。

なお、内層回路パターン４を形成する工程と接着層５を形成する工程の順番は、逆であってもよい。また、絶縁層が接着層を兼ねる場合は、接着層５を省略することができる。ここで接着層を兼ね得る絶縁層の材料としては、ポリイミド、熱可塑性ポリイミド、熱可塑性樹脂を付与した熱可塑性ポリイミド、あるいは液晶のポリマを用いることができる。

つぎに、接着層５の側からレーザを照射して接着層５とポリイミドフィルム２に、ビアホール６が穿設される。エッチングによって、銅箔３の内層回路４に設けた小孔６Ａの中心と、接着層５と、ポリイミドフィルム２のビアホール６の中心とが位置合わせされることにより、ビアホール６より直径が小さい小孔６Ａを有する小穴付きビアホール６が形成される。ビアホール６の直径は、例えば１００μｍ程度で、小孔６Ａの直径は３０〜５０μｍ程度である。

つぎに、図３Ｅに示されているように、スクリーン印刷で使用するようなスキージプレートを使用して接着層５の側から銀ペースト等の導電性ペースト７をスクイジングによってビアホール６と小孔６Ａの全てに穴埋め充填する。導電性ペースト７の充填に際しては、印刷用マスクを用いず、ビアホール６部分以外の表面を薄い保護フィルムで覆って行ない、刷り残しの導電性ペーストによる汚染を回避する。

これにより、絶縁層の一方の面に内層回路４が形成され、且つ一方の面から他方の面（図面上側を一方の面、図面下側を他方の面と定義する）を電気的に接続する導電性ペースト７が充填された層間導通部７ａが形成された内層回路用の多層基板用基材１０（第１内層用基材）が完成する。

図３Ｆに示されているように、２枚の内層回路用の多層基板用基材（第１内層用基材）１０、１０と、絶縁層として機能するポリイミドフィルム２２の一方の面に銅箔（導体箔）２１を有し、他方の面に接着層２３を有する表層回路用の基材２０（表層回路用絶縁基材７０に導体箔２１を貼り合わせた構造に等しい）と、絶縁層として機能するポリイミドフィルム３１の一方の面に内層回路となる回路パターン（回路）３２が形成され、他方の面に接着層３３を有する内層回路用の１枚の多層基板用基材（第２内層用基材）３０と、表層回路用の１枚の導体箔４０を一括積層し固着させる。なお、本実施形態では第１内層用基材１０を２枚用いた例を示したが、適宜変更可能である。

換言すれば ２枚の内層回路用の多層基板用基材（第１内層用基材）１０、１０の一方の面側（内層回路４側）に表層回路用の多層基板用基材（表層回路用基材）２０を配置し、２枚の内層回路用の多層基板用基材１０の他方の面側、すなわち第１内層用基材の接着層５側に内層回路用の多層基板用基材（第２内層用基材）３０を配置し、多層基板用基材３０の下側、すなわち接着層３３側に導体箔４０を配置し、一括積層し固着させる。

なお、内層回路用の多層基板用基材（第２内層用基材）３０は、ビアホール６（層間導通部７ａ）が形成されていない多層基板用基材（第１内層用基材）１０と同じであり、表層回路用の多層基板用基材（表層回路用基材）２０は、ＣＣＬに接着層２３が設けてあるものに相当する。

第１内層用基材１０、表層回路用基材２０、第２内層用基材３０、及び表層回路用導体箔４０を一括積層する際は、ピンアライメント法等によって内層回路４、３２が層間導通部７を介して互いに電気的に導通するように位置合わせを行ない、熱プレスにより一括積層し固着する。

これにより、図３Ｇに示されているように、内部の回路パターン（内層回路）４、３２同士がビアホール６に充填された導電性ペースト７による層間導通部７ａによって層間同士が導通接続され、一方の面にビアホール６が形成されていない表面銅箔２１、及び他方の面に裏面銅箔４０を有する一括積層体５０が完成される。

一括積層後に、一括積層体５０の一方の面及び他方の面にビア加工と微細回路の加工を行なう。まず、レーザを用いて、図４Ａに示されているように、最上層の表層回路用基材２０と最下層の第２内層用基材３０および銅箔４０の各々に、一括積層体５０の一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール５１が形成される。

なおレーザ加工によって形成される穴と直下の層との位置合わせはＸ線を用いて行った。すなわち、Ｘ線を使用して内層回路（回路パターン４あるいは３２）を透視して一括積層体５０の一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール５１の位置決めを行なう。

ビアホール５１の形成には、ＹＡＧレーザ、エキシマレーザや炭酸ガスレーザによる加工以外にも、レジストまたは銅箔をマスクとしたケミカルエチッチングやドライエッチングを用いることができる。

つぎに、ビアホール５１内壁に表面処理を施した後、図４Ｂに示されているように、銅めっき５２によってビアホール５１内壁を被覆し、一括積層体５０の一方及び他方の面に設けられた銅箔２１、銅箔４０と直下の回路パターン（内層回路）４あるいは３２とを各々電気的に接続する。これにより、一括積層体５０の一方及び他方の面に設けられる回路と内層回路とを接続する第１及び第２表層用層間導通部５１ａ、５１ｂが形成される。

一括積層体５０の一方及び他方の面に設けられた銅箔２１、４０上にフォトレジストを貼付し、直下の回路パターン（内層回路）４あるいは３２との位置合わせを行ない、露光現像する。位置合わせには上述したＸ線を使用した位置合わせ方法を行なった。そして、塩化第２鉄水溶液を用いて銅箔をエッチングした後、レジストを剥離し、図４Ｃに示されているように、一括積層体５０の一方及び他方の面に微細回路５４を形成した。必要に応じてソルダレジスト膜を被覆形成して、本実施形態に係る多層基板６０が完成される。

多層基板６０では、内層回路４、３２とビアホール６及び一括積層体５０の一方及び他方の面に形成された微細回路５４の位置合わせ精度は、微細回路５４を形成するためのフォトレジストにパターンを露光するアライナの精度に等しく、従来の一括積層による層間位置合わせ精度に比べて非常に高い。それゆえ、本実施形態に係る微細回路においてはビア周囲のランドもその精度に応じて縮小でき、回路の精細化を達成できる。例えば、内層回路４、３２のランド径は４００〜６００μｍ程度であり、微細回路５４のランド径は、それより小径の５０〜７０μｍ程度である。

半導体用インターポーザの中で片方を半導体チップに接続し、反対側を機器のプリント基板に接続するような場合は、片面のみ高精細なパターンが要求される。このような場合は、図５に示されているように、内層回路４及びビアホール６形成済みの第１内層用基材１０と内層回路３２形成済みの第２内層用基材３０と銅箔４０を一括積層し、銅箔４０側のみに、一括積層後の導通部の形成、すなわち半導体チップが接続される導体回路と内層回路とを接続する第２表層用層間導通部５１ｂの形成、及び微細回路５４の形成を行なえばよい。

なお、図４Ｃ、５において使用されている各層の絶縁層は同一の材料によって構成されることが望ましい。各絶縁層を同一の材料を使用することで、一括積層後の多層基板の反りを抑制することができる。また、各絶縁層を同一の材料を使用する効果は、図５に示すように片面にのみ微細回路を形成する場合により大きい。また図４Ｃ、５に示す実施形態において第１内層用基材１０を２枚用いたが、１枚でも、また３枚以上でも同様の効果が得られる。

図６Ａ乃至６Ｅは、上記第１実施形態の他の変形例を示している。なお、図６Ａ乃至６Ｅにおいて、図３Ａ乃至３Ｇ、図４Ａ乃至４Ｃに対応する部分は、図３Ａ乃至３Ｇ、図４Ａ乃至４Ｃに付した符号と同一の符号を付けて、その説明を省略する。

図６Ａに示されているように、２枚の内層回路用の多層基板用基材（第１内層用基材）１０、１０と、絶縁層として機能するポリイミドフィルム７１の一方の面に接着層７２を有する表層回路用の１枚の多層基板用基材（表層回路用絶縁基材）７０と、内層回路用の１枚の多層基板用基材（第２内層用基材）３０とを一括積層して固着する。なお、本実施形態においては、第２内層用基材の絶縁層として、接着層を有しない絶縁層を用いた。

すなわち、２枚の内層回路用の多層基板用基材（第１内層用基材）１０の一方の面（内層回路４側）に表層回路用の多層基板用基材（表層回路用絶縁基材）７０を配置し、２枚の内層回路用の多層基板用基材（第１内層用基材）１０、１０の他方の面側（接着層５側）に内層回路４用の多層基板用基材（第２内層用基材）３０を配置した状態で一括積層して固着する。

上述したように各基材、すなわち第１内層用基材１０、第２内層用基材３０、及び表層回路用絶縁基材７０は、ピンアライメント法等によって内層回路４、３２同士が層間導通部７ａを介して電気的に導通するように位置合わせを行ない、熱プレスによって一括積層される。これにより、図６Ｂに示されているように、内部の回路パターン（内層回路）４、３２同士がビアホール６に充填された導電性ペースト７による層間導通部７ａによって層間同士が導通接続され、一方及び他方の面に、層間導通部及び微細回路が形成されていない絶縁層（ポリイミドフィルム７１、３１）を有する一括積層体８０が完成する。

一括積層後に、一括積層体８０の一方及び他方の面に層間導通部の加工及び微細回路の加工が行われる。

まず、レーザを用いて、図６Ｃに示されているように、表層回路用絶縁基材７０と第２内層用基材３０の各々に、一括積層体８０の一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール８１が形成される。レーザ加工された穴と直下の層との位置合わせはＸ線を用いて整合させる。すなわち、Ｘ線を用いて内層回路（回路パターン４あるいは３２）を透視して一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール８１の位置決めを行なう。なお、第２内層用基材３０、表層回路用絶縁基材７０が光透過性のものであれば、画像処理法によっても位置合わせを行なうことができる。

つぎに、ビアホール８１の内壁を含む一括積層体８０の一方及び他方の面の絶縁層表面に、Ｎｉを下地としたＣｕの２層からなる薄膜層をスパッタにより成膜した。

なお、Ｎｉ以外にＣｒやＴｉまたはこれらを含む合金を用いることこともできる。

このスパッタ膜をシード層として、銅めっきを行ない、図６Ｄに示されているように、絶縁層表面およびビアホール８１内に銅層８２を形成した。一般的に、めっき膜は、表面に均一な厚さで形成されるが、浅い部位より深い部位のめっき速度が速いビアフィルめっき等によってビアホール８１内に選択的に銅を析出させ、めっき後の表面を平滑にすることもできる。本実施形態では、後者の例を示している。これにより、表層と内層とを接続するビアホール８１が銅めっき（銅層８２）によって充填され、第１及び第２表層用層間導通部８１ａ、８１ｂが形成される。

めっきによる銅層８２の形成後に、エッチングにより不用部分を除去し、図６Ｅに示されているように、表層回路（微細回路）８３が形成される。更に必要に応じてソルダレジスト膜を被覆形成された後、多層基板９０は完成する。なお図６Ｅから理解されるごとく、内層回路４のピッチは、微細回路８３のピッチよりも大きい。

多層基板９０でも、内層回路４、３２と表層用層間導通部８１ａ及び微細回路８３の位置合わせ精度は、微細回路８３を形成するエッチングパターンのアライナ精度に等しく、従来の一括積層による層間位置合わせ精度に比べて非常に高い。それゆえ、最表層においては表層用層間導通部８１ａ周囲のランドもその精度に応じて縮小でき、従来よりも精密な回路が形成できる。

上述の製造方法はサブトラクティブ法による加工例を示しているが、銅めっき前に、回路パターン部を残して絶縁層表面をレジストで被覆し、ビアホール及び回路部にのみめっき膜を成長させるアディティブ法を用いることもできる。

以下、アディティブ法による加工例を図７Ａ乃至７Ｃを参照して説明する。

図７Ａに示されているように、一括積層された一括積層体８０の一方及び他方の面より表層回路用基材７０と、第２内層用基材３０の各々に、一括積層体８０の一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール８１を形成し、ビアホール８１の内壁を含む一括積層体８０の一方及び他方の面の絶縁体表面にスパッタ法でＮｉとＣｕを成膜したのち、スパッタ膜上にレジスト８４を貼付し、露光・現像する。この際露光・現像で得られるパターンを微細にしておく。

つぎに、スパッタ膜を通して給電しながら銅回路８５が電解めっきにより形成される。この場合も、微細回路と内層回路とを接続するためのビアホール８１内は銅めっきによって充填され、第１及び第２表層用層間導通部８１ａ、８１ｂが形成される（図７Ｂ）。めっき工程の後、レジスト８４を除去し、回路以外のスパッタ膜をエッチングして除去する。これにより、図６Ｅと同様の多層基板９０が形成される（図７Ｃ）。

上記第１実施形態の変形例でも、片面のみに微細回路が形成される場合には、図８に示されているように、回路及びビアホール（層間導通部）が形成済みの第１内層用基材１０と回路形成済みの第２内層用基材３０とを一括積層し、第２内層用基材３０に一括積層後に微細回路と内層回路を接続するためのビアホール８１を形成し、銅めっきによる微細回路８３の形成、並びに第２表層用層間導通部８１ｂの形成を行なえばよい。

なお、図７Ｃ、８において使用されている各層の絶縁層は同一の材料によって構成されることが望ましい。各絶縁層を同一の材料を使用することで、一括積層後の多層基板の反りを抑制することができる。また、各絶縁層を同一の材料を使用する効果は、図８に示すように一方の表層にのみ微細回路を形成する場合により大きい。また図７Ｃ、８に示す実施形態において第１内層用基材１０を２枚用いたが、１枚でも、また３枚以上でも同様の効果が得られる。

なお、本実施形態では各基材に絶縁層及び接着層を有する銅貼りの積層板を示したが、上記のごとく絶縁層が接着層を兼ねる場合は、接着層５を省略することができる。なお、接着層を兼ね得る絶縁層の材料としては、ポリイミド、熱可塑性ポリイミド、熱可塑性樹脂を付与した熱可塑性ポリイミド、あるいは液晶のポリマを用いることができる。

第２実施形態
以下図を参照しながら、本発明の第２実施形態に係る多層基板の製造方法を説明する。

接着層を兼ねた絶縁層１２の一方の面に銅箔１３が設けてある片面銅張板（ＣＣＬ：Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）を出発材とし（図９Ａ）、エッチングなどを用いて銅箔１３に銅回路及び銅ランド部１１を形成する（図９Ｂ）。片面ＣＣＬとしては、例えば、絶縁樹脂層にポリイミド、熱可塑性ポリイミド、熱硬化性ポリイミド、熱硬化機能を付与した熱可塑性ポリイミド、あるいは液晶ポリマなどを用いることが望ましい。加えて絶縁層の厚みは１０〜７０μｍ程度、銅箔厚みは５〜２０μｍ程度であることが望ましい（第１Ａ工程）。

次に、絶縁層１２にレーザ加工、エッチングなどにより、銅回路及び銅ランド部１１に導通するためのビアホール１４を形成する（図９Ｃ）（第２Ａ工程）。ビアホール径としては、２０〜５０μｍ程度が望ましい。

第１Ａ工程で作製したビアホール１４の内部に、めっき等により導体を充填して第３表層回路用層間導通部１５を形成するとともに、絶縁層１２の表面に銅回路部および銅ランド部１６を形成する（図９Ｄ）。ここまでの工程で第３表層回路用基材Ａが形成される。なお、第３表層回路用基材Ａの形成過程は、図１０Ａ乃至１０Ｄに示す順番で行ってもよい。すなわち、図１０Ａに示すように片面銅貼り基板ＣＣＬを出発材とし、まずレーザ加工、エッチングなどにより、ビアホール１４を設け（図１０Ｂ）、次いで、銅箔１３のビアホール１４に対応する位置に銅回路及び銅ランド部１１を設けた後めっきをすることで（図１０Ｃ）、第３表層回路用基材Ａが形成される（図１０Ｄ）。第３表層回路用基材Ａにおいて、他方の面には一方の面に形成された微細回路よりも粗い回路が形成されている。他方の面に形成された回路は、一括積層時の位置合わせ誤差を許容できる程度の精度を有している。

めっきの手法としては、図１１Ａ乃至１１Ｄに示すような方法がある。例えば、絶縁層１２上にビアホール１４を設け、ビアホール１４に対応する位置に銅ランド部１１を設けた基材において、銅ランド部１１と反対側の面およびビアホール１４内部に、めっきのシード層３１を、例えばスパッタや、触媒を吸着させるなどにより形成する（図１１Ａ）。次に、銅ランド部１１側の面にレジスト３２を形成した後に、電解めっきにより銅３３０を析出させる（図１１Ｂ）。続いて、めっきにより析出させた銅３３０の上に、所望の回路パターンにレジスト３２を形成し（図１１Ｃ）、サブトラクティブ法により、回路パターンに使用しない部位の銅３３０およびシード層３１０を除去する。ここまでの工程で、めっきによりビアホール１４内部に銅が充填された基材（第３表層回路用基材）Ｃが形成される（図１１Ｄ）。

また、図１２Ａ乃至１２Ｅに示すように、図１１Ａ乃至１１Ｄと同様にシード層３１０を形成した後に（図１２Ａ）、レジスト３２を所望のパターンに形成し（図１２Ｂ）、電解めっきなどで回路パターンの必要な部位にのみ銅３３０を析出させてレジスト３２を除去し（図１２Ｃ、１２Ｄ）、先に析出させた銅をエッチングマスクとして、シード層３１０を除去する（図１２Ｅ）といった手法によっても同一の基材（第３表層用回路基材）Ｃが得られる。

その他には、図１３Ａ乃至１３Ｃに示すように、シード層３１０を形成せずにレジストを所望のパターンに形成し（図１３Ａ）、無電解の化学銅めっきなどで銅３３０を析出させて（図１３Ｂ）、レジスト３２を除去する（図１３Ｃ）手法もある。

上記各手法を用いて、ビアホール１４内部に銅が充填された第３表層用層間導通部を備えた第３表層回路用基材Ｃが得られる（第３Ａ工程）。なお、めっきにより形成した導体層厚みは３〜１０μｍ程度であることが望ましく、銅ランド部１１の径は８０〜１５０μｍ程度が望ましい。

次に、第１Ａ、第２Ａ工程と同様の手法で、接着層を兼ねた絶縁層の一方の面に、銅回路部および銅ランド部１１が形成され、ビアホール１４が開口している第３内層用基材Ｂを作成する（図９Ｅ）（第４Ａ工程）。ビアホール径は、５０〜２００μｍ程度であることが望ましく、銅ランド部の径は２５０〜４００μｍ程度が望ましい。

第４Ａ工程で作成した基材のビアホール１４内部に、例えば、銀や銅あるいは銀でコーティングされた銅などを金属フィラーとする導電ペーストを印刷法などにより充填し、層間導通部１４ａが得られる（図９Ｆ）（第５Ａ工程）。

第５Ａ工程で得られた第３内層用基材Ｂを必要枚数用意し、第３Ａ工程で得られた第３表層回路用基材Ａを、めっきで得られた微細回路側が表層になるように配置して、各基材表面または内部に設けた図示しないアライメントマーク、基準穴、回路パターン等を用いて各々の層間導通部と銅ランド部とが電気的に接続されるように位置決めした後に一括積層する（図９Ｇ）。この後、真空キュアプレス機またはキュアプレス機を用いて、基板を１〜５ＭＰａで加圧し、１５０〜２５０℃に加熱して、３０分〜２時間保持することにより各層を固着させる（図９Ｈ）（第６Ａ工程）。以上のようにして、一括積層法を用いて一方の面に微細な回路パターンを持つ多層基板Ｄを容易に得ることができる。

上記から理解されるように、第２実施形態では、第１実施形態と異なり、予め多層基板用基材として微細回路が形成された基板を少なくとも含む回路が作成された、複数枚の基材を一括積層することを特徴とする。

次に図１４Ａ乃至１４Ｇ参照しつつ、第２実施形態の変形例に係る多層配線基板の製造方法を説明する。

接着層を兼ねた絶縁層２２の一方の面に銅箔２３が設けてある片面銅張板（ＣＣＬ：Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）を出発材とし（図１４Ａ）、エッチングなどを用いて銅箔２３が予め形成されている面に微細な銅回路及び銅ランド部２１を形成する（図１４Ｂ）（第１Ｂ工程）。エッチングにおいて微細回路が形成される片面ＣＣＬとしては、例えば、絶縁樹脂層にポリイミド、熱可塑性ポリイミド、熱硬化性ポリイミド、熱硬化機能を付与した熱可塑性ポリイミド、あるいは液晶ポリマなどを用いることが望ましく、絶縁層の厚さは１０〜７０μｍ程度、銅箔厚みは５〜２０μｍ程度であることが望ましく、銅ランド部の径は８０〜１５０μｍ程度が望ましい。

ついで、絶縁層２２にレーザ加工、エッチングなどによりビアホール２４を形成する（図１４Ｃ）（第２Ｂ工程）。ビアホール２４の径としては、２０〜５０μｍ程度が望ましい。

第２Ｂ工程で作製したビアホール２４の内部に、上記第２実施形態の第３Ａ工程と同様の手法で、めっきにより導体を充填して第３表層用層間導通部２４ａを形成するとともに、絶縁層２２の上記微細な銅回路部及び銅ランド２１が形成された面とは反対側の表面に銅回路部および銅ランド部２６を形成して第３表層回路用基材Ｅを作成する（図１４Ｄ）（第３Ｂ工程）。なお第３表層回路用基材Ｅの表層側の銅回路部及び銅ランド２１は、他面側のめっきで形成された銅回路部及び銅ランド２６に比べてより微細なパターンが形成されている。

また第３Ｂ工程において、第３表層用層間導通部２４ａは、めっきによってビアホール２４が充填されていくが、図１５Ａ乃至１５Ｃに示すように、めっきの形成過程において、層間導通部２４ａの直上には凹み６１が発生しやすい。この点を考慮して、めっきによって形成される導体層の厚さを１５〜２０μｍ程度にすることが望ましい。このときの銅ランド部２６の径は２５０〜４００μｍ程度が望ましく、一括積層時の位置合わせ誤差を許容できる大きさであれば良い。それにより、従来の一括積層と同様の位置合わせ精度で表層に微細回路を形成した多層基板を得ることができる。

次に、上記第２実施形態の第１Ａ、第２Ａ工程、及び第３Ａ工程と同様の手法で、接着層を兼ねた絶縁層の片面に、銅回路部および銅ランド部２６が形成され、層間導通部２７ａが形成されている第３内層用基材Ｆを作成する（図１４Ｅ）（第４Ｂ工程）。なお、ビアホールの径は、５０〜２００μｍ程度であることが望ましく、第３内層用基材Ｆの銅ランド部２６の径は２５０〜４００μｍ程度が望ましい。

第４Ｂ工程で得られた第３内層用基材Ｆ（Ｆ１、Ｆ２、Ｆ３）を必要枚数用意し、第３Ｂ工程で得られた第３表層回路用基材Ｅを、第３表層回路用基材Ｅのめっきで得られた銅回路部（微細回路が形成された面の反対面）および銅ランド部２６が内層になるように配置して、各基材表面または内部に設けた図示しないアライメントマーク、基準穴、回路パターン等を用いて位置決めした後に一括積層して固着する（図１４Ｆ）。なお、図１４Ｆでは互いに異なる内層回路が形成された第３表層回路用基材Ｆ１、Ｆ２、Ｆ３を示した。このように、内部に形成された内層回路が異なる第３表層回路用基材Ｆを適宜組み合わせることで、要求を満たす種々の多層基板が形成可能である。

積層後、真空キュアプレス機またはキュアプレス機を用いて、基板を１〜５ＭＰａに加圧し、１５０〜２５０℃に加熱して、３０分〜２時間保持することにより一括積層する（図１３Ｇ）。こうして、一括積層法を用いて、最表層に微細な回路パターンを持つ多層基板Ｇを容易に得ることができる。

図９Ｈに示される多層基板Ｄと、図１４Ｇに示される多層基板Ｇとを比較すると理解されるように、多層基板Ｄでは最表層に第３表層用層間導通部とともに形成された微細回路が図示しない半導体チップ等に接続されるのに対して、基板Ｇでは最表層に上記第１Ｂ工程で形成された微細回路の銅ランド２１が半導体チップ等に接続される。

本発明の第２実施形態、及び第２実施形態の変形例において、接着層を兼ねた絶縁層の片面に銅箔が形成されている片面ＣＣＬを出発材とし、ビアホールを開口した後に、エッチングなどを用いて回路部を形成しても良い。また、絶縁層は必ずしも接着層兼ねる必要はなく、図１６に示すように接着層８１と絶縁層８２が異なる２層以上の構造としてもよい。そのときに挙げられる接着層としては、熱硬化性ポリイミド、熱可塑性ポリイミド、熱硬化機能を付与した熱可塑性ポリイミド、液晶ポリマなどが挙げられる。

本発明の第１実施形態によれば、表層の回路基材を内層とともに一括積層し、最表層の回路形成のみ一括積層後に行なうことにより、一括積層の位置合わせ精度に影響されることなく微細回路を形成できる。また少ない工数で高い歩留まりを期待できる一括積層の利点を損なうことなく、狭ピッチの半導体素子を実装できる多層基板を提供できる。

また本発明の第２実施形態では、第１実施形態と異なり一括積層前に回路形成を行なうことができる。この方法によれば、表層の回路パターンが微細な多層基板を、一括積層法によって作成できる。これにより、先述の従来技術での問題点を解消し、回路パターンが微細な多層基板を、低コストかつ高歩留まりで作ることができる。

また、多層基板においては、積層する回路パターンに起因して、表層に多少の凹凸が生じることがあり、微細回路の形成に悪影響を与えることがあるが、第２実施形態に係る多層基板の製造法によれば、一括積層後の表層の凹凸の影響を受けないため、上述の第１実施形態に比べてより微細な回路を形成することができる。

従来の多層基板の製造工程を示す工程図である。 従来の多層基板の製造工程を示す工程図である。 従来の多層基板の製造工程を示す工程図である。 従来の多層基板の製造工程を示す工程図である。 従来の多層基板の製造工程を示す工程図である。 従来の多層基板の製造工程を示す工程図である。 従来の多層基板の製造工程を示す工程図である。 従来の多層基板の製造工程を示す工程図である。 従来の多層基板の他の製造工程を示す工程図である。 従来の多層基板の他の製造工程を示す工程図である。 従来の多層基板の他の製造工程を示す工程図である。 従来の多層基板の他の製造工程を示す工程図である。 従来の多層基板の他の製造工程を示す工程図である。 従来の多層基板の他の製造工程を示す工程図である。 本発明の第１実施形態に係る多層基板の製造方法の前半工程を示す図である。 本発明の第１実施形態に係る多層基板の製造方法の前半工程を示す図である。 本発明の第１実施形態に係る多層基板の製造方法の前半工程を示す図である。 本発明の第１実施形態に係る多層基板の製造方法の前半工程を示す図である。 本発明の第１実施形態に係る多層基板の製造方法の前半工程を示す図である。 本発明の第１実施形態に係る多層基板の製造方法の前半工程を示す図である。 本発明の第１実施形態に係る多層基板の製造方法の前半工程を示す図である。 本発明の第１実施形態に係る多層基板の製造方法の後半工程を示す図である。 本発明の第１実施形態に係る多層基板の製造方法の後半工程を示す図である。 本発明の第１実施形態に係る多層基板の製造方法の後半工程を示す図である。 表層の片面のみに微細回路を形成した場合を示す図である。 第１実施形態の変形例に係る多層基板の製造工程を示す工程図である。 第１実施形態の変形例に係る多層基板の製造工程を示す工程図である。 第１実施形態の変形例に係る多層基板の製造工程を示す工程図である。 第１実施形態の変形例に係る多層基板の製造工程を示す工程図である。 第１実施形態の変形例に係る多層基板の製造工程を示す工程図である。 第１実施形態の変形例に係る製造方法の他の例を示す工程図である。 第１実施形態の変形例に係る製造方法の他の例を示す工程図である。 第１実施形態の変形例に係る製造方法の他の例を示す工程図である。 表層の片面のみに微細回路を形成した場合を示す図である。 本発明の第２実施形態に係る多層基板の製造方法を示す工程図である。 本発明の第２実施形態に係る多層基板の製造方法を示す工程図である。 本発明の第２実施形態に係る多層基板の製造方法を示す工程図である。 本発明の第２実施形態に係る多層基板の製造方法を示す工程図である。 本発明の第２実施形態に係る多層基板の製造方法を示す工程図である。 本発明の第２実施形態に係る多層基板の製造方法を示す工程図である。 本発明の第２実施形態に係る多層基板の製造方法を示す工程図である。 本発明の第２実施形態に係る多層基板の製造方法を示す工程図である。 本発明の第２実施形態による多層基板の他の製造方法を示す工程図である。 本発明の第２実施形態による多層基板の他の製造方法を示す工程図である。 本発明の第２実施形態による多層基板の他の製造方法を示す工程図である。 本発明の第２実施形態による多層基板の他の製造方法を示す工程図である。 第２実施形態に係るめっき手法の第１の例を示す工程図である。 第２実施形態に係るめっき手法の第１の例を示す工程図である。 第２実施形態に係るめっき手法の第１の例を示す工程図である。 第２実施形態に係るめっき手法の第１の例を示す工程図である。 第２実施形態に係るめっき手法の第２の例を示す工程図である。 第２実施形態に係るめっき手法の第２の例を示す工程図である。 第２実施形態に係るめっき手法の第２の例を示す工程図である。 第２実施形態に係るめっき手法の第２の例を示す工程図である。 第２実施形態に係るめっき手法の第２の例を示す工程図である。 めっき手法の第３の例を示す工程図である。 めっき手法の第３の例を示す工程図である。 めっき手法の第３の例を示す工程図である。 第２実施形態の変形例を示す工程図である。 第２実施形態の変形例を示す工程図である。 第２実施形態の変形例を示す工程図である。 第２実施形態の変形例を示す工程図である。 第２実施形態の変形例を示す工程図である。 第２実施形態の変形例を示す工程図である。 第２実施形態の変形例を示す工程図である。 層間導通部のめっきの成長例を示す図である。 層間導通部のめっきの成長例を示す図である。 層間導通部のめっきの成長例を示す図である。 本発明の第２実施形態の別の変形例を示す図である。

Claims (6)

1. 絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面との電気的接続を行なうための層間導通部を有する第３内層用基材と、絶縁層の一方の面に導電性回路を有するとともに前記絶縁層の他方の面に前記一方の面に形成されている導電性回路よりも微細な導電性回路が形成され、前記絶縁層に一方の面に形成された導電性回路と他方の面に形成された導電性回路とを電気的に接続するための第３表層用層間導通部を備える第３表層回路用基材と、を少なくとも含む多層基板の製造方法であって、
   前記第３表層回路用基材上に設けられた微細回路面が表層に配置された状態で前記第３内層用基材及び第３表層回路用基材とを一括積層して前記第３内層用基材の層間導通部と前記第３表層回路用基材の一方の面に形成された導電性回路とを電気的に接続する工程、
   を含むことを特徴とする方法。
2. 請求項１記載の多層基板の製造方法であって、前記絶縁層は同一の材料から構成されることを特徴とする方法。
3. 請求項２記載の多層基板の製造方法であって、少なくとも前記絶縁層が粘着性を有する材料から構成される、または前記絶縁層の他方の面に粘着層を有することを特徴とする方法。
4. 請求項３記載の多層基板の製造方法であって、前記絶縁層は、ポリイミド、熱可塑性ポリイミド、熱硬化性ポリイミド、熱硬化樹脂が付与された熱可塑性ポリイミド、液晶ポリマのいずれからによって構成されることを特徴とする方法。
5. 請求項１乃至３記載の多層基板の製造方法によって製造されることを特徴とする多層基板。
6. 請求項５記載の多層基板であって、外側に形成された微細回路のランドが前記内層回路のランドよりも小さいことを特徴とする多層基板。

Images