[go: up one dir, main page]

CN104009017A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104009017A
CN104009017A CN201310409945.4A CN201310409945A CN104009017A CN 104009017 A CN104009017 A CN 104009017A CN 201310409945 A CN201310409945 A CN 201310409945A CN 104009017 A CN104009017 A CN 104009017A
Authority
CN
China
Prior art keywords
layer
mentioned
semiconductor device
semiconductor
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310409945.4A
Other languages
English (en)
Inventor
佐佐木文雄
川崎久夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104009017A publication Critical patent/CN104009017A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体装置，具备：半导体层，具有第一面、以及与上述第一面相反侧的第二面；中间层，设置在上述第一面之上，仅由在离子化倾向中标准氧化还原电位为0V以上的金属构成；以及电极，设置在上述中间层之上。半导体装置还具备导电层，该导电层覆盖以从上述第二面达到上述中间层的方式设置于上述半导体层的孔的内面，经由在上述孔的底面露出的上述中间层而与上述电极电连接。

Description

半导体装置及其制造方法
相关申请的交叉引用
本申请基于2013年2月21日申请的在先日本专利申请第2013－032528号以及2013年5月23日申请的在先日本专利申请第2013－109204号，并主张其优先权，其全部内容通过引用包含在本发明中。
技术领域
实施方式涉及半导体装置及其制造方法。
背景技术
在与半导体层的表面平行的方向上流过电流的横型半导体装置中，将设置在半导体层的表面上的电极与设置在半导体层的背面上的背面电极经由通孔（via hole）电连接。由此，将表面侧电极接地，使半导体装置的动作稳定。一般，表面侧电极使用与欧姆电极同时形成的金属层，因此具有包含金锗（AuGe）、镍（Ni）以及金（Au）的合金层、以及通过该合金层与半导体层的反应而形成的反应层。通孔的孔例如利用RIE（反应离子蚀刻，Reactive Ion Etching）法对半导体层有选择地进行蚀刻来形成。蚀刻气体例如包含氯。
由于封装或在安装基板上装载半导体装置时的热，表面侧电极变形，存在表面侧电极与背面电极的接触不稳定的情况。
发明内容
本实施方式提供一种经由通孔的表面侧电极与背面电极之间的连接稳定且可靠性高的半导体装置。
实施方式的半导体装置具有半导体层、中间层、设置在中间层之上的电极、以及经由中间层而与上述电极电连接的导电层。半导体层具有第一面以及与上述第一面相反侧的第二面。中间层设置在上述第一面之上，包括金属层，该金属层仅由在离子化倾向中标准氧化还原电位为0（零）V以上的金属构成。导电层覆盖以从上述第二面到达上述中间层的方式设置于上述半导体层的孔的内面，经由在上述孔的底面露出的上述中间层而与上述电极电连接。
本实施方式的半导体装置的经由通孔的表面侧电极与背面电极之间的连接稳定，可靠性高。
附图说明
图1A及图1B是表示实施方式的半导体装置的示意图。
图2是表示实施方式的半导体装置的制造过程的流程图。
图3A～图3F是表示实施方式的半导体装置的制造过程的示意剖视图。
图4A及图4B是表示比较例的半导体装置的示意剖视图。
具体实施方式
以下，参照附图对实施方式进行说明。另外，对附图中的相同部分赋予相同的附图标记并省略重复说明。
图1A、图1B是表示实施方式的半导体装置1的示意图。图1A是表示半导体装置的一部分的俯视图。图1B是沿着图1A所示的IB－IB线的剖视图。
半导体装置1例如是场效应晶体管，具备包括源电极3、漏电极4以及栅电极5的功能部7、以及焊盘电极10。如图1A所示，焊盘电极10与多个源电极3连接。
此外，如图1B所示，半导体装置1具备半导体层20、导电层30以及中间层40。半导体层20具有第一面20a以及位于与第一面20a相反侧的第二面20b。中间层40接触在半导体层20的第一面20a之上而设置。并且，焊盘电极10设置在中间层40之上。另外，在焊盘电极10与中间层40之间也可以有具有导电性的其他层。
半导体层20具有通孔17。通孔17在从第二面20b朝向焊盘电极10的方向上贯通半导体层20，包括从第二面20b到达中间层40的孔17a、以及覆盖孔17a的内面的通孔接触部（Via contact）30a。导电层30包括通孔接触部（Via contact）30a、以及设置在第二面20b之上的背面电极30b。
通孔接触部30a与在孔17a的底面17a露出的中间层40相接。中间层40例如是包含铂（Pt）的导电层，导电层30经由中间层40而与焊盘电极10电连接。
例如，中间层40包括金属层13、以及金属层13与半导体层20进行反应而形成的反应层15。导电层30与反应层15相接。此外，也可以在孔17a的底17b上除去反应层15，导电层30与金属层13直接相接。这里，金属层13仅由在离子化倾向中标准氧化还原电位为0（零）V以上的金属构成。
此外，中间层40从与焊盘电极10电连接的功能部7离开。即，中间层40只要在焊盘电极10之下即可，也可以不设置在功能部7之下、以及将功能部7与焊盘电极10相连的部分之下。
接着，参照图2、图3A～图3F说明半导体装置1的制造方法。图2是表示实施方式的半导体装置1的制造过程的流程图。图3A～图3F是表示实施方式的半导体装置的制造过程的示意剖视图。此外，图3A～图3F对应于图2所示的步骤01～06，表示各步骤中的晶片（wafer）的部分截面。
首先，如图3A所示，在半导体层20的第一面20a之上形成金属层13（S01）。
半导体层20是半绝缘性的高电阻层，作为半导体层20例如可以使用砷化镓（GaAs）、磷化铟（InP）或氮化镓（GaN）。此外，半导体层20也可以是半绝缘性的GaAs基板或InP基板。
金属层13有选择地形成于形成焊盘电极10的半导体层20的部分。金属层13优选对于在通孔17用的孔17a的形成中使用的干蚀刻具有耐性。即，作为金属层13，使用对于蚀刻气体所包含的活性元素化学上稳定而不发生反应的金属。例如，在半导体层20为GaAs层或InP层的情况下，蚀刻气体中包含氯。因而，作为金属层13，优选使用对于氯化学上稳定的铂（Pt）。
另一方面，铂的电阻率大于用于焊盘电极10的金（Au）的电阻率。因此，金属层13的厚度优选为例如60nm（纳米）以下。
接着，如图3B所示，通过对半导体层20以及金属层13施加热处理，使半导体层20与金属层13反应，形成反应层15（S02）。
在金属层13为铂层的情况下，在半导体层20与金属层13之间形成包含铂的反应层15。
接着，如图3C所示，在金属层13之上形成焊盘电极10（S03）。焊盘电极10例如是源极焊盘，形成为与源电极3相连。此外，作为焊盘电极10，例如可以使用Au层。
接着，如图3D所示，将半导体层20进行薄层化（S04）。在作为半导体层20而例如使用GaAs基板或InP基板的情况下，通过研削或研磨将半导体层20薄层化为几十μm的厚度。此外，作为半导体层20，也可以使用从生长基板分离的外延生长层。
接着，如图3E所示，在从薄层化后的半导体层20的第二面20b朝向焊盘电极10的方向上形成孔17a（S05）。例如，利用RIE（Reactive IonEtching）法对半导体层20有选择地进行蚀刻而形成孔17a。蚀刻气体例如包含氯。
孔17a到达反应层15以及金属层13中的至少某一方。例如，在金属层13使用铂层的情况下，反应层15中包含铂。并且，反应层15的蚀刻速度比半导体层20的蚀刻速度慢。由此，容易地将蚀刻停止在反应层15。即，能够使反应层15在半导体层20的第二面侧露出。此外，也可以将反应层15除去而使金属层13露出。
接着，如图3F所示，形成覆盖孔17a的内面的导电层30，形成通孔17（S06）。导电层30例如是镀金层。例如，在孔17a的内面、以及第二面20b之上设置种子（seed）层21。接着，通过使电流流过种子层21，进行金的电解镀，在种子层21之上形成镀金层。作为种子层21，例如可以使用从半导体层20侧起依次层叠钛（Ti）和金（Au）而成的双层膜。Ti膜提高半导体层20与导电层30之间的密接力，并且提高反应层15与导电层30之间的密接力。
通过上述的制造过程，能够形成将设置于半导体层20的第一面20a的焊盘电极10与设置于第二面20b侧的导电层30电连接的通孔（Via）构造。
图4A及图4B是表示比较例的半导体装置2的示意剖视图。图4A表示沿着IB－IB线的截面（参照图1B）。图4B是图4A所示的部分A的放大图，表示焊盘电极10与导电层30之间的连接构造。
半导体装置2包括金属层23以及反应层25。金属层23例如包含在离子化倾向中标准氧化还原电位低于0（零）V的金属。因而，反应层25例如包含在离子化倾向中标准氧化还原电位低于0（零）V的金属。
半导体装置2使用与欧姆电极同时形成的金属层作为表面侧电极，因此金属层23例如包含从半导体层20侧起依次层叠的金锗（AuGe）、镍（Ni）以及金（Au）。即，金属层23包含与氯发生化学反应的镍。并且，对金属层23与半导体层20进行热处理而形成的反应层25也包含镍。
在该比较例中，也从半导体层20的第二面20b朝向焊盘电极10通过干蚀刻对半导体层20进行蚀刻，形成孔17a。并且，在第二面20b侧使反应层25露出。此时，反应层25所包含的镍与蚀刻气体所包含的氯发生反应，在反应层25所露出的表面形成氯化镍（NiCl2）。
氯化镍在导电层30的形成过程中腐蚀反应层25，如图4B所示在反应层25的表面形成空洞31。并且，有时在形成导电层30的镀金过程中电镀液浸入空洞31，电镀液原样残留在空洞31中。
例如，在将半导体装置2进行封装或装载在安装基板时，若对半导体装置2进行加热，则残留在空洞31的内部中的电镀液发生气化，空洞31的内压上升。因此，发生反应层25从导电层30分离，反应层25、金属层23以及焊盘电极10鼓起的现象。结果，导电层30与焊盘电极10之间的电连接消失，有半导体装置2的动作不稳定的情况。
相对于此，本实施方式中，金属层13对于蚀刻气体所包含的氯化学上稳定。即，金属层13不包含与蚀刻气体所包含的活性元素发生反应的元素。即使金属层13包含与蚀刻气体所包含的活性元素发生反应那样的元素，其浓度也是能够利用SIMS（次级离子质谱法，Secondary Ion MassSpectrometry）以及俄歇（Auger）分光法等的测定手段来检测的水平以下。
此外，通过金属层13与半导体层20的反应而形成的反应层15也不包含对于蚀刻气体所包含的氯不稳定的元素。因此，不会在反应层15与导电层30之间形成空洞31，能够抑制反应层15、金属层13以及焊盘电极10的变形。并且，能够稳定地保持导电层30与焊盘电极10之间的电连接，提高半导体装置的可靠性。
对于蚀刻气体所包含的氯化学上不稳定的金属是指，在离子化倾向中标准氧化还原电位低于0（零）V的金属。在半导体工艺中常用的金属中，铝（Al）、钛（Ti）、钽（Ta）、铬（Cr）、镍（Ni）、锡（Sn）等相当于那样的金属。
对于蚀刻气体所包含的氯化学上稳定的金属是指，在离子化倾向中标准氧化还原电位为0（零）V以上的金属。在半导体工艺中常用的金属中，铜（Cu）、钯（Pd）、铂（Pt）、金（Au）等相当于那样的金属。
本发明的实施方式是作为例来提示的，并不是要限定发明的范围。这些新的实施方式能够以其他各种形态实施，并且在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含于发明的范围及主旨，并且包含于权利要求书所记载的发明及其等效范围。

Claims (8)

1.一种半导体装置，具备：
半导体层，具有第一面、以及与上述第一面相反侧的第二面；
中间层，设置在上述第一面之上，包括仅由在离子化倾向中标准氧化还原电位为0V以上的金属构成的金属层；
电极，设置在上述中间层之上；以及
导电层，覆盖以从上述第二面到达上述中间层的方式设置于上述半导体层的通孔的内面，经由在上述孔的底面露出的上述中间层而与上述电极电连接。
2.如权利要求1记载的半导体装置，
上述中间层的上述金属层由铂构成。
3.如权利要求1记载的半导体装置，
上述中间层的上述金属层由从铜Cu、钯Pd、铂Pt、金Au的组中选择的一个或多个金属构成。
4.如权利要求1记载的半导体装置，
上述中间层包括上述金属层、以及通过上述金属层与上述半导体层的反应而形成的反应层；
上述导电层与上述反应层相接。
5.如权利要求4记载的半导体装置，
上述中间层包括铂层、以及通过上述铂层与上述半导体层的反应而形成的反应层；
上述导电层与上述反应层相接。
6.如权利要求1记载的半导体装置，
还具备与上述电极电连接的功能部；
上述中间层从上述功能部离开地设置。
7.一种半导体装置的制造方法，包括如下工序：
在半导体层的第一面上，形成仅由在离子化倾向中标准氧化还原电位为0V以上的金属构成的金属层；
对上述金属层和上述半导体层进行热处理而形成反应层；
在上述金属层之上形成电极；
在从上述半导体层的与上述第一面相反侧的第二面侧朝向上述电极的方向上形成贯通上述半导体层的孔，使上述反应层以及上述金属层中的至少某一方在第二面侧露出；以及
形成导电层，该导电层覆盖上述孔的内面，并与上述电极电连接。
8.如权利要求7记载的半导体装置的制造方法，
上述金属层是铂层。
CN201310409945.4A 2013-02-21 2013-09-10 半导体装置及其制造方法 Pending CN104009017A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013032528 2013-02-21
JP2013-032528 2013-02-21
JP2013-109204 2013-05-23
JP2013109204A JP6034747B2 (ja) 2013-02-21 2013-05-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN104009017A true CN104009017A (zh) 2014-08-27

Family

ID=49118404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310409945.4A Pending CN104009017A (zh) 2013-02-21 2013-09-10 半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US20140231997A1 (zh)
EP (1) EP2770529B1 (zh)
JP (1) JP6034747B2 (zh)
KR (2) KR20140104887A (zh)
CN (1) CN104009017A (zh)
TW (1) TWI570868B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020007877T5 (de) 2020-12-22 2023-10-19 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur deren Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016940A1 (en) * 2002-07-24 2004-01-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20090104738A1 (en) * 2000-04-11 2009-04-23 Cree, Inc. Method of Forming Vias in Silicon Carbide and Resulting Devices and Circuits

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803408B2 (ja) * 1991-10-03 1998-09-24 三菱電機株式会社 半導体装置
EP0881694A1 (en) * 1997-05-30 1998-12-02 Interuniversitair Micro-Elektronica Centrum Vzw Solar cell and process of manufacturing the same
JP2005327956A (ja) * 2004-05-17 2005-11-24 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2008098581A (ja) * 2006-10-16 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5298559B2 (ja) * 2007-06-29 2013-09-25 富士通株式会社 半導体装置及びその製造方法
KR101528382B1 (ko) * 2007-10-17 2015-06-12 헤레우스 프레셔스 메탈즈 노스 아메리카 콘쇼호켄 엘엘씨 단면 후면 컨택 태양 전지용 유전성 코팅물
US20100012175A1 (en) * 2008-07-16 2010-01-21 Emcore Solar Power, Inc. Ohmic n-contact formed at low temperature in inverted metamorphic multijunction solar cells
DE102008033632B4 (de) * 2008-07-17 2012-06-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Solarzelle und Solarzellenmodul
US8343806B2 (en) * 2009-03-05 2013-01-01 Raytheon Company Hermetic packaging of integrated circuit components
JP5518091B2 (ja) * 2009-11-12 2014-06-11 パナソニック株式会社 半導体装置及び半導体装置の製造方法
JP5318051B2 (ja) 2010-09-08 2013-10-16 株式会社東芝 半導体装置
JP5700502B2 (ja) * 2010-07-28 2015-04-15 住友電工デバイス・イノベーション株式会社 半導体装置及び製造方法
TWI441347B (zh) * 2010-12-01 2014-06-11 Ind Tech Res Inst 太陽能電池
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
CN103477450A (zh) * 2011-04-21 2013-12-25 应用材料公司 在太阳能电池基板中形成p-n结的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090104738A1 (en) * 2000-04-11 2009-04-23 Cree, Inc. Method of Forming Vias in Silicon Carbide and Resulting Devices and Circuits
US20040016940A1 (en) * 2002-07-24 2004-01-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
JP2014187342A (ja) 2014-10-02
US20150348841A1 (en) 2015-12-03
TW201434126A (zh) 2014-09-01
US20140231997A1 (en) 2014-08-21
KR20140104887A (ko) 2014-08-29
KR20150099493A (ko) 2015-08-31
TWI570868B (zh) 2017-02-11
EP2770529B1 (en) 2020-02-12
JP6034747B2 (ja) 2016-11-30
US9269619B2 (en) 2016-02-23
EP2770529A3 (en) 2016-07-27
EP2770529A2 (en) 2014-08-27

Similar Documents

Publication Publication Date Title
CN111656498B (zh) 半导体装置及其制造方法
US20130288401A1 (en) Method for fabricating semiconductor device
CN109698236B (zh) 半导体装置
US20150279781A1 (en) Semiconductor device
TW201621989A (zh) 半導體裝置及其製造方法
CN105448751B (zh) 在铜籽晶层上电沉积金以形成金金属化结构的方法
WO2011078252A1 (ja) III族窒化物半導体のｎ型コンタクト電極およびその形成方法
US9130063B2 (en) Semiconductor device and method of manufacturing the same
US9991349B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN110785854A (zh) 具有低电容场板结构的晶体管
TW201227853A (en) Contact pad
US20210249529A1 (en) High electron mobility transistor and method for fabricating the same
US9105701B2 (en) Semiconductor devices having compact footprints
CN111584364B (zh) 半导体装置的制造方法及半导体装置
CN104009017A (zh) 半导体装置及其制造方法
US8237170B2 (en) Schottky diamond semiconductor device and manufacturing method for a Schottky electrode for diamond semiconductor device
EP2605294B1 (en) Semiconductor light emitting device
CN111063656A (zh) 半导体装置的制造方法
JP2015204333A (ja) 半導体装置および半導体装置の製造方法
US12198978B2 (en) Method of manufacturing semiconductor device
CN112242451B (zh) 半导体器件
US9099425B2 (en) Semiconductor device and method for manufacturing the same
US11728272B2 (en) Plasma-damage-resistant interconnect structure and methods for manufacturing the same
US11508878B2 (en) Method of producing a layer stack and layer stack
JP5765143B2 (ja) 高電子移動度トランジスタとその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140827