[go: up one dir, main page]

WO2025204381A1 - ステージ及びステージの作製方法 - Google Patents

ステージ及びステージの作製方法

Info

Publication number
WO2025204381A1
WO2025204381A1 PCT/JP2025/006203 JP2025006203W WO2025204381A1 WO 2025204381 A1 WO2025204381 A1 WO 2025204381A1 JP 2025006203 W JP2025006203 W JP 2025006203W WO 2025204381 A1 WO2025204381 A1 WO 2025204381A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
stage
substrate
manufacturing
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/006203
Other languages
English (en)
French (fr)
Inventor
祐輔 大塚
教良 金田
孝充 佐野
森田　美樹
昌美 ▲高▼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NHK Spring Co Ltd
Original Assignee
NHK Spring Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NHK Spring Co Ltd filed Critical NHK Spring Co Ltd
Publication of WO2025204381A1 publication Critical patent/WO2025204381A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Definitions

  • One embodiment of the present invention relates to a stage for placing a substrate. Also, another embodiment of the present invention relates to a method for manufacturing a stage for placing a substrate.
  • Semiconductor devices utilize the semiconducting properties of silicon and other materials. In recent years, semiconductor devices have been incorporated into almost all electronic devices, enabling control according to the functions of each electronic device. Semiconductor devices are constructed by stacking insulating and conductive films on a substrate such as a silicon wafer (Si-wafer) and then patterning these films or the substrate. For example, these films are stacked on the substrate using semiconductor manufacturing equipment capable of methods such as evaporation, sputtering, chemical vapor deposition (CVD), or chemical reactions on the substrate, and these films or substrates are patterned using semiconductor manufacturing equipment capable of photolithography processes.
  • the photolithography process involves forming a resist on the films to be patterned, exposing the resist, forming a resist mask by development, partially removing the films by etching, and then removing the resist mask.
  • Patent Documents 1 and 2 describe stages including a substrate on whose surface an insulating film is formed using ceramic thermal spraying, with the aim of preventing a decline in the insulating properties of the stage.
  • insulating films formed on the surface of a substrate using conventional methods are prone to cracking.
  • the dielectric strength of the insulating film decreases, and the corrosion resistance, dielectric strength, and insulating properties of the stage also decrease.
  • One known measure to prevent a decrease in the dielectric strength of the insulating film is to form a protective film on the insulating film to protect the insulating film.
  • the adhesion strength between the protective film and the insulating film is low, the protective film will peel off from the insulating film, making it difficult to prevent a decrease in the dielectric strength of the insulating film. If there are problems with the dielectric strength of the insulating film, the corrosion resistance, dielectric strength, and insulating properties of the stage, or the adhesion between the protective film and the insulating film, the long-term reliability of the stage will decrease.
  • One of the objectives of embodiments of the present invention is to provide a stage that can prevent a decrease in long-term reliability.
  • Another objective of embodiments of the present invention is to provide a method for manufacturing a stage that can prevent a decrease in long-term reliability.
  • a stage for placing a substrate includes a base material having a first surface and a second surface opposite the first surface; a third surface, a fourth surface in contact with the first surface and opposite the third surface, and a first insulating film disposed on the base material, the first insulating film including a plurality of holes formed on the third surface; a fifth surface, a sixth surface in contact with the third surface and opposite the fifth surface, and a second insulating film disposed on the first insulating film, the second insulating film including penetration portions in contact with the sidewalls of the plurality of holes and penetrating into the plurality of holes.
  • a method for manufacturing a stage for supporting a substrate includes using a base material having a first surface and a second surface opposite the first surface; forming a first insulating film on the first surface, the first insulating film including a third surface, a fourth surface opposite the third surface, and a plurality of holes provided on the third surface side; and forming a second insulating film in contact with the third surface and sidewalls of the plurality of holes and including penetration portions that penetrate into the plurality of holes.
  • a stage capable of suppressing a decrease in long-term reliability is provided. Furthermore, according to one embodiment of the present invention, a method for manufacturing a stage capable of suppressing a decrease in long-term reliability is provided.
  • FIG. 1 is a perspective view showing a configuration of a stage according to a first embodiment of the present invention.
  • FIG. 1 is a plan view showing a configuration of a stage according to a first embodiment of the present invention.
  • 3 is a schematic diagram showing a cross section of the stage shown in FIG. 2 taken along line A1-A2.
  • FIG. 1 is a schematic diagram showing a cross section of a conventional stage.
  • 3 is a flowchart showing a method for manufacturing a stage according to the first embodiment of the present invention.
  • 3A to 3C are schematic views for explaining a method of manufacturing a stage according to the first embodiment of the present invention.
  • FIG. 10 is a schematic diagram showing a cross section of a semiconductor manufacturing apparatus including a stage according to a second embodiment of the present invention.
  • the first insulating film 120 includes a first surface 122 and a second surface 124 opposite the first surface 122.
  • the first insulating film 120 is provided so as to cover and be in contact with the substrate 110.
  • the second surface 124 of the first insulating film 120 is in contact with the first surface 112 of the substrate 110.
  • the first insulating film 120 is also provided so as to cover and be in contact with the inner walls of the hole 102 and the inner walls of the groove portion 104.
  • the first insulating film 120 is provided so as to cover and be in contact with the side surfaces of the substrate 110.
  • the first insulating film 120 in the stage 100 shown in FIG. 2 is provided on the first surface 112 of the substrate 110, but the first insulating film 120 may also be provided so as to cover and be in contact with the second surface 114.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

基板を載置するためのステージは、第１の面及び前記第１の面と反対側の第２の面を有する基材と、第３の面、前記第１の面に接し前記第３の面と反対側の第４の面、及び、前記第３の面側に設けられた複数の孔を含み、前記基材上に配置された第１の絶縁膜と、第５の面、前記第３の面に接し前記第５の面と反対側の第６の面、及び、前記複数の孔の側壁に接すると共に前記複数の孔に侵入した侵入部を含み、前記第１の絶縁膜に配置された第２の絶縁膜と、を含む。

Description

ステージ及びステージの作製方法
　本発明の実施形態の一つは基板を載置するためのステージに関する。また、本発明の実施形態の一つは基板を載置するためのステージの作製方法に関する。
　半導体デバイスはシリコンなどが有する半導体特性を利用したデバイスである。近年、半導体デバイスは、ほぼ全ての電子機器に搭載されており、各電子機器の機能に応じた制御を可能にする。半導体デバイスは、絶縁膜及び導電膜をシリコンウェーハ（Ｓｉ－ｗａｆｅｒ）などの基板上に積層し、これらの膜又は基板をパターニングすることによって、構成される。例えば、これらの膜が、蒸着法、スパッタリング法、化学気相成長（ＣＶＤ）法又は基板の化学反応などを可能とする半導体製造装置を用いて基板上に積層され、これらの膜又は基板がフォトリソグラフィープロセスを可能とする半導体製造装置を用いてパターニングされる。フォトリソグラフィープロセスは、パターニングに供されるこれらの膜の上へのレジストの形成、レジストの露光、現像によるレジストマスクの形成、エッチングによるこれらの膜の部分的除去、及びレジストマスクの除去を含む。
　半導体製造装置は、基板を設置するための載置台（以下、ステージとよぶ）を含む。上述した膜の特性は、膜を成膜する条件、膜をエッチングする条件などによって大きく左右される。例えば、当該条件は、半導体製造装置に供給されるガス（反応ガス）、ステージに印加する電圧などである。よって、例えば、ステージ及びステージに含まれる部材は、ガス（反応ガス）による腐食が抑制されること（耐食性が高いこと）、印加電圧による劣化が抑制されること（耐電圧及び絶縁性が高いこと）が求められる。なお、例えば、ステージに含まれる部材は、冷却板、静電チャック、ヒータなどを含む。
　ステージに含まれる基材表面に絶縁膜を形成する方法として、溶射法（例えば、セラミック溶射）、陽極酸化法などが知られている。ステージの絶縁性の低下の抑制を目的の一つとして、絶縁膜が当該セラミック溶射を用いて表面に形成された基材を含むステージが特許文献１及び特許文献２に記載されている。
特開２０１４－０１３８７４号公報 登録実用新案第２６００５５８号公報
　一方で、従来の方法によって基材表面に形成された絶縁膜はクラックを含みやすい。例えば、絶縁膜がクラックを含む場合には、絶縁膜の耐電圧が低下し、ステージの耐食性、耐電圧及び絶縁性も低下する。絶縁膜の耐電圧の低下を抑制するための対策の１つとして、当該絶縁膜を保護するための保護膜を絶縁膜上に形成する技術が知られている。しかしながら、保護膜と絶縁膜との密着強度が低い場合には、保護膜が絶縁膜から剥がれるため、絶縁膜の耐電圧の低下の抑制が困難である。絶縁膜の耐電圧、ステージの耐食性、耐電圧及び絶縁性、又は、保護膜と絶縁膜との密着性に問題がある場合には、ステージの長期的な信頼性が低下する。
　本発明の実施形態の課題の一つは、長期的な信頼性の低下を抑制可能なステージを提供することにある。また、本発明の実施形態の課題の一つは、長期的な信頼性の低下を抑制可能なステージの作製方法を提供することにある。
　本発明の実施形態の一つに係る基板を載置するためのステージは、第１の面及び前記第１の面と反対側の第２の面を有する基材と、第３の面、前記第１の面に接し前記第３の面と反対側の第４の面、及び、前記第３の面側に設けられた複数の孔を含み、前記基材上に配置された第１の絶縁膜と、第５の面、前記第３の面に接し前記第５の面と反対側の第６の面、及び、前記複数の孔の側壁に接すると共に前記複数の孔に侵入した侵入部を含み、前記第１の絶縁膜に配置された第２の絶縁膜と、を含む。
　本発明の実施形態の一つに係る基板を載置するためのステージの作製方法は、第１の面及び前記第１の面と反対側の第２の面を有する基材を用いることと、前記第１の面に、第３の面、第３の面と反対側の第４の面、及び、前記第３の面側に設けられた複数の孔を含む第１の絶縁膜を形成することと、前記第３の面及び前記複数の孔の側壁に接すると共に、前記複数の孔に侵入した侵入部を含む第２の絶縁膜を形成することと、を含む。
　本発明の実施形態の一つによると、長期的な信頼性の低下を抑制可能なステージが提供される。また、本発明の実施形態の一つによると、長期的な信頼性の低下を抑制可能なステージの作製方法が提供される。
本発明の第１実施形態に係るステージの構成を示す斜視図である。 本発明の第１実施形態に係るステージの構成を示す平面図である。 図２に示されるステージのＡ１－Ａ２線に沿って切断した断面を示す模式図である。 従来技術のステージの断面を示す模式図である。 本発明の第１実施形態に係るステージの作製方法を示すフローチャートである。 本発明の第１実施形態に係るステージの作製方法を説明するための模式図である。 本発明の第２実施形態に係るステージを含む半導体製造装置の断面を示す模式図である。
　以下に、本発明の実施形態の一つに係るステージ又はステージの作製方法を、図面を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な形態で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
　図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図面において、既出の図面に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
　本明細書及び図面において、同一、あるいは類似する複数の構成を総じて表記する際には同一の符号を用い、これらを個別に表記する際には符号の後にハイフンと数字を付す。
　本明細書において、各構成に付記される「第１」、「第２」、又は「第３」などの文字は、各構成を区別するために用いられる便宜的な標識であり、特段の説明がない限り、それ以上の意味を有さない。
　以下の説明において、説明の便宜上、「上」、「下」といった方向を示す語句を用いる場合がある。ステージに対して、重力の働く方向が「下」であり、その逆が「上」である。
［１．第１実施形態］
　図１～図６を参照して、本発明の第１実施形態に係るステージ１００を説明する。
［１－１．ステージ１００の概要］
　図１～図３を参照して、ステージ１００の概要を説明する。図１はステージ１００の構成を示す斜視図である。図２はステージ１００の構成を示す平面図である。図３はステージ１００のＡ１－Ａ２に沿って切断した断面を示す断面図である。
　ステージ１００は、円盤型の形状を有する。例えば、ステージ１００は、１２インチのシリコンウェハを載置可能な直径を有する。また、ステージ１００は、基材１１０、第１の絶縁膜１２０、第２の絶縁膜１３０、基板（例えば、シリコンウェハ）を載置可能な上面（第１の面１３２）、底面（第２の面１１４）、孔１０２及び溝部１０４を含む。孔１０２及び溝部１０４の配置、数、及び形状は、半導体製造装置の仕様及び用途などに合わせて適宜変更されてよい。
　基材１１０は、第１の面１１２及び第１の面１１２と反対側の第２の面１１４を含む。なお、基材１１０は、複数の基材が接合されていてもよい。
　第１の絶縁膜１２０は、第１の面１２２及び第１の面１２２と反対側の第２の面１２４を含む。第１の絶縁膜１２０は基材１１０を覆うと共に接するように設けられる。第１の絶縁膜１２０の第２の面１２４が基材１１０の第１の面１１２に接する。また、第１の絶縁膜１２０は、孔１０２の内壁及び溝部１０４の内壁を覆うと共に接するように設けられる。図示は省略するが、第１の絶縁膜１２０は、基材１１０の側面を覆うと共に接するように設けられる。また、一例として、図２に示されるステージ１００における第１の絶縁膜１２０は、基材１１０の第１の面１１２に設けられるが、第１の絶縁膜１２０は、第２の面１１４を覆うと共に接するように設けられてもよい。
　第２の絶縁膜１３０は、第１の面１３２及び第１の面１３２と反対側の第２の面１３４を含む。第２の絶縁膜１３０は第１の絶縁膜１２０を覆うと共に接するように設けられる。第２の絶縁膜１３０の第２の面１３４が第１の絶縁膜１２０の第１の面１２２に接する。また、例えば、第２の絶縁膜１３０は、孔１０２の内壁及び溝部１０４の内壁に設けられた第１の絶縁膜１２０を覆うと共に接するように設けられる。なお、第２の絶縁膜１３０は、孔１０２の内壁に設けられた第１の絶縁膜１２０を覆わなくてもよい。
　溝部１０４は、媒体が環流するための流路であってよい。例えば、媒体は、ステージ１００に載置された基板の温度を制御するために用いられる。例えば、媒体は、水、イソプロパノール、エチレングリコールなどのアルコール、シリコーンオイルなどの液体である。また、例えば、ヘリウム（Ｈｅ）などのような熱伝導率の良いガスであってもよい。媒体は、ステージ１００を冷却する場合に用いられてよく、ステージ１００を加熱する場合に用いられてもよい。例えば、溝部１０４は、複数の基材が接合された接合基材の内部に含まれていてよい。
　また、図示は省略されるが、例えば、複数の基材が接合された接合基材の内部に空間が含まれていてよく、ステージ１００は、当該空間に、前記媒体を環流させるように構成されてもよい。また、例えば、熱源が当該空間に配置されてもよい。熱源は、媒体と同様に、ステージ１００に載置された基板の温度を制御するために用いられる。例えば、熱源はシースヒータである。シースヒータは通電することで発熱する機能を有する。
　孔１０２は、ステージ１００に載置された基板を持ち上げるためのリフトピン用の孔である。
　基材１１０に用いられる材料は、金属、セラミックスなどである。また、基材１１０に用いられる材料はガラスであってもよい。例えば、金属は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ステンレスなどの合金である。基材１１０に用いられる材料は、一例として、アルミニウムである。
　第１の絶縁膜１２０に用いられる材料は、所望の絶縁性を満たすことが可能な材料であってよく、所望の耐電圧特性を満たすことが可能な材料であってよく、所望の耐食性を満たすことが可能な材料であってよい。例えば、第１の絶縁膜１２０に用いられる材料は無機絶縁材料である。例えば、無機絶縁材料は金属酸化物であり、具体的には、アルカリ土類金属、希土類金属、アルミニウム、タンタル（Ｔａ）、チタン、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ケイ素（Ｓｉ）、およびニオブ（Ｎｂ）のうち少なくとも１種類以上の元素を含む酸化物、又は、これらの複合酸化物などである。第１の絶縁膜１２０に用いられる材料は、一例として、酸化アルミニウム（Ａｌ２Ｏ３）である。
　第２の絶縁膜１３０に用いられる材料は、第１の絶縁膜１２０との密着性に優れた材料である。また、第２の絶縁膜１３０に用いられる材料は、所望の絶縁性を満たすことが可能な材料であってよく、所望の耐電圧特性を満たすことが可能な材料であってよく、所望の耐食性を満たすことが可能な材料であってよい。例えば、ステージ１００の第２の絶縁膜１３０に用いられる材料は樹脂材料である。例えば、樹脂材料は、ポリイミド樹脂、ポリエーテルイミド樹脂、ポリアミドイミド樹脂、ポリテトラフルオロエチレン樹脂、ポリエーテルエーテルケトン樹脂、ポリフェニレンサルファイド樹脂などである。第２の絶縁膜１３０に用いられる材料は、一例として、ポリベンゾイミダゾール（ＰＢＩ）を含む。
［１－２．ステージ１００の断面の一例］
　図３及び図４を参照して、ステージ１００の断面の構成を説明する。図４は従来技術のステージの断面を示す模式図である。図１～図３と同一、又は類似する構成については、必要に応じて説明する。
　「１－１」で説明したとおり、第１の絶縁膜１２０は、酸化アルミニウムを含み、基材１１０を覆うと共に接するように設けられる。
　また、「１－１」で説明したとおり、第２の絶縁膜１３０は、ポリベンゾイミダゾールを含む。図３により詳細に示されるように、第２の絶縁膜１３０は、クラック（隙間）１２５ｃ－１、１２５ｃ－２及び１２５ｃ－３を含まない第１の領域（例えば、領域２００）の第１の面１１２上、並びに、第１の絶縁膜１２０にクラック１２５ｃ－１、１２５ｃ－２及び１２５ｃ－３を含む領域（第２の領域）の第１の面１１２上に設けられる。例えば、クラックは、第１の面１１２に到達しないクラック１２５ｃ－２及び１２５ｃ－３、並びに、第１の面１１２に到達したクラック１２５ｃ－１を含む。
　第１の絶縁膜１２０及び第２の絶縁膜１３０は、領域２００では、積層される。基材１１０と第２の絶縁膜１３０との間には、隙間（空間）が設けられてよく、第２の絶縁膜１３０はクラック１２５ｃ－１～１２５ｃ－３内の全部又は一部に充填されてもよい。また、クラック１２５ｃ－１～１２５ｃ－３は、第１の絶縁膜１２０の間に設けられている。すなわち、第２の領域は第１の領域（領域２００）に隣接し、第１の領域（領域２００）は第２の領域の間に設けられているということができる。
　また、図３の下部の領域２００の拡大図に示されるように、第１の絶縁膜１２０は複数の孔１４０を含む。複数の孔１４０のそれぞれは、側壁（内壁）１４２及び底部１４４を含む。詳細は後述されるが、ステージ１００の作製方法は、封孔処理をすることを含まなくてもよい。ここで、例えば、封孔処理は、孔を絶縁膜で埋めるのではなく、孔の側壁や底部を絶縁膜で被覆し、孔を含む絶縁膜の耐食性又は耐候性などを向上させる処理である。
　例えば、ステージ１００の第２の絶縁膜１３０は、孔１４０に侵入し、側壁１４２に接すると共に底部１４４と離隔するように設けられる侵入部１３６を含む。侵入部１３６は、孔１４０の側壁１４２に沿って、孔１４０の少なくとも一部を埋める（充填する）。また、第２の絶縁膜１３０と底部１４４との離隔する距離は、複数の孔１４０のそれぞれで同一であってよく、複数の孔１４０のそれぞれで互いに異なってよく、複数の孔１４０の一部で同一であると共に他の一部で異なってもよい。また、第２の絶縁膜１３０と底部１４４との離隔する距離と同様に、複数の孔１４０の孔径は、複数の孔１４０のそれぞれで同一であってよく、複数の孔１４０のそれぞれで互いに異なってよく、複数の孔１４０の一部で同一であると共に他の一部で異なってもよい。なお、第２の絶縁膜１３０（侵入部１３６）と底部１４４とが離隔し、侵入部１３６と底部１４４との間に孔１４０の一部が残ることにより、断熱効果に伴う熱伝導の抑制が見込まれる場合がある。また、侵入部１３６は孔１４０に侵入すると共に孔１４０の側壁１４２及び底部１４４と接するように設けられてもよい。また、図示は省略しているが、侵入部１３６は孔１４０の側壁１４２及び底部１４４と離隔するように設けられてもよい。
　例えば、クラック１２５ｃ－１の孔径（第１の面１３２側の孔径）Ｗ１は０．１μｍ以上２０μｍ以下であり、孔１４０の孔径Ｗ２は１ｎｍ以上５０ｎｍ以下であってよく、１０ｎｍ以上２０ｎｍ以下であってもよい。また、例えば、基材１１０の厚さＴ１は約３０ｍｍであり、第１の絶縁膜１２０の厚さＴ２は５μｍ以上１００μｍ以下であってよく、好ましくは、１０μｍ以上５０μｍ以下であってよく、第２の絶縁膜１３０の厚さＴ３は０．１μｍ以上１００μｍ以下であってよく、好ましくは、１μｍ以上５０μｍ以下であってよい。厚さＴ２及びＴ３は、一例として、３０μｍ及び１５μｍである。孔径Ｗ２は孔径Ｗ１より非常に小さく、厚さＴ３は厚さＴ１より十分に薄く、厚さＴ３は厚さＴ２と同等以下であってよく、十分に薄くてもよい。
　ここで、図４を参照し、従来技術のステージを説明する。例えば、従来技術のステージの作製方法は封孔処理をすることを含む。例えば、封孔処理を施されたステージは、孔１４０の少なくとも一部が水和酸化物１５０で埋まる（充填される）のではなく、第１の絶縁膜１２０に含まれる孔１４０の側壁及び底部が水和酸化物１５０で被覆される。この状態で、第２の絶縁膜１３０が形成される。詳細は後述されるが、従来技術のステージの密着強度を測定すると、第２の絶縁膜１３０と第１の絶縁膜１２０との密着強度が低いため、第２の絶縁膜１３０が第１の絶縁膜１２０から剥がれ易い。
　一方、第２の絶縁膜１３０は、第１の絶縁膜１２０（第１の面１２２、及び、クラック１２５ｃ－１～１２５ｃ－３）と接しているため、第１の絶縁膜１２０（第１の面１２２、及び、クラック１２５ｃ－１～１２５ｃ－３）との密着性が高い。また、第２の絶縁膜１３０の侵入部１３６は、孔１４０に侵入すると共に、複数の孔１４０の側壁１４２の一部に沿って、複数の孔１４０の側壁１４２の一部と接しているため、第２の絶縁膜１３０と複数の孔１４０との密着性が高い。その結果、第１の絶縁膜１２０が第２の絶縁膜１３０によって覆われると共に露出しない。また、基材１１０が第１の絶縁膜及び第２の絶縁膜１３０によって覆われると共に、第１の絶縁膜と接していて、露出しないため、基材１１０の絶縁性はクラック（隙間）又は孔を含む基材より高い。
　また、第２の絶縁膜１３０が、第１の面１２２、クラック１２５ｃ－１～１２５ｃ－３、及び、複数の孔１４０を十分に覆うことができるため、第２の絶縁膜１３０は第１の絶縁膜１２０へのカバレージ性能が高い。よって、第１の絶縁膜１２０及び第２の絶縁膜１３０は、基材１１０へのカバレージ性能が高い。
　ここで、測定結果の一例として、表１を参照して、第２の絶縁膜１３０の密着強度の測定結果を説明する。測定に用いたステージ１００の試料では、封孔処理を行わずに、第１の絶縁膜１２０及び第２絶縁膜が、この順に、基材１１０の上に積層されている。なお、従来技術におけるステージの試料では、封孔処理を行い、第１の絶縁膜１２０及び第２絶縁膜が、この順に、基材１１０の上に積層されている。一例として、測定はロミュラス引張試験機を用いて行い、測定ポイントはステージ上の４ポイントである。なお、表１に示された密着強度は当該４ポイントの平均値である。表１に示されるように、ステージ１００の密着強度は、従来技術の約３倍である。よって、ステージ１００の密着強度は、従来技術におけるステージの密着強度より大きく、ステージ１００の密着強度の向上が認められる。
　　　　　　　　　　　　　　　　　　
　以上説明したとおり、ステージ１００は、基材１１０の上に、第１の絶縁膜１２０とポリベンゾイミダゾールを含む第２の絶縁膜１３０とがこの順に積層された構成を含む。その結果、ステージ１００は基材１１０が第１の絶縁膜１２０と第２の絶縁膜との密着性に優れた積層膜によって覆われた構成を含む。よって、ステージ１００の絶縁性、耐電圧特性又は耐食性が向上し、ステージ１００は長期的な信頼性の低下を抑制可能である。
［１－３．ステージ１００の作製］
　図５及び図６を参照して、ステージ１００の作製方法を説明する。図５はステージ１００の作製方法を示すフローチャートである。図６はステージ１００の作製方法を説明するための模式図である。図１～図４と同一、又は類似する構成については、必要に応じて説明する。
　例えば、ステージ１００の作製方法は、ステップ１１０（Ｓ１１０）、ステップ１２０（Ｓ１２０）及びステップ１３０（Ｓ１３０）を含む。「１－２」で説明したとおり、ステージ１００の作製方法は封孔処理を行うことを含まない。
　ステージ１００の作製が開始されると、第１の絶縁膜１２０が、用意された基材１１０上に形成される（ステップ１１０）。「１－１」で説明したとおり、基材１１０の材料は、一例として、アルミニウム基材である。例えば、陽極酸化法を用いて、アルミニウム基材を陽極酸化処理し、第１の絶縁膜１２０である酸化アルミニウムがアルミニウム基材上に形成される。例えば、耐電圧向上の観点から、第１の絶縁膜１２０の厚さＴ２は、５μｍ以上１００μｍ以下であってよく、好ましくは１０μｍ以上５０μｍ以下であってよい。陽極酸化法は、他の処理方法より、安価に第１の絶縁膜１２０を基材１１０上に形成することができる。なお、第１の絶縁膜１２０を形成する方法は陽極酸化法に限定されない。例えば、第１の絶縁膜１２０を形成する方法は溶射法であってもよい。
　次に、ステップ１２０は、基材１１０を加熱すること（加熱処理）を含む。例えば、基材１１０を加熱するために、基材１１０を載置した載置台を（図示は省略）加熱してよい。
　次に、第２の絶縁膜１３０が第１の絶縁膜１２０上に形成される（ステップ１３０（Ｓ１３０））。具体的には、吹付装置１８０が樹脂材料１８２を第１の絶縁膜１２０上に吹き付けること（吹付処理）によって、第２の絶縁膜１３０が、第１の絶縁膜１２０の第１の面１２２、クラック１２５ｃ－１～１２５ｃ－３、及び、複数の孔１４０に形成される。なお、吹付装置１８０は基材１１０の上方を第１の面１２２に沿って移動する。
　「１－１」で説明したとおり、一例として、第２の絶縁膜１３０はポリベンゾイミダゾールを含み、樹脂材料１８２はポリベンゾイミダゾールを含む。ポリベンゾイミダゾールは粘度を有する材料であり、第１の絶縁膜１２０に含まれる酸化アルミニウムは固体である。例えば、耐電圧性及び密着性の観点から、第２の絶縁膜１３０の厚さＴ３は、０．１μｍ以上１００μｍ以下であってよく、好ましくは１μｍ以上５０μｍであってよい。
　例えば、ステップ１３０は、吹付装置１８０が、溶剤に溶解された樹脂材料１８２を第１の絶縁膜１２０に吹き付けて、第１の絶縁膜１２０上に第２の絶縁膜１３０を形成すること（加熱吹付処理）、を含んでよい。例えば、樹脂材料１８２を溶剤に溶解した状態は、ワニス状態といわれる場合がある。溶剤に溶解された樹脂材料１８２の粘度は、樹脂材料１８２の粘度より低いため、第２の絶縁膜１３０は、クラック１２５ｃ－１～１２５ｃ－３に接し易くクラック（隙間）を埋め易い（充填し易い）だけでなく、複数の孔１４０の側壁１４２及び底部１４４に接し易く、孔１４０に入り易い。
　また、例えば、ステップ１３０は、基材１１０の形状に応じて、電着（電着塗装）、スピンコート、ディップコートなどを用いて、第１の絶縁膜１２０上に第２の絶縁膜１３０を塗布し形成してよく、刷毛又はローラーを用いて、第１の絶縁膜１２０に第２の絶縁膜１３０を直接塗布し形成してもよい。例えば、電着（電着塗装）、スピンコート、ディップコート、刷毛、ローラーなどは、樹脂材料を塗布する方法及び装置としてよく知られている。また、例えば、上述した樹脂材料を塗布する方法において、樹脂材料を塗布する装置の内部の気体を、真空ポンプを含む排気装置を用いて排気することにより、複数の孔１４０に入り込んでいる気体（例えば、空気）を追い出しつつ、第２の絶縁膜１３０を第１の絶縁膜１２０に塗布することができる。その結果、第２の絶縁膜１３０は、クラック１２５ｃ－１～１２５ｃ－３に接し易くクラック（隙間）を埋めることができると共に、複数の孔１４０の側壁１４２又は底部１４４に接することができる。換言すると、例えば、侵入部１３６が側壁１４２又は底部１４４に接することができる。また、当該方法及び装置を用いることによって、第１の絶縁膜１２０上に第２の絶縁膜１３０を比較的容易に、塗布し形成することができる。例えば、当該方法及び装置を用いることによって、第２の絶縁膜１３０の成膜に要する時間を短縮できる。
　なお、ステップ１３０はステップ１２０を含み、ステップ１３０とステップ１２０とが一つのステップであってもよい。
　こうして、ステージ１００が作製され、ステージ１００の作製は終了する。
　以上説明したとおり、ステージ１００の作製方法は、封孔処理を行うことを含まず、第２の絶縁膜１３０を、第１の絶縁膜１２０の第１の面１２２、クラック１２５ｃ－１～１２５ｃ－３、及び、複数の孔１４０の側壁１４２又は底部１４４に形成することを含む。すなわち、ステージ１００の作製方法によって、ステージ１００は、第１の絶縁膜１２０の第１の面１２２、クラック（隙間）１２５ｃ－１～１２５ｃ－３だけでなく、従来技術では絶縁膜が形成困難であった複数の孔１４０に侵入し、複数の孔１４０の側壁１４２又は底部１４４に沿って形成されると共に埋められた（充填された）第２の絶縁膜１３０（侵入部１３６）を含む。
　その結果、ステージ１００は、クラック（隙間）だけでなく、複数の孔１４０の側壁１４２又は底部１４４を第２の絶縁膜１３０（侵入部１３６）で被覆及び埋める（充填する）ことができるため、従来技術のステージより、高い密着性、高い絶縁性、高い耐電圧特性及び高い耐食性を有することができる。よって、ステージ１００は長期的な信頼性の低下を抑制可能である。
　また、基材１１０又は第１の絶縁膜１２０はプラズマ処理によって表面処理されてもよい。第１の絶縁膜１２０がプラズマ処理した基材１１０上に形成されると、第１の絶縁膜１２０の均一性が向上する。その結果、ステージ１００の絶縁性及び耐食性が向上する。
　また、第１の絶縁膜１２０は、ブラスト処理によって研磨されてもよい。第１の絶縁膜１２０が研磨されることによって、第１の絶縁膜１２０は平坦化される。
［２．第２実施形態］
　図７を参照して、本発明の第２実施形態に係る半導体製造装置の構成を説明する。半導体製造装置はステージ１００を含む。例えば、半導体製造装置は膜加工装置３００である。膜加工装置３００は、所謂、ＣＶＤ装置である。なお、図７を参照して説明される膜加工装置３００の構成は一例であって、膜加工装置３００の構成は図７に示される構成に限定されない。また、膜加工装置３００はＣＶＤ装置に限定されない。膜加工装置３００の説明において、図１～図６を参照して説明した構成と同一、又は類似する構成は、必要に応じて説明する。
　図７は、膜加工装置３００の断面の模式図である。膜加工装置３００は、反応ガスを化学的に反応させ、種々の膜を基板上に化学的に形成することができる。膜加工装置３００は、チャンバー３０２を含む。チャンバー３０２は、反応ガスを化学的に反応させ、種々の膜を基板上に化学的に形成する空間を提供する。
　排気装置３０４がチャンバー３０２に接続される。例えば、排気装置３０４はチャンバー３０２内の圧力を低減することができる。導入管３０６がチャンバー３０２に設けられる。導入管３０６はバルブ３０８を介してチャンバー３０２内に反応ガスを導入することができる。反応ガスとしては、作成する膜に応じて種々のガスを用いることができる。また、反応ガスは、常温で液体でもよい。例えば、反応ガスは、シラン、ジクロロシラン、テトラエトキシシラン、フッ化タングステン、トリメチルアルミニウムなどである。シラン、ジクロロシラン、テトラエトキシシランなどを用いることで、シリコン、酸化ケイ素、又は、窒化ケイ素などの薄膜が基板上に形成される。また、フッ化タングステンやトリメチルアルミニウムなどを用いることで、タングステン、アルミニウム、又は酸化アルミニウムなどの金属薄膜又は金属酸化物薄膜が基板上に形成される。
　マイクロ波源３１２が導波管３１０を介してチャンバー３０２上部に設けられる。マイクロ波源３１２はマイクロ波を供給するためのアンテナなどを含む。マイクロ波源３１２で発生されたマイクロ波は導波管３１０によってチャンバー３０２内部へ導入される。反応ガスがマイクロ波によりプラズマ化され、ガスの化学反応がプラズマに含まれる種々の活性種により促進され、化学反応によって得られる生成物が基板上に堆積され、薄膜が基板上に形成される。
　任意の構成として、磁石３４４がチャンバー３０２内に設けられてもよい。磁石３４４は、プラズマの密度を増大させることができる。チャンバー３０２の側面にはさらに磁石３１６、および磁石３１８を設けてもよい。磁石３１６及び磁石３１８は、永久磁石でよく、電磁コイルを有する電磁石でもよい。
　基板を載置するためのステージ１００がチャンバー３０２の下部に設けられ、基板がステージ１００上に設置された状態で、薄膜を基板上に形成することができる。任意の構成として、電源３２４がステージ１００に接続されてもよい。電源３２４は、高周波電力に相当する電圧をステージ１００に印加することができる。
　例えば、ステージ１００がシースヒータ（図示は省略）を備える場合、シースヒータを制御するヒータ電源３３０が、ステージ１００に接続される。任意の構成として、基板をステージ１００に固定するための静電チャック用の電源３２６、ステージ１００内部（溝部１０４）に環流される媒体の温度制御を行う温度コントローラ３２８、ステージ１００を回転軸１０６を中心として回転させるための回転制御装置（図示は省略）がステージ１００に接続されてもよい。例えば、シースヒータ、ヒータ電源３３０、温度コントローラ３２８を用いることによって、ステージ１００の温度を制御すると共に、ステージ１００に載置される基板の温度を制御することができる。
　第２実施形態に係る膜加工装置３００はステージ１００を含む。その結果、膜加工装置３００は、基板を均一に加熱し、かつ、加熱温度を精密に制御することができる。ステージ１００は絶縁性能に優れているため、基板に印加される電圧に対して、膜加工装置３００の耐電圧が向上する。また、耐食性、絶縁性、耐電圧性能、保護膜と絶縁膜との密着性に優れたステージ１００を含む膜加工装置３００は、長期信頼性に優れているため、ユーザーは膜加工装置３００のメンテナンスの回数を減らすことができる。
　本発明の実施形態として、半導体製造装置のステージ１００に含まれる基材１１０上に第１の絶縁膜１２０及び第２の絶縁膜１３０を設ける例を説明したが、本発明の実施形態は半導体製造装置に限定されない。例えば、第１の絶縁膜１２０及び第２の絶縁膜１３０の設けられた基材１１０は航空宇宙の分野で用いられる部材であってよく、自動車の分野で用いられる部材であってよく、第１の絶縁膜１２０及び第２の絶縁膜１３０がアルミニウムを含む基材１１０上に設けられた部材を含む用途に応用されてもよい。
　本発明の実施形態として上述した部材、ステージ、ステージの作製方法及び半導体製造装置の各構成は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、本発明の実施形態として上述した部材、ステージ、ステージの作製方法及び半導体製造装置の各構成は、相互に矛盾しない限りにおいて、適宜、交換可能である。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　また、上述した各実施形態によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと理解される。
　１００：ステージ、１０２：孔、１０４：溝部、１０６：回転軸、１１０：基材、１１２：第１の面、１１４：第２の面、１２０：第１の絶縁膜、１２２：第１の面、１２４：第２の面、１２５ｃ－１：クラック、１２５ｃ－２：クラック、１２５ｃ－３：クラック、１３０：第２の絶縁膜、１３２：第１の面、１３４：第２の面、１３６：侵入部、１４０：孔、１４２：側壁、１４４：底部、１５０：水和酸化物、１８０：吹付装置、１８２：樹脂材料、２００：領域、３００：膜加工装置、３０２：チャンバー、３０４：排気装置、３０６：導入管、３０８：バルブ、３１０：導波管、３１２：マイクロ波源、３１６：磁石、３１８：磁石、３２４：電源、３２６：電源、３２８：温度コントローラ、３３０：ヒータ電源、３４４：磁石 

Claims (16)

  1. 　第１の面及び前記第１の面と反対側の第２の面を有する基材と、
    　第３の面、前記第１の面に接し前記第３の面と反対側の第４の面、及び、前記第３の面側に設けられた複数の孔を含み、前記基材上に配置された第１の絶縁膜と、
    　第５の面、前記第３の面に接し前記第５の面と反対側の第６の面、及び、前記複数の孔の側壁に接すると共に前記複数の孔に侵入した侵入部を含み、前記第１の絶縁膜に配置された第２の絶縁膜と、
    　を含む、基板を載置するためのステージ。
  2. 　前記第２の絶縁膜は樹脂材料を含む、請求項１に記載のステージ。
  3. 　前記樹脂材料はポリベンゾイミダゾールを含む、請求項２に記載のステージ。
  4. 　前記基材及び前記第１の絶縁膜はアルミニウムを含む、請求項１に記載のステージ。
  5. 　前記第１の絶縁膜はクラックを含み、
    　前記第２の絶縁膜は前記クラックに接する、請求項１に記載のステージ。
  6. 　前記孔は底部を含み、
    　前記侵入部は前記底部と離隔している、請求項１に記載のステージ。
  7. 　前記ステージは熱源を配置可能な空間をさらに含む、請求項１に記載のステージ。
  8. 　第１の面及び前記第１の面と反対側の第２の面を有する基材を用いることと、
    　前記第１の面に、第３の面、第３の面と反対側の第４の面、及び、前記第３の面側に設けられた複数の孔を含む第１の絶縁膜を形成することと、
    　前記第３の面及び前記複数の孔の側壁に接すると共に、前記複数の孔に侵入する侵入部を含む第２の絶縁膜を形成することと、
    　を含む、基板を載置するためのステージの作製方法。
  9. 　前記第２の絶縁膜を形成することは、樹脂材料を前記第１の絶縁膜に吹き付けることを含む、請求項８に記載のステージの作製方法。
  10. 　前記第２の絶縁膜を形成することは、電着、ディップコート又はスピンコートを用いて、樹脂材料を前記第１の絶縁膜に塗布することを含む、請求項８に記載のステージの作製方法。
  11. 　前記第２の絶縁膜を形成することは、刷毛又はローラーを用いて、樹脂材料を前記第１の絶縁膜に直接塗布することを含む、請求項８に記載のステージの作製方法。
  12. 　前記樹脂材料はポリベンゾイミダゾールを含む、請求項９に記載のステージの作製方法。
  13. 　前記基材及び前記第１の絶縁膜はアルミニウムを含む、請求項８に記載のステージの作製方法。
  14. 　前記第１の絶縁膜は隙間を含み、
    　前記第２の絶縁膜は前記隙間に接する、請求項８に記載のステージの作製方法。
  15. 　前記孔は底部を含み、
    　前記複数の孔の側壁に接する侵入部は前記底部と離隔している、請求項８に記載のステージの作製方法。
  16. 　前記ステージは熱源を配置可能な空間をさらに含む、請求項８に記載のステージの作製方法。 
PCT/JP2025/006203 2024-03-26 2025-02-25 ステージ及びステージの作製方法 Pending WO2025204381A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024049933 2024-03-26
JP2024-049933 2024-03-26

Publications (1)

Publication Number Publication Date
WO2025204381A1 true WO2025204381A1 (ja) 2025-10-02

Family

ID=97215417

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/006203 Pending WO2025204381A1 (ja) 2024-03-26 2025-02-25 ステージ及びステージの作製方法

Country Status (1)

Country Link
WO (1) WO2025204381A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004190136A (ja) * 2002-11-28 2004-07-08 Tokyo Electron Ltd プラズマ処理容器内部材
WO2018159189A1 (ja) * 2017-02-28 2018-09-07 日本発條株式会社 基板支持ユニット、および基板支持ユニットを有する成膜装置
WO2023120112A1 (ja) * 2021-12-21 2023-06-29 日本発條株式会社 積層構造体、ステージ、半導体製造装置および積層構造体の製造方法
JP2023149720A (ja) * 2022-03-31 2023-10-13 日本特殊陶業株式会社 保持装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004190136A (ja) * 2002-11-28 2004-07-08 Tokyo Electron Ltd プラズマ処理容器内部材
WO2018159189A1 (ja) * 2017-02-28 2018-09-07 日本発條株式会社 基板支持ユニット、および基板支持ユニットを有する成膜装置
WO2023120112A1 (ja) * 2021-12-21 2023-06-29 日本発條株式会社 積層構造体、ステージ、半導体製造装置および積層構造体の製造方法
JP2023149720A (ja) * 2022-03-31 2023-10-13 日本特殊陶業株式会社 保持装置

Similar Documents

Publication Publication Date Title
US7780786B2 (en) Internal member of a plasma processing vessel
KR100540051B1 (ko) 플라즈마 처리 장치, 링부재 및 플라즈마 처리 방법
US7998296B2 (en) Method of protecting a bond layer in a substrate support adapted for use in a plasma processing system
US8999475B2 (en) Component of substrate processing apparatus and method for forming a film thereon
JP7715721B2 (ja) 半導体処理チャンバの構成要素を調整する方法
WO2014018835A1 (en) Innovative top-coat approach for advanced device on-wafer particle performance
KR20010075566A (ko) 반도체 장치 및 그 제조 방법
KR20210153149A (ko) 정전 척 시스템
US20140127911A1 (en) Palladium plated aluminum component of a plasma processing chamber and method of manufacture thereof
US20250201623A1 (en) Multilayer structure and method for manufacturing multilayer structure
JP2007051367A (ja) サセプタの粗面化による静電荷の削減
WO2025204381A1 (ja) ステージ及びステージの作製方法
TWI782819B (zh) 靜電吸盤及處理裝置
JP2007123796A (ja) プラズマ処理室用構造物、プラズマ処理室、及びプラズマ処理装置
US20250293009A1 (en) Advanced thermal management system (atm) for pedestal temperature control in high power pecvd chamber
JP7015425B1 (ja) ステージおよびその作製方法
TWI902015B (zh) 堆疊結構體及堆疊結構體之製造方法
JP7785982B2 (ja) 基板載置台の研磨方法及び基板載置台
US20230343627A1 (en) Anodization for metal matrix composite semiconductor processing chamber components
WO2025204379A1 (ja) ステージ
KR20050017397A (ko) 반도체 기판 보유 지지 장치
WO2025169710A1 (ja) 半導体製造装置の部品及び半導製造体装置の部品の作製方法
WO2025204380A1 (ja) 評価方法
KR20240028099A (ko) 정전 척 및 이의 제조 방법
CN120719270A (zh) 基板载置台、基板处理装置以及基板载置台的制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25778207

Country of ref document: EP

Kind code of ref document: A1