[go: up one dir, main page]

WO2025004582A1 - 故障検知装置、固体撮像装置および故障検知方法 - Google Patents

故障検知装置、固体撮像装置および故障検知方法 Download PDF

Info

Publication number
WO2025004582A1
WO2025004582A1 PCT/JP2024/017899 JP2024017899W WO2025004582A1 WO 2025004582 A1 WO2025004582 A1 WO 2025004582A1 JP 2024017899 W JP2024017899 W JP 2024017899W WO 2025004582 A1 WO2025004582 A1 WO 2025004582A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
control lines
pixel
voltage
voltage divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/017899
Other languages
English (en)
French (fr)
Inventor
雄貴 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025004582A1 publication Critical patent/WO2025004582A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • This disclosure relates to a fault detection device, a solid-state imaging device, and a fault detection method.
  • driver failure detection in a solid-state imaging device is disclosed, for example, in Patent Document 1.
  • the failure detection device is a failure detection device in an imaging device including a plurality of pixels, a plurality of pixel control lines, and a drive circuit electrically connected to one end of each pixel control line and driving the plurality of pixels via the plurality of pixel control lines.
  • the failure detection device is electrically connected to the other end of each pixel control line.
  • the failure detection device includes a first resistive voltage divider circuit, a second resistive voltage divider circuit, a comparator, and a determination unit.
  • the first resistive voltage divider circuit is configured to be capable of dividing a Hi voltage applied to a first pixel control line among the plurality of pixel control lines.
  • the second resistive voltage divider circuit is configured to be capable of dividing a Lo voltage applied to the first pixel control line.
  • the comparator is capable of comparing either one of the first voltage generated by the first resistive voltage divider circuit and the second voltage generated by the second resistive voltage divider circuit with a reference voltage.
  • the determination unit is capable of determining a failure in the drive circuit and each pixel control line based on the result of the comparator.
  • the fault detection device is a fault detection device in an imaging device including a plurality of pixels, a plurality of control lines, and a control circuit electrically connected to each control line, the control circuit processing pixel signals output from the plurality of pixels, the control circuit controlling the control circuit via the plurality of control lines.
  • the fault detection device is electrically connected to each control line.
  • the fault detection device includes a first resistive voltage divider circuit, a second resistive voltage divider circuit, a comparator, and a determination unit.
  • the first resistive voltage divider circuit is capable of dividing a Hi voltage applied to a first control line of the plurality of control lines.
  • the second resistive voltage divider circuit is capable of dividing a Lo voltage applied to the first control line.
  • the comparator is capable of comparing either the first voltage generated by the first resistive voltage divider circuit or the second voltage generated by the second resistive voltage divider circuit with a reference voltage.
  • the determination unit is capable of determining faults in the control circuit and each control line based on the result of the comparator.
  • the imaging device includes a plurality of pixels, a plurality of pixel control lines, a drive circuit electrically connected to one end of each pixel control line and driving the plurality of pixels via the plurality of pixel control lines, and a fault detection circuit electrically connected to the other end of each pixel control line.
  • the fault detection circuit includes a first resistive voltage divider circuit, a second resistive voltage divider circuit, a comparator, and a determination unit.
  • the first resistive voltage divider circuit is configured to be capable of dividing a Hi voltage applied to a first pixel control line of the plurality of pixel control lines.
  • the second resistive voltage divider circuit is configured to be capable of dividing a Lo voltage applied to the first pixel control line.
  • the comparator is capable of comparing either one of the first voltage generated by the first resistive voltage divider circuit and the second voltage generated by the second resistive voltage divider circuit with a reference voltage.
  • the determination unit is capable of determining faults in the drive circuit and each pixel control line based on the result of the comparator.
  • the imaging device includes a plurality of pixels, a plurality of control lines, a control circuit connected to each control line, a control circuit that processes pixel signals output from the plurality of pixels, and a fault detection circuit electrically connected to each control line.
  • the fault detection circuit includes a first resistive voltage divider circuit, a second resistive voltage divider circuit, a comparator, and a determination unit.
  • the first resistive voltage divider circuit is capable of dividing a Hi voltage applied to a first control line of the plurality of control lines.
  • the second resistive voltage divider circuit is capable of dividing a Lo voltage applied to the first control line.
  • the comparator is capable of comparing either the first voltage generated by the first resistive voltage divider circuit or the second voltage generated by the second resistive voltage divider circuit with a reference voltage.
  • the determination unit is capable of determining faults in the control circuit and each control line based on the result of the comparator.
  • a failure detection method is a method executed by a failure detection device electrically connected to one end of each of the pixel control lines in an imaging device including a plurality of pixels, a plurality of pixel control lines, and a drive circuit electrically connected to the other end of each of the pixel control lines and driving the plurality of pixels via the plurality of pixel control lines.
  • a failure detection method is a method executed by a failure detection device electrically connected to each control line in an imaging device including a plurality of pixels, a plurality of control lines, and a control circuit electrically connected to each control line and controlling a control circuit via the plurality of control lines, the control circuit processing pixel signals output from the plurality of pixels.
  • This failure detection method includes the following four features.
  • FIG. 1 is a diagram illustrating an example of a schematic configuration of a solid-state imaging device according to a first embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of a circuit configuration of the sensor pixel in FIG.
  • FIG. 3 is a diagram showing an example of a wiring layout of the pixel array unit in FIG. 1 and an example of a schematic configuration of the failure detection circuit in FIG.
  • FIG. 4 is a diagram showing an example of a schematic configuration of the failure detection circuit of FIG.
  • FIG. 5 is a diagram illustrating an example of the operation of the solid-state imaging device of FIG.
  • FIG. 6 is a diagram showing an example of the batch transfer of all rows in FIG.
  • FIG. 7 is a diagram showing an example of the row-by-row read operation in FIG. FIG.
  • FIG. 8 is a diagram showing an example of a fault detection target in the operation of FIG.
  • FIG. 9 is a diagram showing an example of fault detection during normal operation.
  • FIG. 10 is a diagram showing an example of failure detection when a high level abnormality occurs.
  • FIG. 11 is a diagram showing an example of failure detection when an abnormality occurs at Lo level.
  • FIG. 12 is a diagram showing a modified example of the circuit configuration of the vertical drive circuit in FIG.
  • FIG. 13 is a diagram showing a modification of the schematic configuration of the failure detection circuit of FIG.
  • FIG. 14 is a diagram showing a modification of the schematic configuration of the failure detection circuit of FIG.
  • FIG. 15 is a diagram illustrating an example of a schematic configuration of a solid-state imaging device according to the second embodiment of the present disclosure.
  • FIG. 16 is a diagram illustrating an example of a schematic configuration of the column signal processing circuit of FIG.
  • FIG. 17 is a diagram illustrating an example of a schematic configuration of the failure detection circuit of FIG.
  • FIG. 18 is a diagram showing a modification of the schematic configuration of the failure detection circuit of FIG.
  • FIG. 19 is a diagram showing a modification of the schematic configuration of the failure detection circuit of FIG.
  • FIG. 20 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 21 is an explanatory diagram showing an example of the installation positions of the outside-of-vehicle information detection unit and the imaging unit.
  • a solid-state imaging device 1 according to a first embodiment of the present disclosure will be described.
  • the solid-state imaging device 1 is, for example, a global shutter type image sensor including a CMOS (Complementary Metal Oxide Semiconductor) image sensor or the like.
  • the solid-state imaging device 1 is capable of capturing an image by receiving light from a subject, photoelectrically converting the light, and generating an image signal.
  • the solid-state imaging device 1 is capable of outputting a pixel signal according to the incident light.
  • the global shutter method is a method of performing global exposure in which exposure basically starts and ends for all pixels at the same time.
  • all pixels means all pixels that appear in the image, excluding dummy pixels and the like.
  • the global shutter method also includes a method in which global exposure is performed in units of multiple rows (for example, several tens of rows) while moving the area in which global exposure is performed, rather than for all pixels at the same time.
  • the global shutter method also includes a method in which global exposure is performed on pixels in a specified area, rather than on all pixels that appear in the image.
  • the image sensor is, for example, a back-illuminated image sensor in which a photoelectric conversion unit such as a photodiode that receives light from the subject and converts it into an electrical signal is provided between a light receiving surface on which light from the subject is incident and a wiring layer on which wiring connected to transistors that drive each pixel is provided.
  • a photoelectric conversion unit such as a photodiode that receives light from the subject and converts it into an electrical signal is provided between a light receiving surface on which light from the subject is incident and a wiring layer on which wiring connected to transistors that drive each pixel is provided.
  • FIG. 1 shows an example of a schematic configuration of a solid-state imaging device 1 according to a first embodiment of the present disclosure.
  • the solid-state imaging device 1 is a stacked chip in which a first chip 100 having a pixel array section 10 and a second chip 200 having a logic circuit 20 are stacked.
  • the top surface of the first chip 100 is the light receiving surface.
  • the above-mentioned wiring layer is in contact with the top surface of the second chip 200.
  • the first chip 100 has a pixel array section 10 in which a plurality of sensor pixels 11 that perform photoelectric conversion are arranged in a matrix.
  • the sensor pixels 11 correspond to a specific example of a "pixel" according to an embodiment of the present disclosure.
  • FIG. 2 shows an example of a circuit configuration of the sensor pixels 11 and a readout circuit 12 (described later).
  • the sensor pixels 11 are arranged in a matrix on a semiconductor substrate (e.g., a silicon substrate).
  • the readout circuit 12 is arranged on the semiconductor substrate (e.g., a silicon substrate). Each readout circuit 12 is capable of outputting a pixel signal based on the charge output from the sensor pixel 11.
  • multiple readout circuits 12 are provided for every four sensor pixels 11.
  • the four sensor pixels 11 share one readout circuit 12.
  • “shared” means that the outputs of the four sensor pixels 11 are input to a common readout circuit 12.
  • the readout circuit 12 has, for example, a reset transistor Tr6, a selection transistor Tr7, and an amplification transistor Tr5.
  • the first chip 100 has a number of pixel control lines extending in the row direction and a number of data output lines VSL extending in the column direction.
  • the pixel control lines are wiring to which control signals that control the output of electric charges accumulated in the sensor pixels 11 are applied, and extend, for example, in the row direction.
  • the data output lines VSL are wiring that outputs pixel signals output from each readout circuit 12 to the logic circuit 20, and extend, for example, in the column direction.
  • the second chip 200 has a logic circuit 20 that processes pixel signals on a semiconductor substrate (e.g., a silicon substrate).
  • the logic circuit 20 has, for example, a vertical drive circuit 21, a column signal processing circuit 22, a horizontal drive circuit 23, a system control circuit 24, and a fault detection circuit 25, as shown in FIG. 1.
  • the logic circuit 20 (specifically, the horizontal drive circuit 23) is capable of outputting the output voltage of each sensor pixel 11 to the outside.
  • the fault detection circuit 25 is capable of outputting the fault detection results of the vertical drive circuit 21 and each pixel control line connected to the vertical drive circuit 21 to the outside.
  • the first chip 100 and the second chip 200 are provided with TCVs (Through Chip Vias) 26, 27, and 28, as shown in FIG. 1, for example, and the first chip 100 and the second chip 200 are electrically connected to each other via the TCVs 26, 27, and 28.
  • the TCV 26 is connected to a plurality of output terminals of the vertical drive circuit 21 provided in the second chip 200 and one end of a plurality of pixel control lines provided in the first chip 100.
  • the TCV 27 is connected to a plurality of input terminals of the column signal processing circuit 22 provided in the second chip 200 and a plurality of data output lines VSL provided in the first chip 100.
  • the TCV 28 is connected to a plurality of input terminals of the failure detection circuit 25 provided in the second chip 200 and the other end of a plurality of pixel control lines provided in the first chip 100. That is, one end of each of the pixel control lines is electrically connected to the vertical drive circuit 21, and the other end of each of the pixel control lines is electrically connected to the failure detection circuit 25.
  • the vertical drive circuit 21 is capable of, for example, sequentially selecting a plurality of sensor pixels 11 for each predetermined unit pixel row.
  • a "predetermined unit pixel row” refers to a pixel row for which pixels can be selected at the same address.
  • the layout of the plurality of sensor pixels 11 that share the readout circuit 12 is assumed to be 2 pixel rows by n pixel columns (n is an integer equal to or greater than 1).
  • the "predetermined unit pixel row” refers to two pixel rows.
  • the layout of the plurality of sensor pixels 11 that share the readout circuit 12 is 4 pixel rows by n pixel columns (n is an integer equal to or greater than 1)
  • the "predetermined unit pixel row” refers to four pixel rows.
  • the column signal processing circuit 22 can perform, for example, correlated double sampling (CDS) processing on the pixel signals output from each sensor pixel 11 of the row selected by the vertical drive circuit 21.
  • the column signal processing circuit 22 can extract the signal level of the pixel signal by performing, for example, CDS processing, and hold pixel data according to the amount of light received by each sensor pixel 11.
  • the column signal processing circuit 22 has, for example, a column signal processing section for each data output line VSL.
  • the column signal processing section includes, for example, a single-slope A/D converter.
  • the single-slope A/D converter includes, for example, a comparator and a counter circuit.
  • the horizontal drive circuit 23 sequentially outputs, for example, the pixel data held in the column signal processing circuit 22 to the outside.
  • the system control circuit 24 can, for example, control the driving of each block (the vertical drive circuit 21, the column signal processing circuit 22, the horizontal drive circuit 23, and the failure detection circuit 25) in the logic circuit 20.
  • Each sensor pixel 11 has components in common with the others.
  • each sensor pixel 11 has a photodiode PD, transfer transistors Tr1, Tr2, Tr3, charge holding units MEM1, MEM2, floating diffusion FD, and a discharge transistor Tr4.
  • the transfer transistors Tr1, Tr2, Tr3 and the discharge transistor Tr4 are, for example, NMOS (Metal Oxide Semiconductor) transistors.
  • the photodiode PD is capable of photoelectrically converting light incident through its light receiving surface.
  • the photodiode PD is capable of generating an electric charge according to the amount of light received by performing photoelectric conversion.
  • the photodiode PD is a PN junction photoelectric conversion element composed of an N-type semiconductor region and a P-type semiconductor region provided in a semiconductor substrate (e.g., a silicon substrate).
  • the cathode of the photodiode PD is electrically connected to the source of the transfer transistor Tr1, and the anode of the photodiode PD is electrically connected to a reference potential line (e.g., ground GND).
  • the transfer transistor Tr1 is connected between the photodiode PD and the transfer transistor Tr2, and is capable of transferring the charge stored in the photodiode PD to the transfer transistor Tr2 in response to a control signal applied to the gate electrode.
  • the transfer transistor Tr1 is capable of transferring charge from the photodiode PD to the charge holding unit MEM1.
  • the transfer transistor Tr1 has, for example, a vertical gate electrode.
  • the drain of the transfer transistor Tr1 is electrically connected to the source of the transfer transistor Tr2, and the gate of the transfer transistor Tr1 is connected to a pixel control line TRY (for example, TRY0 or TRY1).
  • the transfer transistor Tr2 is connected between the transfer transistors Tr1 and Tr3, and controls the potential of the charge holding unit MEM1 in response to a control signal applied to the gate electrode. For example, when the transfer transistor Tr2 is turned on, the potential of the charge holding unit MEM becomes deeper, and when the transfer transistor Tr2 is turned off, the potential of the charge holding unit MEM becomes shallower. Then, for example, when the transfer transistor Tr1 is turned on, the charge stored in the charge holding unit MEM1 is transferred to the charge holding unit MEM2 via the transfer transistor Tr2.
  • the drain of the transfer transistor Tr2 is electrically connected to the source of the transfer transistor Tr3, and the gate of the transfer transistor Tr2 is connected to a pixel control line TRX (for example, TRX0, TRX1, TRX2, or TRX3).
  • the charge holding units MEM1 and MEM2 are regions that temporarily hold the charge accumulated in the photodiode PD in order to realize the global shutter function.
  • the charge holding units MEM1 and MEM2 are capable of holding the charge transferred from the photodiode PD.
  • the transfer transistor Tr3 is connected between the transfer transistor Tr2 and the floating diffusion FD, and is capable of transferring the charge held in the charge holding unit MEM2 to the floating diffusion FD in response to a control signal applied to the gate electrode. For example, when the transfer transistor Tr2 is turned off and the transfer transistor Tr3 is turned on, the charge held in the charge holding unit MEM is transferred to the floating diffusion FD via the transfer transistors Tr2 and Tr3.
  • the drain of the transfer transistor Tr3 is electrically connected to the floating diffusion FD, and the gate of the transfer transistor Tr3 is connected to a pixel control line TRG (for example, TRG0, TRG1, TRG2, or TRG3).
  • the floating diffusion FD is a floating diffusion region that temporarily holds the charge output from the photodiode PD via the transfer transistor Tr3.
  • the reset transistor Tr6 is connected to the floating diffusion FD
  • the vertical signal line VSL is connected to the floating diffusion FD via the amplification transistor Tr5 and the selection transistor Tr7.
  • the drain of the discharge transistor Tr4 is connected to the power supply line VDD, and the source is connected between the photodiode PD and the transfer transistor Tr1.
  • the gate of the discharge transistor Tr4 is connected to the pixel control line OFG.
  • the discharge transistor Tr4 initializes (resets) the photodiode PD in response to a control signal applied to the gate electrode. For example, when the discharge transistor Tr4 is turned on, the potential of the photodiode PD is reset to the potential level of the power supply line VDD. In other words, the photodiode PD is initialized.
  • the drain of the reset transistor Tr6 is connected to the power supply line VDD, and the source is connected to the floating diffusion FD.
  • the gate of the reset transistor Tr6 is connected to a pixel control line RST.
  • the reset transistor RST initializes (resets) each area from the charge holding unit MEM1 to the floating diffusion FD in response to a control signal applied to the gate electrode. For example, when the transfer transistor Tr3 and the reset transistor Tr6 are turned on, the potentials of the charge holding units MEM1, MEM2, and the floating diffusion FD are reset to the potential level of the power supply line VDD. That is, the charge holding units MEM1, MEM2, and the floating diffusion FD are initialized.
  • the amplifier transistor Tr5 has a gate electrode connected to the floating diffusion FD and a drain connected to the power supply line VDD, and serves as the input of a source follower circuit that reads out the charge obtained by photoelectric conversion in the photodiode PD.
  • the amplifier transistor AMP has a source connected to the vertical signal line VSL via the selection transistor SEL, and thus forms a source follower circuit with a constant current source connected to one end of the vertical signal line VSL.
  • the selection transistor Tr7 is connected between the source of the amplification transistor Tr5 and the vertical signal line VSL, and a control signal is supplied as a selection signal to the gate electrode of the selection transistor Tr7.
  • the gate of the selection transistor Tr7 is connected to the pixel control line SEL.
  • the control signal is turned on, the selection transistor Tr7 becomes conductive, and the sensor pixel 11 connected to the selection transistor Tr7 becomes selected.
  • the sensor pixel 11 becomes selected, the pixel signal output from the amplification transistor Tr5 is read out to the column signal processing circuit 22 via the vertical signal line VSL.
  • FIG. 3 shows an example of the wiring layout of the pixel array section 10.
  • FIG. 3 illustrates pixel control lines OFG, TRY0, TRY1, TRX0, TRX1, TRX2, TRX3, TRG0, TRG1, TRG2, and TRG3 as examples of multiple pixel control lines connected to four sensor pixels 11 that share a floating diffusion FD.
  • FIG. 3 also illustrates RST and SEL as examples of multiple pixel control lines connected to a readout circuit 12 shared by the four sensor pixels 11.
  • Figure 4 shows an example of the circuit configuration of the failure detection circuit 25.
  • the failure detection circuit 25 has, for example, a selector 25A, a comparison unit 25B, and a determination unit 25C.
  • the multiple input terminals of the selector 25A are connected to one end of the multiple pixel control lines (OFG, TRY0, TRY1, TRX0, TRX1, TRX2, TRX3, TRG0, TRG1, TRG2, TRG3, RST, SEL).
  • One output terminal of the selector 25A is connected to one input terminal of the comparison unit 25B.
  • the selector 25A is capable of connecting any one of the multiple pixel control lines selected in accordance with the control signal ctl1 from the system control circuit 24 to the comparison unit 25B.
  • the comparison unit 25B has, for example, a selector 251, a resistive voltage divider circuit 252 for the Hi level, a resistive voltage divider circuit 253 for the Lo level, a selector 254, and a comparator 255.
  • a resistor voltage divider circuit 252 for a Hi level is connected to one of the two output terminals of the selector 251, and a resistor voltage divider circuit 253 for a Lo level is connected to the other output terminal.
  • the selector 251 is capable of connecting one of the two output terminals selected according to a control signal ctl2 from the system control circuit 24 to the input terminal.
  • the voltage of the Hi-level output terminal is the voltage VH (Hi voltage) of the pixel control line selected by the selector 25A.
  • the voltage of the Lo-level output terminal is the voltage VL (Lo voltage) of the pixel control line selected by the selector 25A.
  • the high-level resistive voltage divider circuit 252 is composed of two resistive elements R1 and R2 connected in series to one output terminal of the selector 251, as shown in FIG. 4, for example.
  • the connection node between the resistive elements R1 and R2 is connected to one of the two input terminals of the selector 254.
  • the end of the resistive element R2 that is not connected to the resistive element R1 is electrically connected to, for example, a reference potential line (e.g., ground GND).
  • the Lo level resistive voltage divider circuit 253 is composed of two resistive elements R3 and R4 connected in series to the other output terminal of the selector 251, as shown in FIG. 4, for example.
  • the connection node between the resistive elements R3 and R4 is connected to the other of the two input terminals of the selector 254.
  • the end of the resistive element R3 that is not connected to the resistive element R4 is electrically connected to the power supply line VDD, for example.
  • One of the two input terminals of the selector 254 is connected to a connection node between the resistor elements R1 and R2, and the other input terminal is connected to a connection node between the resistor elements R3 and R4.
  • One of the input terminals of the comparator 255 is connected to one output terminal of the selector 254.
  • the selector 254 can connect one of the two input terminals selected according to the control signal ctl3 from the system control circuit 24 to the output terminal.
  • the voltage of the output terminal of the selector 254 is VH ⁇ (R2/(R1+R2)).
  • the voltage of the output terminal of the selector 254 is (VDD-VL) ⁇ (R4/(R3+R4)).
  • comparator 255 One input end of comparator 255 is connected to the output end of selector 254, and the other input end of comparator 255 is connected to a resistive voltage divider circuit.
  • the output voltage (voltage Vin) of selector 254 is input to one input end of comparator 255.
  • the resistive voltage divider circuit connected to the other input end of comparator 255 is composed of two resistive elements R5 and R6 connected in series between the power supply line VDD and a reference potential line (e.g., ground GND). The connection node between resistive elements R5 and R6 is connected to the other input end of comparator 255.
  • V_GND indicates, for example, the potential of ground GND.
  • the comparator 255 is capable of outputting a Hi-level voltage when the difference (Vin-Vref) between the voltage at one input terminal (voltage Vin) and the voltage at the other input terminal (reference voltage Vref) is 0 or positive.
  • the comparator 255 is capable of outputting a Lo-level voltage when the difference (Vin-Vref) is negative.
  • the determination unit 25C is capable of determining whether there is a fault in the vertical drive circuit 21 and in a plurality of pixel control lines connected to the vertical drive circuit 21, based on the output of the comparator 255.
  • the determination unit 25C is configured to include, for example, a CPU (central processing unit).
  • the judgment unit 25C is capable of judging that the vertical drive circuit 21 and the pixel control line selected by the selector 25A are normal at the Hi level.
  • the judgment unit 25C is capable of judging that the vertical drive circuit 21 and the pixel control line selected by the selector 25A are normal at the Lo level.
  • the judgment unit 25C is capable of judging that at least one of the vertical drive circuit 21 and the pixel control line selected by the selector 25A is abnormal at the Hi level.
  • the judgment unit 25C is capable of judging that at least one of the vertical drive circuit 21 and the pixel control line selected by the selector 25A is abnormal at the Lo level.
  • FIG. 5 shows an example of the operation of the solid-state imaging device 1.
  • Fig. 6 shows an example of the batch transfer of all rows in Fig. 5.
  • Fig. 7 shows an example of the row-by-row readout operation in Fig. 5.
  • the solid-state imaging device 1 performs a batch transfer of all rows, a row-by-row readout operation, and blanking in that order.
  • the solid-state imaging device 1 resets the charge holding units MEM1, MEM2 and the floating diffusion FD in each sensor pixel 11, and then transfers charge from the photodiode PD to the charge holding units MEM1, MEM2 in each sensor pixel 11.
  • the solid-state imaging device 1 sequentially transfers the charges stored in the charge holding units MEM1 and MEM2 of the four sensor pixels 11 that share the floating diffusion FD to the floating diffusion FD. At this time, as shown in FIG. 7, for example, the solid-state imaging device 1 outputs the charges transferred to the floating diffusion FD to the data output line VSL every time it transfers charges to the floating diffusion FD. Then, as shown in FIG. 7, for example, the solid-state imaging device 1 resets the floating diffusion FD before the next charge transfer.
  • the failure detection circuit 25 detects failures in the vertical drive circuit 21 and all pixel control lines, for example, during a period when all-row batch transfer is being performed.
  • the failure detection circuit 25, for example, divides all pixel control lines into multiple groups and detects failures in multiple pixel control lines for each group. For example, as shown in FIG. 8, the failure detection circuit 25 divides all pixel control lines into three groups and detects failures in multiple pixel control lines L(1) to L(N/3) belonging to the first group during a certain frame period. Then, the failure detection circuit 25 detects failures in multiple pixel control lines L(N/3+1) to L(2N/3) belonging to the second group during the next frame period, for example, as shown in FIG. 8.
  • the failure detection circuit 25 detects failures in multiple pixel control lines L(2N/3+1) to L(N) belonging to the third group during the next frame period, for example, as shown in FIG. 8.
  • G in FIG. 8 represents the period during which all rows are transferred at once
  • R in FIG. 8 represents the period during which row-by-row readout is performed
  • B represents the blanking period.
  • the failure detection circuit 25 detects failures in the vertical drive circuit 21 and all pixel control lines, for example, during the period when the row-by-row readout operation is being performed. For example, as shown in FIG. 8, the failure detection circuit 25 detects failures in the pixel control line selected by the row-by-row readout operation each time the pixel control line is selected by the row-by-row readout operation.
  • the judgment unit 25C judges that it is the timing to detect the Lo level during the all-row batch transfer.
  • the judgment unit 25C judges that the vertical drive circuit 21 and the pixel control line selected by the selector 25A are normal at the Lo level.
  • the judgment unit 25C judges that it is the timing to detect the Hi level in the row-by-row readout operation.
  • the judgment unit 25C judges that the vertical drive circuit 21 and the pixel control line selected by the selector 25A are normal at the Hi level.
  • the judgment unit 25C judges that it is the timing to detect the Lo level in the row-by-row readout operation.
  • the judgment unit 25C judges that the vertical drive circuit 21 and the pixel control line selected by the selector 25A are normal at the Lo level.
  • the judgment unit 25C judges that it is the Hi-level detection timing for the all-row batch transfer.
  • the judgment unit 25C judges that at least one of the vertical drive circuit 21 and the pixel control line selected by the selector 25A is abnormal at the Hi level.
  • the judgment unit 25C judges that it is the timing to detect the Lo level in the all-row batch transfer.
  • the judgment unit 25C judges that the vertical drive circuit 21 and the pixel control line selected by the selector 25A are normal at the Lo level.
  • the judgment unit 25C judges that it is the timing to detect the Hi level in the row-by-row readout operation.
  • the judgment unit 25C judges that at least one of the vertical drive circuit 21 and the pixel control line selected by the selector 25A is abnormal at the Hi level.
  • the judgment unit 25C judges that it is the timing to detect the Lo level in the row-by-row readout operation.
  • the judgment unit 25C judges that the vertical drive circuit 21 and the pixel control line selected by the selector 25A are normal at the Lo level.
  • the judgment unit 25C judges that it is the timing to detect the Hi level in the all-row batch transfer.
  • the judgment unit 25C judges that the vertical drive circuit 21 and the pixel control line selected by the selector 25A are normal at the Hi level.
  • the judgment unit 25C judges that it is the timing to detect the Lo level in the all-row batch transfer.
  • the judgment unit 25C judges that at least one of the vertical drive circuit 21 and the pixel control line selected by the selector 25A is abnormal at the Lo level.
  • the judgment unit 25C judges that it is the Hi-level detection timing for the row-by-row readout operation.
  • the judgment unit 25C judges that the vertical drive circuit 21 and the pixel control line selected by the selector 25A are normal at the Hi level.
  • the judgment unit 25C judges that it is the timing to detect the Lo level in the row-by-row readout operation.
  • the judgment unit 25C judges that at least one of the vertical drive circuit 21 and the pixel control line selected by the selector 25A is abnormal at the Lo level.
  • the failure detection device 25 is electrically connected to the other end of each pixel control line.
  • the Hi voltage (VH) applied to the selected pixel control line is divided by the resistive voltage divider circuit 252, and the Lo voltage (VL) applied to the selected pixel control line is divided by the resistive voltage divider circuit 253.
  • Either the voltage Vin generated by the resistive voltage divider circuit 252 or the voltage generated by the resistive voltage divider circuit 253 is compared with the reference voltage Vref by the comparator 255. Then, the failure detection circuit 25 judges the failure of the vertical drive circuit 21 based on the result of the comparator 255. This allows Hi-level failure detection and Lo-level failure detection to be performed for the vertical drive circuit 21. Also, Hi-level failure detection and Lo-level failure detection can be performed for the selected pixel control line.
  • selectors 251 and 254 are provided in the failure detection device 25. This allows either the voltage Vin generated by the resistive voltage divider circuit 252 or the voltage generated by the resistive voltage divider circuit 253 to be input to the comparator 255. This allows for Hi-level failure detection and Lo-level failure detection for the vertical drive circuit 21. In addition, Hi-level failure detection and Lo-level failure detection can be performed for the selected pixel control line.
  • a selector 25A is provided in the failure detection device 25. This allows one pixel control line to be selected from multiple pixel control lines when transferring all rows at once, making it possible to perform failure detection for each pixel control line when transferring all rows at once.
  • Fig. 12 shows a modified example of the circuit configuration of the vertical drive circuit 21.
  • the vertical drive circuit 21 may have, for example, a drive circuit 21a for batch transfer of all rows and a drive circuit 21b for row-by-row readout operation, as shown in Fig. 12.
  • the drive circuit 21a for example, has one driver DRa(k) for each pixel row 12(k) (1 ⁇ k ⁇ N; N is the number of unit pixel rows in the pixel array section 10). In the drive circuit 21a, each driver DRa(k) is driven simultaneously by a common control line.
  • the drive circuit 21b for example, has one driver DRb(k) for each pixel row 12(k). In the drive circuit 21b, each driver DRb(k) is driven independently by a control line assigned to each driver DRb(k).
  • Fig. 13 shows a modified circuit configuration of the failure detection circuit 25.
  • the resistance elements R5 and R6 may each be a variable resistor, for example, as shown in Fig. 13.
  • the system control circuit 24 may be able to set the resistance values of the resistance elements R5 and R6 to predetermined resistance values, for example, by inputting a control signal ctl4 that sets the resistance value of the resistance elements R5 and R6.
  • the resistance element R5 can be changed to a resistance value, for example, 10% smaller than the normal resistance value.
  • the resistance element R6 can be changed to a resistance value, for example, 10% smaller than the normal resistance value.
  • the system control circuit 24 inputs a control signal to the resistance element R5 to set the resistance value to a value, for example, 10% smaller than the normal resistance value, and inputs a control signal to the resistance element R6 to set the resistance value to the normal resistance value.
  • the reference voltage Vref becomes a voltage value that is slightly larger than when both the resistance elements R5 and R6 are at their normal resistance values.
  • the system control circuit 24 inputs a control signal to the resistance element R5 to set the resistance value to the normal resistance value, and inputs a control signal to the resistance element R6 to set the resistance value to a value, for example, 10% smaller than the normal resistance value.
  • the reference voltage Vref becomes a voltage value that is slightly smaller than when both the resistance elements R5 and R6 are at their normal resistance values.
  • variable resistors for the resistive elements R5 and R6 it is possible to set the reference voltage Vref to a slightly larger or smaller value. This makes it possible to detect slight fluctuations in the value of the voltage Vin, and therefore to detect whether there is a defect in at least one of the vertical drive circuit 21 and the pixel control line that causes slight fluctuations in the value of the voltage Vin.
  • the failure detection circuit 25 may have a selector 256 and a resistor tap 257 instead of the resistor elements R5 and R6, as shown in FIG. 14, for example.
  • the resistor tap 257 is a resistor tap in which a plurality of resistor elements are connected in series.
  • a plurality of wirings are connected to the plurality of input terminals of the selector 256, one for each connection point of two resistor elements in the resistor tap 257.
  • the output terminal of the selector 256 is connected to one input terminal of the comparator 255.
  • the system control circuit 24 may input a control signal ctl4 to the selector 256, thereby making it possible to cause the selector 256 to select one of the plurality of input terminals.
  • the reference voltage Vref can be set to a slightly larger value or a slightly smaller value. This makes it possible to detect a slight fluctuation in the value of the voltage Vin, and therefore it is possible to detect whether or not there is a defect that causes a slight fluctuation in the value of the voltage Vin in at least one of the vertical drive circuit 21 and the pixel control line.
  • the solid-state imaging device 2 is, for example, a global shutter type image sensor including a CMOS image sensor or the like.
  • the solid-state imaging device 2 is capable of capturing an image by receiving light from a subject, photoelectrically converting the light, and generating an image signal.
  • the solid-state imaging device 2 is capable of outputting a pixel signal according to the incident light.
  • FIG. 15 shows an example of a schematic configuration of a solid-state imaging device 2 according to a second embodiment of the present disclosure.
  • the solid-state imaging device 2 is a stacked chip in which a first chip 100 having a pixel array section 10 and a second chip 300 having a logic circuit 30 are stacked.
  • the upper surface of the first chip 100 is the light receiving surface.
  • the data output line VSL is a wiring that outputs pixel signals output from each readout circuit 12 to the logic circuit 30, and extends, for example, in the column direction.
  • the second chip 300 has a logic circuit 30 for processing pixel signals on a semiconductor substrate (e.g., a silicon substrate).
  • the logic circuit 30 has, for example, a vertical drive circuit 21, a column signal processing circuit 22, a horizontal drive circuit 23, a system control circuit 24, and a fault detection circuit 29, as shown in FIG. 15.
  • the logic circuit 30 (specifically, the horizontal drive circuit 23) is capable of outputting the output voltage of each sensor pixel 11 to the outside.
  • the fault detection circuit 29 is capable of outputting the fault detection results of the column signal processing circuit 22 and each control line connected to the column signal processing circuit 22 to the outside.
  • the first chip 100 and the second chip 300 are provided with TCVs 26 and 27, as shown in FIG. 15, for example, and the first chip 100 and the second chip 300 are electrically connected to each other via the TCVs 26 and 27.
  • the TCV 26 is connected to a plurality of output terminals of the vertical drive circuit 21 provided in the second chip 300 and one end of a plurality of pixel control lines provided in the first chip 100.
  • the TCV 27 is connected to a plurality of input terminals of the column signal processing circuit 22 provided in the second chip 300 and a plurality of data output lines VSL provided in the first chip 100.
  • the column signal processing circuit 22 has a DAC 221, for example, as shown in FIG. 16, and has a column signal processing section 22A for each data output line VSL.
  • the column signal processing section 22A includes, for example, a single-slope A/D converter.
  • the column signal processing section 22A includes, for example, a comparator 222, a counter 223, and a buffer 224.
  • the comparator 222 is capable of comparing the pixel signal obtained from the sensor pixel 11 via the data output line VSL with the ramp voltage supplied from the DAC 221 based on the comparison control signal supplied from the system control circuit 24.
  • the comparator 222 is further capable of outputting the comparison result as binary data to the counter 223.
  • the comparison control signal is input to the comparator 222 by a control line CTL1 connected to the system control circuit 24.
  • the counter 223 is capable of performing a counting operation based on a count control signal supplied from the system control circuit 24.
  • the counter 223 performs a counting operation, for example, until the comparison result (binary data) is inverted, and is capable of outputting a digital signal indicating the count value obtained as a result to the buffer 224.
  • the count control signal is input to the counter 223 by a control line CTL2 connected to the system control circuit 24.
  • the buffer 224 is used to control the output to the horizontal drive circuit 23, and includes, for example, a latch circuit, and is capable of outputting the digital signal input from the counter 223 to the horizontal drive circuit 23 based on a selection signal from the horizontal drive circuit 23.
  • the system control circuit 24 may be connected to a control line other than the above-mentioned control lines CTL1 and CTL2, for example. If the column signal processing unit 22A has a selector connected to multiple data output lines VSL, for example, the system control circuit 24 may be connected to a control line to which a selection signal for this selector is applied. Also, the system control circuit 24 may be connected to a control line to which a control signal that controls the auto-zero of the comparator 222 is applied, for example.
  • control lines other than the above-mentioned control lines CTL1 and CTL2 are connected to the system control circuit 24, these control lines may be connected to the selector 29A in the same way as the above-mentioned control lines CTL1 and CTL2.
  • FIG. 17 shows an example of the circuit configuration of the failure detection circuit 29.
  • the failure detection circuit 29 has, for example, a selector 29A, a comparison unit 29B, and a determination unit 29C.
  • One end of a plurality of control lines (CTL1, CTL2, etc.) is connected to the multiple input terminals of the selector 29A.
  • One input terminal of the comparator 29B is connected to one output terminal of the selector 29A.
  • the selector 29A is capable of connecting any one of the multiple control lines selected according to the control signal ctl1 from the system control circuit 24 to the comparator 29B.
  • the comparison unit 29B has, for example, a selector 291, a resistive voltage divider circuit 292 for the Hi level, a resistive voltage divider circuit 293 for the Lo level, a selector 294, and a comparator 295.
  • a resistor voltage divider circuit 292 for a Hi level is connected to one of the two output terminals of the selector 291, and a resistor voltage divider circuit 293 for a Lo level is connected to the other output terminal.
  • the selector 291 is capable of connecting one of the two output terminals selected according to a control signal ctl2 from the system control circuit 24 to the input terminal.
  • the Hi-level output terminal of the two output terminals of the selector 291 is selected by the selector 291
  • the voltage of the Hi-level output terminal is the voltage VH of the control line selected by the selector 29A.
  • the voltage of the Lo-level output terminal is the voltage VL of the control line selected by the selector 29A.
  • the high-level resistive voltage divider circuit 292 is composed of two resistive elements R1 and R2 connected in series to one output terminal of the selector 291, as shown in FIG. 17, for example.
  • the connection node between the resistive elements R1 and R2 is connected to one of the two input terminals of the selector 294.
  • the end of the resistive element R2 that is not connected to the resistive element R1 is electrically connected to, for example, a reference potential line (for example, ground GND).
  • the Lo level resistive voltage divider circuit 293 is composed of two resistive elements R3 and R4 connected in series to the other output terminal of the selector 291, as shown in FIG. 17, for example.
  • the connection node between the resistive elements R3 and R4 is connected to the other of the two input terminals of the selector 294.
  • the end of the resistive element R3 that is not connected to the resistive element R4 is electrically connected to the power supply line VDD, for example.
  • One of the two input terminals of the selector 294 is connected to a connection node between the resistor elements R1 and R2, and the other input terminal is connected to a connection node between the resistor elements R3 and R4.
  • One of the input terminals of the comparator 295 is connected to one output terminal of the selector 294.
  • the selector 294 can connect one of the two input terminals selected according to the control signal ctl3 from the system control circuit 24 to the output terminal.
  • the voltage of the output terminal of the selector 294 is VH ⁇ (R2/(R1+R2)).
  • the voltage of the output terminal of the selector 294 is (VDD-VL) ⁇ (R4/(R3+R4)).
  • the output terminal of selector 294 is connected to one input terminal of comparator 295, and a resistive voltage divider circuit is connected to the other input terminal of comparator 295.
  • the output voltage (voltage Vin) of selector 294 is input to one input terminal of comparator 295.
  • the resistive voltage divider circuit connected to the other input terminal of comparator 295 is composed of two resistive elements R5 and R6 connected in series between the power supply line VDD and a reference potential line (e.g., ground GND).
  • the connection node between resistive elements R5 and R6 is connected to the other input terminal of comparator 295.
  • V_GND indicates, for example, the potential of ground GND.
  • the comparator 295 is capable of outputting a Hi-level voltage when the difference (Vin-Vref) between the voltage at one input terminal (voltage Vin) and the voltage at the other input terminal (reference voltage Vref) is 0 or positive.
  • the comparator 295 is capable of outputting a Lo-level voltage when the difference (Vin-Vref) is negative.
  • the determination unit 29C is capable of determining whether or not there is a fault in the system control circuit 24 and in a plurality of control lines (e.g., CTL1, CTL2) connected to the system control circuit 24 based on the output of the comparator 295.
  • the determination unit 29C is configured to include, for example, a CPU.
  • the judgment unit 29C is capable of judging that the system control circuit 24 and the control line selected by the selector 29A are normal at the Hi level.
  • the judgment unit 29C is capable of judging that the system control circuit 24 and the control line selected by the selector 29A are normal at the Lo level.
  • the judgment unit 29C is capable of judging that at least one of the system control circuit 24 and the control line selected by the selector 29A is abnormal at the Hi level.
  • the judgment unit 29C is capable of judging that at least one of the system control circuit 24 and the control line selected by the selector 29A is abnormal at the Lo level.
  • the determination unit 29C has the same functions as the determination unit 25C in the above embodiment.
  • the operation of the solid-state imaging device 2 is the same as the operation of the solid-state imaging device 1 in the above embodiment, except for the fact that the object of failure detection is different.
  • the fault detection device 29 is electrically connected to each control line.
  • the Hi voltage (VH) applied to the selected control line is divided by the resistive voltage divider circuit 292, and the Lo voltage (VL) applied to the selected control line is divided by the resistive voltage divider circuit 293.
  • Either the voltage Vin generated by the resistive voltage divider circuit 292 or the voltage generated by the resistive voltage divider circuit 293 is compared with the reference voltage Vref by the comparator 295. Then, based on the result of the comparator 295, the fault detection circuit 29 judges whether the system control circuit 24 and the multiple control lines connected to the system control circuit 24 have a fault. This allows for Hi-level fault detection and Lo-level fault detection for the system control circuit 24. Also, for the selected control line, Hi-level fault detection and Lo-level fault detection can be performed.
  • selectors 291 and 294 are provided in the fault detection device 29. This allows either the voltage Vin generated by the resistive voltage divider circuit 292 or the voltage generated by the resistive voltage divider circuit 293 to be input to the comparator 295. This allows Hi-level fault detection and Lo-level fault detection for the system control circuit 24. In addition, Hi-level fault detection and Lo-level fault detection can be performed for the selected control line.
  • a selector 29A is provided in the failure detection device 29. This makes it possible to select one pixel control line from among the multiple control lines when all the control lines are used simultaneously, so that failure detection can be performed for each control line when all the control lines are used simultaneously.
  • Fig. 18 shows a modified circuit configuration of the failure detection circuit 29.
  • the resistive elements R5 and R6 may each be a variable resistor, for example, as shown in Fig. 18.
  • the system control circuit 24 may be able to set the resistance values of the resistive elements R5 and R6 to predetermined resistance values, for example, by inputting a control signal that sets the resistance value to the resistive elements R5 and R6.
  • the resistance element R5 can be changed to a resistance value, for example, 10% smaller than the normal resistance value.
  • the resistance element R6 can be changed to a resistance value, for example, 10% smaller than the normal resistance value.
  • the system control circuit 24 inputs a control signal to the resistance element R5 to set the resistance value to a value, for example, 10% smaller than the normal resistance value, and inputs a control signal to the resistance element R6 to set the resistance value to the normal resistance value.
  • the reference voltage Vref becomes a voltage value that is slightly larger than when both the resistance elements R5 and R6 are at their normal resistance values.
  • the system control circuit 24 inputs a control signal to the resistance element R5 to set the resistance value to the normal resistance value, and inputs a control signal to the resistance element R6 to set the resistance value to a value, for example, 10% smaller than the normal resistance value.
  • the reference voltage Vref becomes a voltage value that is slightly smaller than when both the resistance elements R5 and R6 are at their normal resistance values.
  • variable resistors for the resistive elements R5 and R6 it is possible to set the reference voltage Vref to a slightly larger value or a slightly smaller value. This makes it possible to detect slight fluctuations in the value of the voltage Vin, and therefore to detect whether there is a defect in at least one of the system control circuit 24 and the control line that causes slight fluctuations in the value of the voltage Vin.
  • the failure detection circuit 25 may have a selector 296 and a resistor tap 297 instead of the resistor elements R5 and R6, as shown in FIG. 19.
  • the resistor tap 297 is a resistor tap in which a plurality of resistor elements are connected in series.
  • a plurality of wirings are connected to the plurality of input terminals of the selector 296, one for each connection point of two resistor elements in the resistor tap 297.
  • the output terminal of the selector 296 is connected to one input terminal of the comparator 295.
  • the system control circuit 24 may input a control signal ctl4 to the selector 296, thereby making it possible to cause the selector 296 to select one of the plurality of input terminals.
  • the reference voltage Vref can be set to a slightly larger value or a slightly smaller value. This makes it possible to detect a slight fluctuation in the value of the voltage Vin, and therefore it is possible to detect whether or not there is a defect that causes a slight fluctuation in the value of the voltage Vin in at least one of the vertical drive circuit 21 and the pixel control line.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body, such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility device, an airplane, a drone, a ship, a robot, a construction machine, or an agricultural machine (tractor).
  • FIG. 20 is a block diagram showing a schematic configuration example of a vehicle control system 7000, which is an example of a mobile control system to which the technology disclosed herein can be applied.
  • the vehicle control system 7000 includes a plurality of electronic control units connected via a communication network 7010.
  • the vehicle control system 7000 includes a drive system control unit 7100, a body system control unit 7200, a battery control unit 7300, an outside vehicle information detection unit 7400, an inside vehicle information detection unit 7500, and an integrated control unit 7600.
  • the communication network 7010 connecting these multiple control units may be, for example, an in-vehicle communication network conforming to any standard such as CAN (Controller Area Network), LIN (Local Interconnect Network), LAN (Local Area Network), or FlexRay (registered trademark).
  • CAN Controller Area Network
  • LIN Local Interconnect Network
  • LAN Local Area Network
  • FlexRay registered trademark
  • Each control unit includes a microcomputer that performs arithmetic processing according to various programs, a storage unit that stores the programs executed by the microcomputer or parameters used in various calculations, and a drive circuit that drives various devices to be controlled.
  • Each control unit includes a network I/F for communicating with other control units via a communication network 7010, and a communication I/F for communicating with devices or sensors inside and outside the vehicle by wired or wireless communication.
  • the functional configuration of the integrated control unit 7600 includes a microcomputer 7610, a general-purpose communication I/F 7620, a dedicated communication I/F 7630, a positioning unit 7640, a beacon receiving unit 7650, an in-vehicle device I/F 7660, an audio/image output unit 7670, an in-vehicle network I/F 7680, and a storage unit 7690.
  • Other control units also include a microcomputer, a communication I/F, a storage unit, and the like.
  • the drive system control unit 7100 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 7100 functions as a control device for a drive force generating device for generating a drive force for the vehicle, such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, a steering mechanism for adjusting the steering angle of the vehicle, and a braking device for generating a braking force for the vehicle.
  • the drive system control unit 7100 may also function as a control device such as an ABS (Antilock Brake System) or ESC (Electronic Stability Control).
  • the drive system control unit 7100 is connected to a vehicle state detection unit 7110.
  • the vehicle state detection unit 7110 includes at least one of a gyro sensor that detects the angular velocity of the axial rotational motion of the vehicle body, an acceleration sensor that detects the acceleration of the vehicle, or a sensor for detecting the amount of operation of the accelerator pedal, the amount of operation of the brake pedal, the steering angle of the steering wheel, the engine speed, or the rotation speed of the wheels, etc.
  • the drive system control unit 7100 performs arithmetic processing using the signal input from the vehicle state detection unit 7110, and controls the internal combustion engine, the drive motor, the electric power steering device, the brake device, etc.
  • the body system control unit 7200 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 7200 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, tail lamps, brake lamps, turn signals, and fog lamps.
  • radio waves or signals from various switches transmitted from a portable device that replaces a key can be input to the body system control unit 7200.
  • the body system control unit 7200 accepts the input of these radio waves or signals and controls the vehicle's door lock device, power window device, lamps, etc.
  • the battery control unit 7300 controls the secondary battery 7310, which is the power supply source for the drive motor, according to various programs. For example, information such as the battery temperature, battery output voltage, or remaining capacity of the battery is input to the battery control unit 7300 from a battery device equipped with the secondary battery 7310. The battery control unit 7300 performs calculations using these signals, and controls the temperature regulation of the secondary battery 7310 or a cooling device or the like equipped in the battery device.
  • the outside vehicle information detection unit 7400 detects information outside the vehicle equipped with the vehicle control system 7000.
  • the imaging unit 7410 and the outside vehicle information detection unit 7420 is connected to the outside vehicle information detection unit 7400.
  • the imaging unit 7410 includes at least one of a ToF (Time Of Flight) camera, a stereo camera, a monocular camera, an infrared camera, and other cameras.
  • the outside vehicle information detection unit 7420 includes at least one of an environmental sensor for detecting the current weather or climate, or a surrounding information detection sensor for detecting other vehicles, obstacles, pedestrians, etc., around the vehicle equipped with the vehicle control system 7000.
  • the environmental sensor may be, for example, at least one of a raindrop sensor that detects rain, a fog sensor that detects fog, a sunshine sensor that detects the level of sunlight, and a snow sensor that detects snowfall.
  • the surrounding information detection sensor may be at least one of an ultrasonic sensor, a radar device, and a LIDAR (Light Detection and Ranging, Laser Imaging Detection and Ranging) device.
  • the imaging unit 7410 and the outside vehicle information detection unit 7420 may each be provided as an independent sensor or device, or may be provided as a device in which multiple sensors or devices are integrated.
  • FIG. 21 shows an example of the installation positions of the imaging unit 7410 and the outside vehicle information detection unit 7420.
  • the imaging units 7910, 7912, 7914, 7916, and 7918 are provided, for example, at least one of the front nose, side mirrors, rear bumper, back door, and the upper part of the windshield inside the vehicle cabin of the vehicle 7900.
  • the imaging unit 7910 provided on the front nose and the imaging unit 7918 provided on the upper part of the windshield inside the vehicle cabin mainly acquire images of the front of the vehicle 7900.
  • the imaging units 7912 and 7914 provided on the side mirrors mainly acquire images of the sides of the vehicle 7900.
  • the imaging unit 7916 provided on the rear bumper or back door mainly acquires images of the rear of the vehicle 7900.
  • the imaging unit 7918, which is installed on the top of the windshield inside the vehicle is primarily used to detect preceding vehicles, pedestrians, obstacles, traffic signals, traffic signs, lanes, etc.
  • FIG. 21 shows an example of the imaging ranges of the imaging units 7910, 7912, 7914, and 7916.
  • Imaging range a indicates the imaging range of the imaging unit 7910 provided on the front nose
  • imaging ranges b and c indicate the imaging ranges of the imaging units 7912 and 7914 provided on the side mirrors
  • imaging range d indicates the imaging range of the imaging unit 7916 provided on the rear bumper or back door.
  • image data captured by the imaging units 7910, 7912, 7914, and 7916 are superimposed to obtain an overhead image of the vehicle 7900.
  • External information detection units 7920, 7922, 7924, 7926, 7928, and 7930 provided on the front, rear, sides, corners, and upper part of the windshield inside the vehicle 7900 may be, for example, ultrasonic sensors or radar devices.
  • External information detection units 7920, 7926, and 7930 provided on the front nose, rear bumper, back door, and upper part of the windshield inside the vehicle 7900 may be, for example, LIDAR devices. These external information detection units 7920 to 7930 are primarily used to detect preceding vehicles, pedestrians, obstacles, etc.
  • the outside-vehicle information detection unit 7400 causes the imaging unit 7410 to capture an image outside the vehicle, and receives the captured image data.
  • the outside-vehicle information detection unit 7400 also receives detection information from the connected outside-vehicle information detection unit 7420. If the outside-vehicle information detection unit 7420 is an ultrasonic sensor, a radar device, or a LIDAR device, the outside-vehicle information detection unit 7400 transmits ultrasonic waves or electromagnetic waves, and receives information on the received reflected waves.
  • the outside-vehicle information detection unit 7400 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, or characters on the road surface, based on the received information.
  • the outside-vehicle information detection unit 7400 may perform environmental recognition processing for recognizing rainfall, fog, road surface conditions, etc., based on the received information.
  • the outside-vehicle information detection unit 7400 may calculate the distance to an object outside the vehicle based on the received information.
  • the outside vehicle information detection unit 7400 may also perform image recognition processing or distance detection processing to recognize people, cars, obstacles, signs, or characters on the road surface based on the received image data.
  • the outside vehicle information detection unit 7400 may perform processing such as distortion correction or alignment on the received image data, and may also generate an overhead image or a panoramic image by synthesizing image data captured by different imaging units 7410.
  • the outside vehicle information detection unit 7400 may also perform viewpoint conversion processing using image data captured by different imaging units 7410.
  • the in-vehicle information detection unit 7500 detects information inside the vehicle.
  • the in-vehicle information detection unit 7500 is connected to, for example, a driver state detection unit 7510 that detects the state of the driver.
  • the driver state detection unit 7510 may include a camera that captures an image of the driver, a biosensor that detects the driver's biometric information, or a microphone that collects sound inside the vehicle.
  • the biosensor is provided, for example, on the seat or steering wheel, and detects the biometric information of a passenger sitting in the seat or a driver gripping the steering wheel.
  • the in-vehicle information detection unit 7500 may calculate the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 7510, or may determine whether the driver is dozing off.
  • the in-vehicle information detection unit 7500 may perform processing such as noise canceling on the collected sound signal.
  • the integrated control unit 7600 controls the overall operation of the vehicle control system 7000 according to various programs.
  • the input unit 7800 is connected to the integrated control unit 7600.
  • the input unit 7800 is realized by a device that can be operated by the passenger, such as a touch panel, a button, a microphone, a switch, or a lever. Data obtained by voice recognition of a voice input by a microphone may be input to the integrated control unit 7600.
  • the input unit 7800 may be, for example, a remote control device using infrared or other radio waves, or an externally connected device such as a mobile phone or a PDA (Personal Digital Assistant) that supports the operation of the vehicle control system 7000.
  • PDA Personal Digital Assistant
  • the input unit 7800 may be, for example, a camera, in which case the passenger can input information by gestures. Alternatively, data obtained by detecting the movement of a wearable device worn by the passenger may be input. Furthermore, the input unit 7800 may include, for example, an input control circuit that generates an input signal based on information input by a passenger or the like using the input unit 7800 and outputs the signal to the integrated control unit 7600. The passenger or the like operates the input unit 7800 to input various data to the vehicle control system 7000 and to instruct processing operations.
  • the memory unit 7690 may include a ROM (Read Only Memory) that stores various programs executed by the microcomputer, and a RAM (Random Access Memory) that stores various parameters, calculation results, sensor values, etc.
  • the memory unit 7690 may also be realized by a magnetic memory device such as a HDD (Hard Disc Drive), a semiconductor memory device, an optical memory device, or a magneto-optical memory device, etc.
  • the general-purpose communication I/F 7620 is a general-purpose communication I/F that mediates communication between various devices present in the external environment 7750.
  • the general-purpose communication I/F 7620 may implement cellular communication protocols such as GSM (registered trademark) (Global System of Mobile communications), WiMAX (registered trademark), LTE (registered trademark) (Long Term Evolution) or LTE-A (LTE-Advanced), or other wireless communication protocols such as wireless LAN (also called Wi-Fi (registered trademark)) and Bluetooth (registered trademark).
  • GSM Global System of Mobile communications
  • WiMAX registered trademark
  • LTE registered trademark
  • LTE-A Long Term Evolution
  • Bluetooth registered trademark
  • the general-purpose communication I/F 7620 may connect to devices (e.g., application servers or control servers) present on an external network (e.g., the Internet, a cloud network, or an operator-specific network) via, for example, a base station or an access point.
  • the general-purpose communication I/F 7620 may connect to a terminal located near the vehicle (e.g., a driver's, pedestrian's, or store's terminal, or an MTC (Machine Type Communication) terminal) using, for example, P2P (Peer To Peer) technology.
  • P2P Peer To Peer
  • the dedicated communication I/F 7630 is a communication I/F that supports a communication protocol developed for use in vehicles.
  • the dedicated communication I/F 7630 may implement a standard protocol such as WAVE (Wireless Access in Vehicle Environment), DSRC (Dedicated Short Range Communications), or a cellular communication protocol, which is a combination of the lower layer IEEE 802.11p and the higher layer IEEE 1609.
  • the dedicated communication I/F 7630 typically performs V2X communication, which is a concept that includes one or more of vehicle-to-vehicle communication, vehicle-to-infrastructure communication, vehicle-to-home communication, and vehicle-to-pedestrian communication.
  • the positioning unit 7640 performs positioning by receiving, for example, GNSS signals from GNSS (Global Navigation Satellite System) satellites (for example, GPS signals from GPS (Global Positioning System) satellites), and generates position information including the latitude, longitude, and altitude of the vehicle.
  • GNSS Global Navigation Satellite System
  • GPS Global Positioning System
  • the positioning unit 7640 may determine the current position by exchanging signals with a wireless access point, or may obtain position information from a terminal such as a mobile phone, PHS, or smartphone that has a positioning function.
  • the beacon receiver 7650 receives, for example, radio waves or electromagnetic waves transmitted from radio stations installed on the road, and acquires information such as the current location, congestion, road closures, and travel time.
  • the functions of the beacon receiver 7650 may be included in the dedicated communication I/F 7630 described above.
  • the in-vehicle device I/F 7660 is a communication interface that mediates the connection between the microcomputer 7610 and various in-vehicle devices 7760 present in the vehicle.
  • the in-vehicle device I/F 7660 may establish a wireless connection using a wireless communication protocol such as wireless LAN, Bluetooth (registered trademark), NFC (Near Field Communication), or WUSB (Wireless USB).
  • the in-vehicle device I/F 7660 may also establish a wired connection such as USB (Universal Serial Bus), HDMI (High-Definition Multimedia Interface), or MHL (Mobile High-definition Link) via a connection terminal (and a cable, if necessary) not shown.
  • USB Universal Serial Bus
  • HDMI High-Definition Multimedia Interface
  • MHL Mobile High-definition Link
  • the in-vehicle device 7760 may include, for example, at least one of a mobile device or wearable device owned by a passenger, or an information device carried into or attached to the vehicle.
  • the in-vehicle device 7760 may also include a navigation device that searches for a route to an arbitrary destination.
  • the in-vehicle device I/F 7660 exchanges control signals or data signals with these in-vehicle devices 7760.
  • the in-vehicle network I/F 7680 is an interface that mediates communication between the microcomputer 7610 and the communication network 7010.
  • the in-vehicle network I/F 7680 transmits and receives signals in accordance with a specific protocol supported by the communication network 7010.
  • the microcomputer 7610 of the integrated control unit 7600 controls the vehicle control system 7000 according to various programs based on information acquired through at least one of the general-purpose communication I/F 7620, the dedicated communication I/F 7630, the positioning unit 7640, the beacon receiving unit 7650, the in-vehicle device I/F 7660, and the in-vehicle network I/F 7680.
  • the microcomputer 7610 may calculate the control target value of the driving force generating device, the steering mechanism, or the braking device based on the acquired information inside and outside the vehicle, and output a control command to the drive system control unit 7100.
  • the microcomputer 7610 may perform cooperative control for the purpose of realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, vehicle speed maintenance driving, vehicle collision warning, vehicle lane departure warning, etc.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 7610 may control the driving force generating device, steering mechanism, braking device, etc. based on the acquired information about the surroundings of the vehicle, thereby performing cooperative control for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on the driver's operation.
  • the microcomputer 7610 may generate three-dimensional distance information between the vehicle and objects such as surrounding structures and people based on information acquired via at least one of the general-purpose communication I/F 7620, the dedicated communication I/F 7630, the positioning unit 7640, the beacon receiving unit 7650, the in-vehicle equipment I/F 7660, and the in-vehicle network I/F 7680, and may create local map information including information about the surroundings of the vehicle's current position.
  • the microcomputer 7610 may also predict dangers such as vehicle collisions, the approach of pedestrians, or entry into closed roads based on the acquired information, and generate warning signals.
  • the warning signals may be, for example, signals for generating warning sounds or turning on warning lights.
  • the audio/image output unit 7670 transmits at least one of audio and image output signals to an output device capable of visually or audibly notifying the vehicle occupants or the outside of the vehicle of information.
  • an audio speaker 7710, a display unit 7720, and an instrument panel 7730 are illustrated as output devices.
  • the display unit 7720 may include, for example, at least one of an on-board display and a head-up display.
  • the display unit 7720 may have an AR (Augmented Reality) display function.
  • the output device may be other devices such as headphones, wearable devices such as glasses-type displays worn by the occupants, projectors, or lamps other than these devices.
  • the display device visually displays the results obtained by various processes performed by the microcomputer 7610 or information received from other control units in various formats such as text, images, tables, graphs, etc. Also, if the output device is an audio output device, the audio output device converts an audio signal consisting of reproduced voice data or acoustic data, etc., into an analog signal and outputs it audibly.
  • At least two control units connected via the communication network 7010 may be integrated into one control unit.
  • each control unit may be composed of multiple control units.
  • the vehicle control system 7000 may include another control unit not shown.
  • some or all of the functions performed by any control unit may be provided by another control unit.
  • a predetermined calculation process may be performed by any control unit.
  • a sensor or device connected to any control unit may be connected to another control unit, and multiple control units may transmit and receive detection information to each other via the communication network 7010.
  • An imaging device including a plurality of pixels, a plurality of pixel control lines, and a drive circuit electrically connected to one end of each of the pixel control lines and configured to drive the plurality of pixels via the plurality of pixel control lines, comprising: a failure detection device electrically connected to the other end of each of the pixel control lines, a first resistive voltage dividing circuit capable of dividing a high voltage applied to a first pixel control line among the plurality of pixel control lines; a second resistive voltage divider circuit capable of dividing the Lo voltage applied to the first pixel control line; a comparator capable of comparing either a first voltage generated by the first resistive voltage divider circuit or a second voltage generated by the second resistive voltage divider circuit with a reference voltage; a determination unit capable of determining whether or not a failure has occurred in the drive circuit and each of the pixel control lines based on a result of the comparator.
  • a first selector having two input terminals electrically connected to the first resistive voltage divider circuit and the second resistive voltage divider circuit, and having one output terminal electrically connected to one input terminal of the comparator; and a second selector having one input terminal electrically connected to the first pixel control line and two output terminals electrically connected to the first resistive voltage divider circuit and the second resistive voltage divider circuit.
  • a failure detection device electrically connected to each of the control lines in an imaging device including a plurality of pixels, a plurality of control lines, and a control circuit connected to each of the control lines and controlling a control circuit that processes pixel signals output from the plurality of pixels via the plurality of control lines, a first resistive voltage dividing circuit capable of dividing a high voltage applied to a first control line of the plurality of control lines; a second resistive voltage divider circuit capable of dividing the Lo voltage applied to the first control line; a comparator capable of comparing either a first voltage generated by the first resistive voltage divider circuit or a second voltage generated by the second resistive voltage divider circuit with a reference voltage; a determination unit capable of determining whether or not a fault has occurred in the control circuit and each of the control lines
  • a first selector having two input terminals electrically connected to the first resistive voltage divider circuit and the second resistive voltage divider circuit, and having one output terminal electrically connected to one input terminal of the comparator; and a second selector having one input terminal electrically connected to the first control line and two output terminals electrically connected to the first resistive voltage divider circuit and the second resistive voltage divider circuit.
  • the fault detection device according to (6) further comprising a third selector having a plurality of input terminals electrically connected to the other ends of the plurality of control lines and having one output terminal electrically connected to an input terminal of the second selector.
  • a third resistor voltage divider circuit capable of generating the reference voltage;
  • the fault detection device according to any one of (5) to (7), wherein the third resistive voltage divider circuit includes a plurality of variable resistors connected in series.
  • the failure detection circuit includes: a first resistive voltage dividing circuit capable of dividing a high voltage applied to a first pixel control line among the plurality of pixel control lines; a second resistive voltage divider circuit capable of dividing the Lo voltage applied to the first pixel control line; a comparator capable of comparing either a first voltage generated by the first resistive voltage divider circuit or a second voltage generated by the second resistive voltage divider circuit with a reference voltage; and a determination unit capable of determining whether or not the drive circuit
  • the failure detection circuit includes: a first resistive voltage dividing circuit capable of dividing a high voltage applied to a first control line of the plurality of control lines; a second resistive voltage divider circuit capable of dividing the Lo voltage applied to the first control line; a comparator capable of comparing either a first voltage generated by the first resistive voltage divider circuit or a second voltage generated by the second resistive voltage divider circuit with a reference voltage; and a determination unit capable of determining whether or not the control circuit and each of the control lines have a fault based on a result of the comparator.
  • An imaging device including a plurality of pixels, a plurality of pixel control lines, and a drive circuit electrically connected to one end of each of the pixel control lines and driving the plurality of pixels via the plurality of pixel control lines, comprising: Dividing a high voltage applied to a first pixel control line of the plurality of pixel control lines; Dividing a Lo voltage applied to the first pixel control line; comparing one of a first voltage generated by the first resistive voltage divider circuit and a second voltage generated by the second resistive voltage divider circuit with a reference voltage; and determining whether or not a failure has occurred in the drive circuit and each of the pixel control lines based on a result of the comparison. (12) 1.
  • a failure detection method for an imaging device including a plurality of pixels, a plurality of control lines, and a control circuit connected to each of the control lines, the control circuit processing pixel signals output from the plurality of pixels, the failure detection method being executed by a failure detection device electrically connected to each of the control lines, the method comprising: Dividing a high voltage applied to a first control line of the plurality of control lines; Dividing a Lo voltage applied to the first control line; comparing one of a first voltage generated by the first resistive voltage divider circuit and a second voltage generated by the second resistive voltage divider circuit with a reference voltage; and determining whether or not a fault occurs in said control circuit and each of said control lines based on a result of the comparison.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示の一実施の形態係る故障検知装置は、第１の抵抗分圧回路と、第２の抵抗分圧回路と、比較器と、判定部とを備えている。第１の抵抗分圧回路は、複数の画素制御線のうちの第１の画素制御線に印加されるＨｉ電圧を分圧することが可能な構成となっている。第２の抵抗分圧回路は、第１の画素制御線に印加されるＬｏ電圧を分圧することが可能な構成となっている。比較器は、第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することが可能となっている。判定部は、比較器の結果に基づいて駆動回路および各画素制御線の故障判定を行うことが可能となっている。

Description

故障検知装置、固体撮像装置および故障検知方法
　本開示は、故障検知装置、固体撮像装置および故障検知方法に関する。
　従来、固体撮像装置において、ドライバの故障検知を行うことが、例えば、特許文献１に開示されている。
特開２０１８－５２０９８３号公報
　ところで、上述の固体撮像装置の分野では、ドライバ、およびドライバに接続された配線の様々な故障モードを検知することが望まれている。また、画素読み出しに関する制御回路、および、そのような回路に接続された配線の様々な故障モードを検知することも望まれている。固体撮像装置における様々な故障モードを検知することの可能な故障検知装置、固体撮像装置および故障検知方法を提供することが望ましい。
　本開示の第１の側面に係る故障検知装置は、複数の画素と、複数の画素制御線と、各画素制御線の一端に電気的に接続され、複数の画素制御線を介して複数の画素を駆動する駆動回路とを備えた撮像装置における故障検知装置である。この故障検知装置は、各画素制御線の他端に電気的に接続される。この故障検知装置は、第１の抵抗分圧回路と、第２の抵抗分圧回路と、比較器と、判定部とを備えている。第１の抵抗分圧回路は、複数の画素制御線のうちの第１の画素制御線に印加されるＨｉ電圧を分圧することが可能な構成となっている。第２の抵抗分圧回路は、第１の画素制御線に印加されるＬｏ電圧を分圧することが可能な構成となっている。比較器は、第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することが可能となっている。判定部は、比較器の結果に基づいて駆動回路および各画素制御線の故障判定を行うことが可能となっている。
　本開示の第２の側面に係る故障検知装置は、複数の画素と、複数の制御線と、各制御線に電気的に接続され、複数の画素から出力される画素信号を処理する制御回路を、複数の制御線を介して制御する制御回路とを備えた撮像装置における故障検知装置である。この故障検知装置は、各制御線に電気的に接続される。この故障検知装置は、第１の抵抗分圧回路と、第２の抵抗分圧回路と、比較器と、判定部とを備えている。第１の抵抗分圧回路は、複数の制御線のうちの第１の制御線に印加されるＨｉ電圧を分圧することが可能となっている。第２の抵抗分圧回路は、第１の制御線に印加されるＬｏ電圧を分圧することが可能となっている。比較器は、第１の抵抗分圧回路によって生成される第１の電圧、および第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することが可能となっている。判定部は、比較器の結果に基づいて制御回路および各制御線の故障判定を行うことが可能となっている。
　本開示の第３の側面に係る撮像装置は、複数の画素と、複数の画素制御線と、各画素制御線の一端に電気的に接続され、複数の画素制御線を介して複数の画素を駆動する駆動回路と、各画素制御線の他端に電気的に接続される故障検知回路とを備えている。故障検知回路は、第１の抵抗分圧回路と、第２の抵抗分圧回路と、比較器と、判定部とを備えている。第１の抵抗分圧回路は、複数の画素制御線のうちの第１の画素制御線に印加されるＨｉ電圧を分圧することが可能な構成となっている。第２の抵抗分圧回路は、第１の画素制御線に印加されるＬｏ電圧を分圧することが可能な構成となっている。比較器は、第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することが可能となっている。判定部は、比較器の結果に基づいて駆動回路および各画素制御線の故障判定を行うことが可能となっている。
　本開示の第４の側面に係る撮像装置は、複数の画素と、複数の制御線と、各制御線に接続され、複数の画素から出力される画素信号を処理する制御回路を、複数の制御線を介して制御する制御回路と、各制御線に電気的に接続される故障検知回路とを備えている。故障検知回路は、第１の抵抗分圧回路と、第２の抵抗分圧回路と、比較器と、判定部とを備えている。第１の抵抗分圧回路は、複数の制御線のうちの第１の制御線に印加されるＨｉ電圧を分圧することが可能となっている。第２の抵抗分圧回路は、第１の制御線に印加されるＬｏ電圧を分圧することが可能となっている。比較器は、第１の抵抗分圧回路によって生成される第１の電圧、および第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することが可能となっている。判定部は、比較器の結果に基づいて制御回路および各制御線の故障判定を行うことが可能となっている。
　本開示の第５の側面に係る故障検知方法は、複数の画素と、複数の画素制御線と、各画素制御線の一端に電気的に接続され、複数の画素制御線を介して複数の画素を駆動する駆動回路とを備えた撮像装置における、各画素制御線の他端に電気的に接続される故障検知装置で実行される方法である。この故障検知方法は、以下の４つを含む。
（Ａ１）複数の画素制御線のうちの第１の画素制御線に印加されるＨｉ電圧を分圧すること
（Ａ２）第１の画素制御線に印加されるＬｏ電圧を分圧すること
（Ａ３）第１の抵抗分圧回路によって生成される第１の電圧、および第２の抵抗圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較すること
（Ａ４）比較結果に基づいて駆動回路および各画素制御線の故障判定を行うこと
　本開示の第６の側面に係る故障検知方法は、複数の画素と、複数の制御線と、各制御線に電気的に接続され、複数の画素から出力される画素信号を処理する制御回路を、複数の制御線を介して制御する制御回路とを備えた撮像装置における、各制御線に電気的に接続される故障検知装置で実行される方法である。この故障検知方法は、以下の４つを含む。
（Ｂ１）複数の制御線のうちの第１の制御線に印加されるＨｉ電圧を分圧すること
（Ｂ２）第１の制御線に印加されるＬｏ電圧を分圧すること
（Ｂ３）第１の抵抗分圧回路によって生成される第１の電圧、および第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較すること
（Ｂ４）比較結果に基づいて制御回路および各制御線の故障判定を行うこと
図１は、本開示の第１の実施の形態に係る固体撮像装置の概略構成の一例を表す図である。 図２は、図１のセンサ画素の回路構成の一例を表す図である。 図３は、図１の画素アレイ部の配線レイアウトの一例と、図１の故障検知回路の概略構成の一例とを表す図である。 図４は、図３の故障検知回路の概略構成の一例を表す図である。 図５は、図１の固体撮像装置の動作の一例を表す図である。 図６は、図５における全行一括転送の一例を表す図である。 図７は、図５における行毎読み出し動作の一例を表す図である。 図８は、図５の動作における故障検知対象の一例を表す図である。 図９は、正常時の故障検知の一例を表す図である。 図１０は、Ｈｉレベルの異常時の故障検知の一例を表す図である。 図１１は、Ｌｏレベルの異常時の故障検知の一例を表す図である。 図１２は、図１の垂直駆動回路の回路構成の一変形例を表す図である。 図１３は、図４の故障検知回路の概略構成の一変形例を表す図である。 図１４は、図４の故障検知回路の概略構成の一変形例を表す図である。 図１５は、本開示の第２の実施の形態に係る固体撮像装置の概略構成の一例を表す図である。 図１６は、図１５のカラム信号処理回路の概略構成の一例を表す図である。 図１７は、図１６の故障検知回路の概略構成の一例を表す図である。 図１８は、図１７の故障検知回路の概略構成の一変形例を表す図である。 図１９は、図１７の故障検知回路の概略構成の一変形例を表す図である。 図２０は、車両制御システムの概略的な構成の一例を示すブロック図である。 図２１は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（固体撮像装置）…図１～図１１
２．第１の実施の形態の変形例（固体撮像装置）…図１２～図１４
３．第２の実施の形態（固体撮像装置）…図１５～図１７
４．第２の実施の形態の変形例（固体撮像装置）…図１８，図１９
５．移動体への応用例…図２０、図２１
＜１．第１の実施の形態＞
[構成]
　本開示の第１の実施の形態に係る固体撮像装置１について説明する。固体撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等からなるグローバルシャッタ方式のイメージセンサである。固体撮像装置１は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像することが可能となっている。固体撮像装置１は、入射光に応じた画素信号を出力することが可能となっている。
　グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
　イメージセンサは、例えば、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等に接続された配線が設けられた配線層との間に、被写体からの光を受光し、電気信号に変換するフォトダイオード等の光電変換部が設けられた裏面照射型のイメージセンサである。なお、本開示は、ＣＭＯＳイメージセンサへの適用に限られるものではない。
　図１は、本開示の第１の実施の形態に係る固体撮像装置１の概略構成の一例を表す。固体撮像装置１は、画素アレイ部１０が設けられた第１のチップ１００と、ロジック回路２０が設けられた第２のチップ２００とが積層された積層チップとなっている。第１のチップ１００の上面が受光面となっている。また、固体撮像装置１において、例えば、上述の配線層が、第２のチップ２００の上面と接している。
　第１のチップ１００は、光電変換を行う複数のセンサ画素１１が行列状に配置された画素アレイ部１０を有している。センサ画素１１は、本開示の一実施の形態に係る「画素」の一具体例に相当する。図２は、センサ画素１１および読み出し回路１２（後述）の回路構成の一例を表す。複数のセンサ画素１１は、半導体基板（例えば、シリコン基板）上に行列状に設けられている。読み出し回路１２は、半導体基板（例えば、シリコン基板）上に設けられている。各読み出し回路１２は、センサ画素１１から出力された電荷に基づく画素信号を出力することが可能となっている。
　複数の読み出し回路１２は、例えば、図２に示したように、４つのセンサ画素１１ごとに１つずつ設けられている。このとき、４つのセンサ画素１１は、１つの読み出し回路１２を共有している。ここで、「共有」とは、４つのセンサ画素１１の出力が共通の読み出し回路１２に入力されることを指している。読み出し回路１２は、例えば、リセットトランジスタＴｒ６と、選択トランジスタＴｒ７と、増幅トランジスタＴｒ５とを有している。
　第１のチップ１００は、行方向に延在する複数の画素制御線と、列方向に延在する複数のデータ出力線ＶＳＬとを有している。画素制御線は、センサ画素１１に蓄積された電荷の出力を制御する制御信号が印加される配線であり、例えば、行方向に延在している。データ出力線ＶＳＬは、各読み出し回路１２から出力された画素信号をロジック回路２０に出力する配線であり、例えば、列方向に延在している。
　第２のチップ２００は、半導体基板（例えば、シリコン基板）上に、画素信号を処理するロジック回路２０を有している。ロジック回路２０は、例えば、図１に示したように、垂直駆動回路２１、カラム信号処理回路２２、水平駆動回路２３、システム制御回路２４および故障検知回路２５を有している。ロジック回路２０（具体的には水平駆動回路２３）は、センサ画素１１ごとの出力電圧を外部に出力することが可能となっている。故障検知回路２５は、垂直駆動回路２１、および垂直駆動回路２１に接続された各画素制御線の故障検知結果を外部に出力することが可能となっている。
　第１のチップ１００および第２のチップ２００には、例えば、図１に示したように、ＴＣＶ（Through Chip Via：貫通電極）２６，２７，２８が設けられており、第１のチップ１００および第２のチップ２００がＴＣＶ２６，２７，２８を介して互いに電気的に接続されている。ＴＣＶ２６は、第２のチップ２００に設けられた垂直駆動回路２１の複数の出力端と、第１のチップ１００に設けられた複数の画素制御線の一端とに接続されている。ＴＣＶ２７は、第２のチップ２００に設けられたカラム信号処理回路２２の複数の入力端と、第１のチップ１００に設けられた複数のデータ出力線ＶＳＬとに接続されている。ＴＣＶ２８は、第２のチップ２００に設けられた故障検知回路２５の複数の入力端と、第１のチップ１００に設けられた複数の画素制御線の他端とに接続されている。つまり、複数の画素制御線の一端が、垂直駆動回路２１に電気的に接続されており、複数の画素制御線の他端が故障検知回路２５に電気的に接続されている。
　垂直駆動回路２１は、例えば、複数のセンサ画素１１を所定の単位画素行ごとに順に選択することが可能となっている。「所定の単位画素行」とは、同一アドレスで画素選択可能な画素行を指している。例えば、複数のセンサ画素１１が１つの読み出し回路１２を共有する場合に、読み出し回路１２を共有する複数のセンサ画素１１のレイアウトが２画素行×ｎ画素列（ｎは１以上の整数）となっているとする。このとき、「所定の単位画素行」は、２画素行を指している。同様に、読み出し回路１２を共有する複数のセンサ画素１１のレイアウトが４画素行×ｎ画素列（ｎは１以上の整数）となっているときには、「所定の単位画素行」は、４画素行を指している。
　カラム信号処理回路２２は、例えば、垂直駆動回路２１によって選択された行の各センサ画素１１から出力される画素信号に対して、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）処理を施すことが可能となっている。カラム信号処理回路２２は、例えば、ＣＤＳ処理を施すことにより、画素信号の信号レベルを抽出し、各センサ画素１１の受光量に応じた画素データを保持することが可能となっている。カラム信号処理回路２２は、例えば、データ出力線ＶＳＬごとにカラム信号処理部を有している。カラム信号処理部は、例えば、シングルスロープＡ／Ｄ変換器を含んでいる。シングルスロープＡ／Ｄ変換器は、例えば、比較器およびカウンタ回路を含んで構成されている。水平駆動回路２３は、例えば、カラム信号処理回路２２に保持されている画素データを順次、外部に出力する。システム制御回路２４は、例えば、ロジック回路２０内の各ブロック（垂直駆動回路２１、カラム信号処理回路２２、水平駆動回路２３および故障検知回路２５）の駆動を制御することが可能となっている。
　各センサ画素１１は、互いに共通の構成要素を有している。各センサ画素１１は、例えば、図２に示したように、フォトダイオードＰＤと、転送トランジスタＴｒ１，Ｔｒ２，Ｔｒ３と、電荷保持部ＭＥＭ１，ＭＥＭ２と、フローティングディフュージョンＦＤと、排出トランジスタＴｒ４とを有している。転送トランジスタＴｒ１，Ｔｒ２，Ｔｒ３および排出トランジスタＴｒ４は、例えば、ＮＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
　フォトダイオードＰＤは、受光面を介して入射した光を光電変換することが可能となっている。フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生することが可能となっている。フォトダイオードＰＤは、半導体基板（例えば、シリコン基板）内に設けられたＮ型半導体領域およびＰ型半導体領域によって構成されたＰＮ接合の光電変換素子である。フォトダイオードＰＤのカソードが転送トランジスタＴｒ１のソースに電気的に接続されており、フォトダイオードＰＤのアノードが基準電位線（例えばグラウンドＧＮＤ）に電気的に接続されている。
　転送トランジスタＴｒ１は、フォトダイオードＰＤと転送トランジスタＴｒ２との間に接続されており、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤに蓄積されている電荷を転送トランジスタＴｒ２に転送することが可能となっている。転送トランジスタＴｒ１は、フォトダイオードＰＤから電荷保持部ＭＥＭ１に電荷を転送することが可能となっている。転送トランジスタＴｒ１は、例えば、垂直ゲート電極を有している。転送トランジスタＴｒ１のドレインが転送トランジスタＴｒ２のソースに電気的に接続されており、転送トランジスタＴｒ１のゲートは画素制御線ＴＲＹ（例えば、ＴＲＹ０またはＴＲＹ１）に接続されている。
　転送トランジスタＴｒ２は、転送トランジスタＴｒ１と転送トランジスタＴｒ３との間に接続されており、ゲート電極に印加される制御信号に応じて、電荷保持部ＭＥＭ１のポテンシャルを制御する。例えば、転送トランジスタＴｒ２がオンしたとき、電荷保持部ＭＥＭのポテンシャルが深くなり、転送トランジスタＴｒ２がオフしたとき、電荷保持部ＭＥＭのポテンシャルが浅くなる。そして、例えば、転送トランジスタＴｒ１がオンすると、電荷保持部ＭＥＭ１に蓄積されている電荷が、転送トランジスタＴｒ２を介して、電荷保持部ＭＥＭ２に転送される。転送トランジスタＴｒ２のドレインが転送トランジスタＴｒ３のソースに電気的に接続されており、転送トランジスタＴｒ２のゲートは画素制御線ＴＲＸ（例えば、ＴＲＸ０、ＴＲＸ１、ＴＲＸ２またはＴＲＸ３）に接続されている。
　電荷保持部ＭＥＭ１，ＭＥＭ２は、グローバルシャッタ機能を実現するために、フォトダイオードＰＤに蓄積された電荷を一時的に保持する領域である。電荷保持部ＭＥＭ１，ＭＥＭ２は、フォトダイオードＰＤから転送された電荷を保持することが可能となっている。
　転送トランジスタＴｒ３は、転送トランジスタＴｒ２とフローティングディフュージョンＦＤとの間に接続されており、ゲート電極に印加される制御信号に応じて、電荷保持部ＭＥＭ２に保持されている電荷をフローティングディフュージョンＦＤに転送することが可能となっている。例えば、転送トランジスタＴｒ２がオフし、転送トランジスタＴｒ３がオンすると、電荷保持部ＭＥＭに保持されている電荷が、転送トランジスタＴｒ２および転送トランジスタＴｒ３を介して、フローティングディフュージョンＦＤに転送される。転送トランジスタＴｒ３のドレインがフローティングディフュージョンＦＤに電気的に接続されており、転送トランジスタＴｒ３のゲートは画素制御線ＴＲＧ（例えば、ＴＲＧ０、ＴＲＧ１、ＴＲＧ２またはＴＲＧ３）に接続されている。
　フローティングディフュージョンＦＤは、転送トランジスタＴｒ３を介してフォトダイオードＰＤから出力された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、リセットトランジスタＴｒ６が接続されるとともに、増幅トランジスタＴｒ５および選択トランジスタＴｒ７を介して垂直信号線ＶＳＬが接続されている。
　排出トランジスタＴｒ４では、ドレインが電源線ＶＤＤに接続され、ソースがフォトダイオードＰＤと転送トランジスタＴｒ１の間に接続されている。排出トランジスタＴｒ４のゲートは画素制御線ＯＦＧに接続されている。排出トランジスタＴｒ４は、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤを初期化（リセット）する。例えば、排出トランジスタＴｒ４がオンすると、フォトダイオードＰＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、フォトダイオードＰＤの初期化が行われる。
　リセットトランジスタＴｒ６では、ドレインが電源線ＶＤＤに接続され、ソースがフローティングディフュージョンＦＤに接続されている。リセットトランジスタＴｒ６のゲートは画素制御線ＲＳＴに接続されている。リセットトランジスタＲＳＴは、ゲート電極に印加される制御信号に応じて、電荷保持部ＭＥＭ１からフローティングディフュージョンＦＤまでの各領域を初期化（リセット）する。例えば、転送トランジスタＴｒ３およびリセットトランジスタＴｒ６がオンすると、電荷保持部ＭＥＭ１，ＭＥＭ２およびフローティングディフュージョンＦＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、電荷保持部ＭＥＭ１，ＭＥＭ２およびフローティングディフュージョンＦＤの初期化が行われる。
　増幅トランジスタＴｒ５は、ゲート電極がフローティングディフュージョンＦＤに接続され、ドレインが電源線ＶＤＤに接続されており、フォトダイオードＰＤでの光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタＡＭＰは、ソースが選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに接続されることにより、垂直信号線ＶＳＬの一端に接続される定電流源とソースフォロワ回路を構成する。
　選択トランジスタＴｒ７は、増幅トランジスタＴｒ５のソースと垂直信号線ＶＳＬとの間に接続されており、選択トランジスタＴｒ７のゲート電極には、選択信号として制御信号が供給される。選択トランジスタＴｒ７のゲートは画素制御線ＳＥＬに接続されている。選択トランジスタＴｒ７は、制御信号がオンすると導通状態となり、選択トランジスタＴｒ７に連結されたセンサ画素１１が選択状態となる。センサ画素１１が選択状態になると、増幅トランジスタＴｒ５から出力される画素信号が垂直信号線ＶＳＬを介してカラム信号処理回路２２に読み出される。
　次に、画素アレイ部１０の配線レイアウトについてより詳細に説明する。図３は、画素アレイ部１０の配線レイアウトの一例を表す。図３には、フローティングディフュージョンＦＤが共有される４つのセンサ画素１１に接続される複数の画素制御線として、画素制御線ＯＦＧ，ＴＲＹ０，ＴＲＹ１，ＴＲＸ０，ＴＲＸ１，ＴＲＸ２，ＴＲＸ３，ＴＲＧ０，ＴＲＧ１，ＴＲＧ２，ＴＲＧ３が例示されている。また、図３には、４つのセンサ画素１１によって共有される読み出し回路１２に接続される複数の画素制御線として、ＲＳＴ，ＳＥＬが例示されている。
　次に、図３、図４を参照して、故障検知回路２５の回路構成について説明する。図４は、故障検知回路２５の回路構成の一例を表す。故障検知回路２５は、例えば、図３、図４に示したように、セレクタ２５Ａと、比較部２５Ｂと、判定部２５Ｃとを有する。
　セレクタ２５Ａの複数の入力端には、複数の画素制御線（ＯＦＧ，ＴＲＹ０，ＴＲＹ１，ＴＲＸ０，ＴＲＸ１，ＴＲＸ２，ＴＲＸ３，ＴＲＧ０，ＴＲＧ１，ＴＲＧ２，ＴＲＧ３，ＲＳＴ，ＳＥＬ）の一端が接続される。セレクタ２５Ａの１つの出力端には、比較部２５Ｂの１つの入力端が接続される。セレクタ２５Ａは、システム制御回路２４からの制御信号ｃｔｌ１に従って選択される、複数の画素制御線のうちのいずれか１つと、比較部２５Ｂとを接続することが可能となっている。
　比較部２５Ｂは、例えば、図４に示したように、セレクタ２５１と、Ｈｉレベル用の抵抗分圧回路２５２と、Ｌｏレベル用の抵抗分圧回路２５３と、セレクタ２５４と、比較器２５５とを有している。
　セレクタ２５１の２つの出力端において、一方の出力端には、Ｈｉレベル用の抵抗分圧回路２５２が接続されており、他方の出力端には、Ｌｏレベル用の抵抗分圧回路２５３が接続されている。セレクタ２５１は、システム制御回路２４からの制御信号ｃｔｌ２に従って選択される、２つの出力端のうちの一方と、入力端とを接続することが可能となっている。セレクタ２５１の２つの出力端において、Ｈｉレベル側の出力端がセレクタ２５１によって選択されたとき、Ｈｉレベル側の出力端の電圧は、セレクタ２５Ａによって選択された画素制御線の電圧ＶＨ（Ｈｉ電圧）となっている。セレクタ２５１の２つの出力端において、Ｌｏレベル側の出力端がセレクタ２５１によって選択されたとき、Ｌｏレベル側の出力端の電圧は、セレクタ２５Ａによって選択された画素制御線の電圧ＶＬ（Ｌｏ電圧）となっている。
　Ｈｉレベル用の抵抗分圧回路２５２は、例えば、図４に示したように、セレクタ２５１の一方の出力端に対して直列に接続された２つの抵抗素子Ｒ１，Ｒ２によって構成されている。抵抗素子Ｒ１と抵抗素子Ｒ２との接続ノードがセレクタ２５４の２つの入力端のうちの一方の入力端に接続されている。抵抗素子Ｒ２のうち、抵抗素子Ｒ１に未接続の端部は、例えば、基準電位線（例えばグラウンドＧＮＤ）に電気的に接続されている。
　Ｌｏレベル用の抵抗分圧回路２５３は、例えば、図４に示したように、セレクタ２５１の他方の出力端に対して直列に接続された２つの抵抗素子Ｒ３，Ｒ４によって構成されている。抵抗素子Ｒ３と抵抗素子Ｒ４との接続ノードがセレクタ２５４の２つの入力端のうちの他方の入力端に接続されている。抵抗素子Ｒ３のうち、抵抗素子Ｒ４に未接続の端部は、例えば、電源線ＶＤＤに電気的に接続されている。
　セレクタ２５４の２つの入力端において、一方の入力端には、抵抗素子Ｒ１と抵抗素子Ｒ２との接続ノードが接続されており、他方の入力端には、抵抗素子Ｒ３と抵抗素子Ｒ４との接続ノードが接続されている。セレクタ２５４の１つの出力端には、比較器２５５の一方の入力端が接続されている。セレクタ２５４は、システム制御回路２４からの制御信号ｃｔｌ３に従って選択される、２つの入力端のうちの一方と、出力端とを接続することが可能となっている。セレクタ２５４の２つの入力端において、Ｈｉレベル側の入力端がセレクタ２５４によって選択されたとき、セレクタ２５４の出力端の電圧は、ＶＨ×（Ｒ２／（Ｒ１＋Ｒ２））となっている。セレクタ２５１の２つの出力端において、Ｌｏレベル側の出力端がセレクタ２５４によって選択されたとき、セレクタ２５４の出力端の電圧は、（ＶＤＤ－ＶＬ）×（Ｒ４／（Ｒ３＋Ｒ４））となっている。
　比較器２５５の一方の入力端には、セレクタ２５４の出力端が接続されており、比較器２５５の他方の入力端には、抵抗分圧回路が接続されている。比較器２５５の一方の入力端には、セレクタ２５４の出力電圧（電圧Ｖｉｎ）が入力される。比較器２５５の他方の入力端に接続される抵抗分圧回路は、電源線ＶＤＤと基準電位線（例えばグラウンドＧＮＤ）との間に直列に接続された２つの抵抗素子Ｒ５，Ｒ６によって構成されている。抵抗素子Ｒ５と抵抗素子Ｒ６との接続ノードが比較器２５５の他方の入力端に接続される。比較器２５５の他方の入力端には、基準電圧Ｖｒｅｆ（＝（ＶＤＤ－Ｖ＿ＧＮＤ）×（Ｒ６／（Ｒ５＋Ｒ６））が入力される。Ｖ＿ＧＮＤは、例えばグラウンドＧＮＤの電位を指している。比較器２５５は、一方の入力端の電圧（電圧Ｖｉｎ）と他方の入力端の電圧（基準電圧Ｖｒｅｆ）との差分（Ｖｉｎ－Ｖｒｅｆ）が０または正の場合には、Ｈｉレベルの電圧を出力することが可能となっている。比較器２５５は、差分（Ｖｉｎ－Ｖｒｅｆ）が負の場合には、Ｌｏレベルの電圧を出力することが可能となっている。
　判定部２５Ｃは、比較器２５５の出力に基づいて、垂直駆動回路２１、および垂直駆動回路２１に接続された複数の画素制御線の故障判定を行うことが可能となっている。判定部２５Ｃは、例えば、ＣＰＵ（central processing unit）を含んで構成されている。
　判定部２５Ｃは、例えば、セレクタ２５４によってＨｉレベル側の入力端が選択された場合であって、かつ比較器２５５からＨｉレベルの電圧が入力された場合とき、垂直駆動回路２１と、セレクタ２５Ａによって選択された画素制御線とがＨｉレベルにおいて正常であると判定することが可能となっている。判定部２５Ｃは、例えば、セレクタ２５４によってＬｏレベル側の入力端が選択された場合であって、かつ比較器２５５からＨｉレベルの電圧が入力された場合とき、垂直駆動回路２１と、セレクタ２５Ａによって選択された画素制御線とがＬｏレベルにおいて正常であると判定することが可能となっている。
　判定部２５Ｃは、例えば、セレクタ２５４によってＨｉレベル側の入力端が選択された場合であって、かつ比較器２５５からＬｏレベルの電圧が入力された場合とき、垂直駆動回路２１および、セレクタ２５Ａによって選択された画素制御線の少なくとも一方がＨｉレベルにおいて異常であると判定することが可能となっている。判定部２５Ｃは、例えば、セレクタ２５４によってＬｏレベル側の入力端が選択された場合であって、かつ比較器２５５からＬｏレベルの電圧が入力された場合とき、垂直駆動回路２１および、セレクタ２５Ａによって選択された画素制御線の少なくとも一方がＬｏレベルにおいて異常であると判定することが可能となっている。
[動作]
　図５は、固体撮像装置１の動作の一例を表す。図６は、図５における全行一括転送の一例を表す。図７は、図５における行毎読み出し動作の一例を表す。
　固体撮像装置１は、例えば、図５に示したように、１Ｆ（１フレーム期間）において、全行一括転送、行毎読み出し動作およびブランキングをこの順に行う。このとき、固体撮像装置１は、例えば、図６に示したように、各センサ画素１１において電荷保持部ＭＥＭ１，ＭＥＭ２およびフローティングディフュージョンＦＤをリセットした後、各センサ画素１１においてフォトダイオードＰＤから電荷保持部ＭＥＭ１，ＭＥＭ２に電荷を転送する。
　固体撮像装置１は、例えば、図７に示したように、フローティングディフュージョンＦＤを共有する４つのセンサ画素１１の電荷保持部ＭＥＭ１，ＭＥＭ２に蓄積された電荷を順次、フローティングディフュージョンＦＤに転送する。このとき、固体撮像装置１は、例えば、図７に示したように、フローティングディフュージョンＦＤに電荷を転送する度に、フローティングディフュージョンＦＤに転送された電荷を、データ出力線ＶＳＬに出力する。そして、固体撮像装置１は、例えば、図７に示したように、次の電荷転送の前に、フローティングディフュージョンＦＤをリセットする。
　故障検知回路２５は、例えば、全行一括転送を実行している期間において、垂直駆動回路２１および、全ての画素制御線の故障を検知する。故障検知回路２５は、例えば、全ての画素制御線を複数のグループに分け、グループごとに複数の画素制御線の故障を検知する。故障検知回路２５は、例えば、図８に示したように、全ての画素制御線を３つのグループに分け、あるフレーム期間において、１つ目のグループに属する複数の画素制御線Ｌ（１）～Ｌ（Ｎ／３）の故障を検知する。続いて、故障検知回路２５は、例えば、図８に示したように、次のフレーム期間において、２つ目のグループに属する複数の画素制御線Ｌ（Ｎ／３＋１）～Ｌ（２Ｎ／３）の故障を検知する。続いて、故障検知回路２５は、例えば、図８に示したように、次のフレーム期間において、３つ目のグループに属する複数の画素制御線Ｌ（２Ｎ／３＋１）～Ｌ（Ｎ）の故障を検知する。なお、図８中のＧは、全行一括転送を実行している期間を表し、図８中のＲは、行毎読み出し動作を実行している期間を表し、Ｂはブランキング期間を表す。
　故障検知回路２５は、例えば、行毎読み出し動作を実行している期間において、垂直駆動回路２１および、全ての画素制御線の故障を検知する。故障検知回路２５は、例えば、図８に示したように、行毎読み出し動作によって画素制御線が選択されるたびに、行毎読み出し動作によって選択された画素制御線の故障を検知する。
　判定部２５Ｃは、例えば、図９に示したように、全行一括転送を実行している期間において、セレクタ２５４によってＨｉレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＨ）、判定部２５Ｃは、全行一括転送におけるＨｉレベル検出タイミングと判断する。このとき、例えば、図９に示したように、Ｖｉｎ－Ｖｒｅｆが正となっており、比較器２５５からＨｉレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｈｉ）、判定部２５Ｃは、垂直駆動回路２１と、セレクタ２５Ａによって選択された画素制御線とがＨｉレベルにおいて正常であると判定する。
　判定部２５Ｃは、例えば、図９に示したように、全行一括転送を実行している期間において、セレクタ２５４によってＬｏレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＬ）、判定部２５Ｃは、全行一括転送におけるＬｏレベル検出タイミングと判断する。このとき、例えば、図９に示したように、Ｖｉｎ－Ｖｒｅｆが正となっており、比較器２５５からＨｉレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｈｉ）、判定部２５Ｃは、垂直駆動回路２１と、セレクタ２５Ａによって選択された画素制御線とがＬｏレベルにおいて正常であると判定する。
　判定部２５Ｃは、例えば、図９に示したように、行毎読み出し動作を実行している期間において、セレクタ２５４によってＨｉレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＨ）、判定部２５Ｃは、行毎読み出し動作におけるＨｉレベル検出タイミングと判断する。このとき、例えば、図９に示したように、Ｖｉｎ－Ｖｒｅｆが正となっており、比較器２５５からＨｉレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｈｉ）、判定部２５Ｃは、垂直駆動回路２１と、セレクタ２５Ａによって選択された画素制御線とがＨｉレベルにおいて正常であると判定する。
　判定部２５Ｃは、例えば、図９に示したように、行毎読み出し動作を実行している期間において、セレクタ２５４によってＬｏレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＬ）、判定部２５Ｃは、行毎読み出し動作におけるＬｏレベル検出タイミングと判断する。このとき、例えば、図９に示したように、Ｖｉｎ－Ｖｒｅｆが正となっており、比較器２５５からＨｉレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｈｉ）、判定部２５Ｃは、垂直駆動回路２１と、セレクタ２５Ａによって選択された画素制御線とがＬｏレベルにおいて正常であると判定する。
　判定部２５Ｃは、例えば、図１０に示したように、全行一括転送を実行している期間において、セレクタ２５４によってＨｉレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＨ）、判定部２５Ｃは、全行一括転送におけるＨｉレベル検出タイミングと判断する。このとき、例えば、図１０に示したように、Ｖｉｎ－Ｖｒｅｆが負となっており、比較器２５５からＬｏレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｌｏ）、判定部２５Ｃは、垂直駆動回路２１および、セレクタ２５Ａによって選択された画素制御線の少なくとも一方がＨｉレベルにおいて異常であると判定する。
　判定部２５Ｃは、例えば、図１０に示したように、全行一括転送を実行している期間において、セレクタ２５４によってＬｏレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＬ）、判定部２５Ｃは、全行一括転送におけるＬｏレベル検出タイミングと判断する。このとき、例えば、図１０に示したように、Ｖｉｎ－Ｖｒｅｆが正となっており、比較器２５５からＨｉレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｈｉ）、判定部２５Ｃは、垂直駆動回路２１と、セレクタ２５Ａによって選択された画素制御線とがＬｏレベルにおいて正常であると判定する。
　判定部２５Ｃは、例えば、図１０に示したように、行毎読み出し動作を実行している期間において、セレクタ２５４によってＨｉレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＨ）、判定部２５Ｃは、行毎読み出し動作におけるＨｉレベル検出タイミングと判断する。このとき、例えば、図１０に示したように、Ｖｉｎ－Ｖｒｅｆが負となっており、比較器２５５からＬｏレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｌｏ）、判定部２５Ｃは、垂直駆動回路２１および、セレクタ２５Ａによって選択された画素制御線の少なくとも一方がＨｉレベルにおいて異常であると判定する。
　判定部２５Ｃは、例えば、図１０に示したように、行毎読み出し動作を実行している期間において、セレクタ２５４によってＬｏレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＬ）、判定部２５Ｃは、行毎読み出し動作におけるＬｏレベル検出タイミングと判断する。このとき、例えば、図１０に示したように、Ｖｉｎ－Ｖｒｅｆが正となっており、比較器２５５からＨｉレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｈｉ）、判定部２５Ｃは、垂直駆動回路２１と、セレクタ２５Ａによって選択された画素制御線とがＬｏレベルにおいて正常であると判定する。
　判定部２５Ｃは、例えば、図１１に示したように、全行一括転送を実行している期間において、セレクタ２５４によってＨｉレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＨ）、判定部２５Ｃは、全行一括転送におけるＨｉレベル検出タイミングと判断する。このとき、例えば、図１１に示したように、Ｖｉｎ－Ｖｒｅｆが正となっており、比較器２５５からＨｉレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｈｉ）、判定部２５Ｃは、垂直駆動回路２１と、セレクタ２５Ａによって選択された画素制御線とがＨｉレベルにおいて正常であると判定する。
　判定部２５Ｃは、例えば、図１１に示したように、全行一括転送を実行している期間において、セレクタ２５４によってＬｏレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＬ）、判定部２５Ｃは、全行一括転送におけるＬｏレベル検出タイミングと判断する。このとき、例えば、図１１に示したように、Ｖｉｎ－Ｖｒｅｆが負となっており、比較器２５５からＬｏレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｌｏ）、判定部２５Ｃは、垂直駆動回路２１および、セレクタ２５Ａによって選択された画素制御線の少なくとも一方がＬｏレベルにおいて異常であると判定する。
　判定部２５Ｃは、例えば、図１１に示したように、行毎読み出し動作を実行している期間において、セレクタ２５４によってＨｉレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＨ）、判定部２５Ｃは、行毎読み出し動作におけるＨｉレベル検出タイミングと判断する。このとき、例えば、図９に示したように、Ｖｉｎ－Ｖｒｅｆが正となっており、比較器２５５からＨｉレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｈｉ）、判定部２５Ｃは、垂直駆動回路２１と、セレクタ２５Ａによって選択された画素制御線とがＨｉレベルにおいて正常であると判定する。
　判定部２５Ｃは、例えば、図１１に示したように、行毎読み出し動作を実行している期間において、セレクタ２５４によってＬｏレベル側の入力端が選択された場合（ＤＥＴ＿ＴＲＧ０＝ＶＬ）、判定部２５Ｃは、行毎読み出し動作におけるＬｏレベル検出タイミングと判断する。このとき、例えば、図９に示したように、Ｖｉｎ－Ｖｒｅｆが負となっており、比較器２５５からＬｏレベルの電圧が出力されたとき（Ｃｏｕｔ＝Ｌｏ）、判定部２５Ｃは、垂直駆動回路２１および、セレクタ２５Ａによって選択された画素制御線の少なくとも一方がＬｏレベルにおいて異常であると判定する。
[効果]
　次に、固体撮像装置１の効果について説明する。
　本実施の形態では、故障検知装置２５が、各画素制御線の他端に電気的に接続されている。選択された画素制御線に印加されるＨｉ電圧（ＶＨ）が抵抗分圧回路２５２によって分圧され、選択された画素制御線に印加されるＬｏ電圧（ＶＬ）が抵抗分圧回路２５３によって分圧される。抵抗分圧回路２５２によって生成される電圧、および抵抗分圧回路２５３によって生成される電圧のいずれか一方の電圧Ｖｉｎと、参照電圧Ｖｒｅｆとが比較器２５５によって比較される。そして、比較器２５５の結果に基づいて垂直駆動回路２１の故障判定が故障検知回路２５によって行われる。これにより、垂直駆動回路２１に対して、Ｈｉレベルの故障検知と、Ｌｏレベルの故障検知を行うことができる。また、選択された画素制御線に対しても、Ｈｉレベルの故障検知と、Ｌｏレベルの故障検知を行うことができる。
　本実施の形態では、故障検知装置２５において、セレクタ２５１，２５４が設けられている。これにより、抵抗分圧回路２５２によって生成される電圧、および抵抗分圧回路２５３によって生成される電圧のいずれか一方の電圧Ｖｉｎを比較器２５５に入力することができる。これにより、垂直駆動回路２１に対して、Ｈｉレベルの故障検知と、Ｌｏレベルの故障検知を行うことができる。また、選択された画素制御線に対しても、Ｈｉレベルの故障検知と、Ｌｏレベルの故障検知を行うことができる。
　本実施の形態では、故障検知装置２５において、セレクタ２５Ａが設けられている。これにより、全行一括転送の際に、複数の画素制御線の中から１本の画素制御線を選択することができるので、全行一括転送の際に各画素制御線ついて故障検出を行うことができる。
　＜２．第１の実施の形態の変形例＞
　次に、第１の実施の形態の変形例について説明する。
[変形例２－１]
　図１２は、垂直駆動回路２１の回路構成の一変形例を表したものである。上記第１の実施の形態において、垂直駆動回路２１は、例えば、図１２に示したように、全行一括転送用の駆動回路２１ａと、行毎読み出し動作用の駆動回路２１ｂとを有していてもよい。
　駆動回路２１ａは、例えば、画素行１２（ｋ）（１≦ｋ≦Ｎ；Ｎは画素アレイ部１０における単位画素行の数）ごとにドライバＤＲａ（ｋ）を１つずつ有している。駆動回路２１ａにおいて、各ドライバＤＲａ（ｋ）は、共通の制御線によって同時に駆動される。駆動回路２１ｂは、例えば、画素行１２（ｋ）ごとにドライバＤＲｂ（ｋ）を１つずつ有している。駆動回路２１ｂにおいて、各ドライバＤＲｂ（ｋ）は、ドライバＤＲｂ（ｋ）ごとに割り当てられた制御線によって独立に駆動される。
　このように、本変形例では、全行一括転送用と、行毎読み出し動作用とで別個にドライバが設けられている。これにより、全行一括転送時と、行毎読み出し動作時とで、ドライバのドライブ能力を分けることが可能となる。
[変形例２－２]
　図１３は、故障検知回路２５の回路構成の一変形例を表したものである。上記第１の実施の形態およびその変形例において、抵抗素子Ｒ５，Ｒ６が、それぞれ、例えば、図１３に示したように、可変抵抗器となっていてもよい。システム制御回路２４が、例えば、抵抗素子Ｒ５，Ｒ６に対して抵抗値を設定する制御信号ｃｔｌ４を入力することにより、抵抗素子Ｒ５，Ｒ６の抵抗値を所定の抵抗値に設定することが可能となっていてもよい。
　抵抗素子Ｒ５は、通常時の抵抗値に対して例えば１０％小さな抵抗値に変更することが可能となっている。抵抗素子Ｒ６は、通常時の抵抗値に対して例えば１０％小さな抵抗値に変更することが可能となっている。システム制御回路２４が、例えば、抵抗素子Ｒ５に対して抵抗値を通常時の抵抗値に対して例えば１０％小さな値に設定する制御信号を入力するとともに、抵抗素子Ｒ６に対して抵抗値を通常時の抵抗値に設定する制御信号を入力するとする。このとき、基準電圧Ｖｒｅｆは、抵抗素子Ｒ５，Ｒ６の双方が通常時の抵抗値となっている場合と比べて、若干大きな電圧値となる。また、システム制御回路２４が、例えば、抵抗素子Ｒ５に対して抵抗値を通常時の抵抗値に設定する制御信号を入力するとともに、抵抗素子Ｒ６に対して抵抗値を通常時の抵抗値に対して例えば１０％小さな値に設定する制御信号を入力するとする。このとき、基準電圧Ｖｒｅｆは、抵抗素子Ｒ５，Ｒ６の双方が通常時の抵抗値となっている場合と比べて、若干小さな電圧値となる。
　このように、本変形例では、抵抗素子Ｒ５，Ｒ６を可変抵抗器とすることにより、基準電圧Ｖｒｅｆを若干大きな値に設定したり、若干小さな値に設定したりすることができる。これにより、電圧Ｖｉｎの値に若干の変動があることを検出することができるので、垂直駆動回路２１および画素制御線のうち少なくとも一方に、電圧Ｖｉｎの値に若干の変動を生じさせる不具合があるか否かを検出することができる。
　なお、故障検知回路２５は、例えば、図１４に示したように、抵抗素子Ｒ５，Ｒ６の代わりに、セレクタ２５６および抵抗タップ２５７を有していてもよい。抵抗タップ２５７は、複数の抵抗素子が直列に接続された抵抗タップである。セレクタ２５６の複数の入力端には、抵抗タップ２５７における２つの抵抗素子の連結箇所ごとに１本ずつ接続された複数の配線が接続されている。セレクタ２５６の出力端は、比較器２５５の一方の入力端に接続されている。このとき、システム制御回路２４は、セレクタ２５６に対して制御信号ｃｔｌ４を入力することにより、セレクタ２５６に対して、複数の入力端のうちいずれか１つを選択させることが可能となっていてもよい。このようにした場合であっても、基準電圧Ｖｒｅｆを若干大きな値に設定したり、若干小さな値に設定したりすることができる。これにより、電圧Ｖｉｎの値に若干の変動があることを検出することができるので、垂直駆動回路２１および画素制御線のうち少なくとも一方に、電圧Ｖｉｎの値に若干の変動を生じさせる不具合があるか否かを検出することができる。
＜３．第２の実施の形態＞
　[構成] 
　次に、本開示の第２の実施の形態に係る固体撮像装置２について説明する。固体撮像装置２は、例えば、ＣＭＯＳイメージセンサ等からなるグローバルシャッタ方式のイメージセンサである。固体撮像装置２は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像することが可能となっている。固体撮像装置２は、入射光に応じた画素信号を出力することが可能となっている。
　図１５は、本開示の第２の実施の形態に係る固体撮像装置２の概略構成の一例を表す。固体撮像装置２は、画素アレイ部１０が設けられた第１のチップ１００と、ロジック回路３０が設けられた第２のチップ３００とが積層された積層チップとなっている。第１のチップ１００の上面が受光面となっている。本実施の形態では、データ出力線ＶＳＬは、各読み出し回路１２から出力された画素信号をロジック回路３０に出力する配線であり、例えば、列方向に延在している。
　第２のチップ３００は、半導体基板（例えば、シリコン基板）上に、画素信号を処理するロジック回路３０を有している。ロジック回路３０は、例えば、図１５に示したように、垂直駆動回路２１、カラム信号処理回路２２、水平駆動回路２３、システム制御回路２４および故障検知回路２９を有している。ロジック回路３０（具体的には水平駆動回路２３）は、センサ画素１１ごとの出力電圧を外部に出力することが可能となっている。故障検知回路２９は、カラム信号処理回路２２、およびカラム信号処理回路２２に接続された各制御線の故障検知結果を外部に出力することが可能となっている。
　第１のチップ１００および第２のチップ３００には、例えば、図１５に示したように、ＴＣＶ２６，２７が設けられており、第１のチップ１００および第２のチップ３００がＴＣＶ２６，２７を介して互いに電気的に接続されている。ＴＣＶ２６は、第２のチップ３００に設けられた垂直駆動回路２１の複数の出力端と、第１のチップ１００に設けられた複数の画素制御線の一端とに接続されている。ＴＣＶ２７は、第２のチップ３００に設けられたカラム信号処理回路２２の複数の入力端と、第１のチップ１００に設けられた複数のデータ出力線ＶＳＬとに接続されている。
　カラム信号処理回路２２は、例えば、図１６に示したように、ＤＡＣ２２１を有するとともに、データ出力線ＶＳＬごとにカラム信号処理部２２Ａを有している。カラム信号処理部２２Ａは、例えば、シングルスロープＡ／Ｄ変換器を含んでいる。カラム信号処理部２２Ａは、例えば、比較器２２２、カウンタ２２３およびバッファ２２４を含んで構成されている。
　比較器２２２は、システム制御回路２４から供給される比較制御信号に基づき、データ出力線ＶＳＬを介してセンサ画素１１から得られた画素信号と、ＤＡＣ２２１から供給されるランプ電圧とを比較することが可能となっている。比較器２２２は、さらに、比較結果を２値データとしてカウンタ２２３に出力することが可能となっている。比較制御信号は、システム制御回路２４に接続された制御線ＣＴＬ１によって比較器２２２に入力される。
　カウンタ２２３は、システム制御回路２４から供給されるカウント制御信号に基づき、カウント動作を行うことが可能となっている。カウンタ２２３は、例えば、比較結果（２値データ）が反転するまでカウント動作を行い、その結果得られた計数値を示すデジタル信号をバッファ２２４に出力することが可能となっている。カウント制御信号、システム制御回路２４に接続された制御線ＣＴＬ２によってカウンタ２２３に入力される。
　バッファ２２４は、水平駆動回路２３への出力を制御するためのものであり、例えば、ラッチ回路を含み、水平駆動回路２３からの選択信号に基づき、カウンタ２２３から入力されたデジタル信号を水平駆動回路２３へ出力することが可能となっている。
　システム制御回路２４には、例えば、上述の制御線ＣＴＬ１，ＣＴＬ２以外の制御線が接続されていてもよい。カラム信号処理部２２Ａが、例えば、複数のデータ出力線ＶＳＬに接続されたセレクタを有している場合、システム制御回路２４には、このセレクタに対する選択信号が印加される制御線が接続されていてもよい。また、システム制御回路２４には、例えば、比較器２２２のオートゼロを制御する制御信号が印加される制御線が接続されていてもよい。このように、システム制御回路２４に対して、上述の制御線ＣＴＬ１，ＣＴＬ２以外の複数の制御線が接続されている場合、これらの制御線は、上述の制御線ＣＴＬ１，ＣＴＬ２と同様、セレクタ２９Ａに接続されていてもよい。
　次に、図１７を参照して、故障検知回路２９の回路構成について説明する。図１７は、故障検知回路２９の回路構成の一例を表す。故障検知回路２９は、例えば、図１７に示したように、セレクタ２９Ａと、比較部２９Ｂと、判定部２９Ｃとを有する。
　セレクタ２９Ａの複数の入力端には、複数の制御線（ＣＴＬ１，ＣＴＬ２等）の一端が接続される。セレクタ２９Ａの１つの出力端には、比較部２９Ｂの１つの入力端が接続される。セレクタ２９Ａは、システム制御回路２４からの制御信号ｃｔｌ１に従って選択される、複数の制御線のうちのいずれか１つと、比較部２９Ｂとを接続することが可能となっている。
　比較部２９Ｂは、例えば、図１７に示したように、セレクタ２９１と、Ｈｉレベル用の抵抗分圧回路２９２と、Ｌｏレベル用の抵抗分圧回路２９３と、セレクタ２９４と、比較器２９５とを有している。
　セレクタ２９１の２つの出力端において、一方の出力端には、Ｈｉレベル用の抵抗分圧回路２９２が接続されており、他方の出力端には、Ｌｏレベル用の抵抗分圧回路２９３が接続されている。セレクタ２９１は、システム制御回路２４からの制御信号ｃｔｌ２に従って選択される、２つの出力端のうちの一方と、入力端とを接続することが可能となっている。セレクタ２９１の２つの出力端において、Ｈｉレベル側の出力端がセレクタ２９１によって選択されたとき、Ｈｉレベル側の出力端の電圧は、セレクタ２９Ａによって選択された制御線の電圧ＶＨとなっている。セレクタ２９１の２つの出力端において、Ｌｏレベル側の出力端がセレクタ２９１によって選択されたとき、Ｌｏレベル側の出力端の電圧は、セレクタ２９Ａによって選択された制御線の電圧ＶＬとなっている。
　Ｈｉレベル用の抵抗分圧回路２９２は、例えば、図１７に示したように、セレクタ２９１の一方の出力端に対して直列に接続された２つの抵抗素子Ｒ１，Ｒ２によって構成されている。抵抗素子Ｒ１と抵抗素子Ｒ２との接続ノードがセレクタ２９４の２つの入力端のうちの一方の入力端に接続されている。抵抗素子Ｒ２のうち、抵抗素子Ｒ１に未接続の端部は、例えば、基準電位線（例えばグラウンドＧＮＤ）に電気的に接続されている。
　Ｌｏレベル用の抵抗分圧回路２９３は、例えば、図１７に示したように、セレクタ２９１の他方の出力端に対して直列に接続された２つの抵抗素子Ｒ３，Ｒ４によって構成されている。抵抗素子Ｒ３と抵抗素子Ｒ４との接続ノードがセレクタ２９４の２つの入力端のうちの他方の入力端に接続されている。抵抗素子Ｒ３のうち、抵抗素子Ｒ４に未接続の端部は、例えば、電源線ＶＤＤに電気的に接続されている。
　セレクタ２９４の２つの入力端において、一方の入力端には、抵抗素子Ｒ１と抵抗素子Ｒ２との接続ノードが接続されており、他方の入力端には、抵抗素子Ｒ３と抵抗素子Ｒ４との接続ノードが接続されている。セレクタ２９４の１つの出力端には、比較器２９５の一方の入力端が接続されている。セレクタ２９４は、システム制御回路２４からの制御信号ｃｔｌ３に従って選択される、２つの入力端のうちの一方と、出力端とを接続することが可能となっている。セレクタ２９４の２つの入力端において、Ｈｉレベル側の入力端がセレクタ２９４によって選択されたとき、セレクタ２９４の出力端の電圧は、ＶＨ×（Ｒ２／（Ｒ１＋Ｒ２））となっている。セレクタ２９１の２つの出力端において、Ｌｏレベル側の出力端がセレクタ２９４によって選択されたとき、セレクタ２９４の出力端の電圧は、（ＶＤＤ－ＶＬ）×（Ｒ４／（Ｒ３＋Ｒ４））となっている。
　比較器２９５の一方の入力端には、セレクタ２９４の出力端が接続されており、比較器２９５の他方の入力端には、抵抗分圧回路が接続されている。比較器２９５の一方の入力端には、セレクタ２９４の出力電圧（電圧Ｖｉｎ）が入力される。比較器２９５の他方の入力端に接続される抵抗分圧回路は、電源線ＶＤＤと基準電位線（例えばグラウンドＧＮＤ）との間に直列に接続された２つの抵抗素子Ｒ５，Ｒ６によって構成されている。抵抗素子Ｒ５と抵抗素子Ｒ６との接続ノードが比較器２９５の他方の入力端に接続される。比較器２９５の他方の入力端には、基準電圧Ｖｒｅｆ（＝（ＶＤＤ－Ｖ＿ＧＮＤ）×（Ｒ６／（Ｒ５＋Ｒ６））が入力される。Ｖ＿ＧＮＤは、例えばグラウンドＧＮＤの電位を指している。比較器２９５は、一方の入力端の電圧（電圧Ｖｉｎ）と他方の入力端の電圧（基準電圧Ｖｒｅｆ）との差分（Ｖｉｎ－Ｖｒｅｆ）が０または正の場合には、Ｈｉレベルの電圧を出力することが可能となっている。比較器２９５は、差分（Ｖｉｎ－Ｖｒｅｆ）が負の場合には、Ｌｏレベルの電圧を出力することが可能となっている。
　判定部２９Ｃは、比較器２９５の出力に基づいて、システム制御回路２４、およびシステム制御回路２４に接続された複数の制御線（例えば、ＣＴＬ１，ＣＴＬ２）の故障判定を行うことが可能となっている。判定部２９Ｃは、例えば、ＣＰＵを含んで構成されている。
　判定部２９Ｃは、例えば、セレクタ２９４によってＨｉレベル側の入力端が選択された場合であって、かつ比較器２９５からＨｉレベルの電圧が入力された場合とき、システム制御回路２４と、セレクタ２９Ａによって選択された制御線とがＨｉレベルにおいて正常であると判定することが可能となっている。判定部２９Ｃは、例えば、セレクタ２９４によってＬｏレベル側の入力端が選択された場合であって、かつ比較器２９５からＨｉレベルの電圧が入力された場合とき、システム制御回路２４と、セレクタ２９Ａによって選択された制御線とがＬｏレベルにおいて正常であると判定することが可能となっている。
　判定部２９Ｃは、例えば、セレクタ２９４によってＨｉレベル側の入力端が選択された場合であって、かつ比較器２９５からＬｏレベルの電圧が入力された場合とき、システム制御回路２４および、セレクタ２９Ａによって選択された制御線の少なくとも一方がＨｉレベルにおいて異常であると判定することが可能となっている。判定部２９Ｃは、例えば、セレクタ２９４によってＬｏレベル側の入力端が選択された場合であって、かつ比較器２９５からＬｏレベルの電圧が入力された場合とき、システム制御回路２４および、セレクタ２９Ａによって選択された制御線の少なくとも一方がＬｏレベルにおいて異常であると判定することが可能となっている。
　判定部２９Ｃは、上記実施の形態における判定部２５Ｃと共通の機能を有している。固体撮像装置２の動作は、上記実施の形態における固体撮像装置１の動作と比べると、故障検知対象が異なる点を除いて、共通の動作となっている。
[効果]
　次に、固体撮像装置２の効果について説明する。
　本実施の形態では、故障検知装置２９が、各制御線に電気的に接続されている。選択された制御線に印加されるＨｉ電圧（ＶＨ）が抵抗分圧回路２９２によって分圧され、選択された制御線に印加されるＬｏ電圧（ＶＬ）が抵抗分圧回路２９３によって分圧される。抵抗分圧回路２９２によって生成される電圧、および抵抗分圧回路２９３によって生成される電圧のいずれか一方の電圧Ｖｉｎと、参照電圧Ｖｒｅｆとが比較器２９５によって比較される。そして、比較器２９５の結果に基づいてシステム制御回路２４、およびシステム制御回路２４に接続された複数の制御線の故障判定が故障検知回路２９によって行われる。これにより、システム制御回路２４に対して、Ｈｉレベルの故障検知と、Ｌｏレベルの故障検知を行うことができる。また、選択された制御線に対しても、Ｈｉレベルの故障検知と、Ｌｏレベルの故障検知を行うことができる。
　本実施の形態では、故障検知装置２９において、セレクタ２９１，２９４が設けられている。これにより、抵抗分圧回路２９２によって生成される電圧、および抵抗分圧回路２９３によって生成される電圧のいずれか一方の電圧Ｖｉｎを比較器２９５に入力することができる。これにより、システム制御回路２４に対して、Ｈｉレベルの故障検知と、Ｌｏレベルの故障検知を行うことができる。また、選択された制御線に対しても、Ｈｉレベルの故障検知と、Ｌｏレベルの故障検知を行うことができる。
　本実施の形態では、故障検知装置２９において、セレクタ２９Ａが設けられている。これにより、全ての制御線が同時に使用される際に、複数の制御線の中から１本の画素制御線を選択することができるので、全ての制御線が同時に使用される際に各制御線ついて故障検出を行うことができる。
　＜４．第２の実施の形態の変形例＞
　次に、第２の実施の形態の変形例について説明する。
[変形例４－１] 
　図１８は、故障検知回路２９の回路構成の一変形例を表したものである。上記第２の実施の形態において、抵抗素子Ｒ５，Ｒ６が、それぞれ、例えば、図１８に示したように、可変抵抗器となっていてもよい。システム制御回路２４が、例えば、抵抗素子Ｒ５，Ｒ６に対して抵抗値を設定する制御信号を入力することにより、抵抗素子Ｒ５，Ｒ６の抵抗値を所定の抵抗値に設定することが可能となっていてもよい。
　抵抗素子Ｒ５は、通常時の抵抗値に対して例えば１０％小さな抵抗値に変更することが可能となっている。抵抗素子Ｒ６は、通常時の抵抗値に対して例えば１０％小さな抵抗値に変更することが可能となっている。システム制御回路２４が、例えば、抵抗素子Ｒ５に対して抵抗値を通常時の抵抗値に対して例えば１０％小さな値に設定する制御信号を入力するとともに、抵抗素子Ｒ６に対して抵抗値を通常時の抵抗値に設定する制御信号を入力するとする。このとき、基準電圧Ｖｒｅｆは、抵抗素子Ｒ５，Ｒ６の双方が通常時の抵抗値となっている場合と比べて、若干大きな電圧値となる。また、システム制御回路２４が、例えば、抵抗素子Ｒ５に対して抵抗値を通常時の抵抗値に設定する制御信号を入力するとともに、抵抗素子Ｒ６に対して抵抗値を通常時の抵抗値に対して例えば１０％小さな値に設定する制御信号を入力するとする。このとき、基準電圧Ｖｒｅｆは、抵抗素子Ｒ５，Ｒ６の双方が通常時の抵抗値となっている場合と比べて、若干小さな電圧値となる。
　このように、本変形例では、抵抗素子Ｒ５，Ｒ６を可変抵抗器とすることにより、基準電圧Ｖｒｅｆを若干大きな値に設定したり、若干小さな値に設定したりすることができる。これにより、電圧Ｖｉｎの値に若干の変動があることを検出することができるので、システム制御回路２４および制御線のうち少なくとも一方に、電圧Ｖｉｎの値に若干の変動を生じさせる不具合があるか否かを検出することができる。
　なお、故障検知回路２５は、例えば、図１９に示したように、抵抗素子Ｒ５，Ｒ６の代わりに、セレクタ２９６および抵抗タップ２９７を有していてもよい。抵抗タップ２９７は、複数の抵抗素子が直列に接続された抵抗タップである。セレクタ２９６の複数の入力端には、抵抗タップ２９７における２つの抵抗素子の連結箇所ごとに１本ずつ接続された複数の配線が接続されている。セレクタ２９６の出力端は、比較器２９５の一方の入力端に接続されている。このとき、システム制御回路２４は、セレクタ２９６に対して制御信号ｃｔｌ４を入力することにより、セレクタ２９６に対して、複数の入力端のうちいずれか１つを選択させることが可能となっていてもよい。このようにした場合であっても、基準電圧Ｖｒｅｆを若干大きな値に設定したり、若干小さな値に設定したりすることができる。これにより、電圧Ｖｉｎの値に若干の変動があることを検出することができるので、垂直駆動回路２１および画素制御線のうち少なくとも一方に、電圧Ｖｉｎの値に若干の変動を生じさせる不具合があるか否かを検出することができる。
　＜５．移動体への応用例＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller　Area　Network）、ＬＩＮ（Local　Interconnect　Network）、ＬＡＮ（Local　Area　Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
　各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図２０では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
　駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock　Brake　System）又はＥＳＣ（Electronic　Stability　Control）等の制御装置としての機能を有してもよい。
　駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
　ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
　車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time　Of　Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
　環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light　Detection　and　Ranging、Laser　Imaging　Detection　and　Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
　ここで、図２１は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２１には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
　車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
　図２０に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
　また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
　車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
　統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal　Digital　Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
　記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read　Only　Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random　Access　Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard　Disc　Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
　汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global　System　of　Mobile　communications）、ＷｉＭＡＸ（登録商標）、ＬＴＥ（登録商標）（Long　Term　Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer　To　Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine　Type　Communication）端末）と接続してもよい。
　専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless　Access　in　Vehicle　Environment）、ＤＳＲＣ（Dedicated　Short　Range　Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle　to　Vehicle）通信、路車間（Vehicle　to　Infrastructure）通信、車両と家との間（Vehicle　to　Home）の通信及び歩車間（Vehicle　to　Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
　測位部７６４０は、例えば、ＧＮＳＳ（Global　Navigation　Satellite　System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global　Positioning　System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
　ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
　車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near　Field　Communication）又はＷＵＳＢ（Wireless　USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal　Serial　Bus）、ＨＤＭＩ（登録商標）（High-Definition　Multimedia　Interface、又はＭＨＬ（Mobile　High-definition　Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
　車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
　統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
　マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
　音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented　Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
　なお、図２０に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
　以上、実施の形態およびその変形例、ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、本開示は、以下のような構成を取ることも可能である。
（１）
　複数の画素と、複数の画素制御線と、各前記画素制御線の一端に電気的に接続され、前記複数の画素制御線を介して前記複数の画素を駆動する駆動回路とを備えた撮像装置における、各前記画素制御線の他端に電気的に接続される故障検知装置であって、
　前記複数の画素制御線のうちの第１の画素制御線に印加されるＨｉ電圧を分圧することの可能な第１の抵抗分圧回路と、
　前記第１の画素制御線に印加されるＬｏ電圧を分圧することの可能な第２の抵抗分圧回路と、
　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することの可能な比較器と、
　前記比較器の結果に基づいて前記駆動回路および各前記画素制御線の故障判定を行うことの可能な判定部と
　を備えた
　故障検知装置。
（２）
　２つの入力端が前記第１の抵抗分圧回路および前記第２の抵抗分圧回路に電気的に接続され、１つの出力端が前記比較器の一方の入力端に電気的に接続された第１のセレクタと、
　１つの入力端が前記前記第１の画素制御線に電気的に接続され、２つの出力端が前記第１の抵抗分圧回路および前記第２の抵抗分圧回路に電気的に接続された第２のセレクタと
　を更に備えた
　（１）に記載の故障検知装置。
（３）
　複数の入力端が前記複数の画素制御線の他端に電気的に接続され、１つの出力端が前記第２のセレクタの入力端に電気的に接続された第３のセレクタを更に備えた
　（２）に記載の故障検知装置。
（４）
　前記参照電圧を生成することの可能な第３の抵抗分圧回路を更に備え、
　前記第３の抵抗分圧回路は、直列に接続された複数の可変抵抗器を含む
　（１）ないし（３）のいずれか１つに記載の故障検知装置。
（５）
　複数の画素と、複数の制御線と、各前記制御線に接続され、前記複数の画素から出力される画素信号を処理する制御回路を、前記複数の制御線を介して制御する制御回路とを備えた撮像装置における、各前記制御線に電気的に接続される故障検知装置であって、
　前記複数の制御線のうちの第１の制御線に印加されるＨｉ電圧を分圧することの可能な第１の抵抗分圧回路と、
　前記第１の制御線に印加されるＬｏ電圧を分圧することの可能な第２の抵抗分圧回路と、
　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することの可能な比較器と、
　前記比較器の結果に基づいて前記制御回路および各前記制御線の故障判定を行うことの可能な判定部と
　を備えた
　故障検知装置。
（６）
　２つの入力端が前記第１の抵抗分圧回路および前記第２の抵抗分圧回路に電気的に接続され、１つの出力端が前記比較器の一方の入力端に電気的に接続された第１のセレクタと、
　１つの入力端が前記前記第１の制御線に電気的に接続され、２つの出力端が前記第１の抵抗分圧回路および前記第２の抵抗分圧回路に電気的に接続された第２のセレクタと
　を更に備えた
　（５）に記載の故障検知装置。
（７）
　複数の入力端が前記複数の制御線の他端に電気的に接続され、１つの出力端が前記第２のセレクタの入力端に電気的に接続された第３のセレクタを更に備えた
　（６）に記載の故障検知装置。
（８）
　前記参照電圧を生成することの可能な第３の抵抗分圧回路を更に備え、
　前記第３の抵抗分圧回路は、直列に接続された複数の可変抵抗器を含む
　（５）ないし（７）のいずれか１つに記載の故障検知装置。
（９）
　複数の画素と、
　複数の画素制御線と、
　各前記画素制御線の一端に電気的に接続され、前記複数の画素制御線を介して前記複数の画素を駆動する駆動回路と、
　各前記画素制御線の他端に電気的に接続される故障検知回路と
　を備え、
　前記故障検知回路は、
　前記複数の画素制御線のうちの第１の画素制御線に印加されるＨｉ電圧を分圧することの可能な第１の抵抗分圧回路と、
　前記第１の画素制御線に印加されるＬｏ電圧を分圧することの可能な第２の抵抗分圧回路と、
　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することの可能な比較器と、
　前記比較器の結果に基づいて前記駆動回路および各前記画素制御線の故障判定を行うことの可能な判定部と
　を有する
　撮像装置。
（１０）
　複数の画素と、
　複数の制御線と、
　各前記制御線に接続され、前記複数の画素から出力される画素信号を処理する制御回路を、前記複数の制御線を介して制御する制御回路と、
　各前記制御線に電気的に接続される故障検知回路と
　を備え、
　前記故障検知回路は、
　前記複数の制御線のうちの第１の制御線に印加されるＨｉ電圧を分圧することの可能な第１の抵抗分圧回路と、
　前記第１の制御線に印加されるＬｏ電圧を分圧することの可能な第２の抵抗分圧回路と、
　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することの可能な比較器と、
　前記比較器の結果に基づいて前記制御回路および各前記制御線の故障判定を行うことの可能な判定部と
　を有する
　撮像装置。
（１１）
　複数の画素と、複数の画素制御線と、各前記画素制御線の一端に電気的に接続され、前記複数の画素制御線を介して前記複数の画素を駆動する駆動回路とを備えた撮像装置における、各前記画素制御線の他端に電気的に接続される故障検知装置で実行される故障検知方法であって、
　前記複数の画素制御線のうちの第１の画素制御線に印加されるＨｉ電圧を分圧することと、
　前記第１の画素制御線に印加されるＬｏ電圧を分圧することと、
　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することと、
　比較結果に基づいて前記駆動回路および各前記画素制御線の故障判定を行うことと
　を含む
　故障検知方法。
（１２）
　複数の画素と、複数の制御線と、各前記制御線に接続され、前記複数の画素から出力される画素信号を処理する制御回路を、前記複数の制御線を介して制御する制御回路とを備えた撮像装置における、各前記制御線に電気的に接続される故障検知装置で実行される故障検知方法であって、
　前記複数の制御線のうちの第１の制御線に印加されるＨｉ電圧を分圧することと、
　前記第１の制御線に印加されるＬｏ電圧を分圧することと、
　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することと、
　比較結果に基づいて前記制御回路および各前記制御線の故障判定を行うことと
　を含む
　故障検知装置。
　本出願は、日本国特許庁において２０２３年６月２８日に出願された日本特許出願番号第２０２３－１０６３５０号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (12)

  1. 　複数の画素と、複数の画素制御線と、各前記画素制御線の一端に電気的に接続され、前記複数の画素制御線を介して前記複数の画素を駆動する駆動回路とを備えた撮像装置における、各前記画素制御線の他端に電気的に接続される故障検知装置であって、
    　前記複数の画素制御線のうちの第１の画素制御線に印加されるＨｉ電圧を分圧することの可能な第１の抵抗分圧回路と、
    　前記第１の画素制御線に印加されるＬｏ電圧を分圧することの可能な第２の抵抗分圧回路と、
    　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することの可能な比較器と、
    　前記比較器の結果に基づいて前記駆動回路および各前記画素制御線の故障判定を行うことの可能な判定部と
    　を備えた
    　故障検知装置。
  2. 　２つの入力端が前記第１の抵抗分圧回路および前記第２の抵抗分圧回路に電気的に接続され、１つの出力端が前記比較器の一方の入力端に電気的に接続された第１のセレクタと、
    　１つの入力端が前記前記第１の画素制御線に電気的に接続され、２つの出力端が前記第１の抵抗分圧回路および前記第２の抵抗分圧回路に電気的に接続された第２のセレクタと
    　を更に備えた
    　請求項１に記載の故障検知装置。
  3. 　複数の入力端が前記複数の画素制御線の他端に電気的に接続され、１つの出力端が前記第２のセレクタの入力端に電気的に接続された第３のセレクタを更に備えた
    　請求項２に記載の故障検知装置。
  4. 　前記参照電圧を生成することの可能な第３の抵抗分圧回路を更に備え、
    　前記第３の抵抗分圧回路は、直列に接続された複数の可変抵抗器を含む
    　請求項１に記載の故障検知装置。
  5. 　複数の画素と、複数の制御線と、各前記制御線に接続され、前記複数の画素から出力される画素信号を処理する制御回路を、前記複数の制御線を介して制御する制御回路とを備えた撮像装置における、各前記制御線に電気的に接続される故障検知装置であって、
    　前記複数の制御線のうちの第１の制御線に印加されるＨｉ電圧を分圧することの可能な第１の抵抗分圧回路と、
    　前記第１の制御線に印加されるＬｏ電圧を分圧することの可能な第２の抵抗分圧回路と、
    　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することの可能な比較器と、
    　前記比較器の結果に基づいて前記制御回路および各前記制御線の故障判定を行うことの可能な判定部と
    　を備えた
    　故障検知装置。
  6. 　２つの入力端が前記第１の抵抗分圧回路および前記第２の抵抗分圧回路に電気的に接続され、１つの出力端が前記比較器の一方の入力端に電気的に接続された第１のセレクタと、
    　１つの入力端が前記前記第１の制御線に電気的に接続され、２つの出力端が前記第１の抵抗分圧回路および前記第２の抵抗分圧回路に電気的に接続された第２のセレクタと
    　を更に備えた
    　請求項５に記載の故障検知装置。
  7. 　複数の入力端が前記複数の制御線の他端に電気的に接続され、１つの出力端が前記第２のセレクタの入力端に電気的に接続された第３のセレクタを更に備えた
    　請求項６に記載の故障検知装置。
  8. 　前記参照電圧を生成することの可能な第３の抵抗分圧回路を更に備え、
    　前記第３の抵抗分圧回路は、直列に接続された複数の可変抵抗器を含む
    　請求項５に記載の故障検知装置。
  9. 　複数の画素と、
    　複数の画素制御線と、
    　各前記画素制御線の一端に電気的に接続され、前記複数の画素制御線を介して前記複数の画素を駆動する駆動回路と、
    　各前記画素制御線の他端に電気的に接続される故障検知回路と
    　を備え、
    　前記故障検知回路は、
    　前記複数の画素制御線のうちの第１の画素制御線に印加されるＨｉ電圧を分圧することの可能な第１の抵抗分圧回路と、
    　前記第１の画素制御線に印加されるＬｏ電圧を分圧することの可能な第２の抵抗分圧回路と、
    　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することの可能な比較器と、
    　前記比較器の結果に基づいて前記駆動回路および各前記画素制御線の故障判定を行うことの可能な判定部と
    　を有する
    　撮像装置。
  10. 　複数の画素と、
    　複数の制御線と、
    　各前記制御線に接続され、前記複数の画素から出力される画素信号を処理する制御回路を、前記複数の制御線を介して制御する制御回路と、
    　各前記制御線に電気的に接続される故障検知回路と
    　を備え、
    　前記故障検知回路は、
    　前記複数の制御線のうちの第１の制御線に印加されるＨｉ電圧を分圧することの可能な第１の抵抗分圧回路と、
    　前記第１の制御線に印加されるＬｏ電圧を分圧することの可能な第２の抵抗分圧回路と、
    　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することの可能な比較器と、
    　前記比較器の結果に基づいて前記制御回路および各前記制御線の故障判定を行うことの可能な判定部と
    　を有する
    　撮像装置。
  11. 　複数の画素と、複数の画素制御線と、各前記画素制御線の一端に電気的に接続され、前記複数の画素制御線を介して前記複数の画素を駆動する駆動回路とを備えた撮像装置における、各前記画素制御線の他端に電気的に接続される故障検知装置で実行される故障検知方法であって、
    　前記複数の画素制御線のうちの第１の画素制御線に印加されるＨｉ電圧を分圧することと、
    　前記第１の画素制御線に印加されるＬｏ電圧を分圧することと、
    　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することと、
    　比較結果に基づいて前記駆動回路および各前記画素制御線の故障判定を行うことと
    　を含む
    　故障検知方法。
  12. 　複数の画素と、複数の制御線と、各前記制御線に接続され、前記複数の画素から出力される画素信号を処理する制御回路を、前記複数の制御線を介して制御する制御回路とを備えた撮像装置における、各前記制御線に電気的に接続される故障検知装置で実行される故障検知方法であって、
    　前記複数の制御線のうちの第１の制御線に印加されるＨｉ電圧を分圧することと、
    　前記第１の制御線に印加されるＬｏ電圧を分圧することと、
    　前記第１の抵抗分圧回路によって生成される第１の電圧、および前記第２の抵抗分圧回路によって生成される第２の電圧のいずれか一方の電圧と、参照電圧とを比較することと、
    　比較結果に基づいて前記制御回路および各前記制御線の故障判定を行うことと
    　を含む
    　故障検知装置。
PCT/JP2024/017899 2023-06-28 2024-05-15 故障検知装置、固体撮像装置および故障検知方法 Pending WO2025004582A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-106350 2023-06-28
JP2023106350 2023-06-28

Publications (1)

Publication Number Publication Date
WO2025004582A1 true WO2025004582A1 (ja) 2025-01-02

Family

ID=93938075

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/017899 Pending WO2025004582A1 (ja) 2023-06-28 2024-05-15 故障検知装置、固体撮像装置および故障検知方法

Country Status (1)

Country Link
WO (1) WO2025004582A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208322A (ja) * 2006-01-30 2007-08-16 Matsushita Electric Ind Co Ltd 固体撮像装置
US20130093910A1 (en) * 2011-10-14 2013-04-18 Samsung Electronics Co., Ltd. Image sensor and image processing apparatus including the same
WO2017209221A1 (ja) * 2016-05-31 2017-12-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像方法、カメラモジュール、並びに電子機器
WO2019171839A1 (en) * 2018-03-07 2019-09-12 Sony Semiconductor Solutions Corporation Imaging device, imaging system, and imaging method
WO2022210152A1 (ja) * 2021-03-30 2022-10-06 パナソニックＩｐマネジメント株式会社 固体撮像装置および固体撮像システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208322A (ja) * 2006-01-30 2007-08-16 Matsushita Electric Ind Co Ltd 固体撮像装置
US20130093910A1 (en) * 2011-10-14 2013-04-18 Samsung Electronics Co., Ltd. Image sensor and image processing apparatus including the same
WO2017209221A1 (ja) * 2016-05-31 2017-12-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像方法、カメラモジュール、並びに電子機器
WO2019171839A1 (en) * 2018-03-07 2019-09-12 Sony Semiconductor Solutions Corporation Imaging device, imaging system, and imaging method
WO2022210152A1 (ja) * 2021-03-30 2022-10-06 パナソニックＩｐマネジメント株式会社 固体撮像装置および固体撮像システム

Similar Documents

Publication Publication Date Title
CN111164965B (zh) 固态摄像器件和电子设备
US11895398B2 (en) Imaging device and imaging system
US12131552B2 (en) Imaging system, method for controlling imaging system, and object recognition system
US12262131B2 (en) Imaging device and imaging method
US11683606B2 (en) Imaging device and electronic equipment
CN113647089B (zh) 成像系统
TWI788818B (zh) 攝像裝置及攝像方法
JP2025092599A (ja) 撮像装置、電子機器及び撮像方法
JP2023093778A (ja) 撮像装置及び撮像方法
US12244951B2 (en) Imaging device and imaging method
US20250350864A1 (en) Photodetection device and electronic apparatus
TW202402036A (zh) 固態影像擷取裝置以及影像擷取設備
WO2025004582A1 (ja) 故障検知装置、固体撮像装置および故障検知方法
US12432472B2 (en) Solid-state imaging device and electronic instrument
US20250343999A1 (en) Solid-state image-capturing device, and image-capturing apparatus
US20250350859A1 (en) Solid-state imaging device
US20250358538A1 (en) Solid-state imaging element and imaging device
US20240171878A1 (en) Imaging element, imaging device, and method for controlling imaging element
US20250080869A1 (en) Imaging element and electronic device
US20240145516A1 (en) Imaging device, method for driving the same, and electronic device
WO2024106169A1 (ja) 光検出素子及び電子機器
WO2024122394A1 (ja) 光検出素子及び電子機器
WO2024070523A1 (ja) 光検出素子及び電子機器
WO2024154616A1 (ja) 光検出装置及び電子機器
TW202341722A (zh) 比較器、放大器及固態攝像裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24831455

Country of ref document: EP

Kind code of ref document: A1