[go: up one dir, main page]

WO2023189300A1 - キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法 - Google Patents

キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法 Download PDF

Info

Publication number
WO2023189300A1
WO2023189300A1 PCT/JP2023/008661 JP2023008661W WO2023189300A1 WO 2023189300 A1 WO2023189300 A1 WO 2023189300A1 JP 2023008661 W JP2023008661 W JP 2023008661W WO 2023189300 A1 WO2023189300 A1 WO 2023189300A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
layer
circuit
base material
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/008661
Other languages
English (en)
French (fr)
Inventor
祥浩 米田
俊宏 細井
堅志郎 福田
祐司 ▲陰▼山
浩人 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Kinzoku Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to US18/850,834 priority Critical patent/US20250227856A1/en
Priority to JP2024511604A priority patent/JPWO2023189300A1/ja
Priority to KR1020247032387A priority patent/KR20240167829A/ko
Priority to CN202380030826.XA priority patent/CN118947232A/zh
Publication of WO2023189300A1 publication Critical patent/WO2023189300A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H01G4/18—Organic dielectrics of synthetic material, e.g. derivatives of cellulose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a method for manufacturing a capacitor built-in printed wiring board and a multilayer printed wiring board.
  • Printed wiring boards are widely used in electronic communication equipment such as portable electronic equipment.
  • portable electronic communication devices and the like have become lighter, thinner, shorter, and more sophisticated in recent years, reducing noise in printed wiring boards has become an issue.
  • Capacitors are important to enable noise reduction, but in order to achieve high performance, capacitors are desired to be small and thin enough to be incorporated into the inner layer of a printed wiring board.
  • Patent Document 1 discloses that a dielectric layer and a first conductive metal layer are provided on the surface of the core material having the base electrode, and the first conductive metal layer is processed into an upper electrode to expose the exposed dielectric layer.
  • a multilayer printed wiring board comprising: removing a layer, filling a gap between upper electrodes, providing an insulating layer and a second conductive metal layer on the upper electrode, and processing the second conductive metal layer into an outer layer circuit.
  • a manufacturing method is disclosed.
  • Patent Document 2 (WO2017/086418) describes a pair of metal clad laminates having the following configuration: first carrier/release layer/first metal foil/dielectric layer/second metal foil/release layer/second carrier.
  • a plate is prepared, a metal-clad laminate is laminated on each side of the resin base material on the first carrier side, the second carrier is peeled off from the obtained laminate, and the exposed second metal foil is etched.
  • forming a conductor pattern laminating an insulating layer on the conductor pattern, laminating a metal layer on the insulating layer, and peeling the laminate between the first carrier and the first metal foil.
  • a method of manufacturing a printed wiring board having a dielectric layer having a thickness of 30 ⁇ m or less is disclosed.
  • Patent Document 3 discloses a double-sided copper-clad laminate in which each side of a resin film is provided with an adhesive layer and a copper foil in that order, and the resin film is cured at 25°C. , it is described that the maximum peak height Sp of the copper foil on the side in contact with the adhesive layer measured in accordance with ISO 25178 is 0.05 ⁇ m or more and 3.3 ⁇ m or less.
  • a double-sided copper-clad laminate 110 having copper layers 114 on both sides of a resin layer 112 is prepared (FIG. 3A(i)).
  • a support 116 is attached to one side of the double-sided copper-clad laminate 110 (FIG. 3A(ii)).
  • the copper layer 114 on the opposite side of the support 116 of the double-sided copper-clad laminate 110 is patterned to form a circuit 118 (FIG. 3A (iii)).
  • the support body 116 is removed from the laminate board on which the circuit 118 is formed (FIG. 3B(iv)).
  • the copper-clad laminate 120 including the resin base material 122 and the copper layer 124 is pressed at a high temperature (for example, 230° C.) on the surface of the circuit-forming laminate from which the support body 116 has been removed, where the circuit 118 is present (FIG. 3B(v)). ). In this way, a built-in capacitor circuit including the resin layer 112 as a dielectric layer is obtained.
  • a high temperature for example, 230° C.
  • capacitors are desired to be made smaller and thinner to the extent that they can be incorporated into the inner layer of a printed wiring board.
  • thin double-sided copper-clad laminates for example, the thickness of the resin layer is 30 ⁇ m or less, 20 ⁇ m or less, or 10 ⁇ m or less
  • the resin layer will be destroyed due to bending of the board.
  • FIG. 3A(iii) when forming the circuit 118 in FIG. 3A(iii), if some stress is applied after etching the circuit, cracks may occur near the ends of the circuit 118.
  • the present inventors have recently discovered that by laminating a pre-formed embedded circuit board onto resin-coated copper foil containing a predetermined semi-cured resin and curing the resin, excellent adhesion between the circuit and the dielectric layer can be achieved.
  • a printed wiring board with a built-in capacitor can be manufactured using a highly productive method that allows easy control of the thickness of the dielectric layer while reducing the risk of damage to the resin layer.
  • an object of the present invention is to provide a printed wiring board with a built-in capacitor that has excellent adhesion between the circuit and the dielectric layer, while reducing the risk of damage to the resin layer, while also making it easy to control the thickness of the dielectric layer.
  • the goal is to manufacture using highly productive methods.
  • a method for manufacturing a printed wiring board with a built-in capacitor having a dielectric layer having a thickness of 30 ⁇ m or less comprising: (a) Laminating a carrier-attached copper foil comprising a carrier, a release layer, and a cuprous layer in this order on at least one surface of a first resin base material such that the carrier is in contact with the first resin base material.
  • a copper-clad laminate including a second resin base material and a cupric layer is laminated with respect to the circuit on at least one side of the laminate such that the circuit is embedded in the second resin base material.
  • a method for manufacturing a printed wiring board with a built-in capacitor including: [Aspect 2] The method for manufacturing a capacitor built-in printed wiring board according to aspect 1, wherein the maximum value of the logarithmic attenuation rate is 0.2 or more and 2.0 or less. [Aspect 3] In the embedded circuit board obtained in the step (e), the maximum height difference between the surface of the second resin base material and the surface of the circuit embedded in the second resin base material is 0.5 ⁇ m or less. The method for manufacturing a capacitor built-in printed wiring board according to aspect 1 or 2.
  • FIG. 3 is a flowchart showing the first half of the method for manufacturing a printed wiring board with built-in capacitors according to the present invention.
  • 1A is a flowchart showing the latter half of the process following FIG. 1A of the method for manufacturing a printed wiring board with a built-in capacitor according to the present invention.
  • FIG. 3 is a schematic cross-sectional view showing the presence or absence of a circuit recess (height difference between the surface of the base material and the surface of the embedded circuit) in the embedded circuit in comparison.
  • It is a flowchart showing the first half of the manufacturing method of a printed wiring board with a built-in capacitor using a current double-sided copper-clad laminate.
  • 3A is a flow chart showing the latter half of the process following FIG. 3A of the current method for manufacturing a capacitor built-in printed wiring board using a double-sided copper-clad laminate.
  • the present invention relates to a method for manufacturing a printed wiring board with built-in capacitors.
  • the capacitor-embedded printed wiring board has a dielectric layer with a thickness of 30 ⁇ m or less.
  • FIGS. 1A and 1B show a series of steps in a method for manufacturing a printed wiring board with built-in capacitors.
  • this manufacturing method includes (a) lamination of the carrier-attached copper foil 12 on the first resin base material 10, (b) formation of the circuit 20, (c) lamination of the copper-clad laminate 24, (d) Separation of first resin base material 10 and carrier 14, (e) Formation of embedded circuit board 30 by etching, (f) Lamination of embedded circuit board 30 on resin-coated copper foil 32, (g) Curing of resin Including each process.
  • the resin-coated copper foil 32 includes a resin layer 34 made of semi-cured resin and a copper layer 36.
  • the resin in a semi-cured state has a maximum logarithmic attenuation rate of 0.02 or more as measured in a temperature range of 30°C to 220°C using a rigid pendulum type physical property tester at a heating rate of 5°C/min.
  • the pre-formed embedded circuit board 30 is laminated on the resin-coated copper foil 32 containing a predetermined semi-cured resin and the resin is cured, thereby improving the adhesion between the circuit 20 and the dielectric layer 38.
  • the capacitor-embedded printed wiring board 40 with excellent performance can be manufactured using a highly productive method that allows easy control of the thickness of the dielectric layer 38 while reducing the risk of the resin layer 34 being destroyed.
  • the resin-coated copper foil 32 containing semi-cured resin is laminated, so the various types of materials described above that may apply stress to the resin layer 34, which is to become the dielectric layer 38, are applied. This process can be avoided, and as a result, the risk of the resin layer 34 being destroyed can be significantly reduced.
  • the manufacturing efficiency is doubled. Further, by setting the maximum value of the logarithmic attenuation rate of the semi-cured resin used for the resin-coated copper foil 32 to 0.02 or more, it becomes easier to ensure the adhesion between the embedded circuit 20 and the dielectric layer 38. Moreover, since the resin-coated copper foil 32 only needs to have a copper layer 36 on one side of the resin layer 34 (instead of a double-sided copper-clad laminate as shown in FIG.
  • the resin layer 34 and the copper layer 36 are There is also an advantage that the degree of freedom in design is improved, and by freely controlling the thickness of the resin layer 34, it becomes easier to control the thickness of the dielectric layer 38 (formed by curing the resin layer 34). Moreover, since the resin-coated copper foil 32 can be stored in a roll form and the storage space for the resin-coated copper foil 32 can be made more efficient, productivity is expected to improve.
  • FIGS. 1A and 1B show a series of steps in a method for manufacturing a printed wiring board with built-in capacitors. Hereinafter, each step from step (a) to step (g) will be explained with reference to these figures.
  • Step (a) Lamination of copper foil with carrier on first resin base material
  • copper foil with carrier 12 is laminated on at least one surface of first resin base material 10.
  • the carrier-attached copper foil 12 includes a carrier 14 , a release layer 16 , and a first copper layer 18 in this order, and the layers are stacked so that the carrier 14 is in contact with the first resin base material 10 .
  • This lamination is preferably carried out by vacuum pressing.
  • the first resin base material 10 is not particularly limited, and any known resin base material may be used.
  • the first resin base material 10 may be prepreg.
  • Prepreg is a general term for composite materials in which a base material such as a synthetic resin plate, glass plate, glass woven fabric, glass nonwoven fabric, or paper is impregnated with synthetic resin.
  • Preferred examples of the insulating resin impregnated into the prepreg include epoxy resin, cyanate resin, bismaleimide triazine resin (BT resin), polyphenylene ether resin, and phenol resin.
  • the thickness of the first resin base material 10 is preferably 10 ⁇ m or more and 1000 ⁇ m or less, more preferably 20 ⁇ m or more and 400 ⁇ m or less, and still more preferably 40 ⁇ m or more and 250 ⁇ m or less.
  • a known carrier-attached copper foil 12 may be used, and is not particularly limited, but typical aspects of each layer will be described below.
  • the carrier 14 is a support for supporting the cuprous layer 18 and improving its handling properties, and a typical carrier includes a metal layer.
  • a typical carrier includes a metal layer.
  • Examples of such carriers include aluminum foil, copper foil, stainless steel (SUS) foil, resin films whose surfaces are metal-coated with copper or the like, glass, and the like, with copper foil being preferred.
  • the copper foil may be either a rolled copper foil or an electrolytic copper foil, but preferably an electrolytic copper foil.
  • the thickness of the carrier is typically 250 ⁇ m or less, preferably 7 ⁇ m or more and 200 ⁇ m or less.
  • the peeling layer 16 is a layer that has the function of weakening the peeling strength of the carrier, ensuring the stability of this strength, and further suppressing mutual diffusion that may occur between the carrier and the copper foil during press molding at high temperatures.
  • the release layer is generally formed on one side of the carrier, it may be formed on both sides.
  • the release layer may be either an organic release layer or an inorganic release layer. Examples of organic components used in the organic release layer include nitrogen-containing organic compounds, sulfur-containing organic compounds, carboxylic acids, and the like. Examples of the nitrogen-containing organic compound include triazole compounds, imidazole compounds, etc. Among them, triazole compounds are preferred because they have easy releasability.
  • triazole compounds examples include 1,2,3-benzotriazole, carboxybenzotriazole, N',N'-bis(benzotriazolylmethyl)urea, 1H-1,2,4-triazole, 3-amino- Examples include 1H-1,2,4-triazole.
  • sulfur-containing organic compounds examples include mercaptobenzothiazole, thiocyanuric acid, 2-benzimidazolethiol, and the like.
  • carboxylic acids include monocarboxylic acids, dicarboxylic acids, and the like.
  • examples of inorganic components used in the inorganic release layer include Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn, and a chromate-treated film.
  • the release layer may be formed by, for example, bringing a release layer component-containing solution into contact with at least one surface of the carrier to fix the release layer component on the surface of the carrier.
  • this contact may be carried out by immersion in the release layer component-containing solution, spraying the release layer component-containing solution, flowing down the release layer component-containing solution, or the like.
  • a method of forming a film with the release layer component by a vapor phase method such as vapor deposition or sputtering.
  • the release layer component may be fixed to the carrier surface by adsorption or drying of a solution containing the release layer component, or by electrodeposition of the release layer component in the solution containing the release layer component.
  • the thickness of the release layer is typically 1 nm or more and 1 ⁇ m or less, preferably 5 nm or more and 500 nm or less.
  • auxiliary metal layers may be provided between the release layer 16 and the carrier 14 and/or the first copper layer 18.
  • other functional layers include auxiliary metal layers.
  • the auxiliary metal layer consists of nickel and/or cobalt.
  • the thickness of the auxiliary metal layer is preferably 0.001 ⁇ m or more and 3 ⁇ m or less.
  • the first copper layer 18 is preferably a roughened copper foil.
  • the roughened copper foil has a roughened surface on at least one side. That is, the roughened copper foil may have a roughened surface on both sides, or may have a roughened surface only on one side. It is preferable that the roughened surface includes a plurality of roughened particles, and each of the plurality of roughened particles is made of a copper particle.
  • the copper particles may be made of metallic copper or may be made of a copper alloy.
  • the roughening treated copper foil preferably further includes a rust prevention treatment layer and/or a silane coupling agent layer on the roughening treatment surface, more preferably both a rust prevention treatment layer and a silane coupling agent layer. The rust prevention layer and the silane coupling agent layer may be formed not only on the roughened surface side of the roughened copper foil but also on the side where the roughened surface is not formed.
  • the thickness of the first copper layer 18 is not particularly limited, but is preferably 0.1 ⁇ m or more and 35 ⁇ m or less, more preferably 0.5 ⁇ m or more and 5.0 ⁇ m or less, and even more preferably 1.0 ⁇ m or more and 3.0 ⁇ m or less.
  • a circuit 20 is formed on the first copper layer 18 of the carrier-attached copper foil 12, thereby forming the circuit 20 on at least one surface (preferably both surfaces).
  • a laminate 22 is obtained (step (b)).
  • the circuit 20 may be formed by performing steps such as photoresist processing, patterned copper plating, and photoresist removal on the side of the carrier-attached copper foil 12 on which the first copper layer 18 is present. For example, a subtractive method, an MSAP (modified semi-additive process) method, a SAP (semi-additive) method, a full additive method, etc. can be used.
  • the copper-clad laminate 24 including the layer 28 is laminated so that the circuit 20 is embedded in the second resin base material 26 (step (c)).
  • the copper-clad laminate 24 is not particularly limited, and any known one may be used.
  • the second resin base material 26 may be prepreg. Prepreg is a general term for composite materials in which a base material such as a synthetic resin plate, glass plate, glass woven fabric, glass nonwoven fabric, or paper is impregnated with synthetic resin.
  • Preferred examples of the insulating resin impregnated into the prepreg include epoxy resin, cyanate resin, bismaleimide triazine resin (BT resin), polyphenylene ether resin, and phenol resin.
  • the thickness of the second resin base material 26 is preferably 10 ⁇ m or more and 1000 ⁇ m or less, more preferably 20 ⁇ m or more and 400 ⁇ m or less, and still more preferably 40 ⁇ m or more and 250 ⁇ m or less.
  • the thickness of the cupric layer 28 is preferably 0.1 ⁇ m or more and 100 ⁇ m or less, more preferably 0.5 ⁇ m or more and 70 ⁇ m or less, and still more preferably 2 ⁇ m or more and 35 ⁇ m or less.
  • step (d) Separation of the first resin base material and carrier As shown in FIGS. (step (d)). That is, the first resin base material 10 is separated and removed together with the carrier 14 as a dummy core. At this time, the peeling layer 16 is also generally removed along with the carrier 14, and the first copper layer 18 is generally exposed to be etched in the remaining laminate. Although traces of the peeling layer 16 may remain on the cuprous layer 18, the amount is small and will not interfere with the subsequent etching process.
  • step (e) Formation of embedded circuit board by etching
  • the first copper layer 18 is removed by etching to expose the circuit 20 embedded in the second resin base material 26 to the surface, Thereby, an embedded circuit board 30 is obtained (step (e)).
  • the etching removal of the first copper layer 18 is performed so that the circuit 20 is dented (second resin).
  • the surface of the second resin base material 26 and the surface of the circuit 20 embedded in the second resin base material 26 can be arranged so as not to form a height difference between the surface of the base material 26 and the surface of the circuit 20 embedded in the second resin base material 26.
  • the height is as same as possible (ideally, the surface of the second resin base material 26 and the surface of the embedded circuit 20 form one continuous surface as shown in the upper part of FIG. 2). ideal.
  • a recess 21 may be formed in the circuit 20 portion as shown in the lower part of FIG.
  • the maximum height difference between the surface of the second resin base material 26 and the surface of the circuit embedded in the second resin base material 26 is preferably 0.5 ⁇ m or less, and more preferably Preferably it is 0.3 ⁇ m or less, more preferably 0.1 ⁇ m or less, particularly preferably 0.05 ⁇ m or less.
  • the semi-cured resin used in the present invention can flow to some extent and fill the depressions 21, so even if the depressions 21 exist, the circuit 20 and the dielectric layer 38 (that is, the cured resin This enables close contact with layer 34).
  • the resin-coated copper foil 32 includes a resin layer 34 made of a semi-cured resin and a copper layer 36, and is laminated so that the circuit 20 is in contact with the resin layer 34.
  • the resin in the semi-cured state has a maximum logarithmic decay rate measured in the temperature range from 30°C to 220°C at a heating rate of 5°C/min using a rigid pendulum type physical property tester in accordance with ISO12013-1 or ISO12013-2.
  • the value is 0.02 or more, preferably 0.05 or more and 2.0 or less, more preferably 0.1 or more and 2.0 or less, and even more preferably 0.3 or more and 2.0 or less. This makes it easier to ensure adhesion between the embedded circuit 20 and the dielectric layer 38. That is, as described above, since it is not easy to control the etching in step (e), depressions 21 may occur in the circuit 20 portion. However, the semi-cured resin having the above-mentioned logarithmic attenuation rate can flow to some extent and fill the depression 21.
  • the thickness of the copper layer 36 is not particularly limited and may be determined as appropriate depending on the specific use of the resin-coated copper foil, but is preferably 0.1 ⁇ m or more and 100 ⁇ m or less, more preferably 0.5 ⁇ m or more and 70 ⁇ m or less. It is more preferably 2 ⁇ m or more and 70 ⁇ m or less, particularly preferably 10 ⁇ m or more and 70 ⁇ m or less, and most preferably 10 ⁇ m or more and 35 ⁇ m or less. If the thickness is within these ranges, methods such as the MSAP (modified semi-additive) method, SAP (semi-additive) method, and subtractive method, which are common pattern forming methods for forming wiring on printed wiring boards, will not work. Adoptable.
  • the resin-coated copper foil 32 used in the present invention is a copper foil surface of a carrier-coated copper foil that is provided with a release layer and a carrier to improve handling properties.
  • the resin layer 34 may be formed on the surface.
  • the surface of the copper layer 36 on the side that is in contact with the resin layer 34 preferably has low roughness from the viewpoint of facilitating thickness control of the resin layer 34. From this point of view, when the surface roughness of the side of the copper layer 36 in contact with the resin layer 34 is expressed as the ten-point average roughness Rzjis measured in accordance with JIS B0601-2001, Rzjis should be 2.0 ⁇ m or less. is preferable, more preferably 1.5 ⁇ m or less, still more preferably 1.0 ⁇ m or less, particularly preferably 0.5 ⁇ m or less. This makes it easy to form a thin and uniform resin composition layer.
  • the lower limit of the ten-point average roughness Rzjis of the opposing surface of the resin composition layer in the metal foil is not particularly limited, but from the viewpoint of improving adhesion with the resin composition layer, Rzjis is preferably 0.005 ⁇ m or more, more preferably It is 0.01 ⁇ m or more, more preferably 0.05 ⁇ m or more.
  • the maximum height Sz of the surface of the copper layer 36 on the side in contact with the resin layer 34 is preferably 6.8 ⁇ m or less, more preferably 0.15 ⁇ m or more and 6.8 ⁇ m or less, still more preferably 0.25 ⁇ m or more.5. It is 0 ⁇ m or less, particularly preferably 0.3 ⁇ m or more and 3.0 ⁇ m or less. Within this range, high capacitor capacity and high withstand voltage can be exhibited while ensuring sufficient adhesion with the resin layer 34. Note that in this specification, the "maximum height Sz" is a parameter representing the distance from the highest point to the lowest point on the surface, measured in accordance with ISO25178.
  • the kurtosis Sku on the surface of the copper layer 36 in contact with the resin layer 34 is preferably 2.0 or more and 4.0 or less, more preferably 2.2 or more and 3.8 or less, and even more preferably 2.4 or more and 3.0 or less. 5 or less. Within this range, variations in capacitance of the capacitor can be reduced.
  • the maximum peak height Sp on the surface of the copper layer 36 on the side in contact with the resin layer 34 is preferably 3.3 ⁇ m or less, more preferably 0.06 ⁇ m or more and 3.1 ⁇ m or less, still more preferably 0.06 ⁇ m or more. It is 0 ⁇ m or less, particularly preferably 0.07 ⁇ m or more and 2.9 ⁇ m or less. Within this range, high capacitor capacity and high withstand voltage can be exhibited while ensuring sufficient adhesion with the resin layer 34.
  • the "maximum peak height Sp" is a three-dimensional parameter representing the maximum value of the height from the average plane of the surface, measured in accordance with ISO25178.
  • the root mean square gradient Sdq of the surface of the copper layer 36 on the side in contact with the resin layer 34 is preferably 0.01 or more and 2.3 or less, more preferably 0.02 or more and 2.0 or less, and even more preferably 0.04 or more. It is 1.8 or less. Within this range, transmission loss can be desirably reduced while ensuring sufficient adhesion with the resin layer 34. Can exhibit high capacitor capacity and high withstand voltage.
  • the "root mean square slope Sdq" is a parameter calculated based on the root mean square of the slope at all points in the defined area, which is measured in accordance with ISO25178.
  • the Sdq of a completely flat surface is 0, and the Sdq increases if the surface is sloped.
  • Sdq of a plane consisting of a 45 degree tilt component is 1.
  • the maximum height Sz, kurtosis Sku, maximum peak height Sp, and root mean square gradient Sdq described above can be determined by measuring the surface profile of a predetermined measurement area (for example, a 10000 ⁇ m 2 area) on the surface of the copper foil using a commercially available laser microscope. It can be calculated.
  • the thickness of the resin layer 34 may be determined so as to achieve the thickness of the dielectric layer 38 described later. Therefore, the preferred range for the thickness of the dielectric layer 38 described below applies directly to the resin layer 34.
  • the semi-cured resin constituting the resin layer 34 preferably contains a thermoplastic component and/or a thermosetting resin component.
  • a thermoplastic component preferably contains a thermoplastic component and/or a thermosetting resin component.
  • epoxy resin polyethylene terephthalate resin, polyethylene naphthalate resin, polyvinyl carbazole resin, polyphenylene sulfide resin, polyamide resin, aromatic polyamide resin, polyamideimide resin, polyimide resin, polyether sulfone resin, polyether nitrile resin.
  • polyetheretherketone resin polytetrafluoroethylene resin, urethane resin, isocyanate resin, active ester resin, phenol resin, and diamine compound, and more preferably epoxy resin.
  • polyimide resin aromatic polyamide resin, active ester resin, phenol resin, and diamine compound.
  • the semi-cured resin constituting the resin layer 34 may further contain a dielectric filler.
  • the dielectric filler is preferably a composite metal oxide containing at least two selected from the group consisting of Ba, Ti, Sr, Pb, Zr, La, Ta, Ca, and Bi. This composite metal oxide more preferably contains at least two selected from the group consisting of Ba, Ti, and Sr.
  • the composite metal oxide includes at least one selected from the group consisting of BaTiO 3 , SrTiO 3 , BaTi 4 O 9 , Pb(Zr,Ti)O 3 , PbLaTiO 3 , PbLaZrO, and SrBi 2 Ta 2 O 9 , and more preferably at least one selected from the group consisting of BaTiO 3 and SrTiO 3 .
  • Pb(Zr,Ti)O 3 means Pb(Zr x Ti 1-x )O 3 (in the formula, 0 ⁇ x ⁇ 1, typically 0 ⁇ x ⁇ 1). It is preferable to use a dielectric filler that is a composite metal oxide.
  • the dielectric filler When using a dielectric filler, the dielectric filler is preferably included in an amount of 0 parts by weight or more and 90 parts by weight or less, more preferably 15 parts by weight or more, based on 100 parts by weight of the solid content of the resin composition. It is contained in an amount of 85 parts by weight or less, more preferably 25 parts by weight or more and 80 parts by weight or less.
  • the "solid content of the resin composition" referred to here refers to the components (resin components) that constitute the solid content in the resin composition after curing. , dielectric filler, etc.).
  • the particle size of the dielectric filler which is a composite metal oxide, is not particularly limited, but from the viewpoint of maintaining the adhesion between the adhesive layer and the copper foil, the average particle size D50 measured by laser diffraction scattering particle size distribution measurement is The thickness is preferably 0.001 ⁇ m or more and 2.0 ⁇ m or less, more preferably 0.01 ⁇ m or more and 1.8 ⁇ m or less, and even more preferably 0.03 ⁇ m or more and 1.6 ⁇ m or less.
  • the resin composition may further contain a filler dispersant.
  • a filler dispersant By further including a filler dispersant, the dispersibility of the dielectric filler can be improved when the resin varnish and the dielectric filler are kneaded.
  • the filler dispersant is not particularly limited, and any known filler dispersant can be used as appropriate.
  • preferable filler dispersants include ionic dispersants such as phosphonic acid type, cationic type, carboxylic acid type, and anionic type dispersants, as well as nonionic dispersants such as ether type, ester type, and sorbitan SL type. , diester type, monoglyceride type, ethylene oxide addition type, ethylenediamine base type, phenol type dispersant, and the like.
  • Other coupling agents include silane coupling agents, titanate coupling agents, and aluminate coupling agents.
  • a curing accelerator may be added to the resin composition in order to accelerate curing of the resin component.
  • Preferred examples of the curing accelerator include imidazole curing accelerators and amine curing accelerators.
  • the content of the curing accelerator is 0.01 parts by weight or more based on 100 parts by weight of non-volatile components in the resin composition, from the viewpoint of storage stability of the resin components contained in the resin composition and efficiency of curing. It is preferably 0 parts by weight or less, more preferably 0.1 parts by weight or more and 2.0 parts by weight or less.
  • the semi-cured resin is cured to form a dielectric layer 38, thereby obtaining a built-in capacitor circuit. In this way, a capacitor built-in printed wiring board 40 is obtained.
  • the resin is preferably cured by hot pressing the laminate of the resin-coated copper foil 32 and the embedded circuit board 30.
  • the temperature of the hot press may be set appropriately depending on the characteristics of the resin, but is preferably 120°C or more and 240°C or less, more preferably 140°C or more and 220°C or less, preferably 30 minutes or more and 180 minutes or less, More preferably, pressing may be performed for 60 minutes or more and 120 minutes or less.
  • pressing is performed by a vacuum press.
  • the resin-coated copper foil 32 containing semi-cured resin is laminated, so that the resin layer 34 that is to become the dielectric layer 38 is laminated. It is possible to avoid the various processes described above that may cause stress, and as a result, the risk of the resin layer 34 being destroyed can be significantly reduced.
  • the thickness of the dielectric layer 38 is 30 ⁇ m or less, preferably 16 ⁇ m or less, more preferably 12 ⁇ m or less, still more preferably 10 ⁇ m or less, particularly preferably 5 ⁇ m or less, from the viewpoint of realizing high capacitance of the capacitor.
  • the lower limit of the thickness of the dielectric layer 38 is not particularly limited as long as the circuit 20 and the copper layer 36 facing each other via the dielectric layer 38 are not short-circuited, but is preferably 0.1 ⁇ m or more, more preferably is 0.5 ⁇ m or more.
  • the thickness variation of the dielectric layer 38 is preferably ⁇ 15% or less, more preferably ⁇ 10% or less, and still more preferably ⁇ 8% or less. Since there is little variation in the thickness of the dielectric layer 38 in this way, variations in capacitance of the capacitor are less likely to occur. Variations in the thickness of the dielectric layer 38 can be determined by observing under magnification (for example, magnifying 500 times or more) the cross section in the thickness direction of the center of the dielectric layer 38 and its ends (for example, the four corners if the dielectric layer 38 is rectangular).
  • the dielectric layer 38 preferably has a dielectric constant of 2.5 or more, more preferably 10 or more, and still more preferably 20 or more. With such a high dielectric constant, the capacitance can be easily increased while making the dielectric layer 38 thin.
  • the upper limit of the dielectric constant of the dielectric layer 38 is not particularly limited as it is desirable to have a high value, but from the viewpoint of adhesion with the metal foil and strength of the dielectric layer, it is preferably 300 or less, more preferably 200 or less, and Preferably it is 100 or less.
  • the relative permittivity refers to a value measured by the split post dielectric resonance method (frequency used: 1 GHz).
  • the adhesion strength between the dielectric layer 38 and the circuit 20 can be indirectly evaluated by measuring the adhesion strength between the copper layer 36 and the dielectric layer 38.
  • the adhesion strength between the dielectric layer 38 and the circuit 20 and the adhesion strength between the copper layer 36 and the dielectric layer 38 are preferably 0.3 kN/m or more, more preferably 0.4 kN/m or more, and still more preferably 0.3 kN/m or more. It is 5kN/m or more.
  • a multilayer printed wiring board can be manufactured by laminating a plurality of built-in capacitor circuits manufactured by the method of the present invention. That is, according to a preferred embodiment of the present invention, there is provided a method for manufacturing a multilayer printed wiring board, which includes the step of laminating a plurality of built-in capacitor circuits manufactured by the method of the present invention.
  • MSAP Modified Semi-Additive Process
  • the first resin base material and carrier were separated and removed from the first copper layer via the release layer.
  • the cuprous layer remaining on the surface of the laminate was removed by etching, and the circuit embedded in the second resin base material was exposed on the surface.
  • the etching was completed when the circuit embedded in the second resin base material was exposed to the surface, so that there would be no difference in height between the surface of the second resin base material and the surface of the embedded circuit. In this way, an embedded circuit board was obtained.
  • the surface of the copper layer in contact with the resin layer was measured in accordance with ISO25178 by surface roughness analysis using a laser microscope (OLS5000, manufactured by Olympus Corporation). Specifically, the surface profile of an area of 16,384 ⁇ m 2 on the surface of the copper layer in contact with the resin layer was measured using a 100x lens with a numerical aperture (NA) of 0.95 using the laser microscope described above. After noise removal and first-order linear surface inclination correction were performed on the obtained surface profile, the maximum height Sz, kurtosis Sku, maximum peak height Sp, and root mean square gradient Sdq were measured by surface texture analysis. In both cases, the cutoff wavelength by the S filter was set to 0.55 ⁇ m, and the cutoff wavelength by the L filter was set to 10 ⁇ m.
  • the circuit adhesion strength was measured as follows. After etching the resin-coated copper foil side of the resulting built-in capacitor circuit board to create a 3 mm wide linear circuit, the circuit was peeled off using an autograph at a peeling speed of 50 mm/min. The strength was measured at room temperature (for example, 25°C). This measurement was conducted in accordance with IPC-TM-650 2.4.8. This indirectly evaluated the adhesion between the embedded circuit and the resin-coated copper foil.
  • the adhesion between the embedded circuit and the resin-coated copper foil was graded according to the following criteria.
  • - Evaluation A There is no defect in the adhesion surface between the embedded circuit and the resin-coated copper foil, and the circuit adhesion strength is 0.4 kgf/cm or more.
  • - Evaluation B There is no defect in the adhesion surface between the embedded circuit and the resin-coated copper foil, but the circuit adhesion strength is less than 0.4 kgf/cm.
  • - Evaluation C There is a defect in the contact surface between the embedded circuit and the resin-coated copper foil.
  • the obtained built-in capacitor circuit board was cut out into a size of about 8 mm in width and 5 mm in length, and then the built-in capacitor circuit was cut out using a microtome (Leica Biosystems, RM2265, fully automatic universal rotary microtome). The board was cut out in the thickness direction to expose the cross section of the embedded circuit. The cross section was observed with an optical microscope (Leica Microsystems, Leica DM LM), and the thickness of the dielectric layer was measured at 10 points.
  • the maximum value, minimum value, and average value of the thickness of the dielectric layer at the 10 points measured were determined and calculated using the following formulas (1) and (2): [100 ⁇ (maximum value - average value)/average value] (1) [100 ⁇ (average value - minimum value)/average value] (2) Among the numerical values (unit: %) calculated in , the larger numerical value was adopted as the value of thickness variation.
  • Example 2 A built-in capacitor circuit board and evaluation were conducted in the same manner as in Example 1, except that instead of resin varnish A, a resin composition in which a dielectric filler was dispersed in resin varnish B prepared as follows was used. .
  • the cyclopentanone solvent, dielectric filler, and dispersant were each weighed.
  • the weighed solvent, dielectric filler, and dispersant were made into a slurry using a disperser.
  • resin varnish B was weighed so that the final blending ratio of the dielectric filler to 100 parts by weight of the solid content of the final resin composition was 79 parts by weight, and the resin varnish B was weighed using a dispersion machine. It was kneaded together with a dielectric filler-containing slurry. After confirming that the dielectric filler was not aggregated after kneading, the resin varnish B in which the dielectric filler was dispersed was collected.
  • Example 3 A built-in capacitor circuit board and evaluation were conducted in the same manner as in Example 2, except that resin varnish B was applied to the copper foil and then dried at 130°C.
  • Example 4 A built-in capacitor circuit board and evaluation were performed in the same manner as in Example 2, except that resin varnish B was applied to the copper foil and then dried at 180°C.
  • Example 5 (comparison) A built-in capacitor circuit board and evaluation were performed in the same manner as in Example 2, except that resin varnish B was applied to the copper foil and then dried at 200°C.
  • Example 6 The etching removal of the cuprous layer not only exposes the circuit embedded in the second resin base material to the surface, but also removes the maximum height difference between the surface of the second resin base material and the surface of the embedded circuit.
  • a built-in capacitor circuit board and evaluation were carried out in the same manner as in Example 1 except that over-etching was carried out to a thickness of approximately 0.2 ⁇ m.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

回路と誘電体層の密着性に優れたキャパシタ内蔵型プリント配線板を、樹脂層が破壊されるリスクを低減しながら、誘電体層の厚さ制御が容易で且つ生産性の高い手法で製造する方法が提供される。このキャパシタ内蔵型プリント配線板の製造方法は、第一樹脂基材の少なくとも一方の面に、キャリア、剥離層及び第一銅層を備えたキャリア付き銅箔を、キャリアが第一樹脂基材と接するように積層し、第一銅層上に回路形成を行い、得られた積層体の回路に対して、第二樹脂基材及び第二銅層を含む銅張積層板を、第二樹脂基材に回路が埋め込まれるように積層し、第一樹脂基材及びキャリアを第一銅層から分離し、第一銅層をエッチング除去して埋め込み回路基板を得、対数減衰率の最大値が０．０２以上の半硬化状態の樹脂で構成される樹脂層と銅層とを含む樹脂付き銅箔に埋め込み回路基板を積層し、半硬化状態の樹脂を硬化させて厚さ３０μｍ以下の誘電体層を形成することを含む。

Description

キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法
　本発明は、キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法に関するものである。
　プリント配線板は携帯用電子機器等の電子通信機器に広く用いられている。特に、近年の携帯用電子通信機器等の軽薄短小化及び高機能化に伴い、プリント配線板におけるノイズの低減等が課題となっている。ノイズ低減を可能にするにはキャパシタが重要となるが、高性能化を実現するために、キャパシタにはプリント配線板の内層に組み込まれる程の小型化及び薄型化が望まれる。
　内蔵キャパシタ回路を備える多層プリント配線板を製造するための種々の方法が提案されている。例えば、特許文献１（ＷＯ２００６／０１６５８６）には、コア材のベース電極を有する面に誘電層及び第１導電性金属層を設け、第１導電性金属層を上部電極に加工して露出した誘電層を除去し、上部電極間ギャップを埋設して上部電極の上に絶縁層及び第２導電性金属層を設け、第２導電性金属層を外層回路に加工することを含む、多層プリント配線板の製造方法が開示されている。また、特許文献２（ＷＯ２０１７／０８６４１８）には、第１キャリア／剥離層／第１金属箔／誘電体層／第２金属箔／剥離層／第２キャリアの構成を有する１対の金属張積層板を用意し、樹脂基材の各面に金属張積層板を第１キャリア側で積層し、得られた積層体から第２キャリアを剥離し、露出した第２金属箔に対してエッチングを行って導体パターンを形成し、導体パターン上に絶縁層を積層するとともに絶縁層上に金属層を積層し、積層体を第１キャリアと第１金属箔との間で剥離することを含む、厚さ３０μｍ以下である誘電体層を有するプリント配線板の製造方法が開示されている。
　また、キャパシタ内蔵型プリント配線板の製造用の両面銅張積層板も提案されている。例えば、特許文献３（ＷＯ２０２１／２５１２８８）には、樹脂フィルムの両面に、それぞれ接着層及び銅箔を順に備えた両面銅張積層板が開示されており、樹脂フィルムは２５℃で硬化状態であり、銅箔はいずれも接着層に接する側の面のＩＳＯ２５１７８に準拠して測定される最大山高さＳｐが０．０５μｍ以上３．３μｍ以下であることが記載されている。
ＷＯ２００６／０１６５８６ ＷＯ２０１７／０８６４１８ ＷＯ２０２１／２５１２８８
　両面銅張積層板を用いたキャパシタ内蔵型プリント配線板は、例えば、図３Ａ及び３Ｂに示されるような手順で行われているのが現状である。具体的には、樹脂層１１２の両面に銅層１１４を備えた両面銅張積層板１１０を用意する（図３Ａ（ｉ））。両面銅張積層板１１０の一方の面に支持体１１６を貼り付ける（図３Ａ（ｉｉ））。両面銅張積層板１１０の支持体１１６と反対側の銅層１１４をパターン加工して回路１１８を形成する（図３Ａ（ｉｉｉ））。回路１１８が形成された積層板から支持体１１６を取り外す（図３Ｂ（ｉｖ））。支持体１１６が取り外された回路形成積層板の回路１１８が存在する面に樹脂基材１２２及び銅層１２４を含む銅張積層板１２０を高温（例えば２３０℃）でプレスする（図３Ｂ（ｖ））。こうして樹脂層１１２を誘電体層として備えた内蔵キャパシタ回路が得られる。
　ところで、前述のとおり、高性能化を実現するために、キャパシタにはプリント配線板の内層に組み込まれる程の小型化及び薄型化が望まれる。かかる観点から、厚さが薄い両面銅張積層板（例えば樹脂層の厚さが３０μｍ以下、２０μｍ以下、あるいは１０μｍ以下）が用いられている。しかしながら、そのような薄い銅張積層板を上記現状の工法に用いた場合、基板の折れによって樹脂層が破壊されるリスクがある。例えば、図３Ａ（ｉｉｉ）において回路１１８を形成する際、回路エッチング後に何らかの応力がかかると、回路１１８の端部近傍にクラックが発生しうる。また、図３Ｂ（ｉｖ）における支持体１１６の取り外しの際に大きな力が加わると、回路１１８の端部近傍にクラックが発生しうる。さらに、図３Ｂ（ｖ）における銅張積層板１２０のプレスの際、熱膨張や熱収縮の影響に起因して応力が発生し、回路１１８の端部近傍にクラックが発生しうる。これは、銅張積層板１２０における樹脂基材１２２の熱膨張係数（ＣＴＥ）が低いのに対し、キャパシタ用の樹脂層１１２の熱膨張係数（ＣＴＥ）が高い傾向があるため、熱膨張や熱収縮による影響を大きく受けるためである。
　本発明者らは、今般、予め形成した埋め込み回路基板を、所定の半硬化状態の樹脂を含む樹脂付き銅箔に積層して樹脂を硬化させることで、回路と誘電体層の密着性に優れたキャパシタ内蔵型プリント配線板を、樹脂層が破壊されるリスクを低減しながら、誘電体層の厚さ制御が容易で且つ生産性の高い手法で製造できるとの知見を得た。
　したがって、本発明の目的は、回路と誘電体層の密着性に優れたキャパシタ内蔵型プリント配線板を、樹脂層が破壊されるリスクを低減しながら、誘電体層の厚さ制御が容易で且つ生産性の高い手法で製造することにある。
　本発明によれば、以下の態様が提供される。
［態様１］
　厚さ３０μｍ以下の誘電体層を有するキャパシタ内蔵型プリント配線板の製造方法であって、
（ａ）第一樹脂基材の少なくとも一方の面に、キャリア、剥離層及び第一銅層を順に備えたキャリア付き銅箔を、前記キャリアが前記第一樹脂基材と接するように積層する工程と、
（ｂ）前記キャリア付き銅箔の前記第一銅層上に回路形成を行い、それにより少なくとも一方の面に回路を備えた積層体を得る工程と、
（ｃ）前記積層体の少なくとも一方の面の回路に対して、第二樹脂基材及び第二銅層を含む銅張積層板を、前記第二樹脂基材に前記回路が埋め込まれるように積層する工程と、
（ｄ）前記剥離層を介して、前記第一樹脂基材及び前記キャリアを、前記第一銅層から分離する工程と、
（ｅ）前記第一銅層をエッチング除去して、前記第二樹脂基材に埋め込まれた前記回路を表面に露出させ、それにより埋め込み回路基板を得る工程と、
（ｆ）半硬化状態の樹脂で構成される樹脂層と銅層とを含む樹脂付き銅箔に、前記埋め込み回路基板を、前記回路が前記樹脂層と接するように積層する工程であって、前記半硬化状態の樹脂は、剛体振り子型物性試験器でＩＳＯ１２０１３－１又はＩＳＯ１２０１３－２に準拠して昇温速度５℃／分で３０℃から２２０℃の温度域において測定される対数減衰率の最大値が０．０２以上である工程と、
（ｇ）前記半硬化状態の樹脂を硬化させて厚さ３０μｍ以下の誘電体層を形成し、それにより内蔵キャパシタ回路を得る工程と、
を含む、キャパシタ内蔵型プリント配線板の製造方法。
［態様２］
　前記対数減衰率の最大値が０．２以上２．０以下である、態様１に記載のキャパシタ内蔵型プリント配線板の製造方法。
［態様３］
　前記工程（ｅ）において得られた前記埋め込み回路基板において、前記第二樹脂基材の表面と前記第二樹脂基材に埋め込まれた前記回路の表面との高低差の最大値が０．５μｍ以下である、態様１又は２に記載のキャパシタ内蔵型プリント配線板の製造方法。
［態様４］
　前記誘電体層の厚さばらつきが±１５％以下である、態様１～３のいずれか一つに記載のキャパシタ内蔵型プリント配線板の製造方法。
［態様５］
　態様１～４のいずれか一つに記載の方法で製造された内蔵キャパシタ回路を複数積層する工程を含む、多層プリント配線板の製造方法。
本発明によるキャパシタ内蔵型プリント配線板の製造方法の前半の工程を示す流れ図である。 本発明によるキャパシタ内蔵型プリント配線板の製造方法の図１Ａに続く後半の工程を示す流れ図である。 埋め込み回路における回路の凹み（基材の表面と埋め込み回路の表面との高低差）の有無を対比して示す模式断面図である。 現行の両面銅張積層板を用いたキャパシタ内蔵型プリント配線板の製造方法の前半の工程を示す流れ図である。 現行の両面銅張積層板を用いたキャパシタ内蔵型プリント配線板の製造方法の図３Ａに続く後半の工程を示す流れ図である。
　本発明は、キャパシタ内蔵型プリント配線板の製造方法に関する。キャパシタ内蔵型プリント配線板は、厚さ３０μｍ以下の誘電体層を有する。図１Ａ及び１Ｂにキャパシタ内蔵型プリント配線板の製造方法の一連の工程を示す。この製造方法は、後に詳述するように、（ａ）第一樹脂基材１０へのキャリア付き銅箔１２の積層、（ｂ）回路２０の形成、（ｃ）銅張積層板２４の積層、（ｄ）第一樹脂基材１０及びキャリア１４の分離、（ｅ）エッチングによる埋め込み回路基板３０の形成、（ｆ）樹脂付き銅箔３２への埋め込み回路基板３０の積層、（ｇ）樹脂の硬化の各工程を含む。特に、樹脂付き銅箔３２は、半硬化状態の樹脂で構成される樹脂層３４と銅層３６とを含む。半硬化状態の樹脂は、剛体振り子型物性試験器で昇温速度５℃／分で３０℃から２２０℃の温度域において測定される対数減衰率の最大値が０．０２以上である。この方法によれば、予め形成した埋め込み回路基板３０を、所定の半硬化状態の樹脂を含む樹脂付き銅箔３２に積層して樹脂を硬化させることで、回路２０と誘電体層３８の密着性に優れたキャパシタ内蔵型プリント配線板４０を、樹脂層３４が破壊されるリスクを低減しながら、誘電体層３８の厚さ制御が容易で且つ生産性の高い手法で製造することができる。
　前述したとおり、現状の工法においては、基板の折れによって樹脂層が破壊されるリスクがある。例えば、図３Ａ（ｉｉｉ）において回路１１８を形成する際、回路エッチング後に何らかの応力がかかると、回路１１８の端部近傍にクラックが発生しうる。また、図３Ｂ（ｉｖ）における支持体１１６の取り外しの際に大きな力が加わると、回路１１８の端部近傍にクラックが発生しうる。さらに、図３Ｂ（ｖ）における銅張積層板１２０のプレスの際、熱膨張や熱収縮の影響に起因して応力が発生し、回路１１８の端部近傍にクラックが発生しうる。これは、銅張積層板１２０における樹脂基材１２２の熱膨張係数（ＣＴＥ）が低いのに対し、キャパシタ用の樹脂層１１２の熱膨張係数（ＣＴＥ）が高い傾向があるため、熱膨張や熱収縮による影響を大きく受けるためである。これらの問題が、本発明の方法によれば解消される。すなわち、現状の工法では、図３Ａ及び３Ｂに示されるように、樹脂層１１２の両面に銅層１１４を備えた両面銅張積層板１１０を最初に用意し、支持体１１６の貼り付け、回路１１８の形成、支持体１１６の取り外し、及び銅張積層板１２０のプレスの各工程に順次付されるためそれだけ誘電体層となるべき樹脂層１１２に応力が加わる機会が多いが、本発明の方法では、埋め込み回路基板３０の形成後の最終工程で、半硬化状態の樹脂を含む樹脂付き銅箔３２を積層するため、誘電体層３８となるべき樹脂層３４に応力を与えうる上述したような各種工程を避けることができ、結果として、樹脂層３４が破壊されるリスクを大幅に低減できる。また、第一樹脂基材１０の両面にキャリア付き銅箔１２を積層して回路形成以降の工程を施すと得られる内蔵キャパシタ回路基板は２枚となるため、製造効率は２倍となる。さらに、樹脂付き銅箔３２に用いられる半硬化状態の樹脂の対数減衰率の最大値が０．０２以上とすることで、埋め込み回路２０と誘電体層３８の密着性を確保しやすくなる。しかも、樹脂付き銅箔３２は（図３Ａに示されるような両面銅張積層板ではなく）樹脂層３４の片面にのみ銅層３６を設けた構成で足りるため、樹脂層３４及び銅層３６の設計自由度が向上し、樹脂層３４の厚さを自在に制御することで（樹脂層３４の硬化によって形成される）誘電体層３８の厚さ制御が容易になるという利点もある。その上、樹脂付き銅箔３２はロール状で保管することが可能であり、樹脂付き銅箔３２の保管スペースを効率化できるため、生産性の向上が期待される。
　図１Ａ及び１Ｂに、キャパシタ内蔵型プリント配線板の製造方法の一連の工程を示す。以下、これらの図を参照しながら、工程（ａ）から（ｇ）までの各工程について説明する。
（ａ）第一樹脂基材へのキャリア付き銅箔の積層
　図１Ａ（ｉ）及び（ｉｉ）に示されるように、第一樹脂基材１０の少なくとも一方の面にキャリア付き銅箔１２を積層する（工程（ａ））。キャリア付き銅箔１２は、キャリア１４、剥離層１６及び第一銅層１８を順に備えており、キャリア１４が第一樹脂基材１０と接するように積層が行われる。この積層は真空プレスにより行われるのが好ましい。このとき、第一樹脂基材１０の両面にキャリア付き銅箔１２を積層するのが好ましい。これにより、製造効率が２倍となるため生産性が更に向上する。
　第一樹脂基材１０は公知の樹脂基材を使用すればよく特に限定されない。第一樹脂基材１０は、プリプレグでありうる。プリプレグは、合成樹脂板、ガラス板、ガラス織布、ガラス不織布、紙等の基材に合成樹脂を含浸させた複合材料の総称である。プリプレグに含浸される絶縁性樹脂の好ましい例としては、エポキシ樹脂、シアネート樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、ポリフェニレンエーテル樹脂、フェノール樹脂等が挙げられる。第一樹脂基材１０の厚さは、好ましくは１０μｍ以上１０００μｍ以下、より好ましくは２０μｍ以上４００μｍ以下、さらに好ましくは４０μｍ以上２５０μｍ以下である。
　キャリア付き銅箔１２としては公知のものを使用すればよく、特に限定されないが、各層の典型的な態様について以下に説明する。
　キャリア１４は、第一銅層１８を支持してそのハンドリング性を向上させるための支持体であり、典型的なキャリアは金属層を含む。このようなキャリアの例としては、アルミニウム箔、銅箔、ステンレス（ＳＵＳ）箔、表面を銅等でメタルコーティングした樹脂フィルムやガラス等が挙げられ、好ましくは、銅箔である。銅箔は圧延銅箔及び電解銅箔のいずれであってもよいが、好ましくは電解銅箔である。キャリアの厚さは典型的には２５０μｍ以下であり、好ましくは７μｍ以上２００μｍ以下である。
　剥離層１６は、キャリアの引き剥がし強度を弱くし、該強度の安定性を担保し、さらには高温でのプレス成形時にキャリアと銅箔の間で起こりうる相互拡散を抑制する機能を有する層である。剥離層は、キャリアの一方の面に形成されるのが一般的であるが、両面に形成されてもよい。剥離層は、有機剥離層及び無機剥離層のいずれであってもよい。有機剥離層に用いられる有機成分の例としては、窒素含有有機化合物、硫黄含有有機化合物、カルボン酸等が挙げられる。窒素含有有機化合物の例としては、トリアゾール化合物、イミダゾール化合物等が挙げられ、中でもトリアゾール化合物は剥離性が安定し易い点で好ましい。トリアゾール化合物の例としては、１，２，３－ベンゾトリアゾール、カルボキシベンゾトリアゾール、Ｎ’，Ｎ’－ビス（ベンゾトリアゾリルメチル）ユリア、１Ｈ－１，２，４－トリアゾール、３－アミノ－１Ｈ－１，２，４－トリアゾール等が挙げられる。硫黄含有有機化合物の例としては、メルカプトベンゾチアゾール、チオシアヌル酸、２－ベンズイミダゾールチオール等が挙げられる。カルボン酸の例としては、モノカルボン酸、ジカルボン酸等が挙げられる。一方、無機剥離層に用いられる無機成分の例としては、Ｎｉ、Ｍｏ、Ｃｏ、Ｃｒ、Ｆｅ、Ｔｉ、Ｗ、Ｐ、Ｚｎ、クロメート処理膜等が挙げられる。なお、剥離層の形成はキャリアの少なくとも一方の表面に剥離層成分含有溶液を接触させ、剥離層成分をキャリアの表面に固定させること等により行えばよい。キャリアを剥離層成分含有溶液に接触させる場合、この接触は、剥離層成分含有溶液への浸漬、剥離層成分含有溶液の噴霧、剥離層成分含有溶液の流下等により行えばよい。その他、蒸着やスパッタリング等による気相法で剥離層成分を被膜形成する方法も採用可能である。また、剥離層成分のキャリア表面への固定は、剥離層成分含有溶液の吸着や乾燥、剥離層成分含有溶液中の剥離層成分の電着等により行えばよい。剥離層の厚さは、典型的には１ｎｍ以上１μｍ以下であり、好ましくは５ｎｍ以上５００ｎｍ以下である。
　所望により、剥離層１６とキャリア１４及び／又は第一銅層１８の間に他の機能層を設けてもよい。そのような他の機能層の例としては補助金属層が挙げられる。補助金属層はニッケル及び／又はコバルトからなるのが好ましい。このような補助金属層をキャリア１４の表面側及び／又は第一銅層１８の表面側に形成することで、高温又は長時間の熱間プレス成形時にキャリア１４と第一銅層１８の間で起こりうる相互拡散を抑制し、キャリアの引き剥がし強度の安定性を担保することができる。補助金属層の厚さは、０．００１μｍ以上３μｍ以下とするのが好ましい。
　第一銅層１８は、粗化処理銅箔であるのが好ましい。粗化処理銅箔は、少なくとも一方の側に粗化処理面を有する。すなわち、粗化処理銅箔は両側に粗化処理面を有するものであってもよいし、一方の側にのみ粗化処理面を有するものであってもよい。粗化処理面は、複数の粗化粒子を備えてなり、これら複数の粗化粒子はそれぞれ銅粒子からなるのが好ましい。銅粒子は金属銅からなるものであってもよいし、銅合金からなるものであってもよい。粗化処理銅箔は、粗化処理面に防錆処理層及び／又はシランカップリング剤層をさらに備えることが好ましく、より好ましくは防錆処理層及びシランカップリング剤層の両方を備える。防錆処理層及びシランカップリング剤層は、粗化処理銅箔の粗化処理面側のみならず、粗化処理面が形成されていない側に形成されてもよい。
　第一銅層１８の厚さは特に限定されないが、０．１μｍ以上３５μｍ以下が好ましく、より好ましくは０．５μｍ以上５．０μｍ以下、さらに好ましくは１．０μｍ以上３．０μｍ以下である。
（ｂ）回路形成
　図１Ａ（ｉｉｉ）に示されるように、キャリア付き銅箔１２の第一銅層１８上に回路２０を形成し、それにより少なくとも一方の面（好ましくは両面）に回路２０を備えた積層体２２を得る（工程（ｂ））。回路２０の形成は、キャリア付き銅箔１２の第一銅層１８が存在する側に、フォトレジスト加工、パターン銅めっき、フォトレジスト除去等の工程を施すことにより行えばよい。例えば、サブトラクティブ法、ＭＳＡＰ（モディファイド・セミ・アディティブ・プロセス）法、ＳＡＰ（セミアディティブ）法、フルアディティブ法等が使用可能である。
（ｃ）銅張積層板の積層
　図１Ｂ（ｉｖ）に示されるように、積層体２２の少なくとも一方の面（好ましくは両面）の回路２０に対して、第二樹脂基材２６及び第二銅層２８を含む銅張積層板２４を、第二樹脂基材２６に回路２０が埋め込まれるように積層する（工程（ｃ））。銅張積層板２４は公知のもの使用すればよく特に限定されない。第二樹脂基材２６は、プリプレグでありうる。プリプレグは、合成樹脂板、ガラス板、ガラス織布、ガラス不織布、紙等の基材に合成樹脂を含浸させた複合材料の総称である。プリプレグに含浸される絶縁性樹脂の好ましい例としては、エポキシ樹脂、シアネート樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、ポリフェニレンエーテル樹脂、フェノール樹脂等が挙げられる。第二樹脂基材２６の厚さは、好ましくは１０μｍ以上１０００μｍ以下、より好ましくは２０μｍ以上４００μｍ以下、さらに好ましくは４０μｍ以上２５０μｍ以下である。第二銅層２８の厚さは、好ましくは０．１μｍ以上１００μｍ以下、より好ましくは０．５μｍ以上７０μｍ以下、さらに好ましくは２μｍ以上３５μｍ以下である。
（ｄ）第一樹脂基材及びキャリアの分離
　図１Ｂ（ｉｖ）及び（ｖ）に示されるように、剥離層１６を介して、第一樹脂基材１０及びキャリア１４を、第一銅層１８から分離する（工程（ｄ））。すなわち、第一樹脂基材１０はダミーコアとしてキャリア１４とともに分離除去されることになる。その際、剥離層１６もキャリア１４に付随して概ね除去されることになり、残される積層体には第一銅層１８がエッチング可能に概ね露出することになる。なお、第一銅層１８上には剥離層１６の痕跡物が残留しうるが、微量であるため、後続のエッチング工程に支障を来たすことはない。
（ｅ）エッチングによる埋め込み回路基板の形成
　図１Ｂ（ｖｉ）に示されるように、第一銅層１８をエッチング除去して、第二樹脂基材２６に埋め込まれた回路２０を表面に露出させ、それにより埋め込み回路基板３０を得る（工程（ｅ））。このとき、第一銅層１８のエッチング除去は、後述する樹脂層３４ないし誘電体層３８との密着性の観点から、第二樹脂基材２６の表面に対して回路２０が凹み（第二樹脂基材２６の表面と第二樹脂基材２６に埋め込まれた回路２０の表面との高低差）を形成しないように、第二樹脂基材２６の表面と埋め込まれた回路２０の表面とが可能なかぎり同じ高さ（理想的には図２の上段に示されるように第二樹脂基材２６の表面と埋め込まれた回路２０の表面とが連続した一つの面となる）ように行うのが理想的である。しかしながら、エッチングの制御は容易ではないため、図２の下段に示されるように回路２０部分に凹み２１ができることがある。この場合、埋め込み回路基板３０において、第二樹脂基材２６の表面と第二樹脂基材２６に埋め込まれた回路の表面との高低差の最大値が０．５μｍ以下であるのが好ましく、より好ましくは０．３μｍ以下、さらに好ましくは０．１μｍ以下、特に好ましくは０．０５μｍ以下である。後述するように、本発明に用いる半硬化状態の樹脂は、ある程度流れることができ、凹み２１を埋めることができるので、凹み２１があっても回路２０と誘電体層３８（すなわち硬化後の樹脂層３４）との密着が可能となる。
（ｆ）樹脂付き銅箔への埋め込み回路基板の積層
　図１Ｂ（ｖｉｉ）に示されるように、樹脂付き銅箔３２に埋め込み回路基板３０を積層する（工程（ｆ））。樹脂付き銅箔３２は、半硬化状態の樹脂で構成される樹脂層３４と、銅層３６とを含み、回路２０が樹脂層３４と接するように積層が行われる。半硬化状態の樹脂は、剛体振り子型物性試験器でＩＳＯ１２０１３－１又はＩＳＯ１２０１３－２に準拠して昇温速度５℃／分で３０℃から２２０℃の温度域において測定される対数減衰率の最大値が０．０２以上であり、好ましくは０．０５以上２．０以下、より好ましくは０．１以上２．０以下、さらに好ましくは０．３以上２．０以下である。これにより埋め込み回路２０と誘電体層３８の密着性を確保しやすくなる。すなわち、前述したとおり、工程（ｅ）におけるエッチングの制御は容易ではないため、回路２０部分に凹み２１が生じることがある。しかし、上記対数減衰率を有する半硬化状態の樹脂は、ある程度流れることができ、凹み２１を埋めることができる。すなわち、上記のように対数減衰率が大きい樹脂を用いることで、凹み２１があっても回路２０と誘電体層３８（すなわち硬化後の樹脂層３４）との密着が可能となる。ただし、対数減衰率が大き過ぎると樹脂が流れやすく、厚さばらつきの制御が難しくなるため、上記範囲内の対数減衰率が有利である。なお、樹脂の流れやすさの指標としてはレジンフローが有名であるが、キャパシタ用の樹脂は本来的に流れにくいように設計がなされているため、レジンフローでは評価不可能であり、それ故、本発明では剛体振り子型物性試験器による対数減衰率を指標として用いている。
　銅層３６の厚さは特に限定されず、樹脂付き銅箔の具体的な用途に応じて適宜決定すればよいが、好ましくは０．１μｍ以上１００μｍ以下、より好ましくは０．５μｍ以上７０μｍ以下であり、更に好ましくは２μｍ以上７０μｍ以下、特に好ましくは１０μｍ以上７０μｍ以下、最も好ましくは１０μｍ以上３５μｍ以下である。これらの範囲内の厚さであると、プリント配線板の配線形成の一般的なパターン形成方法である、ＭＳＡＰ（モディファイド・セミアディティブ）法、ＳＡＰ（セミアディティブ）法、サブトラクティブ法等の工法が採用可能である。また、銅層３６の厚さが極めて薄い（例えば１０μｍ以下）場合、本発明に用いる樹脂付き銅箔３２は、ハンドリング性向上のために剥離層及びキャリアを備えたキャリア付き銅箔の銅箔表面に樹脂層３４を形成したものであってもよい。
　銅層３６の樹脂層３４と接する側の表面は、樹脂層３４の厚さ制御を容易とする観点から、粗度が低いことが好ましい。この観点から、銅層３６の樹脂層３４と接する側の表面粗さをＪＩＳ　Ｂ０６０１－２００１に準拠して測定される十点平均粗さＲｚｊｉｓで表したとき、Ｒｚｊｉｓは２．０μｍ以下であることが好ましく、より好ましくは１．５μｍ以下、更に好ましくは１．０μｍ以下、特に好ましくは０．５μｍ以下である。これによって、樹脂組成物層を薄く且つ均一に形成することが容易となる。金属箔における樹脂組成物層の対向面の十点平均粗さＲｚｊｉｓの下限値は特に限定されないが、樹脂組成物層との密着性向上の観点からＲｚｊｉｓは０．００５μｍ以上が好ましく、より好ましくは０．０１μｍ以上、更に好ましくは０．０５μｍ以上である。
　銅層３６の樹脂層３４と接する側の表面における、最大高さＳｚは、好ましくは６．８μｍ以下であり、より好ましくは０．１５μｍ以上６．８μｍ以下、さらに好ましくは０．２５μｍ以上５．０μｍ以下、特に好ましくは０．３μｍ以上３．０μｍ以下である。このような範囲内であると、樹脂層３４との十分な密着性を確保しながら、高いキャパシタ容量及び高い耐電圧を発揮できる。なお、本明細書において「最大高さＳｚ」とは、ＩＳＯ２５１７８に準拠して測定される、表面の最も高い点から最も低い点までの距離を表すパラメータである。
　銅層３６の樹脂層３４と接する側の表面における、クルトシスＳｋｕは、好ましくは２．０以上４．０以下、より好ましくは２．２以上３．８以下、さらに好ましくは２．４以上３．５以下である。このような範囲内であると、キャパシタ容量のばらつきを低減できる。本発明において「クルトシスＳｋｕ」とは、ＩＳＯ２５１７８に準拠して測定される、高さ分布の鋭さを表すパラメータであり、尖り度とも称される。Ｓｋｕ＝３は高さ分布が正規分布であることを意味し、Ｓｋｕ＞３であると表面に鋭い山や谷が多く、Ｓｋｕ＜３であると表面が平坦であることを意味する。
　銅層３６の樹脂層３４と接する側の表面における、最大山高さＳｐは、好ましくは３．３μｍ以下であり、より好ましくは０．０６μｍ以上３．１μｍ以下、さらに好ましくは０．０６μｍ以上３．０μｍ以下、特に好ましくは０．０７μｍ以上２．９μｍ以下である。このような範囲内であると、樹脂層３４との十分な密着性を確保しながら、高いキャパシタ容量と高い耐電圧を発揮できる。なお、本明細書において「最大山高さＳｐ」とは、ＩＳＯ２５１７８に準拠して測定される、表面の平均面からの高さの最大値を表す三次元パラメータである。
　銅層３６の樹脂層３４と接する側の表面における、二乗平均平方根勾配Ｓｄｑは好ましくは０．０１以上２．３以下、より好ましくは０．０２以上２．０以下、さらに好ましくは０．０４以上１．８以下である。このような範囲内であると、樹脂層３４との十分な密着性を確保しながら、伝送損失を望ましく低減できる。高いキャパシタ容量及び高い耐電圧を発揮できる。なお、本明細書において「二乗平均平方根勾配Ｓｄｑ」とは、ＩＳＯ２５１７８に準拠して測定される、定義領域のすべての点における傾斜の二乗平均平方根により算出されるパラメータである。すなわち、局所的な傾斜角の大きさを評価する三次元パラメータであるため、表面の凹凸の険しさを数値化できる。例えば、完全に平坦な面のＳｄｑは０となり、表面に傾斜があるとＳｄｑは大きくなる。４５度の傾斜成分からなる平面のＳｄｑは１になる。
　上述した最大高さＳｚ、クルトシスＳｋｕ、最大山高さＳｐ及び二乗平均平方根勾配Ｓｄｑは、銅箔表面における所定の測定面積（例えば１００００μｍ２の領域）の表面プロファイルを市販のレーザー顕微鏡で測定することにより算出することができる。
　樹脂層３４の厚さは、後述する誘電体層３８の厚さを実現できるように決定すればよい。したがって、後述する誘電体層３８の厚さに関する好ましい範囲は、樹脂層３４にそのまま当てはまる。
　樹脂層３４を構成する半硬化状態の樹脂は、熱可塑性の成分及び／又は熱硬化性の樹脂成分を含むのが好ましい。具体的には、エポキシ樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリビニルカルバゾール樹脂、ポリフェニレンサルファイド樹脂、ポリアミド樹脂、芳香族ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、ポリエーテルサルフォン樹脂、ポリエーテルニトリル樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、ウレタン樹脂、イソシアネート樹脂、活性エステル樹脂、フェノール樹脂、及びジアミン化合物からなる群から選択される少なくとも１種を含むのが好ましく、より好ましくはエポキシ樹脂、ポリイミド樹脂、芳香族ポリアミド樹脂、活性エステル樹脂、フェノール樹脂、及びジアミン化合物からなる群から選択される少なくとも１種を含む。
　樹脂層３４を構成する半硬化状態の樹脂は、誘電体フィラーをさらに含んでいてもよい。誘電体フィラーは、Ｂａ、Ｔｉ、Ｓｒ、Ｐｂ、Ｚｒ、Ｌａ、Ｔａ、Ｃａ及びＢｉからなる群から選択される少なくとも２種を含有する複合金属酸化物であるのが好ましい。この複合金属酸化物は、より好ましくはＢａ、Ｔｉ及びＳｒからなる群から選択される少なくとも２種を含有する。複合金属酸化物は、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＢａＴｉ４Ｏ９、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、ＰｂＬａＴｉＯ３、ＰｂＬａＺｒＯ、及びＳｒＢｉ２Ｔａ２Ｏ９からなる群から選択される少なくとも１種を含むのが好ましく、より好ましくはＢａＴｉＯ３及びＳｒＴｉＯ３からなる群から選択される少なくとも１種を含む。なお、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３は、Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３（式中０≦ｘ≦１、典型的には０＜ｘ＜１である）を意味する。複合金属酸化物である誘電体フィラーを使用することが好ましい。誘電体フィラーを使用する場合、誘電体フィラーは、樹脂組成物の固形分１００重量部に対して、０重量部以上９０重量部以下の量で含まれるのが好ましく、より好ましくは１５重量部以上８５重量部以下、さらに好ましくは２５重量部以上８０重量部以下の量で含まれる。なお、樹脂組成物は工程（ｆ）では半硬化状態であるが、ここで言及される「樹脂組成物の固形分」とは、硬化後の樹脂組成物において固形分を構成する成分（樹脂成分、誘電体フィラー等）を指すものとする。複合金属酸化物である誘電体フィラーの粒径は特に限定されないが、接着層と銅箔との密着性を維持する観点から、レーザー回折散乱式粒度分布測定により測定される平均粒径Ｄ５０が０．００１μｍ以上２．０μｍ以下が好ましく、より好ましくは０．０１μｍ以上１．８μｍ以下、さらに好ましくは０．０３μｍ以上１．６μｍ以下である。
　樹脂組成物はフィラー分散剤をさらに含んでいてもよい。フィラー分散剤をさらに含むことで、樹脂ワニスと誘電体フィラーを混練する際、誘電体フィラーの分散性を向上させることができる。フィラー分散剤は、使用可能な公知のものが適宜使用可能であり、特に限定されない。好ましいフィラー分散剤の例としては、イオン系分散剤である、ホスホン酸型、カチオン型、カルボン酸型、アニオン型分散剤の他、ノニオン系分散剤である、エーテル型、エステル型、ソルビタンエスエル型、ジエステル型、モノグリセライド型、エチレンオキシド付加型、エチレンジアミンベース型、フェノール型分散剤等が挙げられる。その他、シランカップリング剤、チタネートカップリング剤、アルミネートカップリング剤等のカップリング剤が挙げられる。
　樹脂組成物には、樹脂成分の硬化を促進させるために、硬化促進剤を添加してもよい。硬化促進剤の好ましい例としては、イミダゾール系硬化促進剤及びアミン系硬化促進剤が挙げられる。硬化促進剤の含有量は、樹脂組成物に含まれる樹脂成分の保存安定性や硬化の効率化の観点から、樹脂組成物中の不揮発成分１００重量部に対し、０．０１重量部以上３．０重量部以下が好ましく、より好ましくは０．１重量部以上２．０重量部以下である。
（ｇ）樹脂の硬化
　図１Ｂ（ｖｉｉ）に示されるように、半硬化状態の樹脂を硬化させて誘電体層３８を形成し、それにより内蔵キャパシタ回路を得る。こうして、キャパシタ内蔵型プリント配線板４０が得られる。樹脂の硬化は、樹脂付き銅箔３２と埋め込み回路基板３０の積層体を加熱プレスすることにより行うのが好ましい。加熱プレスの温度は、樹脂の特性に応じて適宜設定すればよいが、好ましくは１２０℃以上２４０℃以下、より好ましくは１４０℃以上２２０℃以下の温度で、好ましくは３０分以上１８０分以下、より好ましくは６０分以上１２０分以下プレスを行えばよい。プレスは真空プレスにより行われるのが好ましい。このように、本発明の方法では、埋め込み回路基板３０の形成後の最終工程で、半硬化状態の樹脂を含む樹脂付き銅箔３２を積層するため、誘電体層３８となるべき樹脂層３４に応力を与えうる上述したような各種工程を避けることができ、結果として、樹脂層３４が破壊されるリスクを大幅に低減できる。
　誘電体層３８の厚さは、キャパシタの高い静電容量を実現する観点から、３０μｍ以下、好ましくは１６μｍ以下、より好ましくは１２μｍ以下、更に好ましくは１０μｍ以下、特に好ましくは５μｍ以下である。誘電体層３８の厚さの下限値は、誘電体層３８を介して対向する回路２０と銅層３６とが短絡しない厚さであれば特に限定されないが、好ましくは０．１μｍ以上、より好ましくは０．５μｍ以上である。
　誘電体層３８の厚さばらつきが±１５％以下であるのが好ましく、より好ましくは±１０％以下、さらに好ましくは±８％以下である。このように誘電体層３８の厚みのばらつきが少ないことで、キャパシタの静電容量にばらつきが生じにくくなる。誘電体層３８の厚みのばらつきは、誘電体層３８の中心とその端部（例えば誘電体層３８が矩形であれば四隅）の厚み方向の断面を拡大観察（例えば５００倍以上に拡大）することにより合計で最低１０点を測定し、それらの最大値、最小値及び平均値を求め、下記式（１）及び（２）：
　〔１００×（最大値－平均値）／平均値〕　（１）
　〔１００×（平均値－最小値）／平均値〕　（２）
で表される数値（単位：％）のうち、値の大きい数値によって定義される値である。
　誘電体層３８は、比誘電率が２．５以上であるのが好ましく、より好ましくは１０以上、さらに好ましくは２０以上である。このように高い比誘電率であると、誘電体層３８を薄くしつつ、静電容量を容易に高めることができる。誘電体層３８の比誘電率は高い方が望ましいため上限値は特に限定されないが、金属箔との密着性及び誘電体層の強度の観点から、好ましくは３００以下、より好ましくは２００以下、さらに好ましくは１００以下である。本明細書において比誘電率とは、スプリットポスト誘電体共振法（使用周波数：１ＧＨｚ）によって測定される値を意味するものとする。
　誘電体層３８と回路２０との密着強度は、銅層３６と誘電体層３８との密着強度を測定することで間接的に評価することができる。誘電体層３８と回路２０との密着強度、及び銅層３６と誘電体層３８との密着強度は０．３ｋＮ／ｍ以上が好ましく、より好ましくは０．４ｋＮ／ｍ以上、さらに好ましくは０．５ｋＮ／ｍ以上である。
（ｈ）多層プリント配線板の製造
　本発明の方法で製造された内蔵キャパシタ回路を複数積層することで、多層プリント配線板を製造することができる。すなわち、本発明の好ましい態様によれば、本発明の方法で製造された内蔵キャパシタ回路を複数積層する工程を含む、多層プリント配線板の製造方法が提供される。
　本発明を以下の例によってさらに具体的に説明する。
　例１
（１）埋め込み回路基板の作製
　プリプレグ（パナソニック株式会社製、Ｒ－１６６１、厚さ：１００μｍ）を２枚積み重ねて、ダミーコアとしての第一樹脂基材を準備した。この第一樹脂基材にキャリア付き銅箔（三井金属鉱業株式会社製、キャリア厚さ：１８μｍ、第一銅層（極薄銅層）厚さ：３μｍ、有機剥離層）を、キャリアと第一樹脂基材とが接するように積層した。この積層は、１９０℃で９０分間真空プレスを行うことにより行った。得られた積層体の第一銅層上にＭＳＡＰ（モディファイド・セミアディティブ・プロセス）法によりＬ／Ｓ＝１５μｍ／１５μｍの回路を形成した。
　続いて、上記積層体の回路が埋め込まれるように積層体に１枚のプリプレグ（パナソニック製、Ｒ－１６６１、厚さ：１００μｍ）を第二樹脂基材として積層し、この第二樹脂基材に第二銅層としての銅箔（三井金属鉱業株式会社製、厚さ：１８μｍ、表面粗さＲｚｊｉｓ＝０．５μｍ）を積層した。こうして、第二樹脂基材に回路が埋め込まれた構成の銅張積層板を得た。
　第一樹脂基材及びキャリアを、剥離層を介して、第一銅層から分離して除去した。残された積層体の表面に存在する第一銅層をエッチング除去して、第二樹脂基材に埋め込まれた回路を表面に露出させた。このとき、第二樹脂基材に埋め込まれた回路を表面に露出したところでエッチングを完了し、第二樹脂基材の表面と埋め込まれた回路の表面との高低差が生じないようにした。こうして埋め込み回路基板を得た。
（２）樹脂付き銅箔の準備
　半硬化状態の樹脂ワニスＡで構成される樹脂層と銅層とを含む樹脂付き銅箔を以下の手順で作製及び評価した。なお、後述する銅箔の表面性状パラメータは以下の手順で測定されたものである。
（銅箔の表面性状パラメータ）
　レーザー顕微鏡（オリンパス株式会社製、ＯＬＳ５０００）を用いた表面粗さ解析により、銅層の樹脂層と接する側の表面の測定をＩＳＯ２５１７８に準拠して行った。具体的には、銅層の樹脂層と接する側の表面における面積１６３８４μｍ２の領域の表面プロファイルを、上記レーザー顕微鏡にて開口数（Ｎ．Ａ．）０．９５の１００倍レンズで測定した。得られた表面プロファイルに対してノイズ除去と１次線形面傾き補正を行った後、表面性状解析により最大高さＳｚ、クルトシスＳｋｕ、最大山高さＳｐ及び二乗平均平方根勾配Ｓｄｑの測定を実施した。いずれもＳフィルタによるカットオフ波長を０．５５μｍとし、Ｌフィルタによるカットオフ波長を１０μｍとして計測した。
（２ａ）樹脂ワニスＡの調製
　樹脂ワニス用原料成分として、以下に示される樹脂成分及びイミダゾール系硬化促進剤を用意した。
‐　ビフェニル－アラルキル型エポキシ樹脂（日本化薬株式会社製、ＮＣ－３０００）：５１重量部
‐　多官能フェノール樹脂（硬化剤、明和化成株式会社製、ＭＥＨ－７５００）：１８重量部
‐　フェノール性水酸基含有ポリブタジエン変性芳香族ポリアミド樹脂（日本化薬株式会社製、ＢＰＡＭ－１５５）：３１重量部
‐　イミダゾール系エポキシ樹脂硬化促進剤（四国化成工業株式会社製、２Ｐ４ＭＨＺ）：０．４重量部
　樹脂ワニス用原料成分を秤量した。その後、シクロペンタノン溶剤を秤量し、樹脂ワニス用原料成分及びシクロペンタノン溶剤をフラスコに投入し、６０℃で攪拌した。樹脂ワニス中に原料の溶け残りがなく、樹脂ワニスが透明であることを確認した後、樹脂ワニスＡを回収した。
（２ｂ）樹脂ワニスＡの銅箔への塗布
　得られた樹脂ワニスＡを銅箔（三井金属鉱業株式会社製、厚さ１８μｍ、表面粗さＲｚｊｉｓ＝０．６μｍ、最大高さＳｚ＝０．１４、クルトシスＳｋｕ＝３．５０、最大山高さＳｐ＝０．０８５、及び二乗平均平方根勾配Ｓｄｑ＝０．０５３）の表面に乾燥後の樹脂層の厚さが５μｍ程度となるようにバーコーターを用いて塗工し、その後１５０℃に加熱したオーブンにて３分間乾燥させ、樹脂層を半硬化状態とした。
（２ｃ）剛体振り子試験器による樹脂の半硬化状態の確認
　得られた樹脂付き銅箔を１５０ｍｍ×１５０ｍｍサイズに切り出し、剛体振り子型物性試験器（株式会社エー・アンド・デイ製、ＲＰＴ－３０００Ｗ）の加温ステージの上にセットした。加温ステージの昇温速度を５℃／分とし、３０℃から２２０℃の温度域で対数減衰率の測定を行い、測定された対数減衰率の最大値を確認した。この測定はＩＳＯ１２０１３－１又はＩＳＯ１２０１３－２に準拠して行った。
（３）内蔵キャパシタ回路基板の作製
　上記（１）で得られた埋め込み回路基板を埋め込み回路面を上向きに置き、その上に上記（２）で得られた樹脂付き銅箔を樹脂層を下向きにして重ねた。その後、１８０℃で１２０分間真空プレスを行い、樹脂層を硬化状態にして、内蔵キャパシタ回路基板を得た。
（４）埋め込み回路と樹脂付き銅箔の密着性の確認
　得られた内蔵キャパシタ回路基板を幅８ｍｍ、長さ５ｍｍ程度のサイズに切り出した後、ミクロトーム（Ｌｅｉｃａ　Ｂｉｏｓｙｓｔｅｍｓ、ＲＭ２２６５、全自動万能型回転ミクロトーム）を用いて内蔵キャパシタ回路基板の厚さ方向に切り出して埋め込み回路断面を露出させた。その断面を光学顕微鏡（Ｌｅｉｃａ　Ｍｉｃｒｏｓｙｓｔｅｍｓ、Ｌｅｉｃａ　ＤＭ　ＬＭ）及びＦＥ－ＳＥＭで観察し、埋め込み回路と樹脂付き銅箔との密着面における欠陥（例えば密着が不完全な箇所）の有無を評価した。
　また、回路密着強度を次のようにして測定した。得られた内蔵キャパシタ回路基板の樹脂付き銅箔側の面にエッチングを施して３ｍｍ幅の直線状の回路を作製した後、オートグラフにて引き剥がし速度５０ｍｍ／分で回路を引き剥がし、その剥離強度を常温（例えば２５℃）で測定した。この測定はＩＰＣ－ＴＭ－６５０　２．４．８に準拠して行った。これにより、埋め込み回路と樹脂付き銅箔の密着性を間接的に評価した。
　得られた評価結果に基づき、埋め込み回路と樹脂付き銅箔との密着性を以下の基準に従い格付けした。
‐評価Ａ：埋め込み回路と樹脂付き銅箔との密着面に欠陥がなく、かつ、回路密着強度が０．４ｋｇｆ／ｃｍ以上である。
‐評価Ｂ：埋め込み回路と樹脂付き銅箔との密着面に欠陥がないが、回路密着強度が０．４ｋｇｆ／ｃｍ未満である。
‐評価Ｃ：埋め込み回路と樹脂付き銅箔との密着面に欠陥がある。
（５）誘電体層の評価
　上記（３）で得られた内蔵キャパシタ回路基板における誘電体層に対して以下の評価を行った。
＜誘電体層の厚さばらつき＞
　上記（４）と同様に、得られた内蔵キャパシタ回路基板を幅８ｍｍ、長さ５ｍｍ程度のサイズに切り出した後、ミクロトーム（Ｌｅｉｃａ　Ｂｉｏｓｙｓｔｅｍｓ、ＲＭ２２６５、全自動万能型回転ミクロトーム）を用いて内蔵キャパシタ回路基板の厚さ方向に切り出して埋め込み回路断面を露出させた。その断面を光学顕微鏡（Ｌｅｉｃａ　Ｍｉｃｒｏｓｙｓｔｅｍｓ、Ｌｅｉｃａ　ＤＭ　ＬＭ）で観察し、誘電体層の厚さを１０点測定とした。
　測定した１０点の誘電体層の厚さの最大値、最小値及び平均値を求め、下記式（１）及び（２）：
　〔１００×（最大値－平均値）／平均値〕　（１）
　〔１００×（平均値－最小値）／平均値〕　（２）
で算出される数値（単位：％）のうち、値の大きい数値を厚さばらつきの値として採用した。
　例２
　樹脂ワニスＡの代わりに、以下のようにして調製した樹脂ワニスＢに誘電体フィラーが分散された樹脂組成物を用いたこと以外は例１と同様にして、内蔵キャパシタ回路基板及び評価を行った。
（２ａ’）樹脂組成物の調製
　樹脂ワニス用原料成分として、以下に示される樹脂成分及びイミダゾール系硬化促進剤を用意した。
‐　ビフェニル－アラルキル型エポキシ樹脂：日本化薬株式会社製、ＮＣ－３０００Ｈ：５３重量部
‐　ジアミン化合物（硬化剤）：和歌山精化工業株式会社製、ＢＡＰＰ（２，２－ビス［４－（４－アミノフェノキシ）フェニル］プロパン）：１７重量部
‐　ポリイミド樹脂：荒川化学工業株式会社製、ＰＩＡＤ－３００：３０重量部
‐　イミダゾール系エポキシ樹脂硬化促進剤：四国化成工業株式会社製、２Ｐ４ＭＨＺ：０．５重量部
　まず、樹脂ワニス用原料成分を秤量した。その後、シクロペンタノン溶剤を秤量し、樹脂ワニス用原料成分及びシクロペンタノン溶剤をフラスコに投入し、６０℃で攪拌した。樹脂ワニス中に原料の溶け残りがなく、樹脂ワニスが透明であることを確認した後、樹脂ワニスＢを回収した。
　次に、以下に示される誘電体フィラー及び分散剤を用意した。
‐　チタン酸バリウム：日本化学工業株式会社製
‐　チタネート系カップリング剤：味の素ファインテクノ株式会社製、ＫＲ－４４（チタン酸バリウム１００重量部に対して添加量１．５重量部）
　その後、シクロペンタノン溶剤、誘電体フィラー及び分散剤をそれぞれ秤量した。秤量した溶剤、誘電体フィラー及び分散剤を分散機でスラリー化した。このスラリー化の確認後、最終的に得られる樹脂組成物の固形分１００重量部に占める最終的な誘電体フィラーの配合割合が７９重量部となるように樹脂ワニスＢを秤量し、分散機で誘電体フィラー含有スラリーとともに混練した。混練後に誘電体フィラーが凝集化していないことを確認した後、誘電体フィラーが分散された樹脂ワニスＢを回収した。
　例３
　樹脂ワニスＢを銅箔に塗工した後の乾燥を１３０℃で行ったこと以外は例２と同様にして、内蔵キャパシタ回路基板及び評価を行った。
　例４
　樹脂ワニスＢを銅箔に塗工した後の乾燥を１８０℃で行ったこと以外は例２と同様にして、内蔵キャパシタ回路基板及び評価を行った。
　例５（比較）
　樹脂ワニスＢを銅箔に塗工した後の乾燥を２００℃で行ったこと以外は例２と同様にして、内蔵キャパシタ回路基板及び評価を行った。
　例６
　第一銅層のエッチング除去を、第二樹脂基材に埋め込まれた回路を表面に露出させるだけでなく、第二樹脂基材の表面と埋め込まれた回路の表面との高低差の最大値が約０．２μｍとなるまでオーバーエッチングすることにより行ったこと以外は例１と同様にして、内蔵キャパシタ回路基板及び評価を行った。
　結果
　例１～６の評価結果は表１に示されるとおりであった。
Figure JPOXMLDOC01-appb-T000001

Claims (5)

  1. 　厚さ３０μｍ以下の誘電体層を有するキャパシタ内蔵型プリント配線板の製造方法であって、
    （ａ）第一樹脂基材の少なくとも一方の面に、キャリア、剥離層及び第一銅層を順に備えたキャリア付き銅箔を、前記キャリアが前記第一樹脂基材と接するように積層する工程と、
    （ｂ）前記キャリア付き銅箔の前記第一銅層上に回路形成を行い、それにより少なくとも一方の面に回路を備えた積層体を得る工程と、
    （ｃ）前記積層体の少なくとも一方の面の回路に対して、第二樹脂基材及び第二銅層を含む銅張積層板を、前記第二樹脂基材に前記回路が埋め込まれるように積層する工程と、
    （ｄ）前記剥離層を介して、前記第一樹脂基材及び前記キャリアを、前記第一銅層から分離する工程と、
    （ｅ）前記第一銅層をエッチング除去して、前記第二樹脂基材に埋め込まれた前記回路を表面に露出させ、それにより埋め込み回路基板を得る工程と、
    （ｆ）半硬化状態の樹脂で構成される樹脂層と銅層とを含む樹脂付き銅箔に、前記埋め込み回路基板を、前記回路が前記樹脂層と接するように積層する工程であって、前記半硬化状態の樹脂は、剛体振り子型物性試験器でＩＳＯ１２０１３－１又はＩＳＯ１２０１３－２に準拠して昇温速度５℃／分で３０℃から２２０℃の温度域において測定される対数減衰率の最大値が０．０２以上である工程と、
    （ｇ）前記半硬化状態の樹脂を硬化させて厚さ３０μｍ以下の誘電体層を形成し、それにより内蔵キャパシタ回路を得る工程と、
    を含む、キャパシタ内蔵型プリント配線板の製造方法。
  2. 　前記対数減衰率の最大値が０．２以上２．０以下である、請求項１に記載のキャパシタ内蔵型プリント配線板の製造方法。
  3. 　前記工程（ｅ）において得られた前記埋め込み回路基板において、前記第二樹脂基材の表面と前記第二樹脂基材に埋め込まれた前記回路の表面との高低差の最大値が０．５μｍ以下である、請求項１又は２に記載のキャパシタ内蔵型プリント配線板の製造方法。
  4. 　前記誘電体層の厚さばらつきが±１５％以下である、請求項１又は２に記載のキャパシタ内蔵型プリント配線板の製造方法。
  5. 　請求項１又は２に記載の方法で製造された内蔵キャパシタ回路を複数積層する工程を含む、多層プリント配線板の製造方法。
PCT/JP2023/008661 2022-03-29 2023-03-07 キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法 Ceased WO2023189300A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/850,834 US20250227856A1 (en) 2022-03-29 2023-03-07 Method for producing printed wiring board with built-in capacitor and multilayer printed wiring board
JP2024511604A JPWO2023189300A1 (ja) 2022-03-29 2023-03-07
KR1020247032387A KR20240167829A (ko) 2022-03-29 2023-03-07 커패시터 내장형 프린트 배선판 및 다층 프린트 배선판의 제조 방법
CN202380030826.XA CN118947232A (zh) 2022-03-29 2023-03-07 电容器内置型印刷电路板和多层印刷电路板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022054344 2022-03-29
JP2022-054344 2022-03-29

Publications (1)

Publication Number Publication Date
WO2023189300A1 true WO2023189300A1 (ja) 2023-10-05

Family

ID=88201422

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/008661 Ceased WO2023189300A1 (ja) 2022-03-29 2023-03-07 キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法

Country Status (6)

Country Link
US (1) US20250227856A1 (ja)
JP (1) JPWO2023189300A1 (ja)
KR (1) KR20240167829A (ja)
CN (1) CN118947232A (ja)
TW (1) TW202407729A (ja)
WO (1) WO2023189300A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243795A (ja) * 2002-02-19 2003-08-29 Victor Co Of Japan Ltd コンデンサ素子を有するプリント基板の製造方法
WO2006016586A1 (ja) * 2004-08-10 2006-02-16 Mitsui Mining & Smelting Co., Ltd. 多層プリント配線板の製造方法及びその製造方法で得られた多層プリント配線板
WO2009008471A1 (ja) * 2007-07-10 2009-01-15 Mitsui Mining & Smelting Co., Ltd. 誘電層付銅箔
JP2010036350A (ja) * 2008-07-31 2010-02-18 Toppan Printing Co Ltd ガスバリア積層体
WO2017085849A1 (ja) * 2015-11-19 2017-05-26 三井金属鉱業株式会社 誘電体層を有するプリント配線板の製造方法
JP2019014118A (ja) * 2017-07-05 2019-01-31 東洋鋼鈑株式会社 樹脂被覆金属板、その樹脂被覆金属板を加工して成る金属缶

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY195622A (en) 2020-06-11 2023-02-02 Mitsui Mining & Smelting Co Ltd Double-Sided Copper-Clad Laminate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243795A (ja) * 2002-02-19 2003-08-29 Victor Co Of Japan Ltd コンデンサ素子を有するプリント基板の製造方法
WO2006016586A1 (ja) * 2004-08-10 2006-02-16 Mitsui Mining & Smelting Co., Ltd. 多層プリント配線板の製造方法及びその製造方法で得られた多層プリント配線板
WO2009008471A1 (ja) * 2007-07-10 2009-01-15 Mitsui Mining & Smelting Co., Ltd. 誘電層付銅箔
JP2010036350A (ja) * 2008-07-31 2010-02-18 Toppan Printing Co Ltd ガスバリア積層体
WO2017085849A1 (ja) * 2015-11-19 2017-05-26 三井金属鉱業株式会社 誘電体層を有するプリント配線板の製造方法
JP2019014118A (ja) * 2017-07-05 2019-01-31 東洋鋼鈑株式会社 樹脂被覆金属板、その樹脂被覆金属板を加工して成る金属缶

Also Published As

Publication number Publication date
CN118947232A (zh) 2024-11-12
JPWO2023189300A1 (ja) 2023-10-05
KR20240167829A (ko) 2024-11-28
US20250227856A1 (en) 2025-07-10
TW202407729A (zh) 2024-02-16

Similar Documents

Publication Publication Date Title
JP6913188B2 (ja) 表面処理銅箔及び当該銅箔を含むラミネート板並びに装置
JP7680984B2 (ja) 両面銅張積層板
JP6193534B2 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
JP6905157B2 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
JP7177956B2 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
JP6907123B2 (ja) 誘電体層を有するプリント配線板の製造方法
TW202248462A (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
CN110072334A (zh) 带载体的极薄铜箔及其制造方法
CN107205307A (zh) 覆金属层叠板、印刷布线板、覆金属层叠板的制造方法以及印刷布线板的制造方法
JP7259093B2 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
US11770904B2 (en) Surface-treated copper foil, and copper-clad laminate plate, resin-attached copper foil and circuit board each using same
WO2023189300A1 (ja) キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法
TWI808701B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
TWI808700B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
TWI906309B (zh) 雙面覆銅層壓板
TWI808777B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
TWI808775B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
WO2023074361A1 (ja) 両面銅張積層板、キャパシタ素子及びキャパシタ内蔵プリント配線板、並びに両面銅張積層板の製造方法
JP2017065146A (ja) 両面銅張積層板
JP2017065145A (ja) 両面銅張積層板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23779327

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024511604

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18850834

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202380030826.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23779327

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18850834

Country of ref document: US