WO2022059397A1 - 測距システムおよび光検出装置 - Google Patents

Abstract

［課題］アバランシェフォトダイオードに供給されるバイアス電圧を適正化することが可能な測距システムを提供する。 ［解決手段］本開示の一実施形態に係る測距システムは、測距光を照射する発光装置と、測距光の反射光を受光する光検出装置と、を備える。光検出装置は、反射光を検出する複数のアバランシェフォトダイオードをそれぞれ含む複数の画素が配列された画素アレイと、画素アレイの全画素電流を測定する電流測定回路と、電流測定回路の検出結果を用いて、複数のアバランシェフォトダイオードに供給するバイアス電圧を制御するバイアス電圧制御部と、を有する。発光装置は、電流測定回路の検出結果を用いて測距光の光量を制御する発光制御部を有する。

Description

測距システムおよび光検出装置

　本開示は、測距システムおよび光検出装置に関する。

　ＡＰＤ（Avalanche Photo Diode）またはＳＰＡＤ（Single Photon Avalanche Diode）等に代表される複数のアバランシェフォトダイオードを用いた測距システムが知られている。この測距システムは、アバランシェフォトダイオードを含む複数の画素で構成された画素アレイを備える。画素アレイには、入射光に反応するように設定されたアクティブ画素と、入射光に反応しないように設定された非アクティブ画素と、が存在する。

　画素アレイでは、非アクティブ画素数が支配的である。そのため、非アクティブ画素を流れるリーク電流を測定した結果に基づいて、各アバランシェフォトダイオードに供給するバイアス電圧を調整する技術が提案されている。

特開２０２０－０４８０１９号公報

　例えば、近距離または背景光が大きな環境下でフォトダイオードが光に反応する場合がある。この場合、アクティブ画素の割合は少ないものの、画素アレイ全体の合計電流が、リーク電流の合計電流に対して大きく乖離することが想定される。そのため、リーク電流のみの測定結果に基づいて設定したバイアス電圧では、測距性能の低下や、消費電力の増大といった事態が起こり得る。

　本開示は、アバランシェフォトダイオードに供給されるバイアス電圧を適正化することが可能な測距システムおよび光検出装置を提供する。

　本開示の一実施形態に係る測距システムは、測距光を照射する発光装置と、測距光の反射光を受光する光検出装置と、を備える。光検出装置は、反射光を検出する複数のアバランシェフォトダイオードをそれぞれ含む複数の画素が配列された画素アレイと、画素アレイの全画素電流を測定する電流測定回路と、電流測定回路の検出結果を用いて、複数のアバランシェフォトダイオードに供給するバイアス電圧を制御するバイアス電圧制御部と、を有する。発光装置は、電流測定回路の検出結果を用いて測距光の光量を制御する発光制御部を有する。

　前記電流測定回路は、
　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、
　前記第１オペアンプの出力値を平滑化するローパスフィルタと、を有し、
　前記バイアス電圧制御部は、前記ローパスフィルタの平滑化によって得られた画素電流平均値と予め設定された第１目標値との差分に応じて前記バイアス電圧を調整する第２オペアンプを有し、
　前記発光制御部は、前記画素電流平均値と予め設定された第２目標値との差分に応じて前記光量を調整する第３オペアンプを有していてもよい。

　前記電流測定回路は、
　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、
　前記第１オペアンプの出力値を積分する積分回路と、
　前記積分回路の積分値を一時的に保持する保持回路と、を有し、
　前記バイアス電圧制御部は、前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧を調整する第２オペアンプを有し、
　前記発光制御部は、前記保持値と予め設定された第２目標値との差分に応じて前記光量を調整する第３オペアンプを有していてもよい。

　前記光検出装置は、前記複数のアバランシェフォトダイオードに接続される定電圧源をさらに有し、
　前記電流測定回路は、
　前記定電圧源を介して前記複数のアバランシェフォトダイオードに接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、を有し、
　前記バイアス電圧制御部は、
　前記第１オペアンプの出力値を積分する積分回路と、
　前記積分回路の積分値を一時的に保持する保持回路と、
　前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧および前記定電圧源を調整する第２オペアンプと、を有し、
　前記発光制御部は、前記保持値と予め設定された第２目標値との差分に応じて前記光量を調整する第３オペアンプを有していてもよい。

　前記定電圧源は、
　前記複数のアバランシェフォトダイオードに直列に接続される第１トランジスタと、前記抵抗素子に直列に接続される第２トランジスタと、を有するカレントミラー回路と、
　前記全画素電流と、前記第２オペアンプの出力値との差分に応じて前記第１トランジスタおよび前記第２トランジスタを制御する第４オペアンプと、を有していてもよい。

　前記光検出装置は、
　前記複数の画素を、アクティブ画素または非アクティブ画素にそれぞれ切り替える複数のスイッチ素子と、
　前記非アクティブ画素の画素電流の合計を示す非アクティブ画素電流を測定する非アクティブ画素電流測定回路と、
　前記電流測定回路の検出値から前記非アクティブ画素電流測定回路の検出値を減算して前記アクティブ画素の画素電流の合計を示すアクティブ画素電流を測定するアクティブ画素電流測定回路と、をさらに有していてもよい。

　前記アクティブ画素電流測定回路は、
　前記測距光の照射前に前記アクティブ画素電流測定回路で検出された第１検出値を一時的に保持する第１サンプリングホールド回路と、
　前記測距光の照射後に前記アクティブ画素電流測定回路で検出された第２検出値を一時的に保持する第２サンプリングホールド回路と、を有し、
　前記発光制御部は、前記第１検出値と前記第２検出値との差分を出力する第１オペアンプと、
　前記第１オペアンプの出力値と予め設定された目標値との差分に応じて前記光量を調整する第２オペアンプと、を有していてもよい。

　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
　前記複数のアバランシェフォトダイオードを除く前記光検出装置の一部が、前記第１半導体基板に接合される第２半導体基板に設けられていてもよい。

　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
　前記複数のアバランシェフォトダイオードを除く前記光検出装置の全部が、前記第１半導体基板に接合される第２半導体基板に設けられていてもよい。

　前記電流測定回路は、前記複数のアバランシェフォトダイオードの各々のアノードに接続されていてもよい。

　前記電流測定回路は、前記複数のアバランシェフォトダイオードの各々のカソードに接続されていてもよい。

　本開示の一実施形態に係る光検出装置は、測距光の反射光を検出する複数のアバランシェフォトダイオードをそれぞれ含む複数の画素が配列された画素アレイと、画素アレイの全画素電流を測定する電流測定回路と、電流測定回路の検出結果を用いて、複数のアバランシェフォトダイオードに供給するバイアス電圧を制御するバイアス電圧制御部と、を備える。

　前記電流測定回路は、
　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、
　前記第１オペアンプの出力値を平滑化するローパスフィルタと、を有し、
　前記バイアス電圧制御部は、前記ローパスフィルタの平滑化によって得られた画素電流平均値と予め設定された第１目標値との差分に応じて前記バイアス電圧を調整する第２オペアンプを有していてもよい。

　前記電流測定回路は、
　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、
　前記第１オペアンプの出力値を積分する積分回路と、
　前記積分回路の積分値を一時的に保持する保持回路と、を有し、
　前記バイアス電圧制御部は、前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧を調整する第２オペアンプを有していてもよい。

　前記複数のアバランシェフォトダイオードに接続される定電圧源をさらに備え、
　前記電流測定回路は、
　前記定電圧源を介して前記複数のアバランシェフォトダイオードに接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、を有し、
　前記バイアス電圧制御部は、
　前記第１オペアンプの出力値を積分する積分回路と、
　前記積分回路の積分値を一時的に保持する保持回路と、
　前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧および前記定電圧源を調整する第２オペアンプと、を有していてもよい。

　前記定電圧源は、
　前記複数のアバランシェフォトダイオードに直列に接続される第１トランジスタと、前記抵抗素子に直列に接続される第２トランジスタと、を有するカレントミラー回路と、
　前記全画素電流と、前記第２オペアンプの出力値との差分に応じて前記第１トランジスタおよび前記第２トランジスタを制御する第３オペアンプと、を有していてもよい。

　前記複数の画素を、アクティブ画素または非アクティブ画素にそれぞれ切り替える複数のスイッチ素子と、
　前記非アクティブ画素の画素電流の合計を示す非アクティブ画素電流を測定する非アクティブ画素電流測定回路と、
　前記電流測定回路の検出値から前記非アクティブ画素電流測定回路の検出値を減算して前記アクティブ画素の画素電流の合計を示すアクティブ画素電流を測定するアクティブ画素電流測定回路と、をさらに備えていてもよい。

　前記アクティブ画素電流測定回路は、
　前記測距光の照射前に前記アクティブ画素電流測定回路で検出された第１検出値を一時的に保持する第１サンプリングホールド回路と、
　前記測距光の照射後に前記アクティブ画素電流測定回路で検出された第２検出値を一時的に保持する第２サンプリングホールド回路と、を有していてもよい。

　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
　前記複数のアバランシェフォトダイオードを除く前記光検出装置の一部が、前記第１半導体基板に接合される第２半導体基板に設けられていてもよい。

　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
　前記複数のアバランシェフォトダイオードを除く前記光検出装置の全部が、前記第１半導体基板に接合される第２半導体基板に設けられていてもよい。

第１実施形態に係る測距システムの構成例を示すブロック図である。 第１実施形態における発光装置および光検出装置の回路構成を示す図である。 バイアス電源の構成を示す回路図である。 第１実施形態に係る測距システムの動作タイミングを示すタイミングチャートである。 第２実施形態における発光装置および光検出装置の回路構成を示す図である。 第２実施形態に係る測距システムの動作タイミングを示すタイミングチャートである。 第３実施形態における発光装置および光検出装置の回路構成の一部を示す図である。 図８は、第４実施形態における発光装置および光検出装置の回路構成を示す図である。 第４実施形態に係る測距システムの動作タイミングを示すタイミングチャートである。 第４実施形態に係る測距システムの動作手順を示すフローチャートである。 光検出素子とインバータの動作タイミングを示すタイミングチャートである。 第５実施形態における発光装置および光検出装置の回路構成を示す図である。 第６実施形態における発光装置および光検出装置の回路構成を示す図である。 各実施形態に係る測距システムの配置構成の一例を示すレイアウト図である。 各実施形態に係る測距システムの配置構成の他の一例を示すレイアウト図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部および撮像部の設置位置の一例を示す説明図である。

　（第１実施形態）
　図１は、第１実施形態に係る測距システムの構成例を示すブロック図である。図１に示す測距システム１は、ＴｏＦ(Time of Flight）法を用いて距離画像の撮影を行うシステムであり、発光装置１０および撮像装置２０を備える。

　発光装置１０は、発光制御部１１および発光素子１２を備える。発光制御部１１は、制御部２２の制御に基づいて、発光素子１２が測距光を照射するパターンを制御する。具体的には、発光制御部１１は、制御部２２から供給される照射信号に含まれる照射コードに従って、発光素子１２が測距光を照射するパターンを制御する。例えば、照射コードは、「１」（Ｈｉｇｈ）と「０」（Ｌｏｗ）の２値からなる。発光制御部１１は、照射コードの値が「１」のとき発光素子１２を点灯させ、照射コードの値が「０」のとき発光素子１２を消灯させる。

　発光素子１２は、発光制御部１１の制御に基づいて、所定の波長域の測距光を発する。発光素子１２は、例えば、赤外線レーザダイオードである。発光素子１２の種類、および、測距光の波長域は、測距システム１の用途等に応じて任意に設定することが可能である。

　撮像装置２０は、測距光が被写体１０２および被写体１０３により反射された反射光を受光する。撮像装置２０は、撮像部２１、制御部２２、表示部２３、および、記憶部２４を備える。

　撮像部２１は、レンズ３０、光検出装置４０、および、信号処理回路５０を有する。レンズ３０は、入射光を光検出装置４０に結像させる。なお、レンズ３０の構成は任意であり、例えば、複数のレンズ群によりレンズ３０を構成することも可能である。

　光検出装置４０は、制御部２２の制御に基づいて被写体１０２および被写体１０３等の撮像を行う。また、光検出装置４０は、撮像によって得られた信号を信号処理回路５０へ出力する。

　信号処理回路５０は、制御部２２の制御に基づいて、光検出装置４０の出力信号を処理する。例えば、信号処理回路５０は、光検出装置４０の出力信号に基づいて、被写体までの距離を検出し、被写体までの距離を示す距離画像を生成する。

　制御部２２は、例えば、ＦＰＧＡ（Field Programmable Gate Array）、ＤＳＰ（Digital Signal Processor）等の制御回路やプロセッサ等により構成される。制御部２２は、発光制御部１１、光検出装置４０、および、信号処理回路５０の制御を行う。

　表示部２３は、例えば、液晶表示装置や有機ＥＬ（Electro Luminescence）表示装置等のパネル型表示装置からなる。

　記憶部２４は、任意の記憶装置や記憶媒体等により構成することができ、距離画像等を記憶する。

　図２は、第１実施形態における発光装置１０および光検出装置４０の回路構成を示す図である。

　まず、発光装置１０の回路構成を説明する。発光装置１０で、発光制御部１１が発光素子１２に直列に接続されている。発光素子１２は、測距光Ｌ１を被写体１０２へ向けて照射する。このとき、測距光Ｌ１の光量は、発光制御部１１によって制御される。

　発光制御部１１は、可変電流源１１１およびオペアンプ１１２を有する。可変電流源１１１は、直流の発光電流を発光素子１２へ供給する。発光電流は、測距光Ｌ１の光量に対応し、オペアンプ１１２によって調整される。オペアンプ１１２の非反転入力端子（＋）には、後述するＬＰＦ（ローパスフィルタ）４２３から得られた画素電流平均値を示す信号が入力される。反転入力端子（－）の電位は、目標値Ｖ_１０に設定されている。

　オペアンプ１１２は、信号値（画素電流平均値）と目標値Ｖ_１０との差分に応じて可変電流源１１１の発光電流を調整する。例えば、信号値（画素電流平均値）が目標値Ｖ_１０よりも大きい場合には、可変電流源１１１から供給される発光電流は大きくなる。反対に、信号値（画素電流平均値）が目標値Ｖ_１０よりも小さい場合には、発光電流は小さくなる。

　次に、光検出装置４０の回路構成を説明する。光検出装置４０は、画素アレイ４０１と、電流測定回路４０２と、バイアス電圧制御部４０３と、バイアス電源４０４と、を有する。

　画素アレイ４０１は、二次元状に配列された複数の画素４０１ａおよび複数の画素４０１ｂを有する。各画素４０１ａおよび各画素４０１ｂは、光検出素子４１１と、スイッチ素子４１２と、電流源４１３と、インバータ４１４と、を有する。

　光検出素子４１１は、ＡＰＤまたはＳＰＡＤ等に代表されるアバランシェフォトダイオードである。光検出素子４１１のカソードは、電流源４１３およびインバータ４１４に接続されている。光検出素子４１１のアノードは、電流測定回路４０２に接続されている。

　スイッチ素子４１２は、各画素をアクティブ画素または非アクティブ画素に切り替えるＮ型ＭＯＳトランジスタで構成される。スイッチ素子４１２のゲートには、制御部２２から制御信号が入力される。スイッチ素子４１２が制御信号に基づいてオフすると、光検出素子４１１が反射光Ｌ２に反応するアクティブ画素に切り替わる。反対に、スイッチ素子４１２が制御信号に基づいてオンすると、光検出素子４１１が反射光Ｌ２に反応しない非アクティブ画素に切り替わる。本実施形態では、画素４０１ａがアクティブ画素に設定され、画素４０１ｂが非アクティブ画素に設定されている。

　本実施形態では、測距システム１が通常動作するとき、アクティブ画素数は、非アクティブ画素数よりも少ない。

　電流源４１３は、光検出素子４１１のカソードに可変電圧を供給するＰ型ＭＯＳトランジスタで構成される。電流源４１３によって、降伏電圧以上の逆電圧が光検出素子４１１のアノード－カソード間に印加されると、光検出素子４１１がガイガーモードに設定される。ガイガーモードに設定された光検出素子４１１に光子が入射すると、アバランシェ増倍が発生し、光検出素子４１１に電流が流れる。この電流は、インバータ４１４に入力される。

　インバータ４１４は、入力端子の電圧、換言すると光検出素子４１１のカソード電圧と、基準電圧とを比較する。また、インバータ４１４は、カソード電圧が基準電圧よりも高いかまたは低いかを示す信号を出力端子から信号処理回路５０へ出力する。信号処理回路５０は、この信号によってカソード電圧の電圧変化を検知することができる。

　電流測定回路４０２は、抵抗素子４２１と、オペアンプ４２２と、ＬＰＦ４２３と、を有する。抵抗素子４２１は、画素４０１ａおよび画素４０１ｂに設けられた全ての光検出素子４１１に直列に接続されている。オペアンプ４２２の非反転入力端子（＋）は、抵抗素子４２１の一端に接続され、反転入力端子（－）は、抵抗素子４２１の他端に接続されている。オペアンプ４２２は、抵抗素子４２１の両端の電圧を出力端子からバイアス電圧制御部４０３へ出力する。オペアンプ４２２の出力値は、画素アレイ４０１の全画素電流に相当する。ＬＰＦ４２３は、オペアンプ４２２の出力値を平滑化する。これにより、画素アレイ４０１の全画素電流の平均に相当する画素電流平均値が得られる。

　なお、本実施形態では電流測定回路４０２は、アナログ回路で構成されているが、一部がデジタル回路で構成されていてもよい。具体的には、電流測定回路４０２は、ＡＤＣ（アナログ－デジタル変換器）と、デジタルＬＰＦと、ＤＡＣ（デジタル－アナログ変換器）とを有する。ＡＤＣは、オペアンプ４２２から出力されたアナログ信号をデジタル信号に変換する。デジタルＬＰＦは、このデジタル信号に対して平滑化処理を行う。ＤＡＣは、平滑化処理されたデジタル信号をアナログ信号に変換する。

　本実施形態では、ＬＰＦ４２３の平滑化によって得られた画素電流平均値は、発光制御部１１のオペアンプ１１２の非反転入力端子（＋）にも入力される。画素電流平均値が目標値Ｖ１０に一致するように、オペアンプ１１２は、可変電流源１１１から発光素子１２へ供給される発光電流を調整する。

　バイアス電圧制御部４０３は、オペアンプ４３１を有する。オペアンプ４３１の非反転入力端子（＋）には、上記画素電流平均値が入力される。オペアンプ４３１の反転入力端子（－）の電位は、目標値Ｖ_２０に設定されている。画素電流平均値が目標値Ｖ_２０に一致するように、オペアンプ４３１は、バイアス電源４０４を制御する。すなわち、オペアンプ４３１は、画素電流平均値と目標値Ｖ_２０との差分に応じてバイアス電源４０４から各光検出素子４１１のアノードに供給されるバイアス電圧を調整する。

　図３は、バイアス電源４０４の構成を示す回路図である。バイアス電源４０４は、オペアンプ４４１および電流源４４２を有する。オペアンプ４４１の非反転入力端子（＋）は、抵抗素子４２１を介して各光検出素子４１１のアノードに接続されている。一方、反転入力端子（－）は、上述したオペアンプ４３１の出力端子に接続されている。電流源４４２は、Ｎ型ＭＯＳトランジスタで構成されている。Ｎ型ＭＯＳトランジスタのゲートは、オペアンプ４４１の出力端子に接続されている。ドレインは、オペアンプ４４１の非反転入力端子（＋）に接続されている。ソースは接地されている。バイアス電源４０４では、オペアンプ４４１がＮ型ＭＯＳトランジスタのゲート電位を制御することによって、各光検出素子４１１のアノードに供給されるバイアス電圧が調整される。

　図４は、本実施形態に係る測距システム１の動作タイミングを示すタイミングチャートである。以下、図４を参照して、上記のように構成された測距システム１の動作について説明する。

　発光素子１２が周期Ｔで発光するたびに、測距光Ｌ１が被写体１０２へ照射される。また、反射光Ｌ２が各画素４０１ａの光検出素子４１１に検出される。この光検出素子４１１は、被写体１０２の設置環境の背景光Ｌ３（図２参照）も検出する。背景光Ｌ３の光量は、反射光Ｌ２の光量よりも小さい。

　電流測定回路４０２で測定される画素アレイ４０１の全画素の電流を合計した全画素電流には、背景光Ｌ３の光量を示す電流成分と、背景光Ｌ３の光量に反射光Ｌ２の光量が加わった電流成分と、が含まれる。全画素電流には、各画素４０１ｂ（非アクティブ画素）のリーク電流Ｉ_Ｌの成分も含まれる。光検出素子４１１の降伏電圧は、温度変化に対する変動や個体差がある。そのため、非アクティブ画素（画素４０１ｂ）では、光検出素子４１１のアノード－カソード間電圧が降伏電圧まで降下せず、光子に反応してリーク電流が発生し得る。

　全画素電流は、ＬＰＦ４２３で平滑化される。これにより、画素電流平均値が得られる。その後、バイアス電圧制御部４０３のオペアンプ４３１によって、全画素電流が一定になるようにバイアス電圧が調整される。例えば背景光Ｌ３の光量が大きな環境下では、全画素電流も大きくなる。この場合、バイアス電源４０４では、オペアンプ４４１が電流源４４２（Ｎ型ＭＯＳトランジスタ）のゲート電位を下げる。その結果、バイアス電圧が上昇する。

　一方、背景光Ｌ３の光量が小さな環境下では、全画素電流も小さくなる。この場合、バイアス電源４０４では、オペアンプ４４１が電流源４４２（Ｎ型ＭＯＳトランジスタ）のゲート電位を上げる。その結果、バイアス電圧が降下する。

　したがって、本実施形態によれば、アクティブ画素（画素４０１ａ）および非アクティブ画素（画素４０１ｂ）の両方の画素電流を測定してバイアス電圧を調整している。そのため、背景光Ｌ３の光量に応じて、バイアス電圧を適正化することが可能となる。

　また、本実施形態では、発光制御部１１が、ＬＰＦ４２３の平滑化によって得られた画素電流平均値に基づいて、発光電流を調整する。例えば背景光Ｌ３の光量が大きな環境下では、画素電流平均値も大きくなる。この場合、オペアンプ１１２は、発光電流を上げるように可変電流源１１１を調整する。その結果、背景光Ｌ３の光量が大きな環境下であっても、測距性能を維持することが可能となる。

　一方、背景光Ｌ３の光量が小さな環境下では、画素電流平均値も小さくなる。この場合、オペアンプ１１２は、発光電流を下げる可変電流源１１１を調整する。これにより、背景光Ｌ３の光量が小さな環境下では、発光装置１０の消費電力を低減することが可能となる。

　（第２実施形態）
　図５は、第２実施形態における発光装置１０および光検出装置４０の回路構成を示す図である。上述した第１実施形態と同様の構成要素には同じ符号を付し、詳細な説明を省略する。

　本実施形態では、電流測定回路４０２の構成が第１実施形態と異なる。本実施形態に係る電流測定回路４０２には、積分回路４２４および保持回路４２５が、ＬＰＦ４２３の代わりに設けられている。

　積分回路４２４は、電流測定回路４０２のオペアンプ４２２の出力端子に接続されている。積分回路４２４は、オペアンプ４２２の出力値、すなわち全画素電流を積分して保持回路４２５へ出力する。保持回路４２５は、積分回路４２４の積分値、すなわち全画素電流の積分値を一時的に保持する。

　図６は、本実施形態に係る測距システムの動作タイミングを示すタイミングチャートである。以下、図６を参照して、本実施形態に係る測距システムの動作について説明する。

　本実施形態でも、第１実施形態と同様に、発光素子１２は、周期Ｔで測距光Ｌ１を被写体１０２へ照射するたびに、各画素４０１ａの光検出素子４１１が、反射光Ｌ２および背景光Ｌ３を検出する。また、電流測定回路４０２で検出される全画素電流にも、背景光Ｌ３の光量を示す電流成分、反射光Ｌ２の光量を示す電流成分、および各画素４０１ｂ（非アクティブ画素）のリーク電流Ｉ_Ｌの成分が含まれる。

　上記全画素電流は、積分回路４２４で積分される。積分回路４２４は、制御部２２から発光素子１２の発光周期と同じ周期Ｔで入力される制御信号に基づいて全画素電流を積分する。すなわち、積分回路４２４の積分区間は、周期Ｔに設定されている。

　続いて、積分回路４２４の積分値は保持回路４２５で保持される。保持回路４２５も、上記制御信号に基づいて積分値を保持する。すなわち、保持回路４２５の保持区間は、周期Ｔに設定されている。

　その後、オペアンプ４３１が、上記積分値と目標値Ｖ_２１との差分に応じてバイアス電圧を調整する。なお、この目標値Ｖ_２１は、第１実施形態で説明した目標値Ｖ_２０とは異なる値である。このようにして、全画素電流が一定になるようにバイアス電圧が調整される。

　また、本実施形態では、発光制御部１１が、保持回路４２５で一時的に保持された画素電流の積分値と、目標値Ｖ_１１との差分に応じて発光電流を調整する。なお、この目標値Ｖ_１１は、第１実施形態で説明した目標値Ｖ_１０とは異なる値である。このようにして、発光電流が調整されるので、背景光Ｌ３の光量に応じて測距光Ｌ１の光量が適正化される。

　以上説明した本実施形態によれば、画素アレイ４０１の全画素電流を用いてバイアス電圧を調整しているため、背景光Ｌ３の光量に応じて光検出性能を適正化することが可能となる。加えて、上記全画素電流を用いて発光電流も調整しているため、背景光Ｌ３の光量に応じて発光性能も適正化することが可能となる。

　（第３実施形態）
　図７は、第３実施形態における発光装置１０および光検出装置４０の回路構成の一部を示す図である。上述した第１実施形態と同様の構成要素には同じ符号を付し、詳細な説明を省略する。

　本実施形態に係る光検出装置４０は、定電圧源４０５をさらに有する。本実施形態に係る定電圧源４０５は、電流検出機能を有するバイアス電源であり、第１トランジスタ４５１と、第２トランジスタ４５２と、オペアンプ４５３と、定電圧負電源４５４と、を有する。第１トランジスタ４５１および第２トランジスタ４５２は、Ｎ型ＭＯＳトランジスタであり、カレントミラー回路を構成する。

　第１トランジスタ４５１のドレインは、各光検出素子４１１のアノードに接続され、ソースは定電圧負電源４５４に接続されている。一方、第２トランジスタ４５２のドレインは、電流測定回路４０２の抵抗素子４２１に直列に接続され、ソースは定電圧負電源４５４に接続されている。各トランジスタのゲートは、オペアンプ４５３の出力端子に接続されている。

　オペアンプ４５３の非反転入力端子（＋）は、各光検出素子４１１のアノードに接続され、反転入力端子（－）はバイアス電圧制御部４０３のオペアンプ４３１の出力端子に接続されている。

　本実施形態では、全画素電流は、第１トランジスタ４５１を流れる。このとき、第２トランジスタ４５２は、第１トランジスタ４５１とカレントミラー回路を構成するため、全画素電流と同じ電流が、第２トランジスタ４５２を流れて抵抗素子４２１で検出される。また、オペアンプ４２２では、抵抗素子４２１の検出電流を出力する。

　続いて、第２実施形態と同様に、全画素電流が積分回路４２４で積分され、積分値が保持回路４２５で一時的に保持される。その後、オペアンプ４３１が、保持回路４２５で一時的に保持された積分値と目標値Ｖ_２０との差分に応じてバイアス電圧を調整する。また、定電圧源４０５のオペアンプ４５３において、第１トランジスタ４５１を流れる電流と、オペアンプ４３１の出力値との差分に応じて、第１トランジスタ４５１および第２トランジスタ４５２の各々のゲート電位が調整される。なお、本実施形態では、積分回路４２４および保持回路４２５の代わりに第１実施形態で説明したＬＰＦ４２３が設けられていてもよい。この場合、全画素電流は、平滑化される。

　以上説明した本実施形態によれば、第２実施形態と同様に、背景光Ｌ３の光量に応じて光検出性能および発光性能を適正化することが可能となる。加えて、本実施形態では、バイアス電源を、電流検出機能を有するバイアス電源４０５とすることによって、光検出素子４１１とバイアス電源との間における電流経路に抵抗素子４２１を配置しない回路構成で、全画素電流を測定することができる。

　（第４実施形態）
　図８は、第４実施形態における発光装置１０および光検出装置４０の回路構成を示す図である。上述した第１実施形態と同様の構成要素には同じ符号を付し、詳細な説明を省略する。本実施形態に係る光検出装置４０は、非アクティブ画素電流測定回路４０６およびアクティブ画素電流測定回路４０７をさらに有する。

　非アクティブ画素電流測定回路４０６は、非アクティブ画素に設定された画素４０１ｂの画素電流の合計を示す非アクティブ画素電流を測定するための回路である。具体的には、非アクティブ画素電流測定回路４０６は、抵抗素子４６１と、オペアンプ４６２と、ＬＰＦ４６３と、を有する。抵抗素子４６１の一端は、電流路（例えばスイッチ素子４１２のソース）に接続され、他端は接地されている。

　オペアンプ４６２の非反転入力端子（＋）には、抵抗素子４６１の一端が接続され、反転入力端子（－）の電位は、接地されている。オペアンプ４６２は、抵抗素子４６１の電圧を非アクティブ画素電流としてＬＰＦ４６３へ出力する。ＬＰＦ４６３は、非アクティブ画素電流を平滑化する。これにより、非アクティブ画素電流の平均値が得られる。

　一方、アクティブ画素電流測定回路４０７は、アクティブ画素に設定された画素４０１ａの画素電流の合計を示すアクティブ画素電流を測定するための回路である。具体的には、アクティブ画素電流測定回路４０７は、オペアンプ４７１と、第１サンプリングホールド（Ｓ／Ｈ）回路４７２と、第２サンプリングホールド（Ｓ／Ｈ）回路４７３と、を有する。

　オペアンプ４７１の非反転入力端子（＋）には、ＬＰＦ４２３で測定された全画素電流の平均値が入力され、反転入力端子（－）には、非アクティブ画素電流測定回路４０６で測定された非アクティブ画素電流の平均値が入力される。オペアンプ４７１は、全画素電流の平均値から非アクティブ画素電流の平均値を減算して、アクティブ画素電流を測定する。

　第１サンプリングホールド回路４７２は、発光素子１２が測距光Ｌ１を照射する前のオペアンプ４７１の第１検出値を一時的に保持する。一方、第２サンプリングホールド回路４７３は、発光素子１２が測距光Ｌ１を照射した後のオペアンプ４７１の第２検出値を一時的に保持する。第１検出値および第２検出値は、同時に発光制御部１１へ出力される。

　本実施形態に係る発光制御部１１は、オペアンプ１１３をさらに有する。オペアンプ１１３の非反転入力端子（＋）には第２検出値が入力され、反転入力端子（－）には第１検出値が入力される。オペアンプ１１３は、第２検出値と第１検出値との差分を出力する。この差分は、測距光Ｌ１に対する画素４０１ａの光検出素子４１１の反応電流に相当する。この反応電流は、オペアンプ１１２の非反転入力端子（＋）に入力される。オペアンプ１１２は、反応電流と目標値Ｖ_１２との差分に応じて発光電流を調整する。

　図９は、本実施形態に係る測距システムの動作タイミングを示すタイミングチャートである。また、図１０は、本実施形態に係る測距システムの動作手順を示すフローチャートである。以下、図９および図１０を参照して、本実施形態に係る測距システムの動作について説明する。

　まず、発光素子１２が、発光制御部１１の制御に基づいて消灯する（ステップＳ１）。この場合、背景光Ｌ３が画素４０１ａ（アクティブ画素）および画素４０１ｂ（非アクティブ画素）の各光検出素子４１１に入射する。

　次に、電流測定回路４０２が全画素電流Ｉ_１０を測定する（ステップＳ２）。ステップＳ２に並行して、非アクティブ画素電流測定回路４０６が非アクティブ画素電流Ｉ_２０を測定する（ステップＳ３）。全画素電流Ｉ_１０および非アクティブ画素電流Ｉ_２０は、背景光Ｌ３の電流成分のみを含む。

　次に、アクティブ画素電流測定回路４０７が、全画素電流Ｉ_１０から非アクティブ画素電流Ｉ_２０を減算してアクティブ画素電流Ｉ_３０を測定する（ステップＳ４）。アクティブ画素電流Ｉ_３０は、第１サンプリングホールド回路４７２にホールドされる（ステップＳ５）。

　次に、発光素子１２が、発光制御部１１の制御に基づいて点灯する（ステップＳ６）。この場合、測距光Ｌ１が発光素子１２から被写体１０２に向けて照射され、反射光Ｌ２および背景光Ｌ３が画素４０１ａ（アクティブ画素）および画素４０１ｂ（非アクティブ画素）の各光検出素子４１１に入射する。

　次に、電流測定回路４０２が全画素電流Ｉ_１１を測定する（ステップＳ７）。ステップＳ７に並行して、非アクティブ画素電流測定回路４０６が非アクティブ画素電流Ｉ_２２を測定する（ステップＳ８）。全画素電流Ｉ_１１および非アクティブ画素電流Ｉ_２２は、背景光Ｌ３の電流成分だけでなく反射光Ｌ２の電流成分も含む。

　次に、アクティブ画素電流測定回路４０７が、全画素電流Ｉ_１１から非アクティブ画素電流Ｉ_２１を減算してアクティブ画素電流Ｉ_３１を測定する（ステップＳ９）。アクティブ画素電流Ｉ_３１は、第２サンプリングホールド回路４７２にホールドされる（ステップＳ１０）。

　続いて、アクティブ画素電流Ｉ_３０およびアクティブ画素電流Ｉ_３１が、発光制御部１１に同時に入力される。発光制御部１１は、アクティブ画素電流Ｉ_３１からアクティブ画素電流Ｉ_３０を減算して、アクティブ画素電流Ｉ_３２を測定する（ステップＳ１１）。アクティブ画素電流Ｉ_３２は、反射光Ｌ２の電流成分のみを含むため、測距光Ｌ１に対するアクティブ画素の光検出素子４１１の反応電流に相当する。

　最後に、発光制御部１１が、アクティブ画素電流Ｉ_３２に基づいて発光電流を調整する（ステップＳ１２）。また、バイアス電圧制御部４０３が、全画素電流Ｉ_１１に基づいてバイアス電圧を調整する。これにより、全画素電流およびアクティブ画素電流が、それぞれターゲット電流Ｉ_ｔｇｔ1およびターゲット電流Ｉ_ｔｇｔ1になるように制御される。

　本実施形態によれば、上記の通り、画素アレイ４０１全体の消費電流を所定の電流目標値となるようにバイアス電圧を制御し、反射光Ｌ２によるアクティブ画素電流が所定の電流目標値となるように発光電流を制御する。これにより、背景光Ｌ３の電流成分とリーク電流Ｉ_Ｌを抑えた分、反射光Ｌ３の電流成分が増加し、測距光Ｌ１の光量が増加する。

　また、本実施形態では、各画素のインバータ４１４では検出できない光検出素子４１１のフォトン反応を検出することができる。以下、この効果について図１１を参照して説明する。

　図１１は、光検出素子４１１とインバータ４１４の動作タイミングを示すタイミングチャートである。図１１は、アクティブ画素の光検出素子４１１のアノードとカソード間の電圧Ｖ_Ｄおよび電流Ｉ_Ｄの変化を示す。

　まず、時刻ｔ１における入射光Ｌ１１に対する光検出素子４１１のフォトン反応によって、アバランシェ増倍による電流が流れる。そのため、アノード－カソード間電圧Ｖ_Ｄは、降伏電圧■ｂｄと、直列寄生抵抗Ｒｓと電流Ｉｑとを積算した電圧とを加算した電圧まで低下する。これにより、アバランシェ増倍が止まる（ガイガーモードから抜ける）。

　続いて、電流源４１３から電流が流れてアノード－カソード間電圧Ｖ_Ｄが回復する、いわゆるリチャージ動作が行われる。このとき、背景光Ｌ３１の光量は十分に小さいため、リチャージ動作中にフォトン反応は起こらない。

　その後、時刻ｔ２における入射光Ｌ１２に対する光検出素子４１１のフォトン反応によって、アバランシェ増倍による電流Ｉｑが流れる。フォトン反応によって、アノード－カソード間電圧Ｖ_Ｄは、再び電圧降下し、続いてリチャージ動作が開始される。このとき、背景光Ｌ３２の光量は背景光３１よりも大きいため、フォトン反応が複数回起こる。そのため、電流がフォトン反応毎に流れる。

　しかし、アノード－カソード間電圧Ｖ_Ｄがインバータ４１４の基準電圧を超える前にこのフォトン反応が発生した場合、インバータ４１４の出力パルスのレベルが変化しないため、フォトン反応を検出できない。

　一方、本実施形態では、背景光Ｌ３のみの電流成分を含んだアクティブ画素電流を測定することができる。そのため、インバータ４１４で検出できない光検出素子４１１のフォトン反応を検出することができる。

　（第５実施形態）
　図１２は、第５実施形態における発光装置１０および光検出装置４０の回路構成を示す図である。上述した第１実施形態と同様の構成要素には同じ符号を付し、詳細な説明を省略する。

　本実施形態に係る光検出装置４０の画素アレイ４０１では、光検出素子４１１のアノードがインバータ４１４に接続され、カソードが電流測定回路４０２に接続されている。インバータ４１４は、アノード電圧が変化したか否かを示すデジタル信号を信号処理回路５０へ出力する。また、光検出素子４１１のアノードには、Ｎ型ＭＯＳトランジスタで構成された電流源４１３ａと、Ｐ型ＭＯＳトランジスタで構成されたスイッチ素子４１２ａとが接続されている。

　電流測定回路４０２は、光検出素子４１１のカソード側で全画素電流の平均値を測定する。なお、電流測定回路４０２では、第２実施形態で説明した積分回路４２４および保持回路４２５がＬＰＦ４２３の代わりに設けられていてもよい。

　バイアス電圧制御部４０３は、ＬＰＦ４２３の平滑化により得られた画素電流平均値と目標値Ｖ_２２との差分に応じて、バイアス電源４０４から各光検出素子４１１のカソードに供給されるバイアス電圧を調整する。また、発光制御部１１のオペアンプ１１２は、上記画素電流平均値と目標値Ｖ_１３との差分に応じて、発光素子１２の発光電流を調整する。

　以上説明した本実施形態においても、第１実施形態と同様に、アクティブ画素（４０１ａ）および非アクティブ画素（画素４０１ｂ）の両方の画素電流を測定してバイアス電圧を調整している。そのため、背景光Ｌ３の光量に応じて、バイアス電圧を適正化することが可能となる。また、発光制御部１１が、画素電流平均値に基づいて、発光電流を調整するため、測距性能を維持し、消費電力を低減することが可能となる。

　（第６実施形態）
　図１３は、第６実施形態における発光装置１０および光検出装置４０の回路構成を示す図である。上述した第５実施形態と同様の構成要素には同じ符号を付し、詳細な説明を省略する。

　本実施形態に係る光検出装置４０は、非アクティブ画素電流測定回路４０６およびアクティブ画素電流測定回路４０７をさらに有する。非アクティブ画素電流測定回路４０６は、第４実施形態と同様に、画素４０１ｂ（非アクティブ画素）の非アクティブ画素電流を測定する。また、アクティブ画素電流測定回路４０７も、第４実施形態と同様に、測距光Ｌ１の照射前後のアクティブ画素電流を測定する。

　さらに、発光制御部１１も、第４実施形態と同様に、測距光Ｌ１に対する光検出素子４１１の反応電流を測定し、その反応電流と目標値Ｖ_１４との差分に応じて発光電流を調整する。

　したがって、本実施形態においても、バイアス電圧を適正化し、測距性能を維持し、消費電力を低減することが可能となる。加えて、各画素のインバータ４１４では検出できない光検出素子４１１のフォトン反応も検出することができる。

　（第１変形例）
　図１４は、上述した各実施形態に係る測距システムの配置構成の一例を示すレイアウト図である。

　図１４に示す変形例では、二次元状に配列された複数の光検出素子４１１が第１半導体基板５０１に設けられている。第１半導体基板５０１には、銅パッドで第２半導体基板５０２が接合されている。これにより、第１半導体基板５０１および第２半導体基板５０２は、互いに積層された１つの半導体チップとして形成される。

　第２半導体基板５０２には、各光検出素子４１１の読み出し回路５１２と、制御部２２とが設けられている。読み出し回路５１２には、例えば、画素アレイ４０１の光検出素子４１１以外の部品や電流測定回路４０２といった光検出装置４０の一部に加えて、信号処理回路５０等が含まれる。

　また、第１半導体基板５０１および第２半導体基板５０２とは別チップとして形成される第３半導体基板５０３には、可変電源回路５１３が設けられている。可変電源回路５１３には、例えば、バイアス電圧制御部４０３やバイアス電源４０４といった光検出装置４０の残りの部分等が設けられている。

　さらに、本変形例では、第１半導体基板５０１および第２半導体基板５０２とは別チップとして形成される第４半導体基板５０４および第５半導体基板５０５も設けられている。第４半導体基板５０４には、駆動回路５１４が設けられいる。駆動回路５１４には、例えば、上述した発光制御部１１等の発光素子１２の駆動に関する部品が設けられている。一方、第５半導体基板５０５には、二次元状に配列された複数の発光素子１２が設けられている。

　以上説明した本変形例によれば、光検出素子４１１を独立した１つの半導体基板に配置することによって、半導体基板に占める受光領域の比率（Fill Factor）が向上する。その結果、光検出素子４１１に入射した光子を高い確率で検出することが可能となる。また、発光素子１２も、独立した１つの半導体基板に配置されているので、半導体基板に占める発光領域の比率が向上する。

　（第２変形例）
　図１５は、上述した各実施形態に係る測距システムの配置構成の他の一例を示すレイアウト図である。上述した第１変形例と同じ構成要素には同じ符号を付し、詳細な説明を省略する。

　本変形例では、可変電源回路５１３が第２半導体基板５０２に設けられている。すなわち、光検出装置４０の全部が、第２半導体基板５０２に集約されている。

　したがって、本実施形態によれば、第３半導体基板５０３が不要になるので、システムを小型化することができる。

　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

　図１６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、および統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、および車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。

　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、および、車両の制動力を発生させる制動装置等の制御装置として機能する。

　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声および画像のうちの少なくとも一方の出力信号を送信する。図１６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２およびインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイおよびヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

　図１７は、撮像部１２０３１の設置位置の例を示す図である。

　図１７では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。

　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドアおよび車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１および車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

　なお、図１７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば撮像部１２０３１に適用され得る。具体的には、撮像部２１は、撮像部１２０３１に適用することができる。本開示に係る技術を適用することにより、より測距精度の高い撮影画像を得ることができるため、安全性を向上することが可能になる。

　なお、本技術は以下のような構成を取ることができる。
（１）　測距光を照射する発光装置と、
　前記測距光の反射光を受光する光検出装置と、を備え、
　前記光検出装置は、
　前記反射光を検出する複数のアバランシェフォトダイオードをそれぞれ含む複数の画素が配列された画素アレイと、
　前記画素アレイの全画素電流を測定する電流測定回路と、
　前記電流測定回路の検出結果を用いて、前記複数のアバランシェフォトダイオードに供給するバイアス電圧を制御するバイアス電圧制御部と、を有し、
　前記発光装置は、前記電流測定回路の検出結果を用いて前記測距光の光量を制御する発光制御部を有する、測距システム。
（２）　前記電流測定回路は、
　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、
　前記第１オペアンプの出力値を平滑化するローパスフィルタと、を有し、
　前記バイアス電圧制御部は、前記ローパスフィルタの平滑化によって得られた画素電流平均値と予め設定された第１目標値との差分に応じて前記バイアス電圧を調整する第２オペアンプを有し、
　前記発光制御部は、前記画素電流平均値と予め設定された第２目標値との差分に応じて前記光量を調整する第３オペアンプを有する、（１）に記載の測距システム。
（３）　前記電流測定回路は、
　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、
　前記第１オペアンプの出力値を積分する積分回路と、
　前記積分回路の積分値を一時的に保持する保持回路と、を有し、
　前記バイアス電圧制御部は、前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧を調整する第２オペアンプを有し、
　前記発光制御部は、前記保持値と予め設定された第２目標値との差分に応じて前記光量を調整する第３オペアンプを有する、（１）に記載の測距システム。
（４）　前記光検出装置は、前記複数のアバランシェフォトダイオードに接続される定電圧源をさらに有し、
　前記電流測定回路は、
　前記定電圧源を介して前記複数のアバランシェフォトダイオードに接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、を有し、
　前記バイアス電圧制御部は、
　前記第１オペアンプの出力値を積分する積分回路と、
　前記積分回路の積分値を一時的に保持する保持回路と、
　前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧および前記定電圧源を調整する第２オペアンプと、を有し、
　前記発光制御部は、前記保持値と予め設定された第２目標値との差分に応じて前記光量を調整する第３オペアンプを有する、（１）に記載の測距システム。
（５）　前記定電圧源は、
　前記複数のアバランシェフォトダイオードに直列に接続される第１トランジスタと、前記抵抗素子に直列に接続される第２トランジスタと、を有するカレントミラー回路と、
　前記全画素電流と、前記第２オペアンプの出力値との差分に応じて前記第１トランジスタおよび前記第２トランジスタを制御する第４オペアンプと、を有する、（４）に記載の測距システム。
（６）　前記光検出装置は、
　前記複数の画素を、アクティブ画素または非アクティブ画素にそれぞれ切り替える複数のスイッチ素子と、
　前記非アクティブ画素の画素電流の合計を示す非アクティブ画素電流を測定する非アクティブ画素電流測定回路と、
　前記電流測定回路の検出値から前記非アクティブ画素電流測定回路の検出値を減算して前記アクティブ画素の画素電流の合計を示すアクティブ画素電流を測定するアクティブ画素電流測定回路と、をさらに有する、（１）に記載の測距システム。
（７）　前記アクティブ画素電流測定回路は、
　前記測距光の照射前に前記アクティブ画素電流測定回路で検出された第１検出値を一時的に保持する第１サンプリングホールド回路と、
　前記測距光の照射後に前記アクティブ画素電流測定回路で検出された第２検出値を一時的に保持する第２サンプリングホールド回路と、を有し、
　前記発光制御部は、前記第１検出値と前記第２検出値との差分を出力する第１オペアンプと、
　前記第１オペアンプの出力値と予め設定された目標値との差分に応じて前記光量を調整する第２オペアンプと、を有する、（６）に記載の測距システム。
（８）　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
　前記複数のアバランシェフォトダイオードを除く前記光検出装置の一部が、前記第１半導体基板に接合される第２半導体基板に設けられている、（１）に記載の測距システム。
（９）　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
　前記複数のアバランシェフォトダイオードを除く前記光検出装置の全部が、前記第１半導体基板に接合される第２半導体基板に設けられている、（１）に記載の測距システム。
（１０）　前記電流測定回路は、前記複数のアバランシェフォトダイオードの各々のアノードに接続されている、（１）に記載の測距システム。
（１１）　前記電流測定回路は、前記複数のアバランシェフォトダイオードの各々のカソードに接続されている、（１）に記載の測距システム。
（１２）　測距光の反射光を検出する複数のアバランシェフォトダイオードをそれぞれ含む複数の画素が配列された画素アレイと、
　前記画素アレイの全画素電流を測定する電流測定回路と、
　前記電流測定回路の検出結果を用いて、前記複数のアバランシェフォトダイオードに供給するバイアス電圧を制御するバイアス電圧制御部と、を備える光検出装置。
（１３）　前記電流測定回路は、
　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、
　前記第１オペアンプの出力値を平滑化するローパスフィルタと、を有し、
　前記バイアス電圧制御部は、前記ローパスフィルタの平滑化によって得られた画素電流平均値と予め設定された第１目標値との差分に応じて前記バイアス電圧を調整する第２オペアンプを有する、（１２）に記載の光検出装置。
（１４）　前記電流測定回路は、
　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、
　前記第１オペアンプの出力値を積分する積分回路と、
　前記積分回路の積分値を一時的に保持する保持回路と、を有し、
　前記バイアス電圧制御部は、前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧を調整する第２オペアンプを有する、（１２）に記載の光検出装置。
（１５）　前記複数のアバランシェフォトダイオードに接続される定電圧源をさらに備え、
　前記電流測定回路は、
　前記定電圧源を介して前記複数のアバランシェフォトダイオードに接続される抵抗素子と、
　前記抵抗素子の電圧を出力する第１オペアンプと、を有し、
　前記バイアス電圧制御部は、
　前記第１オペアンプの出力値を積分する積分回路と、
　前記積分回路の積分値を一時的に保持する保持回路と、
　前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧および前記定電圧源を調整する第２オペアンプと、を有する、（１２）に記載の光検出装置。
（１６）　前記定電圧源は、
　前記複数のアバランシェフォトダイオードに直列に接続される第１トランジスタと、前記抵抗素子に直列に接続される第２トランジスタと、を有するカレントミラー回路と、
　前記全画素電流と、前記第２オペアンプの出力値との差分に応じて前記第１トランジスタおよび前記第２トランジスタを制御する第３オペアンプと、を有する、（１５）に記載の光検出装置。
（１７）　前記複数の画素を、アクティブ画素または非アクティブ画素にそれぞれ切り替える複数のスイッチ素子と、
　前記非アクティブ画素の画素電流の合計を示す非アクティブ画素電流を測定する非アクティブ画素電流測定回路と、
　前記電流測定回路の検出値から前記非アクティブ画素電流測定回路の検出値を減算して前記アクティブ画素の画素電流の合計を示すアクティブ画素電流を測定するアクティブ画素電流測定回路と、をさらに備える、（１２）に記載の光検出装置。
（１８）　前記アクティブ画素電流測定回路は、
　前記測距光の照射前に前記アクティブ画素電流測定回路で検出された第１検出値を一時的に保持する第１サンプリングホールド回路と、
　前記測距光の照射後に前記アクティブ画素電流測定回路で検出された第２検出値を一時的に保持する第２サンプリングホールド回路と、を有する、（１７）に記載の光検出装置。
（１９）　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
　前記複数のアバランシェフォトダイオードを除く前記光検出装置の一部が、前記第１半導体基板に接合される第２半導体基板に設けられている、（１２）に記載の光検出装置。
（２０）　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
　前記複数のアバランシェフォトダイオードを除く前記光検出装置の全部が、前記第１半導体基板に接合される第２半導体基板に設けられている、（１２）に記載の光検出装置。

　１０：発光装置
　１１：発光制御部
　４０：光検出装置
　１１２：オペアンプ
　１１３：オペアンプ
　４０１：画素アレイ
　４０２：電流測定回路
　４０３：バイアス電圧制御部
　４０５：電流検出機能を有するバイアス電源
　４０６：非アクティブ画素電流測定回路
　４０７：アクティブ画素電流測定回路
　４１２、４１２ａ：スイッチ素子
　４２１：抵抗素子
　４２２：オペアンプ
　４２３：ＬＰＦ
　４２４：積分回路
　４２５：保持回路
　４３１：オペアンプ
　４５１：第１トランジスタ
　４５２：第２トランジスタ
　４５３：オペアンプ
　４７２：第１サンプリングホールド回路
　４７３：第２サンプリングホールド回路

Claims (20)

1. 　測距光を照射する発光装置と、
   　前記測距光の反射光を受光する光検出装置と、を備え、
   　前記光検出装置は、
   　前記反射光を検出する複数のアバランシェフォトダイオードをそれぞれ含む複数の画素が配列された画素アレイと、
   　前記画素アレイの全画素電流を測定する電流測定回路と、
   　前記電流測定回路の検出結果を用いて、前記複数のアバランシェフォトダイオードに供給するバイアス電圧を制御するバイアス電圧制御部と、を有し、
   　前記発光装置は、前記電流測定回路の検出結果を用いて前記測距光の光量を制御する発光制御部を有する、測距システム。
2. 　前記電流測定回路は、
   　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
   　前記抵抗素子の電圧を出力する第１オペアンプと、
   　前記第１オペアンプの出力値を平滑化するローパスフィルタと、を有し、
   　前記バイアス電圧制御部は、前記ローパスフィルタの平滑化によって得られた画素電流平均値と予め設定された第１目標値との差分に応じて前記バイアス電圧を調整する第２オペアンプを有し、
   　前記発光制御部は、前記画素電流平均値と予め設定された第２目標値との差分に応じて前記光量を調整する第３オペアンプを有する、請求項１に記載の測距システム。
3. 　前記電流測定回路は、
   　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
   　前記抵抗素子の電圧を出力する第１オペアンプと、
   　前記第１オペアンプの出力値を積分する積分回路と、
   　前記積分回路の積分値を一時的に保持する保持回路と、を有し、
   　前記バイアス電圧制御部は、前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧を調整する第２オペアンプを有し、
   　前記発光制御部は、前記保持値と予め設定された第２目標値との差分に応じて前記光量を調整する第３オペアンプを有する、請求項１に記載の測距システム。
4. 　前記光検出装置は、前記複数のアバランシェフォトダイオードに接続される定電圧源をさらに有し、
   　前記電流測定回路は、
   　前記定電圧源を介して前記複数のアバランシェフォトダイオードに接続される抵抗素子と、
   　前記抵抗素子の電圧を出力する第１オペアンプと、を有し、
   　前記バイアス電圧制御部は、
   　前記第１オペアンプの出力値を積分する積分回路と、
   　前記積分回路の積分値を一時的に保持する保持回路と、
   　前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧および前記定電圧源を調整する第２オペアンプと、を有し、
   　前記発光制御部は、前記保持値と予め設定された第２目標値との差分に応じて前記光量を調整する第３オペアンプを有する、請求項１に記載の測距システム。
5. 　前記定電圧源は、
   　前記複数のアバランシェフォトダイオードに直列に接続される第１トランジスタと、前記抵抗素子に直列に接続される第２トランジスタと、を有するカレントミラー回路と、
   　前記全画素電流と、前記第２オペアンプの出力値との差分に応じて前記第１トランジスタおよび前記第２トランジスタを制御する第４オペアンプと、を有する、請求項４に記載の測距システム。
6. 　前記光検出装置は、
   　前記複数の画素を、アクティブ画素または非アクティブ画素にそれぞれ切り替える複数のスイッチ素子と、
   　前記非アクティブ画素の画素電流の合計を示す非アクティブ画素電流を測定する非アクティブ画素電流測定回路と、
   　前記電流測定回路の検出値から前記非アクティブ画素電流測定回路の検出値を減算して前記アクティブ画素の画素電流の合計を示すアクティブ画素電流を測定するアクティブ画素電流測定回路と、をさらに有する、請求項１に記載の測距システム。
7. 　前記アクティブ画素電流測定回路は、
   　前記測距光の照射前に前記アクティブ画素電流測定回路で検出された第１検出値を一時的に保持する第１サンプリングホールド回路と、
   　前記測距光の照射後に前記アクティブ画素電流測定回路で検出された第２検出値を一時的に保持する第２サンプリングホールド回路と、を有し、
   　前記発光制御部は、前記第１検出値と前記第２検出値との差分を出力する第１オペアンプと、
   　前記第１オペアンプの出力値と予め設定された目標値との差分に応じて前記光量を調整する第２オペアンプと、を有する、請求項６に記載の測距システム。
8. 　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
   　前記複数のアバランシェフォトダイオードを除く前記光検出装置の一部が、前記第１半導体基板に接合される第２半導体基板に設けられている、請求項１に記載の測距システム。
9. 　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
   　前記複数のアバランシェフォトダイオードを除く前記光検出装置の全部が、前記第１半導体基板に接合される第２半導体基板に設けられている、請求項１に記載の測距システム。
10. 　前記電流測定回路は、前記複数のアバランシェフォトダイオードの各々のアノードに接続されている、請求項１に記載の測距システム。
11. 　前記電流測定回路は、前記複数のアバランシェフォトダイオードの各々のカソードに接続されている、請求項１に記載の測距システム。
12. 　測距光の反射光を検出する複数のアバランシェフォトダイオードをそれぞれ含む複数の画素が配列された画素アレイと、
    　前記画素アレイの全画素電流を測定する電流測定回路と、
    　前記電流測定回路の検出結果を用いて、前記複数のアバランシェフォトダイオードに供給するバイアス電圧を制御するバイアス電圧制御部と、を備える光検出装置。
13. 　前記電流測定回路は、
    　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
    　前記抵抗素子の電圧を出力する第１オペアンプと、
    　前記第１オペアンプの出力値を平滑化するローパスフィルタと、を有し、
    　前記バイアス電圧制御部は、前記ローパスフィルタの平滑化によって得られた画素電流平均値と予め設定された第１目標値との差分に応じて前記バイアス電圧を調整する第２オペアンプを有する、請求項１２に記載の光検出装置。
14. 　前記電流測定回路は、
    　前記複数のアバランシェフォトダイオードに直列に接続される抵抗素子と、
    　前記抵抗素子の電圧を出力する第１オペアンプと、
    　前記第１オペアンプの出力値を積分する積分回路と、
    　前記積分回路の積分値を一時的に保持する保持回路と、を有し、
    　前記バイアス電圧制御部は、前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧を調整する第２オペアンプを有する、請求項１２に記載の光検出装置。
15. 　前記複数のアバランシェフォトダイオードに接続される定電圧源をさらに備え、
    　前記電流測定回路は、
    　前記定電圧源を介して前記複数のアバランシェフォトダイオードに接続される抵抗素子と、
    　前記抵抗素子の電圧を出力する第１オペアンプと、を有し、
    　前記バイアス電圧制御部は、
    　前記第１オペアンプの出力値を積分する積分回路と、
    　前記積分回路の積分値を一時的に保持する保持回路と、
    　前記保持回路の保持値と予め設定された第１目標電圧との差分に応じて前記バイアス電圧および前記定電圧源を調整する第２オペアンプと、を有する、請求項１２に記載の光検出装置。
16. 　前記定電圧源は、
    　前記複数のアバランシェフォトダイオードに直列に接続される第１トランジスタと、前記抵抗素子に直列に接続される第２トランジスタと、を有するカレントミラー回路と、
    　前記全画素電流と、前記第２オペアンプの出力値との差分に応じて前記第１トランジスタおよび前記第２トランジスタを制御する第３オペアンプと、を有する、請求項１５に記載の光検出装置。
17. 　前記複数の画素を、アクティブ画素または非アクティブ画素にそれぞれ切り替える複数のスイッチ素子と、
    　前記非アクティブ画素の画素電流の合計を示す非アクティブ画素電流を測定する非アクティブ画素電流測定回路と、
    　前記電流測定回路の検出値から前記非アクティブ画素電流測定回路の検出値を減算して前記アクティブ画素の画素電流の合計を示すアクティブ画素電流を測定するアクティブ画素電流測定回路と、をさらに備える、請求項１２に記載の光検出装置。
18. 　前記アクティブ画素電流測定回路は、
    　前記測距光の照射前に前記アクティブ画素電流測定回路で検出された第１検出値を一時的に保持する第１サンプリングホールド回路と、
    　前記測距光の照射後に前記アクティブ画素電流測定回路で検出された第２検出値を一時的に保持する第２サンプリングホールド回路と、を有する、請求項１７に記載の光検出装置。
19. 　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
    　前記複数のアバランシェフォトダイオードを除く前記光検出装置の一部が、前記第１半導体基板に接合される第２半導体基板に設けられている、請求項１２に記載の光検出装置。
20. 　前記複数のアバランシェフォトダイオードが第１半導体基板に設けられ、
    　前記複数のアバランシェフォトダイオードを除く前記光検出装置の全部が、前記第１半導体基板に接合される第２半導体基板に設けられている、請求項１２に記載の光検出装置。

Images