[go: up one dir, main page]

WO2025204246A1 - 光検出装置および光検出システム - Google Patents

光検出装置および光検出システム

Info

Publication number
WO2025204246A1
WO2025204246A1 PCT/JP2025/004938 JP2025004938W WO2025204246A1 WO 2025204246 A1 WO2025204246 A1 WO 2025204246A1 JP 2025004938 W JP2025004938 W JP 2025004938W WO 2025204246 A1 WO2025204246 A1 WO 2025204246A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
signal
receiving element
light
connection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/004938
Other languages
English (en)
French (fr)
Inventor
柊司 伴野
一樹 芥川
恭範 佃
遠藤　均
貴司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025204246A1 publication Critical patent/WO2025204246A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]

Definitions

  • This disclosure relates to an optical detection device and an optical detection system.
  • a distance measuring device has been proposed that includes a SPAD (Single Photon Avalanche Diode) element and a pulse output unit with a passive circuit and an active circuit (Patent Document 1).
  • SPAD Single Photon Avalanche Diode
  • Patent Document 1 A distance measuring device has been proposed that includes a SPAD (Single Photon Avalanche Diode) element and a pulse output unit with a passive circuit and an active circuit.
  • a photodetector including a light-receiving element capable of receiving light and outputting a current, a connection circuit connected between the light-receiving element and a first potential line, and a control circuit capable of controlling the connection circuit, wherein the control circuit is capable of executing control to set the connection circuit to a low resistance state and then set the connection circuit to a high resistance state when a voltage of the light-receiving element reaches a reference value.
  • a light detection system including a light source capable of irradiating light onto an object and a light detection device configured to receive light from the object.
  • the light detection device includes a light receiving element configured to receive light and output a current, a connection circuit connected between the light receiving element and a first potential line, and a control circuit configured to control the connection circuit.
  • the control circuit is configured to first set the connection circuit to a low resistance state, and then set the connection circuit to a high resistance state when the voltage of the light receiving element reaches a reference value.
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of a light detection system according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of the configuration of a pixel of a photodetector according to an embodiment of the present disclosure.
  • FIG. 3 is a diagram illustrating an example of the configuration of a control circuit of a photodetector according to an embodiment of the present disclosure.
  • FIG. 4 is a timing chart illustrating an example of the operation of the photodetector according to the embodiment of the present disclosure.
  • FIG. 5 is a timing chart illustrating an example of the operation of the photodetector according to the embodiment of the present disclosure.
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of a light detection system according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of the configuration of a pixel of a photodetector according to an embodiment of the present disclosure.
  • FIG. 3 is a
  • FIG. 6 is a diagram illustrating an example of the configuration of a pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 7 is a diagram illustrating an example of the configuration of a control circuit of a photodetector according to the first modification of the present disclosure.
  • FIG. 8 is a timing chart showing an example of the operation of the photodetector according to the first modification of the present disclosure.
  • FIG. 9 is a timing chart showing an example of the operation of the photodetector according to the first modification of the present disclosure.
  • FIG. 10 is a diagram illustrating a configuration example of a control circuit of a photodetector according to a second modification of the present disclosure.
  • FIG. 11 is a timing chart showing an example of the operation of the photodetector according to the second modification of the present disclosure.
  • FIG. 12 is a timing chart showing an example of the operation of the photodetector according to the second modification of the present disclosure.
  • FIG. 13 is a diagram illustrating an example of the configuration of a pixel of a photodetector according to the third modification of the present disclosure.
  • FIG. 14 is a diagram illustrating a configuration example of a control circuit of a photodetector according to a third modification of the present disclosure.
  • FIG. 15 is a timing chart showing an example of the operation of the photodetector according to the third modification of the present disclosure.
  • FIG. 16 is a timing chart showing an example of the operation of the photodetector according to the third modification of the present disclosure.
  • FIG. 17 is a diagram illustrating an example of the configuration of a pixel of a photodetector according to the fourth modification of the present disclosure.
  • FIG. 18 is a diagram illustrating a configuration example of a control circuit of a photodetector according to a fourth modification of the present disclosure.
  • FIG. 19 is a timing chart showing an example of the operation of the photodetector according to the fourth modification of the present disclosure.
  • FIG. 20 is a timing chart showing an example of the operation of the photodetector according to the fourth modification of the present disclosure.
  • FIG. 20 is a timing chart showing an example of the operation of the photodetector according to the fourth modification of the present disclosure.
  • FIG. 21 is a diagram illustrating an example of the configuration of a pixel of a photodetector according to the fifth modification of the present disclosure.
  • FIG. 22 is a diagram illustrating another example of the configuration of a pixel of a photodetector according to the fifth modification of the present disclosure.
  • FIG. 23 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 24 is an explanatory diagram showing an example of the installation positions of the outside-of-vehicle information detection unit and the imaging unit.
  • Embodiment 1 is a block diagram showing an example of a schematic configuration of a light detection system according to an embodiment of the present disclosure.
  • the light detection system 200 includes a light detection device 1, a light source control unit 210, and a light source 220.
  • the light detection device 1 is a device capable of detecting incident light.
  • the light detection device 1 has a plurality of pixels P including light receiving elements, and is configured to receive incident light and generate a signal.
  • the light receiving element of the pixel P of the photodetector 1 is, for example, an APD (Avalanche Photo Diode), and is configured to receive light and output a current.
  • the light receiving element (light receiving section) of each pixel P can be configured to generate a signal in response to receiving photons.
  • the photodetector 1 generates a signal by receiving light that has passed through an optical system (not shown) including, for example, an optical lens.
  • the light-receiving element of each pixel P may be composed of a SPAD (single-photon avalanche diode).
  • the photodetector 1 captures incident light from the object to be measured via an optical system including an optical lens.
  • the light-receiving element receives light from the object to be measured (e.g., infrared light, visible light, etc.) and generates an electric charge through photoelectric conversion, thereby generating a photocurrent.
  • the optical detection device 1 can be configured as a distance measurement sensor, an image sensor, etc.
  • the optical detection device 1 is a device capable of performing distance measurement, and is configured to be able to perform distance measurement using the TOF (Time Of Flight) method, for example.
  • the optical detection device 1 is applied, for example, as a distance measurement sensor capable of measuring distance using the TOF method.
  • the light source 220 may, for example, generate laser light and emit the laser light to the outside.
  • the light source 220 may be configured using a semiconductor laser element, for example, a vertical cavity surface emitting laser (VCSEL).
  • VCSEL vertical cavity surface emitting laser
  • the light source control unit 210 is configured to be able to control the light source 220.
  • the light source control unit 210 is a drive unit (drive circuit) and is configured to drive the light source 220.
  • the light source control unit 210 is configured with multiple circuits including, for example, a DA conversion circuit (DAC: Digital to Analog Converter), an amplifier circuit, etc., and can control the operation of the light source 220.
  • DAC Digital to Analog Converter
  • the light source control unit 210 is configured to be able to control, for example, the current and voltage to the light-emitting elements of the light source 220.
  • the light source control unit 210 supplies the light source 220 with the current and voltage for driving the light-emitting elements of the light source 220, and can control the light emission by the light source 220 (for example, the timing and duration of light emission).
  • the optical detection system 200 can irradiate the measurement object with light (e.g., laser light) using the light source 220 and receive the light reflected by the measurement object.
  • light e.g., laser light
  • reflected light (returned light) reflected by the measurement object is incident on the pixel unit 100, and an electrical signal corresponding to the received reflected light is detected.
  • the electrical signal generated by receiving the reflected light from the measurement object is a signal corresponding to the distance to the measurement object.
  • the optical detection system 200 which includes the optical detection device 1, transmits and receives light and can measure the distance to an object to be measured.
  • the optical detection device 1 is configured to detect the distance to the object (subject) to be measured for each pixel P and generate image data (distance image data) related to the distance to the object.
  • the optical detection device 1 can generate, for example, a depth map.
  • the optical detection device 1 can also be applied as a sensor capable of detecting events, for example, an event-driven sensor (also known as an EVS (Event Vision Sensor), EDS (Event Driven Sensor), or DVS (Dynamic Vision Sensor)).
  • an event-driven sensor also known as an EVS (Event Vision Sensor), EDS (Event Driven Sensor), or DVS (Dynamic Vision Sensor)
  • the optical detection device 1 and the optical detection system 200 can be applied to a variety of electronic devices.
  • the photodetector 1 has a pixel unit 100, a pixel control unit 110, a signal processing unit 112, and a control unit 113, as shown in FIG. 1.
  • the photodetector 1 may also include a light source control unit 210.
  • the light source 220 may be mounted on the photodetector 1 or may be provided externally to the photodetector 1.
  • the pixel control unit 110 is configured to be able to control each pixel P of the pixel unit 100.
  • the pixel control unit 110 is a control circuit and is configured from multiple circuits including, for example, a buffer, a shift register, an address decoder, etc.
  • the pixel control unit 110 generates signals for controlling the pixels P and outputs them to each pixel P of the pixel unit 100.
  • the pixel control unit 110 is controlled by the control unit 113, and controls the pixels P of the pixel unit 100.
  • the control unit 113 is configured to be able to control each unit of the photodetector 1.
  • the control unit 113 receives externally provided clocks, data instructing the operating mode, etc., and can also output data such as internal information of the photodetector 1.
  • the control unit 113 is a control circuit, and has, for example, a timing generator configured to be able to generate various timing signals.
  • the control unit 113 controls the driving of the pixel control unit 110 and signal processing unit 112, etc., based on various timing signals (pulse signals, clock signals, etc.) generated by the timing generator.
  • the control unit 113 may include circuits such as a PLL (Phase Locked Loop) and a DAC (Digital to Analog Converter).
  • the signal processing unit 112 is a signal processing circuit, and is configured to be able to perform signal processing.
  • the signal processing unit 112 is made up of circuits that perform various types of signal processing on the signals output from each pixel P.
  • the signal processing unit 112 is configured to include an arithmetic circuit, a memory circuit, etc., and can perform various types of signal processing such as noise reduction processing, TD (Time to Digital) conversion processing, and counting (accumulation) processing.
  • the signal processing unit 112 is configured to acquire the signal of each pixel P and generate and output a signal related to the distance to the measurement target.
  • the signal processing unit 112 may, for example, perform various signal processing on the signal of each pixel and generate and output distance image data representing the distance to the measurement target.
  • the signal processing unit 112 and control unit 113 may be configured as an integrated unit.
  • the signal processing unit 112 and control unit 113 may include a processor and memory.
  • the signal processing unit 112 has a conversion unit 120 and a calculation unit 130, as shown in FIG. 1.
  • the signal processing unit 112 may have a pulse shaping circuit configured to shape pixel signals that become pulse signals read out from the pixels P.
  • a pulse shaping circuit may be provided, for example, for each pixel P or for each set of multiple pixels P.
  • the conversion unit 120 is configured to be able to convert the input pixel signal into a digital signal related to the timing of light reception at the pixel P.
  • the conversion unit 120 is configured, for example, by a TDC (Time to Digital Converter) circuit.
  • the conversion unit 120 is configured, for example, to convert the pixel signal, which is a pulse signal generated by the pixel P, into a digital signal corresponding to the elapsed time from when light is emitted by the light source 220 to when light is received by the light receiving element of the pixel P.
  • the conversion unit 120 is configured using a flip-flop circuit, a delay circuit (e.g., a delay buffer), a counter circuit, etc.
  • the conversion unit 120 is a TD conversion unit (TD conversion circuit) and is provided, for example, for each pixel P or for each set of pixels P.
  • the pixel signals which are pulse signals sequentially read out from each pixel P, are subjected to TD conversion processing by the conversion unit 120, for example, and converted into a digital signal indicating the timing of receiving reflected light from the measurement object.
  • the conversion unit 120 may measure the time from the start of light irradiation by the light source 220 to the transition timing (rising edge or falling edge) of the pixel signal corresponding to the reception of reflected light, and generate a signal indicating the count value as the converted pixel signal. Based on the pulse signal output from pixel P, the conversion unit 120 may output a signal indicating a count value corresponding to the period from the start of light irradiation of the measurement object to the reception of reflected light from the measurement object as the converted pixel signal.
  • the histogram generation unit 135 generates data relating to the correspondence between count values corresponding to the round-trip time of light and the frequency (number) of count values as histogram data, and can store this in an internal memory of the signal processing unit 112. For example, the histogram generation unit 135 classifies the count values into predetermined intervals (ranges), i.e., into classes (BIN), and generates histogram data showing the distribution of count values according to the distance to the measurement target.
  • predetermined intervals ranges
  • BIN classes
  • the calculation unit 130 is configured to be able to calculate the distance to the measurement target based on the peak value (maximum value) in a histogram of pixel signal values. For example, the calculation unit 130 calculates (estimates) the difference between the start time of light irradiation and the arrival time of reflected light, i.e., the round-trip time (time of flight) of light, based on the pixel signal value (count value) whose frequency in the pixel signal histogram indicates a peak value.
  • the calculation unit 130 is configured to calculate the distance between the light detection device 1 and the object to be measured, for example, using the calculated round-trip time.
  • the calculation unit 130 calculates the distance to the object for each pixel P and generates a distance signal related to the distance to the object.
  • the distance to the object to be measured is determined based on the time it takes for light emitted from the light source 220 to be reflected by the object to be measured and reach the light detection device 1.
  • the signal processing unit 112 generates distance image data including the distance signal for each pixel P using the calculation unit 130, and can output this data to the outside of the light detection device 1.
  • the pixel unit 100, pixel control unit 110, signal processing unit 112, control unit 113, etc. described above may be provided on a single substrate, or may be provided separately on multiple substrates.
  • the photodetector 1 may have a structure (layered structure) formed by stacking multiple substrates. Some or all of the pixel control unit 110, signal processing unit 112, and control unit 113 may be configured integrally.
  • FIG. 2 is a diagram illustrating an example of the configuration of a pixel of a photodetector according to an embodiment.
  • a pixel P of the photodetector 1 has a light-receiving element 10 and a readout circuit 20.
  • a readout circuit 20 is provided, for example, for each light-receiving element 10.
  • the light-receiving element 10 is configured to receive light and generate a signal.
  • the light receiving element 10 is, for example, a SPAD (Single Photon Avalanche Diode), and has a multiplication region (multiplication section) capable of avalanche multiplication.
  • the light receiving element 10 can convert incident photons into an electric charge and output a signal P1, which is an electrical signal corresponding to the incident photons.
  • the light receiving element 10 can also be considered a photoelectric conversion element (photoelectric conversion section) configured to be able to photoelectrically convert light.
  • the light receiving element 10 is electrically connected to, for example, a power supply line, an electrode, etc. that can supply a predetermined voltage.
  • a power supply line an electrode, etc. that can supply a predetermined voltage.
  • one electrode of the light receiving element 10, the cathode is electrically connected to the current source 25 and the connection circuit 30.
  • the other electrode of the light receiving element 10, the anode is connected to the reference potential line.
  • the readout circuit 20 is configured to be able to output a signal based on the current of the light-receiving element 10.
  • the readout circuit 20 includes circuits for reading out a signal based on the photocurrent flowing through the light-receiving element 10, such as a current source 25, a connection circuit 30, an output circuit 40, and a control circuit 50.
  • the readout circuit 20 of pixel P includes a connection circuit 30, a control circuit 50, etc., and has a configuration that supports the Active Recharge method. As will be described later, the readout circuit 20 of pixel P can recharge the light-receiving element 10 using the connection circuit 30 and the control circuit 50, etc.
  • the current source 25 is configured to be able to supply current to the light receiving element 10.
  • the current source 25 is electrically connected in series to the light receiving element 10.
  • the current source 25 is electrically connected to the potential line L1 and is able to supply current to the light receiving element 10.
  • the potential line L1 is a wiring line to which a predetermined potential (voltage) is applied. In the example shown in FIG. 2, the potential line L1 is a power supply line to which the power supply voltage VDD is applied.
  • the current source 25 is configured using a P-type transistor (e.g., a PMOS transistor) and is electrically connected in series between the light receiving element 10 and the potential line L1.
  • a P-type transistor e.g., a PMOS transistor
  • one of the source and drain of the transistor of the current source 25 is electrically connected to the potential line L1 to which the power supply voltage VDD is applied, and the other of the source and drain of the transistor is electrically connected to the light receiving element 10.
  • the transistor that constitutes the current source 25 generates a current that corresponds to the signal level of the signal input to its gate, and can supply the generated current to the light receiving element 10.
  • the current source 25 can also be considered a supply unit (supply circuit) configured to be able to supply current and voltage. Note that the current source 25 (supply circuit) may also be configured using a resistive element.
  • connection circuit 30 is connected between the light receiving element 10 and the potential line L1.
  • the connection circuit 30 is controlled by a signal input from the control circuit 50.
  • the connection circuit 30 is controlled to a low resistance state (i.e., a low impedance state) or a high resistance state (i.e., a high impedance state) depending on the signal voltage input from the control circuit 50.
  • the connection circuit 30 can also be considered a load circuit connected to the light receiving element 10.
  • connection circuit 30 is configured using, for example, a switch, and is electrically connected in series between the light receiving element 10 and the potential line L1.
  • the switch of the connection circuit 30 is controlled to turn on and off by the control circuit 50.
  • the connection circuit 30 is configured to electrically connect or disconnect the potential line L1 and the light receiving element 10 based on the signal XAR input from the control circuit 50.
  • connection circuit 30 is controlled by the control circuit 50 and is configured to be able to recharge the light receiving element 10.
  • the connection circuit 30 is electrically connected to the potential line L1, which is supplied with the power supply voltage VDD, and can supply current and voltage to the light receiving element 10.
  • the connection circuit 30 is configured by a switch SW1 that electrically connects or disconnects the potential line L1 and the light receiving element 10.
  • the switch SW1 is configured using, for example, a transistor.
  • switch SW1 is configured using a P-type transistor (e.g., a PMOS transistor).
  • a P-type transistor e.g., a PMOS transistor.
  • One of the source and drain of the transistor that configures switch SW1 is electrically connected to, for example, potential line L1, and the other of the source and drain of the transistor is electrically connected to light receiving element 10.
  • the control circuit 50 is configured to be able to control the connection circuit 30.
  • the control circuit 50 includes, for example, a delay circuit, as will be described later.
  • the control circuit 50 is configured using logic circuits such as NAND circuits and NOR circuits.
  • the control circuit 50 is configured to be able to control the connection circuit 30 and recharge the light receiving element 10.
  • the control circuit 50 generates and outputs a signal XAR that controls the connection circuit 30 based on a signal corresponding to the voltage of the light receiving element 10, and controls the supply of current and voltage to the light receiving element 10.
  • the control circuit 50 can, for example, output the signal XAR as a pulse signal to the connection circuit 30, and control the timing of recharging the light receiving element 10.
  • control circuit 50 supplies a signal XAR generated based on the voltage of the light receiving element 10 to the switch SW1, turning the switch SW1 on (conducting) or off (non-conducting).
  • the control circuit 50 can perform active recharging of the light receiving element 10 by controlling the connection circuit 30.
  • a voltage that results in a potential difference greater than the breakdown voltage of the light receiving element 10 can be applied between the cathode and anode of the light receiving element 10, using the voltage supplied via the current source 25 or the connection circuit 30 and the voltage VSP supplied by the potential line L2.
  • the potential difference across the light receiving element 10 can be set to a potential difference greater than the breakdown voltage.
  • the photodetector 10 When a reverse bias voltage greater than the breakdown voltage is applied to the photodetector 10, the photodetector 10 enters a state in which it can operate in Geiger mode. In Geiger mode, the photodetector 10 undergoes an avalanche multiplication phenomenon in response to incident photons, which can generate a pulsed current. In pixel P, a signal P1 corresponding to the photocurrent flowing through the photodetector 10 due to the incident photons is output to the output circuit 40.
  • connection circuit 30 After avalanche multiplication occurs and the potential difference between the electrodes of the photodetector 10 becomes smaller than the breakdown voltage, the connection circuit 30 turns on, recharging the photodetector 10 so that it can again operate in Geiger mode.
  • the connection circuit 30 can recharge the photodetector 10 and recharge the voltage of the photodetector 10.
  • the output circuit 40 is configured to generate a signal PFOUT based on the signal P1 generated by the light receiving element 10.
  • the output circuit 40 can output the signal PFOUT, which is a voltage signal based on the current of the light receiving element 10.
  • the output circuit 40 is configured with an inverter (INV).
  • the output circuit 40 has, for example, an input section 41 and an output section 42, and can output an inverted signal of the input signal.
  • the output circuit 40 is configured with an INV circuit 45 (inverter circuit).
  • the INV circuit 45 is configured with, for example, a PMOS transistor and an NMOS transistor connected in series between the potential line L1 and the reference potential line.
  • the reference potential line is a ground line (earth line).
  • the input section 41 of the output circuit 40 is electrically connected to, for example, the cathode of the light receiving element 10, the current source 25, and the connection circuit 30.
  • the input section 41 of the output circuit 40 i.e., the INV circuit 45
  • the output section 42 of the output circuit 40 is electrically connected to the control circuit 50.
  • the current source 82 is configured using an NMOS transistor.
  • the current source 82 generates a current corresponding to the voltage VBF and supplies the generated current to the INV circuit 81b.
  • the current flowing through the INV circuit 81b is controlled, and the amount of delay in the delay control unit 83 is controlled.
  • the current source 82 may also be configured using a PMOS transistor, if necessary.
  • the delay amount (i.e., delay time) in the delay circuit 71 including the delay control unit 83 increases.
  • the fall time of signal S2 which is the output signal of INV circuit 81b, becomes longer. In other words, the transition time of signal S2 from high level to low level becomes longer.
  • the pixel control unit 110 (see FIG. 1) of the photodetector 1 can change the amount of delay in the delay circuit 71 and change the output timing of the signal XAR, for example, by changing the voltage VBF supplied to the delay circuit 71.
  • the pixel control unit 110 can adjust the transition time (e.g., fall time) of the signal S2 by controlling the voltage VBF, for example, and adjust the output timing of the low-level signal XAR.
  • the signal XAR which is the output signal of the delay circuit 71, is input to the delay circuit 72.
  • the delay circuit 72 is configured to output a signal obtained by delaying the signal XAR.
  • the delay circuit 72 is configured, for example, to include multiple INV circuits (INV circuits 85a and 85b in Figure 3).
  • the INV circuit 85a and the INV circuit 85b are each configured using a PMOS transistor and an NMOS transistor connected in series.
  • Delay circuit 72 can delay signal XAR using INV circuits 85a and 85b to generate and output signal FD_OUT.
  • signal XAR is input from delay circuit 71 to INV circuit 85a of delay circuit 72.
  • INV circuit 85a outputs signal S5, which is an inverted version of signal XAR, to INV circuit 85b.
  • INV circuit 85b outputs signal FD_OUT, which is an inverted signal of signal S5.
  • Delay circuit 72 can output signal FD_OUT to output circuit 60 via INV circuit 85b.
  • delay circuit 72 has a delay control unit 86, as in the example shown in Figure 3, and is configured to be able to change the amount of delay.
  • the delay control unit 86 is a delay control circuit and includes, for example, an INV circuit 85b and a current source 87.
  • the delay control unit 86 is a circuit portion configured to be able to change the amount of delay, and can also be called a delay control stage (or delay adjustment stage).
  • the current source 87 is configured to supply current based on the voltage VBR as a control voltage.
  • the current source 87 is configured using an NMOS transistor.
  • the current source 87 generates a current corresponding to the voltage VBR and supplies the generated current to the INV circuit 85b.
  • the current flowing through the INV circuit 85b is controlled, and the amount of delay in the delay control unit 86 is controlled.
  • the current source 87 may also be configured using a PMOS transistor, if necessary.
  • the control voltage, voltage VBR decreases, the amount of current that can be supplied by current source 87 decreases, and the delay amount in delay circuit 72, including delay control unit 86, increases.
  • the fall time of signal FD_OUT which is the output signal of INV circuit 85b, becomes longer. In other words, the transition time of signal FD_OUT from high level to low level becomes longer.
  • a signal XAR is input from the delay circuit 71 of the control circuit 50 to the connection circuit 30 (see Figure 2) of the readout circuit 20.
  • the connection circuit 30 electrically connects or disconnects the potential line L1, to which the power supply voltage VDD is applied, and the node N1.
  • the switch SW1 of the connection circuit 30 is controlled to turn on or off, thereby controlling the recharging of the light receiving element 10.
  • INV circuit 45 which is output circuit 40, transitions the voltage of signal PFOUT from low to high.
  • control circuit 50 transitions the voltage of signal XAR from high to low using output circuit 60 and delay circuit 70, transitioning connection circuit 30 from a high resistance state to a low resistance state.
  • output circuit 40 transitions the voltage of signal PFOUT from high to low. In this way, output circuit 40 can output signal PFOUT, which becomes a pulse signal, as a pixel signal to signal processing unit 112 (see Figure 1).
  • Time t0 is the timing at which the light receiving element 10 receives light, and can also be thought of as the reaction timing of the light receiving element 10.
  • Time t1 which follows time t0, is the timing at which the voltage of signal P1 drops and reaches the threshold voltage Vth1, and is the timing at which signal PFOUT transitions from low level to high level.
  • the current flowing through the photodetector 10 increases, and the potential difference between the cathode and anode of the photodetector 10 decreases.
  • the cathode voltage of the photodetector 10 i.e., the voltage of signal P1 decreases.
  • the potential difference between the electrodes of the light receiving element 10 becomes smaller than the breakdown voltage, causing avalanche multiplication to stop (quench).
  • the output circuit 40 transitions the voltage of signal PFOUT from low to high.
  • the control circuit 50 transitions the voltage of the signal SOUT from high to low in accordance with the voltage of the signal PFOUT, and transitions the voltage of the signal S1 from low to high.
  • the delay circuit 70 of the control circuit 50 when the voltage of the signal S2 falls below the threshold voltage Vth2 of the INV circuit 45, the signal XAR transitions from high to low.
  • the control circuit 50 changes the voltage of the signal XAR from high to low.
  • the signal XAR goes low, causing the connection circuit 30 to enter a low resistance state, i.e., an ON state.
  • the delay time Ta is a time that corresponds to the amount of signal delay in the delay control unit 83 (delay control stage) described above, and corresponds to the fall time of the signal S2.
  • the light receiving element 10 When the potential difference between the electrodes of the light receiving element 10 becomes greater than the breakdown voltage, the light receiving element 10 is again able to operate in Geiger mode. As the voltage of the signal P1 increases, the output circuit 40 changes the voltage of the signal PFOUT from high to low. As shown in the example in Figure 4, when the voltage of the signal P1 reaches the threshold voltage Vth1 of the output circuit 40, the signal PFOUT transitions from high to low.
  • the control circuit 50 changes the voltage of the signal SOUT from low to high in accordance with the voltage of the signal PFOUT, and transitions the voltage of the signal S1 from high to low.
  • the signal XAR also transitions from low to high.
  • the control circuit 50 transitions the voltage of the signal XAR from low to high after a delay time Tb from time t3, when the connection circuit 30 is placed in a low resistance state.
  • connection circuit 30 At time t4, which is a delay time Tb after time t3, signal XAR goes high, causing connection circuit 30 to enter a high resistance state, i.e., an OFF state.
  • connection circuit 30 enters a high resistance state (OFF state)
  • OFF state recharging of light receiving element 10 via connection circuit 30 is stopped. Note that delay time Tb is different from delay time Ta.
  • control circuit 50 of the photodetector 1 is configured to be able to control the connection circuit 30 based on a signal corresponding to the voltage of the photodetector 10.
  • the control circuit 50 can execute control to put the connection circuit 30 into a high resistance state when the voltage of the signal P1, i.e., the cathode voltage of the photodetector 10, reaches the threshold voltage Vth1 as a reference value. This makes it possible to prevent deterioration of the detection performance of the photodetector 1.
  • control circuit 50 can detect the completion of recharging of the light receiving element 10 and turn off the connection circuit 30, making it possible to reduce the deterioration of dead time. This can prevent the dead time, i.e. the period during which the fall of the cathode voltage of the light receiving element 10 cannot be detected, from increasing. Even if light is incident on the light receiving element 10 immediately after recharging is complete, a pixel signal corresponding to the received photons can be obtained, making it possible to measure distances with high accuracy.
  • control circuit 50 is configured to be able to control the delay times Ta and Tb by controlling the voltages VBF and VBR as described above.
  • control circuit 50 can control the low-level pulse width of the signal XAR by adjusting the voltages VBF and VBR. This makes it possible to prevent an increase in dead time due to manufacturing variations. Appropriate active recharging can be performed, enabling accurate light detection.
  • FIG. 5 is a timing chart showing an example of the operation of the photodetector according to the embodiment. An example of the operation of the photodetector 1 will be further described with reference to the timing chart in FIG. 5.
  • a photon is incident on the photodetector 10, causing avalanche multiplication.
  • the current flowing through the photodetector 10 increases, and the potential difference between the cathode and anode of the photodetector 10 decreases.
  • the cathode voltage of the photodetector 10 i.e., the voltage of signal P1, decreases.
  • Time t11 is the timing when signal PFOUT transitions from low to high.
  • control circuit 50 transitions the voltage of signal SOUT from high to low and the voltage of signal S1 from low to high.
  • time t13 which is a delay time Ta after time t11, the voltage of signal S2 drops below threshold voltage Vth2, causing signal XAR to transition from high to low.
  • connection circuit 30 At time t13, signal XAR goes low, causing connection circuit 30 to enter a low resistance state, i.e., an ON state. Between time t13 and time t14, connection circuit 30 enters a low resistance state (conducting state). Also, between time t13 and time t14, photons incident on light receiving element 10 cause a current to flow between connection circuit 30 and light receiving element 10, and the voltage of signal S1 remains approximately constant, as shown in Figure 5.
  • the delay circuit 70 of the control circuit 50 when the voltage of the signal FD_OUT becomes equal to or lower than the threshold voltage Vth3 of the output circuit 60, the signal SOUT transitions from low to high. As shown in FIG. 5, the control circuit 50 changes the voltage of the signal SOUT from low to high after a delay time Tb from time t13. When the signal SOUT becomes high, the signal XAR also becomes high.
  • control circuit 50 is configured to be able to adjust the delay time Tb by controlling the voltage VBR as described above. This makes it possible to appropriately adjust the time during which the signal XAR is at a low level, i.e., the time during which the connection circuit 30 is in a low resistance state. This makes it possible to shorten the period during which the voltage of the signal S1 remains approximately constant due to the incidence of photons. This makes it possible to reduce dead time and improve distance measurement accuracy.
  • the photodetector (photodetector 1) according to this embodiment includes a light-receiving element (light-receiving element 10) that can receive light and output a current, a connection circuit (connection circuit 30) connected between the light-receiving element and a first potential line (e.g., potential line L1), and a control circuit (control circuit 50) that can control the connection circuit.
  • the control circuit can execute control to set the connection circuit to a low resistance state and then set the connection circuit to a high resistance state when the voltage of the light-receiving element reaches a reference value.
  • control circuit 50 can execute control to set the connection circuit 30 to a low resistance state, and then set the connection circuit 30 to a high resistance state when the voltage of the light-receiving element 10 reaches a reference value (e.g., threshold voltage Vth1). This makes it possible to suppress deterioration of dead time. It is possible to realize a photodetector with good performance.
  • a reference value e.g., threshold voltage Vth1
  • Fig. 6 is a diagram for explaining a configuration example of a pixel of a photodetector according to Modification 1 of the present disclosure.
  • Fig. 7 is a diagram showing a configuration example of a control circuit of the photodetector according to Modification 1.
  • the photodetector 1 may have the configurations shown in Figs. 6 and 7.
  • the control circuit 50 of the photodetector 1 has an output circuit 60, an output circuit 65, and a delay circuit 70.
  • the delay circuit 70 is configured to output a signal obtained by delaying the signal SOUT input from the output circuit 60.
  • the delay circuit 70 has a delay control unit 83 and a delay control unit 86.
  • the delay control unit 86 includes an INV circuit 81a and a current source 87.
  • the current source 87 is provided for the INV circuit 81a and is electrically connected to the INV circuit 81a.
  • the current source 87 is configured to generate a current based on the voltage VBR and to be able to supply the generated current to the INV circuit 81a.
  • the delay control unit 83 includes an INV circuit 81b and a current source 82.
  • the current source 82 is provided for the INV circuit 81b and is electrically connected to the INV circuit 81b.
  • the current source 82 is configured to generate a current based on the voltage VBF and supply the generated current to the INV circuit 81b.
  • the delay circuit 70 delays the signal SOUT using the INV circuits 81a to 81c, and can generate and output the signal S3.
  • the delay circuit 70 outputs the signal S3 from the final-stage INV circuit 81c to the output circuit 65.
  • the output circuit 65 is configured, for example, as shown in the example in Figure 7, by a NAND circuit.
  • One input section (input terminal) of the output circuit 65 is electrically connected to the output circuit 40 (see Figure 6) without going through the delay circuit 70.
  • the signal PFOUT is input to one input section of the output circuit 65 from the output circuit 40, and the signal S3 is input to the other input section of the output circuit 65 from the delay circuit 70.
  • the output circuit 65 is configured to output a signal XAR that corresponds to the signal PFOUT and the signal S3.
  • the output circuit 65 can output the signal XAR to the connection circuit 30 and the output circuit 60.
  • the signal XAR output by the output circuit 65 is also input to the switch SW2 of the delay circuit 70.
  • the output circuit 65 may also be configured using an AND circuit or other logic circuit.
  • Switch SW2 is electrically connected in series between the INV circuit 81a and the reference potential line.
  • Switch SW2 is configured using, for example, a transistor.
  • switch SW2 is configured using an N-type transistor (e.g., an NMOS transistor).
  • Switch SW2 is controlled to turn on and off by signal XAR.
  • switch SW2 is electrically connected to node N2, which connects INV circuit 81a and current source 87.
  • Switch SW2 electrically connects or disconnects node N2 from a wiring line (i.e., a ground line) to which voltage VSS (e.g., 0 V) is applied.
  • VSS voltage
  • FIGS. 8 and 9 are timing charts showing an example of the operation of the photodetector according to Variation 1.
  • signals P1, PFOUT, SOUT, S1, S2, and XAR are shown on the same time axis.
  • the cathode voltage of the light-receiving element 10 i.e., the voltage of signal P1, drops.
  • the output circuit 40 transitions the voltage of the signal PFOUT from low to high as the voltage of the signal P1 decreases.
  • the control circuit 50 transitions the voltage of the signal SOUT from high to low and the voltage of the signal S1 from low to high in accordance with the voltage of the signal PFOUT.
  • connection circuit 30 enters a low resistance state, i.e., an ON state.
  • connection circuit 30 enters a low resistance state, causing the light receiving element 10 to be recharged via the connection circuit 30.
  • the cathode voltage of the light receiving element 10, i.e., the voltage of signal P1 rises.
  • the output circuit 40 changes the voltage of signal PFOUT from high to low.
  • connection circuit 30 When the voltage of signal P1 reaches threshold voltage Vth1, signal PFOUT transitions from high to low. When signal PFOUT transitions to low, output circuit 65 transitions signal XAR from low to high. At time t4, which is a delay time Tb after time t3, signal XAR transitions to high, causing connection circuit 30 to enter a high resistance state, i.e., an off state.
  • the control circuit 50 is also configured to be able to control the delay times Ta and Tb shown in Figure 8 or 9 by controlling the voltages VBF and VBR.
  • the control circuit 50 can control the low-level pulse width of the signal XAR by adjusting the voltages VBF and VBR. This prevents an increase in dead time due to manufacturing variations, enabling accurate distance measurement.
  • Fig. 10 is a diagram showing an example of the configuration of a control circuit of a photodetector according to Modification 2.
  • Figs. 11 and 12 are timing charts showing an example of the operation of the photodetector according to Modification 2.
  • the output circuit 65 may have a delay control stage including a current source 87.
  • the current source 87 is formed of, for example, a PMOS transistor.
  • the output circuit 65 may be formed as a NAND circuit with a delay circuit.
  • the control circuit 50 is configured to be able to change the delay times Ta and Tb shown in Figure 11 or 12 by controlling the voltages VBF and VBR.
  • the control circuit 50 can adjust the low-level pulse width of the signal XAR by adjusting the voltages VBF and VBR. This prevents the dead time from becoming worse, enabling accurate distance measurement.
  • Fig. 13 is a diagram for explaining an example configuration of a pixel of a photodetector according to Modification 3.
  • Fig. 14 is a diagram showing an example configuration of a control circuit of the photodetector according to Modification 3.
  • Figs. 15 and 16 are timing charts showing an example operation of the photodetector.
  • the control circuit 50 may be configured to control the connection circuit 30 based on a signal P1. In the example shown in Fig. 13, the control circuit 50 is electrically connected to a node N1.
  • a signal P1 corresponding to the voltage of the light receiving element 10 is input to the control circuit 50.
  • An inverted signal of signal P1 is input to the output circuit 60 of the control circuit 50 by the INV circuit 88.
  • the control circuit 50 generates a signal XAR based on signal P1 and outputs it to the connection circuit 30, thereby controlling the supply of current and voltage to the light receiving element 10.
  • FIG. 17 is a diagram for explaining an example of the configuration of a pixel of a photodetector according to Modification 4.
  • Fig. 18 is a diagram showing an example of the configuration of a control circuit of the photodetector according to Modification 4.
  • Figs. 19 and 20 are timing charts showing an example of the operation of the photodetector.
  • the cathode of the photodetector 10 is electrically connected to the potential line L1.
  • the anode of the photodetector 10 is electrically connected to the current source 25, the connection circuit 30, and the output circuit 40.
  • the control circuit 50 is also configured to be able to control the delay times Ta and Tb shown in FIG. 19 or 20 by controlling the voltages VBF and VBR.
  • the control circuit 50 can adjust the low-level pulse width of the signal AR by adjusting the voltages VBF and VBR. This prevents an increase in dead time due to manufacturing variations, enabling accurate distance measurement.
  • the current source 25 may be configured by a transistor (e.g., a PMOS transistor).
  • the connection circuit 30 may be configured by a transistor, e.g., a PMOS transistor.
  • the readout circuit 20 may have a current source 35 connected between the potential line L1 and the connection circuit 30.
  • the current source 35 is, for example, electrically connected in series to a PMOS transistor that constitutes the connection circuit 30.
  • the current source 35 may be constituted by a PMOS transistor.
  • At least one of the delay control unit 83 and the delay control unit 86 may be configured to change the delay amount using a resistive element or a capacitive element.
  • the delay control unit 83 and the delay control unit 86 may each be configured to include at least one of a variable resistive unit and a variable capacitive unit.
  • the above-described light detection device 1 and light detection system 200 can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays, for example, as described below.
  • - Devices for taking images for viewing such as digital cameras and mobile devices with camera functions.
  • - Devices for traffic purposes such as in-vehicle sensors that take images of the front, rear, surroundings, and interior of a vehicle for safe driving such as automatic stopping and for recognizing the driver's state, surveillance cameras that monitor moving vehicles and roads, and distance measuring sensors that measure distances between vehicles.
  • - Devices for home appliances such as televisions, refrigerators, and air conditioners that take images of users' gestures and operate the equipment according to those gestures.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body, such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, or a robot.
  • Figure 23 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes multiple electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • the functional configuration of the integrated control unit 12050 also includes a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drivetrain control unit 12010 controls the operation of devices related to the vehicle's drivetrain in accordance with various programs.
  • the drivetrain control unit 12010 functions as a control device for a driveforce generating device such as an internal combustion engine or drive motor that generates vehicle driveforce, a driveforce transmission mechanism that transmits driveforce to the wheels, a steering mechanism that adjusts the vehicle's steering angle, and a braking device that generates vehicle braking force.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, backup lamps, brake lamps, turn signals, and fog lamps.
  • radio waves transmitted from a portable device that serves as a key or signals from various switches can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts these radio waves or signal inputs and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the outside vehicle information detection unit 12030 is connected to an imaging unit 12031.
  • the outside vehicle information detection unit 12030 causes the imaging unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle. Connected to the in-vehicle information detection unit 12040 is, for example, a driver state detection unit 12041 that detects the driver's state.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's level of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the vehicle's surroundings acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby enabling cooperative control aimed at autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • the audio/video output unit 12052 transmits at least one audio and/or video output signal to an output device capable of visually or audibly notifying vehicle occupants or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • Figure 24 shows an example of the installation position of the imaging unit 12031.
  • vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as imaging unit 12031.
  • Imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, on the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of vehicle 12100.
  • Imaging unit 12101 provided on the front nose and imaging unit 12105 provided on the top of the windshield inside the vehicle cabin mainly capture images of the front of vehicle 12100.
  • Imaging units 12102 and 12103 provided on the side mirrors mainly capture images of the sides of vehicle 12100.
  • Imaging unit 12104 provided on the rear bumper or back door mainly captures images of the rear of vehicle 12100.
  • the forward images captured by imaging units 12101 and 12105 are mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • Imaging range 12111 indicates the imaging range of imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of imaging unit 12104 provided on the rear bumper or back door.
  • the microcomputer 12051 can calculate the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100), thereby extracting as a preceding vehicle, in particular, the closest three-dimensional object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or higher). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 can classify and extract three-dimensional object data regarding three-dimensional objects into categories such as motorcycles, standard vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, and use this data for automatic obstacle avoidance. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and a collision is possible, it can provide driving assistance to avoid a collision by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or evasive steering via the drivetrain control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize pedestrians by determining whether or not a pedestrian is present in the images captured by the image capturing units 12101 to 12104. Such pedestrian recognition is performed, for example, by extracting feature points in the images captured by the image capturing units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points that indicate the outline of an object to determine whether or not the object is a pedestrian.
  • the technology disclosed herein can be applied to, for example, the image capture unit 12031.
  • the light detection device 1 can be applied to the image capture unit 12031.
  • a photodetector includes a light-receiving element, a connection circuit connected between the light-receiving element and a first potential line, and a control circuit capable of controlling the connection circuit.
  • the control circuit is capable of executing control to set the connection circuit to a low resistance state and then to a high resistance state when the voltage of the light-receiving element reaches a reference value. This makes it possible to realize a photodetector with excellent performance.
  • An optical detection system includes a light source capable of irradiating light onto an object, and an optical detection device that receives light from the object.
  • the optical detection device includes a light receiving element, a connection circuit connected between the light receiving element and a first potential line, and a control circuit capable of controlling the connection circuit.
  • the control circuit is capable of executing control to set the connection circuit to a low resistance state, and then set the connection circuit to a high resistance state when the voltage of the light receiving element reaches a reference value. This makes it possible to realize an optical detection system with good performance.
  • the output circuit includes an inverter; The photodetector according to (4) or (5), wherein the reference value is a threshold voltage of the inverter.
  • the photodetector device according to any one of (9) to (12), wherein the control circuit has, as the delay circuits, a first delay circuit capable of changing the length of the first delay time and a second delay circuit capable of changing the length of the second delay time.
  • the control circuit outputs a second signal that controls the connection circuit without passing through the delay circuit, and is capable of putting the connection circuit into a high resistance state.
  • the connection circuit includes a switch electrically connected in series between the light receiving element and the first potential line.
  • the first potential line is a power supply line or a ground line.
  • the first potential line is a power supply line,
  • the control circuit is capable of executing control to change the connection circuit to a high resistance state when the voltage of the cathode of the light receiving element reaches a reference value after changing the connection circuit to a low resistance state.
  • the photodetector according to any one of (1) to (18), wherein the light receiving element is an avalanche photodiode.
  • a light source capable of irradiating light onto an object; a light detection device that receives light from the object, The photodetector device a light receiving element capable of receiving light and outputting a current; a connection circuit connected between the light receiving element and a first potential line; a control circuit capable of controlling the connection circuit, The control circuit is capable of executing control to set the connection circuit to a low resistance state and then set the connection circuit to a high resistance state when the voltage of the light receiving element reaches a reference value.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

本開示の一実施形態の光検出装置は、光を受光して電流を出力可能な受光素子と、前記受光素子と第１電位線との間に接続される接続回路と、前記接続回路を制御可能な制御回路とを備える。前記制御回路は、前記接続回路を低抵抗状態とした後、前記受光素子の電圧が基準値に達した場合に前記接続回路を高抵抗状態とする制御を実行可能である。

Description

光検出装置および光検出システム
　本開示は、光検出装置および光検出システムに関する。
　ＳＰＡＤ（Single Photon Avalanche Diode）素子と、パッシブ回路及びアクティブ回路を有するパルス出力部とを備えた測距装置が提案されている（特許文献１）。
特開２０２０－１４３９５９号公報
　光を検出する装置では、検出性能を向上させることが望ましい。
　良好な検出性能を有する光検出装置を提供することが望まれる。
　本開示の一実施形態の光検出装置は、光を受光して電流を出力可能な受光素子と、受光素子と第１電位線との間に接続される接続回路と、接続回路を制御可能な制御回路とを備える。制御回路は、接続回路を低抵抗状態とした後、受光素子の電圧が基準値に達した場合に接続回路を高抵抗状態とする制御を実行可能である。
　本開示の一実施形態の光検出システムは、対象物に対して光を照射可能な光源と、対象物からの光を受光する光検出装置とを備える。光検出装置は、光を受光して電流を出力可能な受光素子と、受光素子と第１電位線との間に接続される接続回路と、接続回路を制御可能な制御回路とを有する。制御回路は、接続回路を低抵抗状態とした後、受光素子の電圧が基準値に達した場合に接続回路を高抵抗状態とする制御を実行可能である。
図１は、本開示の実施の形態に係る光検出システムの概略構成の一例を示すブロック図である。 図２は、本開示の実施の形態に係る光検出装置の画素の構成例を説明するための図である。 図３は、本開示の実施の形態に係る光検出装置の制御回路の構成例を示す図である。 図４は、本開示の実施の形態に係る光検出装置の動作例を示すタイミングチャートである。 図５は、本開示の実施の形態に係る光検出装置の動作例を示すタイミングチャートである。 図６は、本開示の変形例１に係る光検出装置の画素の構成例を説明するための図である。 図７は、本開示の変形例１に係る光検出装置の制御回路の構成例を示す図である。 図８は、本開示の変形例１に係る光検出装置の動作例を示すタイミングチャートである。 図９は、本開示の変形例１に係る光検出装置の動作例を示すタイミングチャートである。 図１０は、本開示の変形例２に係る光検出装置の制御回路の構成例を示す図である。 図１１は、本開示の変形例２に係る光検出装置の動作例を示すタイミングチャートである。 図１２は、本開示の変形例２に係る光検出装置の動作例を示すタイミングチャートである。 図１３は、本開示の変形例３に係る光検出装置の画素の構成例を説明するための図である。 図１４は、本開示の変形例３に係る光検出装置の制御回路の構成例を示す図である。 図１５は、本開示の変形例３に係る光検出装置の動作例を示すタイミングチャートである。 図１６は、本開示の変形例３に係る光検出装置の動作例を示すタイミングチャートである。 図１７は、本開示の変形例４に係る光検出装置の画素の構成例を説明するための図である。 図１８は、本開示の変形例４に係る光検出装置の制御回路の構成例を示す図である。 図１９は、本開示の変形例４に係る光検出装置の動作例を示すタイミングチャートである。 図２０は、本開示の変形例４に係る光検出装置の動作例を示すタイミングチャートである。 図２１は、本開示の変形例５に係る光検出装置の画素の構成例を説明するための図である。 図２２は、本開示の変形例５に係る光検出装置の画素の別の構成例を説明するための図である。 図２３は、車両制御システムの概略的な構成の一例を示すブロック図である。 図２４は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　１．実施の形態
　２．変形例
　３．使用例
　４．応用例
＜１．実施の形態＞
　図１は、本開示の実施の形態に係る光検出システムの概略構成の一例を示すブロック図である。光検出システム２００は、光検出装置１と、光源制御部２１０と、光源２２０とを含む。光検出装置１は、入射する光を検出可能な装置である。光検出装置１は、受光素子を含む複数の画素Ｐを有し、入射光を受光して信号を生成するように構成される。
　光検出装置１の画素Ｐの受光素子は、例えば、ＡＰＤ（Avalanche Photo Diode：アバランシェフォトダイオード）であり、光を受光して電流を出力可能に構成される。各画素Ｐの受光素子（受光部）は、光子の受光に応じて信号を生成するように構成され得る。光検出装置１は、例えば、光学レンズを含む光学系（不図示）を透過した光を受光して信号を生成する。
　光検出装置１は、例えば、各画素Ｐの受光素子が設けられる半導体基板（例えばシリコン基板）を用いて構成される。光検出装置１は、複数の画素Ｐが設けられる領域（画素部１００）を有する。光検出装置１には、図１に示す例のように、複数の画素Ｐが行列状に２次元配置された画素部１００が設けられる。画素部１００は、複数の画素Ｐが配置される画素アレイである。
　各画素Ｐの受光素子は、ＳＰＡＤ（単一光子アバランシェダイオード）により構成され得る。光検出装置１は、光学レンズを含む光学系を介して、計測対象からの入射光を取り込む。受光素子は、計測対象からの光（例えば赤外光、可視光等）を受光して、光電変換によって電荷を生じ、光電流を生成し得る。
　光検出装置１は、測距センサ、イメージセンサ等として構成され得る。光検出装置１は、測距を実行可能な装置であり、例えば、ＴＯＦ（Time Of Flight）方式の測距を実行可能に構成される。光検出装置１は、一例として、ＴＯＦ方式の距離計測が可能な測距センサとして適用される。
　光源２２０は、光（光信号）を生成可能に構成される。光源２２０は、例えば、１つ又は複数の発光素子を有し、計測対象に対して光を照射可能に構成される。発光素子は、ＬＤ（Laser Diode）、ＬＥＤ（Light Emitting Diode）等であり、外部へ光（赤外光、可視光等）を出力し得る。
　光源２２０（光源部）は、一例として、レーザ光を発生し、外部へレーザ光を出射し得る。光源２２０は、半導体レーザ素子、例えば垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）を用いて構成されてもよい。
　光源制御部２１０は、光源２２０を制御可能に構成される。光源制御部２１０は、駆動部（駆動回路）であり、光源２２０を駆動するように構成される。光源制御部２１０は、一例として、ＤＡ変換回路（ＤＡＣ：Digital to Analog Converter）、アンプ回路等を含む複数の回路によって構成され、光源２２０の動作の制御を行い得る。
　光源制御部２１０は、例えば、光源２２０の発光素子への電流、電圧を制御可能に構成される。光源制御部２１０は、光源２２０の発光素子を駆動するための電流及び電圧を光源２２０に供給し、光源２２０による発光（例えば発光タイミング、発光時間等）を制御し得る。
　光源制御部２１０は、光源２２０（又は光源２２０の発光素子）を駆動可能に構成された光源駆動部ともいえる。なお、光源２２０及び光源制御部２１０の一部又は全部は、一体的に構成されていてもよい。例えば、光源２２０と光源制御部２１０の一部又は全部は、光源装置（光源部）として構成されてよい。
　光検出システム２００は、光源２２０によって計測対象に光（例えばレーザ光）を照射し、計測対象で反射された光を受光し得る。光検出装置１では、例えば、計測対象で反射された反射光（戻り光）が画素部１００に入射され、反射光の受光に応じた電気信号が検出される。計測対象からの反射光を受光して生成される電気信号は、計測対象までの距離に応じた信号となる。
　光検出装置１を含む光検出システム２００は、光の送受信を行い、計測対象物までの距離を計測し得る。光検出装置１は、一例として、画素Ｐ毎に計測対象である物体（被写体）までの距離を検出し、物体までの距離に関する画像データ（距離画像データ）を生成可能に構成される。光検出装置１は、例えば、デプスマップ（深度マップ）を生成し得る。
　なお、光検出装置１は、イベントを検出可能なセンサ、例えば、イベント駆動型のセンサ（ＥＶＳ（Event Vision Sensor）、ＥＤＳ（Event Driven Sensor）、ＤＶＳ（Dynamic Vision Sensor）等と呼ばれる）としても適用され得る。光検出装置１及び光検出システム２００は、様々な電子機器に適用可能である。
　光検出装置１は、一例として、図１に示す例のように、画素部１００と、画素制御部１１０と、信号処理部１１２と、制御部１１３とを有する。なお、光検出装置１は、光源制御部２１０を含んで構成されてもよい。また、光源２２０は、光検出装置１に搭載されてもよいし、光検出装置１の外部に設けられてもよい。
　画素制御部１１０は、画素部１００の各画素Ｐを制御可能に構成される。画素制御部１１０は、制御回路であり、例えば、バッファ、シフトレジスタ、アドレスデコーダ等を含む複数の回路によって構成される。画素制御部１１０は、画素Ｐを制御するための信号を生成し、画素部１００の各画素Ｐへ出力する。画素制御部１１０は、制御部１１３により制御され、画素部１００の画素Ｐの制御を行う。
　画素制御部１１０は、例えば、画素Ｐの読み出し回路を制御する信号など、画素Ｐを制御するための信号を生成し、各画素Ｐに供給する。画素制御部１１０は、各画素Ｐから、画素の信号を読み出す制御を行い得る。画素制御部１１０は、各画素Ｐを駆動可能に構成された画素駆動部（画素駆動回路）ともいえる。なお、画素制御部１１０と制御部１１３とを併せて、画素制御部ということもできる。
　制御部１１３は、光検出装置１の各部を制御可能に構成される。制御部１１３は、外部から与えられるクロック、動作モードを指令するデータ等を受け取り、また、光検出装置１の内部情報等のデータを出力し得る。制御部１１３は、制御回路であり、例えば、各種のタイミング信号を生成可能に構成されたタイミングジェネレータを有する。
　制御部１１３は、タイミングジェネレータで生成された各種のタイミング信号（パルス信号、クロック信号等）に基づき、画素制御部１１０及び信号処理部１１２等の駆動制御を行う。制御部１１３は、ＰＬＬ（Phase Locked Loop）、ＤＡＣ（Digital to Analog Converter）等の回路を含み得る。
　また、制御部１１３は、光源制御部２１０を制御する信号を光源制御部２１０に供給し、光源制御部２１０の動作を制御するように構成される。制御部１１３は、画素部１００の画素Ｐによる画素信号の生成処理、光源２２０による光の照射タイミング等を制御可能に構成され得る。
　信号処理部１１２は、信号処理回路であり、信号処理を実行可能に構成される。信号処理部１１２は、各画素Ｐから出力される信号に対して各種の信号処理を施す回路により構成される。信号処理部１１２は、演算回路、メモリ回路等を含んで構成され、ノイズ低減処理、ＴＤ（Time to Digital）変換処理、計数（累積）処理等の各種の信号処理を行い得る。
　信号処理部１１２は、各画素Ｐの信号を取得し、計測対象までの距離に関する信号を生成して出力するように構成される。信号処理部１１２は、例えば、各画素の信号に対して各種の信号処理を行い、計測対象までの距離を表す距離画像データを生成して出力し得る。なお、信号処理部１１２及び制御部１１３は、一体的に構成されていてもよい。信号処理部１１２及び制御部１１３は、プロセッサ及びメモリを含んでいてもよい。
　信号処理部１１２は、一例として、図１に示すように、変換部１２０と、演算部１３０とを有する。信号処理部１１２は、画素Ｐから読み出されるパルス信号となる画素信号を整形するように構成されたパルス整形回路を有していてもよい。パルス整形回路は、例えば、画素Ｐ毎または複数の画素Ｐ毎に設けられ得る。
　変換部１２０は、入力される画素の信号を、画素Ｐにおける受光タイミングに関するデジタル信号に変換可能に構成される。変換部１２０は、例えば、ＴＤＣ（Time to Digital Converter）回路により構成される。変換部１２０は、例えば、画素Ｐにより生成されるパルス信号となる画素信号を、光源２２０による発光時から画素Ｐの受光素子による受光時までの経過時間に応じたデジタル信号に変換するように構成される。
　変換部１２０は、フリップフロップ回路、遅延回路（例えばＤｅｌａｙバッファ）、カウンタ回路等を用いて構成される。変換部１２０は、ＴＤ変換部（ＴＤ変換回路）であり、例えば、画素Ｐ毎または複数の画素Ｐ毎に設けられる。各画素Ｐから順次に読み出されるパルス信号となる画素信号は、例えば、変換部１２０によってＴＤ変換処理が施され、計測対象からの反射光の受光タイミングを示すデジタル信号として変換される。
　変換部１２０（変換回路）は、光源２２０による光の出射タイミングから、受光素子による反射光（戻り光）の受光タイミングまでの時間に対応するデジタル信号を、変換後の画素信号として出力し得る。一例として、変換部１２０は、パルス信号である画素の信号を所定のビット数のデジタル信号に変換し、光の往復時間（即ち飛行時間）を示す信号として出力する。
　変換部１２０は、光源２２０による光の照射開始から、反射光の受光に応じた画素信号の遷移タイミング（立ち上がりエッジ、又は立ち下がりエッジ）までの時間を計測し、カウント値を示す信号を、変換後の画素信号として生成してもよい。変換部１２０は、画素Ｐから出力されるパルス信号に基づき、計測対象に対する光の照射開始から、計測対象からの反射光の受光までの期間に応じたカウント値を示す信号を、変換後の画素信号として出力し得る。
　光検出システム２００では、例えば、光源２２０による光の照射と停止が繰り返し行われ、画素Ｐによる反射光（戻り光）の検出が繰り返し行われる。光検出装置１では、複数回の測距によって各画素Ｐから順次出力される画素信号は、それぞれ、変換部１２０における変換処理によってデジタル信号に変換される。
　演算部１３０は、画素Ｐの画素信号を取得し、信号処理を実行可能に構成される。演算部１３０は、例えば、変換部１２０により変換された画素信号に基づき、計測対象物までの距離に関する信号（距離信号）を生成するように構成される。演算部１３０は、各画素Ｐの画素信号を解析することにより、画素Ｐ毎の距離信号を含む画像データ（距離画像データ）を生成して出力し得る。
　演算部１３０は、例えば、ヒストグラム生成部１３５を有し、画素信号のヒストグラムを生成可能に構成される。ヒストグラム生成部１３５（ヒストグラム生成回路）は、一例として、画素信号の信号値、即ち光の往復時間に応じたカウント値のヒストグラムを、画素Ｐ毎に生成するように構成される。
　ヒストグラム生成部１３５は、光の往復時間に対応するカウント値と、カウント値の頻度（数）との対応関係に関するデータをヒストグラムデータとして生成し、信号処理部１１２の内部のメモリ等に記憶させ得る。例えば、ヒストグラム生成部１３５は、所定の区間（範囲）毎、即ち階級（ＢＩＮ）毎のカウント値に分類し、計測対象までの距離に応じたカウント値の分布を示すヒストグラムデータを生成する。
　演算部１３０は、画素信号の値のヒストグラムにおけるピーク値（極大値）に基づいて、計測対象までの距離を算出可能に構成される。演算部１３０は、例えば、画素信号のヒストグラムにおける頻度がピーク値を示す画素信号の値（カウント値）に基づいて、光の照射の開始時刻と反射光の到達時刻との差、即ち光の往復時間（飛行時間）を算出（推定）する。
　演算部１３０は、例えば、算出した往復時間を用いて、光検出装置１と計測対象物との距離を演算するように構成される。演算部１３０は、画素Ｐ毎に対象物までの距離を算出し、対象物までの距離に関する距離信号を生成する。光源２２０から照射された光が計測対象物で反射して光検出装置１に到達する時間に基づき、計測対象物までの距離が求められる。信号処理部１１２は、演算部１３０によって画素Ｐ毎の距離信号を含む距離画像データを生成し、光検出装置１の外部へ出力し得る。
　なお、上述した画素部１００、画素制御部１１０、信号処理部１１２、制御部１１３等は、１つの基板に設けられてもよく、複数の基板に分けて設けられてもよい。光検出装置１は、複数の基板を積層して構成された構造（積層構造）を有していてよい。なお、画素制御部１１０、信号処理部１１２、及び制御部１１３の一部又は全部は、一体的に構成されていてもよい。
　図２は、実施の形態に係る光検出装置の画素の構成例を説明するための図である。光検出装置１の画素Ｐは、受光素子１０と読み出し回路２０を有する。読み出し回路２０は、例えば、受光素子１０毎に設けられる。受光素子１０は、光を受光して信号を生成するように構成される。
　受光素子１０は、例えば、ＳＰＡＤ（Single Photon Avalanche Diode）であり、アバランシェ増倍が可能な増倍領域（増倍部）を有する。受光素子１０は、入射する光子を電荷に変換し、入射した光子に応じた電気信号である信号Ｐ１を出力し得る。なお、受光素子１０は、光を光電変換可能に構成された光電変換素子（光電変換部）ともいえる。
　受光素子１０は、例えば、所定の電圧を供給可能な電源線、電極等と電気的に接続される。図２に示す例では、受光素子１０の一方の電極であるカソードは、電流源２５及び接続回路３０と電気的に接続される。受光素子１０の他方の電極であるアノードは、基準電位線側に接続される。
　受光素子１０のアノードは、例えば、相対的に低い電源電圧が供給される配線、電極等と電気的に接続される。図２に示す例では、受光素子１０のアノードには、電源線としての電位線Ｌ２を介して、電圧を供給可能な電源部（電圧源）から、電圧ＶＳＰが与えられる。電圧ＶＳＰは、例えば、負（マイナス）の電圧である。
　読み出し回路２０は、受光素子１０の電流に基づく信号を出力可能に構成される。読み出し回路２０は、受光素子１０を流れる光電流に基づく信号を読み出すための回路、例えば、電流源２５、接続回路３０、出力回路４０、制御回路５０等を含んで構成される。
　画素Ｐの読み出し回路２０は、図２に示す例のように、接続回路３０及び制御回路５０等を含み、Active Recharge方式に対応した構成を有する。画素Ｐの読み出し回路２０は、後述するが、接続回路３０及び制御回路５０等によって、受光素子１０に対するリチャージを行い得る。
　電流源２５は、受光素子１０に電流を供給可能に構成される。電流源２５は、受光素子１０に対して、電気的に直列に接続される。電流源２５は、電位線Ｌ１と電気的に接続され、受光素子１０に電流を供給し得る。電位線Ｌ１は、所定の電位（電圧）が与えられる配線である。図２に示す例では、電位線Ｌ１は、電源電圧ＶＤＤが与えられる電源線である。
　電流源２５は、一例として、Ｐ型トランジスタ（例えばＰＭＯＳトランジスタ）を用いて構成され、受光素子１０と電位線Ｌ１との間に電気的に直列に接続される。例えば、電流源２５のトランジスタのソース及びドレインの一方は、電源電圧ＶＤＤが与えられる電位線Ｌ１と電気的に接続され、トランジスタのソース及びドレインの他方は、受光素子１０と電気的に接続される。
　電流源２５を構成するトランジスタは、そのゲートに入力される信号の信号レベルに応じた電流を生成し、生成した電流を受光素子１０に供給し得る。電流源２５は、電流及び電圧を供給可能に構成された供給部（供給回路）ともいえる。なお、電流源２５（供給回路）は、抵抗素子を用いて構成されてもよい。
　接続回路３０は、受光素子１０と電位線Ｌ１との間に接続される。接続回路３０は、制御回路５０から入力される信号によって制御される。接続回路３０は、例えば、制御回路５０から入力される信号電圧に応じて、低抵抗状態（即ち低インピーダンス状態）又は高抵抗状態（即ち高インピーダンス状態）に制御される。なお、接続回路３０は、受光素子１０に接続される負荷回路ともいえる。
　接続回路３０は、例えば、スイッチを用いて構成され、受光素子１０と電位線Ｌ１との間に電気的に直列に接続される。接続回路３０のスイッチは、制御回路５０によりオンオフ制御される。図２に示す例では、接続回路３０は、制御回路５０から入力される信号ＸＡＲに基づき、電位線Ｌ１と受光素子１０とを電気的に接続または切断するように構成される。
　接続回路３０は、制御回路５０により制御され、受光素子１０をリチャージ可能に構成される。接続回路３０は、電源電圧ＶＤＤが供給される電位線Ｌ１と電気的に接続され、受光素子１０に電流及び電圧を供給し得る。図２に示す例では、接続回路３０は、電位線Ｌ１と受光素子１０とを電気的に接続または切断するスイッチＳＷ１により構成される。スイッチＳＷ１は、例えば、トランジスタを用いて構成される。
　スイッチＳＷ１は、一例として、Ｐ型トランジスタ（例えばＰＭＯＳトランジスタ）を用いて構成される。スイッチＳＷ１を構成するトランジスタのソース及びドレインの一方は、例えば、電位線Ｌ１と電気的に接続され、トランジスタのソース及びドレインの他方は、受光素子１０と電気的に接続される。
　制御回路５０は、接続回路３０を制御可能に構成される。制御回路５０は、後述するが、例えば、遅延回路を含んで構成される。制御回路５０は、一例として、ＮＡＮＤ回路、ＮＯＲ回路等の論理回路を用いて構成される。制御回路５０は、接続回路３０を制御し、受光素子１０のリチャージを実行可能に構成される。
　制御回路５０は、受光素子１０の電圧に応じた信号に基づいて、接続回路３０を制御する信号ＸＡＲを生成して出力し、受光素子１０に対する電流及び電圧の供給を制御する。制御回路５０は、例えば、パルス信号となる信号ＸＡＲを接続回路３０へ出力し、受光素子１０へのリチャージのタイミングを制御し得る。
　制御回路５０は、一例として、受光素子１０の電圧に基づいて生成した信号ＸＡＲをスイッチＳＷ１に供給し、スイッチＳＷ１をオン状態（導通状態）又はオフ状態（非導通状態）とする。制御回路５０は、接続回路３０の制御によって、受光素子１０に対するアクティブリチャージを実行し得る。
　受光素子１０のカソード及びアノード間には、電流源２５又は接続回路３０を介して供給される電圧と電位線Ｌ２によって供給される電圧ＶＳＰとによって、受光素子１０のブレークダウン電圧（降伏電圧）よりも大きい電位差となる電圧が印加され得る。即ち、受光素子１０の両端の電位差は、ブレークダウン電圧よりも大きい電位差に設定され得る。
　受光素子１０は、ブレークダウン電圧よりも大きい逆バイアス電圧が与えられた場合、ガイガーモードで動作可能な状態となる。ガイガーモード時の受光素子１０では、光子の入射に応じてアバランシェ増倍現象を生じ、パルス状の電流を生じ得る。画素Ｐでは、光子の入射に起因して受光素子１０を流れる光電流に応じた信号Ｐ１が、出力回路４０へ出力される。
　アバランシェ増倍が生じて受光素子１０の電極間の電位差がブレークダウン電圧よりも小さくなった後、接続回路３０がオン状態になると、受光素子１０のリチャージによって、受光素子１０は再びガイガーモードでの動作が可能な状態となる。接続回路３０は、受光素子１０に電荷をリチャージし、受光素子１０の電圧をリチャージし得る。
　出力回路４０は、受光素子１０により生成された信号Ｐ１に基づく信号ＰＦＯＵＴを生成するように構成される。出力回路４０は、受光素子１０の電流に基づく電圧信号となる信号ＰＦＯＵＴを出力し得る。出力回路４０は、一例として、インバータ（ＩＮＶ）により構成される。
　出力回路４０は、例えば、入力部４１及び出力部４２を有し、入力された信号の反転信号を出力し得る。図２に示す例では、出力回路４０は、ＩＮＶ回路４５（インバータ回路）により構成される。ＩＮＶ回路４５は、例えば、電位線Ｌ１と基準電位線との間に直列に接続されたＰＭＯＳトランジスタ及びＮＭＯＳトランジスタにより構成される。図２に示す例では、基準電位線は、グランド線（接地線）である。
　出力回路４０の入力部４１は、例えば、受光素子１０のカソード、電流源２５、及び接続回路３０と電気的に接続される。図２に示す例では、出力回路４０（即ちＩＮＶ回路４５）の入力部４１は、受光素子１０と電流源２５と接続回路３０とを接続するノードＮ１に電気的に接続される。出力回路４０の出力部４２は、制御回路５０と電気的に接続される。
　出力回路４０には、受光素子１０からの信号Ｐ１が入力される。信号Ｐ１の信号レベル、即ち信号Ｐ１の電圧（電位）は、受光素子１０を流れる電流に応じて変化する。出力回路４０は、例えば、信号Ｐ１の電圧が基準値（図２に示す例では、ＩＮＶ回路４５の閾値電圧）よりも高い場合、ローレベルの信号ＰＦＯＵＴを出力する。また、出力回路４０は、信号Ｐ１の電圧が基準値よりも低い場合、ハイレベルの信号ＰＦＯＵＴを出力する。
　出力回路４０は、信号Ｐ１の電圧に基づくパルス信号となる信号ＰＦＯＵＴを、信号処理部１１２（図１参照）へ出力し得る。また、信号ＰＦＯＵＴは、出力回路４０から制御回路５０に入力される。出力回路４０は、例えば、受光素子１０の電圧と基準値（閾値）とに応じた信号ＰＦＯＵＴを、信号処理部１１２及び制御回路５０に出力し得る。なお、出力回路４０は、ＡＮＤ回路、ＮＡＮＤ回路、ＯＲ回路、ＮＯＲ回路等により構成されてもよい。
　図３は、実施の形態に係る光検出装置の制御回路の構成例を示す図である。制御回路５０は、出力回路６０と、遅延回路７０を有する。出力回路６０は、例えば、図３に示す例のように、ＮＡＮＤ回路により構成される。出力回路６０には、出力回路４０からの信号ＰＦＯＵＴ、イネーブル信号である信号ＡＲ＿ＥＮ、及び、信号ＦＤ＿ＯＵＴが入力される。アクティブリチャージ方式の場合、信号ＡＲ＿ＥＮは、ハイレベルにされる。
　出力回路６０は、信号ＰＦＯＵＴと信号ＦＤ＿ＯＵＴとに応じた信号ＳＯＵＴを出力可能に構成される。例えば、信号ＡＲ＿ＥＮ及び信号ＦＤ＿ＯＵＴがそれぞれハイレベルの場合、信号ＰＦＯＵＴに応じた信号が、出力回路６０を介して、信号ＳＯＵＴとして遅延回路７０へ出力される。
　遅延回路７０は、入力された信号を遅延させて出力するように構成される。遅延回路７０（遅延部）は、遅延量を変更可能に構成される。遅延回路７０は、例えば、複数段のＩＮＶ回路（インバータ回路）又はバッファ回路を用いて構成される。図３に示す例では、遅延回路７０は、遅延回路７１と遅延回路７２を有する。
　遅延回路７１には、出力回路６０の出力信号である信号ＳＯＵＴが入力される。遅延回路７１は、出力回路６０から入力される信号ＳＯＵＴを遅延させた信号を出力するように構成される。遅延回路７１は、例えば、複数のＩＮＶ回路（図３ではＩＮＶ回路８１ａ，８１ｂ，８１ｃ，８１ｄ）を含んで構成される。ＩＮＶ回路８１ａ～８１ｄの各々は、直列に接続されたＰＭＯＳトランジスタ及びＮＭＯＳトランジスタを用いて構成される。
　遅延回路７１は、ＩＮＶ回路８１ａ～８１ｄによって信号ＳＯＵＴを遅延させて、信号ＸＡＲを生成し出力し得る。図３に示す例では、遅延回路７１の初段（第１段目）のＩＮＶ回路８１ａには、出力回路６０から信号ＳＯＵＴが入力される。ＩＮＶ回路８１ａは、信号ＳＯＵＴの反転信号となる信号Ｓ１を、ＩＮＶ回路８１ｂへ出力する。
　ＩＮＶ回路８１ｂは、信号Ｓ１の反転信号となる信号Ｓ２をＩＮＶ回路８１ｃへ出力する。ＩＮＶ回路８１ｃは、信号Ｓ２の反転信号となる信号Ｓ３をＩＮＶ回路８１ｄへ出力する。また、ＩＮＶ回路８１ｄは、信号Ｓ３の反転信号となる信号ＸＡＲを出力する。遅延回路７１は、最終段のＩＮＶ回路８１ｄから、信号ＸＡＲを接続回路３０及び遅延回路７２へ出力し得る。
　遅延回路７１は、遅延制御部８３を有し、遅延量を変更可能に構成される。遅延制御部８３は、遅延制御回路であり、例えば、ＩＮＶ回路８１ｂと電流源８２を含む。遅延制御部８３は、遅延量を変更可能に構成された回路部分であり、遅延制御段（又は遅延調整段）ともいえる。電流源８２は、制御電圧としての電圧ＶＢＦに基づいて電流を供給するように構成される。
　図３に示す例では、電流源８２は、ＮＭＯＳトランジスタにより構成される。電流源８２は、電圧ＶＢＦに応じた電流を生成し、生成した電流をＩＮＶ回路８１ｂに供給する。電圧ＶＢＦの値（レベル）の調整によって、ＩＮＶ回路８１ｂを流れる電流が制御され、遅延制御部８３における遅延量が制御される。なお、電流源８２は、必要に応じて、ＰＭＯＳトランジスタを用いて構成されてもよい。
　例えば、制御電圧である電圧ＶＢＦが小さくなることで、電流源８２によって供給可能な電流量が減少し、遅延制御部８３を含む遅延回路７１における遅延量（即ち遅延時間）が大きくなる。図３に示す例では、ＩＮＶ回路８１ｂの出力信号である信号Ｓ２の立ち下がり時間が長くなる。即ち、信号Ｓ２のハイレベルからローレベルへの遷移時間が長くなる。
　また、電圧ＶＢＦが大きくなることで、電流源８２によって供給可能な電流量が増大し、遅延制御部８３を含む遅延回路７１における遅延量が小さくなる。図３に示す例では、信号Ｓ２の立ち下がり時間が短くなる。即ち、信号Ｓ２のハイレベルからローレベルへの遷移時間が短くなる。
　光検出装置１の画素制御部１１０（図１参照）は、例えば、遅延回路７１に供給する電圧ＶＢＦを変更することで、遅延回路７１における遅延量を変更し、信号ＸＡＲの出力タイミングを変更し得る。画素制御部１１０は、例えば、電圧ＶＢＦの制御によって信号Ｓ２の遷移時間（例えば立ち下がり時間）を調整し、ローレベルの信号ＸＡＲの出力タイミングを調整可能である。
　遅延回路７２には、遅延回路７１の出力信号である信号ＸＡＲが入力される。遅延回路７２は、信号ＸＡＲを遅延させた信号を出力するように構成される。遅延回路７２は、例えば、複数のＩＮＶ回路（図３ではＩＮＶ回路８５ａ，８５ｂ）を含んで構成される。ＩＮＶ回路８５ａ及びＩＮＶ回路８５ｂは、それぞれ、直列に接続されたＰＭＯＳトランジスタ及びＮＭＯＳトランジスタを用いて構成される。
　遅延回路７２は、ＩＮＶ回路８５ａ，８５ｂによって信号ＸＡＲを遅延させて、信号ＦＤ＿ＯＵＴを生成し出力し得る。図３に示す例では、遅延回路７２のＩＮＶ回路８５ａには、遅延回路７１から信号ＸＡＲが入力される。ＩＮＶ回路８５ａは、信号ＸＡＲの反転信号となる信号Ｓ５を、ＩＮＶ回路８５ｂへ出力する。
　ＩＮＶ回路８５ｂは、信号Ｓ５の反転信号となる信号ＦＤ＿ＯＵＴを出力する。遅延回路７２は、ＩＮＶ回路８５ｂによって、信号ＦＤ＿ＯＵＴを出力回路６０へ出力し得る。また、遅延回路７２は、図３に示す例のように、遅延制御部８６を有し、遅延量を変更可能に構成される。
　遅延制御部８６は、遅延制御回路であり、例えば、ＩＮＶ回路８５ｂと電流源８７を含む。遅延制御部８６は、遅延量を変更可能に構成された回路部分であり、遅延制御段（又は遅延調整段）ともいえる。電流源８７は、制御電圧としての電圧ＶＢＲに基づいて電流を供給するように構成される。
　図３に示す例では、電流源８７は、ＮＭＯＳトランジスタにより構成される。電流源８７は、電圧ＶＢＲに応じた電流を生成し、生成した電流をＩＮＶ回路８５ｂに供給する。電圧ＶＢＲの値（大きさ）の調整によって、ＩＮＶ回路８５ｂを流れる電流が制御され、遅延制御部８６における遅延量が制御される。なお、電流源８７は、必要に応じて、ＰＭＯＳトランジスタを用いて構成されてもよい。
　例えば、制御電圧である電圧ＶＢＲが小さくなることで、電流源８７によって供給可能な電流量が減少し、遅延制御部８６を含む遅延回路７２における遅延量が大きくなる。図３に示す例では、ＩＮＶ回路８５ｂの出力信号である信号ＦＤ＿ＯＵＴの立ち下がり時間が長くなる。即ち、信号ＦＤ＿ＯＵＴのハイレベルからローレベルへの遷移時間が長くなる。
　また、電圧ＶＢＲが大きくなることで、電流源８７によって供給可能な電流量が増大し、遅延制御部８６を含む遅延回路７２における遅延量が小さくなる。図３に示す例では、信号ＦＤ＿ＯＵＴの立ち下がり時間が短くなる。即ち、信号ＦＤ＿ＯＵＴのハイレベルからローレベルへの遷移時間が短くなる。
　画素制御部１１０は、遅延回路７２に供給する電圧ＶＢＲを変更することで、遅延回路７２における遅延量を変更し、信号ＦＤ＿ＯＵＴの遷移時間（例えば立ち下がり時間）を変更し得る。画素制御部１１０は、例えば、信号ＦＤ＿ＯＵＴの立ち下がり時間を調整することで、信号ＳＯＵＴのローレベルからハイレベルへの遷移タイミングを調整し、信号ＸＡＲのパルス幅を変更し得る。
　読み出し回路２０の接続回路３０（図２参照）には、制御回路５０の遅延回路７１から信号ＸＡＲが入力される。接続回路３０は、信号ＸＡＲに応じて、電源電圧ＶＤＤが与えられる電位線Ｌ１とノードＮ１とを電気的に接続または切断する。信号ＸＡＲに応じて接続回路３０のスイッチＳＷ１がオンオフ制御され、受光素子１０に対するリチャージの制御が行われる。
　図２に示す例では、出力回路４０であるＩＮＶ回路４５は、受光素子１０における光子の受光に起因して、信号Ｐ１の電圧がＩＮＶ回路４５の閾値電圧より小さくなると、信号ＰＦＯＵＴの電圧をローレベルからハイレベルに遷移させる。この場合、制御回路５０は、出力回路６０及び遅延回路７０によって信号ＸＡＲの電圧をハイレベルからローレベルに遷移させ、接続回路３０を高抵抗状態から低抵抗状態に遷移させる。
　出力回路４０は、接続回路３０及び電流源２５による受光素子１０のリチャージに伴って、信号Ｐ１の電圧がＩＮＶ回路４５の閾値電圧より大きくなると、信号ＰＦＯＵＴの電圧をハイレベルからローレベルに遷移させる。こうして、出力回路４０は、パルス信号となる信号ＰＦＯＵＴを画素信号として、信号処理部１１２（図１参照）へ出力し得る。
　図４は、実施の形態に係る光検出装置の動作例を示すタイミングチャートである。図４のタイミングチャートを参照して、光検出装置１の動作例について説明する。図４では、同一の時間軸上に、信号Ｐ１、信号ＰＦＯＵＴ、信号ＳＯＵＴ、信号Ｓ１、信号Ｓ２、信号ＸＡＲ、信号ＦＤ＿ＯＵＴを図示している。
　また、図４では、信号Ｐ１が入力される出力回路４０（ＩＮＶ回路４５）の閾値電圧Ｖｔｈ１と、信号Ｓ２が入力されるＩＮＶ回路８１ｃの閾値電圧Ｖｔｈ２と、信号ＦＤ＿ＯＵＴが入力される出力回路６０（ＮＡＮＤ回路）の閾値電圧Ｖｔｈ３とを、それぞれ破線で示している。さらに、図４では、受光素子１０への光子の入射タイミングを、白抜き矢印で表している。
　時刻ｔ０において、受光素子１０に光子が入射してアバランシェ増倍が生じる。時刻ｔ０は、受光素子１０における受光タイミングであり、受光素子１０の反応タイミングともいえる。時刻ｔ０の後の時刻ｔ１は、信号Ｐ１の電圧が低下して閾値電圧Ｖｔｈ１に達するタイミングであり、信号ＰＦＯＵＴのローレベルからハイレベルへの遷移タイミングとなる。
　受光素子１０においてアバランシェ増倍が生じると、受光素子１０を流れる電流が増大し、受光素子１０のカソード及びアノード間の電位差が小さくなる。時刻ｔ０～時刻ｔ２の期間では、受光素子１０のカソード電圧、即ち信号Ｐ１の電圧が低下する。
　時刻ｔ０～時刻ｔ２の期間において、受光素子１０の電極間の電位差がブレークダウン電圧よりも小さくなることで、アバランシェ増倍が停止（クエンチ）される。出力回路４０は、信号Ｐ１の電圧の低下に伴って、信号ＰＦＯＵＴの電圧をローレベルからハイレベルへ遷移させる。
　制御回路５０は、信号ＰＦＯＵＴの電圧に応じて、信号ＳＯＵＴの電圧をハイレベルからローレベルへ遷移させ、信号Ｓ１の電圧をローレベルからハイレベルへ遷移させる。制御回路５０の遅延回路７０では、信号Ｓ２の電圧がＩＮＶ回路４５の閾値電圧Ｖｔｈ２以下になることで、信号ＸＡＲがハイレベルからローレベルに遷移する。
　図４に示すように、時刻ｔ１から遅延時間Ｔａ後に、制御回路５０は、信号ＸＡＲの電圧をハイレベルからローレベルへ変化させる。時刻ｔ１から遅延時間Ｔａ後の時刻ｔ３において、信号ＸＡＲがローレベルとなることで、接続回路３０が低抵抗状態、即ちオン状態となる。
　接続回路３０が低抵抗状態（オン状態）になることで、接続回路３０を介して受光素子１０に対するリチャージが行われる。なお、遅延時間Ｔａは、上述した遅延制御部８３（遅延制御段）における信号遅延量に応じた時間であり、信号Ｓ２の立ち下がり時間に対応する時間となる。
　時刻ｔ３～時刻ｔ４の期間において、受光素子１０に接続回路３０からの電流（リチャージ電流）が供給されると、受光素子１０の電極間の電位差は大きくなる。時刻ｔ３～時刻ｔ４の期間では、受光素子１０のカソード電圧、即ち信号Ｐ１の電圧が上昇する。
　受光素子１０の電極間の電位差がブレークダウン電圧よりも大きくなることで、受光素子１０は、再びガイガーモードでの動作が可能な状態となる。出力回路４０は、信号Ｐ１の電圧の上昇に伴って、信号ＰＦＯＵＴの電圧をハイレベルからローレベルへ変化させる。図４に示す例のように、信号Ｐ１の電圧が出力回路４０の閾値電圧Ｖｔｈ１に達することで、信号ＰＦＯＵＴがハイレベルからローレベルに遷移する。
　制御回路５０は、信号ＰＦＯＵＴの電圧に応じて、信号ＳＯＵＴの電圧をローレベルからハイレベルへ変化させ、信号Ｓ１の電圧をハイレベルからローレベルへ遷移させる。また、信号ＸＡＲがローレベルからハイレベルに変化する。制御回路５０は、接続回路３０を低抵抗状態としたタイミングとなる時刻ｔ３から遅延時間Ｔｂ後に、信号ＸＡＲの電圧をローレベルからハイレベルへ遷移させる。
　時刻ｔ３から遅延時間Ｔｂ後の時刻ｔ４において、信号ＸＡＲがハイレベルとなることで、接続回路３０が高抵抗状態、即ちオフ状態となる。接続回路３０が高抵抗状態（オフ状態）になることで、接続回路３０を介した受光素子１０に対するリチャージが停止される。なお、遅延時間Ｔｂは、遅延時間Ｔａとは異なる時間となっている。
　光検出装置１の制御回路５０は、上述のように、受光素子１０の電圧に応じた信号に基づいて、接続回路３０の制御を実行可能に構成される。例えば、図４に示す例のように、制御回路５０は、信号Ｐ１の電圧、即ち受光素子１０のカソード電圧が基準値としての閾値電圧Ｖｔｈ１に達した場合に、接続回路３０を高抵抗状態とする制御を実行し得る。これにより、光検出装置１の検出性能の悪化を防ぐことが可能となる。
　本実施の形態では、制御回路５０は、受光素子１０のリチャージの完了を検知して接続回路３０をオフ状態とすることができ、デッドタイム（Dead time）の悪化を低減することが可能となる。デッドタイム、即ち受光素子１０のカソード電圧の立ち下がりを検出できない期間が増大することを防ぐことができる。リチャージ完了後すぐに受光素子１０に光が入射する場合も、光子の受光に応じた画素信号を得ることができ、精度よく測距を行うことが可能となる。
　また、制御回路５０は、上述のように電圧ＶＢＦ，ＶＢＲの制御によって、遅延時間Ｔａ、Ｔｂを制御可能に構成される。制御回路５０は、例えば、電圧ＶＢＦ，ＶＢＲを調整することで、信号ＸＡＲのローレベルのパルス幅を制御し得る。このため、製造バラつきに起因するデッドタイムの増大を防ぐことが可能となる。適切にアクティブリチャージを行うことができ、精度よく光検出を行うことが可能となる。
　図５は、実施の形態に係る光検出装置の動作例を示すタイミングチャートである。図５のタイミングチャートを参照して、光検出装置１の動作例についてさらに説明する。時刻ｔ１０において、受光素子１０に光子が入射してアバランシェ増倍が生じる。受光素子１０を流れる電流が増大し、受光素子１０のカソード及びアノード間の電位差が小さくなる。時刻ｔ１０～時刻ｔ１２の期間では、受光素子１０のカソード電圧、即ち信号Ｐ１の電圧が低下する。
　時刻ｔ１０～時刻ｔ１２の期間において、受光素子１０の電極間の電位差がブレークダウン電圧よりも小さくなることで、アバランシェ増倍が停止される。出力回路４０は、信号Ｐ１の電圧の低下に伴って、信号ＰＦＯＵＴの電圧をローレベルからハイレベルへ遷移させる。時刻ｔ１１は、信号ＰＦＯＵＴのローレベルからハイレベルへの遷移タイミングとなる。
　制御回路５０は、信号ＰＦＯＵＴの電圧に応じて、信号ＳＯＵＴの電圧をハイレベルからローレベルへ遷移させ、信号Ｓ１の電圧をローレベルからハイレベルへ遷移させる。時刻ｔ１１から遅延時間Ｔａ後の時刻ｔ１３では、信号Ｓ２の電圧が閾値電圧Ｖｔｈ２以下まで低下することで、信号ＸＡＲがハイレベルからローレベルに遷移する。
　時刻ｔ１３において、信号ＸＡＲがローレベルとなることで、接続回路３０が低抵抗状態、即ちオン状態となる。時刻ｔ１３～時刻ｔ１４の期間において、接続回路３０が低抵抗状態（導通状態）となる。また、時刻ｔ１３～時刻ｔ１４の期間では、受光素子１０へ光子が入射することに起因して、接続回路３０及び受光素子１０間に電流が流れ、図５に示すように信号Ｓ１の電圧が略一定の状態となる。
　制御回路５０の遅延回路７０では、信号ＦＤ＿ＯＵＴの電圧が出力回路６０の閾値電圧Ｖｔｈ３以下になることで、信号ＳＯＵＴがローレベルからハイレベルに遷移する。図５に示すように、制御回路５０は、時刻ｔ１３から遅延時間Ｔｂ後に、信号ＳＯＵＴの電圧をローレベルからハイレベルへ変化させる。信号ＳＯＵＴがハイレベルとなることで、信号ＸＡＲがハイレベルになる。
　時刻ｔ１３から遅延時間Ｔｂ後の時刻ｔ１４において、信号ＸＡＲがハイレベルとなることで、接続回路３０が高抵抗状態、即ちオフ状態となる。これにより、接続回路３０を介した受光素子１０に対するリチャージが停止される。なお、遅延時間Ｔｂは、上述した遅延制御部８６における遅延量に応じた時間であり、信号ＦＤ＿ＯＵＴの立ち下がり時間に対応する時間となる。
　本実施の形態では、制御回路５０は、上述のように電圧ＶＢＲの制御によって、遅延時間Ｔｂを調整可能に構成される。このため、信号ＸＡＲがローレベルとなる時間、即ち接続回路３０が低抵抗状態となる時間を適切に調整することができる。光子の入射に起因して信号Ｓ１の電圧が略一定の状態となる期間を短縮させることができる。このため、デッドタイムを低減させることができ、測距精度の向上を図ることができる。
［作用・効果］
　本実施の形態に係る光検出装置（光検出装置１）は、光を受光して電流を出力可能な受光素子（受光素子１０）と、受光素子と第１電位線（例えば電位線Ｌ１）との間に接続される接続回路（接続回路３０）と、接続回路を制御可能な制御回路（制御回路５０）とを備える。制御回路は、接続回路を低抵抗状態とした後、受光素子の電圧が基準値に達した場合に接続回路を高抵抗状態とする制御を実行可能である。
　本実施の形態に係る光検出装置１では、制御回路５０は、接続回路３０を低抵抗状態とした後、受光素子１０の電圧が基準値（例えば閾値電圧Ｖｔｈ１）に達した場合に接続回路３０を高抵抗状態とする制御を実行可能である。このため、デッドタイムの悪化を抑制することができる。良好な性能を有する光検出装置を実現することが可能となる。
　次に、本開示の変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
＜２．変形例＞
（２－１．変形例１）
　図６は、本開示の変形例１に係る光検出装置の画素の構成例を説明するための図である。また、図７は、変形例１に係る光検出装置の制御回路の構成例を示す図である。光検出装置１は、図６及び図７に示す構成を有し得る。光検出装置１の制御回路５０は、図７に示すように、出力回路６０と、出力回路６５と、遅延回路７０を有する。
　遅延回路７０は、出力回路６０から入力される信号ＳＯＵＴを遅延させた信号を出力するように構成される。遅延回路７０は、遅延制御部８３及び遅延制御部８６を有する。図７に示す例では、遅延制御部８６は、ＩＮＶ回路８１ａ及び電流源８７を含む。電流源８７は、ＩＮＶ回路８１ａに対して設けられ、ＩＮＶ回路８１ａと電気的に接続される。電流源８７は、電圧ＶＢＲに基づく電流を生成し、生成した電流をＩＮＶ回路８１ａに供給可能に構成される。
　遅延制御部８３は、ＩＮＶ回路８１ｂ及び電流源８２を含む。電流源８２は、ＩＮＶ回路８１ｂに対して設けられ、ＩＮＶ回路８１ｂと電気的に接続される。電流源８２は、電圧ＶＢＦに基づく電流を生成し、生成した電流をＩＮＶ回路８１ｂに供給可能に構成される。遅延回路７０は、ＩＮＶ回路８１ａ～８１ｃによって信号ＳＯＵＴを遅延させて、信号Ｓ３を生成し出力し得る。遅延回路７０は、最終段のＩＮＶ回路８１ｃから、信号Ｓ３を出力回路６５へ出力する。
　出力回路６５は、例えば、図７に示す例のように、ＮＡＮＤ回路により構成される。出力回路６５の一方の入力部（入力端子）は、遅延回路７０を介さずに、出力回路４０（図６参照）と電気的に接続される。出力回路６５の一方の入力部には、出力回路４０から信号ＰＦＯＵＴが入力され、出力回路６５の他方の入力部には、遅延回路７０から信号Ｓ３が入力される。
　出力回路６５は、信号ＰＦＯＵＴと信号Ｓ３とに応じた信号ＸＡＲを出力するように構成される。出力回路６５は、信号ＸＡＲを接続回路３０及び出力回路６０へ出力し得る。また、出力回路６５により出力される信号ＸＡＲは、遅延回路７０のスイッチＳＷ２にも入力される。なお、出力回路６５は、ＡＮＤ回路、又はその他の論理回路を用いて構成されてもよい。
　スイッチＳＷ２は、ＩＮＶ回路８１ａと基準電位線との間に電気的に直列に接続される。スイッチＳＷ２は、例えば、トランジスタを用いて構成される。スイッチＳＷ２は、一例として、Ｎ型トランジスタ（例えばＮＭＯＳトランジスタ）により構成される。スイッチＳＷ２は、信号ＸＡＲによってオンオフ制御される。
　図７に示す例では、スイッチＳＷ２は、ＩＮＶ回路８１ａと電流源８７とを接続するノードＮ２に電気的に接続される。スイッチＳＷ２は、ノードＮ２と電圧ＶＳＳ（例えば０Ｖ）が与えられる配線（即ちグランド線）とを電気的に接続または切断する。
　図８及び図９は、変形例１に係る光検出装置の動作例を示すタイミングチャートである。図８及び図９では、それぞれ、同一の時間軸上に、信号Ｐ１、信号ＰＦＯＵＴ、信号ＳＯＵＴ、信号Ｓ１、信号Ｓ２、信号ＸＡＲを図示している。時刻ｔ０～時刻ｔ２の期間では、受光素子１０に光子が入射してアバランシェ増倍が生じると、受光素子１０のカソード電圧、即ち信号Ｐ１の電圧が低下する。
　時刻ｔ０～時刻ｔ２の期間において、出力回路４０は、信号Ｐ１の電圧の低下に伴って、信号ＰＦＯＵＴの電圧をローレベルからハイレベルへ遷移させる。制御回路５０は、信号ＰＦＯＵＴの電圧に応じて、信号ＳＯＵＴの電圧をハイレベルからローレベルへ遷移させ、信号Ｓ１の電圧をローレベルからハイレベルへ遷移させる。
　時刻ｔ１から遅延時間Ｔａ後の時刻ｔ３では、信号Ｓ２の電圧が閾値電圧Ｖｔｈ２以下まで低下することで、信号ＸＡＲがハイレベルからローレベルに遷移する。信号ＸＡＲがローレベルとなることで、接続回路３０が低抵抗状態、即ちオン状態となる。
　時刻ｔ３～時刻ｔ４の期間において、接続回路３０が低抵抗状態となることで、接続回路３０を介して受光素子１０に対するリチャージが行われる。受光素子１０のカソード電圧、即ち信号Ｐ１の電圧が上昇する。出力回路４０は、信号Ｐ１の電圧の上昇に伴って、信号ＰＦＯＵＴの電圧をハイレベルからローレベルへ変化させる。
　信号Ｐ１の電圧が閾値電圧Ｖｔｈ１に達することで、信号ＰＦＯＵＴがハイレベルからローレベルに遷移する。信号ＰＦＯＵＴがローレベルになることで、出力回路６５は、信号ＸＡＲをローレベルからハイレベルに遷移させる。時刻ｔ３から遅延時間Ｔｂ後の時刻ｔ４において、信号ＸＡＲがハイレベルとなることで、接続回路３０が高抵抗状態、即ちオフ状態となる。
　本変形例では、信号Ｐ１の電圧、即ち受光素子１０のカソード電圧が基準値としての閾値電圧Ｖｔｈ１に達した場合、ローレベルの信号ＰＦＯＵＴが出力回路６５に入力され、信号ＸＡＲがハイレベルとなる。制御回路５０は、遅延回路７０を介さずに、ローレベルの信号ＸＡＲを接続回路３０へ出力し、接続回路３０を高抵抗状態とする制御を実行し得る。このため、デッドタイムの悪化を防ぐことが可能となる。
　また、制御回路５０は、電圧ＶＢＦ，ＶＢＲの制御によって、図８又は図９に示す遅延時間Ｔａ、Ｔｂを制御可能に構成される。制御回路５０は、例えば、電圧ＶＢＦ，ＶＢＲを調整することで、信号ＸＡＲのローレベルのパルス幅を制御し得る。このため、製造バラつきに起因するデッドタイムの増大を防ぐことができ、精度よく測距を行うことが可能となる。
（２－２．変形例２）
　図１０は、変形例２に係る光検出装置の制御回路の構成例を示す図である。また、図１１及び図１２は、変形例２に係る光検出装置の動作例を示すタイミングチャートである。図１０に示す例のように、出力回路６５は、電流源８７を含む遅延制御段を有していてもよい。電流源８７は、例えば、ＰＭＯＳトランジスタにより構成される。出力回路６５は、遅延回路付きのＮＡＮＤ回路として構成され得る。
　制御回路５０は、電圧ＶＢＦ，ＶＢＲの制御によって、図１１又は図１２に示す遅延時間Ｔａ、Ｔｂを変更可能に構成される。制御回路５０は、例えば、電圧ＶＢＦ，ＶＢＲを調整することで、信号ＸＡＲのローレベルのパルス幅を調整し得る。このため、デッドタイムの悪化を防ぐことができ、精度よく測距を行うことが可能となる。
　本変形例の場合も、上記した実施の形態と同様の効果を得ることができる。また、出力回路６５と電流源８７を含む遅延制御段とを別々に設ける場合と比較して、素子数を低減することができる。制御回路５０及び読み出し回路２０等の回路面積の増大を抑制することが可能となる。
（２－３．変形例３）
　図１３は、変形例３に係る光検出装置の画素の構成例を説明するための図である。図１４は、変形例３に係る光検出装置の制御回路の構成例を示す図である。また、図１５及び図１６は、光検出装置の動作例を示すタイミングチャートである。制御回路５０は、信号Ｐ１に基づいて、接続回路３０を制御するように構成されてもよい。図１３に示す例では、制御回路５０は、ノードＮ１と電気的に接続される。
　制御回路５０には、受光素子１０の電圧に応じた信号Ｐ１が入力される。また、制御回路５０の出力回路６０には、ＩＮＶ回路８８によって、信号Ｐ１の反転信号が入力される。制御回路５０は、信号Ｐ１に基づいて信号ＸＡＲを生成して接続回路３０へ出力し、受光素子１０に対する電流及び電圧の供給を制御し得る。本変形例の場合も、上記した実施の形態と同様の効果を得ることができる。
（２－４．変形例４）
　図１７は、変形例４に係る光検出装置の画素の構成例を説明するための図である。図１８は、変形例４に係る光検出装置の制御回路の構成例を示す図である。また、図１９及び図２０は、光検出装置の動作例を示すタイミングチャートである。図１７に示す例では、受光素子１０のカソードは、電位線Ｌ１と電気的に接続される。また、受光素子１０のアノードは、電流源２５、接続回路３０、及び出力回路４０と電気的に接続される。
　接続回路３０は、例えば、ＮＭＯＳトランジスタにより構成され、受光素子１０と電位線Ｌ２との間に電気的に直列に接続される。制御回路５０の出力回路６０には、ＩＮＶ回路８８によって、信号ＰＦＯＵＴの反転信号が入力される。また、接続回路３０には、ＩＮＶ回路８９によって、信号ＸＡＲの反転信号となる信号ＡＲが入力される。本変形例の場合も、上記した実施の形態と同様の効果を得ることができる。
　図１８に示す例では、信号Ｐ１の電圧、即ち受光素子１０のアノード電圧が基準値としての閾値電圧Ｖｔｈ１以下まで低下すると、ハイレベルの信号ＰＦＯＵＴが制御回路５０に入力され、信号ＡＲがローレベルとなる。制御回路５０は、遅延回路７０を介さずに、ローレベルの信号ＡＲを接続回路３０へ出力し、接続回路３０を高抵抗状態とする制御を実行し得る。これにより、デッドタイムの悪化を防ぐことが可能となる。
　また、制御回路５０は、電圧ＶＢＦ，ＶＢＲの制御によって、図１９又は図２０に示す遅延時間Ｔａ、Ｔｂを制御可能に構成される。制御回路５０は、例えば、電圧ＶＢＦ，ＶＢＲを調整することで、信号ＡＲのローレベルのパルス幅を調整し得る。製造バラつきに起因するデッドタイムの増大を防ぐことができ、精度よく測距を行うことが可能となる。
（２－５．変形例５）
　上述した実施の形態および変形例では、光検出装置１の構成例について説明したが、あくまでも一例であって、光検出装置１の構成は図示した例に限られない。例えば、図２１に示す例のように、電流源２５は、トランジスタ（例えばＰＭＯＳトランジスタ）により構成されてもよい。また、接続回路３０は、トランジスタ、例えばＰＭＯＳトランジスタにより構成されてもよい。
　図２２に示すように、読み出し回路２０は、電位線Ｌ１と接続回路３０との間に接続される電流源３５を有していてもよい。電流源３５は、例えば、接続回路３０を構成するＰＭＯＳトランジスタに直列に電気的に接続される。なお、電流源３５は、一例として、ＰＭＯＳトランジスタにより構成されてよい。
　上述した遅延制御部８３及び遅延制御部８６の構成および配置は図示した例に限らず、適宜変更可能である。例えば、遅延制御部８３又は遅延制御部８６は、複数段のＩＮＶ回路のうち、奇数段目のＩＮＶ回路に対して設けられてもよい。遅延制御部８３の電流源８２、又は遅延制御部８６の電流源８７は、ＰＭＯＳトランジスタを用いて構成されてもよい。
　また、遅延制御部８３及び遅延制御部８６の少なくとも一方は、抵抗素子または容量素子を用いて遅延量を変更可能に構成されてもよい。遅延制御部８３及び遅延制御部８６は、それぞれ、一例として、可変抵抗部及び可変容量部の少なくとも一方を含んで構成され得る。
＜３．使用例＞
　上述した光検出装置１及び光検出システム２００は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜４．応用例＞
（移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２４は、撮像部１２０３１の設置位置の例を示す図である。
　図２４では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、例えば、光検出装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、高精細な撮影画像を得ることができ、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
　以上、実施の形態、変形例および使用例ならびに応用例を挙げて本開示を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、上述した変形例は、上記実施の形態の変形例として説明したが、各変形例の構成を適宜組み合わせることができる。
　本開示の一実施形態の光検出装置は、受光素子と、受光素子と第１電位線との間に接続される接続回路と、接続回路を制御可能な制御回路とを備える。制御回路は、接続回路を低抵抗状態とした後、受光素子の電圧が基準値に達した場合に接続回路を高抵抗状態とする制御を実行可能である。このため、良好な性能を有する光検出装置を実現することが可能となる。
　本開示の一実施形態の光検出システムは、対象物に対して光を照射可能な光源と、対象物からの光を受光する光検出装置とを備える。光検出装置は、受光素子と、受光素子と第１電位線との間に接続される接続回路と、接続回路を制御可能な制御回路とを有する。制御回路は、接続回路を低抵抗状態とした後、受光素子の電圧が基準値に達した場合に接続回路を高抵抗状態とする制御を実行可能である。このため、良好な性能を有する光検出システムを実現することが可能となる。
　なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本開示は以下のような構成をとることも可能である。
（１）
　光を受光して電流を出力可能な受光素子と、
　前記受光素子と第１電位線との間に接続される接続回路と、
　前記接続回路を制御可能な制御回路と
　を備え、
　前記制御回路は、前記接続回路を低抵抗状態とした後、前記受光素子の電圧が基準値に達した場合に前記接続回路を高抵抗状態とする制御を実行可能である
　光検出装置。
（２）
　前記受光素子に電流を供給可能な電流源をさらに備える
　前記（１）に記載の光検出装置。
（３）
　前記制御回路は、前記受光素子の電流に応じた電圧信号に基づいて、前記接続回路を制御可能である
　前記（１）または（２）に記載の光検出装置。
（４）
　前記受光素子の電流に基づく第１信号を出力可能な出力回路をさらに備える
　前記（１）から（３）のいずれか１つに記載の光検出装置。
（５）
　前記制御回路は、前記電圧信号としての前記第１信号に基づいて、前記接続回路を低抵抗状態又は高抵抗状態に制御可能である
　前記（４）に記載の光検出装置。
（６）
　前記出力回路は、インバータを有し、
　前記基準値は、前記インバータの閾値電圧である
　前記（４）または（５）に記載の光検出装置。
（７）
　前記接続回路は、第２信号により制御され、
　前記制御回路は、前記受光素子の電圧の立ち上がり又は立ち下がりに応じて変化する前記第２信号を前記接続回路へ出力し、前記接続回路を高抵抗状態とすることが可能である
　前記（１）から（６）のいずれか１つに記載の光検出装置。
（８）
　前記制御回路は、遅延回路を有し、前記受光素子の電流に応じた電圧信号の遷移タイミングから第１遅延時間の後に前記接続回路を低抵抗状態とする制御を実行可能である
　前記（１）から（７）のいずれか１つに記載の光検出装置。
（９）
　前記制御回路は、前記接続回路を低抵抗状態とするタイミングから第２遅延時間の後に前記接続回路を高抵抗状態とする制御を実行可能である
　前記（８）に記載の光検出装置。
（１０）
　前記第１遅延時間の長さと、前記第２遅延時間の長さとは異なっている
　前記（９）に記載の光検出装置。
（１１）
　前記制御回路は、前記第１遅延時間の長さを変更可能である
　前記（９）または（１０）に記載の光検出装置。
（１２）
　前記制御回路は、前記第２遅延時間の長さを変更可能である
　前記（９）から（１１）のいずれか１つに記載の光検出装置。
（１３）
　前記制御回路は、前記遅延回路として、前記第１遅延時間の長さを変更可能な第１遅延回路と、前記第２遅延時間の長さを変更可能な第２遅延回路とを有する
　前記（９）から（１２）のいずれか１つに記載の光検出装置。
（１４）
　前記制御回路は、前記遅延回路を介さずに前記接続回路を制御する第２信号を出力し、前記接続回路を高抵抗状態とすることが可能である
　前記（８）から（１３）のいずれか１つに記載の光検出装置。
（１５）
　前記接続回路は、前記受光素子と前記第１電位線との間に電気的に直列に接続されるスイッチを有する
　前記（１）から（１４）のいずれか１つに記載の光検出装置。
（１６）
　前記制御回路は、前記スイッチを低抵抗状態としてのオン状態又は高抵抗状態としてのオフ状態に制御可能である
　前記（１５）に記載の光検出装置。
（１７）
　前記第１電位線は、電源線又はグランド線である
　前記（１）から（１６）のいずれか１つに記載の光検出装置。
（１８）
　前記第１電位線は、電源線であり、
　前記制御回路は、前記接続回路を低抵抗状態とした後、前記受光素子のカソードの電圧が基準値に達した場合に前記接続回路を高抵抗状態とする制御を実行可能である
　前記（１）から（１７）のいずれか１つに記載の光検出装置。
（１９）
　前記受光素子は、アバランシェフォトダイオードである
　前記（１）から（１８）のいずれか１つに記載の光検出装置。
（２０）
　対象物に対して光を照射可能な光源と、
　前記対象物からの光を受光する光検出装置と
　を備え、
　前記光検出装置は、
　光を受光して電流を出力可能な受光素子と、
　前記受光素子と第１電位線との間に接続される接続回路と、
　前記接続回路を制御可能な制御回路と
　を有し、
　前記制御回路は、前記接続回路を低抵抗状態とした後、前記受光素子の電圧が基準値に達した場合に前記接続回路を高抵抗状態とする制御を実行可能である
　光検出システム。
　本出願は、日本国特許庁において２０２４年３月２９日に出願された日本特許出願番号２０２４－０５８１２８号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 　光を受光して電流を出力可能な受光素子と、
    　前記受光素子と第１電位線との間に接続される接続回路と、
    　前記接続回路を制御可能な制御回路と
    　を備え、
    　前記制御回路は、前記接続回路を低抵抗状態とした後、前記受光素子の電圧が基準値に達した場合に前記接続回路を高抵抗状態とする制御を実行可能である
    　光検出装置。
  2. 　前記受光素子に電流を供給可能な電流源をさらに備える
    　請求項１に記載の光検出装置。
  3. 　前記制御回路は、前記受光素子の電流に応じた電圧信号に基づいて、前記接続回路を制御可能である
    　請求項１に記載の光検出装置。
  4. 　前記受光素子の電流に基づく第１信号を出力可能な出力回路をさらに備える
    　請求項３に記載の光検出装置。
  5. 　前記制御回路は、前記電圧信号としての前記第１信号に基づいて、前記接続回路を低抵抗状態又は高抵抗状態に制御可能である
    　請求項４に記載の光検出装置。
  6. 　前記出力回路は、インバータを有し、
    　前記基準値は、前記インバータの閾値電圧である
    　請求項４に記載の光検出装置。
  7. 　前記接続回路は、第２信号により制御され、
    　前記制御回路は、前記受光素子の電圧の立ち上がり又は立ち下がりに応じて変化する前記第２信号を前記接続回路へ出力し、前記接続回路を高抵抗状態とすることが可能である
    　請求項１に記載の光検出装置。
  8. 　前記制御回路は、遅延回路を有し、前記受光素子の電流に応じた電圧信号の遷移タイミングから第１遅延時間の後に前記接続回路を低抵抗状態とする制御を実行可能である
    　請求項１に記載の光検出装置。
  9. 　前記制御回路は、前記接続回路を低抵抗状態とするタイミングから第２遅延時間の後に前記接続回路を高抵抗状態とする制御を実行可能である
    　請求項８に記載の光検出装置。
  10. 　前記第１遅延時間の長さと、前記第２遅延時間の長さとは異なっている
    　請求項９に記載の光検出装置。
  11. 　前記制御回路は、前記第１遅延時間の長さを変更可能である
    　請求項９に記載の光検出装置。
  12. 　前記制御回路は、前記第２遅延時間の長さを変更可能である
    　請求項９に記載の光検出装置。
  13. 　前記制御回路は、前記遅延回路として、前記第１遅延時間の長さを変更可能な第１遅延回路と、前記第２遅延時間の長さを変更可能な第２遅延回路とを有する
    　請求項９に記載の光検出装置。
  14. 　前記制御回路は、前記遅延回路を介さずに前記接続回路を制御する第２信号を出力し、前記接続回路を高抵抗状態とすることが可能である
    　請求項８に記載の光検出装置。
  15. 　前記接続回路は、前記受光素子と前記第１電位線との間に電気的に直列に接続されるスイッチを有する
    　請求項１に記載の光検出装置。
  16. 　前記制御回路は、前記スイッチを低抵抗状態としてのオン状態又は高抵抗状態としてのオフ状態に制御可能である
    　請求項１５に記載の光検出装置。
  17. 　前記第１電位線は、電源線又はグランド線である
    　請求項１に記載の光検出装置。
  18. 　前記第１電位線は、電源線であり、
    　前記制御回路は、前記接続回路を低抵抗状態とした後、前記受光素子のカソードの電圧が基準値に達した場合に前記接続回路を高抵抗状態とする制御を実行可能である
    　請求項１に記載の光検出装置。
  19. 　前記受光素子は、アバランシェフォトダイオードである
    　請求項１に記載の光検出装置。
  20. 　対象物に対して光を照射可能な光源と、
    　前記対象物からの光を受光する光検出装置と
    　を備え、
    　前記光検出装置は、
    　光を受光して電流を出力可能な受光素子と、
    　前記受光素子と第１電位線との間に接続される接続回路と、
    　前記接続回路を制御可能な制御回路と
    　を有し、
    　前記制御回路は、前記接続回路を低抵抗状態とした後、前記受光素子の電圧が基準値に達した場合に前記接続回路を高抵抗状態とする制御を実行可能である
    　光検出システム。
PCT/JP2025/004938 2024-03-29 2025-02-14 光検出装置および光検出システム Pending WO2025204246A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024058128 2024-03-29
JP2024-058128 2024-03-29

Publications (1)

Publication Number Publication Date
WO2025204246A1 true WO2025204246A1 (ja) 2025-10-02

Family

ID=97219124

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/004938 Pending WO2025204246A1 (ja) 2024-03-29 2025-02-14 光検出装置および光検出システム

Country Status (1)

Country Link
WO (1) WO2025204246A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016003451A1 (en) * 2014-07-02 2016-01-07 The Johns Hopkins University Photodetection circuit and operating method thereof
JP2018179732A (ja) * 2017-04-12 2018-11-15 株式会社デンソー 光検出器
WO2020179180A1 (ja) * 2019-03-05 2020-09-10 ソニーセミコンダクタソリューションズ株式会社 制御回路および測距システム
WO2022168356A1 (ja) * 2021-02-02 2022-08-11 ソニーセミコンダクタソリューションズ株式会社 光検出装置、および、測距システム
JP2024116524A (ja) * 2023-02-16 2024-08-28 シャープセミコンダクターイノベーション株式会社 光検出装置及び測距装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016003451A1 (en) * 2014-07-02 2016-01-07 The Johns Hopkins University Photodetection circuit and operating method thereof
JP2018179732A (ja) * 2017-04-12 2018-11-15 株式会社デンソー 光検出器
WO2020179180A1 (ja) * 2019-03-05 2020-09-10 ソニーセミコンダクタソリューションズ株式会社 制御回路および測距システム
WO2022168356A1 (ja) * 2021-02-02 2022-08-11 ソニーセミコンダクタソリューションズ株式会社 光検出装置、および、測距システム
JP2024116524A (ja) * 2023-02-16 2024-08-28 シャープセミコンダクターイノベーション株式会社 光検出装置及び測距装置

Similar Documents

Publication Publication Date Title
US12270911B2 (en) Light receiving element and ranging system
JP6626603B2 (ja) 撮像装置及び撮像システム
US20240413253A1 (en) Light detecting device and system
KR20230131288A (ko) 광 검출 장치 및 거리 측정 장치
JP7621961B2 (ja) センシングデバイスおよび測距装置
US20220317298A1 (en) Distance measurement sensor
US12203807B2 (en) Light receiving element and ranging system
JP2020126947A (ja) 光源装置および電子機器
US11566939B2 (en) Measurement device, distance measurement device, electronic device, and measurement method
US20240302504A1 (en) Photodetection device and photodetection system
US20250040269A1 (en) Photodetection device and distance measuring system
US20240111033A1 (en) Photodetection device and photodetection system
WO2025204246A1 (ja) 光検出装置および光検出システム
US20230228875A1 (en) Solid-state imaging element, sensing system, and control method of solid-state imaging element
WO2025018385A1 (en) Photodetector and photodetection system
US20230112018A1 (en) Solid-state imaging element and electronic device
WO2025263207A1 (ja) 電圧検出回路および光検出装置
WO2025177720A1 (ja) 光検出装置および光検出システム
WO2025239104A1 (ja) 光検出装置および光検出システム
US20230417921A1 (en) Photodetection device and photodetection system
US20240230856A1 (en) Light receiving element, distance measurement module, distance measurement system, and method for controlling light receiving element
US20230204770A1 (en) Ranging device and ranging system
US20230231060A1 (en) Photodetection circuit and distance measuring device
JP2025135117A (ja) 光検出装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25778383

Country of ref document: EP

Kind code of ref document: A1