WO2018109862A1

WO2018109862A1 - 電力増幅回路

Info

Publication number: WO2018109862A1
Application number: PCT/JP2016/087201
Authority: WO
Inventors: 安藤　暢彦; 田島　賢一
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2016-12-14
Filing date: 2016-12-14
Publication date: 2018-06-21
Anticipated expiration: 2019-06-14
Also published as: JPWO2018109862A1

Abstract

電力増幅回路（１）は、ディジタル入力信号（Ｓ）にディジタル信号処理を施す歪み補償回路（１１）と、アナログ送信信号（Ｘａ）を高周波送信信号（Ｘｒ）に変換する周波数変換部（５１）と、高周波送信信号（Ｘｒ）の電力を増幅する電力増幅器（５２）とを備える。歪み補償回路（１１）は、ディジタル入力信号（Ｓ）から歪み補償信号を減算してディジタル送信信号（Ｘ）を生成するディジタル減算器（２１）と、ディジタル送信信号（Ｘ）を増幅する推定増幅器（２２）と、推定増幅器の出力（Ｚ）を減衰させて減衰信号を生成し、当該減衰信号を前記歪み補償信号としてディジタル減算器（２１）に与える減衰器（２３）とを含む。

Description

電力増幅回路

　本発明は、電力増幅器の非線形な入出力特性（以下「非線形特性」または「歪み特性」という。）を補償する回路に関し、特に、無線通信技術において使用される電力増幅器の非線形特性を補償する回路に関するものである。

　無線通信機の構成要素である電力増幅器（Ｐｏｗｅｒ　Ａｍｐｌｉｆｉｅｒ，ＰＡ）は、送信信号の電力を増幅してアンテナ素子へ出力する機能を有している。この種の電力増幅器が非線形特性を示す領域で動作するとき、その電力効率（以下、単に「効率」ともいう。）は高くなる反面、当該電力増幅器の非線形特性により送信信号に歪み成分が加わることから信号品質が劣化するという問題がある。そこで、電力増幅器で発生した当該歪み成分を補償する歪み補償技術が広く採用されている。

　歪み補償技術の１つとしては、カルテシアン・フィードバック・ループ（Ｃａｒｔｅｓｉａｎ　ｆｅｅｄｂａｃｋ　ｌｏｏｐ）が知られている。カルテシアン・フィードバック・ループを有する電力増幅回路は、入力ベースバンド信号の同相成分（Ｉ成分）及び直交成分（Ｑ成分）をアナログ帰還信号の同相成分及び直交成分にそれぞれ加算するアナログ加算器と、このアナログ加算器の出力を直交変調して変調信号を生成する直交変調器と、当該変調信号の電力を増幅する電力増幅器と、この電力増幅器の出力信号から取り出された一部の信号をアナログ帰還信号として負帰還させるフィードバック経路と、そのアナログ帰還信号を直交復調して当該アナログ帰還信号の同相成分及び直交成分を生成する直交復調器とを備えている。この電力増幅回路では、アナログ加算器、直交変調器、電力増幅器、フィードバック経路及び直交復調器がループ回路を構成する。アナログ帰還信号は電力増幅器で発生した歪み成分を含むので、アナログ加算器において当該アナログ帰還信号の同相成分及び直交成分が入力ベースバンド信号の同相成分及び直交成分にそれぞれ加算されることで、電力増幅器の非線形特性を補償することができる。このようなカルテシアン・フィードバック・ループを有する電力増幅回路は、たとえば、特許文献１（国際公開第２０１４／１１２３８２号）に開示されている。

　一方、別の歪み補償技術として、ディジタル信号処理を用いるＤＰＤ（Ｄｉｇｉｔａｌ　Ｐｒｅ－Ｄｉｓｔｏｒｔｅｒ）も知られている。ＤＰＤは、ＬＵＴ（Ｌｏｏｋ　Ｕｐ　Ｔａｂｌｅ）または多項式を用いて、電力増幅器の非線形特性を補償する逆特性を近似的に表す補償特性をあらかじめ用意しあるいは算出し、当該補償特性を用いて、電力増幅器に与える入力信号を補正する回路である。このようなＤＰＤは、たとえば、特許文献２（特開２０１０－２８７６６号公報）に開示されている。

国際公開第２０１４／１１２３８２号（たとえば、段落０００５～００２１，図１０及び図１２）特開２０１０－２８７６６号公報

　上記したカルテシアン・フィードバック・ループの場合、ループ回路は、電力増幅器で発生する歪み成分を打ち消すように構成されており、高い歪み補償効果を得ることができる。しかしながら、その高い歪み補償効果は、周波数帯域が狭い場合に限られるという課題がある。すなわち、ループ回路における信号の遅延時間が、電力増幅器で生ずる群遅延などの要因により長くなると、周波数が高い領域において発振などの不安定な動作が起きてしまう。このような不安定な動作を回避するには、電力増幅器の非線形特性を補償することができる周波数帯域（以下、「歪み補償帯域」ともいう。）を狭くせざるを得ないため、カルテシアン・フィードバック・ループを広帯域な信号に適用することが難しい。

　また、上記ＤＰＤの場合、ＬＵＴまたは多項式を用いて実現される補償特性の近似精度が十分ではない場合がある。この場合には、高い歪み補償効果を得ることができない。

　上記に鑑みて本発明の目的は、高い歪み補償効果を確保しつつ歪み補償帯域を広帯域化することができる電力増幅回路を提供することである。

　本発明の一態様による電力増幅回路は、ディジタル入力信号に歪み補償用のディジタル信号処理を施す歪み補償回路と、前記歪み補償回路のディジタル出力を特定の周波数帯域のアナログ送信信号に変換するＤＡ変換器と、前記アナログ送信信号を高周波送信信号に変換する周波数変換部と、前記高周波送信信号の電力を増幅する電力増幅器とを備え、前記歪み補償回路は、歪み補償信号を入力とし、前記ディジタル入力信号から前記歪み補償信号を減算してディジタル送信信号を生成するディジタル減算器と、前記電力増幅器の入出力特性をモデル化したディジタル入出力特性を有し、当該ディジタル入出力特性に基づいて前記ディジタル送信信号を増幅する推定増幅器と、前記推定増幅器の出力を減衰させて減衰信号を生成し、当該減衰信号を前記歪み補償信号として前記ディジタル減算器に与える減衰器とを含むことを特徴とする。

　本発明によれば、歪み補償回路は、ディジタル入力信号にディジタル信号処理を施すことによって電力増幅器の非線形特性を補償することができる。この歪み補償回路の動作速度が高速化されれば、従来のアナログ信号処理では実現困難であった低遅延のループ回路部を構成することができるので、高い歪み補償効果を確保しつつ歪み補償帯域の広帯域化を実現することができる。

本発明に係る実施の形態１の電力増幅回路の構成を概略的に示す図である。実施の形態１における推定増幅器及びループ制御部の組の第１の構成例を示す図である。図２に示されるルックアップテーブルの内容の一例を示す図である。実施の形態１における推定増幅器及びループ制御部の組の第２の構成例を示す図である。本発明に係る実施の形態２の電力増幅回路の構成を概略的に示す図である。

　以下、図面を参照しつつ、本発明に係る種々の実施の形態について詳細に説明する。なお、図面全体において同一符号を付された構成要素は、同一構成及び同一機能を有するものとする。

実施の形態１．
　図１は、本発明に係る実施の形態１の電力増幅回路１の構成を概略的に示す図である。図１に示されるように、この電力増幅回路１は、クロック生成器（図示せず。）から供給された動作クロック群と同期して動作するディジタル処理部２と、このディジタル処理部２から出力されたディジタル送信信号Ｘを特定の周波数帯域Ω_ｂのアナログ送信信号Ｘａに変換するディジタル－アナログ（ＤＡ）変換器４Ａ（以下、「ＤＡＣ４Ａ」という。）と、アナログ送信信号Ｘａにアナログ信号処理を施すアナログ処理部３と、このアナログ処理部３から供給された増幅信号を外部に出力する出力端子５５と、アナログ処理部３からフィードバックされたアナログ帰還信号Ｙａをディジタル帰還信号Ｙに変換するアナログ－ディジタル（ＡＤ）変換器４Ｄ（以下、「ＡＤＣ４Ｄ」という。）とを備えている。

　ディジタル処理部２は、データ信号Ｓを原信号として出力する信号生成部１０と、このデータ信号Ｓをディジタル入力信号とし、データ信号Ｓに歪み補償用のディジタル信号処理を施すことによりディジタル送信信号Ｘを生成する歪み補償回路１１とを有する。ディジタル送信信号Ｘは、ＤＡＣ４Ａに出力される。データ信号Ｓ及びディジタル送信信号Ｘの各々は、同相成分（Ｉ成分）及び直交成分（Ｑ成分）を有するディジタル信号である。ＤＡＣ４Ａは、Ｉ成分及びＱ成分を有するディジタル送信信号Ｘを、同相信号（Ｉ信号）及び直交信号（Ｑ信号）からなるアナログ送信信号Ｘａに変換する。ここで、信号生成部１０及び歪み補償回路１１は、たとえば、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）またはＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）などの半導体集積回路で構成されていればよい。

　一方、アナログ処理部３は、アナログ送信信号Ｘａをミリ波帯域などの無線周波数帯域Ω_ｒの高周波送信信号Ｘｒに変換する周波数変換部５１と、高周波送信信号Ｘｒの電力を増幅する電力増幅器５２と、この電力増幅器５２の出力の一部を分岐させて高周波帰還信号Ｙｒを生成する分岐部５３と、高周波帰還信号Ｙｒを特定の周波数帯域Ω_ｂのアナログ帰還信号Ｙａに変換する周波数逆変換部５４と、電力増幅器５２で増幅された高周波送信信号を外部に出力する出力端子５５とを備えている。分岐部５３は、たとえば、公知の方向性結合器で構成可能である。

　周波数変換部５１は、たとえば、局部発振源（図示せず。）から供給された局部発振信号を用いて、２系統のＩ信号及びＱ信号からなるアナログ送信信号Ｘａを直交変調して１系統の高周波送信信号Ｘｒを生成するアナログ変調器で構成されていればよい。一方、周波数逆変換部５４は、局部発振源（図示せず。）から供給された局部発振信号を用いて、１系統の高周波帰還信号Ｙｒを直交復調して、２系統のＩ信号及びＱ信号からなるアナログ帰還信号Ｙａを生成するアナログ復調器で構成されていればよい。ＡＤＣ４Ｄは、Ｉ信号及びＱ信号からなるアナログ帰還信号Ｙａを、Ｉ成分及びＱ成分を有するディジタル帰還信号Ｙに変換することができる。

　本実施の形態のディジタル処理部２においては、歪み補償回路１１は、電力増幅器５２の非線形特性（歪み特性）を補償する機能を有する。すなわち、歪み補償回路１１は、電力増幅器５２のＡＭ－ＡＭ特性及びＡＭ－ＰＭ特性のそれぞれの歪みを補償することができる。ＡＭ－ＡＭ特性とは、電力増幅器５２の入力電力（入力振幅）と出力電力（出力振幅）との対応関係を示す入出力特性であり、ＡＭ－ＰＭ特性とは、電力増幅器５２の入力電力（入力振幅）と出力位相との対応関係を示す入出力特性である。一般に、電力増幅器の入力電力と出力電力とが比例関係にあれば、そのＡＭ－ＡＭ特性は線形となるが、入力電力が大きくなると、ＡＭ－ＡＭ特性は非線形となりやすい。また、理想的な電力増幅器では、その出力波形の位相は入力電力に依存せずに一定となる。これに対し、実際の電力増幅器では、入力電力が大きくなると、その出力波形の位相が変化して、ＡＭ－ＰＭ特性に歪みが生じる。

　歪み補償回路１１は、図１に示されるように、ループ回路部１３とループ制御部１５とで構成されており、ループ回路部１３は、ディジタル減算器２１、推定増幅器２２及び減衰器２３を有する。ディジタル減算器２１は、減衰器２３から供給された歪み補償信号を原信号Ｓから減算することでディジタル送信信号Ｘを生成する。このディジタル送信信号Ｘは、推定増幅器２２、ループ制御部１５及びＤＡＣ４Ａにそれぞれ供給される。

　推定増幅器２２は、電力増幅器５２の入出力特性をモデル化したディジタル入出力特性を有し、このディジタル入出力特性に基づいてディジタル送信信号Ｘを増幅することでディジタル増幅信号Ｚを生成する。減衰器２３は、ディジタル増幅信号Ｚの電力を減衰させて減衰信号を生成し、この減衰信号を歪み補償信号としてディジタル減算器２１に出力する。原信号Ｓ、ディジタル送信信号Ｘ、ディジタル増幅信号Ｚ及び減衰信号の各々は、直交（カルテシアン）成分であるＩ成分及びＱ成分を有するディジタル信号である。このため、ループ回路部１３は、カルテシアン・ループ回路を構成する。

　今、推定増幅器２２の増幅率をｇ（ｇ＞＞１）とし、減衰器２３の増幅率をβ（β＜＜１）とすると、ディジタル増幅信号Ｚは、次式（１）で表現される。

　ここで、Ｎは、推定増幅器２２で発生する歪み信号成分である。増幅率β，ｇの積（＝βｇ）が１よりも大きい場合、ディジタル増幅信号Ｚは、近似的に次式（２）で表現される。

　したがって、推定増幅器２２の出力において、推定増幅器２２で発生する歪み信号成分Ｎは、増幅率β，ｇの積に応じて小さくなることが分かる。推定増幅器２２のディジタル入出力特性は電力増幅器５２の入出力特性をモデル化した特性であるから、電力増幅器５２において発生する歪み信号成分を、式（２）に示した増幅率β，ｇの積（＝βｇ）に応じて小さくすることが可能である。

　また、ループ回路部１３の動作速度は、ディジタル処理部２に与えられる動作クロック群に依存する。このため、当該動作クロック群の周波数が高い周波数に設定されることにより、ループ回路部１３における信号の遅延時間が短くなる。当該遅延時間が短くなれば、周波数が高い領域において発振などの不安定な動作が起きることが防止されるので、ループ回路部１３の広帯域化を実現することができ、その結果として、ループ回路部１３による歪み補償帯域の広帯域化を実現することが可能となる。

　次に、ループ制御部１５の動作について説明する。ループ制御部１５は、ディジタル送信信号Ｘ及びディジタル帰還信号Ｙに基づき、電力増幅器５２の入出力特性の変化に応じて推定増幅器２２のディジタル入出力特性を可変に制御する機能を有する。

　図２は、実施の形態１における推定増幅器２２及びループ制御部１５の組の第１の構成例を示す図である。図２の第１の構成例では、推定増幅器２２は、特性取得部３１、ルックアップテーブル（ＬＵＴ）３２及びディジタル乗算器３３を有して構成されている。ＬＵＴ３２は、ディジタル送信信号Ｘの瞬時電力を示す値と推定増幅器２２のディジタル入出力特性を示す特性値との組み合わせを複数記憶するメモリの記憶領域である。特性取得部３１は、ディジタル送信信号Ｘの瞬時電力を算出し、当該算出された瞬時電力に対応する特性値Ｇを取得し、この特性値Ｇをディジタル乗算器３３に与える。ディジタル乗算器３３は、その特性値Ｇをディジタル送信信号Ｘに乗算することでディジタル増幅信号Ｚを生成することができる。特性取得部３１及びディジタル乗算器３３によって、本実施の形態の乗算処理部が構成される。

　図２に示されるループ制御部１５は、ディジタル送信信号Ｘ及びディジタル帰還信号Ｙに基づき、ＬＵＴ３２に記憶されている組み合わせを更新するテーブル更新部１５Ｕを含む。今、時刻ｔ_ｎ（ｎは整数）におけるディジタル送信信号Ｘの複素信号値をｘ（ｎ）とし、時刻ｔ_ｎにおけるディジタル帰還信号Ｙの複素信号値をｙ（ｎ）とし、時刻ｔ_ｎにおけるディジタル送信信号Ｘの瞬時電力をｐ（ｎ）とするとき、推定増幅器２２のディジタル入出力特性は、関数ｆ｛｝を用いて、次式（３）で表現可能である。

　テーブル更新部１５Ｕは、たとえば、直近のＮ個（Ｎは２以上の正整数）の複素信号値ｘ（１）～ｘ（Ｎ）と、これらに対応するＮ個の複素信号値ｙ（１）～ｙ（Ｎ）とを用いて、特性値ｘ（１）／ｙ（１），・・・，ｘ（Ｎ）／ｙ（Ｎ）を算出し、これら特性値ｘ（１）／ｙ（１），・・・，ｘ（Ｎ）／ｙ（Ｎ）を瞬時電力ｐ（１）～ｐ（Ｎ）の大きさ順で並べ替えることでＬＵＴ３２の記憶内容を生成することができる。図３は、図２に示されるＬＵＴ３２の記憶内容の一例を示す図である。テーブル更新部１５Ｕは、予め定められた時間ごとにＬＵＴ３２の記憶内容を更新することができる。

　なお、上記した第１の構成例では、瞬時電力が使用されているが、これに限定されるものではない。たとえば、瞬時電力に代えてディジタル送信信号Ｘの瞬時振幅が使用されてもよい。

　一方、図４は、実施の形態１における推定増幅器２２及びループ制御部１５の組の第２の構成例を示す図である。この第２の構成例では、推定増幅器２２は、多項式演算部３５及び係数記憶部３６を有して構成されている。多項式演算部３５は、推定増幅器２２のディジタル入出力特性を定める多項式の値を算出する機能を有する。この種の多項式としては、たとえば、公知のメモリ多項式（Ｍｅｍｏｒｙ　Ｐｏｌｙｎｏｍｉａｌ）を使用することが可能である。メモリ多項式は、たとえば、次式（４），（５）で与えられる。

　上式（４）において、ｍは、０～Ｍ－１（Ｍは２以上の整数）の範囲内の整数であり、Ｍは、メモリの深さを示す。ｋは、０～Ｋ－１（Ｋは２以上の整数）の範囲内の整数であり、メモリ多項式の次数を表している。ｗ_ｍ，ｋは、電力増幅器５２の入出力特性をモデル化したディジタル入出力特性を一意に決定するための係数である。係数記憶部３６は、係数群｛ｗ_ｍ，ｋ｝の値を記憶しているメモリの記憶領域である。

　上式（４）は、行列及びベクトルを用いて表現可能である。すなわち、上式（４），（５）から次式（６）を導出することができる。

　ここで、Γ，Ｗは、それぞれベクトルであり、Ωは、行列である。ベクトルΓ，Ｗと行列Ωとは、次式（７），（８），（９）で定められる。

　ここで、式（７），（９）中の記号Ｔは、転置を表している。このため、ベクトルΓは、Ｎ＋１列のベクトルを転置することで得られるＮ＋１行のベクトルである。

　上式（４）に対して最小二乗法を適用すれば、係数ｗ_ｍ，ｋを有するベクトルＷは、次式（１０）に従って算出可能である。

　ここで、Ω^Ｈは、行列Ωに対する随伴行列（ａｄｊｏｉｎｔ　ｍａｔｒｉｘ）を表している。

　ループ制御部１５は、ディジタル送信信号Ｘ及びディジタル帰還信号Ｙに基づき、上式（１０）による演算を実行して係数群｛ｗ_ｍ，ｋ｝を推定する係数推定部１５Ｍを有している。ループ制御部１５は、メモリ多項式を使用して歪み補償を行うので、電力増幅器５２の歪み特性だけでなく電力増幅器５２のメモリ効果を補償することが可能である。

　以上に説明したように実施の形態１の歪み補償回路１１は、データ信号Ｓに対してディジタル信号処理を施すことによって電力増幅器５２の非線形特性を補償することができる。この歪み補償回路１１の動作速度が高速化されれば、従来のアナログ信号処理では実現困難であった低遅延のループ回路部１３を構成することができるので、高い歪み補償効果を確保しつつ歪み補償帯域の広帯域化を実現することができる。

　また、推定増幅器２２は、電力増幅器５２の入出力特性をモデル化したディジタル入出力特性を有している。ループ制御部１５は、ディジタル送信信号Ｘ及びディジタル帰還信号Ｙに基づき、推定増幅器２２のディジタル入出力特性を可変に制御することができる。このため、電力増幅器５２の入出力特性が温度または経年劣化などの要因により変化した場合でも、ループ制御部１５は、その入出力特性の変化に応じて推定増幅器２２のディジタル入出力特性を変化させることにより、高い歪み補償効果を得ることができる。

実施の形態２．
　次に、本発明に係る実施の形態２について説明する。図５は、本発明に係る実施の形態２の電力増幅回路１Ａの構成を概略的に示す図である。

　図５に示されるように、この電力増幅回路１Ａは、クロック生成器（図示せず。）から供給された動作クロック群と同期して動作するディジタル処理部２Ａと、このディジタル処理部２Ａから出力されたディジタル送信信号Ｘを特定の周波数帯域Ω_ｂのアナログ送信信号Ｘａに変換するＤＡＣ４Ａと、アナログ送信信号Ｘａにアナログ信号処理を施すアナログ処理部３と、このアナログ処理部３から供給された増幅信号を外部に出力する出力端子５５と、アナログ処理部３からフィードバックされたアナログ帰還信号Ｙａをディジタル帰還信号Ｙに変換するＡＤＣ４Ｄとを備えている。ディジタル処理部２Ａは、データ信号Ｓを原信号として出力する信号生成部１０と、このデータ信号Ｓをディジタル入力信号とし、データ信号Ｓに歪み補償用のディジタル信号処理を施すことによりディジタル送信信号Ｘを生成する歪み補償回路１１Ａとを有する。

　本実施の形態の電力増幅回路１Ａの構成は、実施の形態１の歪み補償回路１１に代えて図５の歪み補償回路１１Ａを有する点を除いて、実施の形態１の電力増幅回路１の構成と同じである。本実施の形態の歪み補償回路１１Ａは、アップサンプラ１２、ループ回路部１３、ダウンサンプラ１４及びループ制御部１５を有して構成されている。この歪み補償回路１１Ａの構成は、ループ回路部１３の遅延時間を短くするためにアップサンプラ１２及びダウンサンプラ１４を有する点を除いて、実施の形態１の歪み補償回路１１の構成と同じである。

　アップサンプラ１２は、予め定められたサンプリングレートｆ_ｓを有するデータ信号Ｓにアップサンプリング処理（第１のサンプリングレート変換）を施すことにより、サンプリングレートｆ_ｓよりも高いサンプリングレートｆ_ｈを有するディジタル入力信号を生成し、このディジタル入力信号をループ回路部１３に出力する機能を有する。アップサンプリング処理は、たとえば、データ信号Ｓのデータ値の間にゼロ値を挿入するインターポレーションと、ローパスフィルタとで実現可能である。

　一方、ダウンサンプラ１４は、ディジタル減算器２１の出力にダウンサンプリング処理（第２のサンプリングレート変換）を施すことにより、サンプリングレートｆ_ｓを有するディジタル送信信号Ｘを生成し、このディジタル送信信号ＸをＤＡＣ４Ａに出力する機能を有する。ダウンサンプリング処理としては、たとえば、ディジタル減算器２１の出力のデータ値をＬ個（Ｌは２以上の整数）おきに間引くデシメーションが実行されればよい。

　以上に説明したように実施の形態２の歪み補償回路１１Ａは、ループ回路部１３の動作速度を高速化することができ、ループ回路部１３の遅延時間を短くすることができることから、歪み補償帯域幅を広帯域化することができ、広帯域な送信信号に対しても高い補償効果を得ることが可能となる。

　以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これら実施の形態は本発明の例示であり、これら実施の形態以外の様々な形態を採用することもできる。なお、本発明の範囲内において、上記実施の形態１，２の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。

　本発明に係る電力増幅回路は、電力増幅器の非線形特性を改善することができるので、たとえば、無線通信技術において好適に使用され得る。

　１，１Ａ　電力増幅回路、２，２Ａ　ディジタル処理部、３　アナログ処理部、４Ａ　ＤＡ変換器（ＤＡＣ）、４Ｄ　ＡＤ変換器（ＡＤＣ）、１０　信号生成部、１１，１１Ａ　歪み補償回路、１２　アップサンプラ、１３　ループ回路部、１４　ダウンサンプラ、１５　ループ制御部、１５Ｕ　テーブル更新部、１５Ｍ　係数推定部、２１　ディジタル減算器、２２　推定増幅器、２３　減衰器、３１　特性取得部、３２　ルックアップテーブル（ＬＵＴ）、３３　ディジタル乗算器、３５　多項式演算部、３６　係数記憶部、５１　周波数変換部、５２　電力増幅器、５３　分岐部、５４　周波数逆変換部、５５　出力端子。

Claims

　ディジタル入力信号に歪み補償用のディジタル信号処理を施す歪み補償回路と、
　前記歪み補償回路のディジタル出力を特定の周波数帯域のアナログ送信信号に変換するＤＡ変換器と、
　前記アナログ送信信号を高周波送信信号に変換する周波数変換部と、
　前記高周波送信信号の電力を増幅する電力増幅器と
を備え、
　前記歪み補償回路は、
　歪み補償信号を入力とし、前記ディジタル入力信号から前記歪み補償信号を減算してディジタル送信信号を生成するディジタル減算器と、
　前記電力増幅器の入出力特性をモデル化したディジタル入出力特性を有し、当該ディジタル入出力特性に基づいて前記ディジタル送信信号を増幅する推定増幅器と、
　前記推定増幅器の出力を減衰させて減衰信号を生成し、当該減衰信号を前記歪み補償信号として前記ディジタル減算器に与える減衰器と
を含むことを特徴とする電力増幅回路。
　請求項１記載の電力増幅回路であって、
　前記電力増幅器の出力の一部を分岐させて高周波帰還信号を生成する分岐部と、
　前記高周波帰還信号を前記特定の周波数帯域のアナログ帰還信号に変換する周波数逆変換部と、
　前記アナログ帰還信号をディジタル帰還信号に変換するＡＤ変換器と
を更に備え、
　前記歪み補償回路は、前記ディジタル送信信号及び前記ディジタル帰還信号に基づき、前記電力増幅器の入出力特性の変化に応じて前記ディジタル入出力特性を可変に制御するループ制御部を更に含むことを特徴とする電力増幅回路。
　請求項１記載の電力増幅回路であって、前記ディジタル減算器、前記推定増幅器及び前記減衰器は、カルテシアン・ループ回路を構成することを特徴とする電力増幅回路。
　請求項１記載の電力増幅回路であって、前記歪み補償回路は、予め定められた第１のサンプリングレートを有する原信号にアップサンプリング処理を施すことにより、前記第１のサンプリングレートよりも高い第２のサンプリングレートを有する信号を前記ディジタル入力信号として生成するアップサンプラを更に含むことを特徴とする電力増幅回路。
　請求項４記載の電力増幅回路であって、前記歪み補償回路は、前記ディジタル送信信号にダウンサンプリング処理を施すことにより、前記第１のサンプリングレートと同じサンプリングレートを有するディジタル信号を生成し、当該ディジタル信号を前記ＤＡ変換器に出力するダウンサンプラを更に含むことを特徴とする電力増幅回路。
　請求項２記載の電力増幅回路であって、
　前記推定増幅器は、
　瞬時電力または瞬時振幅を示す値と前記ディジタル入出力特性を示す特性値との組み合わせを複数記憶するルックアップテーブルと、
　前記ディジタル入力信号の瞬時電力または瞬時振幅を算出し、当該算出された瞬時電力または瞬時振幅に対応する特性値を前記ルックアップテーブルから取得して、当該取得された特性値を前記ディジタル入力信号に乗算する乗算処理部と
を含み、
　前記ループ制御部は、前記ディジタル送信信号及び前記ディジタル帰還信号に基づき、前記ルックアップテーブルに記憶されている組み合わせを更新するテーブル更新部を含むことを特徴とする電力増幅回路。
　請求項２記載の電力増幅回路であって、
　前記推定増幅器は、
　前記ディジタル入出力特性を定める多項式の係数群を記憶する係数記憶部と、
　前記ディジタル入力信号及び前記係数群を用いて前記多項式の値を算出し、当該算出された値を前記減衰器に出力する多項式演算部と
を含み、
　前記ループ制御部は、前記ディジタル送信信号及び前記ディジタル帰還信号に基づいて前記係数群を推定する係数推定部を含むことを特徴とする電力増幅回路。