[go: up one dir, main page]

WO2018034525A1 - Flexible circuit board - Google Patents

Flexible circuit board Download PDF

Info

Publication number
WO2018034525A1
WO2018034525A1 PCT/KR2017/008991 KR2017008991W WO2018034525A1 WO 2018034525 A1 WO2018034525 A1 WO 2018034525A1 KR 2017008991 W KR2017008991 W KR 2017008991W WO 2018034525 A1 WO2018034525 A1 WO 2018034525A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
connection pad
base substrate
pattern
flexible circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2017/008991
Other languages
French (fr)
Korean (ko)
Inventor
박성빈
손동은
홍성민
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stemco Co Ltd
Original Assignee
Stemco Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stemco Co Ltd filed Critical Stemco Co Ltd
Priority to CN201780050410.9A priority Critical patent/CN109644550B/en
Priority to JP2019503656A priority patent/JP6918094B2/en
Publication of WO2018034525A1 publication Critical patent/WO2018034525A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via

Definitions

  • the present invention relates to a flexible circuit board.
  • FPDs flat panel displays
  • LCDs liquid crystal displays
  • OLED organic light emitting diode
  • a conductive wiring pattern for transmitting an electrical signal may be formed on the flexible circuit board.
  • a separate test pad or a probe in electrical contact with a via land surrounding a via may be used on the substrate.
  • the present invention has been made in an effort to provide a flexible circuit board capable of inspecting whether a short circuit is opened or not, without causing a terminal defect in a via land.
  • a flexible circuit board for achieving the above technical problem, is electrically connected to a base substrate, a test area is defined on one surface, a first wiring pattern formed on the one surface of the base substrate, respectively At least one or more first connection pads disposed on the one surface of the base substrate, each of the at least one second connection pads electrically connected to a second wiring pattern formed on the other surface of the base substrate on the other surface And a test pattern extending from the second connection pad onto the test area.
  • the test pattern includes a first test pattern extending from the first connection pad onto the test region and a second test pattern extending from the second connection pad onto the test region. can do.
  • the first test pattern and the second test pattern may be disposed to intersect in the test area.
  • the test region may include a first test region in which a first test pattern is disposed and a second test region in which the second test pattern is disposed.
  • the first test area or the second test area may be disposed between the first connection pad and the second connection pad.
  • the first test area or the second test area may be disposed between an end of the flexible circuit board and the first connection pad or the second connection pad.
  • the test pattern may be 45 degrees to 135 degrees with respect to the probe scanning progress direction.
  • the second connection pad may be electrically connected to the second wiring pattern and may vertically overlap with a via passing through the base substrate.
  • the flexible circuit board since a separate test pad is not provided to test whether the wiring pattern is shorted or open, it may have an advantageous effect on the miniaturization of the board.
  • FIG. 1 is a diagram of a flexible circuit board in accordance with one embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1.
  • FIG 3 is an enlarged view of a test area of a flexible circuit board according to an exemplary embodiment of the present invention.
  • FIGS. 4-5 are diagrams of flexible circuit boards in accordance with another embodiment of the present invention.
  • spatially relative terms below “, “ beneath “, “ lower”, “ above “, “ upper” It may be used to easily describe the correlation of a device or components with other devices or components. Spatially relative terms are to be understood as including terms in different directions of the device in use or operation in addition to the directions shown in the figures. For example, when flipping a device shown in the figure, a device described as “below” or “beneath” of another device may be placed “above” of another device. Thus, the exemplary term “below” can encompass both an orientation of above and below. The device can also be oriented in other directions, so that spatially relative terms can be interpreted according to orientation.
  • first, second, etc. are used to describe various elements or components, these elements or components are of course not limited by these terms. These terms are only used to distinguish one element or component from another element or component. Therefore, the first device or component mentioned below may be a second device or component within the technical idea of the present invention.
  • FIG. 1 is a diagram of a flexible circuit board according to an embodiment of the present invention
  • FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1.
  • a flexible circuit board 1 may include a base substrate 10, a first wiring pattern 15 formed on one surface of the base substrate, and a first connection pad 50. ), A second connection pad 30, a first test pattern 40, a second test pattern 20, and a second wiring pattern 16 formed on the other surface of the base substrate.
  • the base substrate 10 may be formed of a flexible material and may be included as the substrate in the flexible circuit board 1 to allow the flexible circuit board 1 to be bent or folded.
  • the base substrate 10 may be, for example, a polyimide film.
  • the base substrate 10 may be a PET film, polyethylene naphthalate film, polycarbonate film or insulating metal foil.
  • the base substrate 10 is described as being a polyimide film.
  • the first wiring pattern 15 may be formed on one surface of the base substrate 10.
  • a surface on the base substrate 10 on which the first wiring pattern 15, the first test pattern 40, and the like are disposed is called one surface, and the base substrate on which the second wiring pattern 16 is disposed ( The surface of 10) is described as the other surface.
  • the first wiring pattern 15 may be a plurality of wiring patterns spaced apart from each other with a predetermined width and interval.
  • the first wiring pattern 15 may include, for example, a conductive material such as copper, but the present invention is not limited thereto. Specifically, the first wiring pattern 15 may be made of a material having electrical conductivity, such as gold and aluminum.
  • the first wiring pattern 15 may include at least one subpattern 15_1 and 15_2.
  • the first wiring patterns 15 may be respectively connected to the first connection pads 50 to transmit electrical signals to the first connection pads 50.
  • the first sub pattern 15_1 may be connected to the first sub pad 50_1
  • the second sub pattern 15_2 may be connected to the second sub pad 50_2.
  • first wiring pattern 15 may be electrically connected to the first test pattern 40 through the first connection pad 50.
  • first sub pattern 15_1 may be electrically connected to the first sub test pattern 40_1 through the first sub pad 50_1, and the second sub pattern 15_2 may be the second sub pad 50_2. It may be electrically connected to the second sub test pattern 40_2 through.
  • One end of the first wiring pattern 15 may be connected to the first connection pad 50, and the other end (not shown) may be connected to another pad or connection terminal.
  • the first connection pad 50 may be, for example, an outer lead for connecting to an external device connected to the flexible circuit board 1, and another pad connected to the other end of the first wiring pattern 15 may be It may be an inner lead on which the driving element is mounted.
  • the first wiring pattern 15 since the short / open test using probe scanning is performed on the test patterns 20 and 40 on the test areas 25 and 35, the first wiring pattern 15 ) May not be exposed and may be covered with a protective layer. For example, at least a portion of the first wiring pattern 15 may be covered with a solder resist.
  • the first subpattern 15_1 and the second subpattern 15_2 constituting the first wiring pattern 15 are disposed to extend in the third direction d3, and the first direction ( d1) may be spaced apart from each other, but the present invention is not limited thereto. That is, the arrangement is only one embodiment, and the first subpattern 15_1 and the second subpattern 15_2 extend in the first direction d1 and are spaced apart from each other in the third direction d3, respectively. May be
  • the first connection pad 50 may be formed on one surface of the base substrate 10.
  • the first connection pad 50 may be connected to the first wiring pattern 15 and may have an extended shape of the first wiring pattern 15.
  • the first connection pad 50 may include at least one sub pad. As shown in FIG. 1, the first sub pad 50_1 and the second sub pad 50_2 may be included. The first sub pad 50_1 may electrically connect the first sub pattern 15_1 and the first sub test pattern 40_1, and the second sub pad 50_2 may connect the second sub pattern 15_2 and the second sub pattern 15_1. The sub test pattern 40_2 can be electrically connected.
  • the plurality of first connection pads 50 may be spaced apart from each other at regular intervals to form a first connection pad group 51.
  • the plurality of first connection pads 50 may be arranged side by side in the second direction d2 as illustrated in FIG. 1. Meanwhile, the first connection pads 50 arranged side by side in the second direction d2 may not be overlapped in the first direction d1, but may be disposed to overlap at least a portion in the third direction d3.
  • This arrangement is to minimize the area required for the arrangement of the first connection pads 50 when the first wiring pattern 15 and the first test pattern 40 are arranged to extend in the third direction d3, respectively.
  • the present invention is not limited thereto.
  • the first connection pads 50 may be at least partially in the first direction d1. They may be arranged to overlap each other and not overlap each other in the third direction d3.
  • the first connection pad 50 may include a material having electrical conductivity such as copper, gold, or an alloy thereof.
  • the second wiring pattern 16 may be formed on the other surface of the base substrate 10. That is, the second wiring pattern 16 may be formed on opposite surfaces of the first wiring pattern 15 and the base substrate 10. Similar to the first wiring pattern 15, the second wiring pattern 16 may be a plurality of wiring patterns disposed on the other surface of the base substrate 10 and spaced apart from each other at predetermined widths and intervals.
  • the second wiring pattern 16 may be electrically connected to the second connection pad 30. That is, as shown in FIG. 2, the second wiring pattern 16 may extend on the other surface of the base substrate 10 and be connected to the second connection pad 30. The second wiring pattern 16 may be electrically connected to the second test pattern 20 through the second connection pad 30. Like the first wiring pattern 15, the second wiring pattern 16 may be made of a material having electrical conductivity such as copper, gold, and aluminum.
  • the second connection pad 30 may include an upper pad 36 and a lower pad 37.
  • the upper pad 36 is connected to the second test pattern 20 formed on one surface of the base substrate 10, and the lower pad 37 is formed on the second wiring pattern formed on the other surface of the base substrate 10. 16).
  • At least a portion of the upper pad 36 may vertically overlap with the lower pad 37. Meanwhile, the upper pad 36 and the lower pad 37 may be connected through the via 41.
  • the second connection pads 30 may be disposed to vertically overlap the vias 41. For each of the plurality of second connection pads 30 spaced apart from each other in the second direction d2, vias 41 penetrating the base substrate 10 respectively overlap with the plurality of second connection pads 30, respectively. It may be arranged to.
  • the via 41 may fill the via hole 45 penetrating the base substrate 10 and electrically connect the upper pad 36 and the lower pad 37 to each other.
  • the via 41 filling the via hole 45 is illustrated in FIG. 2 as a single layer, the via 41 may be formed in a multilayer structure having two or more layers in which a metal foil layer is formed on the inner wall of the via hole 45. .
  • the plurality of second connection pads 30 may be spaced apart from each other on one surface of the base substrate 10 at regular intervals to form a second connection pad group 31.
  • the plurality of second connection pads 30 may be arranged side by side in the second direction d2, for example.
  • the plurality of second connection pads 30 may be disposed so as not to overlap each other in the first direction d1 but at least partially overlap the third direction d3.
  • the arrangement of the second connection pads 30 is minimized to minimize the area required for the arrangement of the second connection pads 30. It may be an example of the present invention is not limited.
  • the second connection pads 30 are at least in the first direction d1 to optimize the placement area. Some may overlap and may not be overlapped in the third direction d3.
  • the second connection pad 30 may include an electrically conductive material such as copper, gold, or an alloy thereof.
  • the second connection pad 30 connects the second wiring pattern 16 on the other surface of the base substrate 10 with the second test pattern 20 on the one surface, and the second wiring pattern on the other surface of the base substrate 10.
  • the circuit element connected to 16 may be electrically connected to the second test pattern 20. Accordingly, the open / short test of the circuit element or the second wiring pattern 16 disposed on the other surface of the base substrate 10 may be performed using the second test pattern 20.
  • the first test pattern 40 may extend onto the first test area 35 on one surface of the base substrate 10.
  • the first test pattern 40 may extend between the first connection pad 50 and the second connection pad 30.
  • FIG. 3 is a diagram illustrating an arrangement of test patterns in a test area of a flexible circuit board according to an exemplary embodiment of the present invention.
  • the first test pattern 40 may extend at a predetermined angle with the extension direction d1 of the first test area 35.
  • the first test pattern 40 may form an angle of 45 degrees to 135 degrees with respect to the extension direction d1 of the first test region 35.
  • the first test area 35 may be divided into a portion 40_1a that forms an extension direction d1 of the first test region 35 at 45 degrees and a portion 40_1b which forms 90 degrees.
  • the first test region 35 or the second test region 25 may be probe scanning to perform an open / short test of a circuit element or a wiring pattern.
  • the extension direction d1 of the first test region 35 or the second test region 25 may be a direction in which the probe proceeds in the open / short test. Therefore, when the first or second test patterns 40 and 20 form a predetermined angle with the extending direction d1 of the first or second test areas 35 and 25, the first or second test patterns 40 and 20 may be used. Probe scanning may be performed at an angle with respect to 20).
  • the width w of the first or second test regions 35 and 25 may be 100 ⁇ m or more. That is, the width w of the extending direction of the test area (d1 in FIG. 3) may be 100 ⁇ m or more, which means that the probe scanning is 100 ⁇ m in the open / short test on the first or second test patterns 40, 20. It means that the above proceeds with a wide margin.
  • the first test region 35 may be disposed between the first connection pad 50 and the second connection pad 30, and the second test region 25 may be disposed between an end of the base substrate 10 and the second connection pad 30.
  • a sprocket hole formed to wind the base substrate 10 in a roll-to-roll process is formed at an end of the base substrate 10, and the second test area 25 is a sprocket hole (not shown). And the second connection pad 30 may be disposed.
  • the flexible circuit board 1 does not include a test pad for checking whether the wiring patterns 15 and 16 formed on the base substrate 10 are shorted / open.
  • test patterns 20 and 40 extending over the test areas 25 and 35 of the base substrate 10 where the probe scanning test is performed are provided, thereby reducing the area of the base substrate 10. It may be advantageous to the flexible circuit board (1).
  • probes for the wiring patterns 15 and 16 on both sides of the base substrate 10 are formed by the test patterns 20 and 40 electrically connecting the wiring patterns 15 and 16 on both sides of the base substrate 10. Scanning tests can be performed simultaneously.
  • FIG. 4 is a diagram of a flexible circuit board according to another embodiment of the present invention.
  • a configuration overlapping with the above embodiment will be omitted and the description will be given based on differences.
  • the first test area 35 and the second test area 25 may be adjacent to each other.
  • the flexible circuit board 1 described above with reference to FIG. 1 has been described in the present embodiment if the second test pattern 20 extends in the direction toward the end of the base substrate 10, that is, in the outward direction of the base substrate 10.
  • the flexible circuit board 2 may include a second test pattern 20 extending in the inward direction of the base substrate 10.
  • the first test pattern 40 and the second test pattern may extend between the first connection pad 50 and the second connection pad 30. Therefore, the first and second test areas 35 and 25 may also be disposed between the first connection pad 50 and the second connection pad 30 at a predetermined interval and spaced apart from each other.
  • the first and second test areas 35 and 25 are integrated into one test area, and the first and second test patterns 40 and 20 are included in the integrated test area.
  • the area of the test area may be reduced by intersecting with respect to the probe scanning direction.
  • FIG. 5 is a top view of a flexible circuit board according to another embodiment of the present invention.
  • the flexible circuit board 3 may include a first connection pad 50 and a second connection pad 30 disposed adjacent to each other. That is, the first connection pad group 51 configured by arranging the plurality of first connection pads in the second direction d2 and the second connection pad 30 arranged in the second direction d2 are formed of the first connection pad group 51.
  • the two connection pad groups 31 may be disposed adjacent to each other.
  • the first connection pad group 51 including the plurality of first connection pads 50 and the second connection pad group 31 including the plurality of second connection pads 30 may be provided. Although it may be arranged side by side in the second direction (d2), the present invention is not limited thereto. That is, the first connection pad group 51 and the second connection pad group 31 are disposed between the first test region 35 and the second test region 25, and the first and second connection pad groups are ( 51, 31) Embodiments in which the first direction d1 may be arranged side by side may be possible.
  • the first connection pad 50 may not include the first test pattern 40.
  • a portion of the first wiring pattern 15 connected to the first test pattern 40 may be selected to be set as the first test region 35 and a probe scanning test may be performed.
  • the area of the first test pattern 40 can be reduced, thereby reducing the product size.
  • test area 45 via
  • resist layer 160 protective film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

A flexible circuit board is provided. The flexible circuit board comprises: a base substrate having a test area defined on one side thereof; one or more first connection pads respectively and electrically connected to first wiring patterns formed on the one side of the base substrate; one or more second connection pads disposed on the one side of the base substrate and respectively and electrically connected to second wiring patterns formed on the other side of the base substrate, which is a side opposite to the one side of the base substrate; and test patterns extending onto the test area from the second connection pad(s).

Description

연성 회로 기판Flexible circuit board

본 발명은 연성 회로 기판에 관한 것이다.The present invention relates to a flexible circuit board.

최근 전자 기기에 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.Recently, according to the trend of miniaturization in electronic devices, chip on film (COF) packaging technology using a flexible circuit board is being used. Flexible circuit boards and COF package technology using the same are used in flat panel displays (FPDs), such as liquid crystal displays (LCDs), organic light emitting diode (OLED) display devices, and the like. do.

연성 회로 기판 상에는 전기적 신호를 전달하기 위한 도전 배선 패턴이 형성될 수 있다. 이러한 도전 배선의 개방/단락 여부 등을 판별하기 위해 기판 위에 별도의 테스트 패드 또는 비아(via)를 둘러싸는 비아 랜드(via land)와 전기적으로 접촉하는 프로브를 이용할 수 있다.A conductive wiring pattern for transmitting an electrical signal may be formed on the flexible circuit board. In order to determine whether the conductive wiring is open or shorted, a separate test pad or a probe in electrical contact with a via land surrounding a via may be used on the substrate.

그러나, 별도의 테스트 패드를 형성하는 경우 기판 상에 여분의 공간을 필요로 하게 되어 전자 장치의 소형화 요구에 부합하지 않는 측면이 있으며, 비아 랜드를 프로브로 직접 접촉하여 검사하는 경우 접촉에 의한 이물 및 단자 불량이 발생하는 문제가 있다.However, in the case of forming a separate test pad, there is a side that requires extra space on the substrate, which does not meet the miniaturization requirements of the electronic device, and when the via land is directly inspected by a probe, foreign matters caused by contact and There is a problem that a terminal defect occurs.

본 발명이 해결하고자 하는 기술적 과제는 비아 랜드에 단자 불량을 발생시키지 않고 단락/개방 여부를 검사할 수 있는 연성 회로 기판을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a flexible circuit board capable of inspecting whether a short circuit is opened or not, without causing a terminal defect in a via land.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은, 일면 상에, 테스트 영역이 정의된 베이스 기판, 상기 베이스 기판의 상기 일면 상에 형성된 제1 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제1 접속 패드, 상기 베이스 기판의 상기 일면 상에 배치되고, 상기 베이스 기판의 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제2 접속 패드, 및 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 테스트 패턴을 포함한다.A flexible circuit board according to an embodiment of the present invention for achieving the above technical problem, is electrically connected to a base substrate, a test area is defined on one surface, a first wiring pattern formed on the one surface of the base substrate, respectively At least one or more first connection pads disposed on the one surface of the base substrate, each of the at least one second connection pads electrically connected to a second wiring pattern formed on the other surface of the base substrate on the other surface And a test pattern extending from the second connection pad onto the test area.

본 발명의 몇몇 실시예에서, 상기 테스트 패턴은, 상기 제1 접속 패드로부터 상기 테스트 영역 상으로 연장된 제1 테스트 패턴 및 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 제2 테스트 패턴을 포함할 수 있다.In some embodiments of the present disclosure, the test pattern includes a first test pattern extending from the first connection pad onto the test region and a second test pattern extending from the second connection pad onto the test region. can do.

본 발명의 몇몇 실시예에서, 상기 제1 테스트 패턴 및 제2 테스트 패턴은 상기 테스트 영역 내에서 교차되어 배치될 수 있다.In some embodiments of the present disclosure, the first test pattern and the second test pattern may be disposed to intersect in the test area.

본 발명의 몇몇 실시예에서, 상기 테스트 영역은 제1 테스트 패턴이 배치되는 제1 테스트 영역 및 상기 제2 테스트 패턴이 배치되는 제2 테스트 영역을 포함할 수 있다.In some embodiments of the present disclosure, the test region may include a first test region in which a first test pattern is disposed and a second test region in which the second test pattern is disposed.

본 발명의 몇몇 실시예에서, 상기 제1 테스트 영역 또는 제2 테스트 영역은 상기 제1 접속 패드와 상기 제2 접속 패드 사이에 배치될 수 있다.In some embodiments of the present disclosure, the first test area or the second test area may be disposed between the first connection pad and the second connection pad.

본 발명의 몇몇 실시예에서, 상기 제1 테스트 영역 또는 제2 테스트 영역은 연성 회로 기판의 단부와 제1 접속 패드 또는 제2 접속패드 사이에 배치될 수 있다.In some embodiments of the present disclosure, the first test area or the second test area may be disposed between an end of the flexible circuit board and the first connection pad or the second connection pad.

본 발명의 몇몇 실시예에서, 상기 테스트 패턴은 프로브 스캐닝 진행 방향에 대하여 45도 내지 135도를 이룰 수 있다.In some embodiments of the present invention, the test pattern may be 45 degrees to 135 degrees with respect to the probe scanning progress direction.

본 발명의 몇몇 실시예에서, 상기 제2 접속 패드는, 상기 제2 배선 패턴과 전기적으로 연결되고, 상기 베이스 기판을 관통하는 비아와 수직적으로(vertically) 오버랩될 수 있다.In some embodiments of the present disclosure, the second connection pad may be electrically connected to the second wiring pattern and may vertically overlap with a via passing through the base substrate.

본 발명의 실시예들에 따른 연성 회로 기판에 따르면, 배선 패턴에 단락/개방 불량 여부를 테스트하기 위해 별도의 테스트 패드를 구비하지 않아 기판의 소형화에 유리한 효과를 가질 수 있다.According to the flexible circuit board according to the embodiments of the present invention, since a separate test pad is not provided to test whether the wiring pattern is shorted or open, it may have an advantageous effect on the miniaturization of the board.

또한, 프로브를 이용한 접촉 검사 시, 프로브가 비아 랜드가 아닌 테스트 패턴과 접촉하면서, 접촉에 의한 비아 랜드의 이물 및 단자 불량의 발생을 감소시킬 수 있다.In addition, during the contact inspection using the probe, while the probe is in contact with the test pattern instead of the via land, it is possible to reduce the occurrence of foreign matter and terminal defects of the via land due to the contact.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.

도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 도면이다.1 is a diagram of a flexible circuit board in accordance with one embodiment of the present invention.

도 2는 도 1의 A-A'를 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1.

도 3은 본 발명의 일 실시예에 따른 연성 회로 기판의 테스트 영역을 확대한 도면이다.3 is an enlarged view of a test area of a flexible circuit board according to an exemplary embodiment of the present invention.

도 4 내지 도 5는 본 발명의 다른 실시예에 따른 연성 회로 기판의 도면이다.4-5 are diagrams of flexible circuit boards in accordance with another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. The size and relative size of the components shown in the drawings may be exaggerated for clarity of explanation. Like reference numerals refer to like elements throughout the specification, and "and / or" includes each and every combination of one or more of the mentioned items.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.When elements or layers are referred to as "on" or "on" of another element or layer, intervening other elements or layers as well as intervening another layer or element in between. It includes everything. On the other hand, when a device is referred to as "directly on" or "directly on" indicates that no device or layer is intervened in the middle.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The spatially relative terms " below ", " beneath ", " lower ", " above ", " upper " It may be used to easily describe the correlation of a device or components with other devices or components. Spatially relative terms are to be understood as including terms in different directions of the device in use or operation in addition to the directions shown in the figures. For example, when flipping a device shown in the figure, a device described as "below" or "beneath" of another device may be placed "above" of another device. Thus, the exemplary term "below" can encompass both an orientation of above and below. The device can also be oriented in other directions, so that spatially relative terms can be interpreted according to orientation.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, "comprises" and / or "comprising" does not exclude the presence or addition of one or more other components in addition to the mentioned components.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements or components, these elements or components are of course not limited by these terms. These terms are only used to distinguish one element or component from another element or component. Therefore, the first device or component mentioned below may be a second device or component within the technical idea of the present invention.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. In addition, the terms defined in the commonly used dictionaries are not ideally or excessively interpreted unless they are specifically defined clearly.

도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 도면이고, 도 2는 도 1의 A-A'를 따라 절단한 단면도이다.1 is a diagram of a flexible circuit board according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1.

도 1 및 2를 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판(1)은 베이스 기판(10), 베이스 기판 상의 일면 상에 형성된 제1 배선 패턴(15), 제1 접속 패드(50), 제2 접속 패드(30), 제1 테스트 패턴(40), 제2 테스트 패턴(20) 및 베이스 기판의 타면 상에 형성된 제2 배선 패턴(16)을 포함한다.1 and 2, a flexible circuit board 1 according to an exemplary embodiment of the present invention may include a base substrate 10, a first wiring pattern 15 formed on one surface of the base substrate, and a first connection pad 50. ), A second connection pad 30, a first test pattern 40, a second test pattern 20, and a second wiring pattern 16 formed on the other surface of the base substrate.

베이스 기판(10)은 유연성이 있는 재질로 형성될 수 있으며, 연성 회로 기판(1)에 기재로서 포함되어 연성 회로 기판(1)이 벤딩되거나 접히도록 할 수 있다. 베이스 기판은(10)은 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리, 베이스 기판(10)은 PET 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 또는 절연금속 호일일 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(1)에서, 베이스 기판(10)은 폴리이미드 필름인 것으로 설명한다.The base substrate 10 may be formed of a flexible material and may be included as the substrate in the flexible circuit board 1 to allow the flexible circuit board 1 to be bent or folded. The base substrate 10 may be, for example, a polyimide film. Alternatively, the base substrate 10 may be a PET film, polyethylene naphthalate film, polycarbonate film or insulating metal foil. In the electronic device 1 according to an embodiment of the present invention, the base substrate 10 is described as being a polyimide film.

제1 배선 패턴(15)은 베이스 기판(10)의 일면 상에 형성될 수 있다. 설명의 편의를 위해서, 제1 배선 패턴(15)과 제1 테스트 패턴(40) 등이 배치되는 베이스 기판(10) 상의 면을 일면이라 하고, 제2 배선 패턴(16)이 배치되는 베이스 기판(10)의 면을 타면이라 기술한다. 제1 배선 패턴(15)은 도 1에 도시된 것과 같이, 일정한 폭과 간격을 갖고 서로 이격되어 배치된 복수의 배선 패턴일 수 있다.The first wiring pattern 15 may be formed on one surface of the base substrate 10. For convenience of description, a surface on the base substrate 10 on which the first wiring pattern 15, the first test pattern 40, and the like are disposed is called one surface, and the base substrate on which the second wiring pattern 16 is disposed ( The surface of 10) is described as the other surface. As illustrated in FIG. 1, the first wiring pattern 15 may be a plurality of wiring patterns spaced apart from each other with a predetermined width and interval.

제1 배선 패턴(15)은 예를 들어, 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명은 이에 제한되는 것은 아니다. 구체적으로, 제1 배선 패턴(15)은 금, 알루미늄 등의 전기 전도성을 가진 물질로 이루어질 수 있다.The first wiring pattern 15 may include, for example, a conductive material such as copper, but the present invention is not limited thereto. Specifically, the first wiring pattern 15 may be made of a material having electrical conductivity, such as gold and aluminum.

제1 배선 패턴(15)은 적어도 하나 이상의 서브 패턴(15_1, 15_2)를 포함할 수 있다.The first wiring pattern 15 may include at least one subpattern 15_1 and 15_2.

제1 배선 패턴(15)은 제1 접속 패드(50)와 각각 연결되어, 제1 접속 패드(50)로 전기적 신호를 전달할 수 있다. 구체적으로, 제1 서브 패턴(15_1)은 제1 서브 패드(50_1)과 연결되고, 제2 서브 패턴(15_2)은 제2 서브 패드(50_2)와 연결될 수 있다. The first wiring patterns 15 may be respectively connected to the first connection pads 50 to transmit electrical signals to the first connection pads 50. In detail, the first sub pattern 15_1 may be connected to the first sub pad 50_1, and the second sub pattern 15_2 may be connected to the second sub pad 50_2.

또한, 제1 배선 패턴(15)은 제1 접속 패드(50)를 통해서 제1 테스트 패턴(40)과 전기적으로 연결될 수 있다. 구체적으로, 제1 서브 패턴(15_1)은 제1 서브 패드(50_1)를 통해서 제1 서브 테스트 패턴(40_1)과 전기적으로 연결될 수 있고, 제2 서브 패턴(15_2)은 제2 서브 패드(50_2)를 통해서 제2 서브 테스트 패턴(40_2)과 전기적으로 연결될 수 있다. 제1 배선 패턴(15)의 일단은 제1 접속 패드(50)와 연결되고, 도시되지 않은 타단은 또 다른 패드 또는 접속 단자와 연결될 수 있다.In addition, the first wiring pattern 15 may be electrically connected to the first test pattern 40 through the first connection pad 50. In detail, the first sub pattern 15_1 may be electrically connected to the first sub test pattern 40_1 through the first sub pad 50_1, and the second sub pattern 15_2 may be the second sub pad 50_2. It may be electrically connected to the second sub test pattern 40_2 through. One end of the first wiring pattern 15 may be connected to the first connection pad 50, and the other end (not shown) may be connected to another pad or connection terminal.

여기서 제1 접속 패드(50)는 예를 들어, 연성 회로 기판(1)과 접속되는 외부 장치와 연결하기 위한 아우터 리드일 수 있고, 제1 배선 패턴(15)의 타단과 접속되는 또 다른 패드는 구동 소자가 실장되는 이너 리드일 수 있다.Here, the first connection pad 50 may be, for example, an outer lead for connecting to an external device connected to the flexible circuit board 1, and another pad connected to the other end of the first wiring pattern 15 may be It may be an inner lead on which the driving element is mounted.

본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 프로브 스캐닝을 이용한 단락/개방 테스트는 테스트 영역(25, 35) 상의 테스트 패턴(20, 40) 상에서 이루어지므로, 제1 배선 패턴(15)은 노출되지 않고 보호층으로 덮여있을 수 있다. 제1 배선 패턴(15)은 예를 들어, 적어도 일부분이 솔더 레지스트로 덮여있을 수 있다.In the flexible circuit board 1 according to an embodiment of the present invention, since the short / open test using probe scanning is performed on the test patterns 20 and 40 on the test areas 25 and 35, the first wiring pattern 15 ) May not be exposed and may be covered with a protective layer. For example, at least a portion of the first wiring pattern 15 may be covered with a solder resist.

도 1에서 도시된 것과 같이, 제1 배선 패턴(15)을 구성하는 제1 서브 패턴(15_1)과 제2 서브 패턴(15_2)은 제3 방향(d3)으로 연장되도록 배치되고, 제1 방향(d1)으로 서로 이격되도록 배치될 수 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 이러한 배치는 하나의 실시예에 불과하며, 제1 서브 패턴(15_1)과 제2 서브 패턴(15_2)는 각각 제1 방향(d1)으로 연장되고 제3 방향(d3)으로 서로 이격되도록 배치될 수도 있다.As illustrated in FIG. 1, the first subpattern 15_1 and the second subpattern 15_2 constituting the first wiring pattern 15 are disposed to extend in the third direction d3, and the first direction ( d1) may be spaced apart from each other, but the present invention is not limited thereto. That is, the arrangement is only one embodiment, and the first subpattern 15_1 and the second subpattern 15_2 extend in the first direction d1 and are spaced apart from each other in the third direction d3, respectively. May be

제1 접속 패드(50)는 베이스 기판(10)의 일면 상에 형성될 수 있다. 제1 접속 패드(50)는 제1 배선 패턴(15)과 연결되고, 제1 배선 패턴(15)의 폭이 확장된 형상일 수 있다.The first connection pad 50 may be formed on one surface of the base substrate 10. The first connection pad 50 may be connected to the first wiring pattern 15 and may have an extended shape of the first wiring pattern 15.

제1 접속 패드(50)는 적어도 하나 이상의 서브 패드를 포함할 수 있다. 도 1에 도시된 것과 같이, 제1 서브 패드(50_1)과 제2 서브 패드(50_2)를 포함할 수 있다. 제1 서브 패드(50_1)는 제1 서브 패턴(15_1)과 제1 서브 테스트 패턴(40_1)을 전기적으로 접속시킬 수 있고, 제2 서브 패드(50_2)는 제2 서브 패턴(15_2)와 제2 서브 테스트 패턴(40_2)을 전기적으로 접속시킬 수 있다.The first connection pad 50 may include at least one sub pad. As shown in FIG. 1, the first sub pad 50_1 and the second sub pad 50_2 may be included. The first sub pad 50_1 may electrically connect the first sub pattern 15_1 and the first sub test pattern 40_1, and the second sub pad 50_2 may connect the second sub pattern 15_2 and the second sub pattern 15_1. The sub test pattern 40_2 can be electrically connected.

복수의 제1 접속 패드(50)들은 서로 일정한 간격을 두고 이격되어 배치되어, 제1 접속 패드 그룹(51)을 형성할 수 있다. 복수의 제1 접속 패드(50)들은 예를 들어, 도 1에 도시된 것과 같이 제2 방향(d2)으로 나란히 배치될 수 있다. 한편, 제2 방향(d2)으로 나란히 배열된 제1 접속 패드(50)들은 제1 방향(d1)으로는 중첩되지 않고, 제3 방향(d3)으로는 적어도 일부가 중첩되도록 배치될 수 있다.The plurality of first connection pads 50 may be spaced apart from each other at regular intervals to form a first connection pad group 51. For example, the plurality of first connection pads 50 may be arranged side by side in the second direction d2 as illustrated in FIG. 1. Meanwhile, the first connection pads 50 arranged side by side in the second direction d2 may not be overlapped in the first direction d1, but may be disposed to overlap at least a portion in the third direction d3.

이러한 배치는 제1 배선 패턴(15)과 제1 테스트 패턴(40)이 각각 제3 방향(d3)으로 연장되도록 배치된 경우에, 제1 접속 패드(50)의 배치에 필요한 면적을 최소화시키기 위한 제1 접속 패드(50)의 배치의 예시일 수 있으나 본 발명이 이에 제한되는 것은 아니다.This arrangement is to minimize the area required for the arrangement of the first connection pads 50 when the first wiring pattern 15 and the first test pattern 40 are arranged to extend in the third direction d3, respectively. Although it may be an example of the arrangement of the first connection pads 50, the present invention is not limited thereto.

즉, 제1 배선 패턴(15)과 제1 테스트 패턴(40)이 제1 방향(d1)으로 연장되도록 배치된 경우, 제1 접속 패드(50)들은 제1 방향(d1)으로는 적어도 일부가 중첩되고 제3 방향(d3)으로는 중첩되지 않도록 배치될 수도 있다.That is, when the first wiring pattern 15 and the first test pattern 40 are arranged to extend in the first direction d1, the first connection pads 50 may be at least partially in the first direction d1. They may be arranged to overlap each other and not overlap each other in the third direction d3.

제1 접속 패드(50)는 제1 배선 패턴(15)과 마찬가지로, 구리, 금 또는 이들의 합금과 같은 전기 전도성을 가진 물질을 포함할 수 있다.Like the first wiring pattern 15, the first connection pad 50 may include a material having electrical conductivity such as copper, gold, or an alloy thereof.

제2 배선 패턴(16)은 베이스 기판(10)의 타면 상에 형성될 수 있다. 즉, 제2 배선 패턴(16)은 제1 배선 패턴(15)과 베이스 기판(10) 상의 반대면에 형성될 수 있다. 제2 배선 패턴(16)은 제1 배선 패턴(15)과 유사하게, 베이스 기판(10)의 타면 상에서 일정한 폭과 간격을 갖고 서로 이격되어 배치된 복수의 배선 패턴일 수 있다.The second wiring pattern 16 may be formed on the other surface of the base substrate 10. That is, the second wiring pattern 16 may be formed on opposite surfaces of the first wiring pattern 15 and the base substrate 10. Similar to the first wiring pattern 15, the second wiring pattern 16 may be a plurality of wiring patterns disposed on the other surface of the base substrate 10 and spaced apart from each other at predetermined widths and intervals.

제2 배선 패턴(16)은 제2 접속 패드(30)와 전기적으로 연결될 수 있다. 즉, 도 2에 도시된 것과 같이 제2 배선 패턴(16)은 베이스 기판(10)의 타면 상에서 연장되고, 제2 접속 패드(30)와 연결될 수 있다. 제2 배선 패턴(16)은 제2 접속 패드(30)를 통해, 제2 테스트 패턴(20)과 전기적으로 연결될 수 있다. 제2 배선 패턴(16)은 제1 배선 패턴(15)과 마찬가지로, 구리, 금, 알루미늄 등 전기 전도성을 가진 물질로 이루어질 수 있다.The second wiring pattern 16 may be electrically connected to the second connection pad 30. That is, as shown in FIG. 2, the second wiring pattern 16 may extend on the other surface of the base substrate 10 and be connected to the second connection pad 30. The second wiring pattern 16 may be electrically connected to the second test pattern 20 through the second connection pad 30. Like the first wiring pattern 15, the second wiring pattern 16 may be made of a material having electrical conductivity such as copper, gold, and aluminum.

제2 접속 패드(30)는 상부 패드(36)와 하부 패드(37)를 포함할 수 있다. 상부 패드(36)는 베이스 기판(10)의 일면 상에 형성되는 제2 테스트 패턴(20)과 연결되고, 하부 패드(37)는 베이스 기판(10)의 타면 상에 형성되는 제2 배선 패턴(16)과 연결될 수 있다. The second connection pad 30 may include an upper pad 36 and a lower pad 37. The upper pad 36 is connected to the second test pattern 20 formed on one surface of the base substrate 10, and the lower pad 37 is formed on the second wiring pattern formed on the other surface of the base substrate 10. 16).

상부 패드(36)의 적어도 일부는 하부 패드(37)와 수직적으로 중첩(overlap)될 수 있다. 한편, 상부 패드(36)와 하부 패드(37)는 비아(41)를 통해 연결될 수 있다. 제2 접속 패드(30)는 비아(41)와 수직적으로 중첩되도록 배치될 수 있다. 제2 방향(d2)으로 서로 이격되어 배치되는 복수의 제2 접속 패드(30)마다, 각각 베이스 기판(10)을 관통하는 비아(41)가 복수의 제2 접속 패드(30)들과 각각 중첩되도록 배치될 수 있다.At least a portion of the upper pad 36 may vertically overlap with the lower pad 37. Meanwhile, the upper pad 36 and the lower pad 37 may be connected through the via 41. The second connection pads 30 may be disposed to vertically overlap the vias 41. For each of the plurality of second connection pads 30 spaced apart from each other in the second direction d2, vias 41 penetrating the base substrate 10 respectively overlap with the plurality of second connection pads 30, respectively. It may be arranged to.

비아(41)는 베이스 기판(10)을 관통하는 비아홀(45)을 채우며 상부 패드(36)와 하부 패드(37)를 전기적으로 연결시킬 수 있다. 비록 도 2에서 비아홀(45)을 채우는 비아(41)는 단일층으로 구성된 것으로 도시되었으나, 비아(41)는 비아홀(45)의 내측벽 상에 금속박층이 형성된 이층 이상의 다층 구조로 형성될 수도 있다.The via 41 may fill the via hole 45 penetrating the base substrate 10 and electrically connect the upper pad 36 and the lower pad 37 to each other. Although the via 41 filling the via hole 45 is illustrated in FIG. 2 as a single layer, the via 41 may be formed in a multilayer structure having two or more layers in which a metal foil layer is formed on the inner wall of the via hole 45. .

복수의 제2 접속 패드(30)들은 베이스 기판(10)의 일면 상에 서로 일정한 간격을 두고 이격되어 배치되어, 제2 접속 패드 그룹(31)을 형성할 수 있다. 복수의 제2 접속 패드(30)들은 예를 들어, 제2 방향(d2)으로 나란히 배치될 수 있다. 복수의 제2 접속 패드(30)들은 제1 방향(d1)으로는 중첩되지 않고 제3 방향(d3)으로는 적어도 일부가 중첩되도록 배치될 수 있다.The plurality of second connection pads 30 may be spaced apart from each other on one surface of the base substrate 10 at regular intervals to form a second connection pad group 31. The plurality of second connection pads 30 may be arranged side by side in the second direction d2, for example. The plurality of second connection pads 30 may be disposed so as not to overlap each other in the first direction d1 but at least partially overlap the third direction d3.

이러한 배치는 제2 테스트 패턴(20)이 제3 방향(d3)으로 연장되도록 배치된 경우에, 제2 접속 패드(30)의 배치에 필요한 면적을 최소화시키기 위한 제2 접속 패드(30)의 배치의 예시일 수 있으나 본 발명이 제한되는 것은 아니다.In this arrangement, when the second test pattern 20 is arranged to extend in the third direction d3, the arrangement of the second connection pads 30 is minimized to minimize the area required for the arrangement of the second connection pads 30. It may be an example of the present invention is not limited.

상술한 것과 마찬가지로, 제2 테스트 패턴(20)이 제1 방향(d1)으로 연장되도록 배치된 경우에, 제2 접속 패드(30)들은 배치 면적을 최적화하기 위해 제1 방향(d1)으로는 적어도 일부가 중첩되고 제3 방향(d3)으로는 중첩되지 않도록 배치될 수 있다.As described above, when the second test pattern 20 is arranged to extend in the first direction d1, the second connection pads 30 are at least in the first direction d1 to optimize the placement area. Some may overlap and may not be overlapped in the third direction d3.

제2 접속 패드(30)는 제1 접속 패드(50)와 마찬가지로, 구리, 금 또는 이들의 합금과 같은 전기 전도성을 가진 물질을 포함할 수 있다.Like the first connection pad 50, the second connection pad 30 may include an electrically conductive material such as copper, gold, or an alloy thereof.

제2 접속 패드(30)는, 베이스 기판(10)의 타면 상의 제2 배선 패턴(16)을 일면 상의 제2 테스트 패턴(20)과 접속하여, 베이스 기판(10)의 타면의 제2 배선 패턴(16)과 접속된 회로 소자를 제2 테스트 패턴(20)과 전기적으로 연결시킬 수 있다. 따라서 제2 테스트 패턴(20)을 이용하여 베이스 기판(10)의 타면에 배치된 회로 소자 또는 제2 배선 패턴(16)의 개방/단락 테스트를 수행할 수 있다.The second connection pad 30 connects the second wiring pattern 16 on the other surface of the base substrate 10 with the second test pattern 20 on the one surface, and the second wiring pattern on the other surface of the base substrate 10. The circuit element connected to 16 may be electrically connected to the second test pattern 20. Accordingly, the open / short test of the circuit element or the second wiring pattern 16 disposed on the other surface of the base substrate 10 may be performed using the second test pattern 20.

제1 테스트 패턴(40)은 베이스 기판(10)의 일면 상의 제1 테스트 영역(35) 상으로 연장될 수 있다. 제1 테스트 패턴(40)은 제1 접속 패드(50)와 제2 접속 패드(30) 사이로 연장될 수 있다.The first test pattern 40 may extend onto the first test area 35 on one surface of the base substrate 10. The first test pattern 40 may extend between the first connection pad 50 and the second connection pad 30.

도 3은 본 발명의 일 실시예에 따른 연성 회로 기판의 테스트 영역 내 테스트 패턴의 배치를 나타낸 도면이다.3 is a diagram illustrating an arrangement of test patterns in a test area of a flexible circuit board according to an exemplary embodiment of the present invention.

제1 테스트 영역(35) 내에서, 제1 테스트 패턴(40)은 제1 테스트 영역(35)의 연장 방향(d1)와 소정의 각도를 이루며 연장될 수 있다.In the first test area 35, the first test pattern 40 may extend at a predetermined angle with the extension direction d1 of the first test area 35.

예를 들어, 제1 테스트 패턴(40)은 제1 테스트 영역(35)의 연장 방향(d1)에 대하여 45도 내지 135도의 각도를 이룰 수 있다. 도 3에서 제1 테스트 영역(35)은 제1 테스트 영역(35)의 연장 방향(d1)과 45도를 이루는 부분(40_1a)과, 90도를 이루는 부분(40_1b)으로 구분될 수 있다.For example, the first test pattern 40 may form an angle of 45 degrees to 135 degrees with respect to the extension direction d1 of the first test region 35. In FIG. 3, the first test area 35 may be divided into a portion 40_1a that forms an extension direction d1 of the first test region 35 at 45 degrees and a portion 40_1b which forms 90 degrees.

즉, 본 발명의 실시예에 따른 연성 회로 기판(1)에서, 제1 테스트 영역(35) 또는 제2 테스트 영역(25)은 회로 소자 또는 배선 패턴의 개방/단락 테스트를 수행하기 위해 프로브 스캐닝이 실시되는 영역이고, 제1 테스트 영역(35) 또는 제2 테스트 영역(25)의 연장 방향(d1)은 개방/단락 테스트에서 프로브가 진행하는 방향일 수 있다. 따라서 제1 또는 제2 테스트 패턴(40, 20)이 제1 또는 제2 테스트 영역(35, 25)의 연장 방향(d1)과 소정의 각도를 이루는 경우, 제1 또는 제2 테스트 패턴(40, 20)에 대하여 상기 각도를 이루며 프로브 스캐닝이 실시될 수 있다.That is, in the flexible circuit board 1 according to the embodiment of the present invention, the first test region 35 or the second test region 25 may be probe scanning to perform an open / short test of a circuit element or a wiring pattern. The extension direction d1 of the first test region 35 or the second test region 25 may be a direction in which the probe proceeds in the open / short test. Therefore, when the first or second test patterns 40 and 20 form a predetermined angle with the extending direction d1 of the first or second test areas 35 and 25, the first or second test patterns 40 and 20 may be used. Probe scanning may be performed at an angle with respect to 20).

이 때, 제1 또는 제2 테스트 영역(35, 25)의 연장 방향(d1)과 제1 또는 제2 테스트 패턴(40, 20)이 이루는 각도가 45도 보다 작은 경우, 프로브와 제1 또는 제2 테스트 패턴(40, 20)이 교차하는 각도가 45도 보다 작기 때문에 개방/단락 테스트가 정확하게 수행되지 않을 수 있다.At this time, when the angle between the extension direction d1 of the first or second test regions 35 and 25 and the first or second test patterns 40 and 20 is smaller than 45 degrees, the probe and the first or second Since the angle at which the two test patterns 40 and 20 intersect is less than 45 degrees, the open / short test may not be performed correctly.

한편, 본 발명의 몇몇 실시예에서, 제1 또는 제2 테스트 영역(35, 25)의 폭(w)은 100㎛ 이상일 수 있다. 즉, 테스트 영역의 연장 방향(도 3의 d1)의 폭(w)은 100㎛ 이상일 수 있으며, 이는 제1 또는 제2 테스트 패턴(40, 20)에 대한 개방/단락 테스트에서 프로브 스캐닝이 100㎛ 이상의 넓이 마진을 갖고 진행되는 것임을 의미한다.Meanwhile, in some embodiments of the present invention, the width w of the first or second test regions 35 and 25 may be 100 μm or more. That is, the width w of the extending direction of the test area (d1 in FIG. 3) may be 100 μm or more, which means that the probe scanning is 100 μm in the open / short test on the first or second test patterns 40, 20. It means that the above proceeds with a wide margin.

본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 제1 테스트 영역(35)은 제1 접속 패드(50)와 제2 접속 패드(30) 사이에 배치될 수 있고, 제2 테스트 영역(25)은 베이스 기판(10)의 단부와 제2 접속 패드(30) 사이에 배치될 수 있다. In the flexible circuit board 1 according to an embodiment of the present invention, the first test region 35 may be disposed between the first connection pad 50 and the second connection pad 30, and the second test region 25 may be disposed between an end of the base substrate 10 and the second connection pad 30.

본 발명의 다른 실시예로서, 베이스 기판(10)의 단부에는 롤투롤 공정에서 베이스 기판(10)을 권취하기 위해 형성된 스프라켓 홀이 형성되고, 제2 테스트 영역(25)은 스프라켓 홀(미도시)와 제2 접속 패드(30) 사이에 배치될 수 있다.In another embodiment of the present invention, a sprocket hole formed to wind the base substrate 10 in a roll-to-roll process is formed at an end of the base substrate 10, and the second test area 25 is a sprocket hole (not shown). And the second connection pad 30 may be disposed.

본 발명의 일 실시예에 따른 연성 회로 기판(1)은, 베이스 기판(10) 상에 형성된 배선 패턴(15, 16)들의 단락/개방 여부를 확인하기 위한 테스트 패드를 포함하지 않는다. The flexible circuit board 1 according to the exemplary embodiment of the present invention does not include a test pad for checking whether the wiring patterns 15 and 16 formed on the base substrate 10 are shorted / open.

따라서 별도의 테스트 패드 대신에 프로브 스캐닝 테스트가 수행되는 베이스 기판(10)의 테스트 영역(25, 35) 상으로 연장된 테스트 패턴(20, 40)이 구비되므로, 베이스 기판(10)의 면적을 감소시켜 연성 회로 기판(1)에 유리할 수 있다.Therefore, instead of a separate test pad, test patterns 20 and 40 extending over the test areas 25 and 35 of the base substrate 10 where the probe scanning test is performed are provided, thereby reducing the area of the base substrate 10. It may be advantageous to the flexible circuit board (1).

또한 베이스 기판(10)의 양면 상의 배선 패턴(15, 16)들을 전기적으로 연결하는 테스트 패턴(20, 40)에 의하여, 베이스 기판(10)의 양면 상의 배선 패턴들(15, 16)에 대한 프로브 스캐닝 테스트가 동시에 수행될 수 있다.In addition, probes for the wiring patterns 15 and 16 on both sides of the base substrate 10 are formed by the test patterns 20 and 40 electrically connecting the wiring patterns 15 and 16 on both sides of the base substrate 10. Scanning tests can be performed simultaneously.

도 4는 본 발명의 또 다른 실시예에 따른 연성 회로 기판의 도면이다. 이하 앞서의 실시예와 중복되는 구성은 생략하고 차이점을 위주로 설명한다.4 is a diagram of a flexible circuit board according to another embodiment of the present invention. Hereinafter, a configuration overlapping with the above embodiment will be omitted and the description will be given based on differences.

도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 연성 회로 기판(2)에서는, 제1 테스트 영역(35)과 제2 테스트 영역(25)이 인접하여 배치될 수 있다.Referring to FIG. 4, in the flexible circuit board 2 according to another exemplary embodiment, the first test area 35 and the second test area 25 may be adjacent to each other.

앞서 도 1을 이용하여 설명한 연성 회로 기판(1)은 제2 테스트 패턴(20)이 베이스 기판(10)의 단부를 향한 방향, 즉 베이스 기판(10)의 외측 방향으로 연장되었다면, 본 실시예에 따른 연성 회로 기판(2)은 베이스 기판(10)의 내측 방향으로 연장된 제2 테스트 패턴(20)을 포함할 수 있다.The flexible circuit board 1 described above with reference to FIG. 1 has been described in the present embodiment if the second test pattern 20 extends in the direction toward the end of the base substrate 10, that is, in the outward direction of the base substrate 10. The flexible circuit board 2 may include a second test pattern 20 extending in the inward direction of the base substrate 10.

제1 테스트 패턴(40)과 제2 테스트 패턴은 제1 접속 패드(50)와 제2 접속 패드(30) 사이로 연장될 수 있다. 따라서 제1 및 제2 테스트 영역(35, 25) 또한 제1 접속 패드(50)와 제2 접속 패드(30) 사이에, 소정의 간격을 두고 서로 이격되어 배치될 수 있다.The first test pattern 40 and the second test pattern may extend between the first connection pad 50 and the second connection pad 30. Therefore, the first and second test areas 35 and 25 may also be disposed between the first connection pad 50 and the second connection pad 30 at a predetermined interval and spaced apart from each other.

본 발명의 또 다른 실시예로서, 상기 제1 및 제2 테스트 영역(35, 25)을 하나의 테스트 영역으로 통합하고, 상기 통합 테스트 영역 내에서 상기 제1 및 제2 테스트 패턴(40, 20)이 프로브 스캐닝 방향에 대하여 교차되어 배치됨으로써 테스트 영역의 면적이 감소될 수도 있다. In another embodiment of the present invention, the first and second test areas 35 and 25 are integrated into one test area, and the first and second test patterns 40 and 20 are included in the integrated test area. The area of the test area may be reduced by intersecting with respect to the probe scanning direction.

도 5는 본 발명의 또 다른 실시예에 따른 연성 회로 기판의 상면도이다.5 is a top view of a flexible circuit board according to another embodiment of the present invention.

도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 연성 회로 기판(3)은 서로 인접하여 배치된 제1 접속 패드(50)와 제2 접속 패드(30)를 포함할 수 있다. 즉, 복수의 제1 접속 패드가 제2 방향(d2)으로 배치되어 구성된 제1 접속 패드 그룹(51)과, 복수의 제2 접속 패드(30)가 제2 방향(d2)으로 배치되어 구성된 제2 접속 패드 그룹(31)이 서로 인접하여 배치될 수 있다.Referring to FIG. 5, the flexible circuit board 3 according to another embodiment of the present invention may include a first connection pad 50 and a second connection pad 30 disposed adjacent to each other. That is, the first connection pad group 51 configured by arranging the plurality of first connection pads in the second direction d2 and the second connection pad 30 arranged in the second direction d2 are formed of the first connection pad group 51. The two connection pad groups 31 may be disposed adjacent to each other.

도 5에 도시된 것과 같이, 복수의 제1 접속 패드(50)를 포함하는 제1 접속 패드 그룹(51)과 복수의 제2 접속 패드(30)를 포함하는 제2 접속 패드 그룹(31)은 제2 방향(d2)로 나란히 배치될 수 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 제1 테스트 영역(35)과 제2 테스트 영역(25) 사이에 제1 접속 패드 그룹(51)과 제2 접속 패드 그룹(31)이 배치되고, 제1 및 제2 접속 패드 그룹은(51, 31) 제1 방향(d1)으로 나란히 배치되도록 하는 실시예도 얼마든지 가능할 수 있다.As shown in FIG. 5, the first connection pad group 51 including the plurality of first connection pads 50 and the second connection pad group 31 including the plurality of second connection pads 30 may be provided. Although it may be arranged side by side in the second direction (d2), the present invention is not limited thereto. That is, the first connection pad group 51 and the second connection pad group 31 are disposed between the first test region 35 and the second test region 25, and the first and second connection pad groups are ( 51, 31) Embodiments in which the first direction d1 may be arranged side by side may be possible.

본 발명의 또 다른 실시예로서, 제1 접속 패드(50)는 제1 테스트 패턴(40)을 구비하지 않을 수 있다. 이 경우, 제1 테스트 패턴(40)에 연결된 제1 배선 패턴(15)에서 일부 영역을 선택하여 제1 테스트 영역(35)으로 설정하고 프로브 스캐닝 테스트를 실시할 수 있다. 이렇게 되면 제1 테스트 패턴(40) 영역을 줄일 수 있어서, 제품 사이즈를 줄이는 효과가 있다.As another embodiment of the present invention, the first connection pad 50 may not include the first test pattern 40. In this case, a portion of the first wiring pattern 15 connected to the first test pattern 40 may be selected to be set as the first test region 35 and a probe scanning test may be performed. In this case, the area of the first test pattern 40 can be reduced, thereby reducing the product size.

1, 2, 3: 연성 회로 기판 10: 베이스 기판1, 2, 3: flexible circuit board 10: base substrate

20, 40: 테스트 패턴 30, 50: 접속 패드20, 40: test pattern 30, 50: connection pad

25, 35: 테스트 영역 45: 비아25, 35: test area 45: via

150: 레지스트층 160: 보호 필름150: resist layer 160: protective film

Claims (9)

일면 상에, 테스트 영역이 정의된 베이스 기판;On one surface, the base substrate in which the test area is defined; 상기 베이스 기판의 상기 일면 상에 형성된 제1 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제1 접속 패드;At least one first connection pad electrically connected to a first wiring pattern formed on the one surface of the base substrate; 상기 베이스 기판의 상기 일면 상에 배치되고, 상기 베이스 기판의 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제2 접속 패드; 및At least one second connection pad disposed on the one surface of the base substrate and electrically connected to a second wiring pattern formed on the other surface opposite to the one surface of the base substrate; And 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 테스트 패턴을 포함하는 연성 회로 기판.And a test pattern extending from the second connection pad onto the test area. 제 1항에 있어서,The method of claim 1, 상기 테스트 패턴은,The test pattern is, 상기 제1 접속 패드로부터 상기 테스트 영역 상으로 연장된 제1 테스트 패턴; 및A first test pattern extending from the first connection pad onto the test area; And 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 제2 테스트 패턴을 포함하는 연성 회로 기판.And a second test pattern extending from the second connection pad onto the test area. 제 2항에 있어서, The method of claim 2, 상기 제1 테스트 패턴 및 제2 테스트 패턴은 상기 테스트 영역 내에서 교차되어 배치되는 연성 회로 기판.And the first test pattern and the second test pattern are alternately disposed in the test area. 제 2항에 있어서,The method of claim 2, 상기 테스트 영역은 제1 테스트 패턴이 배치되는 제1 테스트 영역 및The test area may include a first test area in which a first test pattern is disposed; 상기 제2 테스트 패턴이 배치되는 제2 테스트 영역을 포함하는 연성 회로 기판.And a second test region on which the second test pattern is disposed. 제 4항에 있어서,The method of claim 4, wherein 상기 제1 테스트 영역 또는 제2 테스트 영역은 상기 제1 접속 패드와 상기 제2 접속 패드 사이에 배치되는 연성 회로 기판.The first test area or the second test area is disposed between the first connection pad and the second connection pad. 제 4항에 있어서,The method of claim 4, wherein 상기 제1 테스트 영역 또는 제2 테스트 영역은 연성 회로 기판의 단부와 제1 접속 패드 또는 제2 접속패드 사이에 배치되는 연성 회로 기판.And the first test region or the second test region is disposed between an end of the flexible circuit board and the first connection pad or the second connection pad. 제 1항에 있어서, The method of claim 1, 상기 테스트 영역은 상기 제1 접속 패드 또는 상기 제2 접속 패드의 외측에 배치되는 연성 회로 기판.And the test area is disposed outside the first connection pad or the second connection pad. 제 1항에 있어서,The method of claim 1, 상기 테스트 패턴은 프로브 스캐닝 진행 방향에 대하여 45도 내지 135도를 이루는 연성 회로 기판.The test pattern is a flexible circuit board 45 to 135 degrees with respect to the probe scanning progress direction. 제 1항에 있어서,The method of claim 1, 상기 제2 접속 패드는, 상기 제2 배선 패턴과 전기적으로 연결되고, 상기 베이스 기판을 관통하는 비아와 수직적으로(vertically) 오버랩되는 연성 회로 기판.And the second connection pad is electrically connected to the second wiring pattern and vertically overlaps a via penetrating through the base substrate.
PCT/KR2017/008991 2016-08-18 2017-08-17 Flexible circuit board Ceased WO2018034525A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201780050410.9A CN109644550B (en) 2016-08-18 2017-08-17 Flexible printed circuit board
JP2019503656A JP6918094B2 (en) 2016-08-18 2017-08-17 Flexible circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0104709 2016-08-18
KR1020160104709A KR101896224B1 (en) 2016-08-18 2016-08-18 Flexible printed circuit boards

Publications (1)

Publication Number Publication Date
WO2018034525A1 true WO2018034525A1 (en) 2018-02-22

Family

ID=61196861

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/008991 Ceased WO2018034525A1 (en) 2016-08-18 2017-08-17 Flexible circuit board

Country Status (5)

Country Link
JP (1) JP6918094B2 (en)
KR (1) KR101896224B1 (en)
CN (1) CN109644550B (en)
TW (1) TWI659680B (en)
WO (1) WO2018034525A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744805B (en) * 2020-02-24 2021-11-01 頎邦科技股份有限公司 Circuit board
KR20220076177A (en) 2020-11-30 2022-06-08 삼성전자주식회사 Film for package substrate and semiconductor package comprising the same
CN112954888B (en) * 2021-02-19 2022-10-28 合肥京东方卓印科技有限公司 Chip on film, chip on film group and display device
TWI776631B (en) * 2021-08-09 2022-09-01 頎邦科技股份有限公司 Double-sided flexible printed circuit board
CN116525547A (en) * 2022-01-20 2023-08-01 瑞昱半导体股份有限公司 Die package structure and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134644A (en) * 2000-10-27 2002-05-10 Sharp Corp Substrate for mounting semiconductor integrated circuit devices
JP2008187074A (en) * 2007-01-31 2008-08-14 Nitto Denko Corp Wiring circuit board and manufacturing method thereof
KR20100000732A (en) * 2008-06-25 2010-01-06 삼성전자주식회사 A test pad structure, a pad structure for inspecting a semiconductor chip and a wiring substrate for a tape package having same
KR101405328B1 (en) * 2012-11-27 2014-06-10 스템코 주식회사 Flexible printed circuit board
KR20160083978A (en) * 2015-01-02 2016-07-13 삼성전자주식회사 Semiconductor Package and display device including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230005A (en) * 1996-02-22 1997-09-05 Hioki Ee Corp Circuit board inspection equipment
JPH1167845A (en) * 1997-08-11 1999-03-09 Oki Electric Ind Co Ltd Tape carrier
JP2006228761A (en) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd TAB tape and TAB tape manufacturing method
JP2006300665A (en) * 2005-04-19 2006-11-02 Oht Inc Inspection device, and conductive pattern inspection method
JP2013217841A (en) * 2012-04-11 2013-10-24 Union Arrow Technologies Inc Conductive pattern inspection device
CN204578898U (en) * 2015-05-06 2015-08-19 深圳市奔强电路有限公司 Printed circuit board (PCB)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134644A (en) * 2000-10-27 2002-05-10 Sharp Corp Substrate for mounting semiconductor integrated circuit devices
JP2008187074A (en) * 2007-01-31 2008-08-14 Nitto Denko Corp Wiring circuit board and manufacturing method thereof
KR20100000732A (en) * 2008-06-25 2010-01-06 삼성전자주식회사 A test pad structure, a pad structure for inspecting a semiconductor chip and a wiring substrate for a tape package having same
KR101405328B1 (en) * 2012-11-27 2014-06-10 스템코 주식회사 Flexible printed circuit board
KR20160083978A (en) * 2015-01-02 2016-07-13 삼성전자주식회사 Semiconductor Package and display device including the same

Also Published As

Publication number Publication date
JP2019522378A (en) 2019-08-08
KR101896224B1 (en) 2018-09-11
TWI659680B (en) 2019-05-11
JP6918094B2 (en) 2021-08-11
KR20180020430A (en) 2018-02-28
CN109644550B (en) 2022-03-15
CN109644550A (en) 2019-04-16
TW201808068A (en) 2018-03-01

Similar Documents

Publication Publication Date Title
WO2018034525A1 (en) Flexible circuit board
WO2016099011A1 (en) Flexible printed circuit board, electronic device comprising same, and method for manufacturing flexible printed circuit board
JP7177594B2 (en) Chip-on-film package, display panel, and display device
KR101888995B1 (en) Organic light emitting diode display device with flexible printed circuit film
WO2020009349A1 (en) Micro-led display module
WO2010098558A2 (en) Probe block
WO2018016829A1 (en) Flexible circuit board and manufacturing method therefor
WO2017061715A1 (en) Flexible circuit board
WO2019160240A1 (en) Flexible circuit board and electronic device comprising same
WO2019172630A1 (en) Image display device integrated with antenna and antenna for image display device
CN114333615B (en) Substrate mother board and its preparation method, driving substrate and display device
WO2017010834A1 (en) Camera module
KR20130105163A (en) Semiconductor packages and display devices including the same
WO2019054668A1 (en) Circuit board and method for manufacturing same
WO2021033951A1 (en) Circuit board and manufacturing method therefor
WO2018159951A1 (en) Flexible circuit board for display
WO2018056594A1 (en) Flexible circuit board having via pad
WO2021261955A1 (en) Stacked package having chip mounted in cavity and method for fabricating same
WO2021182790A1 (en) Printed circuit board
WO2011087319A2 (en) Light-emitting device
CN117572695A (en) A display panel, display device and display panel to be cut
WO2020149558A1 (en) Flexible circuit board, manufacturing method therefor, and package having flexible circuit board
WO2013119014A1 (en) Electrode pattern test apparatus
WO2019045462A1 (en) Method for manufacturing flexible circuit board and flexible circuit board manufactured using same
KR101046949B1 (en) Probe unit with multilayer printed circuit board for noise shielding

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17841707

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019503656

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17841707

Country of ref document: EP

Kind code of ref document: A1