[go: up one dir, main page]

WO2018008389A1 - 半導体装置およびその製造方法、並びに電子機器 - Google Patents

半導体装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
WO2018008389A1
WO2018008389A1 PCT/JP2017/022678 JP2017022678W WO2018008389A1 WO 2018008389 A1 WO2018008389 A1 WO 2018008389A1 JP 2017022678 W JP2017022678 W JP 2017022678W WO 2018008389 A1 WO2018008389 A1 WO 2018008389A1
Authority
WO
WIPO (PCT)
Prior art keywords
slit
semiconductor substrate
protective film
semiconductor device
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/022678
Other languages
English (en)
French (fr)
Inventor
小野　章吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US17/535,179 priority Critical patent/USRE50134E1/en
Priority to US16/313,664 priority patent/US10867856B2/en
Publication of WO2018008389A1 publication Critical patent/WO2018008389A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements

Definitions

  • the present technology relates to a semiconductor device, a manufacturing method thereof, and an electronic device, and more particularly, to a semiconductor device, a manufacturing method thereof, and an electronic device that can prevent tape waste from being generated from a dicing tape during dicing.
  • wafer level CSP Chip Size Package
  • terminals electrode pads
  • blade dicing is used in which the wafer is cut into chips with a blade rotating at high speed.
  • a die bonding film and a semiconductor wafer are divided into chips by a blade in a state where the die bonding film and the semiconductor wafer are fixed on a dicing tape.
  • both the dicing tape and the die bonding film are resin materials
  • tape waste generated from the dicing tape during dicing may be wound up by the blade and adhere to the side surface of the die bonding film.
  • the present technology has been made in view of such a situation, and is capable of preventing generation of tape waste from a dicing tape during dicing.
  • the cross-sectional width of the semiconductor substrate is different from the cross-sectional width of the protective film.
  • the semiconductor device includes a semiconductor substrate on which a protective film for protecting a circuit surface is formed, and has a portion in which the cross-sectional width of the semiconductor substrate is different from the cross-sectional width of the protective film.
  • An electronic apparatus includes a semiconductor device including a semiconductor substrate on which a protective film for protecting a circuit surface is formed, and having a portion in which a cross-sectional width of the semiconductor substrate is different from a cross-sectional width of the protective film.
  • a portion where the cross-sectional width of the semiconductor substrate on which the protective film for protecting the circuit surface is formed and the cross-sectional width of the protective film are different is formed.
  • the semiconductor device and the electronic device may be independent devices, or may be modules incorporated in other devices.
  • wafer level CSP It is a figure explaining the outline process of a semiconductor chip called wafer level CSP. It is a figure explaining the general process of singulation. It is a figure explaining the dust defect resulting from adhesion of tape waste. It is a figure explaining the 1st dicing method to which this art is applied. It is a figure explaining the 1st dicing method to which this art is applied. It is a schematic sectional drawing of the semiconductor chip separated into pieces by the 1st dicing method. It is a figure which shows the modification of the 1st dicing method. It is a figure explaining the outline
  • FIG. 1 is a diagram for explaining a schematic process of a semiconductor chip (semiconductor device) called a wafer level CSP.
  • the glass laminated wafer 14 is in a wafer state, and a sealing resin 12 and a glass substrate are formed on a semiconductor substrate 11 in which a plurality of integrated circuits, rewirings, terminals (electrode pads) and the like are formed on a chip basis.
  • 13 is a laminated semiconductor wafer. A broken line of the semiconductor substrate 11 indicates a boundary between chips arranged in a matrix.
  • a semiconductor chip 21 called a wafer level CSP is manufactured by dividing a glass laminated wafer 14 in a wafer state into pieces of chips.
  • a dicing tape 32 is attached to the upper surface of a protective film 31 that protects a circuit surface such as a rewiring layer formed on the semiconductor substrate 11, and then dicing is performed.
  • a circuit surface such as a rewiring layer formed on the semiconductor substrate 11
  • dicing is performed.
  • the dicing line 33 is a line corresponding to the central part of the dicing street (scribe line).
  • both the protective film 31 and the dicing tape 32 are made of a resin material, as shown in FIG. 3, the tape scraps 35 of the dicing tape 32 generated when the dicing tape 32 is cut are side surfaces of the protective film 31. May adhere to. The tape scraps 35 adhering to the side surfaces of the protective film 31 drop off later and cause dust defects. Therefore, a dicing method in which the tape waste 35 is not generated is desired.
  • First dicing method> A first dicing method to which the present technology is applied will be described with reference to FIGS. 4 and 5.
  • a protective film 31 for protecting circuit surfaces such as rewiring and terminals is provided on the surface opposite to the seal resin 12 side of the semiconductor substrate 11 constituting the glass laminated wafer 14. , Using a spin coating method or the like.
  • a resin material such as a photosensitive resist is used.
  • the protective film 31 is irradiated with light through a mask 41 in which a region having a predetermined width around the dicing line 33 is shielded.
  • a slit SL having a predetermined width around the dicing line 33 is formed.
  • the planar shape of the slit SL has the same lattice shape as the boundary between chips indicated by broken lines in the semiconductor substrate 11 of FIG.
  • the width SL_W of the slit SL is set to be, for example, about 5 to 30 ⁇ m, which is narrower than the cutting width of the blade 34 described later.
  • the protective film 31 is opened until the semiconductor substrate 11 is exposed in the slit SL of C in FIG. 4, a part of the protective film 31 in contact with the semiconductor substrate 11 may be left.
  • the slit SL may be formed so as to have a predetermined depth T2 (T2 ⁇ T1) from the outermost surface with respect to the total film thickness T1 of the protective film 31.
  • a dicing tape 32 is attached to the upper surface of the protective film 31 on which the slit SL is formed, and the entire glass laminated wafer 14 is inverted.
  • the depth (blade height) of the blade 34 of the dicing apparatus is set to a position that reaches the slit SL and does not reach the dicing tape 32. Cutting is performed along the line 33.
  • the blade width BL formed by cutting with the blade 34 is, for example, about 35 to 60 ⁇ m.
  • the slit SL is formed along the dicing line with respect to the protective film 31 to which the dicing tape 32 is attached using the photolithography technique, and then the dicing apparatus uses the slit SL.
  • the semiconductor substrate 11 and the protective film 31 are cut by the blade 34 until reaching the position.
  • the blade 34 does not reach the dicing tape 32, but may be cut to a depth that reaches the slit SL. Therefore, the dicing tape 32 is not cut, and the tape of the dicing tape 32 is used. Waste 35 is not generated. Therefore, it is possible to prevent the tape waste 35 from being generated from the dicing tape 32 during dicing.
  • FIG. 6 shows a schematic cross-sectional view of the semiconductor chip 21 separated by the first dicing method.
  • the semiconductor chip 21 singulated by the first dicing method has a part divided by the slit SL and a part divided by the blade 34, so that the cross-sectional width of the protective film 31 is wide and narrow. There is. Since the cross-sectional width of the protective film 31 is the same as the cross-sectional width of the semiconductor substrate 11, the cross-sectional width of the protective film 31 has a portion wider than the cross-sectional width of the semiconductor substrate 11.
  • ⁇ Modification> 7A and 7B show a modification of the first dicing method described above.
  • the protective film 31 had a wide section and a narrow section.
  • the side surface of the slit SL of the protective film 31 is wet-etched, as shown in FIG. 7A.
  • a step of removing the step may be added so that the width SL_W of the slit SL is the same as the blade width BL.
  • the side surface of the slit SL of the protective film 31 is wet-etched so that the width SL_W of the slit SL of the protective film 31 is wider than the blade width BL. May be.
  • the width SL_W of the slit SL may be increased by using wet etching.
  • FIG. 8 is a diagram for explaining the outline of the second dicing method.
  • the portion where the slit SL is formed is only the layer of the protective film 31.
  • the slit SL is formed to a predetermined depth of the semiconductor substrate 11.
  • the dicing line 33 of the protective film 31 is formed by irradiating the protective film 31 with light using the mask 41, as in FIG. 4B of the first dicing method.
  • a slit SL is formed in a predetermined region at the center. At this time, the depth of the slit SL is the same as the thickness of the protective film 31.
  • the slit SL is further dug to a predetermined depth of the semiconductor substrate 11 by dry etching using the protective film 31 on which the slit SL is formed as a mask.
  • a dicing tape 32 is pasted on the upper surface of the protective film 31 in which the slits SL are formed, as in the first dicing method described with reference to FIGS.
  • the dicing apparatus sets a blade height at a position reaching the slit SL in front of the dicing tape 32, and cuts the semiconductor substrate 11 with the blade 34 (not shown).
  • the glass laminated wafer 14 in the wafer state is divided into individual semiconductor chips 21.
  • a protective film 31 is formed on the surface opposite to the seal resin 12 side of the semiconductor substrate 11 constituting the glass laminated wafer 14, and a resist 61 is formed on the upper surface of the protective film 31. Is applied. Then, the resist 61 is patterned so that a region having a predetermined width centered on the dicing line 33 is opened.
  • the dicing tape 32 is placed on the upper surface of the protective film 31 on which the slit SL is formed.
  • the dicing apparatus sets the blade height at a position reaching the slit SL in front of the dicing tape 32, and cuts the semiconductor substrate 11 with the blade 34 (not shown). .
  • the glass laminated wafer 14 in the wafer state is divided into individual semiconductor chips 21.
  • the slit SL is formed along the dicing line in the protective film 31 to which the dicing tape 32 is attached and the semiconductor substrate 11 using the photolithography technique and dry etching. Then, the dicing apparatus cuts the semiconductor substrate 11 with the blade 34 until it reaches the slit SL.
  • the surface of the semiconductor substrate 11 cut by the blade 34 is the surface opposite to the surface on which the slit SL is formed.
  • FIG. 11 shows a schematic cross-sectional view of the semiconductor chip 21 singulated by the second dicing method.
  • the semiconductor chip 21 singulated by the second dicing method has a part divided by the slit SL and a part divided by the blade 34, so that the cross-sectional width of the semiconductor substrate 11 is wide and narrow. There is. Since the wider cross-sectional width of the semiconductor substrate 11 is the same as the cross-sectional width of the protective film 31, the cross-sectional width of the semiconductor substrate 11 has a portion narrower than the cross-sectional width of the protective film 31.
  • the semiconductor chip 21 has a portion where the cross-sectional width of the semiconductor substrate 11 and the cross-sectional width of the protective film 31 are different. It becomes the structure which has.
  • FIG. 12 shows a schematic structure in the case where the semiconductor chip 21 singulated using the first or second dicing method described above is a solid-state imaging device.
  • the solid-state imaging device 81 as the semiconductor chip 21 converts light incident on the device in the direction of the arrow in the figure into an electrical signal and outputs it from the external terminal 93.
  • the solid-state imaging device 81 includes a photodiode PD for performing photoelectric conversion, and a semiconductor substrate 91 on which a plurality of pixel transistors and the like are formed in units of pixels for controlling a photoelectric conversion operation and an operation for reading out the photoelectrically converted electric signal.
  • a photodiode PD for performing photoelectric conversion
  • a semiconductor substrate 91 on which a plurality of pixel transistors and the like are formed in units of pixels for controlling a photoelectric conversion operation and an operation for reading out the photoelectrically converted electric signal.
  • the side of the incident surface where light enters the solid-state imaging device 81 in FIG. 12 will be referred to as the upper side
  • the other surface side of the device facing the incident surface will be referred to as the lower side.
  • a protective film 92 and an external terminal 93 are formed below the semiconductor substrate 91 to protect a rewiring (not shown).
  • the external terminal 93 is, for example, a solder ball.
  • an R (red), G (green), or B (blue) color filter 94 and an on-chip lens 95 are formed on the upper side of the semiconductor substrate 91.
  • an R (red), G (green), or B (blue) color filter 94 and an on-chip lens 95 are formed on the upper side of the semiconductor substrate 91.
  • an R (red), G (green), or B (blue) color filter 94 and an on-chip lens 95 are formed above the on-chip lens 95 .
  • a glass substrate 97 for protecting the structure of the solid-state imaging device 81, particularly the on-chip lens 95 and the color filter 94 is disposed via a seal resin 96.
  • the semiconductor substrate 91 corresponds to the semiconductor substrate 11 described above
  • the seal resin 96 corresponds to the seal resin 12
  • the glass substrate 97 corresponds to the glass substrate 13.
  • the protective film 92 corresponds to the protective film 31.
  • the present technology is not limited to application to a solid-state imaging device. That is, the present technology is applied to an image capturing unit (photoelectric conversion unit) such as an imaging device such as a digital still camera or a video camera, a portable terminal device having an imaging function, or a copying machine using a solid-state imaging device as an image reading unit.
  • the present invention can be applied to all electronic devices using a solid-state imaging device.
  • the solid-state imaging device may have a form formed as a single chip, or may have a modular form having an imaging function in which an imaging unit and a signal processing unit or an optical system are packaged together.
  • FIG. 13 is a block diagram illustrating a configuration example of an imaging apparatus as an electronic apparatus to which the present technology is applied.
  • An imaging apparatus 100 in FIG. 13 includes an optical unit 101 including a lens group, a solid-state imaging apparatus (imaging device) 102 in which the configuration of the solid-state imaging apparatus 81 (semiconductor chip 21) in FIG. 12 is employed, and a camera signal processing circuit.
  • a DSP (Digital Signal Processor) circuit 103 is provided.
  • the imaging apparatus 100 also includes a frame memory 104, a display unit 105, a recording unit 106, an operation unit 107, and a power supply unit 108.
  • the DSP circuit 103, the frame memory 104, the display unit 105, the recording unit 106, the operation unit 107, and the power supply unit 108 are connected to each other via a bus line 109.
  • the optical unit 101 takes in incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 102.
  • the solid-state imaging device 102 converts the amount of incident light imaged on the imaging surface by the optical unit 101 into an electrical signal for each pixel and outputs the electrical signal as a pixel signal.
  • the solid-state imaging device 102 the solid-state imaging device 81 of FIG. 12, that is, a solid-state imaging device manufactured by employing the first or second dicing method that prevents the generation of the tape scrap 35 can be used.
  • the display unit 105 includes a thin display such as an LCD (Liquid Crystal Display) or an organic EL (Electro Luminescence) display, and displays a moving image or a still image captured by the solid-state imaging device 102.
  • the recording unit 106 records a moving image or a still image captured by the solid-state imaging device 102 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 107 issues operation commands for various functions of the imaging apparatus 100 under the operation of the user.
  • the power supply unit 108 appropriately supplies various power sources serving as operation power sources for the DSP circuit 103, the frame memory 104, the display unit 105, the recording unit 106, and the operation unit 107 to these supply targets.
  • FIG. 14 is a diagram illustrating a usage example of an image sensor using the solid-state imaging device 81 described above.
  • the image sensor using the above-described solid-state imaging device 81 can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray as follows.
  • Devices for taking images for viewing such as digital cameras and mobile devices with camera functions
  • Devices used for traffic such as in-vehicle sensors that capture the back, surroundings, and interiors of vehicles, surveillance cameras that monitor traveling vehicles and roads, and ranging sensors that measure distances between vehicles, etc.
  • Equipment used for home appliances such as TVs, refrigerators, air conditioners, etc. to take pictures and operate the equipment according to the gestures ⁇ Endoscopes, equipment that performs blood vessel photography by receiving infrared light, etc.
  • Equipment used for medical and health care ⁇ Security equipment such as security surveillance cameras and personal authentication cameras ⁇ Skin measuring instrument for photographing skin and scalp photography Such as a microscope to do beauty Equipment used for sports-Equipment used for sports such as action cameras and wearable cameras for sports applications-Used for agriculture such as cameras for monitoring the condition of fields and crops apparatus
  • the present technology is not limited to application to a solid-state imaging device that detects the distribution of the amount of incident light of visible light and captures it as an image.
  • solid-state imaging devices such as fingerprint detection sensors that detect the distribution of other physical quantities, such as pressure and capacitance, and take images as images. is there.
  • present technology is applicable not only to solid-state imaging devices but also to all semiconductor devices having other semiconductor integrated circuits.
  • Embodiments of the present technology are not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present technology.
  • this technique can also take the following structures.
  • (1) A method of manufacturing a semiconductor device, wherein when a semiconductor substrate on which a protective film for protecting a circuit surface is formed is divided, the semiconductor substrate is divided so that a cross-sectional width of the semiconductor substrate is different from a cross-sectional width of the protective film.
  • (2) The method for manufacturing a semiconductor device according to (1), wherein a slit is formed along a dicing line on the protective film to which the dicing tape is attached, and then the semiconductor substrate is cut with a blade to a position reaching the slit. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本技術は、ダイシング時にダイシングテープからテープ屑が発生することを防止することができるようにする半導体装置およびその製造方法、並びに電子機器に関する。 回路面を保護する保護膜が形成されている半導体基板を分割する際、半導体基板の断面幅と保護膜の断面幅が異なる部分を有するようにダイシングが行われる。本技術は、例えば、ウエハレベルCSPの製造工程等に適用できる。

Description

半導体装置およびその製造方法、並びに電子機器
　本技術は、半導体装置およびその製造方法、並びに電子機器に関し、特に、ダイシング時にダイシングテープからテープ屑が発生することを防止することができるようにした半導体装置およびその製造方法、並びに電子機器に関する。
　ウエハレベルCSP（Chip Size Package）では、ウエハの状態で再配線や端子（電極パッド）が形成された後、チップサイズに個片化される。ウエハ状態からチップ状態への個片化には、高速回転しているブレードでウエハをチップサイズに切削加工するブレードダイシングが用いられる。
　ブレードダイシングでは、例えば、特許文献１に開示されるように、ダイシングテープ上にダイボンディングフィルムと半導体ウエハとを固定した状態で、ダイボンディングフィルムと半導体ウエハがブレードでチップサイズに分割される。
特開２０１４－２０３９２０号公報
　しかしながら、ダイシングテープとダイボンディングフィルムはどちらも樹脂材料であるため、ダイシング時にダイシングテープから発生するテープ屑がブレードによって巻き上げられ、ダイボンディングフィルムの側面に付着することがある。この付着したテープ屑は、後で脱落してダスト不良の原因となる。
　本技術は、このような状況に鑑みてなされたものであり、ダイシング時にダイシングテープからテープ屑が発生することを防止することができるようにするものである。
　本技術の第１の側面の半導体装置の製造方法は、回路面を保護する保護膜が形成されている半導体基板を分割する際、前記半導体基板の断面幅と前記保護膜の断面幅が異なる部分を有するように分割する。
　本技術の第２の側面の半導体装置は、回路面を保護する保護膜が形成されている半導体基板を備え、前記半導体基板の断面幅と前記保護膜の断面幅が異なる部分を有する。
　本技術の第３の側面の電子機器は、回路面を保護する保護膜が形成されている半導体基板を備え、前記半導体基板の断面幅と前記保護膜の断面幅が異なる部分を有する半導体装置を備える。
　本技術の第１乃至第３の側面においては、回路面を保護する保護膜が形成されている半導体基板の断面幅と前記保護膜の断面幅が異なる部分が形成される。
　半導体装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
　本技術の第１乃至第３の側面によれば、ダイシング時にダイシングテープからテープ屑が発生することを防止することができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
ウエハレベルCSPと呼ばれる半導体チップの概略の工程を説明する図である。 個片化の一般的な工程を説明する図である。 テープ屑の付着に起因するダスト不良を説明する図である。 本技術を適用した第１のダイシング方法を説明する図である。 本技術を適用した第１のダイシング方法を説明する図である。 第１のダイシング方法によって個片化された半導体チップの概略断面図である。 第１のダイシング方法の変形例を示す図である。 第２のダイシング方法の概要を説明する図である。 半導体基板の所定の深さまでスリットSLを形成する第１の方法を説明する図である。 半導体基板の所定の深さまでスリットSLを形成する第２の方法を説明する図である。 第２のダイシング方法によって個片化された半導体チップの概略断面図である。 個片化された半導体チップが固体撮像装置である場合の概略構造を示す図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 固体撮像装置を用いたイメージセンサの使用例を示す図である。
　以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．ウエハレベルCSPの概略工程と問題点
２．第１のダイシング方法
３．第２のダイシング方法
４．固体撮像装置の概略構成例
＜１．ウエハレベルCSPの概略工程と問題点＞
　図１は、ウエハレベルCSPと呼ばれる半導体チップ（半導体装置）の概略の工程を説明する図である。
　ガラス積層ウエハ１４は、図１に示されるように、ウエハ状態のまま、集積回路、再配線、端子（電極パッド）などがチップ単位で複数形成された半導体基板１１に、シール樹脂１２とガラス基板１３が積層された半導体ウエハである。半導体基板１１の破線は、行列状に配列されたチップどうしの境界を示している。
　ウエハレベルCSPと呼ばれる半導体チップ２１は、ウエハ状態のガラス積層ウエハ１４を、チップサイズに分割して個片化することで作製される。
　チップ分割工程では、例えば、図２に示されるように、半導体基板１１上に形成された再配線層などの回路面を保護する保護膜３１の上面に、ダイシングテープ３２を貼り付けた後、ダイシングライン３３に沿ってブレード３４で切削加工することで、ウエハ状態のガラス積層ウエハ１４が個々の半導体チップ２１へ分割される。ダイシングライン３３とは、ダイシングストリート（スクライブライン）の中央部に相当する線である。
　保護膜３１とダイシングテープ３２の材料には、どちらも樹脂材料が用いられるため、図３に示されるように、ダイシングテープ３２の切削時に発生するダイシングテープ３２のテープ屑３５が保護膜３１の側面に付着することがある。この保護膜３１の側面に付着したテープ屑３５は、後で脱落してダスト不良の原因となる。したがって、テープ屑３５の発生しないダイシング方法が望まれている。
　そこで、以下では、テープ屑３５が発生することを防止したダイシング方法について説明する。なお、以下の説明では、図１乃至図３で説明した部分と対応する部分については同一の符号を付すこととし、その部分の説明は適宜省略する。
＜２．第１のダイシング方法＞
　図４及び図５を参照して、本技術を適用した第１のダイシング方法を説明する。
　まず、図４のAに示されるように、ガラス積層ウエハ１４を構成する半導体基板１１のシール樹脂１２側とは反対側の面に、再配線や端子などの回路面を保護する保護膜３１が、スピンコート法などを用いて形成される。保護膜３１の材料には、例えば、感光性レジストなどの樹脂材料が用いられる。
　そして、図４のBに示されるように、ダイシングライン３３を中心とする所定幅の領域が遮光されたマスク４１を介して、保護膜３１に対して光が照射される。
　マスク４１を通過して光が照射された領域の保護膜３１は硬化され、光が照射されないマスク領域の保護膜３１は硬化されないため、図４のCに示されるように、保護膜３１に、ダイシングライン３３を中心とする所定幅のスリットSLが形成される。スリットSLの平面形状は、図１の半導体基板１１において破線で示したチップどうしの境界と同じ格子状となる。スリットSLの幅SL_Wは、後述するブレード３４の切削幅よりも狭い、例えば、５乃至３０μｍ程度に設定される。
　なお、図４のCのスリットSLは、半導体基板１１が露出するまで保護膜３１が開口されているが、半導体基板１１に接する保護膜３１の一部は残すようにしてもよい。言い換えれば、スリットSLの深さが、保護膜３１の全膜厚T1に対して、最表面から所定の深さT2（T2＜T1）となるように形成してもよい。
　次に、図５のAに示されるように、スリットSLが形成された保護膜３１の上面にダイシングテープ３２が貼り付けられ、ガラス積層ウエハ１４全体が反転される。
　そして、図５のBに示されるように、ダイシング装置のブレード３４の深さ（ブレードハイト）が、スリットSLに到達し、かつ、ダイシングテープ３２に到達しない位置に設定され、平面方向についてはダイシングライン３３に沿って切削加工される。
　ブレード３４がスリットSLに到達する位置で切削した結果、図５のCに示されるように、ウエハ状態のガラス積層ウエハ１４が、個々の半導体チップ２１に分割される。ブレード３４で切削されて形成されたブレード幅BLは、例えば、３５乃至６０μｍ程度となっている。
　以上のように、第１のダイシング方法では、フォトリソグラフィ技術を用いて、ダイシングテープ３２が貼り付けられる保護膜３１に対してダイシングラインに沿ってスリットSLを形成した後、ダイシング装置が、スリットSLに到達する位置まで半導体基板１１と保護膜３１をブレード３４で切削する。
　この第１のダイシング方法によれば、ブレード３４はダイシングテープ３２に到達せず、スリットSLに到達する深さで切削すればよいので、ダイシングテープ３２を切削することがなく、ダイシングテープ３２のテープ屑３５は発生しない。従って、ダイシング時にダイシングテープ３２からテープ屑３５が発生することを防止することができる。
　図６は、第１のダイシング方法によって個片化された半導体チップ２１の概略断面図を示している。
　第１のダイシング方法によって個片化された半導体チップ２１は、スリットSLによって分割された部分と、ブレード３４によって分割された部分とがあるので、保護膜３１の断面幅に広い部分と狭い部分とがある。保護膜３１の断面幅の狭い方が、半導体基板１１の断面幅と同じ幅となるので、保護膜３１の断面幅は、半導体基板１１の断面幅よりも広い部分を有する。
＜変形例＞
　図７のA及びBは、上述した第１のダイシング方法の変形例を示している。
　上述した第１のダイシング方法によれば、スリットSLによって分割された部分と、ブレード３４によって分割された部分とがあることで、保護膜３１の断面幅が広い部分と狭い部分とがあった。
　そこで、例えば、図５のBに示した、ブレード３４でダイシングライン３３に沿って切削する工程の後に、保護膜３１のスリットSLの側面をウェットエッチングすることで、図７のAに示されるように、スリットSLの幅SL_Wがブレード幅BLと同じになるように、段差を除去する工程を追加してもよい。
　また、段差を除去する工程では、図７のBに示されるように、保護膜３１のスリットSLの幅SL_Wがブレード幅BLよりも広くなるように、保護膜３１のスリットSLの側面をウェットエッチングしてもよい。
　このように、ブレード３４で切削する工程の後に、ウェットエッチングを用いて、スリットSLの幅SL_Wを拡げてもよい。
＜３．第２のダイシング方法＞
　次に、本技術を適用した第２のダイシング方法を説明する。
　図８は、第２のダイシング方法の概要を説明する図である。
　上述した第１のダイシング方法では、スリットSLが形成される部分が、保護膜３１の層だけであったが、第２のダイシング方法では、図８に示されるように、保護膜３１の層に加えて、半導体基板１１の所定の深さまで、スリットSLが形成される。
　このように、半導体基板１１の所定の深さまでスリットSLを形成する方法としては、２種類の方法が採用できる。
　初めに、図９を参照して、半導体基板１１の所定の深さまでスリットSLを形成する第１の方法について説明する。
　まず、図９のAに示されるように、第１のダイシング方法の図４のBと同様に、マスク４１を用いて保護膜３１に光を照射することにより、保護膜３１のダイシングライン３３を中心とする所定領域にスリットSLが形成される。この時点でのスリットSLの深さは、保護膜３１の膜厚と同じ深さとなっている。
　次に、図９のBに示されるように、スリットSLが形成された保護膜３１をマスクとして、ドライエッチングによって、半導体基板１１の所定の深さまで、スリットSLがさらに掘り込まれる。
　その後、図９のCに示されるように、図５のA乃至Cを参照して説明した第１のダイシング方法と同様に、スリットSLが形成された保護膜３１の上面にダイシングテープ３２を貼り付けてガラス積層ウエハ１４全体を反転させてから、ダイシング装置が、ダイシングテープ３２より手前のスリットSLに到達する位置にブレードハイトを設定し、ブレード３４（不図示）で半導体基板１１を切削する。これにより、図８に示したように、ウエハ状態のガラス積層ウエハ１４が、個々の半導体チップ２１に分割される。
　次に、図１０を参照して、半導体基板１１の所定の深さまでスリットSLを形成する第２の方法について説明する。
　まず、図１０のAに示されるように、ガラス積層ウエハ１４を構成する半導体基板１１のシール樹脂１２側とは反対側の面に保護膜３１を形成し、その保護膜３１の上面にレジスト６１が塗布される。そして、レジスト６１が、ダイシングライン３３を中心とする所定幅の領域が開口されるようにパターニングされる。
　次に、図１０のBに示されるように、パターニングされたレジスト６１をマスクとして、半導体基板１１の所定の深さまでドライエッチングすることによって、保護膜３１を貫通し、半導体基板１１の所定の深さまで掘り込まれたスリットSLが形成される。
　その後は、図１０のCに示されるように、図５のA乃至Cを参照して説明した第１のダイシング方法と同様に、スリットSLが形成された保護膜３１の上面にダイシングテープ３２を貼り付けてガラス積層ウエハ１４全体を反転させてから、ダイシング装置が、ダイシングテープ３２より手前のスリットSLに到達する位置にブレードハイトを設定し、ブレード３４（不図示）で半導体基板１１を切削する。これにより、図８に示したように、ウエハ状態のガラス積層ウエハ１４が、個々の半導体チップ２１に分割される。
　以上のように、第２のダイシング方法では、フォトリソグラフィ技術とドライエッチングを用いて、ダイシングテープ３２が貼り付けられる保護膜３１と半導体基板１１に対してダイシングラインに沿ってスリットSLを形成した後、ダイシング装置が、スリットSLに到達する位置まで半導体基板１１をブレード３４で切削する。ブレード３４で切削する半導体基板１１の面は、スリットSLを形成した面と反対側の面である。
　図１１は、第２のダイシング方法によって個片化された半導体チップ２１の概略断面図を示している。
　第２のダイシング方法によって個片化された半導体チップ２１は、スリットSLによって分割された部分と、ブレード３４によって分割された部分とがあるので、半導体基板１１の断面幅に広い部分と狭い部分とがある。半導体基板１１の断面幅の広い方が、保護膜３１の断面幅と同じ幅となるので、半導体基板１１の断面幅は、保護膜３１の断面幅よりも狭い部分を有する。
　従って、第１及び第２のダイシング方法のどちらを用いてガラス積層ウエハ１４を分割した場合であっても、半導体チップ２１は、半導体基板１１の断面幅と保護膜３１の断面幅が異なる部分を有する構造となる。
＜４．固体撮像装置の概略構成例＞
　図１２は、上述した第１または第２のダイシング方法を用いて個片化された半導体チップ２１が固体撮像装置である場合の概略の構造を示している。
　半導体チップ２１としての固体撮像装置８１は、図中の矢印の方向で装置に入射する光を電気信号へ変換し、外部端子９３から出力する。
　固体撮像装置８１は、光電変換するためのフォトダイオードPD、光電変換動作や光電変換された電気信号を読み出す動作を制御する、複数個の画素トランジスタなどが画素単位に形成された半導体基板９１を備える。なお、以下では、便宜上、図１２における、光が固体撮像装置８１へ入射する入射面の側を上側、入射面と対向する装置のもう一方の面の側を下側と呼ぶことにする。
　半導体基板９１の下側には、不図示の再配線などを保護する保護膜９２と外部端子９３が形成されている。外部端子９３は、例えば、はんだボールである。
　半導体基板９１の上側には、例えば、R（赤）、G（緑）、またはB(青)のカラーフィルタ９４とオンチップレンズ９５が形成されている。オンチップレンズ９５の上側には、固体撮像装置８１の構造物、特にオンチップレンズ９５やカラーフィルタ９４を保護するためのガラス基板９７が、シール樹脂９６を介して配置されている。
　以上のように構成される固体撮像装置８１において、半導体基板９１が、上述した半導体基板１１に対応し、シール樹脂９６がシール樹脂１２に対応し、ガラス基板９７がガラス基板１３に対応する。また、保護膜９２が保護膜３１に対応する。
＜電子機器への適用例＞
　本技術は、固体撮像装置への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
　図１３は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
　図１３の撮像装置１００は、レンズ群などからなる光学部１０１、図１２の固体撮像装置８１（半導体チップ２１）の構成が採用される固体撮像装置（撮像デバイス）１０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路１０３を備える。また、撮像装置１００は、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７、および電源部１０８も備える。DSP回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７および電源部１０８は、バスライン１０９を介して相互に接続されている。
　光学部１０１は、被写体からの入射光（像光）を取り込んで固体撮像装置１０２の撮像面上に結像する。固体撮像装置１０２は、光学部１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置１０２として、図１２の固体撮像装置８１、即ち、テープ屑３５の発生を防止した第１または第２のダイシング方法を採用して作製された固体撮像装置を用いることができる。
　表示部１０５は、例えば、LCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、固体撮像装置１０２で撮像された動画または静止画を表示する。記録部１０６は、固体撮像装置１０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部１０７は、ユーザによる操作の下に、撮像装置１００が持つ様々な機能について操作指令を発する。電源部１０８は、DSP回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６および操作部１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
＜イメージセンサの使用例＞
　図１４は、上述の固体撮像装置８１を用いたイメージセンサの使用例を示す図である。
　上述の固体撮像装置８１を用いたイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
　また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
　また、本技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
　本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　回路面を保護する保護膜が形成されている半導体基板を分割する際、前記半導体基板の断面幅と前記保護膜の断面幅が異なる部分を有するように分割する
　半導体装置の製造方法。
（２）
　ダイシングテープが貼り付けられる前記保護膜に対してダイシングラインに沿ってスリットを形成した後、前記スリットに到達する位置まで前記半導体基板をブレードで切削する
　前記（１）に記載の半導体装置の製造方法。
（３）
　ダイシングテープが貼り付けられる前記保護膜と前記半導体基板に対してダイシングラインに沿ってスリットを形成した後、前記スリットに到達する位置まで前記半導体基板をブレードで切削する
　前記（１）に記載の半導体装置の製造方法。
（４）
　前記ブレードで切削する半導体基板の面は、前記スリットを形成した面と反対側の面である
　前記（３）に記載の半導体装置の製造方法。
（５）
　前記スリットの幅は、ブレードで切削される幅よりも狭い
　前記（２）乃至（４）のいずれかに記載の半導体装置の製造方法。
（６）
　フォトリソグラフィ技術を用いて、前記スリットを形成する
　前記（２）乃至（５）のいずれかに記載の半導体装置の製造方法。
（７）
　ドライエッチングを用いて、前記スリットを形成する
　前記（２）乃至（６）のいずれかに記載の半導体装置の製造方法。
（８）
　ブレードで切削する工程の後に、ウェットエッチングを用いて前記スリットの幅を拡げる
　前記（２）乃至（７）のいずれかに記載の半導体装置の製造方法。
（９）
　ブレードで切削する工程の後に、前記ブレードの切削幅と同じになるように、前記スリットの幅を拡げる
　前記（８）に記載の半導体装置の製造方法。
（１０）
　ブレードで切削する工程の後に、前記ブレードの切削幅よりも広くなるように、前記スリットの幅を拡げる
　前記（８）に記載の半導体装置の製造方法。
（１１）
　前記半導体装置は固体撮像装置である
　前記（１）乃至（１０）のいずれかに記載の半導体装置の製造方法。
（１２）
　回路面を保護する保護膜が形成されている半導体基板を備え、
　前記半導体基板の断面幅と前記保護膜の断面幅が異なる部分を有する
　半導体装置。
（１３）
　回路面を保護する保護膜が形成されている半導体基板を備え、
　前記半導体基板の断面幅と前記保護膜の断面幅が異なる部分を有する
　半導体装置
　を備える電子機器。
　１１　半導体基板，　１２　シール樹脂，　１３　ガラス基板，　１４　ガラス積層ウエハ，　２１　半導体チップ，　３１　保護膜，　３２　ダイシングテープ，　３３　ダイシングライン，　３４　ブレード，　８１　固体撮像装置，　９１　半導体基板，　９２　保護膜，　９６　シール樹脂，　９７　ガラス基板，　１００　撮像装置，　１０２　固体撮像装置

Claims (13)

  1. 　回路面を保護する保護膜が形成されている半導体基板を分割する際、前記半導体基板の断面幅と前記保護膜の断面幅が異なる部分を有するように分割する
    　半導体装置の製造方法。
  2. 　ダイシングテープが貼り付けられる前記保護膜に対してダイシングラインに沿ってスリットを形成した後、前記スリットに到達する位置まで前記半導体基板をブレードで切削する
    　請求項１に記載の半導体装置の製造方法。
  3. 　ダイシングテープが貼り付けられる前記保護膜と前記半導体基板に対してダイシングラインに沿ってスリットを形成した後、前記スリットに到達する位置まで前記半導体基板をブレードで切削する
    　請求項１に記載の半導体装置の製造方法。
  4. 　前記ブレードで切削する半導体基板の面は、前記スリットを形成した面と反対側の面である
    　請求項３に記載の半導体装置の製造方法。
  5. 　前記スリットの幅は、ブレードで切削される幅よりも狭い
    　請求項２に記載の半導体装置の製造方法。
  6. 　フォトリソグラフィ技術を用いて、前記スリットを形成する
    　請求項２に記載の半導体装置の製造方法。
  7. 　ドライエッチングを用いて、前記スリットを形成する
    　請求項２に記載の半導体装置の製造方法。
  8. 　ブレードで切削する工程の後に、ウェットエッチングを用いて前記スリットの幅を拡げる
    　請求項２に記載の半導体装置の製造方法。
  9. 　ブレードで切削する工程の後に、前記ブレードの切削幅と同じになるように、前記スリットの幅を拡げる
    　請求項８に記載の半導体装置の製造方法。
  10. 　ブレードで切削する工程の後に、前記ブレードの切削幅よりも広くなるように、前記スリットの幅を拡げる
    　請求項８に記載の半導体装置の製造方法。
  11. 　前記半導体装置は固体撮像装置である
    　請求項１に記載の半導体装置の製造方法。
  12. 　回路面を保護する保護膜が形成されている半導体基板を備え、
    　前記半導体基板の断面幅と前記保護膜の断面幅が異なる部分を有する
    　半導体装置。
  13. 　回路面を保護する保護膜が形成されている半導体基板を備え、
    　前記半導体基板の断面幅と前記保護膜の断面幅が異なる部分を有する
    　半導体装置
    　を備える電子機器。
PCT/JP2017/022678 2016-07-04 2017-06-20 半導体装置およびその製造方法、並びに電子機器 Ceased WO2018008389A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/535,179 USRE50134E1 (en) 2016-07-04 2017-06-20 Semiconductor device and method of manufacturing the same, and electronic apparatus
US16/313,664 US10867856B2 (en) 2016-07-04 2017-06-20 Semiconductor device and method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-132250 2016-07-04
JP2016132250A JP2018006591A (ja) 2016-07-04 2016-07-04 半導体装置およびその製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
WO2018008389A1 true WO2018008389A1 (ja) 2018-01-11

Family

ID=60912645

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/022678 Ceased WO2018008389A1 (ja) 2016-07-04 2017-06-20 半導体装置およびその製造方法、並びに電子機器

Country Status (3)

Country Link
US (2) US10867856B2 (ja)
JP (1) JP2018006591A (ja)
WO (1) WO2018008389A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302772A (ja) * 1994-05-10 1995-11-14 Hitachi Ltd ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置
JPH10312980A (ja) * 1997-05-13 1998-11-24 Sony Corp 半導体装置の製造方法
JP2004119602A (ja) * 2002-09-25 2004-04-15 Rohm Co Ltd 半導体チップ、光半導体モジュール、および半導体チップの製造方法
JP2009141017A (ja) * 2007-12-04 2009-06-25 Hitachi Chem Co Ltd 半導体装置及びその製造方法
JP2012028654A (ja) * 2010-07-26 2012-02-09 Sharp Corp 半導体素子の製造方法、ｉｃチップ回路、固体撮像素子の製造方法、固体撮像素子および電子情報機器
JP2014203920A (ja) * 2013-04-03 2014-10-27 日立化成株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064881B2 (en) * 2010-11-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting flip-chip package using pre-applied fillet
US8643148B2 (en) * 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
US9196534B2 (en) * 2013-02-24 2015-11-24 Alpha And Omega Semiconductor Incorporated Method for preparing semiconductor devices applied in flip chip technology
JP5637329B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
US10014262B2 (en) * 2016-06-14 2018-07-03 Nxp Usa, Inc. Method of wafer dicing for backside metallization

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302772A (ja) * 1994-05-10 1995-11-14 Hitachi Ltd ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置
JPH10312980A (ja) * 1997-05-13 1998-11-24 Sony Corp 半導体装置の製造方法
JP2004119602A (ja) * 2002-09-25 2004-04-15 Rohm Co Ltd 半導体チップ、光半導体モジュール、および半導体チップの製造方法
JP2009141017A (ja) * 2007-12-04 2009-06-25 Hitachi Chem Co Ltd 半導体装置及びその製造方法
JP2012028654A (ja) * 2010-07-26 2012-02-09 Sharp Corp 半導体素子の製造方法、ｉｃチップ回路、固体撮像素子の製造方法、固体撮像素子および電子情報機器
JP2014203920A (ja) * 2013-04-03 2014-10-27 日立化成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US10867856B2 (en) 2020-12-15
US20190172750A1 (en) 2019-06-06
USRE50134E1 (en) 2024-09-17
JP2018006591A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
US12125860B2 (en) Image sensor, method of manufacturing the same, and electronic apparatus
CN115914865B (zh) 图像传感器和电子设备
US11619772B2 (en) Semiconductor chip and electronic apparatus
KR102534320B1 (ko) 고체 촬상 장치 및 제조 방법, 반도체 웨이퍼, 및 전자 기기
JP6743035B2 (ja) 撮像装置、製造方法
US10748947B2 (en) Imaging device, manufacturing method, and electronic apparatus
JP2016163011A (ja) 半導体装置および製造方法、並びに電子機器
WO2017061296A1 (ja) 固体撮像素子パッケージおよび製造方法、並びに電子機器
WO2018047665A1 (ja) 固体撮像装置およびその製造方法、並びに、電子機器
JP2017183635A (ja) 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
JPWO2016203967A1 (ja) 半導体装置、電子機器、並びに製造方法
US20170338273A1 (en) Semiconductor device and method for manufacturing semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
WO2018012314A1 (ja) 固体撮像素子および製造方法、並びに電子機器
US20210375997A1 (en) Solid-state imaging device and manufacturing method, and electronic apparatus
US10867856B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
JP6818684B2 (ja) 固体撮像素子、製造方法、および電子機器
WO2017169753A1 (ja) 回路基板、半導体装置、撮像装置、固体撮像素子、および固体撮像素子の製造方法、並びに電子機器
JP2016076616A (ja) 半導体装置、製造装置、製造方法
WO2016098594A1 (ja) 半導体装置、固体撮像素子、撮像装置、および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17823996

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17823996

Country of ref document: EP

Kind code of ref document: A1