WO2013125036A1 - 光起電力素子およびその製造方法、光起電力モジュール - Google Patents
光起電力素子およびその製造方法、光起電力モジュール Download PDFInfo
- Publication number
- WO2013125036A1 WO2013125036A1 PCT/JP2012/054616 JP2012054616W WO2013125036A1 WO 2013125036 A1 WO2013125036 A1 WO 2013125036A1 JP 2012054616 W JP2012054616 W JP 2012054616W WO 2013125036 A1 WO2013125036 A1 WO 2013125036A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor layer
- substrate
- solar cell
- film
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
- H10F77/206—Electrodes for devices having potential barriers
- H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
- H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F10/00—Individual photovoltaic cells, e.g. solar cells
- H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
- H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
- H10F10/146—Back-junction photovoltaic cells, e.g. having interdigitated base-emitter regions on the back side
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F10/00—Individual photovoltaic cells, e.g. solar cells
- H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
- H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
- H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
- H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
- H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
- H10F77/148—Shapes of potential barriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Definitions
- the present invention relates to a photovoltaic device, a manufacturing method thereof, and a photovoltaic module.
- the back electrode type solar cells disclosed in Patent Document 2 and Patent Document 3 eliminate the light receiving surface electrode by disposing both the positive electrode and the negative electrode on the back surface of the semiconductor substrate, and cause shadows caused by the light receiving surface electrode. It can be eliminated and the electrode can be thickened. For this reason, the solar cell excellent in power generation capability can be obtained.
- Patent Document 4 when a texture is formed on the light receiving surface side of the solar cell in order to improve the light capturing efficiency into the solar cell, and a passivation film is formed thereon, the aspect ratio of the unevenness As a result, the thickness of the passivation film is changed between the convex portion and the concave portion, and the uniformity of the film thickness is lowered, so that the photoelectric conversion efficiency is lowered.
- a conductive layer in which impurities are diffused at a high concentration is formed in the semiconductor substrate, so that the lateral conductivity
- the carrier concentration is high in the semiconductor layer outside the semiconductor substrate and in the current extraction electrode portion. That is, in the heterojunction solar cell, there is no high concentration impurity layer in the semiconductor substrate, and the low concentration impurity exists relatively uniformly in the semiconductor substrate as compared with the solar cell formed by diffusion bonding. For this reason, there is a problem that the lateral carrier conduction in the semiconductor substrate has a large resistance and it is difficult to improve the power generation efficiency.
- the semiconductor substrate is passivated with a film having excellent surface passivation capability, the recombination rate of photogenerated carriers in the semiconductor is low. For this reason, it is possible to increase the density of holes and electrons in the semiconductor, to increase the electromotive force generated by the large difference in carrier density, and to obtain high power generation efficiency.
- a pn junction and a back surface field (BSF) are formed on different surfaces, and both are formed by a diffusion layer. Is large and has a high impurity concentration. Further, the distance that the carrier moves in the high-resistance substrate is approximately the thickness of the substrate. For this reason, the resistance loss when a current flows from one electrode to the other electrode is small.
- a heterojunction solar cell since a high-concentration doped region cannot be formed in the semiconductor substrate as described above, the resistance between the semiconductor substrate and the semiconductor layer forming the junction is large. Further, in a heterojunction solar cell having electrodes on both sides, a semiconductor junction can be formed on both sides, whereas in a back electrode type solar cell, an electrode can be formed only on one of the main surfaces of the semiconductor substrate. Therefore, the semiconductor junction area is about half that of the double-sided heterojunction solar cell, and as a result, the resistance between the semiconductor layer and the semiconductor substrate and between the transparent conductive electrode and the semiconductor layer is increased.
- the carrier needs to conduct in the substrate in a direction parallel to the substrate from one electrode to the other electrode, the conductive resistance increases depending on the distance between the electrodes. As a result, there is a problem that the resistance loss when a current flows from one electrode to the other electrode is increased, and the photoelectric conversion efficiency is lowered in the back electrode type solar cell using a heterojunction.
- the recombination speed often varies greatly between the p-type layer and the semiconductor substrate interface, the n-type layer and the semiconductor substrate interface, and within the semiconductor substrate.
- the recombination speed depends on the site having the highest recombination speed.
- the solar cell performance will be determined.
- the recombination speed at the interface between the passivation film and the substrate can be made smaller than that in the semiconductor substrate. It is known that a higher open circuit voltage can be obtained with a substrate than a thick substrate of about 200 micrometers.
- the recombination current in the substrate is higher in the region where the n-layer is formed than in the region where the p-type layer is formed. Since it tends to be large, generally in the back junction solar cell structure, the photoelectric conversion efficiency can be increased when the area where the n-type layer is formed is smaller than the area where the p-type layer is formed (for example, Non-patent document 2). For this reason, if the substrate thickness is reduced in order to reduce recombination within the substrate in the n-type layer formation region, the substrate thickness of the p-type layer region having a larger projected area on the light receiving surface is reduced, and the current is reduced. There was a problem.
- the resistance between the n-type layer formation region and the substrate and between the n-type layer formation region and the collecting electrode is p-type layer formation.
- the resistance between the region and the substrate and between the p-type layer formation region and the collector electrode is larger and the n-type layer formation region tends to become a resistance bottleneck.
- heterojunction solar cells often have an insulating layer between the substrate and the doped layer, the resistance between the substrate and the doped layer tends to be large, and the resistance on the n-layer side having a small area is a problem. It was.
- the back surface p-type semiconductor film and the n-type semiconductor film overlap each other. Then, since it becomes impossible to take out an electric current efficiently, it is preferable that an overlapping part is small.
- the p-type semiconductor film and the n-type semiconductor film are present apart from each other, there is no electric field layer in the region between them, so that the carrier recombination speed increases and the solar cell output decreases. There was a problem.
- the present invention has been made in view of the above, and the conduction distance of carriers in the semiconductor substrate is short, the resistance due to carrier movement is reduced, and the recombination of carriers in the semiconductor substrate is reduced. It is an object to obtain a photovoltaic device having a heterojunction back electrode type structure excellent in photoelectric conversion efficiency, a manufacturing method thereof, and a photovoltaic module.
- a photovoltaic device includes a recess on the first main surface side of a crystalline semiconductor substrate having a first main surface and a second main surface.
- a convex portion is formed, and a dielectric film or an intrinsic semiconductor film, a first semiconductor layer made of an amorphous film having a first conductivity type, and a first electrode are stacked in this order on the surface of the concave portion,
- a dielectric film or intrinsic semiconductor film, a second semiconductor layer made of an amorphous film having the second conductivity type, and a second electrode are laminated in this order on the surface of the convex portion, and the surface of the concave portion is formed on the substrate. It is characterized by including the surface inclined with respect to the said 2nd main surface.
- a photovoltaic element having an electrode type structure can be obtained.
- FIG. 1-1 is a plan view schematically showing an example of the entire configuration of a heterojunction back-electrode solar cell that is a photovoltaic element according to the first embodiment of the present invention.
- FIG. 1-2 is a plan view schematically showing an example of the overall configuration of a heterojunction back-electrode solar cell that is a photovoltaic element according to the first embodiment of the present invention.
- FIG. 1-3 is an enlarged cross-sectional view of a main part taken along line AB in FIG. 1-1.
- FIG. 1-4 is an enlarged cross-sectional view of main parts showing a modification of the solar cell according to the first embodiment.
- FIG. 2 is an enlarged cross-sectional view of a main part of a conventional heterojunction back electrode type solar cell.
- FIG. 3-1 is a cross-sectional view of relevant parts schematically illustrating an example of a processing procedure of the method for manufacturing the solar cell according to the first embodiment of the present invention.
- FIG. 3-2 is a cross-sectional view of relevant parts schematically showing an example of a processing procedure of the method for manufacturing the solar cell according to the first embodiment of the present invention.
- FIGS. 3-3 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIGS. 3-4 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIGS. 3-7 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIGS. 3-8 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIGS. 3 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIGS. 3-8 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. 3-9 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIGS. 3-10 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIGS. 3-11 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIGS. 3-12 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIGS. 3-13 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIGS. 3-14 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIGS. 3-15 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 1 of this invention.
- FIGS. FIG. 4 is a main part sectional view schematically showing an example of the configuration of the solar cell according to the second embodiment of the present invention.
- FIGS. 5-1 is a main part sectional view schematically showing an example of a processing procedure of the method for manufacturing the solar cell according to the second embodiment of the present invention.
- FIG. 5-2 is a cross-sectional view of relevant parts schematically showing an example of a processing procedure of the method for manufacturing the solar cell according to the second embodiment of the present invention.
- FIGS. 5-3 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-4 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-5 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-6 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-7 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-8 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-5 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-6 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this
- FIGS. 5-9 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-10 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-11 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-12 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-10 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIGS. 5-11 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. 5-13 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 2 of this invention.
- FIGS. FIG. 6 is principal part sectional drawing which shows typically an example of a structure of the solar cell concerning Embodiment 3 of this invention.
- FIGS. 7-1 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIG. 7-2 is a cross-sectional view of relevant parts schematically showing an example of a processing procedure of the method for manufacturing the solar cell according to the third embodiment of the present invention.
- FIGS. 7-3 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-4 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-5 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-6 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-3 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-4 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. 7-7 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-8 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-9 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-10 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-11 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-12 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-13 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIGS. 7-14 is principal part sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell concerning Embodiment 3 of this invention.
- FIGS. FIG. 8 is principal part sectional drawing which shows typically the optical path in the solar cell concerning Embodiment 3 of this invention.
- FIG. 9 is a perspective view schematically showing a main part of another solar cell according to the third embodiment of the present invention.
- FIG. 10 is a principal part perspective view which shows typically an example of the production method of the surface texture in the other solar cell concerning Embodiment 3 of this invention.
- FIG. 11 is a principal part perspective view which shows typically an example of the production method of the surface texture in the other solar cell concerning Embodiment 3 of this invention.
- FIG. 12 is principal part sectional drawing which shows typically an example of a structure of the solar cell concerning Embodiment 4 of this invention.
- FIG. 13 is principal part sectional drawing which shows typically an example of a structure of the solar cell concerning Embodiment 4 of this invention.
- FIG. 14 is principal part sectional drawing which shows typically an example of a structure of the solar cell concerning Embodiment 4 of this invention.
- Embodiments of a photovoltaic device and a method for manufacturing the photovoltaic device according to the present invention will be described below in detail with reference to the drawings.
- a single crystal silicon solar cell will be described as an example.
- the present invention is not limited to the following description, and may be, for example, a light absorption layer without departing from the gist of the present invention. It can be changed as appropriate, such as using polycrystalline silicon.
- the cross-sectional views used in the following description are schematic, and the relationship between the thickness and width of the layers, the ratio of the thicknesses of the layers, and the like are different from the actual ones. The same applies between the drawings. Further, even a plan view may be hatched to make the drawing easy to see.
- FIG. FIGS. 1-1 to 1-3 are diagrams schematically showing an example of the entire configuration of a heterojunction back-electrode solar cell that is a photovoltaic element according to the first embodiment of the present invention.
- 1-1 is a plan view viewed from the side opposite to the light receiving surface (light incident surface) (hereinafter referred to as the back surface), and
- FIG. 1-2 is a plan view excluding the collecting electrode portion in FIG. It is.
- FIG. 1-3 is an enlarged cross-sectional view of a main part taken along line AB in FIG. 1-1.
- FIG. 2 shows an enlarged cross-sectional view of a main part of a conventional heterojunction back electrode type solar cell.
- the passivation of a single crystal silicon substrate with optimized amorphous silicon having a high surface passivation capability is in such a situation, and is particularly effective in the case of a back junction solar cell structure using a heterojunction.
- the recess in the semiconductor substrate the thickness of the semiconductor substrate as the light absorption layer is reduced, and the amount of light absorption is reduced.
- the inner surface of the recess so as to include an inclined surface with respect to the light receiving surface, it is possible to reduce the amount of decrease in the amount of light absorption and obtain a solar cell excellent in photoelectric conversion efficiency.
- the concave portion is composed of a bottom surface and a side surface
- only the side surface may be inclined with respect to the light receiving surface, and it is more preferable that both the bottom surface and the side surface are inclined.
- the surface obtained by averaging their heights is defined as the main surface of the light-receiving surface, and the inner surface of the recess includes an inclined surface with respect to the main surface. Good.
- the crystalline n-type silicon substrate 101 (hereinafter also referred to as the silicon substrate 101) as the semiconductor substrate.
- the texture structure is formed for the purpose of reducing light reflection on the surface.
- minority carriers generated on the surface side by the n-type diffusion layer 107, which is a region having a higher n-type impurity concentration than the n-type silicon substrate 101.
- a surface electric field layer called FSF (Front Surface Field) is formed to face the surface side.
- an intrinsic semiconductor layer or a dielectric layer 106 is formed on the upper surface of the n-type diffusion layer 107 on the light receiving surface side in order to prevent recombination of carriers on the silicon surface on the light receiving surface side, and this serves as a passivation film. It is functioning. Further, an antireflection film 103 is formed so as to be laminated on this film and prevent reflection of incident light to the light receiving surface of the silicon substrate 101.
- an amorphous silicon film p-type conduction is exhibited when impurities are not intentionally introduced, but this is also generally included in an intrinsic semiconductor. Therefore, in this specification, a semiconductor in which such an impurity is not intentionally introduced (impurity material is not added) is referred to as an intrinsic semiconductor.
- a recess 115 is provided in a comb-like shape, and an intrinsic semiconductor layer 105L is formed on the bottom and side surfaces of the recess 115.
- Intrinsic semiconductor layer 105 ⁇ / b> H is formed on a region of convex portion 116 that is a convex portion relative to concave portion 115 on the back surface of n-type silicon substrate 101.
- the intrinsic semiconductor layer 105L and the intrinsic semiconductor layer 105H may be collectively referred to as the intrinsic semiconductor layer 105 in some cases.
- the width of the recess 115 is about 10 to 100 ⁇ m, for example, and the width of the projection 116 is about 40 to 400 ⁇ m, for example.
- the electrode shape since the comb-teeth electrode pattern is used in order to use a common comb-teeth electrode pattern for the back junction solar cell, the shape of the concave and convex portions is engaged with the comb-teeth, but other shapes may be used.
- An n-type semiconductor layer 102 made of an amorphous silicon film containing an n-type impurity is locally formed on the intrinsic semiconductor layer 105L of the recess 115, and minority carriers (holes in this case) that have flowed to the back side of the substrate. Forms a field layer that prevents recombination at the interface.
- a p-type semiconductor layer 104 made of an amorphous silicon film containing a p-type impurity is formed on the intrinsic semiconductor layer 105H of the protrusion 116, and an electric field layer (semiconductor pn junction) for separating carriers generated by the internal photoelectric effect. Is formed.
- solar cell 100 configured in this way, when sunlight is irradiated from the light receiving surface side of solar cell 100 (n-type diffusion layer 107 side in n-type silicon substrate 101), holes are formed in n-type silicon substrate 101. And electrons are generated. Carriers generated by light absorption diffuse or drift, electrons accumulate in the n-type semiconductor layer 102 of the recess 115, and holes accumulate in the p-type semiconductor layer 104. As a result, electrons are excessive in the n-type semiconductor layer 102, holes are excessive in the p-type semiconductor layer 104, and photovoltaic power is generated.
- the current extraction electrode 110 and the current collecting electrode 111 formed in contact with the n-type semiconductor layer 102 become negative, and the current extraction electrode 120 on the back surface connected to the p-type semiconductor layer 104 forming the pn junction on the back surface and The current collecting electrode 121 becomes a positive electrode, and a current flows through an external circuit (not shown).
- FIGS. 3-1 to 3-15 are main part cross-sectional views schematically showing an example of the processing procedure of the method for manufacturing the solar cell 100 according to the first embodiment.
- a portion corresponding to the line segment AB in FIG. 1-1 that is, a part of a cross section perpendicular to the extending direction of the current collecting electrode is illustrated.
- an n-type silicon substrate 101 whose main surface is approximately (100) is prepared (FIG. 3-1).
- an n-type single crystal silicon substrate having a thickness of about 180 micrometers is prepared.
- a laser beam is scanned on the main surface of one surface (back surface) of the silicon substrate 101 by a laser scribing method to form a recess (groove) 115 (FIG. 3-2).
- the recess 115 is formed by adjusting the depth, width and pattern in advance so as to obtain a desired finished electrode shape.
- the processing width can be increased by shifting the laser irradiation position little by little. In this step, the region not irradiated with the laser beam becomes a relatively convex portion and becomes a convex portion 116.
- the laser scribe method is used as a method for forming the recess 115, but a method such as a mechanical scribe method, an electric discharge machining method, a blast method, or a local etching of a contact portion between a metal catalyst and silicon in hydrofluoric acid.
- the recess 115 may be formed by using a method of combining etching mask patterning and chemical etching by laser processing using a holographic optical element.
- the silicon substrate 101 is immersed in a temperature-controlled etching solution composed of a mixed solution of hydrofluoric acid and nitric acid to remove defects near the surface of the silicon substrate 101 and defects generated when the recesses are formed.
- a temperature-controlled etching solution composed of a mixed solution of hydrofluoric acid and nitric acid to remove defects near the surface of the silicon substrate 101 and defects generated when the recesses are formed.
- the depth can be about 20 to 50 ⁇ m and the width can be about 10 to 100 ⁇ m.
- the recess 115 is formed with a side wall perpendicular to the silicon substrate 101.
- laser processing is performed.
- the portion that has been subjected to the etching is preferentially etched over the other portions, and the concave portion 115 having an inclined and smooth surface is formed. That is, the recess 115 is configured with a side surface having an inclined surface with respect to the light receiving surface of the silicon substrate 101 and a bottom surface having an inclined surface inclined in the direction of the convex portion 116 from the substrate surface direction of the silicon substrate 101.
- the surface of the convex portion 116 is mainly composed of a substantially flat surface. Thereby, the effect that a high passivation ability is obtained as shown in Patent Document 4 is obtained.
- the flat surface referred to here is a surface having a large curvature as shown in Patent Document 4, and the flatter the surface, the higher the passivation ability, which is preferable from the viewpoint of the passivation ability. Its flatness has an optimal point.
- a mask film 108 made of a silicon oxide film having a sufficient thickness is formed on the back surface of the silicon substrate 101 by an atmospheric pressure CVD method (FIG. 3-3).
- the silicon substrate 101 is immersed in an alkaline solution having a concentration of about 1% by weight to which isopropyl alcohol is added and heated to 70 to 90 ° C., and anisotropic etching using the alkaline solution is used to form the silicon substrate 101.
- a texture structure formed from approximately the ⁇ 111 ⁇ plane is formed on the surface of the light incident surface to roughen the surface and to remove defects near the surface and defects formed when the recess 115 is formed (FIG. 3-4).
- the silicon substrate 101 is heated in a phosphorus oxychloride (POCl 3 ) atmosphere to diffuse phosphorus to the surface of the silicon substrate 101 to form an n-type diffusion layer 107 (FIG. 3-5).
- a phosphorus oxychloride (POCl 3 ) atmosphere to diffuse phosphorus to the surface of the silicon substrate 101 to form an n-type diffusion layer 107 (FIG. 3-5).
- an electric field layer is formed on the surface of the silicon substrate 101 on the light receiving surface side.
- the sheet resistance of the n-type diffusion layer 107 is about 80 ⁇ / ⁇ or less and is too low, when the density of holes and electrons in the semiconductor increases, the conduction carrier of the n-type diffusion layer 107 is photoexcited carrier. As a result, the photoelectric conversion efficiency of the solar cell is lowered.
- the sheet resistance of the n-type diffusion layer 107 is preferably 80 ⁇ / ⁇ or more and 500 ⁇ / ⁇ or less.
- the silicon substrate 101 is immersed in an aqueous hydrofluoric acid solution until the surface becomes hydrophobic, and the phosphorus glass film formed on the surface of the silicon substrate 101 is removed and the mask film 108 formed on the back surface is removed.
- the silicon substrate 101 is subjected to cleaning generally called RCA cleaning as shown in, for example, “W. Kern and D. Puotinen, RCA Review, 31, pp187, 1970”, and then the silicon substrate 101 is subjected to oxygen ( Heating in an O 2 ) gas atmosphere diffuses oxygen to the surface of the silicon substrate 101 to form a silicon oxide film having a thickness of about 30 nm to form a dielectric layer 106 (FIGS. 3-6).
- an antireflection film 103 made of an amorphous silicon nitride film having a thickness of about 60 nm is formed on the light incident surface (front surface) side of the silicon substrate 101 by a plasma CVD method (FIG. 3-7).
- the dielectric layer 106 on the back surface of the silicon substrate 101 is removed by immersing the silicon substrate 101 in an aqueous hydrofluoric acid solution (FIGS. 3-8). Then, the silicon substrate 101 is introduced into the vacuum chamber, hydrogen gas (H 2 ) is introduced under temperature control, and plasma discharge is performed to clean the surface of the silicon substrate 101.
- H 2 hydrogen gas
- silane (SiH 4 ) gas and hydrogen gas (H 2 ) are introduced into the vacuum chamber, and plasma discharge is performed to decompose silane, so that an intrinsic amorphous silicon film is formed on the entire back surface of the silicon substrate 101.
- An intrinsic semiconductor layer 105 made of is deposited with a thickness of about 2 nm to 10 nm (FIG. 3-9).
- silane gas, phosphine (PH 3 ), and hydrogen gas are introduced into the vacuum chamber, and plasma discharge is performed to decompose silane and phosphine, and an n-type semiconductor made of an n-type amorphous silicon film on the entire back surface of the silicon substrate 101.
- the layer 102 is deposited with a thickness of about 5 nm to 50 nm.
- aquamica manufactured by Clariant, registered trademark
- This silicon oxide film 109 functions as a lift-off layer in later etching.
- a temperature-controlled etching solution made of a hydrofluoric acid aqueous solution is referred to International Publication No. 2010/140224, and the convex portion 116 which is the surface of the silicon substrate 101 other than the concave portion 115 on the back surface is contacted.
- the outermost surface is removed (FIG. 3-11).
- the removal of the silicon oxide film 109, the n-type semiconductor layer 102, and the intrinsic semiconductor layer 105 on the outermost surface of the protrusion 116 is performed on the upper surface of the etching storage layer 201 that stores the etching solution 210.
- An etching apparatus 200 in which a plurality of sponge rollers 202 as a chemical solution holding body are arranged is used. It is desirable that the sponge roller 202 has a diameter larger than the width of the recess 115.
- the sponge roller 202 is rotated in a state where at least a part of the sponge roller 202 is immersed in the etching solution 210, so that the silicon substrate 101 is kept in contact with the silicon substrate 101 and the sponge roller 202. Move.
- the etching solution 210 comes into contact with the surface of the silicon substrate 101 in contact with the sponge roller 202.
- the silicon layer on the outermost surface of the convex portion 116 of the silicon substrate 101 is removed, and the silicon oxide film 109, the n-type semiconductor layer 102, and the intrinsic semiconductor layer 105 remain only in the concave portion 115 on the back surface of the silicon substrate 101. (Fig. 3-12).
- the intrinsic semiconductor layer 105 left on the bottom and side surfaces of the recess 115 becomes the intrinsic semiconductor layer 105L.
- the chemical liquid held on the sponge can be kept in contact with the silicon substrate 101 by surface tension.
- the convex part 116 is etched, but also the depth of the region etched in the side wall part in the concave part 115 can be changed.
- the contact area between the silicon substrate 101 and the chemical solution holding structure and the softness of the chemical solution holding structure can also be changed by using a sponge with minute unevenness or a liquid holding structure other than the sponge.
- the uniformity of etching can be improved and the depth of the removed region of the sidewall portion of the recess 115 can be changed.
- the silicon substrate 101 is introduced into a vacuum chamber, hydrogen gas (H 2 ) is introduced under temperature control, and plasma discharge is performed to clean the back surface of the silicon substrate 101.
- hydrogen gas H 2
- silane (SiH 4 ) gas and hydrogen gas (H 2 ) are introduced into the vacuum chamber, and plasma discharge is performed to decompose silane, so that an intrinsic amorphous silicon film is formed on the entire back surface of the silicon substrate 101.
- An intrinsic semiconductor layer 105 made of is deposited with a thickness of about 2 nm to 10 nm.
- the intrinsic semiconductor layer 105 formed on the convex portion 116 becomes the intrinsic semiconductor layer 105H.
- silane gas, diborane (B 2 H 6 ) gas and hydrogen gas are introduced into the vacuum chamber, and plasma discharge is performed to decompose silane and diborane, and p-type is formed on the entire back surface of the silicon substrate 101.
- a p-type semiconductor layer 104 made of an amorphous silicon film is deposited to a thickness of about 5 nm to 50 nm (FIG. 3-13).
- the conditions may be adjusted so that the p-type semiconductor layer 104 is not formed in the recess 115.
- the ratio of the depth to the width of the recess 115 is increased, or the substrate temperature is lowered, the flow rate of the source gas, the pressure, and the input power are adjusted, and the mean free path of the active species in the film forming material is shortened.
- the p-type semiconductor layer 104 can be formed only on the convex portion 116 by performing film formation under conditions with low step coverage.
- the silicon substrate 101 is immersed in a temperature-controlled etching solution made of a hydrofluoric acid aqueous solution, and the silicon oxide film 109 formed from aquamica remaining in the recess 115 on the back surface of the silicon substrate 101 is removed by etching.
- the intrinsic semiconductor layer 105 and the p-type semiconductor layer 104 formed on the upper surface are removed (FIG. 3-14).
- the silicon substrate 101 is heated at a temperature of about 100 to 300 ° C. Defects at the interface with the silicon substrate 101 are reduced. Therefore, the inert gas may be nitrogen gas instead of argon gas.
- an indium oxide film is deposited on the back surface of the silicon substrate 101 by sputtering using indium oxide as a target (FIG. 3-15).
- a metal mask is disposed on the silicon substrate 101 and deposited so that the pattern of the transparent conductive electrode made of the deposited indium oxide film becomes the shape of the current extraction electrode 110 and the current extraction electrode 120.
- the comb-shaped current extraction electrode shown in 1-1 can be formed.
- the indium oxide layer which is a transparent conductive electrode may not be provided, and an aluminum film may be deposited on the back surface of the silicon substrate 101 by a vacuum heating deposition method.
- the comb teeth shown in FIG. 1-1 are formed by arranging and depositing a metal mask on the silicon substrate 101 so that the deposited aluminum pattern has the shape of the current extraction electrode 110 and the current extraction electrode 120.
- a current extraction electrode (aluminum electrode) having a shape can be formed.
- the structure shown in FIG. 1-3 is obtained by printing the current collecting electrode on the pattern of the current collecting electrode 111 and the current collecting electrode 121 by using a screen printing method and then drying at about 200 ° C.
- the heterojunction back electrode type solar cell can be obtained.
- a collector electrode material for example, a conductive paste such as Dotite (registered trademark) manufactured by Fujikura Kasei Co., Ltd. or a paste containing silver particles may be used.
- a conductive paste such as Dotite (registered trademark) manufactured by Fujikura Kasei Co., Ltd. or a paste containing silver particles may be used.
- the light scattering property on the surface of the metal electrode can be improved, and the light confinement efficiency can be improved.
- nano particles having a particle size of about 100 nm to 400 nm.
- the adhesion between the electrode and silicon may be improved by further heating the substrate.
- the solar cell using the silicon substrate 101 has been described as an example.
- the above structure can be applied to solar cells and photovoltaic devices other than silicon.
- the case where a single crystal n-type silicon substrate is used has been described, but the present invention can also be applied to a polycrystalline substrate or the like.
- the silicon substrate 101 and the etching solution 210 are brought into contact with each other through the sponge roller 202 by the etching apparatus 200 so that the etching solution 210 cannot enter the recess 115, so that the etching solution 210 and the silicon substrate 101 are not in contact with each other. Only the convex portion was processed while preventing contact with the concave portion 115.
- a method using a solvent having high viscosity such as water a method using a solvent having low wettability with respect to the silicon substrate 101, and a silicon substrate by introducing bubbles into a semiconductor substrate floating on the liquid surface
- a method of holding in the concave portion 115 of 101 or a method of etching by masking with a resist by a photolithography method may be used.
- the contact between the etching solution 210 and the inside of the recess 115 of the silicon substrate 101 can be prevented, and only the protrusion can be etched.
- the above etching method not only etching with a chemical solution but also a vapor phase method that does not damage the silicon substrate 101 may be used.
- the formation of the recess 115 such as a groove in the initial silicon substrate 101 is preferably performed by a method in which processing damage is shallow in order to reduce the depth and time for removing damage by chemical etching.
- the damage depth can be suppressed by processing using a laser beam having a wavelength in a region where the light absorption coefficient of the silicon substrate 101 is large.
- the etching amount and time can be reduced.
- the wavelength of the laser beam used for such processing when the processing target is silicon, it is preferable to use a laser beam having a relatively short wavelength such as 355 nm.
- Example 1 A solar cell manufactured by the method described above was taken as Example 1.
- Example 1 the concave 115 shown in FIG. 3B is not formed, and instead of selectively etching only the convex 116 shown in FIG.
- a resist is formed in a comb-like shape by photolithography, and then the entire semiconductor substrate is immersed in a hydrofluoric acid solution, so that the intrinsic semiconductor layer and the n-type semiconductor layer in the region corresponding to the convex portion 116 are formed.
- a solar cell produced in the same manner as in Example 1 except that it was removed was designated as Comparative Example 1 (see FIG. 2).
- the width of the n-type semiconductor layer 102 was made equal to the height of the side wall of the recess 115 and the width of the bottom surface in Example 1 in order to make the contact area with the collecting electrode equivalent to that in Example 1. Same as the case.
- Table 1 shows the output characteristics of the solar cell of Example 1 compared with Comparative Example 1.
- the cell is actually operated, and the photoelectric conversion efficiency (%), the fill factor (%), the short-circuit current density (mA / cm 2 ), and the open circuit voltage (V) are output as the solar cell output characteristics.
- the ratio of each value of Example 1 to Comparative Example 1 was calculated.
- a back junction solar cell when light is incident on a region where an n-type semiconductor layer having the same conductivity type as that of an n-type semiconductor substrate is formed, minority carriers photogenerated in the region where the n-type semiconductor layer is formed are Since it is necessary to diffuse the p-type semiconductor layer to a certain region, some minority carriers are deactivated during that time, and the short-circuit current is reduced. From this, when the area of the n-type semiconductor layer is increased in order to reduce resistance loss without increasing the surface area of the electrode formation surface (without forming irregularities), the area of the p-type semiconductor layer is reduced, and the short-circuit current is reduced. Decrease.
- Example 1 in the heterojunction back junction solar cell, the projected area of the n-type semiconductor layer 102 having the same conductivity type as that of the semiconductor substrate with respect to the light-receiving surface is smaller than that in Comparative Example 1, and thus the n-type semiconductor layer The amount of carriers that generate light in the vicinity of 102 is smaller in the case of Example 1 than in the case of Comparative Example 1.
- the amount of carriers diffusing from the n-type semiconductor layer 102 to the p-type semiconductor layer 104 can be reduced, the amount of carriers recombined during diffusion can be reduced, and the short-circuit current density is improved. It is thought that it was possible.
- the width of the n-type semiconductor layer 102 was widened in order to make the contact area with the current collecting electrode equal, but unlike this, in order to prevent a current drop due to the recombination, n-type semiconductor layer 102 was formed without forming irregularities. If the area of the region of the type semiconductor layer is reduced, the contact area between the region of the n-type semiconductor layer and the electrode is reduced, and the output of the solar cell is reduced due to an increase in contact resistance. Therefore, when forming a concavo-convex portion on a semiconductor substrate, the contact area between the n-type semiconductor layer and the electrode is increased in the depth direction of the concave portion without increasing the projected area of the n-type semiconductor layer region with respect to incident light. Since it can increase, the loss by contact resistance can be reduced and the solar cell excellent in photoelectric conversion efficiency can be obtained.
- Example 1 the n-type semiconductor layer 102 is in contact with the n-type silicon substrate 101 through the side surface and bottom surface portion of the recess 115, so that the contact area is larger than that in Comparative Example 1 having no recess. can do.
- the p-type semiconductor layer 104 has a large area so that the contact resistance is smaller than the contact resistance of the n-type semiconductor layer 102, whereas the n-type semiconductor layer 102 is in contact with the n-type silicon substrate 101. Since the area is small and the contact resistance is large, the power loss due to the resistance is large. Therefore, it can be considered that in Example 1, the contact area of the n-type semiconductor layer 102 with the n-type silicon substrate 101 was larger than that of Comparative Example 1, and the power loss was reduced, so that a high fill factor was obtained.
- the effective recombination rate at the interface between the semiconductor substrate and the semiconductor film in the recess is smaller than the effective bulk recombination rate in the bulk of the recess in the semiconductor substrate. Therefore, in the concave portion in which the n-type semiconductor layer is formed, recombination as a whole of the bulk and interface is reduced, and the photoelectric conversion efficiency is improved.
- the thickness of the silicon substrate as the light absorption layer is reduced, and the amount of light absorbed in the substrate corresponding to the recess is reduced.
- the bottom surface or side surface of the concave portion so as to form an inclined surface with respect to the light receiving surface, the light incident on the concave portion is guided toward the convex region, and optical reduction of the amount of light absorption can be prevented optically.
- a solar cell excellent in photoelectric conversion efficiency can be obtained.
- it is preferable that a silver electrode having a high reflectance is also formed on the slope.
- the metal electrode forms silicon and silicide, the reflectivity decreases, and the recombination speed at the metal-silicon interface increases, but in a heterojunction solar cell in which the electrode does not directly contact the semiconductor, This reflection effect is remarkable, and there is an advantage that there is no influence of recombination at the interface between the metal and silicon.
- the recess 115 is formed such that the bottom surface or the side surface of the recess 115 forms an inclined surface with respect to the light receiving surface, so that the light reaching the recess 115 is reflected to the region where the p-type semiconductor layer 104 is formed.
- carriers can be generated in the substrate region adjacent to the p-type semiconductor layer with higher carrier collection efficiency, thus preventing recombination of carriers after light absorption. And a solar cell excellent in photoelectric conversion efficiency can be obtained.
- the thickness of the substrate of the recessed region 115 where the n-type semiconductor layer 102 is formed is thin, the amount of light that is incident from the light receiving surface to the location corresponding to the recessed region 115 is reduced inside the substrate. To do.
- the n-type layer formation region has a smaller projected area with respect to the light receiving surface than the p-type layer formation region, its influence is originally small. Further, by using the optical confinement structure of the present application or the like, the decrease in light absorption is reduced. be able to.
- the thickness of the substrate of the convex region 116 where the p-type semiconductor layer 104 is formed is equal to that of the comparative example, the light incident from the light receiving surface to the convex region 116 corresponding to the p-type semiconductor layer forming region.
- the amount absorbed in the substrate is equivalent to the comparative example. For this reason, the influence of a light absorption amount fall is small, and photoelectric conversion efficiency improves as a whole by contribution other than that.
- both the n-type semiconductor layer formation region and the p-type semiconductor layer formation region are formed as recesses as disclosed in JP-A-3-165578 and JP-A-2004-47824.
- the thickness of the semiconductor substrate in the p-type semiconductor layer forming region responsible for power generation is reduced as compared with the structure in which the p-type semiconductor layer forming region is a convex portion, the light absorption amount is reduced and the short-circuit current is reduced. .
- the junction area is increased as compared with the case where the p-type semiconductor layer forming region is a convex portion, so that the saturation dark current density increases and the open circuit voltage decreases.
- the film thickness distribution is generated in the p-type semiconductor layer forming the pn junction with respect to the n substrate, The problem is that the fill factor and open circuit voltage are reduced.
- the semiconductor substrate is formed of only an intrinsic semiconductor layer or a dielectric layer in which a p-type semiconductor film and an n-type semiconductor film are not stacked.
- the passivated region on the side wall of the recess, the amount of carriers generated in the region where there is no p-type semiconductor film and n-type semiconductor film and no electric field layer is reduced, and recombination is suppressed to effectively extract current. Therefore, it is possible to produce a solar cell with excellent power generation output.
- Japanese Patent No. 3301663 does not consider reflection and recombination of electrode portions.
- Example 1 the surface of the n-type semiconductor layer 102 is reduced without reducing the contact area of the p-type semiconductor layer 104 with the n-type silicon substrate 101 by increasing the surface area by forming irregularities on the electrode formation surface.
- the contact area with the silicon substrate 101 can be increased. For this reason, it is possible to manufacture a heterojunction back-electrode solar cell with reduced resistance loss and excellent adhesion between the power generation output and the electrode without reducing the short-circuit current.
- the concave portion 115 has a smooth and smooth surface, so that the thickness distribution of the intrinsic semiconductor layer 105 that functions as a passivation film hardly occurs, and the area where the pn junction is formed is reduced. In addition, a highly effective passivation effect with a reduced saturation dark current density can be obtained.
- Example 1 the distance until the photogenerated carriers reach the semiconductor layer and the electrode is formed by forming the recess and the protrusion in the semiconductor substrate, and forming the semiconductor layer and the electrode in the recess.
- the resistance loss due to the carrier moving in the semiconductor substrate can be reduced by the amount of the recess in the recess, and a solar cell excellent in power generation output can be produced.
- Example 1 the alignment accuracy can be improved by forming the p-type semiconductor layer 104 in a self-aligned manner by a simple process. Thereby, the area of the region where only the intrinsic semiconductor layer with low power generation capability is formed on the semiconductor substrate (or the region where the n-type semiconductor layer 102 and the p-type semiconductor layer 104 overlap) and the current extraction electrode are formed. The areas of the p-type semiconductor layer 104 and the n-type semiconductor layer 102 that are not formed can be reduced. As a result, the area of the back surface contributing to power generation can be increased, and the power generation output can be improved. Therefore, in Example 1, a solar cell having a solar cell output characteristic with an increased fill factor and short-circuit current is manufactured as compared with the case where a heterojunction back electrode type solar cell is formed without providing the recess 115 on the surface. can do.
- Example 1 after the texture of the light receiving surface in FIG. 3-4 is formed, the mask film 108 on the back surface is removed with hydrofluoric acid, and the n-type diffusion layer 107 is formed on the back surface side together with the light receiving surface.
- the n-type diffusion layer 107 can be formed in the concave portion 115 by etching only the convex portion on the back surface in the same manner as ⁇ 11. Thereafter, the mask film 108 on the back surface is formed again, and the processes after FIG. 3-6 are processed in the same manner as in the first embodiment, so that the n-type diffusion layer 107 exists in the recess 115 portion.
- Conductivity other than in the direction (lateral direction) can be improved. A solar cell having such a structure is shown in FIGS. FIG.
- the n-type diffusion layer 107 in the concave portion 115 has the same impurity concentration as the n-type diffusion layer 107 on the light-receiving surface side, but the impurity concentration in the n-type diffusion layer 107 in the concave portion 115 portion is n-type diffusion on the light-receiving surface side. It may be different from the layer 107.
- the alignment accuracy of semiconductor layers of different conductivity types can be improved by forming the semiconductor layer (p-type semiconductor layer 104) for forming the electric field layer in a self-aligned manner.
- the area of the region where only the intrinsic semiconductor layer with low power generation capability is formed on the semiconductor substrate (or the region where the n-type semiconductor layer and the p-type semiconductor layer overlap) and the p-type semiconductor where the current extraction electrode is not formed The area of the layer and the n-type semiconductor layer can be reduced. As a result, the area of the back surface contributing to power generation can be increased, and the power generation output can be improved.
- the side surface portion of the recess 115 is an inclined surface having a predetermined inclination with respect to the substrate surface of the silicon substrate 101, and the recess 115 has a gentle and smooth curved surface.
- a film thickness distribution of the intrinsic semiconductor layer 105 that performs the function is less likely to occur, and a highly effective passivation effect can be obtained.
- the conduction distance of carriers in the semiconductor substrate is short, the resistance due to carrier movement is reduced, and the contact resistance is increased by increasing the contact area between the transparent electrode, the collector electrode, and the passivation film.
- a solar cell having a heterojunction back electrode type structure with excellent photoelectric conversion efficiency with reduced carrier recombination in the semiconductor substrate is provided.
- FIG. FIG. 4 is a main part sectional view schematically showing an example of the configuration of the solar cell according to the second embodiment.
- FIG. 4 also shows a part of a cross section in the direction perpendicular to the extending direction of the comb-shaped collector electrode in the plane of the substrate, as in FIG. 1-3.
- Embodiment 2 a case where a semiconductor film having a conductivity type opposite to that of the semiconductor substrate is formed in the recess will be described.
- an uneven texture structure is formed on the light receiving surface side of an n-type silicon substrate 101 as a semiconductor substrate for the purpose of reducing light reflection on the surface.
- minority carriers in this case, holes
- FSF Front Surface Field
- an intrinsic semiconductor layer or a dielectric layer 106 is formed on the upper surface of the n-type diffusion layer 107 on the light receiving surface side in order to prevent recombination of carriers on the silicon surface on the light receiving surface side, and this serves as a passivation film. It is functioning. Further, an antireflection film 103 is formed so as to be laminated on this film and prevent reflection of incident light to the light receiving surface of the silicon substrate 101.
- a recess 115 is provided in a comb-like shape, and an intrinsic semiconductor layer 105L is formed on the bottom and side surfaces of the recess 115. Then, an intrinsic semiconductor layer 105H is formed on the region of the convex portion 116 that is a convex portion relative to the concave portion 115 on the back surface of the silicon substrate 101.
- the width of the recess 115 is about 400 ⁇ m, for example, and the width of the projection 116 is about 100 ⁇ m, for example.
- a p-type semiconductor layer 104 made of an amorphous silicon film containing a p-type impurity is locally formed on the intrinsic semiconductor layer 105L of the recess 115, and an electric field layer (pn junction) for separating carriers generated by the internal photoelectric effect. ).
- An n-type semiconductor layer 102 made of an amorphous silicon film containing an n-type impurity is locally formed on the intrinsic semiconductor layer 105H of the protrusion 116, and an electric field for suppressing holes from reaching the surface of the semiconductor substrate. A layer is formed.
- solar cell 300 configured in this way, when sunlight is irradiated from the light receiving surface side of solar cell 300 (n-type diffusion layer 107 side in silicon substrate 101), holes and electrons are generated in silicon substrate 101. Generate. Carriers generated by light absorption diffuse or drift, electrons and holes are separated by an electric field near the semiconductor pn junction surface, and the generated electrons move toward the n-type semiconductor layer 102 of the convex portion 116. , Holes move toward the p-type semiconductor layer 104 in the recess 115. As a result, electrons are excessive in the n-type semiconductor layer 102, holes are excessive in the p-type semiconductor layer 104, and photovoltaic power is generated.
- the current extraction electrode 110 and the current collecting electrode 111 formed in contact with the n-type semiconductor layer 102 become negative, and the current extraction electrode 120 on the back surface connected to the p-type semiconductor layer 104 forming the pn junction on the back surface and The current collecting electrode 121 becomes a positive electrode, and a current flows through an external circuit (not shown).
- FIGS. 5-1 to 5-13 are main-portion cross-sectional views schematically showing an example of the processing procedure of the method for manufacturing the solar cell 300 according to the second embodiment.
- a portion corresponding to a line segment AB in FIG. 1-2, that is, a part of a cross section perpendicular to the extending direction of the current collecting electrode is illustrated.
- an n-type silicon substrate 101 is prepared (FIG. 5-1).
- an n-type single crystal silicon substrate is prepared.
- a laser beam is scanned on the main surface on the back surface of the silicon substrate 101 by a laser scribing method to form a recess 115 (groove) (FIG. 5-2).
- the recess 115 is formed by adjusting the depth, width and pattern in advance so as to obtain a desired finished electrode shape.
- the processing width can be increased by shifting the laser irradiation position little by little. In this step, the region not irradiated with the laser beam becomes a relatively convex portion and becomes a convex portion 116.
- the laser scribe method is used as a method for forming the recess 115, but a method such as a mechanical scribe method, an electric discharge machining method, a blast method, or a local etching of a contact portion between a metal catalyst and silicon in hydrofluoric acid.
- the recess 115 may be formed using a method of combining etching mask patterning and chemical etching by laser processing.
- the silicon substrate 101 is immersed in a heated etching solution made of an aqueous potassium hydroxide solution to remove defects near the surface of the silicon substrate 101 and defects formed when the recesses are formed (FIG. 5-3).
- the recess 115 is formed with a side wall perpendicular to the silicon substrate 101, but the side wall does not have to be perpendicular to the substrate and is inclined with respect to the silicon substrate 101, and its surface is smooth. It is preferable to become.
- the silicon substrate 101 is immersed in an alkaline solution to which isopropyl alcohol is added and heated to 70 to 90 ° C., and is approximately applied to the surface of the light incident surface of the silicon substrate 101 using anisotropic etching with the alkaline solution.
- a texture structure formed from the ⁇ 111 ⁇ plane is formed and roughened, and defects near the surface and defects generated when the recess 115 is formed are removed.
- the depth can be about 20 to 100 ⁇ m and the width can be about 400 ⁇ m.
- the silicon substrate 101 is heated in a phosphorus oxychloride (POCl 3 ) atmosphere to diffuse phosphorus on the surface of the silicon substrate 101, thereby forming an n-type diffusion layer 107 (FIG. 5-4).
- a phosphorus oxychloride (POCl 3 ) atmosphere to diffuse phosphorus on the surface of the silicon substrate 101, thereby forming an n-type diffusion layer 107 (FIG. 5-4).
- an electric field layer is formed on the surface of the silicon substrate 101 on the light receiving surface side.
- the sheet resistance of the n-type diffusion layer 107 is about 80 ⁇ / ⁇ or less and is too low, when the density of holes and electrons in the semiconductor is increased, the conduction carrier of the n-type diffusion layer 107 is photoexcited carrier. As a result, the photoelectric conversion efficiency of the solar cell is lowered.
- the sheet resistance of the n-type diffusion layer 107 is preferably 80 ⁇ / ⁇ or more and 500 ⁇ / ⁇ or less.
- the silicon substrate 101 is immersed in an aqueous hydrofluoric acid solution until the surface becomes hydrophobic, and the phosphorus glass film formed on the surface of the silicon substrate 101 is removed.
- the silicon substrate 101 is heated in an oxygen (O 2 ) gas atmosphere, and oxygen is diffused to the surface of the silicon substrate 101 so as to have a thickness of about 30 nm.
- a silicon oxide film having a thickness is formed to form the dielectric layer 106 (FIGS. 5-5).
- an antireflection film 103 made of an amorphous silicon nitride film having a thickness of about 50 nm is formed on the light incident surface (front surface) side of the silicon substrate 101 by plasma CVD (FIG. 5-6).
- the silicon substrate 101 is immersed in a hydrofluoric acid aqueous solution until the back surface becomes hydrophobic, and the dielectric layer 106 formed on the back surface of the silicon substrate 101 is removed. Thereafter, the n-type diffusion layer 107 formed on the back surface is removed by immersing the silicon substrate 101 in an alkaline solution heated to 70 to 90 ° C. and using anisotropic etching with an alkaline solution containing isopropyl alcohol. And a texture composed of substantially ⁇ 111 ⁇ planes is formed on the entire back surface of the silicon substrate 101 (FIGS. 5-7).
- the bottom surface and the side surface of the back concave portion are formed with a large number of smooth surfaces having a slope formed by the silicon ⁇ 111 ⁇ surface, and this is the case with respect to the light receiving surface sliced so as to be approximately the ⁇ 100 ⁇ surface.
- the major slope is approximately 50 °.
- FIG. 4 and FIGS. 5-7 to 5-10 since the drawings are complicated, the description of the unevenness due to the texture formed on the back surface is omitted.
- the textured surface of the light receiving surface is composed of a general silicon ⁇ 111 ⁇ surface
- the inclined surface on the back side forms an angle of about 40 ° or more with respect to the light receiving surface
- the light is incident perpendicularly to the substrate.
- the inclined surface on the back surface side is approximately 40 relative to the light receiving surface. It is preferable to make an angle of more than °.
- the incident angle of the light incident on the light receiving surface after being reflected from the back surface is greater than the critical angle, It is more preferable because it is reflected.
- the inclined surface on the back surface side forms an angle of about 60 ° or more with respect to the light receiving surface
- the light reflected by the inclined surface on the back surface is incident on the back surface again and then emitted from the front surface. Therefore, it is not preferable.
- the solar cell characteristics can be improved by improving the light confinement efficiency.
- the silicon substrate 101 is introduced into a vacuum chamber, hydrogen gas (H 2 ) is introduced under temperature control, and plasma discharge is performed to clean the surface of the silicon substrate 101.
- the silane is decomposed by introducing silane (SiH 4 ) gas and hydrogen gas (H 2 ) under temperature control in the vacuum chamber and plasma discharge in the silicon substrate 101, and is applied to the entire back surface of the silicon substrate 101.
- An intrinsic semiconductor layer 105 made of an intrinsic amorphous silicon film is deposited with a thickness of about 2 nm to 10 nm.
- silane gas, diborane (B 2 H 6 ), and hydrogen gas are introduced into the vacuum chamber, and plasma discharge is performed to decompose silane and diborane.
- a p-type amorphous silicon film is formed on the entire back surface of the silicon substrate 101.
- the type semiconductor layer 104 is formed with a thickness of about 5 nm to 50 nm.
- a silicon oxide film 109 is formed on the entire back surface of the silicon substrate 101 by sputtering (FIGS. 5-8).
- the acid resistant resist 117 is printed using a screen printing method so as to overlap the region of the recess 115 on the back surface of the silicon substrate 101 (FIGS. 5-9). Then, by immersing the silicon substrate 101 in hydrofluoric acid, the silicon oxide film 109, the p-type semiconductor layer 104, and the intrinsic semiconductor layer 105 in the region of the convex portions 116 are removed to expose the surface of the silicon substrate 101. (Fig. 5-10). Here, the intrinsic semiconductor layer 105 left on the bottom and side surfaces of the recess 115 becomes the intrinsic semiconductor layer 105L.
- the silicon substrate 101 is subjected to a cleaning process in which the hydrofluoric acid process is removed from the RCA cleaning described above. Then, after the hydrofluoric acid treatment and the water washing treatment are performed on the wafer, the silicon substrate 101 is introduced into the vacuum chamber, hydrogen gas (H 2 ) is introduced under temperature control, and plasma discharge is performed. Clean the back side.
- H 2 hydrogen gas
- silane (SiH 4 ) gas and hydrogen gas (H 2 ) are introduced into the vacuum chamber, and plasma discharge is performed to decompose silane, so that the intrinsic semiconductor layer 105 is formed on the entire back surface of the silicon substrate 101. Is deposited with a thickness of about 2 nm to 10 nm.
- silane gas, phosphine (PH 3 ), and hydrogen gas are introduced into the vacuum chamber, and plasma discharge is performed to decompose silane and phosphine, and an n-type semiconductor made of an n-type amorphous silicon film on the entire back surface of the silicon substrate 101.
- the layer 102 is formed with a thickness of about 5 nm to 50 nm (FIG. 5-11).
- an acid resistant resist is printed by a screen printing method so as to substantially overlap the convex portion 116 region on the back surface of the silicon substrate 101.
- the recess 115 exhibits water repellency with respect to the hydrofluoric acid aqueous solution, and thus the recess 115 exhibits water repellency.
- the silicon substrate 101 is immersed in a hydrofluoric acid aqueous solution.
- the n-type semiconductor layer 102, the intrinsic semiconductor layer 105, and the silicon oxide film 109 formed approximately in the region of the recess 115 are removed to expose the p-type semiconductor layer 104 on the surface.
- the silicon substrate 101 is immersed in an alkaline solution to remove the acid resistant resist (FIG. 5-12).
- the intrinsic semiconductor layer 105 remaining on the convex portion 116 becomes the intrinsic semiconductor layer 105H.
- an indium tin oxide (ITO) film is deposited on the back surface of the silicon substrate 101 by sputtering (FIG. 5-13).
- a metal mask on the silicon substrate 101 and depositing so that the pattern of the deposited indium tin oxide (ITO) film becomes the shape of the current extraction electrode 110 and the current extraction electrode 120.
- vapor deposition is performed.
- a comb-shaped current extraction electrode can be formed.
- a metal mask is disposed so as to straddle between the p-type semiconductor layer 102 and the n-type semiconductor layer 104.
- a transparent conductive electrode may be indium oxide, tin oxide, zinc oxide or the like.
- the aluminum film is shown in FIG.
- the heterojunction back electrode type solar cell according to Embodiment 2 having the configuration can be obtained. Thereafter, the adhesion between the electrode and silicon may be improved by heating the substrate.
- the heterojunction back electrode solar cell shown in FIG. 4 can also be obtained by printing the collector electrode using a screen plate by a screen printing method without using a vapor deposition method.
- a metal having a high reflectance in a wavelength region of 900 nm to 1200 nm such as silver.
- substrate can be made to scatter on the metal electrode surface, and the light confinement efficiency in a board
- the solar cell using the silicon substrate 101 has been described as an example.
- the above structure can be applied to solar cells and photovoltaic devices other than silicon.
- the case where a single crystal n-type silicon substrate is used has been described, but the present invention can also be applied to a polycrystalline substrate or the like.
- Example 2 A solar cell manufactured by the above-described method was taken as Example 2.
- Comparative Example 2 a solar cell produced in the same manner as in Example 2 except that the recess 115 was not formed was designated as Comparative Example 2 (see FIG. 2).
- the width of the n-type semiconductor layer was set to be the same as the width when the concave portion 115 of Example 2 was vertically projected onto the light receiving surface.
- Table 2 shows the output characteristics of the solar cell of Example 2 compared with Comparative Example 2.
- the cell is actually operated, and the photoelectric conversion efficiency (%), the fill factor (%), the short-circuit current density (mA / cm 2 ), and the open circuit voltage (V) are output as the solar cell output characteristics.
- the ratio of each value of Example 2 to Comparative Example 2 was calculated.
- the bulk silicon is n in the region where the n-type semiconductor layer 102 is present. Since the recombination is smaller than that of the type semiconductor layer 102, the open circuit voltage becomes larger when the silicon substrate 101 is thicker at that portion. On the other hand, in the region where the p-type semiconductor layer 104 is present, the p-type semiconductor layer 104 has a smaller interface recombination than the bulk silicon. Therefore, the thinner the silicon substrate 101 is, the larger the open circuit voltage is. Become. As a result, as shown in Table 2, a higher open circuit voltage can be obtained in Example 2 than in Comparative Example 2.
- Example 2 the loss due to recombination in the vicinity of the region where the n-type semiconductor layer is formed is maintained at the same level as in Comparative Example 2, and the silicon substrate in the region where the p-type semiconductor layer with small minority carrier recombination is formed is used.
- the silicon substrate in the region where the p-type semiconductor layer with small minority carrier recombination is formed is used.
- carrier recombination within the silicon substrate can be reduced, and a solar cell excellent in power generation output can be obtained.
- Example 2 since the texture is formed also on the surface of the back surface of the silicon substrate 101 and light is reflected on the back surface using silver having a high reflectance on the back surface electrode, the light confinement effect of incident light is high. . For this reason, even if the thickness of the silicon substrate 101 in the region where the p-type semiconductor layer 104 is formed is slightly reduced, the amount of light absorption in the silicon substrate 101 does not decrease, so that a decrease in short-circuit current can also be suppressed.
- the n-type semiconductor layer forming region is a protruding portion.
- the thickness of the semiconductor substrate adjacent to the region where the n-type semiconductor is formed is reduced, so that the amount of light absorption is reduced and the short circuit current is reduced.
- the film thickness distribution is generated in the n-type semiconductor layer, and the curve factor and the open circuit voltage are reduced. Occurs.
- the n-type semiconductor layer and the concave portion in the depth direction are increased without increasing the projected area of the region of the n-type semiconductor layer with respect to incident light. Since the contact area between the semiconductor substrate and the n-type semiconductor layer and the transparent electrode can be increased, loss due to resistance at each interface can be reduced, and a solar cell excellent in photoelectric conversion efficiency can be obtained. On the other hand, if the area of the n-type semiconductor layer region is reduced without forming irregularities, the contact area between the n-type semiconductor layer region and the semiconductor substrate, and between the n-type semiconductor layer and the transparent electrode is reduced. The solar cell output decreases due to the increase in resistance. Further, when the area of the n-type semiconductor layer is increased to reduce contact resistance, the minority carriers generated by light incident on the n-type semiconductor layer are deactivated while diffusing into the p-type semiconductor layer. As a result, current loss occurs.
- Example 2 a recess and a protrusion are formed in the semiconductor substrate, and the semiconductor layer and the electrode are formed in the recess, so that the distance until the photogenerated carriers reach the semiconductor layer and the electrode is increased.
- the resistance loss due to the carrier moving in the semiconductor substrate can be reduced by the amount of the recess in the recess, and a solar cell excellent in power generation output can be produced.
- the second embodiment has an effect of improving the open-circuit voltage by suppressing carrier recombination in the silicon substrate 101.
- a solar cell having a solar cell output characteristic with an increased open-circuit voltage can be manufactured as compared with the case where a heterojunction back electrode type solar cell is formed without providing the recess 115 on the back surface of the silicon substrate 101. .
- the conduction distance of carriers in the semiconductor substrate is short, the resistance due to carrier movement is reduced, and the recombination of carriers in the semiconductor substrate is reduced, and the photoelectric conversion efficiency is excellent.
- a solar cell having a heterojunction back electrode type structure is obtained.
- FIG. 6 is a main part sectional view schematically showing an example of the configuration of the solar cell according to the third embodiment. 6 also shows a part of a cross section in a direction perpendicular to the extending direction of the comb-like current collecting electrode in the plane of the substrate, as in FIG. 1-3. Note that in this embodiment, the case where a semiconductor film having the same conductivity type as that of a semiconductor substrate is formed in a recess is described. Such a structure is effective when the effective recombination rate at the interface between the semiconductor substrate and the semiconductor film of the recess is smaller than the effective recombination rate of the bulk of the semiconductor recess, and the amount of light absorption in the recess is reduced.
- the photoelectric conversion efficiency is improved by reducing the recombination as a whole.
- the passivation of a single crystal silicon substrate with optimized amorphous silicon having a high surface passivation capability is in such a situation, and is particularly effective in the case of a back junction solar cell structure using a heterojunction.
- the recess in the semiconductor substrate by forming the recess in the semiconductor substrate, the thickness of the semiconductor substrate as the light absorption layer is reduced, and the amount of light absorption is reduced.
- the bottom surface and the side surface of the recess so as to form an inclined surface with respect to the light receiving surface, the amount of decrease in light absorption can be reduced, and a solar cell excellent in photoelectric conversion efficiency can be obtained.
- symbol is attached
- FIG. 6 the same code
- This solar cell 400 is formed on the light-receiving surface side of a crystalline n-type silicon substrate 101 as a semiconductor substrate for the purpose of reducing light reflection on the textured structure surface having irregularities.
- a crystalline n-type silicon substrate 101 On the light-receiving surface side of the n-type silicon substrate 101, minority carriers (holes in this case) generated on the surface side by the n-type diffusion layer 107, which is a region having a higher n-type impurity concentration than the n-type silicon substrate 101.
- a surface electric field layer called FSF (Front Surface Field) is formed to face the surface side.
- an intrinsic semiconductor layer or a dielectric layer 106 is formed on the upper surface of the n-type diffusion layer 107 on the light receiving surface side in order to prevent recombination of carriers on the silicon surface on the light receiving surface side, and this serves as a passivation film. It is functioning. Further, an antireflection film 103 is formed so as to be laminated on this film and prevent reflection of incident light to the light receiving surface of the silicon substrate 101.
- a recess 115 is provided in a comb-like shape, and an intrinsic semiconductor layer 105L is formed on the bottom and side surfaces of the recess 115.
- the shape of the silicon substrate 101 of the recess 115 is not shown, but has a structure in which a texture similar to that of the light receiving surface is formed.
- Intrinsic semiconductor layer 105 ⁇ / b> H is formed on a region of convex portion 116 that is a convex portion relative to concave portion 115 on the back surface of n-type silicon substrate 101.
- the width of the concave portion 115 is about 100 ⁇ m, for example, and the width of the convex portion 116 is about 400 ⁇ m, for example.
- the narrower the pitch the shorter the carrier conduction distance in the lateral direction, and the smaller the resistance loss and the higher the power generation output.
- the pitch is made too narrow, the p-type semiconductor layer and the n-type semiconductor layer depend on the alignment accuracy. The overlapping region increases, and the power generation output decreases and the productivity decreases.
- An n-type semiconductor layer 102 made of an amorphous silicon film locally containing n-type impurities is formed on the intrinsic semiconductor layer 105L of the recess 115, and minority carriers (in this case, holes) that have flowed to the back surface side are formed.
- An electric field layer is formed to prevent recombination at the interface.
- a p-type semiconductor layer 104 made of an amorphous silicon film locally containing p-type impurities is formed on the intrinsic semiconductor layer 105H of the convex portion 116, and a semiconductor pn junction for separating carriers generated by the internal photoelectric effect is formed. It is formed.
- solar cell 400 configured in this manner, when sunlight is irradiated from the light receiving surface side of solar cell 400 (n-type diffusion layer 107 side in n-type silicon substrate 101), holes are formed in n-type silicon substrate 101. And electrons are generated. Electrons generated by light absorption move toward the n-type semiconductor layer 102 in the recess 115, and holes move toward the p-type semiconductor layer 104. As a result, electrons are excessive in the n-type semiconductor layer 102, holes are excessive in the p-type semiconductor layer 104, and photovoltaic power is generated.
- the current extraction electrode 110 and the current collecting electrode 111 formed in contact with the n-type semiconductor layer 102 become negative, and the current extraction electrode 120 on the back surface connected to the p-type semiconductor layer 104 forming the pn junction on the back surface and The current collecting electrode 121 becomes a positive electrode, and a current flows through an external circuit (not shown).
- FIGS. 7-1 to 7-14 are cross-sectional views schematically showing main examples of the processing procedure of the method for manufacturing the solar cell 400 according to the third embodiment.
- a portion corresponding to a line segment AB in FIG. 1-2, that is, a part of a cross section perpendicular to the extending direction of the current collecting electrode is illustrated.
- an n-type silicon substrate 101 whose main surface is mainly a (100) surface is prepared (FIG. 7-1).
- the silicon substrate 101 is immersed in an alkaline solution having a concentration of about 2% by weight controlled to 70 to 90 ° C. and supplemented with isopropyl alcohol, and anisotropic etching using the alkaline solution is used to form the silicon substrate 101.
- a texture structure formed from approximately the ⁇ 111 ⁇ plane is formed on the surface of the light incident surface, the surface is roughened, and the silicon layer including defects existing at a depth of about 10 ⁇ m is removed (FIG. 7-). 2).
- Surface roughening conditions may be referred to, for example, “P.K.
- the silicon substrate 101 is heated in a phosphorus oxychloride (POCl 3 ) atmosphere to diffuse phosphorus to the surface of the silicon substrate 101 to form an n-type diffusion layer 107 (FIG. 7-3).
- a phosphorus oxychloride (POCl 3 ) atmosphere to diffuse phosphorus to the surface of the silicon substrate 101 to form an n-type diffusion layer 107 (FIG. 7-3).
- an electric field layer is formed on the surface of the silicon substrate 101 on the light receiving surface side.
- the sheet resistance of the n-type diffusion layer 107 is about 80 ⁇ / ⁇ or less and is too low, when the density of holes and electrons in the semiconductor is increased, the conduction carrier of the n-type diffusion layer 107 is photoexcited carrier. As a result, the photoelectric conversion efficiency of the solar cell is lowered.
- the sheet resistance of the n-type diffusion layer 107 is preferably 80 ⁇ / ⁇ or more and 500 ⁇ / ⁇ or less.
- the silicon substrate 101 is immersed in an aqueous hydrofluoric acid solution until the surface is completely hydrophobic, and the phosphorus glass film formed on the surface of the silicon substrate 101 is removed.
- the silicon substrate 101 is heated in an oxygen (O 2 ) gas atmosphere to diffuse oxygen to the surface of the silicon substrate 101.
- O 2 oxygen
- a silicon oxide film having a thickness of about 30 nm is formed as a dielectric layer 106 (FIG. 7-4).
- an antireflection film 103 made of an amorphous silicon nitride film having a thickness of about 60 nm is formed on the light incident surface (front surface) side of the silicon substrate 101 by a plasma CVD method (FIG. 7-5).
- the dielectric layer 106 on the back surface of the silicon substrate 101 is removed by immersing the silicon substrate 101 in a hydrofluoric acid aqueous solution (FIG. 7-6).
- the silicon substrate 101 is immersed in an aqueous solution of potassium hydroxide having a concentration of about 10% by weight controlled at 70 to 90 ° C. and etched to remove the diffusion layer 107 on the back surface and the back surface of the silicon substrate 101. Is flattened (FIGS. 7-7).
- the silicon substrate 101 may be immersed in a temperature-controlled etching solution composed of a mixed solution of hydrofluoric acid and nitric acid. Since the film is also etched, it is necessary to form a thick silicon nitride film on the front surface in advance.
- the silicon substrate 101 is introduced into a vacuum chamber, hydrogen gas (H 2 ) is introduced under temperature control, and plasma discharge is performed. By doing so, the back side surface of the silicon substrate 101 is cleaned.
- hydrogen gas H 2
- silane (SiH 4 ) gas and hydrogen gas (H 2 ) are introduced into the vacuum chamber, and plasma discharge is performed to decompose the silane, so that an intrinsic amorphous silicon film is formed on the entire back surface of the silicon substrate 101.
- An intrinsic semiconductor layer 105 made of is deposited with a thickness of about 2 nm to 10 nm (FIGS. 7-8).
- silane gas, diborane (B 2 H 6 ), and hydrogen gas are introduced into the vacuum chamber, and plasma discharge is performed to decompose silane and diborane.
- a p-type amorphous silicon film is formed on the entire back surface of the silicon substrate 101.
- the type semiconductor layer 104 is deposited with a thickness of about 5 nm to 50 nm.
- aquamica manufactured by Clariant, registered trademark
- This silicon oxide film 109 functions as a lift-off layer in later etching.
- the lift-off layer does not need to be a silicon oxide film, and an organic film such as polyimide or phenol resin (for example, Clariant AZ5214) may be used. It is necessary to weaken the cleaning conditions before forming the amorphous semiconductor layer.
- recesses (grooves) 115 are formed by laser scribing (FIGS. 7-10).
- the recess 115 is formed by adjusting the depth, width and pattern in advance so as to obtain a desired finished electrode shape.
- the width of the recess is preferably about 100 ⁇ m. However, if the processing width is too thin by laser irradiation, the processing width is widened by gradually shifting the laser irradiation position, or the portion that becomes the recess is extracted.
- the shape may be processed so as to go around the outer periphery.
- the depth can be about 30 ⁇ m and the width can be about 100 ⁇ m. In this step, the region not irradiated with the laser beam becomes a relatively convex portion and becomes a convex portion 116.
- the laser scribing method is used here as the method for forming the recess 115, a mechanical scribing method, an electric discharge machining method, a two-step method in which a blast method and a chemical solution etching are sequentially performed, a metal catalyst in hydrofluoric acid and silicon are used.
- the concave portions 115 may be formed by using a method such as local etching of the contact portion or a method of combining etching mask patterning and chemical etching by laser processing using a holographic optical element.
- the silicon substrate 101 is immersed in an aqueous solution of potassium hydroxide having a concentration of about 2% by weight to which isopropyl alcohol is added and heated to 70 to 90 ° C., and anisotropic etching with an alkaline solution is used to form the silicon substrate.
- a texture structure formed from a substantially ⁇ 111 ⁇ plane is formed on the surface of the concave portion 115 of 101 to roughen the surface and remove defects generated when the concave portion 115 is formed (FIGS. 7-11).
- the surface of the convex portion 116 is flat, while the concave portion 115 is subjected to anisotropic etching by alkali, and thus has a texture with a fine concavo-convex structure as compared with the concave portion 115 and the convex portion 116.
- the texture is composed of a large number of fine surfaces of the silicon ⁇ 111 ⁇ plane that forms an angle of about 50 ° with respect to the light receiving surface, and as a result, most of the bottom and side surfaces of the back surface recess are about 50 ° with respect to the light receiving surface. It becomes the slope which makes the angle of. 7-11, the texture is shown only at the bottom of the recess 115.
- FIG. when etching is performed, not only the depth direction of the substrate but also the lateral method of the substrate is performed, so that it is necessary to pay attention to the fact that the width of the concave portion is wider than that during laser processing.
- the texture surface of the light receiving surface is formed of a general silicon ⁇ 111 ⁇ surface and the inclined surface on the back surface side forms an angle of about 40 ° or more with respect to the light receiving surface, the arrow L on the left side of FIG.
- the inclined surface on the back surface side preferably forms an angle of about 40 ° or more with respect to the light receiving surface.
- the inclined surface on the back side forms an angle of less than about 40 ° with respect to the light receiving surface
- the light incident perpendicularly to the substrate is reflected on the back surface as indicated by the arrow R on the right side of FIG.
- the light is incident on the light receiving surface after being reflected, light is emitted from the front surface side, and the light cannot be effectively confined.
- the incident angle of the light incident on the light receiving surface after being reflected from the back surface is greater than the critical angle, It is more preferable because it is reflected.
- the inclined surface on the back surface side forms an angle of about 60 ° or more with respect to the light receiving surface
- the light reflected by the inclined surface on the back surface is incident on the back surface again and then emitted from the front surface. Therefore, it is not preferable.
- the solar cell characteristics can be improved by improving the light confinement efficiency.
- the silicon substrate 101 is introduced into the vacuum chamber, and the hydrogen is controlled under temperature control.
- a back surface of the silicon substrate 101 is cleaned by introducing gas (H 2 ) and performing plasma discharge.
- silane (SiH 4 ) gas and hydrogen gas (H 2 ) are introduced into the vacuum chamber, and plasma discharge is performed to decompose silane, so that an intrinsic amorphous silicon film is formed on the entire back surface of the silicon substrate 101.
- An intrinsic semiconductor layer 105 made of is deposited with a thickness of about 2 nm to 10 nm.
- silane and phosphine are decomposed by introducing silane gas, diborane (PH 3 ), and hydrogen gas into the vacuum chamber and performing plasma discharge, and an n-type semiconductor composed of an n-type amorphous silicon film on the entire back surface of the silicon substrate 101.
- the layer 102 is deposited with a thickness of about 5 nm to 50 nm (FIGS. 7-12).
- the silicon oxide film 109 which is a lift-off layer is removed, thereby removing the intrinsic semiconductor layer 105 and the n-type semiconductor layer 102 formed on the upper surface thereof.
- an organic layer such as polyimide or phenol resin
- the lift-off layer is removed with an organic solvent such as a temperature-controlled alkaline solution or acetone.
- an indium oxide film is deposited on the back surface of the silicon substrate 101 by a sputtering method using indium oxide as a target (FIGS. 7-13).
- a metal mask is disposed on the silicon substrate 101 and deposited so that the pattern of the transparent conductive electrode made of the deposited indium oxide film becomes the shape of the current extraction electrode 110 and the current extraction electrode 120.
- the comb-shaped current extraction electrode shown in 1-1 can be formed.
- the transparent conductive electrode may be formed by vapor-depositing a silver film on the back surface of the silicon substrate 101 by a vacuum heating vapor deposition method.
- the comb pattern shown in FIG. 1-1 is obtained by arranging and depositing a metal mask on the silicon substrate 101 so that the deposited silver pattern has the shape of the current extraction electrode 110 and the current extraction electrode 120.
- the conductivity of the p-type semiconductor layer 104 or the n-semiconductor layer 102 is low, the portion of the p-type semiconductor that is not in contact with the silver electrode can be formed. Carriers that reach the layer 104 or the n-type semiconductor layer 102 are not effectively collected up to the silver electrode. For this reason, unless the alignment accuracy between the current extraction electrode and the semiconductor layer is sufficiently high, the power generation output decreases.
- the heterojunction back surface having the structure shown in FIGS. 7-14 and 6 is obtained by printing the current collecting electrode on the pattern of the current collecting electrode 111 and the current collecting electrode 121 by using a screen printing method from above.
- An electrode type solar cell can be obtained.
- a collecting electrode material for example, conductive paste such as Dotite (registered trademark) manufactured by Fujikura Kasei Co., Ltd. or a paste containing nano silver particles may be used. By using such a paste, the light scattering property on the surface of the metal electrode can be improved, and the light confinement efficiency can be improved.
- the adhesion between the electrode and silicon may be improved by heating the substrate.
- the solar cell using the silicon substrate 101 has been described as an example.
- the above structure can be applied to solar cells and photovoltaic devices other than silicon.
- the case where a single crystal n-type silicon substrate is used has been described, but the present invention can also be applied to a polycrystalline substrate or the like.
- the formation of the recess 115 in the initial silicon substrate 101 is preferably performed by a method in which processing damage is shallow in order to reduce the depth and time for removing damage by chemical etching.
- the damage depth can be suppressed by processing using a laser beam having a wavelength in a region where the light absorption coefficient of the silicon substrate 101 is large.
- the etching amount and time can be reduced. In this case, the undercut at the edge of the recess 115 at the time of etching for removing laser damage can be reduced.
- a solar cell of Comparative Example 3 (see FIG. 2) was produced without forming the recess 115.
- the manufacture of Comparative Example 3 instead of the step of forming the silicon oxide film 109 on the entire back surface of the silicon substrate 101 using aquamica in the step of FIGS. An oxide film made of aquamica was formed on the back surface of the substrate 101, a resist was formed in a comb shape by photolithography, and then the entire semiconductor substrate was immersed in a hydrofluoric acid solution to remove the silicon oxide film in a region corresponding to the recess 115 . Except for this, a solar cell of Comparative Example 3 was produced by the same process as Example 3. At this time, in Comparative Example 3, the width of the n-type semiconductor layer 102 was set to be the same as the width when the concave portion 115 of Example 3 was vertically projected onto the light receiving surface.
- Table 3 shows the output characteristics of the solar cell of Example 3 compared with Comparative Example 3.
- the cell is actually operated, and the photoelectric conversion efficiency (%), the fill factor (%), the short-circuit current density (mA / cm 2 ), and the open circuit voltage (V) are output as the solar cell output characteristics.
- the ratio of each value of Example 3 to Comparative Example 3 was calculated.
- Example 3 having a substrate thickness in the range of 100 to 200 micrometers, in the heterojunction back junction solar cell, projection of the region where the n-type semiconductor layer 102 having the same conductivity type as the semiconductor substrate is formed onto the light-receiving surface Since the area is the same as that of Comparative Example 3, the amount of light incident on the vicinity of the n-type semiconductor layer 102 and the amount of generated light are the same between the comparative example and the example as compared with the structures having different projected areas. Become. The amount of light incident on the vicinity of the p-type semiconductor layer 104 and the amount of carrier generation are also the same.
- Example 3 the amount of carriers deactivated while carriers generated in the vicinity of the n-type semiconductor layer formation region diffuse to the vicinity of the p-type semiconductor layer formation region is projected. Since the difference between Example 1 and Comparative Example 1 having different areas does not occur, it is considered that a large difference in short-circuit current density does not occur from this point.
- the thickness of the silicon substrate as the light absorption layer is reduced, and the amount of light absorption is reduced.
- the bottom surface of the recess has a fine uneven structure, and the side surface of the recess is formed so as to form an inclined surface with respect to the light receiving surface, so that when the light reaching the back surface is reflected, it is reflected in the lateral direction of the substrate.
- photogenerated carriers can be obtained. Can be shortened and recombination loss can be reduced.
- the solar cell excellent in the photoelectric conversion efficiency which the short circuit current density increased could be obtained.
- the metal electrode forms silicon and silicide, the reflectivity decreases, and the recombination speed at the metal-silicon interface increases, but in a heterojunction solar cell in which the electrode does not directly contact the semiconductor, This reflection effect is remarkable, and there is an advantage that there is no influence of recombination at the interface between the metal and silicon.
- the light confinement efficiency of the entire solar cell including the back electrode forming portion is achieved by the structure in which the light receiving surface and the back surface of the solar cell are formed by orthogonal V grooves. Can be increased.
- the back electrode portion has a chemical reaction between silicon and a metal electrode, the reflectance at the interface between the back electrode and silicon is low. The light reflection at the part was not sufficient.
- FIG. 9 is a perspective view schematically showing a main part of another solar cell according to the third embodiment which is an example of such a structure.
- an n-type semiconductor region is provided in a V-shaped large groove (electrode groove) serving as a concave portion, and the p-type semiconductor region serving as a convex portion is also n-type.
- Many small V-grooves extending in a direction parallel to the grooves (electrode grooves) in the semiconductor region are formed.
- a space between the n-type semiconductor region and the p-type semiconductor region is formed as an i-type semiconductor region by a small V-groove extending in a direction parallel to the groove of the n-type semiconductor region.
- Current collecting electrodes 111 and 121 are formed in the n-type semiconductor region and the p-type semiconductor region, respectively.
- a texture is formed on the light incident side of the silicon substrate 101 in which many V-grooves are formed in parallel to the p-type semiconductor region, and the direction is the n-type semiconductor region on the back surface side in the plane direction of the silicon substrate 101. Or the direction perpendicular to the V-groove of the p-type semiconductor region.
- the texture that is the light reflection preventing structure on the substrate surface on the light incident side and the grooves (recesses) of the back electrode in the present embodiment are formed by a number of V grooves, and the extending direction of these V grooves is the silicon substrate.
- a structure that is orthogonal to each other in the surface direction of 101 is preferable. In FIG.
- a current extraction electrode 110 between the current collecting electrode 111 and the n-type semiconductor layer 102, a current extraction electrode 120 between the current collection electrode 121 and the p-type semiconductor layer 104, and a dielectric layer on the light incident side 106, the n-type diffusion layer 107, and the like are omitted.
- the light L that has reached the light incident side of the silicon substrate 101 has a large incident angle into the substrate due to refraction by the V-groove, the optical path length is extended, and the inside of the silicon substrate 101 is increased. proceed. Then, the light L that has reached the back surface side is reflected by the substrate interface on the back surface side and returned into the silicon substrate 101.
- FIGS. 10 and 11 are perspective views schematically showing main parts of a method for producing a surface texture in another solar cell according to the third embodiment.
- a silicon substrate 101 having a (100) surface as a light receiving surface is prepared, and a silicon oxide film 131 is formed on both surfaces of the silicon substrate 101 as an etching mask.
- a pattern is formed on the surfaces of the silicon oxide film 131 and the silicon substrate 101 by ablation using laser light. This pattern is made up of a large number of linear grooves 132, and if the extending direction of the grooves 132 is the silicon substrate 101, it is formed so as to be in the ⁇ 110> axial direction (FIG. 10).
- the extending directions of the grooves 132 on both surfaces of the silicon substrate 101 are orthogonal to each other.
- the extending direction of the groove on the back surface of the silicon substrate 101 is the [110] axial direction
- the extending direction of the groove 132 on the light receiving surface is the [1-10] axial direction.
- the direction of the electrode groove is determined by the crystal orientation of silicon, it is necessary to set the direction in which the silicon substrate 101 is cut in advance so that the electrode is in a desired direction.
- grooves are formed in desired shapes for the p-type semiconductor region, the i-type semiconductor region, and the n-type semiconductor region, respectively.
- a photosensitive resin solution may be applied by spin coating on the silicon oxide film 131 formed on the silicon substrate 101 as an etching mask, and the photosensitive resin may be patterned by photolithography.
- the pattern is a large number of linear grooves 132, and if the extending direction of the grooves 132 is a silicon substrate, the extending direction of the grooves 132 on the back surface is formed to be the [110] axis direction. Pattern the photosensitive resin in a line shape in a direction perpendicular to the V-shaped groove on the back surface.
- the silicon substrate 101 is immersed in hydrofluoric acid, the silicon oxide film 131 on the silicon substrate 101 where the photosensitive resin is removed is etched, and the pattern is formed by removing the photosensitive resin with an alkaline solution or the like. Can be formed.
- the silicon substrate 101 thus patterned on the silicon oxide film 131 is immersed in an alkaline aqueous solution such as potassium hydroxide, and anisotropic etching is performed on the surface of the silicon substrate 101. Thereby, the ⁇ 111 ⁇ plane of silicon is exposed, and a texture structure constituted by V-grooves 133 orthogonal to each other on the light receiving surface and the back surface of the silicon substrate 101 can be formed (FIG. 11).
- the steps from FIG. 3-4 in the first embodiment are performed.
- the solar cell which has a groove shape orthogonal on both surfaces which a solar cell as shown in FIG. 9 faces can be produced.
- the structures of the first and second embodiments can be formed using the above method.
- the V-groove is formed using an etching mask and anisotropic etching.
- laser scribing or mechanical processing using a diamond wheel having a V-shaped cross section at the tip is also used. Similar grooves can be formed.
- the extending direction of the groove is not limited to the crystal axis direction of silicon.
- the shape of the groove is a V-shaped groove, but it may be U-shaped with a curved surface at the slope or bottom.
- Example 3 the n-type semiconductor layer 102 is in contact with the n-type silicon substrate 101 through the side surface and bottom surface portion of the recess 115, so that the contact area is larger than that in Comparative Example 3 having no recess. Can do.
- the bottom of the recess 115 has a fine uneven structure due to the texture. Therefore, compared with Comparative Example 3, the contact area between the n-type semiconductor layer and the semiconductor substrate, the n-type semiconductor layer 102
- the contact area between the current extraction electrode 110 and the current extraction electrode 110 and the contact area between the current extraction electrode 110 and the current collecting electrode 120 can be increased.
- the p-type semiconductor layer 104 has the same contact area with the silicon substrate 101 through the intrinsic semiconductor layer as that of Example 3, so that the contact resistance is small. Since the contact area is small compared to Example 3 and the contact resistance is large, the power loss due to the resistance is large. Therefore, it can be considered that in Example 3, the contact area of the n-type semiconductor layer 102 with the n-type silicon substrate 101 was larger than that of Comparative Example 3, and the power loss was reduced, so that a high fill factor was obtained.
- Example 3 the distance until the photogenerated carriers reach the semiconductor layer and the electrode by forming the recess and the protrusion in the semiconductor substrate and forming the semiconductor layer and the electrode in the recess.
- the resistance loss due to the carrier moving in the semiconductor substrate can be reduced by the amount of the recess in the recess, and a solar cell excellent in power generation output can be produced.
- the effective recombination rate at the interface between the semiconductor substrate and the semiconductor film in the recess is smaller than the effective bulk recombination rate in the recess in the semiconductor substrate. Therefore, the recombination as a whole combining the bulk and the interface is reduced, and the photoelectric conversion efficiency is improved.
- Example 3 since the convex portion 116 has a relatively smooth surface, the film thickness distribution of the intrinsic semiconductor layer 105H or the p-type semiconductor layer 104 that functions as a passivation film is less likely to occur. In addition to the high passivation effect, the junction area can be reduced and the saturation dark current density can be reduced, so that a solar cell with excellent power generation efficiency can be obtained.
- the alignment accuracy can be improved by forming the p-type semiconductor layer 104 in a self-aligned manner by a simple process. Thereby, the area of the region where only the intrinsic semiconductor layer with low power generation capability is formed on the semiconductor substrate (or the region where the n-type semiconductor layer 102 and the p-type semiconductor layer 104 overlap) and the current extraction electrode are formed. The areas of the p-type semiconductor layer 104 and the n-type semiconductor layer 102 that are not formed can be reduced. As a result, the area of the back surface contributing to power generation can be increased, and the power generation output can be improved.
- Example 3 a solar cell having a solar cell output characteristic with an increased fill factor and short-circuit current is manufactured as compared with a case where a heterojunction back electrode type solar cell is formed without providing the recess 115 on the surface. can do.
- the conduction distance of carriers in the semiconductor substrate is short, the resistance due to carrier movement is reduced, the surface passivation capability is excellent, and the recombination of carriers in the semiconductor substrate is reduced.
- a solar cell having a heterojunction back electrode type structure with an increased light absorption amount and excellent photoelectric conversion efficiency can be obtained.
- FIG. 12 to 14 are cross-sectional views of relevant parts schematically showing an example of the configuration of the solar cell according to the fourth embodiment. 12 to 14 also show a part of a cross section in a direction perpendicular to the extending direction of the comb-like current collecting electrode in the plane of the substrate, as in FIG. 1-3.
- the solar cell according to the fourth embodiment is a modification of the first embodiment, and the positions of members inside and around the recess 115 are different, but the basic structure is the same as that of the first embodiment.
- the same members as those in the first embodiment are denoted by the same reference numerals.
- an uneven texture structure is formed on the light receiving surface side of an n-type silicon substrate 101 as a semiconductor substrate for the purpose of reducing light reflection on the surface.
- n-type silicon substrate 101 On the light-receiving surface side of the n-type silicon substrate 101, minority carriers (holes in this case) generated on the surface side by the n-type diffusion layer 107, which is a region having a higher n-type impurity concentration than the n-type silicon substrate 101.
- a surface electric field layer called FSF (Front Surface Field) is formed to face the surface side.
- an intrinsic semiconductor layer or a dielectric layer 106 is formed on the upper surface of the n-type diffusion layer 107 on the light receiving surface side in order to prevent recombination of carriers on the silicon surface on the light receiving surface side, and this serves as a passivation film. It is functioning. Further, an antireflection film 103 is formed so as to be laminated on this film and prevent reflection of incident light to the light receiving surface of the silicon substrate 101.
- a recess 115 is provided in a comb-like shape, and an intrinsic semiconductor layer 105L is formed on the bottom and side surfaces of the recess 115.
- Intrinsic semiconductor layer 105 ⁇ / b> H is formed on the region of convex portion 116 that is convex relative to concave portion 115 on the back surface of n-type silicon substrate 101.
- the intrinsic semiconductor layer 105L and the intrinsic semiconductor layer 105H may be collectively referred to as the intrinsic semiconductor layer 105 in some cases.
- the width of the concave portion 115 is about 100 ⁇ m, for example, and the width of the convex portion 116 is about 400 ⁇ m, for example.
- An n-type semiconductor layer 102 made of an amorphous silicon film locally containing an n-type impurity is formed on the intrinsic semiconductor layer 105 ⁇ / b> L of the recess 115 to prevent holes from reaching the surface of the silicon substrate 101.
- An electric field layer is formed.
- a p-type semiconductor layer 104 made of an amorphous silicon film locally containing p-type impurities is formed on the intrinsic semiconductor layer 105H of the protrusion 116, and an electric field layer (semiconductor) for separating carriers generated by the internal photoelectric effect. pn junction) is formed. As shown in the figure, it is desirable that the p-type semiconductor layer 104 is formed on most of the convex portions 116.
- the current extraction electrode 110 and the current collecting electrode 111 formed in contact with the n-type semiconductor layer 102 become negative, and the current extraction electrode 120 on the back surface connected to the p-type semiconductor layer 104 forming the pn junction on the back surface and The current collecting electrode 121 becomes a positive electrode, and a current flows through an external circuit (not shown).
- the solar cell 100 can be formed by changing the printing screen pattern of the acid-resistant resist in substantially the same manner as described in the second embodiment.
- the carrier conduction distance in the semiconductor substrate is short, the resistance due to carrier movement is reduced, and the carrier re-transmission in the semiconductor substrate is performed.
- a solar cell having a heterojunction back electrode type structure with excellent coupling and reduced photoelectric conversion efficiency can be obtained.
- a recess (or a semiconductor layer having the same conductivity type as a semiconductor substrate) (or It is formed on the bottom surface (or top surface) and side surface of the convex portion.
- the projected area of the region where the semiconductor layer having the same conductivity type as the semiconductor substrate is formed on the light incident surface is reduced, and light is generated near the region where the semiconductor layer having the same conductivity type as the semiconductor substrate is formed.
- the amount of carriers is reduced, the projected area of the region where the semiconductor layer having the opposite conductivity type to the semiconductor substrate is formed on the light incident surface is increased, and the semiconductor layer having a conductivity type different from that of the semiconductor substrate is formed.
- the amount of carriers that generate light by the photoelectric effect near the region increases, and the amount of minority carriers that need to diffuse to the pn junction interface decreases.
- the recombination of minority carriers can be suppressed, and the path until the carriers reach the electrode can be shortened, so that a solar cell excellent in power generation output can be produced.
- the distance until the photogenerated carrier reaches the semiconductor layer and the electrode can be increased by forming the recess and the protrusion in the semiconductor substrate and forming the semiconductor layer and the electrode in the recess.
- the resistance loss due to the carrier moving in the semiconductor substrate can be reduced by the amount of the indentation in the recess, and a solar cell excellent in power generation output can be produced.
- the contact area between the current extraction electrode and the semiconductor layer, and between the current extraction electrode and the current collecting electrode can be increased, so that the contact resistance can be reduced.
- the thickness of the substrate adjacent to the recessed region 115 in which the n-type semiconductor layer 102 is formed is thin, the amount of light that is incident from the light receiving surface to the location corresponding to the recessed region 115 is absorbed inside the substrate. Decrease.
- the n-type layer formation region has a smaller projected area with respect to the light receiving surface than the p-type layer formation region, its influence is originally small. Further, by using the optical confinement structure of the present application or the like, the decrease in light absorption is reduced. be able to.
- the thickness of the substrate of the convex region 116 where the p-type semiconductor layer 104 is formed is equal to that of the comparative example, the light incident from the light receiving surface to the convex region 116 corresponding to the p-type semiconductor layer forming region.
- the amount absorbed in the substrate is equivalent to the comparative example. For this reason, the influence of a light absorption amount fall is small, and photoelectric conversion efficiency improves as a whole by contribution other than that.
- the film thickness distribution is generated in the p-type semiconductor layer forming the pn junction with respect to the n substrate, The problem is that the fill factor and open circuit voltage are reduced.
- the amount of photogenerated carriers per surface area in the vicinity of the front surface of the back surface is reduced at the side wall of the recess 115 having a small projected area on the light receiving surface.
- the region where the semiconductor substrate is passivated only by the intrinsic semiconductor layer or dielectric layer in which the p-type semiconductor film and the n-type semiconductor film are not stacked is formed.
- the amount of carriers generated in a region where there is no p-type semiconductor film and n-type semiconductor film and no electric field layer can be reduced, so that recombination can be suppressed and current can be effectively extracted. Therefore, it is possible to produce a solar cell with excellent power generation output.
- the amount of photogenerated carriers per surface area in the vicinity of the front surface of the back surface is reduced at the side wall of the recess 115 having a small projected area on the light receiving surface. For this reason, there is no p-type semiconductor layer and n-type semiconductor layer and no electric field layer on the sidewall of the recess 115, or the p-type semiconductor layer and the n-type semiconductor layer overlap to form a region where carrier recombination occurs.
- the amount of recombination of photogenerated carriers can be reduced and effectively extracted, and a solar cell excellent in power generation output can be produced. Therefore, according to the present invention, as shown in FIG.
- the semiconductor substrate is passivated only with an intrinsic semiconductor layer or a dielectric layer in which the p-type semiconductor film and the n-type semiconductor film are not stacked.
- a solar cell module having excellent photoelectric conversion efficiency is obtained. realizable.
- one collecting electrode 111 and the other collecting electrode 121 of adjacent solar cells may be electrically connected.
- the photovoltaic device according to the present invention has a short conduction distance of carriers in the semiconductor substrate, reduced resistance due to carrier movement, and reduced recombination of carriers in the semiconductor substrate. This is useful for realizing a photovoltaic device having a heterojunction back electrode type structure excellent in photoelectric conversion efficiency.
- solar cell 101 n-type silicon substrate (silicon substrate) 102 n-type semiconductor layer 103 antireflection film 104 p-type semiconductor layer 105 intrinsic semiconductor layer 105L intrinsic semiconductor layer 105H intrinsic semiconductor layer 106 dielectric layer 107 n-type diffusion layer 108 mask film 109 silicon oxide film 110 current extraction electrode 111 current collecting electrode 115 Concave 116 Convex 117 Acid Resistant 120 Current Extraction Electrode 121 Current Collecting Electrode 131 Silicon Oxide Film 132 Groove 133 V Groove 200 Etching Device 201 Etching Reservoir 202 Sponge Roller 210 Etching Solution 300 Solar Cell 400 Solar Cell
Landscapes
- Photovoltaic Devices (AREA)
Description
本発明は、光起電力素子およびその製造方法、光起電力モジュールに関する。
現在一般的な太陽電池は、半導体基板の両面に電極を配置し、これらの電極間で起電力を発生させている場合が多い。しかし、このような構造の場合は半導体基板の両面に電極があるため、受光面では電極が光の入射を妨げてしまい、発電出力が低下する、という問題があった。そこで、特許文献1に開示されているように、電極を半導体基板内に埋め込むことによって電極によって生じる非受光領域(影)を低減するという方法が知られている。特に、影面積を低減できると共に半導体基板と電極との接触面積を大きくすることができるため、電極と半導体基板との間の接触抵抗を小さくすることができる。
また、特許文献2および特許文献3に開示された裏面電極型太陽電池は、正極と負極の電極を両方とも半導体基板の裏面に配置することにより受光面電極を無くし、受光面電極によって生じる影を無くすことができ、また電極を太くすることができる。このため、発電能力に優れた太陽電池を得ることができる。
Takahiro Mishima, Mikio Taguchi, Hitoshi Sakata, Eiji Maruyama, "Development Status of high-efficiency HIT solar cells", Solar Energy Materials and Solar cells, vol95, issur1, January 2011, pp.18-21
Meijun Lu, Ujjwal Das, Stuart Bowden, Steven Hegedus, Robert Birkmire, "Optimization of interdigitated back contact silicon heterojunction solar cells by two-dimensional numerical simulation", Institute of Energy Conversion, University of Delaware, Newark, DE 19716 U.S.A. Philadelphia IEEE photovoltaic Specialists conference, 2009 34th, pp.1475-1480
しかしながら、特許文献1に記載の方法では、受光面電極の電極影による太陽電池出力の低下や電極断面積の不足によって生じる電極抵抗増大に伴う太陽電池出力の低下が生じてしまい、十分な太陽電池特性が得られない、という問題点があった。
また、特許文献2や特許文献3に記載の方法では、全ての電極を受光面の逆(裏面)側に配置するため受光面電極によって生じる影を無くすことができ、電極を太くすることによる太陽電池特性の向上が期待できる。しかしながら、裏面において半導体基板と同じ伝導型層が形成された領域に光が入射した場合は、その領域の半導体基板の厚み方向にはpn接合がないため光生成した少数キャリア(n型基板の場合は正孔)はpn接合部まで拡散する必要があり、拡散する間に再結合により電流が失われると共に、キャリアは半導体基板の厚み方向のみならず半導体基板の平行方向に伝導する必要があるため抵抗が大きくなり、発電効率を向上させるのが難しいという問題があった。
また、特許文献4に示されるように太陽電池への光取り込み効率を向上させるために太陽電池の受光面側にテクスチャを形成し、その上にパッシベーション膜を形成した場合は、その凹凸のアスペクト比により凸部と凹部とでパッシベーション膜の厚みが変化し、膜厚の均一性が低下するため、光電変換効率が低下するという問題があった。
また、特に半導体基板への不純物拡散によってpn接合が形成される、拡散接合による裏面接合型太陽電池においては半導体基板内に高濃度に不純物が拡散された導電層が形成されるため横方向の導電が容易であるのに対し、ヘテロ接合型太陽電池においてはキャリア濃度が高いのは半導体基板の外の半導体層や電流取り出し電極部である。すなわち、ヘテロ接合型太陽電池においては半導体基板内に高濃度の不純物層が無く、拡散接合によって形成される太陽電池に比べて低濃度の不純物が半導体基板内に比較的均一に存在している。このため、半導体基板中の横方向のキャリア伝導は抵抗が大きく、発電効率を向上させるのが難しい、という問題があった。
表面のパッシベーション能力に優れた膜により半導体基板をパッシベーションした場合は、光生成したキャリアの半導体中での再結合速度が小さい。このため、半導体中の正孔と電子の密度を高くすることができ、これらの大きなキャリア密度差によって、生じる起電力を大きくすることができ、高い発電効率を得ることができる。
しかし、半導体基板中に伝導キャリア密度が増大する不純物が高濃度に存在している場合は、励起キャリアが前記伝導キャリアと再結合してしまうため太陽電池の光電変換効率が低下してしまう。このため、ヘテロ接合太陽電池においても横方向の伝導性を向上させるために不純物を高濃度にドーピングすると、基板と平行な方向の導電性は向上して集電抵抗は減少するものの、不純物をドーピングした部分での再結合が増大し、ヘテロ接合による利点である高い電圧が得られなくなり、太陽電池出力の向上に限界があるという問題があった。その一方で、半導体基板中の不純物濃度がすべての領域で低い場合は、伝導キャリア密度が低いために半導体基板中のキャリア移動による抵抗損失が大きくなり、基板横(平行)方向へのキャリアの伝導が必要な裏面電極型太陽電池では光電変換効率が低くなる、という問題があった。
また、半導体基板の両面に電極を形成する一般的な太陽電池では、pn接合と裏面電界層(BSF:Back Surface Field)とが異なる面に形成され、両者とも拡散層によって形成されるため接合面積は大きく、不純物濃度も高い。また、高抵抗な基板内をキャリアが移動する距離もほぼ基板の厚み分だけである。このため、一方の電極から他方の電極へ電流が流れる際の抵抗損失は小さい。
これに対して、ヘテロ接合太陽電池では上述のように半導体基板中に高濃度の不純物添加領域を形成することができないため、半導体基板と接合を形成する半導体層との間の抵抗が大きい。また、両面に電極があるヘテロ接合太陽電池では両面に半導体接合を形成することができるのに対して、裏面電極型太陽電池では、半導体基板の主面の内一つの面にしか電極が形成できないため、半導体接合面積は両面へテロ接合太陽電池に比べて半分程度になり、この結果として半導体層と半導体基板との間、および透明導電電極と半導体層との間の抵抗が大きくなる。また、キャリアは一方の電極から他方の電極まで基板内を基板と平行方向に伝導する必要があるため、電極間の距離に依存して導電抵抗が大きくなる。これらの結果として、一方の電極から他方の電極へ電流が流れる際の抵抗損失が大きくなり、ヘテロ接合を用いた裏面電極型太陽電池では光電変換効率が低くなる、という問題があった。
また、一般的に、p型層と半導体基板界面、n型層と半導体基板界面、半導体基板内、では再結合速度が大きく異なる場合が多く、この場合、最も再結合速度が大きい部位に依存して太陽電池性能が決まってくる。パッシベーション能力の高いパッシベーション膜を用いたヘテロ接合太陽電池の場合、半導体基板内よりもパッシベーション膜と基板との界面の再結合速度を小さくすることが可能であるため、100マイクロメートル程度の比較的薄い基板の方が200マイクロメートル程度の厚い基板よりも高い開放電圧が得られることが知られている。その一方で半導体基板が150マイクロメートル程度以下まで薄くなってくると光吸収が十分に行えず、短絡電流が減少していくため光電変換効率としては低下していくという問題があった。この結果、光電変換効率が極大となる厚みと開放電圧が極大となる厚みには差が生じていた。
これはパッシベーション能力に優れたヘテロ接合を用いた裏面接合太陽電池構造の場合にも同様であり、特に裏面に基板と同型の導電層が設けられた部分では、半導体基板内で光生成した少数キャリアはもう一方の導電型の導電層によって形成されるヘテロ接合まで拡散していく必要があるため、再結合速度が低いことが好ましい。一方で、基板内部での再結合を低減するために基板厚みが薄くなると、基板とは異なる導電型の導電層が設けられた部分に対応する基板内領域(少数キャリアが基板の横方向に拡散する必要がなく、半導体基板内での再結合電流が比較的小さい領域)においても光吸収量が低下し短絡電流が減少するため、光電変換効率としては低下していくという問題があった(例えば、非特許文献1参照)。
具体的には、n型基板を用いた単結晶シリコン太陽電池の場合、上述のように、n層が形成される領域ではp型層が形成された領域よりも基板内での再結合電流が大きくなりやすいため、裏面接合太陽電池構造では、一般的にn型層が形成される面積はp型層が形成される面積よりも小さくした方が光電変換効率を高くすることができる(例えば、非特許文献2参照)。このため、n型層形成領域における基板内の再結合を低減するために基板厚を薄くすると受光面に対する投影面積がより大きいp型層領域の基板厚みが減り、電流が低下してしまう、という問題があった。
また、n型層形成領域の面積はp型層形成領域よりも面積が小さいため、n型層形成領域と基板の間およびn型層形成領域と集電電極間の抵抗は、p型層形成領域と基板の間およびp型層形成領域と集電電極間の抵抗よりも大きくなり、n型層形成領域が抵抗のボトルネックとなりやすいという問題があった。特にヘテロ接合太陽電池では基板とドープ層との間に絶縁層を有する場合が多いため、基板とドープ層との間の抵抗が大きくなりやすく、面積の小さいn層側の抵抗が問題となっていた。
また、裏面電極型太陽電池の同一主面において、原料を堆積して膜を形成する方法によりp型半導体とn型半導体を形成した場合、裏面のp型半導体膜とn型半導体膜が重なる部分では効率良く電流を取り出すことができなくなるため、重なり部分が小さいことが好ましい。その一方で、p型半導体膜とn型半導体膜が離れて存在する場合は、これらの間の領域には電界層が存在しないためキャリアの再結合速度が増大し、太陽電池出力が低下する、という問題があった。
本発明は、上記に鑑みてなされたものであって、半導体基板中でのキャリアの伝導距離が短く、キャリア移動による抵抗が低減され、かつ、半導体基板中でのキャリアの再結合が低減された光電変換効率に優れたヘテロ接合裏面電極型の構造を有する光起電力素子およびその製造方法、光起電力モジュールを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる光起電力素子は、第1主面と第2主面とを有する結晶系半導体基板の前記第1主面側に凹部と凸部とが形成され、前記凹部の表面に、誘電体膜または真性半導体膜と、第1導電型を有するアモルファス膜からなる第1半導体層と、第1電極とがこの順で積層され、前記凸部の表面に、誘電体膜または真性半導体膜と、第2導電型を有するアモルファス膜からなる第2半導体層と、第2電極とがこの順で積層され、前記凹部の表面が前記基板の前記第2主面に対して傾斜した面を含んで構成されること、を特徴とする。
本発明によれば、半導体基板中でのキャリアの伝導距離が短く、キャリア移動による抵抗が低減され、かつ、半導体基板中でのキャリアの再結合が低減された光電変換効率に優れたヘテロ接合裏面電極型の構造を有する光起電力素子が得られる、という効果を奏する。
以下に、本発明にかかる光起電力素子およびその製造方法の実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態では単結晶シリコン太陽電池を例に挙げて説明するが、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において、例えば光吸収層として多結晶シリコンを用いるなど適宜変更可能である。また、以下の説明で用いられる断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。各図面間においても同様である。また、平面図であっても、図面を見易くするためにハッチングを付す場合がある。
実施の形態1.
図1-1~図1-3は、この発明の実施の形態1にかかる光起電力素子であるヘテロ接合裏面電極型太陽電池の全体構成の一例を模式的に示す図である。図1-1は受光面(光入射面)と反対側の面(以下、裏面と呼ぶ)側から見た平面図、図1-2は図1-1において集電電極部分を除いた平面図である。図1-3は、図1-1の線分A-Bにおける要部拡大断面図である。また、比較のために従来の構成のヘテロ接合裏面電極型太陽電池の要部拡大断面図を図2に示す。なお、本実施の形態では、半導体基板と同じ伝導型の半導体膜を凹部に形成する場合について述べる。このような構造は、半導体基板と同じ導電型の凹部の半導体膜との界面の実効再結合速度が、半導体基板凹部のバルクの実効再結合速度に比べて小さい場合に特に有効であり、凹部での光吸収量が低減するものの、全体としての再結合が低減されることによる光電変換効率の向上が期待できる。特に表面パッシベーション能力が高い、最適化されたアモルファスシリコンによる単結晶シリコン基板のパッシベーションでは、このような状況となるため、ヘテロ接合を用いた裏面接合太陽電池構造の場合は、特に有効である。また、半導体基板に凹部を形成することにより、光吸収層としての半導体基板の厚みが減ることになり、光吸収量が減少する。しかし、凹部の内部表面を受光面に対して斜面を含むように形成することより、光吸収量の減少量を低減することができ、光電変換効率に優れた太陽電池を得ることができる。凹部が底面と側面とで構成される場合は側面のみが受光面に対して傾斜していてもよく、底面及び側面がともに傾斜しているとさらに好ましい。なお、受光面に微細な凹凸が形成されている場合、それらの高さを平均して得られる面を受光面の主面として、凹部の内面がその主面に対して斜面を含んでいればよい。
図1-1~図1-3は、この発明の実施の形態1にかかる光起電力素子であるヘテロ接合裏面電極型太陽電池の全体構成の一例を模式的に示す図である。図1-1は受光面(光入射面)と反対側の面(以下、裏面と呼ぶ)側から見た平面図、図1-2は図1-1において集電電極部分を除いた平面図である。図1-3は、図1-1の線分A-Bにおける要部拡大断面図である。また、比較のために従来の構成のヘテロ接合裏面電極型太陽電池の要部拡大断面図を図2に示す。なお、本実施の形態では、半導体基板と同じ伝導型の半導体膜を凹部に形成する場合について述べる。このような構造は、半導体基板と同じ導電型の凹部の半導体膜との界面の実効再結合速度が、半導体基板凹部のバルクの実効再結合速度に比べて小さい場合に特に有効であり、凹部での光吸収量が低減するものの、全体としての再結合が低減されることによる光電変換効率の向上が期待できる。特に表面パッシベーション能力が高い、最適化されたアモルファスシリコンによる単結晶シリコン基板のパッシベーションでは、このような状況となるため、ヘテロ接合を用いた裏面接合太陽電池構造の場合は、特に有効である。また、半導体基板に凹部を形成することにより、光吸収層としての半導体基板の厚みが減ることになり、光吸収量が減少する。しかし、凹部の内部表面を受光面に対して斜面を含むように形成することより、光吸収量の減少量を低減することができ、光電変換効率に優れた太陽電池を得ることができる。凹部が底面と側面とで構成される場合は側面のみが受光面に対して傾斜していてもよく、底面及び側面がともに傾斜しているとさらに好ましい。なお、受光面に微細な凹凸が形成されている場合、それらの高さを平均して得られる面を受光面の主面として、凹部の内面がその主面に対して斜面を含んでいればよい。
この太陽電池100においては、半導体基板としての結晶系のn型シリコン基板101(以下、シリコン基板101という場合がある)の受光面側(以下、表面側と呼ぶ場合がある)には、凹凸を有するテクスチャ構造が表面での光反射を低減する目的で形成されている。n型シリコン基板101の受光面側には、n型シリコン基板101よりもn型不純物濃度が高い領域であるn型拡散層107により、表面側で生じた少数キャリア(この場合には正孔)を表面側へと向かわせるFSF(Front Surface Field)と呼ばれる表面電界層が形成される。
また、受光面側のn型拡散層107の上面には、受光面側のシリコン表面でのキャリアの再結合を防ぐ目的で真性半導体層あるいは誘電体層106が形成されており、これがパッシベーション膜として機能している。また、この膜に積層してシリコン基板101の受光面への入射光の反射を防止する反射防止膜103が形成されている。ここで、例えばアモルファスシリコン膜においては、意図的に不純物を導入しない場合はp型の伝導を示すが、一般的にはこれも真性半導体に含まれる。そこで、本明細書中では、このような不純物を意図的に導入しない(不純物材料を添加しない)半導体を真性半導体とする。
一方、n型シリコン基板101の裏面には、櫛歯状に凹部115が設けられ、この凹部115の底面と側面には真性半導体層105Lが形成される。そして、n型シリコン基板101の裏面において凹部115に対して相対的に凸部となった凸部116の領域上には真性半導体層105Hが形成される。なお、以下では、真性半導体層105Lと真性半導体層105Hとを総称して真性半導体層105と呼ぶ場合がある。凹部115の幅は、一例として、たとえば10~100μm程度であり、凸部116の幅は、たとえば40~400μm程度である。ここで、電極形状としては、裏面接合型太陽電池に一般的な櫛歯型の電極パターンを用いるために凹凸部も櫛歯がかみ合った形としたが、そのほかの形状としても良い。
凹部115の真性半導体層105L上には、n型不純物を含むアモルファスシリコン膜からなるn型半導体層102が局所的に形成され、基板裏面側に流れてきた少数キャリア(この場合には正孔)が界面で再結合を防ぐ電界層を形成する。凸部116の真性半導体層105H上には、p型不純物を含むアモルファスシリコン膜からなるp型半導体層104が形成され、内部光電効果により生成したキャリアを分離するための電界層(半導体pn接合)が形成される。
このように構成された太陽電池100では、太陽光が太陽電池100の受光面側(n型シリコン基板101におけるn型拡散層107側)から照射されると、n型シリコン基板101内に正孔と電子とが生成する。光吸収によって生成したキャリアは拡散あるいはドリフトしていき、電子は凹部115のn型半導体層102に蓄積し、正孔はp型半導体層104に蓄積する。これにより、n型半導体層102に電子が過剰となり、p型半導体層104に正孔が過剰となり、光起電力が発生する。この結果、n型半導体層102に接して形成される電流取り出し電極110および集電電極111がマイナス極となり、裏面のpn接合を形成するp型半導体層104に接続した裏面の電流取り出し電極120および集電電極121がプラス極となり、図示しない外部回路に電流が流れる。
つぎに、このような構造を有する太陽電池100の製造方法について説明する。図3-1~図3-15は、実施の形態1にかかる太陽電池100の製造方法の処理手順の一例を模式的に示す要部断面図である。なお、ここでは、図1-1の線分A-B間に対応する部分、すなわち集電電極の延在方向に垂直な断面の一部を図示している。
まず、主面がおおよそ(100)面からなるn型シリコン基板101を用意する(図3-1)。ここでは、厚みが180マイクロメートル程度のn型単結晶シリコン基板を用意する。ついで、レーザスクライブ法によって、シリコン基板101の一面(裏面となる面)の主面上にレーザ光線を走査させて、凹部(溝)115を形成する(図3-2)。所望の完成電極の形状となるように、凹部115は、その深さ、幅およびパターンをあらかじめ調整して形成する。
また、レーザ照射では加工幅が細すぎる場合は、レーザ照射位置を少しずつずらしていくことにより加工幅を広げることができる。この工程で、レーザ光線が照射されなかった領域は相対的に凸部となり、凸部116となる。
なお、ここでは凹部115の形成方法としてレーザスクライブ法を用いたが、メカニカルスクライブ法や放電加工法、ブラスト法、フッ化水素酸中おける金属触媒とシリコンとの接触部の局所的エッチングなどの方法や、ホログラフィー光学素子を用いたレーザ加工によるエッチングマスクのパターニングと薬液エッチングと組み合わせる方法などを用いて凹部115(溝)を形成してもよい。
ついで、フッ化水素酸と硝酸との混合溶液からなる温度制御されたエッチング液にシリコン基板101を浸漬させて、シリコン基板101の表面近傍の欠陥および凹部形成時に生じた欠陥の除去を行う。このようにして形成された凹部115の形状の一例として、深さ20~50μm、幅10~100μm程度とすることができる。図1-3では凹部115はシリコン基板101に対して垂直な側壁をもって形成されているが、ここで説明するようにエッチングにフッ化水素酸と硝酸との混合水溶液を用いた場合は、レーザ加工を行った部分が他の部分より優先的にエッチングされ、傾斜と平滑な表面を持った凹部115が形成される。すなわち、凹部115は、側面がシリコン基板101の受光面に対して斜面を有して構成され、底面がシリコン基板101の基板面方向から凸部116方向に傾斜する傾斜面を有して構成される。一方、凸部116は、その表面が、主に略平坦面から構成される。これにより、特許文献4に示されるように高いパッシベーション能力が得られるという効果が得られる。ここで言う平坦な面とは、特許文献4に示されるような曲率の大きな面であり、より平坦であるほどパッシベーション能力としては高くなりパッシベーション能力の観点からは好ましく、光閉じ込め効率との兼ね合いでその平坦性は最適点を持つ。
その後、シリコン基板101の裏面に、大気圧CVD法により十分な厚みをもったシリコン酸化膜からなるマスク膜108を形成する(図3-3)。ついで、イソプロピルアルコールが添加され、かつ70~90℃に加熱された1重量%程度の濃度のアルカリ溶液中にシリコン基板101を浸漬し、アルカリ溶液による異方性エッチングを用いて、シリコン基板101の光入射面の表面に略{111}面から形成されるテクスチャ構造を形成し、粗面化するとともに表面近傍の欠陥および凹部115の形成時に生じた欠陥の除去を行う(図3-4)。
その後、シリコン基板101をオキシ塩化リン(POCl3)雰囲気中で加熱して、リンをシリコン基板101の表面に拡散させてn型拡散層107を形成する(図3-5)。これによって、シリコン基板101の受光面側の表面には、電界層が形成される。このn型拡散層107のシート抵抗が80Ω/□程度以下となり低すぎる場合は、半導体中の正孔と電子の密度が高くなった際に、上記n型拡散層107の伝導キャリアが、光励起キャリアの励起エネルギーを奪い光励起キャリアを再結合させてしてしまうため太陽電池の光電変換効率が低下してしまう。その一方で、表面のn型電界層がない場合は太陽電池の光劣化が生じる場合があるとともに光によって励起された少数キャリアである正孔が半導体とパッシベーション膜の界面で再結合したり、基板の横方向への伝導抵抗が大きくなったりすることにより光電変換効率が低下する。このため、このn型拡散層107のシート抵抗は80Ω/□以上500Ω/□以下とすることが好ましい。
その後、表面が疎水性となるまでフッ化水素酸水溶液中にシリコン基板101を浸漬し、シリコン基板101表面に形成されたリンガラス膜を除去するとともに裏面に形成されたマスク膜108を除去する。
つぎに、例えば、“W. Kern and D. Puotinen, RCA Review, 31, pp187,1970”に示される、一般的にRCA洗浄と呼ばれる洗浄をシリコン基板101に施した後、シリコン基板101を酸素(O2)ガス雰囲気中で加熱して、酸素をシリコン基板101の表面に拡散させて30nm程度の厚みのシリコン酸化膜を形成し、誘電体層106とする(図3-6)。
その後、シリコン基板101の光入射面(表面)側に、プラズマCVD法により60nm程度の厚みのアモルファスシリコン窒素化膜からなる反射防止膜103を形成する(図3-7)。
ついで、フッ化水素酸水溶液中にシリコン基板101を浸漬することにより、シリコン基板101の裏面の誘電体層106を除去する(図3-8)。そして、シリコン基板101を真空チャンバー内に導入し、温度制御下で水素ガス(H2)を導入し、プラズマ放電することによりシリコン基板101の表面をクリーニングする。
次に、温度制御下で、真空チャンバー内にシラン(SiH4)ガス及び水素ガス(H2)を導入し、プラズマ放電することによりシランを分解し、シリコン基板101の裏面全面に真性アモルファスシリコン膜からなる真性半導体層105を2nm~10nm程度の厚みで蒸着する(図3-9)。
次に、真空チャンバー内にシランガス、ホスフィン(PH3)及び水素ガスを導入し、プラズマ放電することによりシランやホスフィンを分解し、シリコン基板101の裏面全面にn型アモルファスシリコン膜からなるn型半導体層102を5nm~50nm程度の厚みで堆積する。次に、シリコン基板101の裏面全面にアクアミカ(クラリアント社製、登録商標)を塗布したのち、100℃程度の温度で乾燥させ、比較的低密度なシリコン酸化膜109とする(図3-10)。このシリコン酸化膜109は、後のエッチングにおいてリフトオフ層として機能する。
ついで、国際公開第2010/140224号明細書を参考にフッ化水素酸水溶液からなる温度制御されたエッチング液を、裏面における凹部115以外のシリコン基板101表面である凸部116部分に接触させて、その最表面を除去する(図3-11)。図3-11に示した例では、凸部116の最表面のシリコン酸化膜109、n型半導体層102及び真性半導体層105の除去に、エッチング液210を貯留するエッチング貯留層201の上面に、薬液保持体としてのスポンジローラ202を複数配置したエッチング装置200を用いる。このスポンジローラ202の直径は、凹部115の幅よりも大きくなるように形成されることが望ましい。
このようなエッチング装置200において、スポンジローラ202の少なくとも一部がエッチング液210に浸漬した状態でスポンジローラ202を回転させて、シリコン基板101とスポンジローラ202との接触を保ったままシリコン基板101を移動させる。これにより、スポンジローラ202と接しているシリコン基板101表面にエッチング液210が接触する。その結果、シリコン基板101の凸部116の最表面のシリコン層が除去され、シリコン基板101の裏面の凹部115のみにシリコン酸化膜109とn型半導体層102と真性半導体層105との膜が残った状態となる(図3-12)。ここで、凹部115の底面と側面に残された真性半導体層105が真性半導体層105Lとなる。
スポンジローラ202のスポンジ堅さや、スポンジローラ202あるいは薬液へシリコン基板101を押さえつける圧力を制御し、薬液のシリコン基板101への濡れ性を調整することにより凹部115への薬液の入り込みを制御するとともに、スポンジに保持された薬液が表面張力によりシリコン基板101への接触を保つようにすることができる。これにより、凸部116のみをエッチングするのみならず、凹部115内の側壁部分でエッチングされる領域の深さを変えることができる。さらに、微少な凹凸のついたスポンジや、スポンジ以外の液保持構造体を用いることによっても、シリコン基板101と薬液保持構造体との接触面積や、薬液保持構造体の柔らかさを変更することができ、エッチングの均一性の向上および凹部115の側壁部分の除去される領域の深さを変更することができる。
次に、シリコン基板101を真空チャンバー内に導入し、温度制御下で、水素ガス(H2)を導入し、プラズマ放電することによりシリコン基板101の裏面をクリーニングする。
次に、温度制御下で、真空チャンバー内にシラン(SiH4)ガス及び水素ガス(H2)を導入し、プラズマ放電することによりシランを分解し、シリコン基板101の裏面全面に真性アモルファスシリコン膜からなる真性半導体層105を2nm~10nm程度の厚みで堆積する。ここで、凸部116上に形成された真性半導体層105が真性半導体層105Hとなる。
次に、温度制御下で、真空チャンバー内にシランガス、ジボラン(B2H6)ガス及び水素ガスを導入し、プラズマ放電することによりシランとジボランを分解し、シリコン基板101の裏面全面にp型アモルファスシリコン膜からなるp型半導体層104を5nm~50nm程度の厚みで堆積する(図3-13)。
このとき、凹部115内にはp型半導体層104が形成されないように条件を調整することもできる。たとえば、凹部115の幅に対する深さの比を大きくする、あるいは、基板温度を低くし、原料ガスの流量、圧力、投入電力を調整し、成膜材料中の活性種の平均自由行程を短くするなどして、段差被覆性の低い条件で成膜を行うことによって、凸部116のみにp型半導体層104を形成することができる。
次に、シリコン基板101をフッ化水素酸水溶液からなる温度制御されたエッチング液に浸漬し、シリコン基板101の裏面の凹部115に残存するアクアミカから形成されたシリコン酸化膜109をエッチングして除去することにより、その上面に形成された真性半導体層105およびp型半導体層104を除去する(図3-14)。
つぎに、アルゴンガス等の不活性ガス、あるいはアルゴンガス等の不活性ガスで希釈された水素ガスを含む雰囲気中で、シリコン基板101を100~300℃程度の温度で加熱することによりアモルファスシリコンとシリコン基板101との界面の欠陥を低減させる。このため不活性化ガスとしては、アルゴンガスでなく窒素ガスでもよい。
続いて、酸化インジウムをターゲットとしたスパッタリング法により、酸化インジウム膜をシリコン基板101の裏面に蒸着する(図3-15)。この際に、蒸着された酸化インジウム膜からなる透明導電性電極のパターンが電流取り出し電極110及び電流取り出し電極120の形状となるようにメタルマスクをシリコン基板101上に配置して蒸着することによって図1-1に示される櫛歯形状の電流取り出し電極を形成することができる。
また、透明導電性電極である酸化インジウム層はなくてもよく、真空加熱蒸着法によりアルミニウム膜をシリコン基板101の裏面に蒸着して形成してもよい。この際も、蒸着されたアルミニウムのパターンが電流取り出し電極110および電流取り出し電極120の形状となるようにメタルマスクをシリコン基板101上に配置して蒸着することによって図1-1に示される櫛歯形状の電流取り出し電極(アルミニウム電極)を形成することができるが、この場合はp型半導体層104もしくはn型半導体層102の伝導度が低いため、アルミニウム電極が接触していない部分のp型半導体層104もしくはn型半導体層102に到達したキャリアはアルミニウム電極まで有効に集電されず、発電出力が低下する。
この上からスクリーン印刷法により、スクリーン版を用いて集電電極111および集電電極121のパターンに集電電極を印刷した後に200℃程度で乾燥することにより、図1-3に示される構造を有するヘテロ接合裏面電極型太陽電池を得ることができる。このような集電電極材料として例えば藤倉化成株式会社製のドータイト(登録商標)や銀粒子を含有したペーストなどの導電性ペーストを使用してもよい。このようなペーストを用いることにより、金属電極表面での光散乱性を向上させることができ、光閉じ込め効率を向上させることができる。特に100ナノメートルから400ナノメートル程度の粒径のナノの粒子を用いることが好ましい。
この後、基板を更に加熱することにより電極とシリコンの密着性を向上させてもよい。
上述した説明では、シリコン基板101を用いた太陽電池を例に挙げて説明したが、シリコン以外の太陽電池や光発電デバイスにも上記構造を適用することができる。また、上述した説明では、単結晶のn型シリコン基板を用いる場合を説明したが、多結晶基板などにも適用することができる。
さらに、上述した説明では、エッチング装置200でスポンジローラ202を介してシリコン基板101とエッチング液210とを接触させ、エッチング液210が凹部115に浸入できないようにして、エッチング液210とシリコン基板101の凹部115内との接触を防いで、凸部のみを加工した。しかし、これ以外にも、水などの粘度が高い溶媒を使用する方法や、シリコン基板101に対する濡れ性の低い溶媒を使用する方法や、液面に浮かべた半導体基板に気泡を導入してシリコン基板101の凹部115に保持させる方法、フォトリソグラフィー法によってレジストでマスクしてエッチングする等の方法を用いてもよい。これらの方法によっても、エッチング液210とシリコン基板101の凹部115内との接触を防ぐことができ、凸部のみをエッチングすることが可能である。さらに、上記のエッチングの方法としては薬液によるエッチングのみらならずシリコン基板101にダメージが入らない気相法を用いてもよい。
初期のシリコン基板101への溝などの凹部115形成には、薬液エッチングによるダメージ除去を施す深さおよび時間を低減するために、加工ダメージが浅い方法によって行われることが望ましい。具体的には、レーザ加工法を用いる場合は、シリコン基板101の光吸収係数が大きい領域の波長をもつレーザ光を用いて加工することによりダメージ深さを抑制することができ、ダメージ除去工程によるエッチング量と時間を低減することができる。このような加工に用いるレーザ光線の波長としては、加工対象がシリコンの場合は、355nmなどの比較的波長が短いものを用いることが好ましい。
つぎに、上述した実施の形態1にかかる太陽電池の製造方法により製造した太陽電池の特性について評価した結果について説明する。上述した方法によって製造した太陽電池を実施例1とした。
また、実施例1において、図3-2に示される凹部115の形成を行わず、図3-11に示される凸部116のみを選択的にエッチングを行う代わりに、シリコン基板101の裏面にアクアミカによる酸化膜を形成したのち、フォトリソグラフィーにより櫛歯状にレジストを形成してから、半導体基板全体をフッ酸溶液に浸漬し、凸部116に相当する領域の真性半導体層とn型半導体層を除去した以外は、実施例1と同様にして作製した太陽電池を比較例1(図2参照)とした。この際、比較例1では、集電電極との接触面積を実施例1と同等にするために、n型半導体層102の幅を実施例1の凹部115の側壁高さと底面の幅を合わせた場合と同じとなるようにした。
表1に、比較例1と比較した実施例1の太陽電池の出力特性を示す。ここでは、各太陽電池について、実際に電池を作動させ、太陽電池出力特性として、光電変換効率(%)、曲線因子(%)、短絡電流密度(mA/cm2)および開放電圧(V)を測定し、比較例1に対する実施例1の各値の比率を算出した。
裏面接合型太陽電池においては、n型半導体基板と同じ導電型を持つn型半導体層が形成された領域に光が入射した場合、n型半導体層が形成された領域で光生成した少数キャリアはp型半導体層がある領域まで拡散していく必要があるため、一部の少数キャリアはその間に失活してしまい短絡電流が減少する。このことから、電極形成面の表面積を増大させずに(凹凸を形成せずに)抵抗損失を低減するためにn型半導体層の領域を増やすとp型半導体層の領域が低減し、短絡電流が減少する。
これに対し、実施例1では、ヘテロ接合裏面接合型太陽電池において、半導体基板と同じ導電型を持つn型半導体層102の受光面に対する投影面積が比較例1よりも小さいため、n型半導体層102付近で光生成するキャリア量は、実施例1の場合の方が比較例1の場合よりも少なくなる。この結果、n型半導体層102からp型半導体層104まで拡散していくキャリアの量を減らすことができるため拡散の間に再結合するキャリアの量を減らすことができ、短絡電流密度を向上させることができたと考えられる。
比較例1では集電電極との接触面積を同等とするためにn型半導体層102の幅を広くしたが、これとは異なり前記再結合による電流低下を防ぐために、凹凸を形成せずにn型半導体層の領域の面積を減らすとn型半導体層の領域と電極との間の接触面積が小さくなり、接触抵抗の増大により太陽電池出力が減少してしまう。よって、半導体基板に凹凸部を形成する場合は、入射光に対するn型半導体層の領域の投影面積を増大させることなく、凹部の深さ方向の分だけn型半導体層と電極との接触面積を増やすことができるため接触抵抗による損失を低減することができ、光電変換効率に優れた太陽電池を得ることができる。
その一方で、実施例1では、n型半導体層102はn型シリコン基板101に対して凹部115の側面および底面部分を通じて接触するため、その接触面積は凹部を持たない比較例1に比べて大きくすることができる。
比較例1では、p型半導体層104はその面積が広いため接触抵抗がn型半導体層102の接触抵抗に比べて小さいのに対し、n型半導体層102はn型シリコン基板101に対して接触面積が小さく、その接触抵抗が大きいため抵抗による電力損失が大きい。したがって、比較例1に比べて実施例1の方が、n型半導体層102のn型シリコン基板101に対する接触面積が大きく、電力損失が低減できたため、高い曲線因子が得られたと考えられる。
特に、表面パッシベーション能力が高いアモルファスシリコンと単結晶シリコン基板との組み合わせでは、半導体基板と凹部の半導体膜との界面の実効再結合速度が、半導体基板凹部のバルクの実効再結合速度に比べて小さくなるため、n型半導体層が形成された凹部ではバルクと界面を合わせた全体としての再結合が低減され、光電変換効率が向上する。
また、半導体基板に凹部を形成することにより光吸収層としてのシリコン基板の厚みが減ることになり、凹部に対応する基板内において吸収される光の量が低減する。しかし、凹部の底面または側面を受光面に対して斜面をなすように形成することより凹部に入射した光は凸部領域のほうへ導かれ、光吸収量の低減を光学的に防ぐことができ、光電変換効率に優れた太陽電池を得ることができる。この際、上記の反射率を上げるために、斜面にも反射率の高い銀電極が形成されることが好ましい。半導体にシリコンを用いる場合、金属電極はシリコンとシリサイドを形成し、反射率が低下し、金属-シリコン界面の再結合速度が大きくなるが、電極が半導体に直に接触しないヘテロ接合太陽電池では、この反射効果が顕著であり、金属とシリコンとの界面での再結合の影響がないという利点がある。
また、凹部115は、凹部115の底面または側面が受光面に対して斜面をなすように形成されることより、凹部115まで到達した光がp型半導体層104が形成されている領域に反射され、光吸収量の低減を光学的に防ぐとともに、よりキャリア収集効率の高いp型半導体層に隣接する基板内領域でキャリアを発生させることができるため、光吸収後のキャリアの再結合を防ぐことができ、光電変換効率に優れた太陽電池を得ることができる。
また、n型半導体層102が形成される凹部領域115の基板の厚みは薄くなっているため、受光面から凹部領域115に対応する場所に入射する光が、基板内部において吸収される量は減少する。しかし、n型層形成領域のほうがp型層形成領域よりも受光面に対する投影面積が小さいため元々その影響は小さく、更に本願などの光閉じ込め構造を用いることにより、光吸収量の低下は小さくすることができる。その一方でp型半導体層104が形成される凸部領域116の基板の厚みは比較例と同等であるため、p型半導体層形成領域に対応する凸部領域116に受光面から入射する光が基板内で吸収される量は比較例と同等となる。このため、光吸収量低下の影響は小さく、それ以外の寄与により、全体としては光電変換効率が向上する。
これに対し、接触抵抗を低減させるために特開平3-165578号公報、特開2004-47824号公報のように、n型半導体層形成領域とp型半導体層形成領域との両方を凹部とする構造では、p型半導体層形成領域が凸部となる構造に比べて発電を担うp型半導体層形成領域の半導体基板の厚みが減少してしまうため光吸収量が低下し、短絡電流が低下する。同時に、p型半導体層形成領域が凸部となる場合に比べて、その接合面積が増大するため、飽和暗電流密度が増大し、開放電圧が低下するという問題が生じる。このほかにも、特にヘテロ接合裏面電極型太陽電池では、p型半導体層が凹部に形成される場合、n基板に対してpn接合を形成するp型半導体層に膜厚分布が生じてしまい、曲線因子と開放電圧が低下するという問題が生じる。
また、裏面の表面付近における表面積あたりの光生成キャリア量は、受光面に対する投影面積が小さい凹部115の側壁で小さくなる。このため、本実施の形態によれば、図1-3や後述する図1-4のように、p型半導体膜とn型半導体膜が積層されない真性半導体層や誘電体層のみで半導体基板がパッシベーションされる領域を、凹部側壁に形成することで、p型半導体膜とn型半導体膜がなく電界層がない領域でのキャリア生成量を低減し、再結合を抑制して有効に電流を取り出すことができるようになるため、発電出力に優れた太陽電池をつくることができる。なお、特許第3301663号公報では、電極部分の反射、再結合のことを考慮していない。
これに対して、実施例1では、電極形成面に凹凸を形成して表面積を増大させることにより、p型半導体層104のn型シリコン基板101に対する接触面積を減らすことなくn型半導体層102のシリコン基板101に対する接触面積を増大させることができる。このため、短絡電流を低下させることなく、抵抗損失を低減させ、発電出力と電極の密着性に優れたヘテロ接合裏面電極型太陽電池を製造することができる。
また、実施例1においては、凹部115は、なだらかで平滑な表面となっているためパッシベーション膜の機能を果たす真性半導体層105の膜厚分布が生じにくいとともに、pn接合が形成される面積が低減し、飽和暗電流密度の低減した、効果の高いパッシベーション効果を得ることができる。
また、実施例1では、半導体基板中に凹部と凸部を形成し、その凹部内に半導体層と電極とを形成することによって、光生成したキャリアが半導体層および電極に到達するまでの距離を短くすることができ、半導体基板中をキャリアが移動することによる抵抗損失を凹部のへこみ分だけ低減することができ、発電出力に優れた太陽電池を製造することができるという効果を奏する。
また、実施例1では、簡便なプロセスによって自己整合的にp型半導体層104を形成することで、位置合わせ精度を向上させることができる。これにより、発電能力の低い真性半導体層のみが半導体基板上に形成されている領域(もしくはn型半導体層102とp型半導体層104とが重なっている領域)の面積および電流取り出し電極が形成されていないp型半導体層104とn型半導体層102の面積を小さくすることができる。この結果、発電に寄与する裏面の面積を増大させることができ、発電出力の向上が得られる。したがって、実施例1では、表面に凹部115を設けずにヘテロ接合裏面電極型太陽電池を形成した場合に比して、曲線因子と短絡電流が増大した太陽電池出力特性を有する太陽電池セルを製造することができる。
また、実施例1において、図3-4の受光面のテクスチャ形成後に裏面のマスク膜108をフッ化水素酸によって除去し、n型拡散層107を受光面と共に裏面側にも形成した後に図3-11と同様にして裏面の凸部のみをエッチングすることにより、凹部115部分にn型拡散層107を形成することができる。この後、再び裏面のマスク膜108を形成し、図3-6以降の工程は実施例1と同様に処理することにより、凹部115部分にn型拡散層107が有るため、シリコン基板101の厚み方向以外(横方向)の伝導性を向上させることができる。このような構造の太陽電池を図1-4に示す。図1-4は、実施の形態1にかかる太陽電池の変形例を示す要部拡大断面図である。ここでは、凹部115部分のn型拡散層107を受光面側のn型拡散層107と同じ不純物濃度としたが、凹部115部分のn型拡散層107の不純物濃度は受光面側のn型拡散層107と異なっていてもよい。
以上のように、実施の形態1においては、キャリアの再結合を抑制しながら、パッシベーションのための半導体層と半導体基板との、また、集電電極と電流取り出し電極との接触面積を増大させる効果を有する。
また、実施の形態1においては、電界層形成のための半導体層(p型半導体層104)を自己整合的に形成することで、異なる導電型の半導体層の位置合わせ精度を向上させることができ、発電能力の低い真性半導体層のみが半導体基板上に形成されている領域(もしくはn型半導体層とp型半導体層が重なっている領域)の面積および電流取り出し電極が形成されていないp型半導体層とn型半導体層の面積を小さくすることができる。この結果、発電に寄与する裏面の面積を増大させることができ、発電出力の向上が得られる。
また、実施の形態1においては、凹部115の側面部が、シリコン基板101の基板面に対して所定の傾斜を有する斜面とされ、凹部115はなだらかで平滑な曲面となっているためパッシベーション膜の機能を果たす真性半導体層105の膜厚分布が生じにくく、効果の高いパッシベーション効果を得ることができる。
したがって、実施の形態1によれば、半導体基板中でのキャリアの伝導距離が短く、キャリア移動による抵抗が低減され、かつ、透明電極および集電電極とパッシベーション膜との接触面積の増大によって接触抵抗が低減され、かつ、半導体基板中でのキャリアの再結合が低減された光電変換効率に優れたヘテロ接合裏面電極型の構造を有する太陽電池が得られる。
実施の形態2.
図4は、実施の形態2にかかる太陽電池の構成の一例を模式的に示す要部断面図である。図4においても、図1-3と同様に基板の面内において櫛歯状の集電電極の延在方向に垂直な方向の断面の一部を示している。また、実施の形態2では、半導体基板と逆の伝導型の半導体膜を凹部に形成する場合について述べる。特に、半導体基板と凸部の半導体膜との界面の実効再結合速度が半導体基板凸部のバルクの実効再結合速度に比べて大きい場合、あるいは半導体基板と凹部の半導体膜との界面の実効再結合速度が半導体基板凹部のバルクの実効再結合速度に比べて小さい場合、の少なくともどちらか一方を満たす際は、この構造によってバルクと界面を合わせた全体としての再結合が低減され、光電変換効率が向上する。また、図4においては、実施の形態1の場合と同様の部材については同じ符号を付している。
図4は、実施の形態2にかかる太陽電池の構成の一例を模式的に示す要部断面図である。図4においても、図1-3と同様に基板の面内において櫛歯状の集電電極の延在方向に垂直な方向の断面の一部を示している。また、実施の形態2では、半導体基板と逆の伝導型の半導体膜を凹部に形成する場合について述べる。特に、半導体基板と凸部の半導体膜との界面の実効再結合速度が半導体基板凸部のバルクの実効再結合速度に比べて大きい場合、あるいは半導体基板と凹部の半導体膜との界面の実効再結合速度が半導体基板凹部のバルクの実効再結合速度に比べて小さい場合、の少なくともどちらか一方を満たす際は、この構造によってバルクと界面を合わせた全体としての再結合が低減され、光電変換効率が向上する。また、図4においては、実施の形態1の場合と同様の部材については同じ符号を付している。
この太陽電池300においては、半導体基板としてのn型シリコン基板101の受光面側には、凹凸を有するテクスチャ構造が表面での光反射を低減する目的で形成されている。シリコン基板101の受光面側には、シリコン基板101よりもn型不純物濃度が高い領域であるn型拡散層107により、表面側で生じた少数キャリア(この場合には正孔)を表面側へと向かわせるFSF(Front Surface Field)と呼ばれる表面電界層が形成される。
また、受光面側のn型拡散層107の上面には、受光面側のシリコン表面でのキャリアの再結合を防ぐ目的で真性半導体層あるいは誘電体層106が形成されており、これがパッシベーション膜として機能している。また、この膜に積層してシリコン基板101の受光面への入射光の反射を防止する反射防止膜103が形成されている。
一方、シリコン基板101の裏面には、櫛歯状に凹部115が設けられ、この凹部115の底面と側面には真性半導体層105Lが形成される。そして、シリコン基板101の裏面において凹部115と相対的に凸部となった凸部116の領域上には真性半導体層105Hが形成される。凹部115の幅は、一例として、たとえば400μm程度であり、凸部116の幅は、たとえば100μm程度である。
凹部115の真性半導体層105L上には、p型不純物を含むアモルファスシリコン膜からなるp型半導体層104が局所的に形成され、内部光電効果により生成したキャリアを分離するための電界層(pn接合)を形成する。凸部116の真性半導体層105H上には、n型不純物を含むアモルファスシリコン膜からなるn型半導体層102が局所的に形成され、正孔が半導体基板表面に到達することを抑制するための電界層が形成される。
このように構成された太陽電池300では、太陽光が太陽電池300の受光面側(シリコン基板101におけるn型拡散層107側)から照射されると、シリコン基板101内に正孔と電子とが生成する。光吸収によって生じたキャリアは拡散あるいはドリフトしていき、電子と正孔とは、半導体pn接合面付近の電界によって分離され、生成した電子は凸部116のn型半導体層102に向かって移動し、正孔は凹部115のp型半導体層104に向かって移動する。これにより、n型半導体層102に電子が過剰となり、p型半導体層104に正孔が過剰となり、光起電力が発生する。この結果、n型半導体層102に接して形成される電流取り出し電極110および集電電極111がマイナス極となり、裏面のpn接合を形成するp型半導体層104に接続した裏面の電流取り出し電極120および集電電極121がプラス極となり、図示しない外部回路に電流が流れる。
つぎに、このような構造を有する太陽電池300の製造方法について説明する。図5-1~図5-13は、実施の形態2にかかる太陽電池300の製造方法の処理手順の一例を模式的に示す要部断面図である。なお、ここでは、図1-2の線分A-B間に対応する部分、すなわち集電電極の延在方向に垂直な断面の一部を図示している。
まず、n型シリコン基板101を用意する(図5-1)。ここでは、n型単結晶シリコン基板を用意する。ついで、レーザスクライブ法によって、このシリコン基板101の裏面の主面上にレーザ光線を走査させて、凹部115(溝)を形成する(図5-2)。所望の完成電極の形状となるように、凹部115は、その深さ、幅およびパターンをあらかじめ調整して形成する。
また、レーザ照射では加工幅が細すぎる場合は、レーザ照射位置を少しずつずらしていくことにより加工幅を広げることができる。この工程で、レーザ光線が照射されなかった領域は相対的に凸部となり、凸部116となる。
なお、ここでは凹部115の形成方法としてレーザスクライブ法を用いたが、メカニカルスクライブ法や放電加工法、ブラスト法、フッ化水素酸中おける金属触媒とシリコンとの接触部の局所的エッチングなどの方法や、レーザ加工によるエッチングマスクのパターニングと薬液エッチングと組み合わせる方法などを用いて凹部115(溝)を形成してもよい。
ついで、水酸化カリウム水溶液からなる加熱されたエッチング液にシリコン基板101を浸漬させて、シリコン基板101の表面近傍の欠陥および凹部形成時に生じた欠陥の除去を行う(図5-3)。図4では凹部115はシリコン基板101に対して垂直な側壁をもって形成されているが、側壁は基板に対して垂直である必要はなく、シリコン基板101に対して傾斜をなし、その表面が平滑となることが好ましい。
ついで、イソプロピルアルコールが添加され、かつ70~90℃に加熱されたアルカリ溶液中にシリコン基板101を浸漬し、アルカリ溶液による異方性エッチングを用いて、シリコン基板101の光入射面の表面に略{111}面から形成されるテクスチャ構造を形成し、粗面化するとともに表面近傍の欠陥および凹部115の形成時に生じた欠陥の除去を行う。このようにして形成される凹部115の形状の一例として、深さ20~100μm、幅400μm程度とすることができる。
その後、シリコン基板101をオキシ塩化リン(POCl3)雰囲気中で加熱して、リンをシリコン基板101の表面に拡散させて、n型拡散層107を形成する(図5-4)。これによって、シリコン基板101の受光面側の表面には電界層が形成される。このn型拡散層107のシート抵抗が80Ω/□程度以下となり低すぎる場合は、半導体中の正孔と電子の密度が高くなった際に、上記n型拡散層107の伝導キャリアが、光励起キャリアの励起エネルギーを奪い光励起キャリアを再結合させてしてしまうため太陽電池の光電変換効率が低下してしまう。その一方で、表面のn型電界層がない場合は太陽電池の光劣化が生じるとともに光によって励起された少数キャリアである正孔が半導体とパッシベーション膜の界面で再結合することにより光電変換効率が低下する。このため、このn型拡散層107のシート抵抗は80Ω/□以上500Ω/□以下とすることが好ましい。
その後、シリコン基板101を、表面が疎水性となるまでフッ化水素酸水溶液中に浸漬し、シリコン基板101表面に形成されたリンガラス膜を除去する。
つぎに、一般的にRCA洗浄と呼ばれる洗浄をシリコン基板101に施した後、シリコン基板101を酸素(O2)ガス雰囲気中で加熱し、酸素をシリコン基板101の表面に拡散させて30nm程度の厚みのシリコン酸化膜を形成し、誘電体層106とする(図5-5)。
その後、シリコン基板101の光入射面(表面)側に、プラズマCVD法により約50nm程度の厚みのアモルファスシリコン窒素化膜からなる反射防止膜103を形成する(図5-6)。
ついで、裏面が疎水性となるまでフッ化水素酸水溶液中にシリコン基板101を浸漬し、シリコン基板101裏面に形成された誘電体層106を除去する。このあと、70~90℃に加熱されたアルカリ溶液中にシリコン基板101を浸漬し、イソプロピルアルコールを含有するアルカリ溶液による異方性エッチングを用いて、裏面に形成されたn型拡散層107の除去を行うと共にシリコン基板101の裏面全体にも略{111}面から構成されるテクスチャを形成する(図5-7)。この結果、裏面凹部底面と側面もシリコン{111}面によって構成される傾斜を持った多数の平滑な表面が形成され、およそ{100}面となるようにスライスされた受光面に対してこのような斜面はおよそ50°の角度をなす。ただし、図4および図5-7~図5-10中では図が複雑になるため裏面に形成されたテクスチャによる凹凸の記述は省いている。
ここで、受光面のテクスチャ表面が一般的なシリコン{111}面から構成され、裏面側の傾斜面が受光面に対して約40°以上の角度をなす場合、基板に対して垂直に入射し裏面で鏡面反射されてから受光面の(111)面で反射される際に、基板側へ戻る方向へと反射される成分が多くなるため、裏面側の傾斜面は受光面に対して約40°以上の角度をなすことが好ましい。これに対し、裏面側の傾斜面が受光面に対して約40°未満の角度をなす場合、基板に対して垂直に入射した光が裏面で反射されてから受光面に入射した際におもて面側から光が出射してしまい、有効に光を閉じ込めることができない。
さらに、裏面側の傾斜面が受光面に対して約50°以上の角度をなす場合は、裏面で反射されてから受光面に入射する際の光の入射角が臨界角以上となり、光は全反射されるのでより好ましい。
その一方で、裏面側の傾斜面が受光面に対して約60°以上の角度をなす場合、裏面の斜面で反射された光は再び裏面へ入射した後、おもて面から出射することになるため、好ましくない。
このような傾斜面を、基板と同じ伝導型のn型半導体層が形成される領域に形成しても、表面積増大による案電流密度増大の影響は小さいため、開放電圧の低下はほとんどない。その一方で、光閉じ込め効率の向上により太陽電池特性を向上させることができる。
次に、シリコン基板101を真空チャンバー内に導入し、温度制御下で水素ガス(H2)を導入し、プラズマ放電することによりシリコン基板101の表面をクリーニングする。次に、シリコン基板101を真空チャンバー内において、温度制御下でシラン(SiH4)ガス及び水素ガス(H2)を導入し、プラズマ放電することによりシランを分解し、シリコン基板101の裏面全面に真性アモルファスシリコン膜からなる真性半導体層105を2nm~10nm程度の厚みで蒸着する。
次に、真空チャンバー内にシランガス、ジボラン(B2H6)及び水素ガスを導入し、プラズマ放電することによりシランとジボランを分解し、シリコン基板101の裏面全面にp型アモルファスシリコン膜からなるp型半導体層104を5nm~50nm程度の厚みで成膜する。次に、スパッタリング法によりシリコン基板101の裏面全体にシリコン酸化膜109を形成する(図5-8)。
次に、耐酸性レジスト117をシリコン基板101の裏面のおおよそ凹部115の領域に重なるように、スクリーン印刷法により用いて印刷する(図5-9)。そして、フッ化水素酸中にシリコン基板101を浸漬することにより、おおよそ凸部116の領域のシリコン酸化膜109、p型半導体層104および真性半導体層105を除去してシリコン基板101の表面を露出させる(図5-10)。ここで、凹部115の底面と側面に残された真性半導体層105が真性半導体層105Lとなる。
次に、温度制御されたアルカリ溶液にシリコン基板101を浸漬することにより耐酸性レジスト117を除去した後、シリコン基板101に前述のRCA洗浄からフッ化水素酸処理を除いた洗浄処理を施す。そして、ウェハにフッ化水素酸処理と水洗処理を施したのちシリコン基板101を真空チャンバー内に導入し、温度制御下で水素ガス(H2)を導入し、プラズマ放電することによりシリコン基板101の裏面をクリーニングする。
次に、温度制御下で、真空チャンバー内にシラン(SiH4)ガス及び水素ガス(H2)を導入し、プラズマ放電することによりシランを分解し、シリコン基板101の裏面全面に真性半導体層105を2nm~10nm程度の厚みで蒸着する。
次に、真空チャンバー内にシランガス、ホスフィン(PH3)及び水素ガスを導入し、プラズマ放電することによりシランやホスフィンを分解し、シリコン基板101の裏面全面にn型アモルファスシリコン膜からなるn型半導体層102を5nm~50nm程度の厚みで成膜する(図5-11)。
次に、耐酸性レジストをシリコン基板101の裏面のおおよそ凸部116領域に重なるようにスクリーン印刷法により印刷する。シリコン酸化膜109が除去されてp型半導体層104が表面に露出するとフッ化水素酸水溶液に対して凹部115がはっ水性を示すようになるため、凹部115がはっ水性を示すようになるまでフッ化水素酸水溶液中にシリコン基板101を浸漬する。これにより、おおよそ凹部115の領域に形成されたn型半導体層102、真性半導体層105およびシリコン酸化膜109を除去してp型半導体層104を表面に露出させる。その後、シリコン基板101をアルカリ溶液中に浸漬し、耐酸性レジストを除去する(図5-12)。ここで、凸部116上に残存する真性半導体層105が真性半導体層105Hとなる。
ついで、スパッタリング法によりインジウム錫酸化物(ITO)膜をシリコン基板101の裏面に蒸着する(図5-13)。この際に、蒸着されたインジウム錫酸化物(ITO)膜のパターンが電流取り出し電極110および電流取り出し電極120の形状となるようにメタルマスクをシリコン基板101上に配置して蒸着することによって図1-1に示されるような櫛歯形状の電流取り出し電極を形成することができる。この際、p型半導体層102とn型半導体層104の間をまたぐようにメタルマスクを配置する。また、このような透明導電性電極としてはインジウム酸化物や酸化スズ、酸化亜鉛等でも良い。
この上からスパッタリング法等の蒸着法により、上述のメタルマスクと同様の形状のメタルマスクを用いて集電電極111および集電電極121のパターンにアルミニウム膜を蒸着することにより、図4に示される構成を有する実施の形態2によるヘテロ接合裏面電極型太陽電池を得ることができる。この後、基板を加熱することにより電極とシリコンの密着性を向上させてもよい。
また、蒸着法を用いずにスクリーン印刷法により、スクリーン版を用いて集電電極を印刷することによっても、図4に示されるヘテロ接合裏面電極型太陽電池を得ることができるが、この際は基板を透過した光を反射させるために銀等の900nm~1200nmの波長領域で反射率の高い金属を用いることが好ましい。さらに銀粒子含有ペーストを用いることにより、基板を透過した光を金属電極表面で散乱性させることができ、基板内の光閉じ込め効率を向上させることができる。
上述した説明では、シリコン基板101を用いた太陽電池を例に挙げて説明したが、シリコン以外の太陽電池や光発電デバイスにも上記構造を適用することができる。また、上述した説明では、単結晶のn型シリコン基板を用いる場合を説明したが、多結晶基板などにも適用することができる。
つぎに、上述した実施の形態2にかかる太陽電池の製造方法により製造した太陽電池の特性について評価した結果について説明する。上述した方法によって製造した太陽電池を実施例2とした。
また、凹部115の形成を行わなかった以外は、実施例2と同様にして作製した太陽電池を比較例2(図2参照)とした。この際、比較例2ではn型半導体層の幅を実施例2の凹部115を受光面へ垂直に投影した場合の幅と同じとなるようにした。
表2に、比較例2と比較した実施例2の太陽電池の出力特性を示す。ここでは、各太陽電池について、実際に電池を作動させ、太陽電池出力特性として、光電変換効率(%)、曲線因子(%)、短絡電流密度(mA/cm2)および開放電圧(V)を測定し、比較例2に対する実施例2の各値の比率を算出した。
少数キャリアの再結合の大きさが、n型半導体層102下部>シリコン基板101内部>p型半導体層104下部、の順の場合、n型半導体層102がある領域では、バルクシリコンの方がn型半導体層102よりも再結合が小さいため、その部分ではシリコン基板101の厚みが厚い方が開放電圧が大きくなる。これに対して、p型半導体層104がある領域では、p型半導体層104の方がバルクシリコンよりも界面再結合が小さいため、その部分ではシリコン基板101の厚みが薄い方が開放電圧が大きくなる。この結果、表2に示すように実施例2では比較例2に比べて高い開放電圧を得ることができる。
これに対し、裏面電極型太陽電池において半導体基板の基板厚を単純に薄くしただけの場合は、半導体基板と同じ導電型を持つ半導体層が形成された領域での再結合が大きくなってしまい、短絡電流および開放電圧の低下が生じる。
実施例2では、n型半導体層を形成した領域近傍における再結合による損失を比較例2と同程度に保ちつつ、少数キャリアの再結合が小さいp型半導体層が形成された領域のシリコン基板の厚みを低減することにより、シリコン基板内でのキャリア再結合を低減することができ、発電出力に優れた太陽電池を得ることができる。
また、実施例2では、シリコン基板101の裏面の表面にもテクスチャを形成し、裏面電極に反射率の高い銀をもちいて裏面で光反射しているため、入射した光の光閉じ込め効果が高い。このため、p型半導体層104が形成されている領域のシリコン基板101の厚みが多少減少してもシリコン基板101内での光吸収量は減少しないため、短絡電流の低下も抑制できる。
接触抵抗を低減させるために特開平3-165578号公報、特開2004-47824号公報のように、n型領域とp型領域両方を凹部とする構造では、n型半導体層形成領域が凸部となる構造に比べて、n型半導体が形成された領域に隣接する半導体基板の厚みが減少してしまうため光吸収量が低下し、短絡電流が低下する。このほかにも、特にヘテロ接合裏面電極型太陽電池では、n型半導体層が凹部に形成される場合、n型半導体層に膜厚分布が生じてしまい、曲線因子と開放電圧が低下するという問題が生じる。
また、実施例2のように半導体基板に凹凸部を形成する場合は、入射光に対するn型半導体層の領域の投影面積を増大させることなく、凹部の深さ方向の分だけn型半導体層と半導体基板、およびn型半導体層と透明電極との接触面積を増やすことができるため、各界面での抵抗による損失を低減することができ、光電変換効率に優れた太陽電池を得ることができる。これに対し、凹凸を形成せずにn型半導体層の領域の面積を減らすとn型半導体層の領域と半導体基板、およびn型半導体層と透明電極との間の接触面積が小さくなり、接触抵抗の増大により太陽電池出力が減少する。また、接触抵抗低減のためにn型半導体層の領域の面積を増大させると、n型半導体層の領域へ入射した光によって生成した少数キャリアがp型半導体層の領域に拡散する間に失活してしまい電流損失が生じる。
よって、実施例2では、半導体基板中に凹部と凸部を形成し、その凹部内に半導体層と電極とを形成することによって、光生成したキャリアが半導体層および電極に到達するまでの距離を短くすることができ、半導体基板中をキャリアが移動することによる抵抗損失を凹部のへこみ分だけ低減することができ、発電出力に優れた太陽電池を製造することができるという効果を奏する。
以上のように、実施例2においては、シリコン基板101内でのキャリアの再結合を抑制することにより開放電圧を向上させる効果を有する。その結果、シリコン基板101の裏面に凹部115を設けずにヘテロ接合裏面電極型太陽電池を形成した場合に比して、開放電圧が増大した太陽電池出力特性を有する太陽電池を製造することができる。
したがって、実施の形態2によれば、半導体基板中でのキャリアの伝導距離が短く、キャリア移動による抵抗が低減され、かつ、半導体基板中でのキャリアの再結合が低減された光電変換効率に優れたヘテロ接合裏面電極型の構造を有する太陽電池が得られる。
実施の形態3.
図6は、実施の形態3にかかる太陽電池の構成の一例を模式的に示す要部断面図である。図6においても図1-3と同様に基板の面内において櫛歯状の集電電極の延在方向に垂直な方向の断面の一部を示している。なお、本実施の形態では、半導体基板と同じ伝導型の半導体膜を凹部に形成する場合について述べる。このような構造は、半導体基板と凹部の半導体膜との界面の実効再結合速度が、半導体凹部のバルクの実効再結合速度に比べて小さい場合に有効であり、凹部における光吸収量が低減するものの、全体としての再結合が低減されることによる光電変換効率の向上が期待できる。特に表面パッシベーション能力が高い、最適化されたアモルファスシリコンによる単結晶シリコン基板のパッシベーションでは、このような状況となるため、ヘテロ接合を用いた裏面接合太陽電池構造の場合は、特に有効である。また、半導体基板に凹部を形成することにより、光吸収層としての半導体基板の厚みが減ることになり、光吸収量が減少する。しかし、凹部の底面及び側面を受光面に対して斜面をなすように形成することより、光吸収量の減少量を低減することができ、光電変換効率に優れた太陽電池を得ることができる。また、図6においては、実施の形態1と同様の部材については同じ符号を付している。
図6は、実施の形態3にかかる太陽電池の構成の一例を模式的に示す要部断面図である。図6においても図1-3と同様に基板の面内において櫛歯状の集電電極の延在方向に垂直な方向の断面の一部を示している。なお、本実施の形態では、半導体基板と同じ伝導型の半導体膜を凹部に形成する場合について述べる。このような構造は、半導体基板と凹部の半導体膜との界面の実効再結合速度が、半導体凹部のバルクの実効再結合速度に比べて小さい場合に有効であり、凹部における光吸収量が低減するものの、全体としての再結合が低減されることによる光電変換効率の向上が期待できる。特に表面パッシベーション能力が高い、最適化されたアモルファスシリコンによる単結晶シリコン基板のパッシベーションでは、このような状況となるため、ヘテロ接合を用いた裏面接合太陽電池構造の場合は、特に有効である。また、半導体基板に凹部を形成することにより、光吸収層としての半導体基板の厚みが減ることになり、光吸収量が減少する。しかし、凹部の底面及び側面を受光面に対して斜面をなすように形成することより、光吸収量の減少量を低減することができ、光電変換効率に優れた太陽電池を得ることができる。また、図6においては、実施の形態1と同様の部材については同じ符号を付している。
この太陽電池400においては、半導体基板としての結晶系のn型シリコン基板101の受光面側には、凹凸を有するテクスチャ構造表面での光反射を低減する目的で形成されている。n型シリコン基板101の受光面側には、n型シリコン基板101よりもn型不純物濃度が高い領域であるn型拡散層107により、表面側で生じた少数キャリア(この場合には正孔)を表面側へと向かわせるFSF(Front Surface Field)と呼ばれる表面電界層が形成される。
また、受光面側のn型拡散層107の上面には、受光面側のシリコン表面でのキャリアの再結合を防ぐ目的で真性半導体層あるいは誘電体層106が形成されており、これがパッシベーション膜として機能している。また、この膜に積層してシリコン基板101の受光面への入射光の反射を防止する反射防止膜103が形成されている。
一方、n型シリコン基板101の裏面には、櫛歯状に凹部115が設けられ、この凹部115の底面と側面には真性半導体層105Lが形成される。この凹部115のシリコン基板101の形状は、図示されないが、上記受光面と同じようなテクスチャが形成された構造となっている。そして、n型シリコン基板101の裏面において凹部115に対して相対的に凸部となった凸部116の領域上には真性半導体層105Hが形成される。凹部115の幅は、一例として、たとえば100μm程度であり、凸部116の幅は、たとえば400μm程度である。これらのピッチは狭い方が横方向のキャリア伝導距離が短くなり、抵抗損失が小さくなり発電出力が向上するが、ピッチを狭くしすぎると位置合わせ精度に応じてp型半導体層とn型半導体層の重なり領域が増大し、発電出力が低下すると共に生産性が低下する。
凹部115の真性半導体層105L上には、局所的にn型不純物を含むアモルファスシリコン膜からなるn型半導体層102が形成され、裏面側に流れてきた少数キャリア(この場合には正孔)が界面で再結合を防ぐ電界層を形成する。凸部116の真性半導体層105H上には、局所的にp型不純物を含むアモルファスシリコン膜からなるp型半導体層104が形成され、内部光電効果により生成したキャリアを分離するための半導体pn接合が形成される。
このように構成された太陽電池400では、太陽光が太陽電池400の受光面側(n型シリコン基板101におけるn型拡散層107側)から照射されると、n型シリコン基板101内に正孔と電子とが生成する。光吸収によって生成した電子は凹部115のn型半導体層102に向かって移動し、正孔はp型半導体層104に向かって移動する。これにより、n型半導体層102に電子が過剰となり、p型半導体層104に正孔が過剰となり、光起電力が発生する。この結果、n型半導体層102に接して形成される電流取り出し電極110および集電電極111がマイナス極となり、裏面のpn接合を形成するp型半導体層104に接続した裏面の電流取り出し電極120および集電電極121がプラス極となり、図示しない外部回路に電流が流れる。
次に、このような構造を有する太陽電池400の製造方法について説明する。図7-1~図7-14は、実施の形態3にかかる太陽電池400の製造方法の処理手順の一例を模式的に示す要部断面図である。なお、ここでは、図1-2の線分A-B間に対応する部分、すなわち集電電極の延在方向に垂直な断面の一部を図示している。
まず、主面がおもに(100)面からなるn型シリコン基板101を用意する(図7-1)。ついで、70~90℃に制御され、イソプロピルアルコールを添加された、2重量%程度の濃度のアルカリ溶液中にシリコン基板101を浸漬し、アルカリ溶液による異方性エッチングを用いて、シリコン基板101の光入射面の表面に略{111}面から形成されるテクスチャ構造を形成し、粗面化するとともに基板表面10μm程度の深さに存在する欠陥を含んだシリコン層の除去を行う(図7-2)。表面の粗面化条件は、例えば「P.K.Singh, et al. “Effectiveness of anisotropic etching of silicon in aqueous alkaline solutions” Solar Energy Materials & Solar Cells vol.70 2001年 pp103-pp113」を参考にしてもよい。
その後、シリコン基板101をオキシ塩化リン(POCl3)雰囲気中で加熱して、リンをシリコン基板101の表面に拡散させてn型拡散層107を形成する(図7-3)。これによって、シリコン基板101の受光面側の表面には、電界層が形成される。このn型拡散層107のシート抵抗が80Ω/□程度以下となり低すぎる場合は、半導体中の正孔と電子の密度が高くなった際に、上記n型拡散層107の伝導キャリアが、光励起キャリアの励起エネルギーを奪い光励起キャリアを再結合させてしてしまうため太陽電池の光電変換効率が低下してしまう。その一方で、表面のn型電界層がない場合は太陽電池の光劣化が生じる場合があるとともに光によって励起された少数キャリアである正孔が半導体とパッシベーション膜の界面で再結合が生じたり、基板の横方向への伝導抵抗が大きくなったりすることにより光電変換効率が低下する。このため、このn型拡散層107のシート抵抗は80Ω/□以上500Ω/□以下とすることが好ましい。
その後、表面が完全に疎水性となるまでフッ化水素酸水溶液中にシリコン基板101を浸漬し、シリコン基板101表面に形成されたリンガラス膜を除去する。
次に、例えば先述の一般的にRCA洗浄と呼ばれる洗浄をシリコン基板101に施した後、シリコン基板101を酸素(O2)ガス雰囲気中で加熱して、酸素をシリコン基板101の表面に拡散させて30nm程度の厚みのシリコン酸化膜を形成し、誘電体層106とする(図7-4)。
その後、シリコン基板101の光入射面(表面)側に、プラズマCVD法により60nm程度の厚みのアモルファスシリコン窒素化膜からなる反射防止膜103を形成する(図7-5)。
ついで、フッ化水素酸水溶液中にシリコン基板101を浸漬することにより、シリコン基板101の裏面の誘電体層106を除去する(図7-6)。
ついで、70~90℃に制御された10重量%程度の濃度の水酸化カリウム水溶液中にシリコン基板101を浸漬し、エッチングすることにより、裏面の拡散層107を除去すると共に、シリコン基板101の裏面の表面を平坦化する(図7-7)。より平坦な表面とするためには、フッ化水素酸と硝酸との混合溶液からなる温度制御されたエッチング液にシリコン基板101を浸漬させてもよいが、この場合、おもて面のシリコン窒化膜もエッチングされるので、あらかじめおもて面のシリコン窒化を厚く成膜しておく必要がある。
次に、例えば先述の一般的にRCA洗浄と呼ばれる洗浄をシリコン基板101に施した後、シリコン基板101を真空チャンバー内に導入し、温度制御下で水素ガス(H2)を導入し、プラズマ放電することによりシリコン基板101の裏側表面をクリーニングする。
つぎに、温度制御下で、真空チャンバー内にシラン(SiH4)ガス及び水素ガス(H2)を導入し、プラズマ放電することによりシランを分解し、シリコン基板101の裏面全面に真性アモルファスシリコン膜からなる真性半導体層105を2nm~10nm程度の厚みで堆積する(図7-8)。
次に、真空チャンバー内にシランガス、ジボラン(B2H6)及び水素ガスを導入し、プラズマ放電することによりシランとジボランを分解し、シリコン基板101の裏面全面にp型アモルファスシリコン膜からなるp型半導体層104を5nm~50nm程度の厚みで堆積する。次に、シリコン基板101の裏面全面にアクアミカ(クラリアント社製、登録商標)をスピンコーターなどで塗布したのち、100℃程度の温度で乾燥させ、比較的低密度なシリコン酸化膜109とする(図7-9)。このシリコン酸化膜109は、後のエッチングにおいてリフトオフ層として機能する。ここで、リフトオフ層としてはシリコン酸化膜である必要はなく、例えばポリイミドやフェノール樹脂(例えばクラリアント社AZ5214等)といった有機膜などを用いてもよいが、この場合は、これ以降の成膜温度や、アモルファス半導体層を成膜する前の洗浄の条件を弱める必要がある。
ついで、レーザスクライブ法によって、凹部(溝)115を形成する(図7-10)。所望の完成電極の形状となるように、凹部115は、その深さ、幅およびパターンをあらかじめ調整して形成する。凹部の幅は100μm程度となるようにすることが好ましいが、レーザ照射では加工幅が細すぎる場合は、レーザ照射位置を少しずつずらしていくことにより加工幅を広げたり、凹部となる部分を抜き取る形状に外周を周回するように加工したりしてもよい。凹部115の形状の一例として、深さ30μm、幅100μm程度とすることができる。この工程で、レーザ光線が照射されなかった領域は相対的に凸部となり、凸部116となる。
なお、ここでは凹部115の形成方法としてレーザスクライブ法を用いたが、メカニカルスクライブ法や放電加工法、ブラスト法と薬液エッチングとを順に行う二段階法、フッ化水素酸中おける金属触媒とシリコンとの接触部の局所的エッチングなどの方法や、ホログラフィー光学素子を用いたレーザ加工によるエッチングマスクのパターニングと薬液エッチングと組み合わせる方法などを用いて凹部115(溝)を形成してもよい。
ついで、イソプロピルアルコールが添加され、かつ70~90℃に加熱された2重量%程度の濃度の水酸化カリウム水溶液中にシリコン基板101を浸漬し、アルカリ溶液による異方性エッチングを用いて、シリコン基板101の凹部115部分の表面に略{111}面から形成されるテクスチャ構造を形成し、粗面化するとともに凹部115の形成時に生じた欠陥の除去を行う(図7-11)。この際、凸部116の表面は平坦となる一方で、凹部115はアルカリによる異方性エッチングを受けることにより、凹部115,凸部116に比べて微細な凹凸構造のテクスチャを有することとなる。テクスチャは受光面に対しておよそ50°の角度をなすシリコン{111}面の多数の微細な面で構成され、その結果、裏面凹部の底面と側面の大部分は受光面に対しておよそ50°の角度をなす斜面となる。なお、図7-11においては、凹部115の底部のみにテクスチャを示している。また、エッチングの際には、基板の深さ方向のみならず、基板の横方法にもエッチングが進むため、凹部の幅がレーザ加工時よりも広がることに注意する必要がある。
ここで、受光面のテクスチャ表面が一般的なシリコン{111}面から構成され、裏面側の傾斜面が受光面に対して約40°以上の角度をなす場合、図8の左側の矢印Lに示されるように、基板に対して垂直に入射する光は裏面で鏡面反射されてから受光面の(111)面で反射される際に、基板側へ戻る方向へと反射され、光路長が伸びシリコン基板に吸収されやすくなるため、裏面側の傾斜面は受光面に対して約40°以上の角度をなすことが好ましい。これに対し、裏面側の傾斜面が受光面に対して約40°未満の角度をなす場合、図8の右側の矢印Rに示されるように、基板に対して垂直に入射した光が裏面で反射されてから受光面に入射した際に、おもて面側から光が出射してしまい、有効に光を閉じ込めることができない。
さらに、裏面側の傾斜面が受光面に対して約50°以上の角度をなす場合は、裏面で反射されてから受光面に入射する際の光の入射角が臨界角以上となり、光は全反射されるのでより好ましい。
その一方で、裏面側の傾斜面が受光面に対して約60°以上の角度をなす場合、裏面の斜面で反射された光は再び裏面へ入射した後、おもて面から出射することになるため、好ましくない。
このような傾斜面を、基板と同じ伝導型のn型半導体層が形成される領域に形成しておいても、表面積増大による案電流密度増大の影響は小さいため、開放電圧の低下はほとんどない。その一方で、光閉じ込め効率の向上により太陽電池特性を向上させることができる。
次に、先述の一般的にRCA洗浄と呼ばれる洗浄からフッ化水素酸溶液による処理を除いた処理をシリコン基板101に施した後、シリコン基板101を真空チャンバー内に導入し、温度制御下で水素ガス(H2)を導入し、プラズマ放電することによりシリコン基板101の裏側表面をクリーニングする。
次に、温度制御下で、真空チャンバー内にシラン(SiH4)ガス及び水素ガス(H2)を導入し、プラズマ放電することによりシランを分解し、シリコン基板101の裏面全面に真性アモルファスシリコン膜からなる真性半導体層105を2nm~10nm程度の厚みで堆積する。
次に、真空チャンバー内にシランガス、ジボラン(PH3)及び水素ガスを導入し、プラズマ放電することによりシランやホスフィンを分解し、シリコン基板101の裏面全面にn型アモルファスシリコン膜からなるn型半導体層102を5nm~50nm程度の厚みで堆積する(図7-12)。
次に、フッ化水素酸中にシリコン基板101を浸漬することにより、リフトオフ層であるシリコン酸化膜109を除去することにより、その上面に形成された真性半導体層105およびn型半導体層102を除去する。ここで、リフトオフ層にポリイミドや、フェノール樹脂等の有機層を用いた場合は、温度制御されたアルカリ溶液やアセトン等の有機溶媒によってリフトオフ層を除去する。
次に、酸化インジウムをターゲットとしたスパッタリング法により、酸化インジウム膜をシリコン基板101の裏面に蒸着する(図7-13)。この際に、蒸着された酸化インジウム膜からなる透明導電性電極のパターンが電流取り出し電極110および電流取り出し電極120の形状となるようにメタルマスクをシリコン基板101上に配置して蒸着することによって図1-1に示される櫛歯形状の電流取り出し電極を形成することができる。
また、透明導電性電極は、真空加熱蒸着法により銀膜をシリコン基板101の裏面に蒸着して形成してもよい。この際も、蒸着された銀のパターンが電流取り出し電極110および電流取り出し電極120の形状となるようにメタルマスクをシリコン基板101上に配置して蒸着することによって図1-1に示される櫛歯形状の電流取り出し電極(銀電極)を形成することができるが、この場合は、p型半導体層104もしくはn半導体層102の伝導度が低いため、銀電極が接触していない部分のp型半導体層104もしくはn型半導体層102に到達したキャリアは銀電極まで有効に集電されない。このため、電流取り出し電極と半導体層の位置合わせ精度が十分に高くないと発電出力が低下する。
この上からスクリーン印刷法により、スクリーン版を用いて集電電極111および集電電極121のパターンに集電電極を印刷することにより、図7-14、図6に示される構造を有するヘテロ接合裏面電極型太陽電池を得ることができる。このような集電電極材料として例えば藤倉化成株式会社製のドータイト(登録商標)やナノ銀粒子を含有したペーストなどの導電性ペーストを使用してもよい。このようなペーストを用いることにより、金属電極表面での光散乱性を向上させることができ、光閉じ込め効率を向上させることができる。特に100ナノメートルから400ナノメートル程度の粒径のナノの粒子を用いることが好ましい。
この後、基板を加熱することにより電極とシリコンの密着性を向上させてもよい。
上述した説明では、シリコン基板101を用いた太陽電池を例に挙げて説明したが、シリコン以外の太陽電池や光発電デバイスにも上記構造を適用することができる。また、上述した説明では、単結晶のn型シリコン基板を用いる場合を説明したが、多結晶基板などにも適用することができる。
初期のシリコン基板101への凹部115形成には、薬液エッチングによるダメージ除去を施す深さおよび時間を低減するために、加工ダメージが浅い方法によって行われることが望ましい。具体的には、レーザ加工法を用いる場合は、シリコン基板101の光吸収係数が大きい領域の波長をもつレーザ光を用いて加工することによりダメージ深さを抑制することができ、ダメージ除去工程によるエッチング量と時間を低減することができる。この場合、レーザーダメージを除去するためのエッチングの際の凹部115エッヂ部分のアンダーカットを小さくすることができる。
つぎに、上述した実施の形態3にかかる太陽電池の製造方法により製造した太陽電池の特性について評価した結果について説明する。上述した方法によって製造した太陽電池を実施例3とした。
また、凹部115の形成を行わずに比較例3の太陽電池(図2参照)を作製した。比較例3の作製においては、実施例3の図7-10の工程においてアクアミカを用いてシリコン基板101の裏面全面にシリコン酸化膜109を形成してから凹部115を形成する工程の代わりに、シリコン基板101の裏面にアクアミカによる酸化膜を形成し、フォトリソグラフィーにより櫛歯状にレジストを形成してから半導体基板全体をフッ酸溶液に浸漬し、凹部115に相当する領域のシリコン酸化膜を除去した。これ以外は、実施例3と同じ工程により比較例3の太陽電池を作製した。この際、比較例3では、n型半導体層102の幅を実施例3の凹部115を受光面へ垂直に投影した場合の幅と同じとなるようにした。
表3に、比較例3と比較した実施例3の太陽電池の出力特性を示す。ここでは、各太陽電池について、実際に電池を作動させ、太陽電池出力特性として、光電変換効率(%)、曲線因子(%)、短絡電流密度(mA/cm2)および開放電圧(V)を測定し、比較例3に対する実施例3の各値の比率を算出した。
100~200マイクロメートルの範囲内の基板厚みをもつ実施例3では、ヘテロ接合裏面接合型太陽電池において、半導体基板と同じ導電型を持つn型半導体層102が形成された領域の受光面に対する投影面積が比較例3と同等であるため、n型半導体層102付近への光入射量および光生成するキャリア量は、投影面積が異なる構造に比較して、比較例と実施例の間で同等となる。p型半導体層104付近への光入射量とキャリア生成量も同等である。このため、この実施例3と比較例3との間では、n型半導体層の形成領域付近で生じたキャリアがp型半導体層の形成領域付近まで拡散する間に失活するキャリア量は、投影面積が異なる実施例1と比較例1のような差が生じないため、この点からは短絡電流密度に大きな差は生じないと考えられる。
その一方で、半導体基板に凹部を形成することにより光吸収層としてのシリコン基板の厚みが減ることになり、光吸収量が低減する。しかし、凹部の底面に微細な凹凸構造を持ち、また、凹部の側面を受光面に対して斜面をなすように形成することで、裏面に到達した光を反射する際に基板の横方向に反射することにより光が基板表面から出射しにくくするとともにp型半導体層104付近で光が吸収されるようにすることができ、キャリアの生成場所をp型半導体層104に近づけることにより、光生成キャリアの拡散距離を短くでき、再結合損失を低減することができる。これにより、短絡電流密度が増大した、光電変換効率に優れた太陽電池を得ることができたと考えられる。このため、上記斜面での反射率を上げるために、斜面にも反射率の高い金属電極が形成されることが好ましい。半導体にシリコンを用いる場合、金属電極はシリコンとシリサイドを形成し、反射率が低下し、金属-シリコン界面の再結合速度が大きくなるが、電極が半導体に直に接触しないヘテロ接合太陽電池では、この反射効果が顕著であり、金属とシリコンとの界面での再結合の影響がないという利点がある。
さらに、電極部分の凹部の側面を傾斜させるだけでなく、太陽電池の受光面と裏面の両面を直交したV溝によって構成する構造によって裏面電極形成部分も含めた太陽電池セル全体の光閉じ込め効率を高めることができる。例えば特許第3301663号公報のような基板両面に電極がある拡散接合太陽電池では、裏面電極部分はシリコンと金属電極が化学反応しているため、裏面電極とシリコンの界面の反射率は低く、電極部分での光反射は十分ではなかった。また金属電極とシリコン基板界面での再結合速度が大きいため、電極付近で生成したキャリアの取り出し効率が低いため、前記の裏面電極とシリコンの界面の反射率が高くなっても、裏面電極部分で光生成したキャリアを電流として有効に取り出し切れていなかったという問題があった。これに対し、ヘテロ接合の場合では、電極による再結合の影響が小さく、また、金属もシリコンと直接には接触しないため反射率を高く保つことができ、裏面電極形成部分も含めた太陽電池セル全体の光閉じ込め効率が高まった、発電出力に優れた太陽電池を作製することができる。このような構造を、前述の傾斜面による裏面到達光を基板平行方向へ反射する構造に組み入れると、接触抵抗が低減され、より光閉じ込め効率とキャリア取り出し効率に優れた太陽電池を作製することができる。
図9は、このような構造例である実施の形態3にかかる他の太陽電池の一部を模式的に示した要部斜視図である。図9に示すようにn型シリコン基板101の裏面側において、凹部となるV型の大きな溝(電極溝)内にn型半導体領域が設けられ、凸部であるp型半導体領域にもn型半導体領域の溝(電極溝)と平行方向に延伸する小さいV溝が多数形成されている。n型半導体領域とp型半導体領域との間にi型半導体領域として、n型半導体領域の溝と平行方向に延在する小さなV溝で間隔があけられている。n型半導体領域およびp型半導体領域には、それぞれ集電電極111、121が形成されている。
シリコン基板101の光入射側にもp型半導体領域と同様のV溝が平行に多数形成されたテクスチャが形成されているが、その方向はシリコン基板101の面方向において裏面側のn型半導体領域やp型半導体領域のV溝と直交する方向である。このように光入射側の基板表面の光反射防止構造であるテクスチャと本実施の形態における裏面電極の溝(凹部)とが多数のV溝によって形成され、これらのV溝の延伸方向がシリコン基板101の面方向において互いに直交する構造であることが好ましい。なお、図9では集電電極111とn型半導体層102との間の電流取り出し電極110、集電電極121とp型半導体層104との間の電流取り出し電極120、光入射側の誘電体層106やn型拡散層107などを省略している。
このような構成の太陽電池では、シリコン基板101の光入射側に到達した光Lは、V溝による屈折により基板内への入射角が大きくなり、光路長を延ばされてシリコン基板101内を進行する。そして、裏面側に到達した光Lは、裏面側の基板界面で反射されてシリコン基板101内に戻される。
このような太陽電池の表面テクスチャの作製方法の一例を図10および図11を参照して説明する。図10および図11は、実施の形態3にかかる他の太陽電池における表面テクスチャの作製方法の一例を模式的に示す要部斜視図である。まず、受光面として(100)面を持つシリコン基板101を用意し、このシリコン基板101の両面にエッチングマスクとしてシリコン酸化膜131を形成する。つぎに、レーザ光を用いたアブレーションにより、シリコン酸化膜131とシリコン基板101の表面にパターンを形成する。このパターンはライン状の多数の溝132とし、その溝132の延伸方向はシリコン基板101であれば<110>軸方向になるように形成する(図10)。
ここで、シリコン基板101の両面における溝132の延伸方向は、互いに直交する方向とする。たとえばシリコン基板101の裏面の溝の延伸方向を[110]軸方向とすると、受光面の溝132の延伸方向は[1-10]軸方向とする。このようにシリコンの結晶方位によって電極溝の方向が決まってしまうので、あらかじめシリコン基板101を切り出す方位を、電極が所望の方向となるようにしておく必要がある。また、形成条件を調節して、p型半導体領域用、i型半導体領域用、n型半導体領域用にそれぞれ所望の形状で溝を形成する。
レーザによるパターニング以外にも、エッチングマスクとしてシリコン基板101上に形成されたシリコン酸化膜131上に感光性樹脂溶液をスピン塗布法により塗布し、写真製版による感光性樹脂のパターニングを実施してもよい。この場合も、パターンはライン状の多数の溝132とし、その溝132の延伸方向はシリコン基板であれば裏面の溝132の延伸方向を[110]軸方向になるように形成し、受光面については、裏面のV字溝に対して直行する方向にライン状に感光性樹脂のパターニングを行う。そして、シリコン基板101をフッ酸中に浸漬し、シリコン基板101の両面の感光性樹脂が除去された部分のシリコン酸化膜131をエッチングし、感光性樹脂をアルカリ溶液などで除去することによりパターンを形成することができる。
このようにしてシリコン酸化膜131をパターニングしたシリコン基板101を水酸化カリウム等のアルカリ水溶液に浸漬させ、シリコン基板101の表面に対して異方性エッチングを実施する。これにより、シリコンの{111}面が露出して、シリコン基板101の受光面と裏面とで互いに直交したV溝133によって構成されるテクスチャ構造を形成することができる(図11)。
これ以降は、実施の形態1の図3-3と同様にして、シリコン基板101の裏側に酸化膜マスクを形成した後、実施の形態1の図3-4以降の工程を施す。これにより、図9に示すような太陽電池の向かい合う両面において直交した溝形状を持つ太陽電池を作製することができる。また、逆に上記の方法を用いて実施の形態1,2の構造を形成することもできる。
なお、上記においてはエッチングマスクと異方性エッチングとを用いてV溝を形成する場合を示したが、例えばレーザスクライブ、先端の断面がV字型のダイヤモンドホイールなどを使用した機械的加工などでも同様な溝を形成することができる。これらの場合は、溝の延在方向がシリコンの結晶軸方向に限定されない。また、上記においては溝の形状をV溝としたが、斜面や底部が曲面からなるU字形状としてもよい。
また、実施例3では、n型半導体層102はn型シリコン基板101に対して凹部115の側面および底面部分を通じて接触するため、その接触面積は凹部を持たない比較例3に比べて大きくすることができる。また、同時に、実施例3では凹部115の底部はテクスチャによる微細な凹凸構造を持っているため、比較例3に比べてn型半導体層と半導体基板との間の接触面積、n型半導体層102と電流取り出し電極110との間の接触面積、および、電流取り出し電極110と集電電極120との間の接触面積、を大きくすることができるという利点がある。
比較例3では、p型半導体層104は真性半導体層を介してシリコン基板101に接触する面積が実施例3に対して同程度であるため接触抵抗が小さいのに対し、n型半導体層102は実施例3に対して接触面積が小さく、その接触抵抗が大きいため抵抗による電力損失が大きい。したがって、比較例3に比べて実施例3の方が、n型半導体層102のn型シリコン基板101に対する接触面積が大きく、電力損失が低減できたため、高い曲線因子が得られたと考えられる。
また、実施例3では、半導体基板中に凹部と凸部を形成し、その凹部内に半導体層と電極とを形成することによって、光生成したキャリアが半導体層および電極に到達するまでの距離を短くすることができ、半導体基板中をキャリアが移動することによる抵抗損失を凹部のへこみ分だけ低減することができ、発電出力に優れた太陽電池を製造することができるという効果を奏する。
また、表面パッシベーション能力が高いアモルファスシリコンと単結晶シリコン基板との組み合わせでは、半導体基板と凹部の半導体膜との界面の実効再結合速度が、半導体基板凹部のバルクの実効再結合速度に比べて小さくなるため、バルクと界面を合わせた全体としての再結合が低減され、光電変換効率が向上する。
また、特に、実施例3においては、凸部116は、比較的平滑な表面となっているためパッシベーション膜の機能を果たす真性半導体層105Hやp型半導体層104の膜厚分布が生じにくく、効果の高いパッシベーション効果を得ることができるとともに、接合面積を低減し飽和暗電流密度を低減することができるため、発電効率に優れた太陽電池を得ることができる。
また、実施例3では、簡便なプロセスによって自己整合的にp型半導体層104を形成することで、位置合わせ精度を向上させることができる。これにより、発電能力の低い真性半導体層のみが半導体基板上に形成されている領域(もしくはn型半導体層102とp型半導体層104とが重なっている領域)の面積および電流取り出し電極が形成されていないp型半導体層104とn型半導体層102の面積を小さくすることができる。この結果、発電に寄与する裏面の面積を増大させることができ、発電出力の向上が得られる。したがって、実施例3では、表面に凹部115を設けずにヘテロ接合裏面電極型太陽電池を形成した場合に比して、曲線因子と短絡電流が増大した太陽電池出力特性を有する太陽電池セルを製造することができる。
したがって、実施の形態3によれば、半導体基板中でのキャリアの伝導距離が短く、キャリア移動による抵抗が低減され、かつ、表面パッシベーション能力に優れ、半導体基板中でのキャリアの再結合が低減されるとともに光吸収量の増大した、光電変換効率に優れたヘテロ接合裏面電極型の構造を有する太陽電池が得られる。
実施の形態4.
図12~図14は、実施の形態4にかかる太陽電池の構成の一例を模式的に示す要部断面図である。図12~図14も、図1-3と同様に基板の面内において櫛歯状の集電電極の延在方向に垂直な方向の断面の一部を示している。また、実施の形態4では、半導体基板と同じ伝導型の半導体膜を凹部に形成する場合について述べる。実施の形態4にかかる太陽電池は実施の形態1の変形例であり、凹部115の内部及びその周囲の部材位置が異なるが、基本的な構造は実施の形態1の場合と同様である。また、図12~図14においては、実施の形態1の場合と同様の部材については同じ符号を付している。
図12~図14は、実施の形態4にかかる太陽電池の構成の一例を模式的に示す要部断面図である。図12~図14も、図1-3と同様に基板の面内において櫛歯状の集電電極の延在方向に垂直な方向の断面の一部を示している。また、実施の形態4では、半導体基板と同じ伝導型の半導体膜を凹部に形成する場合について述べる。実施の形態4にかかる太陽電池は実施の形態1の変形例であり、凹部115の内部及びその周囲の部材位置が異なるが、基本的な構造は実施の形態1の場合と同様である。また、図12~図14においては、実施の形態1の場合と同様の部材については同じ符号を付している。
これらの太陽電池においては、半導体基板としてのn型シリコン基板101の受光面側には、凹凸を有するテクスチャ構造が表面での光反射を低減する目的で形成されている。n型シリコン基板101の受光面側には、n型シリコン基板101よりもn型不純物濃度が高い領域であるn型拡散層107により、表面側で生じた少数キャリア(この場合には正孔)を表面側へと向かわせるFSF(Front Surface Field)と呼ばれる表面電界層が形成される。
また、受光面側のn型拡散層107の上面には、受光面側のシリコン表面でのキャリアの再結合を防ぐ目的で真性半導体層あるいは誘電体層106が形成されており、これがパッシベーション膜として機能している。また、この膜に積層してシリコン基板101の受光面への入射光の反射を防止する反射防止膜103が形成されている。
一方、n型シリコン基板101の裏面には、櫛歯状に凹部115が設けられ、この凹部115の底面と側面には真性半導体層105Lが形成される。そして、n型シリコン基板101の裏面において凹部115と相対的に凸部となった凸部116の領域上には真性半導体層105Hが形成される。なお、以下では、真性半導体層105Lと真性半導体層105Hとを総称して真性半導体層105と呼ぶ場合がある。凹部115の幅は、一例として、たとえば100μm程度であり、凸部116の幅は、たとえば400μm程度である。
凹部115の真性半導体層105L上には、局所的にn型不純物を含むアモルファスシリコン膜からなるn型半導体層102が形成され、正孔がシリコン基板101の表面に到達することを抑制するための電界層が形成される。凸部116の真性半導体層105H上には、局所的にp型不純物を含むアモルファスシリコン膜からなるp型半導体層104が形成され、内部光電効果により生成したキャリアを分離するための電界層(半導体pn接合)が形成される。なお、図のようにp型半導体層104は凸部116の大部分に形成されていることが望ましい。
このように構成された太陽電池では、太陽光が太陽電池の受光面側(シリコン基板101におけるn型拡散層107側)から照射されると、シリコン基板101内に正孔と電子とが生成する。光吸収によって生成した電子は凹部115のn型半導体層102に向かって移動し、正孔はp型半導体層104に向かって移動する。これにより、n型半導体層102に電子が過剰となり、p型半導体層104に正孔が過剰となり、光起電力が発生する。この結果、n型半導体層102に接して形成される電流取り出し電極110および集電電極111がマイナス極となり、裏面のpn接合を形成するp型半導体層104に接続した裏面の電流取り出し電極120および集電電極121がプラス極となり、図示しない外部回路に電流が流れる。
これのような構造の太陽電池100の製造方法としては、実施の形態2で説明した方法ほぼ同様の手順で、耐酸性レジストの印刷スクリーンのパターンを変更するだけで形成することができる。
以上のような実施の形態4によれば、実施の形態1と同様に、半導体基板中でのキャリアの伝導距離が短く、キャリア移動による抵抗が低減され、かつ、半導体基板中でのキャリアの再結合が低減された光電変換効率に優れたヘテロ接合裏面電極型の構造を有する太陽電池が得られる。
上記の実施の形態において説明したように、本発明によれば、ヘテロ接合裏面電極型の構造を有する太陽電池において、半導体基板と同じ導電型を持つ半導体層が半導体基板に形成された凹部(もしくは凸部)の底面(もしくは上面)および側面に形成される。これにより、半導体基板と同じ導電型を持つ半導体層が形成された領域の、光入射面に対する投影面積が小さくなり、半導体基板と同じ導電型を持つ半導体層が形成された領域近傍で光生成するキャリアの量が低減するとともに、半導体基板と逆の導電型を持つ半導体層が形成された領域の、光入射面に対する投影面積が大きくなり、半導体基板と異なる導電型を持つ半導体層が形成された領域近傍で光電効果により光生成するキャリアの量が増大し、pn接合界面まで拡散する必要のある少数キャリアの量が減少する。この結果、少数キャリアの再結合を抑制すると共に、キャリアが電極に到達するまでの経路を短くすることができ、発電出力に優れた太陽電池を製造することができる、という効果を有する。
また、本発明によれば、半導体基板中に凹部と凸部を形成し、その凹部内に半導体層と電極を形成することによって、光生成したキャリアが半導体層および電極に到達するまでの距離を短くすることができ、半導体基板中をキャリアが移動することによる抵抗損失を凹部のへこみ分だけ低減することができ、発電出力に優れた太陽電池を製造することができる、という効果を奏する。
また、本発明によれば、電流取り出し電極と半導体層、および、電流取り出し電極と集電電極の接触面積を増大させることができるため、接触抵抗を低減できるという効果を奏する。また、n型半導体層102が形成される凹部領域115に隣接する基板の厚みは薄くなっているため、受光面から凹部領域115に対応する場所に入射する光が、基板内部において吸収される量は減少する。しかし、n型層形成領域のほうがp型層形成領域よりも受光面に対する投影面積が小さいため元々その影響は小さく、更に本願などの光閉じ込め構造を用いることにより、光吸収量の低下は小さくすることができる。その一方でp型半導体層104が形成される凸部領域116の基板の厚みは比較例と同等であるため、p型半導体層形成領域に対応する凸部領域116に受光面から入射する光が基板内で吸収される量は比較例と同等となる。このため、光吸収量低下の影響は小さく、それ以外の寄与により、全体としては光電変換効率が向上する。
これに対し、接触抵抗を低減させるために特開平3-165578号公報、特開2004-47824号公報のように、n型半導体層形成領域とp型半導体層形成領域両方を凹部とする構造では、p型半導体層形成領域が凸部となる構造に比べて発電を担うp型半導体層形成領域の半導体基板の厚みが減少してしまうため光吸収量が低下し、短絡電流が低下する。同時に、p型半導体層形成領域が凸部となる場合に比べて、その接合面積が増大するため、飽和暗電流密度が増大し、開放電圧が低下するという問題が生じる。このほかにも、特にヘテロ接合裏面電極型太陽電池では、p型半導体層が凹部に形成される場合、n基板に対してpn接合を形成するp型半導体層に膜厚分布が生じてしまい、曲線因子と開放電圧が低下するという問題が生じる。
また、裏面の表面付近における表面積あたりの光生成キャリア量は、受光面に対する投影面積が小さい凹部115の側壁で小さくなる。このため、本発明によれば、図1-3,1-4のように、p型半導体膜とn型半導体膜が積層されない真性半導体層や誘電体層のみで半導体基板がパッシベーションされる領域を、凹部側壁に形成することで、p型半導体膜とn型半導体膜がなく電界層がない領域でのキャリア生成量を低減し、再結合を抑制して有効に電流を取り出すことができるようになるため発電出力に優れた太陽電池をつくることができる。
また、裏面の表面付近における表面積あたりの光生成キャリア量は、受光面に対する投影面積が小さい凹部115の側壁で小さくなる。このため、凹部115の側壁にp型半導体層とn型半導体層がなく電界層がない、あるいはp型半導体層とn型半導体層が重なってキャリアの再結合が生じる領域を形成することにより、光生成キャリアの再結合量を低減して有効に取り出すことができるようになり、発電出力に優れた太陽電池をつくることができる。従って、本発明によれば、図13のように面積あたりの光生成キャリアが少ない凹部115側壁にp型半導体膜とn型半導体膜が重なる部分を形成することにより、裏面に凹凸が形成されないヘテロ接合太陽電池に比べて電流を有効に取り出すことができる、という効果を奏する。また、本発明によれば、図14や図1-3,1-4のように、p型半導体膜とn型半導体膜が積層されない真性半導体層や誘電体層のみで半導体基板がパッシベーションされる領域を、凹部側壁に形成することで、p型半導体膜とn型半導体膜がなく電界層がない領域でのキャリア生成量を低減し、再結合キャリア量を低減し有効に電流を取り出すことができるようになるため発電出力に優れた太陽電池をつくることができる。
また、上記の実施の形態で説明した構成を有する太陽電池セルを複数形成し、隣接する太陽電池セル同士を電気的に直列または並列に接続することにより、光電変換効率に優れた太陽電池モジュールが実現できる。この場合は、例えば隣接する太陽電池セルの一方の集電電極111と他方の集電電極121とを電気的に接続すればよい。
以上のように、本発明にかかる光起電力素子は、半導体基板中でのキャリアの伝導距離が短く、キャリア移動による抵抗が低減され、かつ、半導体基板中でのキャリアの再結合が低減された光電変換効率に優れたヘテロ接合裏面電極型の構造を有する光起電力素子の実現に有用である。
100 太陽電池
101 n型シリコン基板(シリコン基板)
102 n型半導体層
103 反射防止膜
104 p型半導体層
105 真性半導体層
105L 真性半導体層
105H 真性半導体層
106 誘電体層
107 n型拡散層
108 マスク膜
109 シリコン酸化膜
110 電流取り出し電極
111 集電電極
115 凹部
116 凸部
117 耐酸性レジスト
120 電流取り出し電極
121 集電電極
131 シリコン酸化膜
132 溝
133 V溝
200 エッチング装置
201 エッチング貯留層
202 スポンジローラ
210 エッチング液
300 太陽電池
400 太陽電池
101 n型シリコン基板(シリコン基板)
102 n型半導体層
103 反射防止膜
104 p型半導体層
105 真性半導体層
105L 真性半導体層
105H 真性半導体層
106 誘電体層
107 n型拡散層
108 マスク膜
109 シリコン酸化膜
110 電流取り出し電極
111 集電電極
115 凹部
116 凸部
117 耐酸性レジスト
120 電流取り出し電極
121 集電電極
131 シリコン酸化膜
132 溝
133 V溝
200 エッチング装置
201 エッチング貯留層
202 スポンジローラ
210 エッチング液
300 太陽電池
400 太陽電池
Claims (12)
- 第1主面と第2主面とを有する結晶系半導体基板の前記第1主面側に凹部と凸部とが形成され、
前記凹部の表面に、誘電体膜または真性半導体膜と、第1導電型を有するアモルファス膜からなる第1半導体層と、第1電極とがこの順で積層され、
前記凸部の表面に、誘電体膜または真性半導体膜と、第2導電型を有するアモルファス膜からなる第2半導体層と、第2電極とがこの順で積層され、
前記凹部の表面が前記基板の前記第2主面に対して傾斜した面を含んで構成されること、
を特徴とする光起電力素子。 - 前記凹部は底面と側面とで構成されて、前記側面が前記第2主面に対して40°以上60°未満の角度をなす傾斜面を有して構成されること、
を特徴とする請求項1に記載の光起電力素子。 - 前記凹部の底部に前記第2主面に対して傾斜した微細な面を多数含むテクスチャが形成されていること、
を特徴とする請求項2に記載の光起電力素子。 - 前記凸部の表面は、主に略平坦面により構成されること、
を特徴とする請求項1~3のいずれか1項に記載の光起電力素子。 - 前記第1半導体層と前記第2半導体層がともに形成されない領域が、前記凹部の側面に形成されていること、
を特徴とする請求項1~4のいずれか1項に記載の光起電力素子。 - 前記誘電体膜または真性半導体膜と前記第1半導体層の積層膜と、前記誘電体膜または真性半導体膜と前記第2半導体層の積層膜とが重なって形成される領域が、前記凹部の側面に形成されていること、
を特徴とする請求項1~4のいずれか1項に記載の光起電力素子。 - 延伸方向が平行な複数の溝からなるテクスチャ構造が前記結晶系半導体基板の受光面に形成され、
前記凹部が、前記結晶系半導体基板の面方向において前記溝の延伸方向に対して直交する方向に延伸して形成されること、
を特徴とする請求項1~6のいずれか1項に記載の光起電力素子。 - 前記結晶系半導体基板の他面側の表面に、前記半導体基板と同一の導電型の不純物を前記半導体基板よりも高い濃度で含む層を有すること、
を特徴とする請求項1~7のいずれか1つに記載の光起電力素子。 - 前記結晶系半導体基板の導電型が第1導電型であること、
を特徴とする請求項1~8のいずれか1つに記載の光起電力素子。 - 第1主面と第2主面とを有する結晶系半導体基板の前記第1主面側に凸部と前記第2主面に対して傾斜した面を含んで構成される凹部とを形成する工程と、
前記凹部の底部および側面の表面上に誘電体膜または真性半導体膜を形成する工程と、
前記凸部の一部の表面上に誘電体膜または真性半導体膜を形成する工程と、
前記凹部内の前記誘電体膜上または前記真性半導体膜上に第1導電型を有するアモルファス膜からなる第1半導体層を形成する工程と、
前記凸部の表面上の前記誘電体膜上または前記真性半導体膜上に第2導電型を有するアモルファス膜からなる第2半導体層を形成する工程と、
前記第1半導体層上に第1電極を形成する工程と、
前記第2半導体層上に第2電極を形成する工程と、
を含むことを特徴とする光起電力素子の製造方法。 - 前記凹部の底面に前記第2主面に対して傾斜した微細な面を多数含むテクスチャを形成して粗面化すること、
を特徴とする請求項10に記載の光起電力素子の製造方法。 - 請求項1~9のいずれか1つに記載の光起電力素子の少なくとも2つ以上が電気的に直列または並列に接続されてなること、
を特徴とする光起電力モジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014500836A JP5777795B2 (ja) | 2012-02-24 | 2012-02-24 | 光起電力素子 |
| PCT/JP2012/054616 WO2013125036A1 (ja) | 2012-02-24 | 2012-02-24 | 光起電力素子およびその製造方法、光起電力モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2012/054616 WO2013125036A1 (ja) | 2012-02-24 | 2012-02-24 | 光起電力素子およびその製造方法、光起電力モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2013125036A1 true WO2013125036A1 (ja) | 2013-08-29 |
Family
ID=49005253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2012/054616 Ceased WO2013125036A1 (ja) | 2012-02-24 | 2012-02-24 | 光起電力素子およびその製造方法、光起電力モジュール |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5777795B2 (ja) |
| WO (1) | WO2013125036A1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015138920A (ja) * | 2014-01-24 | 2015-07-30 | 信越化学工業株式会社 | 太陽電池の製造方法 |
| JP6211743B1 (ja) * | 2016-12-13 | 2017-10-11 | 信越化学工業株式会社 | 高効率裏面電極型太陽電池セル、太陽電池モジュール、及び太陽光発電システム |
| JP6291136B1 (ja) * | 2016-10-14 | 2018-03-14 | 信越化学工業株式会社 | 太陽電池の製造方法及び太陽電池の製造システム |
| CN111095571A (zh) * | 2017-10-04 | 2020-05-01 | 株式会社钟化 | 太阳能电池的制造方法、太阳能电池以及太阳能电池模块 |
| JP2020155710A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社カネカ | 太陽電池の製造方法 |
| CN113299771A (zh) * | 2021-06-04 | 2021-08-24 | 浙江爱旭太阳能科技有限公司 | 一种选择性接触区域掩埋型太阳能电池及其背面接触结构 |
| US11764316B2 (en) * | 2021-06-04 | 2023-09-19 | Solarlab Aiko Europe Gmbh | Back contact structure and selective contact region buried solar cell comprising the same |
| US20230411543A1 (en) * | 2022-06-21 | 2023-12-21 | Zhejiang Jinko Solar Co., Ltd. | Semiconductor substrate, solar cell, and photovoltaic module |
| JP2024022417A (ja) * | 2022-08-05 | 2024-02-16 | ジョジアン ジンコ ソーラー カンパニー リミテッド | 太陽電池および光起電力モジュール |
| US12074230B2 (en) | 2022-08-05 | 2024-08-27 | Zhejiang Jinko Solar Co., Ltd. | Solar cell, method for manufacturing solar cell, and photovoltaic module |
| EP4492475A4 (en) * | 2022-08-22 | 2025-06-25 | Longi Solar Technology (Taizhou) Co., Ltd. | Back contact cell |
| AU2024335458B2 (en) * | 2024-01-26 | 2025-09-11 | Longi Green Energy Technology Co., Ltd. | Back contact solar cell and method for manufacturing same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575149A (ja) * | 1991-09-11 | 1993-03-26 | Hitachi Ltd | 太陽電池素子とその製造方法 |
| JPH07193263A (ja) * | 1993-12-27 | 1995-07-28 | Sharp Corp | 太陽電池の製造方法 |
| JPH10229210A (ja) * | 1997-02-14 | 1998-08-25 | Toyota Motor Corp | 太陽電池セル |
| JP2006523025A (ja) * | 2003-04-10 | 2006-10-05 | サンパワー コーポレイション | 太陽電池用金属コンタクト構造体及び製法 |
| JP2010147324A (ja) * | 2008-12-19 | 2010-07-01 | Kyocera Corp | 太陽電池素子および太陽電池素子の製造方法 |
| WO2011093329A1 (ja) * | 2010-01-26 | 2011-08-04 | 三洋電機株式会社 | 太陽電池及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4999937B2 (ja) * | 2008-01-30 | 2012-08-15 | 京セラ株式会社 | 太陽電池素子および太陽電池素子の製造方法 |
-
2012
- 2012-02-24 JP JP2014500836A patent/JP5777795B2/ja not_active Expired - Fee Related
- 2012-02-24 WO PCT/JP2012/054616 patent/WO2013125036A1/ja not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575149A (ja) * | 1991-09-11 | 1993-03-26 | Hitachi Ltd | 太陽電池素子とその製造方法 |
| JPH07193263A (ja) * | 1993-12-27 | 1995-07-28 | Sharp Corp | 太陽電池の製造方法 |
| JPH10229210A (ja) * | 1997-02-14 | 1998-08-25 | Toyota Motor Corp | 太陽電池セル |
| JP2006523025A (ja) * | 2003-04-10 | 2006-10-05 | サンパワー コーポレイション | 太陽電池用金属コンタクト構造体及び製法 |
| JP2010147324A (ja) * | 2008-12-19 | 2010-07-01 | Kyocera Corp | 太陽電池素子および太陽電池素子の製造方法 |
| WO2011093329A1 (ja) * | 2010-01-26 | 2011-08-04 | 三洋電機株式会社 | 太陽電池及びその製造方法 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015138920A (ja) * | 2014-01-24 | 2015-07-30 | 信越化学工業株式会社 | 太陽電池の製造方法 |
| JP6291136B1 (ja) * | 2016-10-14 | 2018-03-14 | 信越化学工業株式会社 | 太陽電池の製造方法及び太陽電池の製造システム |
| US10756223B2 (en) | 2016-10-14 | 2020-08-25 | Shin-Etsu Chemical Co., Ltd. | Manufacturing method of solar cell with high photoelectric conversion efficiency and solar cell with high photoelectric conversion efficiency |
| JP6211743B1 (ja) * | 2016-12-13 | 2017-10-11 | 信越化学工業株式会社 | 高効率裏面電極型太陽電池セル、太陽電池モジュール、及び太陽光発電システム |
| WO2018109849A1 (ja) * | 2016-12-13 | 2018-06-21 | 信越化学工業株式会社 | 高効率裏面電極型太陽電池セル、太陽電池モジュール、及び太陽光発電システム |
| CN111095571A (zh) * | 2017-10-04 | 2020-05-01 | 株式会社钟化 | 太阳能电池的制造方法、太阳能电池以及太阳能电池模块 |
| JP2020155710A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社カネカ | 太陽電池の製造方法 |
| JP7274899B2 (ja) | 2019-03-22 | 2023-05-17 | 株式会社カネカ | 太陽電池の製造方法 |
| CN113299771A (zh) * | 2021-06-04 | 2021-08-24 | 浙江爱旭太阳能科技有限公司 | 一种选择性接触区域掩埋型太阳能电池及其背面接触结构 |
| US20220393052A1 (en) * | 2021-06-04 | 2022-12-08 | Solarlab Aiko Europe Gmbh | Back contact structure and selective contact region buried solar cell comprising the same |
| US11764316B2 (en) * | 2021-06-04 | 2023-09-19 | Solarlab Aiko Europe Gmbh | Back contact structure and selective contact region buried solar cell comprising the same |
| US11777045B2 (en) * | 2021-06-04 | 2023-10-03 | Solarlab Aiko Europe Gmbh | Back contact structure and selective contact region buried solar cell comprising the same |
| EP4099402B1 (en) * | 2021-06-04 | 2024-03-13 | Solarlab Aiko Europe GmbH | Back contact structure and selective contact region buried solar cell comprising the same |
| CN113299771B (zh) * | 2021-06-04 | 2025-10-21 | 浙江爱旭太阳能科技有限公司 | 一种选择性接触区域掩埋型太阳能电池及其背面接触结构 |
| US20230411543A1 (en) * | 2022-06-21 | 2023-12-21 | Zhejiang Jinko Solar Co., Ltd. | Semiconductor substrate, solar cell, and photovoltaic module |
| JP7453283B2 (ja) | 2022-06-21 | 2024-03-19 | ジョジアン ジンコ ソーラー カンパニー リミテッド | 半導体基板、太陽電池及び太陽光発電モジュール |
| JP2024039048A (ja) * | 2022-06-21 | 2024-03-21 | ジョジアン ジンコ ソーラー カンパニー リミテッド | 半導体基板、太陽電池及び太陽光発電モジュール |
| JP7602002B2 (ja) | 2022-06-21 | 2024-12-17 | ジョジアン ジンコ ソーラー カンパニー リミテッド | 半導体基板、太陽電池及び太陽光発電モジュール |
| US12191411B2 (en) | 2022-06-21 | 2025-01-07 | Zhejiang Jinko Solar Co., Ltd. | Semiconductor substrate, solar cell, and photovoltaic module |
| JP2024000941A (ja) * | 2022-06-21 | 2024-01-09 | ジョジアン ジンコ ソーラー カンパニー リミテッド | 半導体基板、太陽電池及び太陽光発電モジュール |
| JP2024022417A (ja) * | 2022-08-05 | 2024-02-16 | ジョジアン ジンコ ソーラー カンパニー リミテッド | 太陽電池および光起電力モジュール |
| JP7470762B2 (ja) | 2022-08-05 | 2024-04-18 | ジョジアン ジンコ ソーラー カンパニー リミテッド | 太陽電池および光起電力モジュール |
| US11973152B2 (en) | 2022-08-05 | 2024-04-30 | Zhejiang Jinko Solar Co., Ltd. | Solar cell and photovoltaic module |
| US12074230B2 (en) | 2022-08-05 | 2024-08-27 | Zhejiang Jinko Solar Co., Ltd. | Solar cell, method for manufacturing solar cell, and photovoltaic module |
| US12364051B2 (en) | 2022-08-05 | 2025-07-15 | Zhejiang Jinko Solar Co., Ltd. | Solar cell and photovoltaic module |
| EP4492475A4 (en) * | 2022-08-22 | 2025-06-25 | Longi Solar Technology (Taizhou) Co., Ltd. | Back contact cell |
| AU2024335458B2 (en) * | 2024-01-26 | 2025-09-11 | Longi Green Energy Technology Co., Ltd. | Back contact solar cell and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5777795B2 (ja) | 2015-09-09 |
| JPWO2013125036A1 (ja) | 2015-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5777795B2 (ja) | 光起電力素子 | |
| CN102934236B (zh) | 太阳能电池及其制造方法 | |
| JP5868503B2 (ja) | 太陽電池およびその製造方法 | |
| EP3297038B1 (en) | Solar cell | |
| JP5734512B2 (ja) | 光電変換装置およびその製造方法、光電変換モジュール | |
| JP7328406B1 (ja) | 太陽電池および太陽電池の製造方法、光起電力モジュール | |
| EP2538447B1 (en) | Solar cell and method for manufacturing the same | |
| JP7274252B1 (ja) | 太陽電池および太陽電池の製造方法、光起電力モジュール | |
| WO2013054396A1 (ja) | 光起電力装置の製造方法および光起電力装置 | |
| CN119384089A (zh) | 背接触电池及其制造方法、光伏组件 | |
| KR20120037277A (ko) | 태양전지 및 이의 제조 방법 | |
| JP5344872B2 (ja) | 光起電力装置 | |
| KR20120088029A (ko) | 태양 전지 및 그 제조 방법 | |
| CN111403534B (zh) | 一种太阳能电池及其制备方法 | |
| KR101199214B1 (ko) | 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR20190041989A (ko) | 태양 전지 제조 방법 및 태양 전지 | |
| US12317640B2 (en) | Solar cell and method for manufacturing solar cell | |
| KR101199213B1 (ko) | 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR101153378B1 (ko) | 플로팅 접합을 이용한 후면전극 태양전지 및 그 제조방법 | |
| KR101976753B1 (ko) | 태양 전지 제조 방법 및 태양 전지 | |
| KR20170090781A (ko) | 태양 전지 및 이의 제조 방법 | |
| CN119562667A (zh) | 太阳能电池及其制造方法 | |
| CN120603370A (zh) | 一种太阳能电池和光伏组件 | |
| HK40022149B (zh) | 一种太阳能电池及其制备方法 | |
| KR20120077709A (ko) | 국부화 에미터 태양전지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 12869096 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2014500836 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 12869096 Country of ref document: EP Kind code of ref document: A1 |