[go: up one dir, main page]

WO2011086929A1 - 半導体基板、電子デバイス及び半導体基板の製造方法 - Google Patents

半導体基板、電子デバイス及び半導体基板の製造方法 Download PDF

Info

Publication number
WO2011086929A1
WO2011086929A1 PCT/JP2011/000141 JP2011000141W WO2011086929A1 WO 2011086929 A1 WO2011086929 A1 WO 2011086929A1 JP 2011000141 W JP2011000141 W JP 2011000141W WO 2011086929 A1 WO2011086929 A1 WO 2011086929A1
Authority
WO
WIPO (PCT)
Prior art keywords
crystal
epitaxial
silicon
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/000141
Other languages
English (en)
French (fr)
Inventor
雅彦 秦
洋幸 佐沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to CN201180005900XA priority Critical patent/CN102714144A/zh
Publication of WO2011086929A1 publication Critical patent/WO2011086929A1/ja
Priority to US13/548,837 priority patent/US20120280275A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Definitions

  • the present invention relates to a semiconductor substrate, an electronic device, and a method for manufacturing a semiconductor substrate.
  • Patent Document 1 discloses a single-crystal gallium nitride localized substrate suitable for manufacturing an electronic-optical fusion device in which an electronic device and an optical device are mixedly mounted on the same silicon substrate.
  • the single crystal gallium nitride localized substrate grows locally on the silicon substrate by forming silicon carbide on the silicon substrate and locally forming single crystal gallium nitride on the silicon carbide.
  • Patent Document 1 discloses using silicon nitride as a mask for forming single crystal gallium nitride.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2004-179242
  • the silicon carbide disclosed in Patent Document 1 is a metamorphic layer obtained by heat-treating the surface of a silicon substrate with a mixed gas of hydrocarbon-based gas and hydrogen gas, a single crystal formed on the silicon carbide.
  • the crystallinity of gallium nitride cannot be improved sufficiently.
  • silicon carbide has a crystal lattice constant different from that of silicon and slightly different from that of gallium nitride, so that defects such as dislocations due to lattice mismatch are likely to occur. Therefore, it has been difficult to maintain the crystallinity of the group III nitride semiconductor including single crystal gallium nitride formed on silicon carbide.
  • An object of the present invention is to improve the crystallinity of a group III nitride semiconductor locally formed on a silicon substrate.
  • a base substrate whose surface is a silicon crystal, and Si x Ge 1-x C (0 ⁇ ⁇ ) formed in a partial region on the silicon crystal.
  • a semiconductor substrate including an x ⁇ 1) epitaxial crystal and a group III nitride semiconductor crystal formed on the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal.
  • the semiconductor substrate further includes an inhibitor that is formed on the silicon crystal and has an opening that exposes the silicon crystal and inhibits the growth of the crystal, and Si x Ge 1-x C (0 ⁇ x ⁇ 1) The epitaxial crystal is formed inside the opening.
  • the semiconductor substrate is a silicon crystal and Si x Ge 1-x C ( 0 ⁇ x ⁇ 1) between the epitaxial crystal, Si formed on the surface of the silicon crystal x Ge 1-x (0 ⁇ x ⁇ 1 And a Si x Ge 1-x C (0 ⁇ x ⁇ 1) modified layer in which the surface of the layer is modified with carbon.
  • the semiconductor substrate further includes an epitaxially grown Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer between the silicon crystal and the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal. You may prepare.
  • the above-described semiconductor substrate has a Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer and a Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal between Si x Ge 1-x ( 0 ⁇ x ⁇ 1)
  • a Si x Ge 1-x C (0 ⁇ x ⁇ 1) modified layer in which the surface of the epitaxial crystal is modified with carbon may be further provided.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer has, for example, one or more semiconductor layers selected from a P-type semiconductor layer and an N-type semiconductor layer that form pn junction isolation.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer may include one or more semiconductor layers selected from a P + type semiconductor layer and an N + type semiconductor layer constituting the tunnel junction.
  • an electronic device including an electronic element having a group III nitride semiconductor crystal in the semiconductor substrate as an active layer.
  • the semiconductor substrate has a group 3 nitride semiconductor crystal in a plurality of regions on the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal, and the electronic element is a group 3 nitride. At least two electronic elements among the plurality of electronic elements are connected to each other in series or in parallel.
  • the electronic device may further include a silicon element formed using a silicon crystal in a semiconductor substrate, and the silicon element and the electronic element may be connected to each other.
  • a step of forming an inhibitor that inhibits crystal growth and an opening reaching the silicon crystal from the surface of the inhibitor are formed on the silicon crystal of the substrate whose surface is a silicon crystal.
  • Si x Ge 1-x (wherein formed on the surface of the silicon crystal exposed inside the opening between the step of forming the inhibitor and the step of forming the group 3 nitride semiconductor crystal.
  • the method further includes the step of modifying the surface of the 0 ⁇ x ⁇ 1) layer with carbon to form a Si x Ge 1-x C (0 ⁇ x ⁇ 1) modified layer.
  • An Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal may be formed on the Si x Ge 1-x C (0 ⁇ x ⁇ 1) metamorphic layer.
  • a step of forming an inhibitor that inhibits crystal growth on the silicon crystal of a substrate whose surface is a silicon crystal, and an opening that reaches the silicon crystal from the surface of the inhibitor are formed.
  • Si x Ge 1-x (0 ⁇ x ⁇ 1) is modified with carbon to form a Si x Ge 1-x C (0 ⁇ x ⁇ 1) metamorphic layer.
  • Si x Ge 1-x C (0 ⁇ x ⁇ 1) forming an epitaxial crystal, Si x Ge 1-x C (0 ⁇ x ⁇ 1) the metamorphic layer Si x Ge 1-x C ( 0 ⁇ x ⁇ 1) An epitaxial crystal may be formed.
  • the inside of the opening is formed between the step of forming the opening and the step of forming the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal.
  • the method may further comprise the step of cleaning the surface of the silicon crystal exposed to the surface by etching.
  • the surface of the silicon crystal is the (111) plane, and the facet crystal plane having a different plane orientation from the (111) plane is exposed in the step of forming the group III nitride semiconductor crystal.
  • the crystal growth rate in the first direction perpendicular to the surface of the base substrate is larger than the crystal growth rate in the second direction parallel to the surface of the base substrate.
  • the first group III nitride semiconductor crystal is formed, and in the second stage, the second group III nitride semiconductor crystal is grown under the condition that the crystal growth rate in the second direction is higher than the crystal growth rate in the first direction. May be formed.
  • An example of a cross section of a semiconductor substrate 100 is shown.
  • the cross-sectional example in the manufacturing process of the semiconductor substrate 100 is shown.
  • the cross-sectional example in the manufacturing process of the semiconductor substrate 100 is shown.
  • An example of a cross section of a semiconductor substrate 200 is shown.
  • the cross-sectional example in the manufacturing process of the semiconductor substrate 200 is shown.
  • the cross-sectional example in the manufacturing process of the semiconductor substrate 200 is shown.
  • An example of a cross section of a semiconductor substrate 300 is shown.
  • An example of a cross section in the manufacturing process of the semiconductor substrate 300 is shown.
  • An example of a cross section in the manufacturing process of the semiconductor substrate 300 is shown.
  • An example of a cross section of a semiconductor substrate 400 is shown.
  • An example of a cross section in the manufacturing process of the semiconductor substrate 400 is shown.
  • An example of a cross section in the manufacturing process of the semiconductor substrate 400 is shown.
  • An example of a cross section of a semiconductor substrate 500 is shown.
  • the cross-sectional example in the manufacturing process of the semiconductor substrate 500 is shown.
  • 2 shows a cross-sectional example of an electronic device 600.
  • FIG. 1A shows a cross-sectional example of the semiconductor substrate 100
  • FIGS. 1B and 1C show cross-sectional examples in the manufacturing process of the semiconductor substrate 100.
  • FIG. 1A shows a cross-sectional example of the semiconductor substrate 100
  • FIGS. 1B and 1C show cross-sectional examples in the manufacturing process of the semiconductor substrate 100.
  • FIG. 1A shows a cross-sectional example of the semiconductor substrate 100
  • FIGS. 1B and 1C show cross-sectional examples in the manufacturing process of the semiconductor substrate 100.
  • the semiconductor substrate 100 includes a base substrate 102, a Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104, a group 3-5 compound semiconductor crystal 106, an inhibitor 108, and the like. Have An opening 110 is formed in the inhibitor 108.
  • the surface of the base substrate 102 is a silicon crystal.
  • the base substrate 102 is, for example, an SOI (silicon on insulator) substrate whose surface is a silicon crystal, or a silicon wafer that is a silicon crystal throughout the bulk.
  • SOI silicon on insulator
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is locally formed by epitaxial growth in a partial region of the base substrate 102 on the silicon crystal.
  • a Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal is used in addition to the method of forming the opening 110 in the inhibitor 108 as described below.
  • An example is a method in which patterning is performed using a photolithography method after formation over the entire surface of the base substrate 102.
  • the aspect ratio (crystal thickness / width) of the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 formed in a partial region on the silicon crystal of the base substrate 102 is ⁇ 3 or more. Preferably there is.
  • the group 3-5 compound semiconductor crystal 106 contains a nitrogen atom.
  • the group 3-5 compound semiconductor crystal 106 is formed on the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104. Since the Group 3-5 compound semiconductor crystal 106 is formed on the epitaxially grown Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104, the crystallinity is good.
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) crystal is formed by, for example, modification of a silicon crystal
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) crystal is transformed during the modification process. Crystallinity decreases.
  • “formed by modification” means that atoms added to the crystal after modification are taken into the crystal lattice before modification.
  • the epitaxial Si x Ge 1-x C formed by the growth (0 ⁇ x ⁇ 1) crystal, Si x Ge 1-x C (0 ⁇ x ⁇ 1) formed by the metamorphic silicon than crystalline Has good crystallinity.
  • the inhibitor 108 is formed on the silicon crystal of the base substrate 102. Inhibitor 108 inhibits crystal growth. An opening 110 that reaches the silicon crystal of the base substrate 102 is formed in the inhibitor 108.
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is formed by crystal growth inside the opening 110. That is, since the inhibitor 108 inhibits crystal growth, the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 undergoes selective epitaxial growth.
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is formed in the opening 110 by selective epitaxial growth.
  • the inhibitor 108 is formed on the silicon crystal of the base substrate 102. Thereafter, an opening 110 reaching the silicon crystal from the surface of the inhibitor 108 is formed.
  • the inhibitor 108 is, for example, silicon oxide, silicon nitride, or silicon oxynitride, and can be formed by a CVD method as an example. Silicon oxide can also be formed by a thermal oxidation method.
  • the opening 110 can be formed using, for example, a photolithography method.
  • a Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is formed on the silicon crystal exposed inside the opening 110.
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is formed by epitaxial growth.
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 can be grown by, for example, a CVD method using a silicon source material, a germanium source material, and a carbon source material in a gaseous state.
  • Examples of the growth temperature when the CVD method is a thermal CVD method include 900 ° C. to 1100 ° C.
  • Examples of silicon and carbon raw materials include alkylsilanes such as monomethylsilane (SiH 3 CH 3 ).
  • Examples of the germanium and carbon raw materials include alkylgermanes such as monomethylgermane (GeH 3 CH 3 ).
  • Examples of the silicon raw material include silicon hydrides such as monosilane (SiH 4 ) and disilane (Si 2 H 6 ).
  • Other silicon raw materials include silicon halides such as chlorosilane (SiH x Cl 4-x ).
  • Germanium raw materials include germanium hydride such as monogermane (GeH 4 ) and digermane (Ge 2 H 6 ).
  • Other germanium raw materials include germanium halides such as chlorgermane (GeH x Cl 4-x ).
  • Examples of the carbon raw material include hydrocarbons such as methane, ethane, and propane.
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 grows in the opening 110 and no crystal growth occurs on the inhibitor 108.
  • the inside of the opening 110 Si x Ge 1-x C (0 ⁇ x ⁇ 1) The epitaxial crystal 104 may be used in a later step.
  • the polycrystal deposited on the inhibitor 108 is removed together with the inhibitor 108, Si x Ge 1 at the opening 110, leaving the interior of the Si x Ge 1-x C ( 0 ⁇ x ⁇ 1) epitaxial crystal 104, after step An ⁇ x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 can also be used.
  • Si x Ge 1-x C ( 0 ⁇ x ⁇ 1) is grown epitaxial crystal 104, Si x Ge 1-x C ( 0 ⁇ x ⁇ 1) on the epitaxial crystal 104, group III-V compound semiconductor crystal
  • the semiconductor substrate 100 is formed by selective epitaxial growth of 106.
  • the semiconductor substrate 100 includes the Si x Ge 1-x C (0 ⁇ x ⁇ 1) formed by epitaxial growth between the base substrate 102 whose surface is silicon and the group 3-5 compound semiconductor crystal 106. Since the epitaxial crystal 104 is provided, the crystallinity of the Group 3-5 compound semiconductor crystal 106 is improved. Further, by adjusting the Si x Ge 1-x C ( 0 ⁇ x ⁇ 1) the composition x of epitaxial crystal 104, Si x Ge 1-x C ( 0 ⁇ x ⁇ 1) is grown on the epitaxial crystal 104 3-5 By matching the lattice constant with the group compound semiconductor crystal 106, the group 3-5 compound semiconductor crystal 106 having better crystallinity can be obtained.
  • FIG. 2A shows a cross-sectional example of the semiconductor substrate 200.
  • 2B and 2C show cross-sectional examples in the process of manufacturing the semiconductor substrate 200.
  • the semiconductor substrate 200 is between the silicon crystal and the Si x Ge 1-x C ( 0 ⁇ x ⁇ 1) epitaxial crystal 104 of the base substrate 102 in the semiconductor substrate 100, Si x Ge 1-x C (0 ⁇ x ⁇ 1)
  • the semiconductor substrate 100 is different from the semiconductor substrate 100 in that it includes the metamorphic layer 202, and is common in other points. Therefore, the following description will be made on differences from the semiconductor substrate 100.
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) metamorphic layer 202 is formed between the silicon crystal of the base substrate 102 and the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104. Yes.
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) metamorphic layer 202 is formed of carbon on the surface of the Si x Ge 1-x (0 ⁇ x ⁇ 1) layer formed on the surface of the silicon crystal of the base substrate 102. It is formed by transformation.
  • the semiconductor substrate 200 can be manufactured by the following procedure. First, as shown in FIG. 2B, an opening 110 is formed in the inhibitor 108 on the base substrate 102. Next, the base substrate 102 in which the opening 110 is formed is heated to 1000 ° C. to 1100 ° C., and the surface of the silicon crystal exposed in the opening 110 is cleaned in a hydrogen atmosphere, and then ion implantation or diffusion is used. A Si x Ge 1-x (0 ⁇ x ⁇ 1) layer is formed. Thereafter, the Si x Ge 1-x (0 ⁇ x ⁇ 1) layer is modified with carbon, and the Si x Ge 1-x C (0 ⁇ x ⁇ 1) modified layer 202 is formed. For example, the Si x Ge 1-x (0 ⁇ x ⁇ 1) layer can be transformed with carbon by heat-treating the silicon crystal surface in an atmosphere of a hydrocarbon-based gas such as methane, ethane, or propane.
  • a hydrocarbon-based gas such as methane, ethane, or propane.
  • an Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is formed on the Si x Ge 1-x C (0 ⁇ x ⁇ 1) metamorphic layer 202.
  • the Group 3-5 compound semiconductor crystal 106 is selectively epitaxially grown on the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 to form the semiconductor substrate 200.
  • Si x Ge 1-x C (0 ⁇ x ⁇ 1) transformation is performed between the silicon crystal of the base substrate 102 and the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104. Since the layer 202 is included, the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 and the silicon of the base substrate 102 are lattice-matched. When the semiconductor substrate 200 has this configuration, the crystallinity of the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is increased.
  • FIG. 3A shows a cross-sectional example of the semiconductor substrate 300.
  • 3B and 3C show cross-sectional examples in the manufacturing process of the semiconductor substrate 300.
  • the semiconductor substrate 300 is between the silicon crystal and the Si x Ge 1-x C ( 0 ⁇ x ⁇ 1) epitaxial crystal 104 of the base substrate 102 in the semiconductor substrate 100, Si x Ge 1-x (0 ⁇ x ⁇ 1 ) It differs from the semiconductor substrate 100 in having the epitaxial layer 302, and is common in other points. Therefore, the following description will be made on differences from the semiconductor substrate 100.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 is a layer epitaxially grown between the silicon crystal of the base substrate 102 and the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104. is there.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 may be one or more semiconductor layers selected from a P-type semiconductor layer and an N-type semiconductor layer constituting pn junction isolation.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 has an N-type semiconductor layer, thereby forming a pn junction isolation. it can.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 has a P-type semiconductor layer and an N-type semiconductor layer, the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 is pn It may have junction separation.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 may include a plurality of sets of pn junction isolation layers including a P-type semiconductor layer and an N-type semiconductor layer that constitute pn junction isolation.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 includes a P-type semiconductor layer, an N-type semiconductor layer, a P-type semiconductor layer, and an N-type semiconductor layer in this order.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 may be one or more semiconductor layers selected from a P + type semiconductor layer and an N + type semiconductor layer constituting the tunnel junction. Good.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 has an N + type semiconductor layer, thereby forming a tunnel junction. be able to.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 may have a plurality of sets of tunnel junction layers including a P + type semiconductor layer and an N + type semiconductor layer constituting the tunnel junction.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 includes a P + type semiconductor layer, an N + type semiconductor layer, a P + type semiconductor layer, and an N + type semiconductor layer in this order.
  • the effective impurity concentration of each of the P + type semiconductor layer and the N + type semiconductor layer is 5 ⁇ 10 18 / cm 3 or more, preferably 1 ⁇ 10 19 / cm 3 or more.
  • the semiconductor substrate 300 can be manufactured by the following procedure. First, as shown in FIG. 3B, an opening 110 is formed in the inhibitor 108 on the base substrate 102. Next, an Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 is formed on the silicon crystal exposed in the opening 110. Note that the silicon crystal exposed in the opening 110 may be cleaned by treatment in a hydrogen atmosphere.
  • a Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is formed on the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302.
  • the group 3-5 compound semiconductor crystal 106 is selectively epitaxially grown on the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 to form the semiconductor substrate 300.
  • the Si x of the base substrate 102 includes some defects, in the absence of the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302, the Si x affected by the defects existing in the base substrate 102.
  • a Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is formed.
  • the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 is formed by epitaxial growth, the existence probability of defects is small. Therefore, in the semiconductor substrate 300, the high crystallinity Si x Ge 1-x C (0 ⁇ x ⁇ 1) reflecting the crystallinity of the high-quality Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 is reflected. 1) An epitaxial crystal 104 is formed.
  • FIG. 4A shows a cross-sectional example of the semiconductor substrate 400.
  • 4B and 4C show cross-sectional examples in the manufacturing process of the semiconductor substrate 400.
  • the semiconductor substrate 400 is between the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 and the Si x Ge 1-x C ( 0 ⁇ x ⁇ 1) epitaxial crystal 104 in semiconductor substrate 300, Si x
  • the semiconductor substrate 300 is different from the semiconductor substrate 300 in that the Ge 1-x C (0 ⁇ x ⁇ 1) metamorphic layer 402 is included, and is common in other points. Therefore, differences from the semiconductor substrate 300 will be described below.
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) metamorphic layer 402 includes the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 and the Si x Ge 1-x C (0 ⁇ x ⁇ 1). It is formed between the epitaxial crystal 104.
  • the Si x Ge 1-x C (0 ⁇ x ⁇ 1) modified layer 402 is formed by modifying the surface of the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 with carbon.
  • the semiconductor substrate 400 can be manufactured by the following procedure. First, as shown in FIG. 4B, an opening 110 is formed in the inhibitor 108 on the base substrate 102. Next, an Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 is formed on the surface of the silicon crystal exposed inside the opening 110. Further, the surface of the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 is modified with carbon to form the Si x Ge 1-x C (0 ⁇ x ⁇ 1) modified layer 402.
  • the surface of the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 is, for example, Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial in an atmosphere of a hydrocarbon gas such as methane, ethane, or propane.
  • the surface of the layer 302 can be modified by heat treatment.
  • an Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is formed on the Si x Ge 1-x C (0 ⁇ x ⁇ 1) metamorphic layer 402.
  • the Group 3-5 compound semiconductor crystal 106 is selectively epitaxially grown on the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 to form the semiconductor substrate 400.
  • the semiconductor substrate 400 is between the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 and the Si x Ge 1-x C ( 0 ⁇ x ⁇ 1) epitaxial crystal 104, Si x Ge 1-x C (0 ⁇ x ⁇ 1) conversion layer 402 is provided. Accordingly, the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 and the silicon of the Si x Ge 1-x (0 ⁇ x ⁇ 1) epitaxial layer 302 are lattice-matched. As a result, the crystallinity of the Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is enhanced.
  • FIG. 5A shows a cross-sectional example of the semiconductor substrate 500.
  • FIG. 5B shows a cross-sectional example in the manufacturing process of the semiconductor substrate 500.
  • the semiconductor substrate 500 includes a first crystal 502 that grows in the vertical direction and a second crystal 504 that grows in the lateral direction along the surface of the inhibitor 108 as a Group 3-5 compound semiconductor crystal.
  • the surface of the silicon crystal of the base substrate 102 is a (111) plane.
  • the second crystal 504 has a plane parallel to the surface of the base substrate 102, and the parallel plane is a (111) A plane.
  • the semiconductor substrate 500 can be formed by the following procedure. First, as shown in FIG. 5B, a Si x Ge 1-x C (0 ⁇ x ⁇ 1) epitaxial crystal 104 is formed. Next, a first crystal 502 of a Group 3-5 compound semiconductor in which a facet crystal plane 506 having a plane orientation different from the (111) plane is exposed is formed (first stage). For example, the first crystal 502 protruding and exposed with respect to the surface of the inhibitor 108 is formed. The first crystal 502 may have facet crystal planes 506 on both sides of a plane parallel to the surface of the base substrate 102.
  • the facet crystal plane 506 is a low index plane different from the (111) plane, for example.
  • the facet crystal plane 506 is a (lnm) plane (l, n, m are integers) and satisfies the condition of 1 ⁇
  • a second crystal 504 of a Group 3-5 compound semiconductor having a (111) A plane parallel to the surface of the base substrate 102 is formed using the facet crystal plane 506 as a seed plane (second stage). .
  • the first crystal 502 is formed under a crystal growth condition in which the crystal growth rate in the first direction perpendicular to the surface of the base substrate 102 is higher than the crystal growth rate in the second direction parallel to the surface of the base substrate 102.
  • the crystal growth rate in all directions non-parallel to the surface of the base substrate 102 may be larger than the crystal growth rate in the second direction parallel to the surface of the base substrate 102.
  • the second crystal 504 is formed under a crystal growth condition in which the crystal growth rate in the second direction is higher than the crystal growth rate in the first direction.
  • the surface of the second crystal 504 grown in a direction parallel to the surface of the base substrate 102 is larger than the surface of the group 3-5 compound semiconductor crystal 106 in FIG. It is possible to increase the degree of freedom in designing the electronic device.
  • the silicon crystal of the base substrate 102 can be cleaned by etching the surface.
  • the Group 5 atom is N
  • the Group 3 atom is at least one atom selected from the group consisting of B, Al, Ga, In, Sc, Y, and a lanthanoid atom. be able to.
  • the group 3-5 compound semiconductor crystal can include two or more crystal layers having different compositions.
  • the group 3-5 compound semiconductor crystal can include two or more crystal layers having different additive impurities.
  • FIG. 6 shows a cross-sectional example of the electronic device 600.
  • the electronic device 600 includes a plurality of group 3-5 compound semiconductor crystals 106, and a plurality of electronic elements 602 and electronic elements 606 are formed on each group 3-5 compound semiconductor crystal 106.
  • At least two electronic elements 602 and 606 have an electrode 604 and an electrode 608, respectively, and are connected to each other by a wiring 614.
  • the connection between the electronic element 602 and the electronic element 606 may be either serial or parallel.
  • the electronic device 600 includes a silicon element 610 formed using a silicon crystal of the base substrate 102, and the silicon element 610 includes a terminal 612. The silicon element 610 and the electronic element 606 are connected to each other by a wiring 616.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　表面がシリコン結晶であるベース基板と、シリコン結晶上の一部の領域に形成されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶と、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶上に形成された３族窒化物半導体結晶とを含む半導体基板を提供する。一例として、当該半導体基板は、シリコン結晶上に形成され、かつ、シリコン結晶を露出する開口を有し、結晶の成長を阻害する阻害体をさらに含み、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶は、開口の内部に形成されている。

Description

半導体基板、電子デバイス及び半導体基板の製造方法
　本発明は、半導体基板、電子デバイス及び半導体基板の製造方法に関する。
　特許文献１には、同一のシリコン基板上に電子デバイスと光デバイスとを混載した電子－光融合デバイスの製造に適した単結晶窒化ガリウム局在基板が開示されている。当該単結晶窒化ガリウム局在基板は、シリコン基板上に炭化シリコンを形成し、炭化シリコン上に局所的に単結晶窒化ガリウムを形成することで、シリコン基板上に局所的に単結晶窒化ガリウムを成長させた領域を有する。特許文献１においては、単結晶窒化ガリウムを形成する際のマスクとして窒化シリコンを用いることが開示されている。
　特許文献１　特開２００４－１７９２４２号公報
　しかし、特許文献１で開示している炭化シリコンは、炭化水素系ガスと水素ガスとの混合ガスでシリコン基板の表面を熱処理することにより得られる変成層なので、当該炭化シリコン上に形成する単結晶窒化ガリウムの結晶性を十分に良くすることができない。また、炭化シリコンは、シリコンとは結晶格子定数が異なり、窒化ガリウムともわずかに格子定数が異なっているので、格子不整合に起因する転位等の欠陥が発生しやすい。したがって、炭化シリコン上に形成した単結晶窒化ガリウムをはじめとする、３族窒化物半導体の結晶性を良好に保つことが困難であった。本発明の目的は、シリコン基板上に局所的に形成する３族窒化物半導体の結晶性を高めることにある。
　上記課題を解決するために、本発明の第１の態様においては、表面がシリコン結晶であるベース基板と、シリコン結晶上の一部の領域に形成されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶と、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶上に形成された３族窒化物半導体結晶とを含む半導体基板を提供する。一例として、当該半導体基板は、シリコン結晶上に形成され、かつ、シリコン結晶を露出する開口を有し、結晶の成長を阻害する阻害体をさらに含み、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶は、開口の内部に形成されている。
　上記の半導体基板は、シリコン結晶とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶との間に、シリコン結晶の表面に形成されたＳｉｘＧｅ１－ｘ（０≦ｘ＜１）層の表面が炭素により変成されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層をさらに備えてもよい。また、当該半導体基板は、シリコン結晶とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶との間に、エピタキシャル成長したＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層をさらに備えてもよい。
　上記の半導体基板は、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶との間に、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル結晶の表面が炭素により変成されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層をさらに備えてもよい。ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層は、例えばｐｎ接合分離を構成するＰ型半導体層及びＮ型半導体層から選択された１以上の半導体層を有する。ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層は、トンネル接合部を構成するＰ＋型半導体層及びＮ＋型半導体層から選択された１以上の半導体層を有してもよい。
　本発明の第２の態様においては、上記の半導体基板における３族窒化物半導体結晶を活性層とする電子素子を含む電子デバイスを提供する。当該電子デバイスにおいて、一例として、半導体基板が３族窒化物半導体結晶をＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶上の複数の領域に有し、電子素子が３族窒化物半導体結晶のそれぞれに形成され、複数の電子素子のうち少なくとも２つの電子素子が、互いに直列又は並列に接続されている。当該電子デバイスは、半導体基板におけるシリコン結晶を用いて形成されたシリコン素子をさらに備え、シリコン素子と電子素子とが互いに接続されていてもよい。
　本発明の第３の態様においては、表面がシリコン結晶である基板のシリコン結晶上に、結晶の成長を阻害する阻害体を形成する段階と、阻害体の表面からシリコン結晶に達する開口を形成する段階と、開口の内部に露出されたシリコン結晶上に、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成する段階と、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶上に、３族窒化物半導体結晶を形成する段階とを含む半導体基板の製造方法を提供する。
　当該製造方法においては、阻害体を形成する段階と３族窒化物半導体結晶を形成する段階との間に、開口の内部に露出されたシリコン結晶の表面に形成されたＳｉｘＧｅ１－ｘ（０≦ｘ＜１）層の表面を炭素により変成し、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層を形成する段階をさらに含み、３族窒化物半導体結晶を形成する段階において、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層上にＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成してもよい。
　本発明の第４の態様においては、表面がシリコン結晶である基板のシリコン結晶上に、結晶の成長を阻害する阻害体を形成する段階と、阻害体の表面からシリコン結晶に達する開口を形成する段階と、開口の内部に露出されたシリコン結晶上に、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層を形成する段階と、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層上に、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成する段階と、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶上に、３族窒化物半導体結晶を形成する段階とを含む半導体基板の製造方法を提供する。
　当該製造方法においては、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層を形成する段階とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成する段階との間に、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層の表面を炭素により変成し、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層を形成する段階、をさらに含み、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成する段階において、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層上にＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成してもよい。
　第３の態様及び第４の態様に係る製造方法においては、開口を形成する段階とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成する段階との間に、開口の内部に露出されたシリコン結晶の表面をエッチングにより清浄化する段階をさらに備えてもよい。また、これらの製造方法においては、シリコン結晶の表面が（１１１）面であり、３族窒化物半導体結晶を形成する段階は、（１１１）面と異なる面方位のファセット結晶面が露出している第１の３族窒化物半導体結晶を形成する第１段階と、当該ファセット結晶面をシードとして、ベース基板の表面に平行な（１１１）Ａ面を有する第２の３族窒化物半導体結晶を形成する第２段階と、を有し、第１段階においては、ベース基板の表面に垂直な第１方向の結晶成長速度がベース基板の表面に平行な第２方向の結晶成長速度よりも大きい条件で、第１の３族窒化物半導体結晶を形成し、第２段階においては、第２方向の結晶成長速度が、第１方向の結晶成長速度よりも大きい条件で第２の３族窒化物半導体結晶を形成してもよい。
半導体基板１００の断面例を示す。 半導体基板１００の製造過程における断面例を示す。 半導体基板１００の製造過程における断面例を示す。 半導体基板２００の断面例を示す。 半導体基板２００の製造過程における断面例を示す。 半導体基板２００の製造過程における断面例を示す。 半導体基板３００の断面例を示す。 半導体基板３００の製造過程における断面例を示す。 半導体基板３００の製造過程における断面例を示す。 半導体基板４００の断面例を示す。 半導体基板４００の製造過程における断面例を示す。 半導体基板４００の製造過程における断面例を示す。 半導体基板５００の断面例を示す。 半導体基板５００の製造過程における断面例を示す。 電子デバイス６００の断面例を示す。
　以下、発明の実施の形態を通じて本発明を説明する。図１Ａは、半導体基板１００の断面例を示し、図１Ｂ及び図１Ｃは、半導体基板１００の製造過程における断面例を示す。
　図１Ａに示すように、半導体基板１００は、ベース基板１０２と、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４と、３－５族化合物半導体結晶１０６と、阻害体１０８とを有する。阻害体１０８には開口１１０が形成されている。
　ベース基板１０２は、表面がシリコン結晶である。ベース基板１０２は、例えば、表面の近傍がシリコン結晶であるＳＯＩ（シリコンオンインシュレータ）基板、バルクの全体に渡ってシリコン結晶であるシリコンウェハである。
　ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４は、ベース基板１０２のシリコン結晶上の一部の領域に局所的に、エピタキシャル成長により形成されている。シリコン結晶の一部の領域に形成する方法としては、以下に説明するように阻害体１０８に開口１１０を形成する方法の他、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶をベース基板１０２上の全面に形成した後に、ホトリソグラフィ法を用いてパターニングする方法が挙げられる。
　ベース基板１０２のシリコン結晶上の一部の領域に形成されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４のアスペクト比（結晶の厚さ／幅）は、√３以上であることが好ましい。
　３－５族化合物半導体結晶１０６は、窒素原子を含む。３－５族化合物半導体結晶１０６は、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４上に形成されている。３－５族化合物半導体結晶１０６は、エピタキシャル成長されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４上に形成されているので結晶性が良い。
　ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）結晶が、例えばシリコン結晶の変成により形成された場合には、変成の過程でＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）結晶の結晶性が低下する。ここで、「変成により形成」とは、変成後の結晶に追加される原子が変成前の結晶格子に取り込まれることをいう。これに対して、エピタキシャル成長により形成されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）結晶は、シリコンの変成により形成されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）結晶よりも結晶性が良い。下地の結晶上に形成される結晶層の結晶性は、下地の結晶性の影響を受けるので、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４上に形成された３－５族化合物半導体結晶１０６の結晶性は良い。
　阻害体１０８は、ベース基板１０２のシリコン結晶上に形成されている。阻害体１０８は、結晶の成長を阻害する。阻害体１０８には、ベース基板１０２のシリコン結晶に達する開口１１０が形成される。ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４は、開口１１０の内部で結晶成長することにより形成される。すなわち、阻害体１０８は結晶の成長を阻害するので、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４は選択エピタキシャル成長する。ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４は、選択エピタキシャル成長することにより、開口１１０内に形成される。
　半導体基板１００の製造方法を説明する。図１Ｂに示すように、ベース基板１０２のシリコン結晶上に、阻害体１０８を形成する。その後、阻害体１０８の表面からシリコン結晶に達する開口１１０を形成する。阻害体１０８は、例えば酸化シリコン、窒化シリコン、酸窒化シリコンであり、一例としてＣＶＤ法で形成することができる。酸化シリコンは、熱酸化法により形成することもできる。開口１１０は、例えばホトリソグラフィ法を用いて形成することができる。
　次に、図１Ｃに示すように、開口１１０の内部に露出されたシリコン結晶上に、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４を形成する。ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４はエピタキシャル成長により形成する。
　ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４は、例えば気体状態のシリコン原料、ゲルマニウム原料、炭素原料を用いたＣＶＤ法により成長させることができる。ＣＶＤ法が熱ＣＶＤ法である場合の成長温度として、９００℃～１１００℃が挙げられる。シリコン及び炭素の原料として、モノメチルシラン（ＳｉＨ３ＣＨ３）等のアルキルシラン類が挙げられる。ゲルマニウム及び炭素の原料として、モノメチルゲルマン（ＧｅＨ３ＣＨ３）等のアルキルゲルマン類が挙げられる。
　シリコン原料として、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）等の水素化珪素が挙げられる。他のシリコン原料として、クロルシラン（ＳｉＨｘＣｌ４－ｘ）等のハロゲン化珪素が挙げられる。ゲルマニウム原料として、モノゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２Ｈ６）等の水素化ゲルマニウムが挙げられる。他のゲルマニウム原料として、クロルゲルマン（ＧｅＨｘＣｌ４－ｘ）等のハロゲン化ゲルマニウムが挙げられる。炭素原料として、メタン、エタン、プロパン等の炭化水素が挙げられる。
　この場合、開口１１０の内部にＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４が成長し、阻害体１０８上には結晶成長が生じない選択成長を行うことが好ましい。ただし、阻害体１０８上にＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）の多結晶体等が析出する場合であっても、開口１１０の内部のＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４を後の工程において利用してもよい。阻害体１０８上に析出した多結晶体を阻害体１０８と共に除去し、開口１１０内部のＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４を残し、後の工程においてＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４を利用することもできる。
　ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４を成長させた後、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４上に、３－５族化合物半導体結晶１０６を選択エピタキシャル成長させて半導体基板１００を形成する。
　以上のとおり、半導体基板１００は、表面がシリコンであるベース基板１０２と３－５族化合物半導体結晶１０６との間に、エピタキシャル成長により形成されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４を有するので、３－５族化合物半導体結晶１０６の結晶性が向上する。また、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４の組成ｘを調整し、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４上に成長する３－５族化合物半導体結晶１０６との格子定数を合わせることで、より良好な結晶性を有する３－５族化合物半導体結晶１０６を得ることができる。
　図２Ａは、半導体基板２００の断面例を示す。図２Ｂ及び図２Ｃは、半導体基板２００の製造過程における断面例を示す。半導体基板２００は、半導体基板１００におけるベース基板１０２のシリコン結晶とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４との間に、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層２０２を有する点で半導体基板１００と相違し、その他の点で共通する。そこで、以下では半導体基板１００と相違する点について説明する。
　ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層２０２は、ベース基板１０２のシリコン結晶とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４との間に形成されている。ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層２０２は、ベース基板１０２のシリコン結晶の表面に形成されたＳｉｘＧｅ１－ｘ（０≦ｘ＜１）層の表面を炭素により変成して形成されている。
　半導体基板２００は、以下の手順で製造することができる。まず、図２Ｂに示すように、ベース基板１０２上の阻害体１０８に開口１１０を形成する。次に、開口１１０を形成したベース基板１０２を１０００℃～１１００℃に加熱し、開口１１０の内部に露出されたシリコン結晶の表面を水素雰囲気下で清浄化した後に、イオン注入法又は拡散法によりＳｉｘＧｅ１－ｘ（０≦ｘ＜１）層を形成する。その後ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）層を炭素により変成し、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層２０２を形成する。例えばメタン、エタン、プロパン等の炭化水素系ガスの雰囲気下でシリコン結晶表面を熱処理することにより、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）層を炭素により変成することができる。
　続いて、図２Ｃに示すように、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層２０２上にＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４を形成する。その後、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４上に、３－５族化合物半導体結晶１０６を選択エピタキシャル成長させて半導体基板２００を形成する。
　半導体基板２００においては、ベース基板１０２のシリコン結晶とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４との間に、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層２０２を有するので、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４とベース基板１０２のシリコンとが格子整合する。半導体基板２００が当該構成を有することにより、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４の結晶性が高まる。
　図３Ａは、半導体基板３００の断面例を示す。図３Ｂ及び図３Ｃは、半導体基板３００の製造過程における断面例を示す。半導体基板３００は、半導体基板１００におけるベース基板１０２のシリコン結晶とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４との間に、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２を有する点で半導体基板１００と相違し、その他の点で共通する。そこで、以下では半導体基板１００と相違する点について説明する。
　ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２は、ベース基板１０２のシリコン結晶とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４との間にエピタキシャル成長した層である。ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２は、ｐｎ接合分離を構成するＰ型半導体層及びＮ型半導体層から選択された１以上の半導体層であってもよい。例えば、シリコン結晶がＰ型にドープされている場合には、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２がＮ型半導体層を有することにより、ｐｎ接合分離を形成することができる。ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２が、Ｐ型半導体層及びＮ型半導体層を有することにより、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２がｐｎ接合分離を有してもよい。
　ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２が、ｐｎ接合分離を構成するＰ型半導体層及びＮ型半導体層からなる複数組のｐｎ接合分離層を有してもよい。例えば、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２は、Ｐ型半導体層、Ｎ型半導体層、Ｐ型半導体層及びＮ型半導体層をこの順に有する。
　また、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２は、トンネル接合部を構成するＰ＋型半導体層及びＮ＋型半導体層から選択された１以上の半導体層であってもよい。例えば、シリコン結晶がＰ＋型にドープされている場合には、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２がＮ＋型半導体層を有することにより、トンネル接合部を形成することができる。
　ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２が、トンネル接合部を構成するＰ＋型半導体層及びＮ＋型半導体層からなる複数組のトンネル接合層を有してもよい。例えば、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２は、Ｐ＋型半導体層、Ｎ＋型半導体層、Ｐ＋型半導体層及びＮ＋型半導体層をこの順に有する。Ｐ＋型半導体層及びＮ＋型半導体層のそれぞれの有効不純物濃度は、５×１０１８／ｃｍ３以上、好ましくは１×１０１９／ｃｍ３以上である。
　半導体基板３００は、以下の手順で製造することができる。まず、図３Ｂに示すように、ベース基板１０２上の阻害体１０８に開口１１０を形成する。次に、開口１１０の内部に露出されたシリコン結晶上に、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２を形成する。なお、開口１１０の内部に露出されたシリコン結晶を水素雰囲気下で処理することにより清浄化してもよい。
　続いて、図３Ｃに示すように、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２上に、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４を形成する。その後、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４上に、３－５族化合物半導体結晶１０６を選択エピタキシャル成長させて半導体基板３００を形成する。
　ベース基板１０２のシリコン結晶には若干の欠陥を含むので、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２がない場合にはベース基板１０２に存在する欠陥の影響を受けたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４が形成される。これに対して、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２はエピタキシャル成長により形成されるので欠陥の存在確率が小さい。したがって、半導体基板３００においては、良質なＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２の結晶性が反映された、結晶性が高いＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４が形成される。
　図４Ａは、半導体基板４００の断面例を示す。図４Ｂ及び図４Ｃは、半導体基板４００の製造過程における断面例を示す。半導体基板４００は、半導体基板３００におけるＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４との間に、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層４０２を有する点で半導体基板３００と相違し、その他の点で共通する。よって以下では半導体基板３００と相違する点について説明する。
　ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層４０２は、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４との間に形成されている。ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層４０２は、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２の表面を炭素により変成して形成されている。
　半導体基板４００は、以下の手順で製造することができる。まず、図４Ｂに示すように、ベース基板１０２上の阻害体１０８に開口１１０を形成する。次に、開口１１０の内部に露出されたシリコン結晶の表面にＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２を形成する。さらに、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２の表面を炭素により変成して、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層４０２を形成する。ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２の表面は、例えばメタン、エタン、プロパン等の炭化水素系ガスの雰囲気下でＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２の表面を熱処理することにより変成することができる。
　続いて、図４Ｃに示すように、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層４０２上にＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４を形成する。その後、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４上に、３－５族化合物半導体結晶１０６を選択エピタキシャル成長させて半導体基板４００を形成する。
　半導体基板４００は、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２とＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４との間に、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層４０２を有する。したがって、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４とＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層３０２のシリコンとが格子整合する。その結果、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４の結晶性が高まる。
　図５Ａは、半導体基板５００の断面例を示す。図５Ｂは、半導体基板５００の製造過程における断面例を示す。半導体基板５００は、３－５族化合物半導体結晶として、縦方向に成長する第１結晶５０２と阻害体１０８の表面に沿って横方向に成長する第２結晶５０４とを有する。ベース基板１０２のシリコン結晶の表面は（１１１）面である。第２結晶５０４は、ベース基板１０２の表面に平行な面を有し、平行な面は（１１１）Ａ面である。
　半導体基板５００は、以下の手順で形成することができる。まず、図５Ｂに示すように、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４を形成する。次に、（１１１）面と異なる面方位のファセット結晶面５０６が露出している３－５族化合物半導体の第１結晶５０２を形成する（第１段階）。例えば、阻害体１０８の表面に対して突出して露出する第１結晶５０２を形成する。第１結晶５０２は、ベース基板１０２の表面に平行な面の両側に、ファセット結晶面５０６を有してよい。
　ここで、ファセット結晶面５０６は、例えば（１１１）面と異なる低指数面である。ファセット結晶面５０６は、（ｌｎｍ）面（ｌ、ｎ、ｍは整数）であって、１≦｜ｌ｜＋｜ｎ｜＋｜ｍ｜（絶対値）≦７の条件を満たす面であることが好ましい。
　第１段階に続いて、ファセット結晶面５０６をシード面として、ベース基板１０２の表面に平行な（１１１）Ａ面を有する３－５族化合物半導体の第２結晶５０４を形成する（第２段階）。
　第１段階においては、ベース基板１０２の表面に垂直な第１方向の結晶成長速度が、ベース基板１０２の表面に平行な第２方向の結晶成長速度よりも大きい結晶成長条件で第１結晶５０２を形成する。ベース基板１０２の表面に非平行な全ての方向の結晶成長速度を、ベース基板１０２の表面に平行な第２方向の結晶成長速度より大きくしてもよい。当該条件で第１結晶５０２を結晶成長させることにより、ファセット結晶面５０６を有する第１結晶５０２を短時間で形成することができる。
　そして、第２段階においては、第２方向の結晶成長速度が、第１方向の結晶成長速度よりも大きい結晶成長条件で第２結晶５０４を形成する。半導体基板５００においては、ベース基板１０２の表面に平行な方向に成長した第２結晶５０４の面が、図１Ａにおける３－５族化合物半導体結晶１０６の面よりも大きいので、半導体基板５００上に形成する電子素子の設計自由度を高めることができる。
　以上説明した半導体基板１００から半導体基板５００において、ベース基板１０２のシリコン結晶は、表面をエッチングすることにより清浄化できる。３－５族化合物半導体結晶は、５族原子がＮであり、３族原子が、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｓｃ、Ｙ、及びランタノイド原子からなる群から選ばれた少なくとも１つの原子とすることができる。３－５族化合物半導体結晶は、組成が互いに異なる２つ以上の結晶層を含むことができる。３－５族化合物半導体結晶は、添加不純物が互いに異なる２つ以上の結晶層を含むことができる。
　また、以上説明した半導体基板１００から半導体基板５００における３－５族化合物半導体結晶は、電子素子の活性層に適用できる。図６は、電子デバイス６００の断面例を示す。電子デバイス６００は、複数の３－５族化合物半導体結晶１０６を有し、電子素子６０２及び電子素子６０６は、それぞれの３－５族化合物半導体結晶１０６に複数形成されている。
　複数の電子素子のうち少なくとも２つの電子素子６０２及び電子素子６０６は、それぞれ電極６０４及び電極６０８を有し、互いに配線６１４で接続されている。電子素子６０２と電子素子６０６との間の接続は、直列及び並列の何れであってもよい。また、電子デバイス６００は、ベース基板１０２のシリコン結晶を用いて形成されたシリコン素子６１０を有し、シリコン素子６１０は端子６１２を有している。シリコン素子６１０と電子素子６０６とは配線６１６で互いに接続されている。
　請求の範囲、明細書、及び図面中において示した装置、システム及び方法における動作、手順、ステップ、及び段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
　１００　半導体基板、１０２　ベース基板、１０４　ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶、１０６　３－５族化合物半導体結晶、１０８　阻害体、１１０　開口、２００　半導体基板、２０２　ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層、３００　半導体基板、３０２　ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層、４００　半導体基板、４０２　ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層、５００　半導体基板、５０２　第１結晶、５０４　第２結晶、５０６　ファセット結晶面、６００　電子デバイス、６０２　電子素子、６０４　電極、６０６　電子素子、６０８　電極、６１０　シリコン素子、６１２　端子、６１４　配線、６１６　配線

Claims (16)

  1. 　表面がシリコン結晶であるベース基板と、
    　前記シリコン結晶上の一部の領域に形成されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶と、
    　前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶上に形成された３族窒化物半導体結晶と
    　を含む半導体基板。
  2. 　前記シリコン結晶上に形成され、かつ、前記シリコン結晶を露出する開口を有し、結晶の成長を阻害する阻害体をさらに含み、
    　前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶は、前記開口の内部に形成されている
    　請求項１に記載の半導体基板。
  3. 　前記シリコン結晶と前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶との間に、前記シリコン結晶の表面に形成されたＳｉｘＧｅ１－ｘ（０≦ｘ＜１）層の表面が炭素により変成されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層をさらに備える
    　請求項１に記載の半導体基板。
  4. 　前記シリコン結晶と前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶との間に、エピタキシャル成長したＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層をさらに備える
    　請求項１に記載の半導体基板。
  5. 　前記ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層と前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶との間に、前記ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル結晶の表面が炭素により変成されたＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層をさらに備える
    　請求項４に記載の半導体基板。
  6. 　前記ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層は、ｐｎ接合分離を構成するＰ型半導体層及びＮ型半導体層から選択された１以上の半導体層を有する
    　請求項４に記載の半導体基板。
  7. 　前記ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層は、トンネル接合部を構成するＰ＋型半導体層及びＮ＋型半導体層から選択された１以上の半導体層を有する
    　請求項４に記載の半導体基板。
  8. 　請求項１に記載の半導体基板における前記３族窒化物半導体結晶を活性層とする電子素子を備える電子デバイス。
  9. 　前記半導体基板が前記３族窒化物半導体結晶を前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶上の複数の領域に有し、
    　前記電子素子が前記３族窒化物半導体結晶のそれぞれに形成され、
    　複数の前記電子素子のうち少なくとも２つの前記電子素子が、互いに直列又は並列に接続されている
    　請求項８に記載の電子デバイス。
  10. 　前記半導体基板における前記シリコン結晶を用いて形成されたシリコン素子をさらに含み、
    　前記シリコン素子と前記電子素子とが互いに接続されている
    　請求項８に記載の電子デバイス。
  11. 　表面がシリコン結晶であるベース基板の前記シリコン結晶上に、結晶の成長を阻害する阻害体を形成する段階と、
    　前記阻害体の表面から前記シリコン結晶に達する開口を形成する段階と、
    　前記開口の内部に露出された前記シリコン結晶上に、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成する段階と、
    　前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶上に、３族窒化物半導体結晶を形成する段階と
    　を備える半導体基板の製造方法。
  12. 　前記開口の内部に露出された前記シリコン結晶の表面に形成されたＳｉｘＧｅ１－ｘ（０≦ｘ＜１）層の表面を炭素により変成し、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層を形成する段階をさらに含み、
    　前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成する段階において、前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層上に前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成する
    　請求項１１に記載の半導体基板の製造方法。
  13. 　表面がシリコン結晶であるベース基板の前記シリコン結晶上に、結晶の成長を阻害する阻害体を形成する段階と、
    　前記阻害体の表面から前記シリコン結晶に達する開口を形成する段階と、
    　前記開口の内部に露出された前記シリコン結晶上に、ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層を形成する段階と、
    　前記ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層上に、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成する段階と、
    　前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶上に、３族窒化物半導体結晶を形成する段階と
    　を備える半導体基板の製造方法。
  14. 　前記ＳｉｘＧｅ１－ｘ（０≦ｘ＜１）エピタキシャル層の表面を炭素により変成し、ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層を形成する段階、をさらに含み、
    　前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成する段階において、前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）変成層上に前記ＳｉｘＧｅ１－ｘＣ（０≦ｘ＜１）エピタキシャル結晶を形成する
    　請求項１３に記載の半導体基板の製造方法。
  15. 　前記開口の内部に露出された前記シリコン結晶の表面をエッチングにより清浄化する段階をさらに含む
    　請求項１１に記載の半導体基板の製造方法。
  16. 　前記シリコン結晶の表面は、（１１１）面であり、
    　前記３族窒化物半導体結晶を形成する段階は、
    　（１１１）面と異なる面方位のファセット結晶面が露出している第１の３族窒化物半導体結晶を形成する第１段階と、
    　前記ファセット結晶面をシードとして、前記ベース基板の表面に平行な（１１１）Ａ面を有する第２の３族窒化物半導体結晶を形成する第２段階と、
    　を有し、
    　前記第１段階においては、前記ベース基板の表面に垂直な第１方向の結晶成長速度が前記ベース基板の表面に平行な第２方向の結晶成長速度よりも大きい条件で、前記第１の３族窒化物半導体結晶を形成し、
    　前記第２段階においては、前記第２方向の結晶成長速度が、前記第１方向の結晶成長速度よりも大きい条件で前記第２の３族窒化物半導体結晶を形成する
    　請求項１１に記載の半導体基板の製造方法。
PCT/JP2011/000141 2010-01-15 2011-01-13 半導体基板、電子デバイス及び半導体基板の製造方法 Ceased WO2011086929A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201180005900XA CN102714144A (zh) 2010-01-15 2011-01-13 半导体基板、电子器件及半导体基板的制造方法
US13/548,837 US20120280275A1 (en) 2010-01-15 2012-07-13 Semiconductor wafer, electronic device, and method for producing semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-007463 2010-01-15
JP2010007463 2010-01-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/548,837 Continuation-In-Part US20120280275A1 (en) 2010-01-15 2012-07-13 Semiconductor wafer, electronic device, and method for producing semiconductor wafer

Publications (1)

Publication Number Publication Date
WO2011086929A1 true WO2011086929A1 (ja) 2011-07-21

Family

ID=44304205

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/000141 Ceased WO2011086929A1 (ja) 2010-01-15 2011-01-13 半導体基板、電子デバイス及び半導体基板の製造方法

Country Status (6)

Country Link
US (1) US20120280275A1 (ja)
JP (1) JP2011166129A (ja)
KR (1) KR20120112635A (ja)
CN (1) CN102714144A (ja)
TW (1) TW201135886A (ja)
WO (1) WO2011086929A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12150322B2 (en) 2019-06-26 2024-11-19 Sony Semiconductor Solutions Corporation Imaging device and electronic device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102261800B (zh) 2010-05-28 2016-03-30 博西华家用电器有限公司 用于制冷器具的低压储物单元以及制冷器具
CN103646858A (zh) * 2013-12-03 2014-03-19 中国电子科技集团公司第十三研究所 采用SiGeC缓冲层在Si衬底上生长GaN的方法
US9419138B2 (en) 2014-09-29 2016-08-16 International Business Machines Corporation Embedded carbon-doped germanium as stressor for germanium nFET devices
TW202212650A (zh) * 2020-05-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積含硼及鎵的矽鍺層之方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63305511A (ja) * 1987-06-05 1988-12-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH08213640A (ja) * 1994-08-15 1996-08-20 Texas Instr Inc <Ti> 窒化ｉｉｉ−ｖ化合物共鳴トンネリングダイオード
JP2003068663A (ja) * 2001-06-14 2003-03-07 Matsushita Electric Ind Co Ltd 半導体結晶膜の製造方法
JP2006524427A (ja) * 2003-04-22 2006-10-26 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 基板上に歪層を製造する方法及び層構造
JP2007095800A (ja) * 2005-09-27 2007-04-12 Toshiba Ceramics Co Ltd 半導体基板の製造方法
JP2008258410A (ja) * 2007-04-05 2008-10-23 Toyota Motor Corp ＳｉＣＧｅ結晶薄膜の製造方法
JP2009290228A (ja) * 2003-09-26 2009-12-10 Soi Tec Silicon On Insulator Technologies エピタキシャル成長のための基板の作成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789887A (en) * 1985-04-23 1988-12-06 Alpha Industries, Inc. Controlling oscillator
US6403975B1 (en) * 1996-04-09 2002-06-11 Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
US6069394A (en) * 1997-04-09 2000-05-30 Matsushita Electronics Corporation Semiconductor substrate, semiconductor device and method of manufacturing the same
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7812249B2 (en) * 2003-04-14 2010-10-12 The Boeing Company Multijunction photovoltaic cell grown on high-miscut-angle substrate
US7190007B2 (en) * 2004-08-05 2007-03-13 International Business Machines Corporation Isolated fully depleted silicon-on-insulator regions by selective etch
JP4645313B2 (ja) * 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
US20070023761A1 (en) * 2005-07-26 2007-02-01 Robbins Virginia M Silicon carbon germanium (SiCGe) substrate for a group III nitride-based device
JP2007073873A (ja) * 2005-09-09 2007-03-22 Showa Denko Kk 半導体素子
US8502263B2 (en) * 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63305511A (ja) * 1987-06-05 1988-12-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH08213640A (ja) * 1994-08-15 1996-08-20 Texas Instr Inc <Ti> 窒化ｉｉｉ−ｖ化合物共鳴トンネリングダイオード
JP2003068663A (ja) * 2001-06-14 2003-03-07 Matsushita Electric Ind Co Ltd 半導体結晶膜の製造方法
JP2006524427A (ja) * 2003-04-22 2006-10-26 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 基板上に歪層を製造する方法及び層構造
JP2009290228A (ja) * 2003-09-26 2009-12-10 Soi Tec Silicon On Insulator Technologies エピタキシャル成長のための基板の作成方法
JP2007095800A (ja) * 2005-09-27 2007-04-12 Toshiba Ceramics Co Ltd 半導体基板の製造方法
JP2008258410A (ja) * 2007-04-05 2008-10-23 Toyota Motor Corp ＳｉＣＧｅ結晶薄膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12150322B2 (en) 2019-06-26 2024-11-19 Sony Semiconductor Solutions Corporation Imaging device and electronic device

Also Published As

Publication number Publication date
TW201135886A (en) 2011-10-16
KR20120112635A (ko) 2012-10-11
JP2011166129A (ja) 2011-08-25
US20120280275A1 (en) 2012-11-08
CN102714144A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
KR102390236B1 (ko) 게르마늄 주석을 포함하는 막의 형성 방법 그리고 그 막을 포함하는 구조물 및 디바이스
KR102860110B1 (ko) 실리콘 게르마늄 구조를 형성하는 방법
US6982208B2 (en) Method for producing high throughput strained-Si channel MOSFETS
US9520285B2 (en) Silicon carbide epitaxy
US8187955B2 (en) Graphene growth on a carbon-containing semiconductor layer
CN1723545B (zh) 半导体器件与生长薄应变弛豫缓冲层的方法
KR20070100401A (ko) 실리콘 함유 박막들의 선택적 증착
WO2014077941A1 (en) Selective gallium nitride regrowth on (100) silicon
US9048173B2 (en) Dual phase gallium nitride material formation on (100) silicon
US7648853B2 (en) Dual channel heterostructure
WO2011086929A1 (ja) 半導体基板、電子デバイス及び半導体基板の製造方法
EP2897157A1 (en) Nitride semiconductor element and nitride semiconductor wafer
US11545357B2 (en) Formation of a Ga-doped SiGe and B/Ga-doped SiGe layers
CN101724896B (zh) 一种非选择性生长锗硅外延的方法
JP2010103142A (ja) 半導体装置の製造方法
US7202142B2 (en) Method for producing low defect density strained -Si channel MOSFETS
JP6527667B2 (ja) 窒化物半導体基板の製造方法
KR20140040624A (ko) 헤테로에피택셜 단결정의 제조 방법, 헤테로 접합 태양 전지의 제조 방법, 헤테로에피택셜 단결정, 헤테로 접합 태양 전지
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
US20200105575A1 (en) Method of forming an rf silicon on insulator device
CN101882572B (zh) 通过低温实现选择性生长含Ge材料层的方法
JP2004349374A (ja) 歪みシリコン基板ウエハの製造方法
JP2006156529A (ja) 化合物半導体及びその製造方法
JP2005259994A (ja) ＳｉＣ半導体及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180005900.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20127019428

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 11732802

Country of ref document: EP

Kind code of ref document: A1