JP2005259994A

JP2005259994A - ＳｉＣ半導体及びその製造方法

Info

Publication number: JP2005259994A
Application number: JP2004069606A
Authority: JP
Inventors: Jun Komiyama; 純小宮山; Yoshihisa Abe; 芳久阿部; Shunichi Suzuki; 俊一鈴木; Hideo Nakanishi; 秀夫中西
Original assignee: Toshiba Ceramics Co Ltd
Current assignee: Coorstek KK
Priority date: 2004-03-11
Filing date: 2004-03-11
Publication date: 2005-09-22

Abstract

【課題】キャリアの発生を低減しつつ、原料の省資源化が可能であると共に、製造時間を短縮し得るＳｉＣ半導体の提供。
【解決手段】厚さ１０〜１０００μｍ、抵抗率１Ｅ−２〜１Ｅ５Ωｃｍ、キャリア濃度１Ｅ１１〜１Ｅ１８／ｃｍ^３のＳｉ単結晶基板２上に厚さ０．０１〜１０００μｍの３Ｃ−ＳｉＣ単結晶膜３が形成されている。
【選択図】図１

Description

本発明は、短波長半導体発光素子、高周波及び高効率半導体素子等に用いられるＳｉＣ（炭化ケイ素）半導体及びその製造方法に関する。

３Ｃ−ＳｉＣ（立方晶炭化ケイ素）半導体は、低消費電力及び高温動作が可能であるため、それが求められるダイオード等の整流を目的としたパワーデバイスに最も適している物質とされている。

従来、ＳｉＣ半導体は、Ｓｉ（シリコン、ケイ素）単結晶基板上に薄い３Ｃ−ＳｉＣ単結晶膜が形成されているものは、３Ｃ−ＳｉＣ単結晶膜に意図せず高濃度の電子担体（キャリア）が発生してしまうため、単に厚く自立可能な３Ｃ−ＳｉＣ単結晶膜からなるものが知られている。
このＳｉＣ半導体は、Ｓｉ単結晶基板上に３Ｃ−ＳｉＣ単結晶膜を気相成長により厚く積層した後、Ｓｉ単結晶基板を除去して製造されるものである。

パワーデバイスにおける破壊電圧（耐圧）は、キャリア濃度が高いと逆に低くなってしまうため、高濃度キャリアの発生は問題であるが、上述したように、厚く自立可能な３Ｃ−ＳｉＣ単結晶膜を成長させた場合、キャリアの発生は抑制されることが知られている。
又、Ｓｉ単結晶基板の除去は、厚く自立可能な３Ｃ−ＳｉＣ単結晶膜を成長させた場合、むしろＳｉ単結晶基板は、３Ｃ−ＳｉＣ単結晶膜との熱膨張係数の違いに伴う熱膨張差によって強い応力を発生させるための足かせとなるためである。

しかし、従来のＳｉＣ半導体及びその製造方法では、３Ｃ−ＳｉＣ単結晶膜を厚く積層して形成しなければならず、３Ｃ−ＳｉＣ単結晶成長の原料が多大となる不具合がある。
一方、Ｓｉ単結晶基板を除去したり、３Ｃ−ＳｉＣ単結晶膜を厚く形成したりしなければならず、その製造に長時間を要する不具合がある。

本願発明者は、薄い３Ｃ−ＳｉＣ単結晶膜をＳｉ単結晶基板に成長させた場合、３Ｃ−ＳｉＣ単結晶膜に高いキャリア濃度が発生する理由が、Ｓｉ単結晶と３Ｃ−ＳｉＣ単結晶の格子定数が異なるため、ミスフィット転位と呼ばれる結晶欠陥が高密度に発生した際、エネルギー禁制帯中（バンドギャップ）に浅いドナー・エネルギー準位を形成してキャリアを発生させるためと解明した。
しかも、これは高キャリア濃度のＳｉ単結晶基板において顕著である。高キャリア濃度を得るためには、ドーパントと呼ばれる不純物原子をＳｉ単結晶基板中に導入するが、ドーピングにより格子定数が変化する際、高濃度の場合、ミスフィット率が大きく変化するためと解明し、重要な諸特性を明確化することで、本願発明に至ったものである。
特開２００３−０９５７９８号公報特開２００３−２３４３０１号公報

本発明は、キャリアの発生を低減しつつ、原料の省資源化が可能であると共に、製造時間の短縮を可能とし得るＳｉＣ半導体及びその製造方法の提供を主課題とする。

本発明の第１のＳｉＣ半導体は、厚さ１０〜１０００μｍ、抵抗率１Ｅ−２〜１Ｅ５Ωｃｍ、キャリア濃度１Ｅ１１〜１Ｅ１８／ｃｍ^３のＳｉ単結晶基板上に厚さ０．０１〜１０００μｍの３Ｃ−ＳｉＣ単結晶膜が形成されていることを特徴とする。

又、第２のＳｉＣ半導体は、厚さ１０〜１０００μｍ、抵抗率１Ｅ−６〜１Ｅ−１Ωｃｍ、キャリア濃度１Ｅ１７〜１Ｅ２２／ｃｍ^３のＳｉ単結晶基板上に厚さ０．０１〜１００μｍ、抵抗率１Ｅ−２〜１Ｅ５Ωｃｍ、キャリア濃度１Ｅ１１〜１Ｅ１８／ｃｍ^３のＳｉ単結晶層が形成され、このＳｉ単結晶層上に厚さ０．０１〜１０００μｍの３Ｃ−ＳｉＣ単結晶膜が形成されていることを特徴とする。

一方、第１のＳｉＣ半導体の製造方法は、厚さ１０〜１０００μｍで非高キャリア濃度のＳｉ単結晶基板にＮ、Ｐ、Ｓｂ、Ａｓ、Ａｌ及びＢの何れか１又は２以上をドーピングして抵抗率１Ｅ−２〜１Ｅ５Ωｃｍ、キャリア濃度１Ｅ１１〜１Ｅ１８／ｃｍ^３に調製し、このＳｉ単結晶基板上に３Ｃ−ＳｉＣ単結晶膜を気相成長により０．０１〜１０００μｍの厚さに積層することを特徴とする。

又、第２のＳｉＣ半導体の製造方法は、厚さ１０〜１０００μｍで非高キャリア濃度のＳｉ単結晶基板にＮ、Ｐ、Ｓｂ、Ａｓ、Ａｌ及びＢの何れか１又は２以上をドーピングして抵抗率１Ｅ−６〜１Ｅ−１Ωｃｍ、キャリア濃度１Ｅ１７〜１Ｅ２２／ｃｍ^３に調製し、このＳｉ単結晶基板上にＮ、Ｐ、Ｓｂ、Ａｓ、Ａｌ及びＢの何れか１又は２以上をドーピングしながら抵抗率１Ｅ−２〜１Ｅ５Ωｃｍ、キャリア濃度１Ｅ１１〜１Ｅ１８／ｃｍ^３のＳｉ単結晶層を気相成長により厚さ０．０１〜１００μｍに積層した後、Ｓｉ単結晶層上に３Ｃ−ＳｉＣ単結晶膜を気相成長により厚さ０．０１〜１０００μｍの厚さに積層することを特徴とする。

本発明の第１のＳｉＣ半導体及びその製造方法によれば、非高キャリア濃度のＳｉ単結晶基板を用いてドーパントの導入により格子定数が変化することが抑制できるので、キャリアの発生を低減することができると共に、３Ｃ−ＳｉＣ単結晶膜の厚さを薄くできるので、原料の省資源化を図ることができ、かつ、Ｓｉ単結晶基板の除去工程が不要で、薄い３Ｃ−ＳｉＣ単結晶膜の成長でよいので、製造時間を大幅に短縮することができる。

又、第２のＳｉＣ半導体及びその製造方法によれば、非高キャリア濃度のＳｉ単結晶層へのドーパントの導入により格子定数が変化することが抑制できるので、第１のもの及びその製法と同様に、キャリアの発生を低減することができると共に、３Ｃ−ＳｉＣ単結晶膜の厚さを薄くできるので、原料の省資源化を図ることができ、かつ、Ｓｉ単結晶基板の除去工程が不要で、薄い３Ｃ−ＳｉＣ単結晶膜の成長でよいので、製造時間を大幅に短縮することができる。
又、Ｓｉ単結晶基板が高キャリア濃度、換言すると低抵抗となるので、低消費電力とすることができる。

発明を実施をするための最良の形態

Ｓｉ単結晶基板は、Ｓｉ（１００）又はＳｉ（１１１）が好ましい。
Ｓｉ単結晶基板の厚さが、１０μｍ未満であると、強度不足となる。一方、１０００μｍを超えると、材料の浪費となる。
Ｓｉ単結晶基板の厚さは、１００〜８００μｍが好ましい。
Ｓｉ単結晶基板の抵抗率が、第１のものにおいては、１Ｅ−２Ωｃｍ未満であると、３Ｃ−ＳｉＣ単結晶膜に高いキャリア濃度が発生することとなる。一方、１Ｅ５Ωｃｍを超えると、実現困難となる。又、第２のものにおいては、１Ｅ−６Ωｃｍ未満であると、実現困難となる。一方、１Ｅ−１Ωｃｍを超えると、電力の浪費となる。
Ｓｉ単結晶基板の抵抗率は、第１のものにおいては、１Ｅ−１〜１Ｅ４Ωｃｍ、第２のものにおいては、１Ｅ−５〜１Ｅ−２Ωｃｍが好ましい。
Ｓｉ単結晶基板のキャリア濃度が、第１のものにおいては、１Ｅ１１／ｃｍ^３未満であると、実現困難となる。一方、１Ｅ１８／ｃｍ^３を超えると、３Ｃ−ＳｉＣ単結晶膜に高いキャリア濃度が発生することとなる。又、第２のものにおいては、１Ｅ１７／ｃｍ^３未満であると、電力の浪費となる。一方、１Ｅ２２／ｃｍ^３を超えると、実現困難となる。
Ｓｉ単結晶基板のキャリア濃度は、第１のものにおいては、１Ｅ１２〜１Ｅ１７／ｃｍ^３、第２のものにおいては、１Ｅ１８〜１Ｅ２１／ｃｍ^３が好ましい。
Ｓｉ単結晶層の厚さが、０．０１μｍ未満であると、実現困難となる。一方、１００μｍを超えると、電力の浪費となる。
Ｓｉ単結晶層の厚さは、０．１〜１０μｍが好ましい。
Ｓｉ単結晶層の抵抗率が、１Ｅ−２Ωｃｍ未満であると、３Ｃ−ＳｉＣ単結晶膜に高いキャリア濃度が発生することとなる。一方、１Ｅ５Ωｃｍを超えると、実現困難となる。
Ｓｉ単結晶層の抵抗率は、１Ｅ−１Ｅ４Ωｃｍが好ましい。
Ｓｉ単結晶層のキャリア濃度が、１Ｅ１１／ｃｍ^３未満であると、実現困難となる。一方、１Ｅ１８／ｃｍ^３を超えると、３Ｃ−ＳｉＣ単結晶膜に高いキャリア濃度が発生することとなる。
Ｓｉ単結晶層のキャリア濃度は、１Ｅ１２〜１Ｅ１７／ｃｍ^３が好ましい。
３Ｃ−ＳｉＣ単結晶膜の厚さが、０．０１μｍ未満であると、実現困難となる。一方、１０００μｍを超えると、原料の浪費となる。
３Ｃ−ＳｉＣ単結晶膜の厚さは、０．１〜８００μｍが好ましい。

一方、３Ｃ−ＳｉＣ単結晶膜やＳｉ単結晶層の気相成長には、ＭＢＥ（Molecuar Beam Epitaxy）法、ＣＶＤ（Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition）法、昇華法等が用いられる。
３Ｃ−ＳｉＣ単結晶膜の気相成長用の原料としては、ＣＨ_３ＳｉＨ_３（ＭＭＳ、モノメチルシラン）、又はＣ_３Ｈ_８（プロパン）及びＳｉＨ_４（モノシラン）、その他の塩化物が用いられる。
Ｓｉ単結晶層の気相成長用の原料としては、ＳｉＨ_４、ＳＨ_３Ｃｌ_２（ジクロロシラン）、ＳｉＨＣｌ_３（トリクロロシラン）等が用いられる。
ドーパントとしては、Ｐ原料のＰＨ_３（ホスフィン）、Ｂ原料のＢ_２Ｈ_６（ジボラン）、Ａｓ原料のＡｓＨ_３（アルシン）、Ａｌ原料ののＡｌ（ＣＨ_３）_３（ＴＭＡ、トリメチルアルミニウム）等が知られている。

図１は、本発明に係るＳｉＣ半導体の実施例１を示す概念的な断面図である。

このＳｉＣ半導体１は、厚さ３００μｍ、抵抗率１Ωｃｍ、キャリア濃度１Ｅ１６／ｃｍ^３のＳｉ単結晶基板２上の（１００）面（図１においては上面）に、厚さ１０μｍの３Ｃ−ＳｉＣ単結晶膜３が形成されているものである。

上述したＳｉＣ半導体１を製造するには、Ｓｉ単結晶の結晶成長段階において、予め抵抗率１Ωｃｍ、キャリア濃度１Ｅ１６／ｃｍ^３に調製した厚さ３００μｍのＳｉ単結晶基板２を用意するか、或は、厚さ３００μｍの非高キャリア濃度（例えば、キャリア濃度１Ｅ１１〜１Ｅ１８／ｃｍ^３）のＳｉ単結晶基板にＰＨ_３をドーパントガス、及びＨ_２（水素ガス）をキャリアガスとして供給し、抵抗率１Ωｃｍ、キャリア濃度１Ｅ１６／ｃｍ^３のＳｉ単結晶基板２を調製した。
次に、Ｓｉ単結晶基板２をＨ_２雰囲気において所定温度（通常、１０００℃以上）まで昇温して、水素アニール処理を行うことにより自然酸化膜等の異物を除去した。
最後に、３Ｃ−ＳｉＣ単結晶の気相成長温度である１１５０℃までＳｉ単結晶基板２を昇温し、ＣＨ_３ＳｉＨ_３を原料ガス、及びＨ_２をキャリアガスとして供給し（図２参照）、Ｓｉ単結晶基板２上に３Ｃ−ＳｉＣ単結晶膜３（図１参照）を気相成長により１０μｍの厚さに積層した。

比較のため、厚さ３００μｍ、抵抗率１Ｅ−４Ωｃｍ、キャリア濃度１Ｅ１９／ｃｍ^３のＳｉ単結晶基板上に厚さ３００μｍの３Ｃ−ＳｉＣ単結晶膜を形成した従来のＳｉＣ半導体と実施例１のＳｉＣ半導体１における３Ｃ−ＳｉＣ単結晶膜のキャリア濃度を調べたところ、実施例１のものは、キャリア濃度が従来のものの１／１００程度に低減していた。
又、実施例１のものは、ＳｉＣ原料及び製造時間が従来のものの１／１０及び１／１０程度であった。

図３は、本発明に係るＳｉＣ半導体の実施例２を示す概念的な断面図である。

このＳｉＣ半導体４は、厚さ３００μｍ、抵抗率１Ｅ−４Ωｃｍ、キャリア濃度１Ｅ１９／ｃｍ^３の単結晶基板５上の（１００）面（図３においては上面）に、厚さ１μｍ、抵抗率１Ωｃｍ、キャリア濃度１Ｅ１６／ｃｍ^３のＳｉ単結晶層６が形成され、このＳｉ単結晶層６上に、厚さ１０μｍの３Ｃ−ＳｉＣ単結晶膜７が形成されているものである。

上述したＳｉＣ半導体４を製造するには、Ｓｉ単結晶の結晶成長段階において、予め抵抗率１Ｅ−４Ωｃｍ、キャリア濃度１Ｅ１９／ｃｍ^３に調製した厚さ３００μｍのＳｉ単結晶基板５を用意するか、或は、厚さ３００μｍの非高キャリア濃度（例えば、１Ｅ１１〜１Ｅ１８／ｃｍ^３）のＳｉ単結晶基板にＰＨ_３をドーパントガス、及びＨ_２をキャリアガスとして供給し、抵抗率１Ｅ−４Ωｃｍ、キャリア濃度１Ｅ１９／ｃｍ^３のＳｉ単結晶基板５を調製した。
次に、Ｓｉ単結晶基板５をＨ_２雰囲気において所定温度まで昇温して、水素アニール処理を行うことにより自然酸化膜等の異物を除去した。
次いで、Ｓｉ単結晶の気相成長温度である１０００℃までＳｉ単結晶基板５を昇温し、ＳｉＨ_４を原料ガス、ＰＨ_３をドーパントガス、及びＨ_２をキャリアガスとして供給し（図４（ａ）参照）、Ｓｉ単結晶基板５上に抵抗率１Ωｃｍ、キャリア濃度１Ｅ１６／ｃｍ^３のＳｉ単結晶層６（図４（ｂ）参照）を気相成長により１μｍの厚さに積層した。
この際、ＰＨ_３の流量を調整することがで、所定のキャリア濃度を得た。
最後に、３Ｃ−ＳｉＣ単結晶の気相成長温度である１１５０℃までＳｉ単結晶基板５を昇温し、ＣＨ_３ＳｉＨ_３を原料ガス、及びＨ_２をキャリアガスとして供給し（図４（ｂ）参照）、Ｓｉ単結晶層６上に３Ｃ−ＳｉＣ単結晶膜７（図３参照）を気相成長により１０μｍの厚さに積層した。

比較のため、厚さ３００μｍ、抵抗率１Ｅ−４Ωｃｍ、キャリア濃度１Ｅ１９／ｃｍ^３のＳｉ単結晶基板上に厚さ３００μｍの３Ｃ−ＳｉＣ単結晶膜を形成した従来のＳｉＣ半導体と実施例２のＳｉＣ半導体４における３Ｃ−ＳｉＣ単結晶膜のキャリア濃度を調べたところ、実施例２のものは、キャリア濃度が従来のものの１／１００程度に低減していた。
又、実施例２のものは、ＳｉＣ原料及び製造時間が従来のものの１／１０及び１／１０程度であった。
更に、実施例２のものは、消費電力が従来のものの１／１００程度に低減していた。

本発明に係るＳｉＣ半導体の実施例１を示す概念的な断面図である。図１のＳｉＣ半導体の製造方法を示す最終工程説明図である。本発明に係るＳｉＣ半導体の実施例２を示す概念的な断面図である。図３のＳｉＣ半導体の製造方法を示すもので、（ａ）は第１工程説明図、（ｂ）は最終工程説明図である。

符号の説明

２Ｓｉ単結晶基板
３３Ｃ−ＳｉＣ単結晶膜
５Ｓｉ単結晶基板
６Ｓｉ単結晶層
７３Ｃ−ＳｉＣ単結晶膜

Claims

厚さ１０〜１０００μｍ、抵抗率１Ｅ−２〜１Ｅ５Ωｃｍ、キャリア濃度１Ｅ１１〜１Ｅ１８／ｃｍ^３のＳｉ単結晶基板上に厚さ０．０１〜１０００μｍの３Ｃ−ＳｉＣ単結晶膜が形成されていることを特徴とするＳｉＣ半導体。
厚さ１０〜１０００μｍ、抵抗率１Ｅ−６〜１Ｅ−１Ωｃｍ、キャリア濃度１Ｅ１７〜１Ｅ２２／ｃｍ^３のＳｉ単結晶基板上に厚さ０．０１〜１００μｍ、抵抗率１Ｅ−２〜１Ｅ５Ωｃｍ、キャリア濃度１Ｅ１１〜１Ｅ１８／ｃｍ^３のＳｉ単結晶層が形成され、このＳｉ単結晶層上に厚さ０．０１〜１０００μｍの３Ｃ−ＳｉＣ単結晶膜が形成されていることを特徴とするＳｉＣ半導体。
厚さ１０〜１０００μｍで非高キャリア濃度のＳｉ単結晶基板にＮ、Ｐ、Ｓｂ、Ａｓ、Ａｌ及びＢの何れか１又は２以上をドーピングして抵抗率１Ｅ−２〜１Ｅ５Ωｃｍ、キャリア濃度１Ｅ１１〜１Ｅ１８／ｃｍ^３に調製し、このＳｉ単結晶基板上に３Ｃ−ＳｉＣ単結晶膜を気相成長により０．０１〜１０００μｍの厚さに積層することを特徴とするＳｉＣ半導体の製造方法。
厚さ１０〜１０００μｍで非高キャリア濃度のＳｉ単結晶基板にＮ、Ｐ、Ｓｂ、Ａｓ、Ａｌ及びＢの何れか１又は２以上をドーピングして抵抗率１Ｅ−６〜１Ｅ−１Ωｃｍ、キャリア濃度１Ｅ１７〜１Ｅ２２／ｃｍ^３に調製し、このＳｉ単結晶基板上にＮ、Ｐ、Ｓｂ、Ａｓ、Ａｌ及びＢの何れか１又は２以上をドーピングしながら抵抗率１Ｅ−２〜１Ｅ５Ωｃｍ、キャリア濃度１Ｅ１１〜１Ｅ１８／ｃｍ^３のＳｉ単結晶層を気相成長により厚さ０．０１〜１００μｍに積層した後、Ｓｉ単結晶層上に３Ｃ−ＳｉＣ単結晶膜を気相成長により厚さ０．０１〜１０００μｍの厚さに積層することを特徴とするＳｉＣ半導体の製造方法。