[go: up one dir, main page]

WO2008038617A1 - Signal selecting apparatus, circuit amending apparatus, circuit simulator, circuit emulator, method of signal selection and program - Google Patents

Signal selecting apparatus, circuit amending apparatus, circuit simulator, circuit emulator, method of signal selection and program Download PDF

Info

Publication number
WO2008038617A1
WO2008038617A1 PCT/JP2007/068517 JP2007068517W WO2008038617A1 WO 2008038617 A1 WO2008038617 A1 WO 2008038617A1 JP 2007068517 W JP2007068517 W JP 2007068517W WO 2008038617 A1 WO2008038617 A1 WO 2008038617A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
signals
circuit
observation
signal selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/068517
Other languages
English (en)
French (fr)
Inventor
Kohei Hosokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008536370A priority Critical patent/JP5018781B2/ja
Priority to US12/311,249 priority patent/US8281277B2/en
Priority to EP07828334A priority patent/EP2071480A4/en
Publication of WO2008038617A1 publication Critical patent/WO2008038617A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/08Probabilistic or stochastic CAD

Definitions

  • the toggle rate is the degree of change in the signal when the circuit operation is completed, and more specifically is obtained by (L + H) / 2N.
  • L is the number of signals that have changed even once from logic 1 to logic 1
  • H is the number of signals that have changed even once from logic 0 to logic 1
  • N is the number of all signals present in the circuit. Is a number.
  • FIG. 1 is a block diagram showing a configuration example of a first embodiment of the present invention.
  • the circuit analysis means 110 enumerates all signals existing in the circuit 101, and creates a signal list in which information on the signals is collected. In the present embodiment, not only the characteristics of the signal but all are listed.
  • the circuit insertion means 401 includes a change detection circuit 502.1 that detects a change in signal for each of the observation signals 501.1, ..., 501.x in the observation signal list 102. 502. X and change detection circuit 502.1, ..., 502. Read circuit 503 that reads the presence / absence of change detected by X is inserted into circuit 101 and circuit 402 modified by this insertion 402 Is output. X is an arbitrary integer greater than or equal to 1.
  • the fourteenth embodiment of the present invention when a plurality of test benches are operated with respect to the circuit 101 by a hard-wired emulator, it is possible to measure an overall toddler ratio when a plurality of test benches are executed. Is.
  • the configuration blocks are the same as in the thirteenth embodiment, and only the overall operation is different.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

明 細 書
信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信 号選択方法およびプログラム
技術分野
[0001] 本発明は、論理回路の機能検証に関し、回路の動作パラメータを効率的に測定す るための信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号 選択方法およびプログラムに関するものである。
背景技術
[0002] ディジタル LSIにおいて、再製造等を避けるために、 LSIが有する全ての機能を事前 に検証することはとても重要である。そのためには、ディジタル LSIが有する全ての機 能を列挙し、その各機能について検証することが必要である。
[0003] しかしながら現在の LSIの設計手法では、その LSIが有する全ての機能を列挙する 手段が人手であり、その列挙漏れを防ぐことができないという問題がある。
[0004] そのため、現在の LSI設計では全ての機能を列挙し検証する以外に、別の指標を 使って検証の良さを測定しており、その 1つとしてトグル率がある。その一例が文献 (D . DraKo and P.Cohen, 'nDL v eniication Coverage, Integrated system Des ign Magazine, pp.46-52, June 1998·) ίこ開示されてレヽる。
[0005] トグル率は、回路動作が終了したときの信号の変化度合いであり、より具体的には( L+H)/2Nで求められる。このとき、 Lは論理 1から論理 0に一度でも変化した信号の数 であり、 Hは論理 0から論理 1に一度でも変化した信号の数であり、 Nは回路に存在す る全ての信号の数である。
[0006] したがって、トグル率を求めるためには、 LSI内にある全ての信号の情報 (変化)が必 要である。そのため、現在の LSI設計では、トグル率は RTLシミュレータで求めている。
[0007] しかしながら、近年のディジタル LSIの多機能化はすさまじぐシミュレーション速度 は低下の一途をたどっている。その結果、トグル率を RTLシミュレータで求めることが 困難になってきている。この問題を解決するための手法として、ハードウェアエミユレ ータでトグル率を求める手法がある。その手法の一例が、特開平 01— 026243号公 報に開示されている。
発明の開示
[0008] 従来の方法では、動作パラメータのトグル率や消費電力を求めるために回路内の 全ての信号の情報 (信号変化の情報)が必要となる。そのため、 RTLシミュレータの動 作速度が遅くなつてしまう問題点がある。なぜならば、全ての信号に対して、信号の 変化を検出し、検出結果を記録しておく必要があるからである。
[0009] 一方、ハードウェアエミュレータや実際のディジタル LSIでは、トグル率を求めるため に必要な回路規模が大きくなつてしまう問題点がある。なぜならば、全ての信号に対 して、信号の変化を検出するための回路や、その結果を保存する記憶素子、そして、 その記憶素子の値を読出すための手段が必要となるためである。
[0010] 本発明は上述したような技術が有する問題点を解決するためになされたものであり
、回路の動作パラメータを求める際に回路内の全ての信号変化の情報を必要としな い信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方 法、およびその方法をコンピュータに実行させるためのプログラムを提供することを目 的とする。
[0011] 本発明の信号選択装置は、回路の動作パラメータを求めるための信号選択装置で あって、回路の情報が入力されると、動作パラメータの測定対象となる回路内の信号 を列挙する回路解析手段と、推定誤差の幅および信頼度ならびに列挙された信号の 数から、動作パラメータを求めるために必要な観測信号の数を統計学的に求める観 測信号数決定手段と、観測信号の数に対応する信号を列挙された信号から観測信 号として選択する観測信号選択手段と、を有する構成である。
[0012] 本発明では、動作パラメータを求める際に必要な信号の数を統計学的に算出して
、計算に必要な数を従来よりも少なくしている。そのため、回路の機能検証に対する 信頼性を維持したまま、動作パラメータを従来よりも効率よく求めることが可能となる。
[0013] 本発明によれば、動作パラメータに必要な信号の数を統計学的に求めて、従来より も信号数を減らしているため、 RTLシミュレータでトグル率や消費電力を求めるときに 起きる速度低下を低減できる。
[0014] また、回路全体のトグル率や消費電力を求める際、回路内の全ての信号を利用す るのではなく、無作為に抽出されたサンプル信号のみを用いるため、ハードウェアェ ミュレータゃ実際のディジタル LSIでトグル率や消費電力を求めるための回路規模が 従来よりも小さくてすむ。
図面の簡単な説明
[0015] [図 1]図 1は本発明の第 1の実施形態の構成例を示すブロック図である。
[図 2]図 2は本発明の第 1の実施形態の動作の流れを表すフローチャートである。
[図 3]図 3は本発明の第 9の実施形態を説明するための回路のブロック図である。
[図 4]図 4は本発明の第 10の実施形態の構成例を示すブロック図である。
[図 5]図 5は本発明の第 10の実施形態の回路揷入手段により修正された回路の一例 を示す回路図である。
[図 6]図 6は本発明の第 10の実施形態の変化検出回路の一構成例を示すブロック図 である。
[図 7]図 7は本発明の第 10の実施形態の動作の流れを表すフローチャートである。
[図 8]図 8は本発明の第 11の実施形態の変化検出回路の一構成例を示すブロック図 である。
[図 9]図 9は本発明の第 12の実施形態の構成例を示すブロック図である。
[図 10]図 10は本発明の第 12の実施形態の動作の流れを表すフローチャートである
[図 11]図 11は本発明の第 13の実施形態の構成例を示すブロック図である。
[図 12]図 12は本発明の第 13の実施形態の動作の流れを表すフローチャートである
[図 13]図 13は本発明の第 14の実施形態の動作の流れを表すフローチャートである
[図 14]図 14は実施例 1を説明するための回路の記述例である。
符号の説明
[0016] 100 信号選択装置
101 回路
102 観測信号リスト 110 回路解析手段
111 観測信号数決定手段
112 観測信号選択手段
400 回路修正装置
401 回路揷入手段
402 修正された回路
501、 501. 1、 · · -、 501. X 観測信号
502、 502. 1、…ゝ 502. X 変化検出回路
503 読出回路
601、 604、 605 D型フリツ:
602、 603 信号線
801、 802 カウンタ
901 シミュレータ
902 イベント保持手段
903 イベント処理手段
904 観測信号判断手段
905 変化検出手段
906 記憶部
907 表示手段
950 制御部
1101 実装手段
1102 ノヽードウエアエミユレ、
1103 推定手段
1104 表示手段
発明を実施するための最良の形態
(第 1の実施形態)
本実施形態の信号選択装置の構成を説明する。図 1は本実施形態の信号選択装 置の一構成例を示すブロック図である。 [0018] 図 1に示すように、本実施形態の信号選択装置 100は、トグル率の計測対象である Verilog- HDL (Hardware Description Language)や VHDLなどで記述された回路 1 01を示す情報である回路情報が入力されると、回路情報から観測信号リスト 102を 求めて出力する。なお、回路情報は図に示さない記憶装置に予め格納しておいても よい。
[0019] 観測信号リスト 102は、回路 101の動作パラメータを求めるために観測が必要な信 号である観測信号のリストである。記憶部 101に格納された回路情報は、 Verilog- H DLや VHDLなどのハードウェア記述言語で記述された回路 101を示す情報である。 回路情報には、回路内の論理ゲートの種類および数ならびにこれらの論理ゲートの 接続の仕方の情報が含まれている。なお、回路 101を記述するためのハードウェア 記述言語は Verilog- HDLや VHDLに限らず、別のハードウェア記述言語であっても かまわない。また、回路情報は、回路図によって表された情報であってもよい。
[0020] 信号選択装置 100は、回路 101に存在する全ての信号を列挙する回路解析手段 1 10と、推定誤差の幅および信頼度ならびに回路解析手段 110が列挙した信号の数 とから観測信号の数を統計学的に求める観測信号数決定手段 111と、観測信号数 決定手段 11 1が決定した観測信号の数の分だけ回路解析手段 110が列挙した信号 力 無作為に選択する観測信号選択手段 112とを有する。
[0021] また、信号選択装置 100には、プログラムにしたがって所定の処理を実行する CP U (Central Processing Unit)と、プログラムを格納するためのメモリとを有する。 CP Uがプログラムを実行することで回路解析手段 110、観測信号数決定手段 111およ び観測信号選択手段 112が仮想的に信号選択装置 100内に構成される。以下に、 各手段について詳細に説明する。
[0022] 回路解析手段 110は、回路 101に存在する全ての信号を列挙し、その信号の情報 をまとめた信号一覧を作成する。本実施形態では、その信号の特性に限らず、全て 列挙する。
[0023] 観測信号数決定手段 111は、推定誤差の幅を e、信頼度を q、回路解析手段 110が 列挙した信号の数を Nとしたとき、観測信号の数を式(1)
[数 1] N - . · ·式
N— 1 ( ell ヽ
+ 1
0.25 ρ— '((卜 /2). により求める。ただし、
Figure imgf000008_0001
ある。式(1)は、トグル率の確率分布を正規分布と仮定した式である。なお、推定誤 差の幅および信頼度は操作者により外部から入力されてもよぐ予め記憶部 101に 登録されていてもよい。
[0024] 例えば、 Nを 100000、推定誤差の幅を 5%(0.05)、信頼度を 95%(0.95)とすると、標準正
Figure imgf000008_0002
1.96より、観測信号の数は約 15 13となる。より具体的には、 1513本を観測して求めたトグル率が 70%の場合、真のトグ ル率は区間 [67.5, 72.5]の間に 95%の確率で存在することが統計学的に保証される。
[0025] 観測信号選択手段 112は、観測信号数決定手段 111が決定した観測信号の数を 回路解析手段 110が列挙した信号力 無作為に選択する。
[0026] なお、動作パラメータの測定対象となる回路は、回路 101全体の場合に限らず、回 路 101内のサブブロックの場合もある。この場合、サブブロックの数は 1つとは限らな い。回路解析手段 110、観測信号数決定手段 111および観測信号選択手段 112は 、測定対象となる回路に対応してそれぞれ上述の動作を行う。本実施形態では、回 路 101全体に対して実行する場合で説明している。
[0027] 次に、本実施形態の信号選択装置の全体の動作について詳細に説明する。図 2は 本実施形態の信号選択装置の動作手順を示すフローチャートである。
[0028] 回路 101の情報が信号選択装置 100に入力されると、回路解析手段 110は、回路 101にあるトグル率の測定対象となる信号を解析し、その信号の情報をまとめた信号 一覧を作成する(ステップ S 201)。
[0029] 続いて、観測信号数決定手段 111が、ステップ S201で作成された信号一覧を参 照して信号の数を求める。そして、その信号の数と、入力された推定誤差の幅および 信頼度とから、これら推定誤差の幅と信頼度を統計学的に保証できるような観測信号 の数を式(1)を用いて求める(ステップ S202)。
[0030] その後、観測信号選択手段 112が、ステップ S 202で決定された観測信号の数だ け、ステップ S201で作成された信号一覧から信号を無作為に選択し、観測信号リス ト 102を作成する。そして、観測信号リスト 102を出力する。
[0031] なお、本実施形態では動作パラメータをトグル率とした力 消費電力であってもよい 。また、回路情報が格納された記憶部と信号選択装置 100の機能を備えた制御部と を有するコンピュータ等の情報処理装置に本実施形態の信号選択方法の動作を実 行させてもよい。
[0032] 次に、本実施形態の効果について説明する。本実施形態の信号選択装置および 信号選択方法は、動作パラメータとしてトグル率や消費電力を求めるための観測信 号の数を従来よりも劇的に削減することができる。これにより、回路の機能検証に対 する信頼性を維持したまま、回路シミュレータでトグル率や消費電力を求めるときに 起きる速度低下を従来よりも劇的に低減できる。
[0033] さらには、回路全体のトグル率や消費電力を求める際、回路内の全ての信号を利 用するのではなぐ無作為に抽出されたサンプル信号のみを用いるため、ハードゥエ ァエミュレータや実際のディジタル LSIで従来よりも小規模な面積増加でトグル率を求 めるシステムを提供できる。
[0034] (第 2の実施形態)
本発明の第 2の実施形態について説明する。ただし、本実施形態の全体の動作は 第 1の実施形態と同様であるため、ここでは、第 1の実施形態と異なる部分を中心に 説明する。
[0035] 第 1の実施形態では、観測信号数決定手段 111は、回路 101のトグル率がどのよう な値でも統計学的に保証できるように観測信号の数を決定して!/、る。本実施形態は、 どのような値でも保証するのではなぐ真のトグル率が所定の値以上になったときの み保証できるように観測信号の数を決定するものである。
[0036] 具体的には、式(1)中の 0.25を u(l-u)で計算される値に置き換えたものである。ただ し、 uは真のトグル率である。例えば、真のトグル率が 80%以上のときのみ統計学的に 保証する場合は、式(1)の 0.25を 0.8 * 0.2=0.16に置き換え、 90%以上のときのみ統計 学的に保証する場合は、式(1)の 0.25を 0.9 * 0.1=0.09に置き換える。
[0037] 次に、本実施形態の効果について説明する。本実施形態の信号選択装置および 信号選択方法は、第 1の実施形態と比較して、観測信号の数をさらに減らすことが可 能となる。
[0038] 例えば、 Nを 100000、推定誤差の幅を 5%(0.05)、信頼度を 95%(0.95)とすると、第 1の 実施形態では観測信号の数が 1513本であった力 真のトグル率が 80%以上のときの み保証する場合は、 973本、 90%以上のときのみ保証する場合は 550本となり、それ ぞれ 36%、 64%の観測信号の数を削減できる。
[0039] (第 3の実施形態)
本発明の第 3の実施形態について説明する。ただし、本実施形態の全体の動作は 第 1の実施形態と同様であるため、ここでは、第 1の実施形態と異なる部分を中心に 説明する。
[0040] 第 1の実施形態と異なる部分は回路解析手段 110の動作である。本実施形態の回 路解析手段 110は、 "変化しない"と認識した信号を回路解析手段 110から受け取る 信号一覧に出力しないようにする。ここで、信号力 変化しない"とは、回路 101の動 作にぉレ、て信号線の電位が変化しな!/、ことを意味する。
[0041] 変化しないと回路解析手段 110が認識する信号として、電源やグラウンドに接続さ れた固定値の信号や、スペアの出力信号などがある。これらの信号は、ユーザが信 号選択装置 100を操作して予め指定してもよぐ認識方法をプログラムに予め記述し ておくことで回路解析手段 110に判断させてもよい。また、実行するテストべクタによ つては、絶対に動作しない回路ブロックも存在するため、それらを解析して、信号一 覧に出力しないようにする。
[0042] 次に、本実施形態の効果について説明する。本実施形態の信号選択装置および 信号選択方法は、第 1の実施形態と比較して、トグル率を意図せず下げてしまう要因 を事前に削減することが可能となる。
[0043] (第 4の実施形態)
本発明の第 4の実施形態について説明する。本実施形態の目的は、第 3の実施形 態と同様である。しかし、第 3の実施形態とは次のように異なる。第 3の実施形態では 、信号解析手段 110が、 "変化しない"と認識した信号を信号一覧に出力しないことと した。本実施形態では、観測信号選択手段 112が、 "変化しない"と認識した信号を 選択しないように動作する。所定の信号の観測信号選択手段 112への認識のさせ方 は、ユーザが信号選択装置 100を操作して予め指定してもよぐ認識方法をプロダラ ムに予め記述してお!/、てもよ!/、。
[0044] なお、本実施形態の全体の動作は第 1の実施形態と同様であるため、その詳細な 説明を省略する。また、本実施形態の効果についても第 3の実施形態と同様である ため、その詳細な説明を省略する。
[0045] (第 5の実施形態)
本発明の第 5の実施形態について説明する。ただし、本実施形態の全体の動作は 第 1の実施形態と同様であるため、ここでは、第 1の実施形態と異なる部分を中心に 説明する。
[0046] 第 1の実施形態と異なる部分は回路解析手段 110の動作である。本実施形態の回 路解析手段 110は、 "変化する"と認識した信号を回路解析手段 110から受け取る信 号一覧に出力しないようにする。ここで、信号が"変化する"とは、回路 101の動作に おいて信号線の電位が変化して、電位の意味する値が 1→0、または 0→1のように変 化することを意味する。
[0047] 変化すると回路解析手段 110が認識する信号としては、クロック信号やリセット信号 、回路 101の入出力端子などがある。これらの信号はユーザが信号選択装置 100を 操作して指定してもよぐ認識方法をプログラムに予め記述しておくことで回路解析手 段 110に判断させてもよい。
[0048] 次に、本実施形態の効果について説明する。本実施形態の信号選択装置および 信号選択方法は、第 1の実施形態と比較して、トグル率を意図せず上げてしまう要因 を事前に削減することが可能となる。
[0049] (第 6の実施形態)
本発明の第 6の実施形態について説明する。本実施形態の目的は、第 5の実施形 態と同様である。しかし、第 5の実施形態とは次のように異なる。第 5の実施形態では 、信号解析手段 110が、 "変化する"と認識した信号を信号一覧に出力しないこととし た。本実施形態では、観測信号選択手段 112が、 "変化する"と認識した信号を選択 しないように動作する。所定の信号の観測信号選択手段 112への認識のさせ方は、 ユーザが信号選択装置 100を操作して予め指定してもよぐ認識方法をプログラムに 予め記述してぉレ、てもよレ、。
[0050] なお、本実施形態の全体の動作は第 1の実施形態と同様であるため、その詳細な 説明を省略する。また、本実施形態の効果についても第 5の実施形態と同様である ため、その詳細な説明を省略する。
[0051] (第 7の実施形態)
本発明の第 7の実施形態について説明する。ただし、本実施形態の全体の動作は 第 1の実施形態と同様であるため、ここでは、第 1の実施形態と異なる部分を中心に 説明する。
[0052] 第 1の実施形態と異なる部分は回路解析手段 110と観測信号選択手段 112の動 作である。本実施形態の回路解析手段 110は、第 1の実施形態で説明した動作の他 に、信号間の依存関係を解析し、依存関係を出力する。そして、観測信号選択手段 112は、信号を選択する際、信号間に依存関係のないものを選択する。
[0053] 依存関係とは、例えば、トグル率の対象となっている回路に信号 Aと信号 Bがあり、 それ力 Sインバータで接続されている場合などである。この場合、信号 Aが変化すれば 必ず信号 Bが変化する。そのため、トグル率は、依存関係のなしで低い場合はより低 くなり、依存関係のなしで高い場合はより高くなる。依存関係は、トグル率をより強調 する方向に変化させる原因になる。
[0054] 他の依存関係の例としては、例えば、信号 Aの値が変化したときに、その変化によ つて値が変わり得る信号は依存関係があるとし、その他の信号は依存関係がな!/、と する ί列あある。
[0055] また、他の依存関係の例としては、回路の階層が同じ場合は依存関係があるとし、 その他の階層では依存関係がないとする例もある。
[0056] 次に、本実施形態の効果につ!/、て説明する。本実施形態で説明した操作は、統計 学的に許されないが、トグル率を低くする (機能検証漏れが少なくなる)ように働く。し たがって、トグル率の値が実際よりも高くなる確率を減らすことができる。
[0057] (第 8の実施形態)
本発明の第 8の実施形態について説明する。ただし、本実施形態の全体の動作は 第 1の実施形態と同様であるため、ここでは、第 1の実施形態と異なる部分を中心に 説明する。
[0058] 第 1の実施形態と異なる部分は、回路解析手段 110、観測信号数決定手段 111お よび観測信号選択手段 112の動作であり、回路 101は複数のサブブロックに分割さ れていることである。
[0059] 回路解析手段 110は、指定されたサブブロック毎に回路を解析し、その中にある信 号をまとめた信号一覧を指定されたサブブロック毎に出力する。
[0060] 観測信号数決定手段 111は、指定されたサブブロック毎の推定誤差の幅と信頼度 と回路解析手段 110が解析した結果による信号数から、指定されたサブブロック毎に 観測信号の数を決定する。
[0061] 観測信号選択手段 112は、指定されたサブブロック毎に、観測信号数決定手段 11
1が決定したそのサブブロックに対する観測信号数の信号を、回路解析手段 110が 出力したそのサブブロックに対する信号一覧から選択する。
[0062] 次に、本実施形態の効果につ!/、て説明する。本実施形態は、指定されたサブプロ ック毎に統計学的に保証可能なトグル率を求めることができる。これにより一度の動 作で複数のトグル率を一括して求めることができ、測定に必要な時間を短縮すること が可能となる。
[0063] (第 9の実施形態)
本発明の第 9の実施形態について説明する。ただし、本実施形態の全体の動作は 第 8の実施形態と同様であるため、ここでは、第 8の実施形態と異なる部分を中心に 説明する。
[0064] 第 8の実施形態と異なる部分は、観測信号数決定手段 111の動作と、指定された サブブロックに包含関係があることである。図 3は本実施形態を説明するためのサブ ブロックの構成例を示す模式図である。図 3では、サブブロック Aの中にサブブロック Bおよびサブブロック Cがあり、サブブロック Bの中にサブブロック Dがある。そして、指 定されたサブブロックがサブブロック Aとサブブロック Dとする。
[0065] 観測信号数決定手段 111は、最初に、指定されたサブブロック毎の推定誤差の幅 と信頼度と列挙された信号の数から、指定されたサブブロック毎に観測信号数を仮に 統計学的に求める。求める方法は第 8の実施形態と同様である。次に、観測信号数 決定手段 111は、仮に決定した観測信号数から、そのサブブロックが包含する指定 された 1つまたは複数のサブブロックの仮の観測信号数を引いた数を、サブブロック の観測信号数とする。
[0066] 具体的な動作を、図 3を用いて説明する。例えば、サブブロック Dでは仮の観測信 号数が 100個必要で、サブブロック Aでは仮の観測信号数力 ¾00個必要な場合、本実 施形態の観測信号数決定手段 111は、サブブロック Dは今までどおり観測信号数を 1
00個とする力 S、サブブロック Aでは 300-100の 200個とする。
[0067] 次に、本実施形態の効果について説明する。本実施形態の信号選択装置および 信号選択方法は、指定されたサブブロックが重なっている場合でも統計学的に値を 保証しつつ、測定に必要な観測信号数を削減できる。
[0068] (第 10の実施形態)
本発明の第 10の実施形態について図面を参照して詳細に説明する。本実施形態 は、観測信号の変化を検出するための構成を回路 101に揷入する回路修正装置で ある。
[0069] 図 4は本実施形態の回路修正装置の一構成例を示すブロック図である。図 5は本 実施形態の回路修正装置により修正された回路の一例を示す図である。
[0070] 図 4に示すように、本実施形態の回路修正装置 400は、トグル率の計測対象である 回路 101が入力されると観測信号リスト 102を出力する信号選択装置 100と、観測信 号リスト 102を参照して回路 101を修正する回路揷入手段 401とを有する。なお、図 に示さない CPUがプログラムを実行することで回路揷入手段 401が回路修正装置内 に仮想的に構成される。
[0071] 回路揷入手段 401は、観測信号リスト 102にある各観測信号 501. 1、 · · ·、 501. x に対して、信号の変化を検出する変化検出回路 502. 1、 · · ·、 502. Xと変化検出回 路 502. 1、 · · ·、 502. Xが検出した変化の有無を読み出す読出回路 503とを回路 10 1に揷入し、この揷入により修正された回路 402を出力する。 Xは 1以上の任意の整 数である。
[0072] なお、信号選択装置 100、回路 101および観測信号リスト 102は第 1の実施形態か ら第 9の実施形態のいずれ力、と同様であるため、その詳細な説明を省略する。また、 回路揷入手段 401の動作を信号選択装置 100内の CPUが実行するようにしてもよ い。また、回路 101の情報が格納された記憶装置を設けてもよい。
[0073] 次に、回路揷入手段 401について図 5を参照して詳細に説明する。
[0074] 回路揷入手段 401は、回路 101に対して、観測信号リスト 102にある X個の観測信 号 501. 1、…ゝ 501. Xのそれぞれに変ィ匕検出回路 502. 1、…ゝ 502. xのそれぞれ を設け、読出回路 503を設けた図 5に示す回路を作成する。
[0075] 図 5に示す回路では、回路 101の機能的動作を変更しない意味で回路 101の外に 変化検出回路 502. 1、 · · ·、 502. Xと読出回路 503を追加している力 実際には観測 信号付近に変化検出回路 502. 1、 · · ·、 502. Xを揷入してもよい。つまり、回路揷入 手段 401は、回路 101の機能的な動作を変更せず、観測信号 501. 1、 · · ·、 501. x を変化検出回路 502. 1、 · · ·、 502. Xに接続し、変化検出回路 502. 1、 · · ·、 502. x を読出回路 503に接続する。
[0076] X個の変化検出回路 502. 1、 · · ·、 502. xは機能的に同一であり、変化検出回路 5 02. 1、 · · ·、 502. Xの具体例を、次に説明する。図 6は本実施形態の変化検出回路 の一構成例を示すブロック図である。図 6では、観測信号 501. 1、 · · ·、 501. Xを代表 して符号 501で示し、変化検出回路 502. 1、 · · ·、 502. xを代表して符号 502で示す
[0077] 図 6に示すように、変化検出回路 502. 1、 · · ·、 502. xは、観測信号 501の 1サイク ル前の値を出力する DFF(D型フリップフロップ) 601と、観測信号 501の値が 1で 1サ イタル前の値が 0のときに出力力 になる ANDゲート 620と、観測信号 501の値が 0で 1サイクル前の値が 1のときに出力が 1になる ANDゲート 630と、観測信号 501がー度 でも 0から 1に変化したときに値 1を記憶する DFF604と、観測信号 501がー度でも 1 力も 0に変化したときに値 1を記憶する DFF605とを有する構成である。
[0078] この構成において、論理伝播中に信号がばたつくジッタ以外の観測信号 501の変 ィ匕を検出可倉 にするため、 DFF601 , DFF604および DFF605のクロック信号には、 観測信号 501やその信号に論理的に依存するデータ信号をラッチする全てのフリツ プフロップのクロック信号のうち、もっとも高速なクロック信号を利用する。 [0079] 図 6に示した構成例では、値を記憶する手段として D型フリップフロップを利用して V、る力 値を記憶できる手段であればその他の構成であってもよ!/、。
[0080] さらに、必要なテスト期間中だけトグル率を測定できるように、 DFF604や DFF605 に、リセット信号やクロックィネーブル信号を用意してお!/、てもよ!/、。
[0081] 読出回路 503は、 χί固ある変ィ匕検出手段 502. 1、…ゝ 502. χ内きの DFF604と DF F605の値を読み出す手段である。本発明の回路修正装置における読出回路は、本 実施形態の構成に限定されず、全ての DFF604と DFF605のィ直カ S読み出しできれば どのような回路構成でも力、まわない。例えば、回路規模を抑えるためにシリアル接続 してもよいし、読出時間を短縮するために、複数の値を平行して読み出せるようにパ ラレノレ接続してもよレ、。
[0082] 次に、本実施形態の回路修正装置の全体の動作について詳細に説明する。図 7は 本実施形態の回路修正装置の動作手順を示すフローチャートである。
[0083] 本実施形態の回路修正装置による動作は、第 1の実施形態で説明した図 2の動作 手順にステップ S701の処理を追加したものである。ステップ S701では、回路揷入手 段 401により、回路 101に変化検出手段 502. 1、 · · ·、 502. χと読出回路 503を揷入 し、回路 101を修正する。
[0084] 次に、本実施形態の効果につ!/、て説明する。本実施形態の回路修正装置では、 推定誤差の幅や信頼度によっては数万となる観測信号の各々に、変換検出回路を 付加し、それを読出手段に接続する煩雑を削減できる。また、回路修正を自動で行う ことにより人手で発生する修正ミスを防ぐことができる。
[0085] また、変化を検出するか否かを決定する手段として、変換検出回路の DFF604や D FF605にリセット信号やクロックィネーブル信号を追加する構成を設けてもよい。この 場合、必要なテスト期間中だけトグル率を測定できるようにすることが可能となる。
[0086] また、変換検出回路の DFF604や DFF605に対してさらに書き込み手段を設けるこ とで、複数のテストベンチを実行させたときの結果がマージしやすくなる利点がある。
[0087] (第 11の実施形態)
本発明の第 11の実施形態を、図面を用いて詳細に説明する。
[0088] 本実施形態の変化検出回路は、第 10の実施形態の変化検出回路 502と同様に観 測信号の変化の有無を検出するだけでなぐその回数も記憶できるようにしたもので ある。それにしたがって、本実施形態の読出手段は、観測信号の変化の回数を読み 出せるようにしたものである。なお、本実施形態の全体の動作は第 10の実施形態と 同様であるため、ここでは第 10の実施形態と異なる動作について中心に説明する。
[0089] 本実施形態における X個の変化検出回路 502. 1、 ·· ·、 502. xは機能的に同じであ り、変化検出回路 502. 1、 · · ·、 502. Xの具体例を、次に説明する。図 8は本実施形 態の変化検出回路の一構成例を示すブロック図である。図 8では、観測信号 501. 1 、 · · ·、 501. Xを代表して符号 501で示し、変化検出回路 502. 1、 · · ·、 502. xを代表 して符号 502で示す。
[0090] 変化検出回路 502. 1、 · · ·、 502. xは、第 10の実施形態の DFF604の構成が信号 線 602の信号の値が 1になる回数を数えるカウンタ 801に置き換えられ、第 10の実施 形態の DFF605の構成が信号線 603の信号の値が 1になる回数を数えるカウンタ 80 2に置き換えられている。
[0091] この構成において、論理伝播中に信号がばたつくジッタ以外の観測信号 601の変 化を検出可能にするため、カウンタ 801、 802のクロック信号には、観測信号 501や その信号に論理的に依存するデータ信号をラッチする全てのフリップフロップのクロッ ク信号のうち、もっとも高速なクロック信号を利用する。
[0092] さらに、必要なテスト期間中だけトグル率や消費電力を測定できるように、変化を検 出するか否かを決定する手段として、カウンタ 801、 802にリセット信号やクロックイネ 一ブル信号を入力する構成を設けてもょレ、。
[0093] 読出回路 503は、 X個ある変化検出手段 502. 1、 · · ·、 502. x内部のカウンタ 801 , 802の値を読み出す手段である。本発明の回路修正装置では全てのカウンタ 801、 802の値が読み出しできれば、読出回路はどのような回路構成でも力、まわない。例え ば、回路規模を抑えるためにシリアル接続してもよいし、読出時間を短縮するために 、複数の値を平行して読み出せるようにパラレル接続してもよい。
[0094] 次に、本実施形態の効果につ!/、て説明する。本実施形態の回路修正装置は、観 測信号の変化の回数力、ら消費電力をトグル率と同様に推定することができる。
[0095] (第 12の実施形態) 本発明の第 12の実施形態について図面を参照して詳細に説明する。本実施形態 は、プロセッサによって動作する回路シミュレーション装置である。
[0096] 図 9は本実施形態のシミュレータの一構成例を示すブロック図である。
[0097] 本実施形態のシミュレータ 901は、記憶部 906と、制御部 950とを有する構成であ る。制御部 950は、結果を出力するための表示手段 907および第 1の実施形態で説 明した信号選択装置 100のそれぞれと信号線で接続されている。なお、回路 101、 信号選択装置 100および観測信号リスト 102は第 1の実施形態から第 9の実施形態 のいずれ力、と同様であるため、詳細な説明を省略する。
[0098] 記憶部 906は、シミュレーション実行により、全ての観測信号について変化の履歴 を記憶するための手段である。各観測信号について、情報 0から 1に変化したか否か を示す値、および情報 1から 0に変化したか否かを示す値を記憶する。
[0099] 制御部 950は、イベント保持手段 902、イベント処理手段 903、観測信号判断手段
904、および変化検出手段 905を有する。
[0100] また、制御部 950には、プログラムにしたがって所定の処理を実行する CPUと、プ ログラムを格納するためのメモリとを有する。 CPUがプログラムを実行することでィべ ント保持手段 902、イベント処理手段 903、観測信号判断手段 904、および変化検 出手段 905が仮想的にシミュレータ 901内に構成される。イベント保持手段 902はデ ータを保存するためのメモリに相当する。
[0101] シミュレータ 901は、イベント保持手段 902とイベント処理手段 903によって一般的 なイベントドリブン型の回路シミュレータ(RTLシミュレータ)を構成する。ここで、一般 的なイベントドリブン型の回路シミュレータの動作を簡単に説明する。イベント処理手 段 903が、信号の変化というイベントを発生させ、その信号に接続されている論理の 値を算出する処理を行う。その算出結果によりさらにイベントが発生すると、イベント 保持手段 902に、発生したイベントの情報を登録する。さらに、そのイベントの発生に 対して、イベント処理手段 903が論理の値を算出する処理を行う。これを繰り返して 回路をシミュレーションする。
[0102] 本実施形態では、上述した一般的なイベントドリブン型の論理シミュレータに対して 、観測信号判断手段 904および変化検出手段 905を制御部 950に追加し、記憶部 9 06を追加したものである。
[0103] 観測信号判断手段 904は、信号選択装置 100から観測信号リスト 102を受け取ると 、観測信号リスト 102を記憶部 906に格納するとともに、イベント処理手段 903が処理 したイベントに対する信号が観測信号リスト 102に存在するか否かを判断する。その 信号が観測信号リスト 102に存在しない場合、イベント処理手段 903の処理による新 たなイベントが発生しているか否かを判定し、イベントが発生していれば、イベント保 持手段 902にその情報を登録する。
[0104] 一方、イベントに対する信号の変化が観測信号リスト 102に存在する場合、その信 号名、現在の時刻、および現在の値の情報を含む観測信号情報を変化検出手段 90 5に渡す。そして、イベント処理手段 903の処理により新たなイベントが発生していれ ば、観測信号判断手段 904は、そのイベントの情報をイベント保持手段 902に登録 する。
[0105] 変化検出手段 905は、観測信号判断手段 904から観測信号情報を受け取ると、ィ ベント処理手段 903が現在処理した観測信号についてこの処理前の値を記憶部 90 6から読み出し、現在の値と違う場合は、その変化を記憶部 906に記憶する。例えば 、ある観測信号の値が、現在の処理以前が 0で、現在の処理による結果が 1の場合、 変化検出手段 905は、記憶部 906内のその観測信号の履歴について、 0から 1に変 化したか否かを示す値を「変化した」ことを示す値にして記憶部 906に記憶させる。
[0106] 制御部 950は、観測信号が情報 0から 1に変化したか否かを示す値と、情報 1から 0 に変化したか否かを示す値とを全ての観測信号に対して記憶部 906から読み出し、 トグル率を計算して、表示手段 907にその結果を表示させる。このとき、制御部 950 は、検出した変化から回路全体のトグル率を推定する推定手段として動作する。
[0107] なお、本実施形態では、イベントドリブン型のシミュレータについて説明した力 別 型のシミュレータでもよい。また、イベント保持手段 902が登録するイベントの情報を 記憶部 906に格納してもよい。
[0108] 次に、本実施形態のシミュレータ 901の動作手順を説明する。図 10は本実施形態 のシミュレータの動作手順を示すフローチャートである。
[0109] 第 1の実施形態から第 9の実施形態のいずれかの信号選択装置 100で観測信号リ スト 102が生成されると、観測信号リスト 102が入力され(ステップ S1001)、回路 101 の情報がシミュレータ 901に入力されると(ステップ S1002)、シミュレーションを実行 する(ステップ S 1003)。このステップにおける動作は一般的な論理シミュレータと同 様である。本実施形態では、このステップにおいて、観測信号判断手段 904が、ィべ ント毎に信号の変化が観測信号リスト 102にあるか否力、を調べ、イベントが観測信号 リスト 102に存在する信号であれば、変化検出手段 905がその信号の変化を記憶手 段 906に記録する。
[0110] シミュレーションが終了すると、制御部 950は、全ての観測信号について、情報 0か ら 1に変化したか否かを示す値と、情報 1から 0に変化したか否かを示す値を記憶部 9 06から読み出す(ステップ S1004)。続いて、ステップ S1004で読み出した値からト ダル率を算出し (ステップ S 1005)、その結果を表示手段 907に表示させる。
[0111] 次に、本実施形態の効果について説明する。本実施形態の回路シミュレータでは、 第 1の実施形態で説明したように、トグル率を計測するときにシミュレータが観測する 信号の数を一般的なシミュレータと比較して劇的に減らすことができる。なぜならば、 一般的なシミュレータであれば全ての信号に対して変化検出を行うためである。本発 明の回路シミュレータでは、より多くの処理を省くことができ、シミュレータの動作を高 速にすることが可能となる。
[0112] なお、変化検出手段 905が各観測信号について情報 0から 1への変化および情報 1から 0への変化のそれぞれの回数を記憶部 906に記録し、制御部 950がその結果 力、ら回路全体の消費電力を計算するようにしてもよい。この場合、記録した情報を消 費電力の推定に利用することが可能となる。
[0113] (第 13の実施形態)
本発明の第 13の実施形態について図面を参照して詳細に説明する。本実施形態 は、トグル率や消費電力をハードウェアエミュレータによって測定するための装置で ある。
[0114] 図 11は本実施形態の回路エミュレータを説明するためのブロック図である。
[0115] 図 11に示すように、本実施形態の回路エミュレータに相当するハードウェアエミユレ ータ 1102は、回路修正装置 400と実装手段 1101を介して接続されている。また、ハ 一ドウエアエミュレータ 1102には、エミュレータの動作後の結果を出力するための表 示手段 1104が推定手段 1103を介して接続されて!/、る。
[0116] なお、本実施形態の回路修正装置 400は第 10の実施形態または第 11の実施形 態のいずれかの回路修正装置と同様であるため、ここでは詳細な説明を省略する。
[0117] 実装手段 1101は、回路修正装置 400から修正された回路 402を受け取ると、その データをハードウェアエミュレータ 1102に実装する。ハードウェアエミュレータ 1102 力 SFPGA (Field Programmable Gate Array)であれば、実装手段 1101は、 Verilog- HDLや VHDLで記述されている修正された回路 402からネットリストを生成する合成 ツールと、作成されたネットリストを FPGAに実装するためのツールから構成される。
[0118] ハードウェアエミュレータ 1102は、一般的なハードウェアエミュレータとしての機能 を有するエミュレータ手段と、推定手段 1103とを有する。図 11では、説明のために 推定手段 1103を分けて示している。修正された回路 402の動作をエミュレータ手段 がエミュレートし、推定手段 1103は、修正された回路 402に設けられた読出回路か ら、変化した信号の数を読み出す。そして、その数から回路全体のトグル率を算出し 、その結果を表示手段 1104に渡す。また、推定手段 1103は、読出回路から信号変 化の回数を読み出す場合には、その回数から回路全体の消費電力を算出し、その 結果を表示手段 1104に渡す。
[0119] 表示手段 1104は、推定手段 1103によって算出されたトグル率または消費電力を Ik小 ^る。
[0120] 次に、回路修正装置により修正された回路 402からハードウェアエミュレータがトグ ル率を算出するまでの動作手順を説明する。図 12はその動作手順を示すフローチ ヤートでめる。
[0121] 修正された回路 402が生成されるまでのステップ S201から S701までは、第 10の 実施形態で説明したものと同様であるため、ここでは、その詳細な説明を省略する。 実装手段 1101は、修正された回路 402を受け取ると、そのデータをノ、一ドウエアエミ ユレータ 1102に実装する(ステップ S 1201)。
[0122] 続いて、ハードウェアエミュレータ 1102が修正された回路 402をエミュレートし(ステ ップ S 1202)、その動作中に、修正された回路 402の変化検出回路 502· 1、 · · ·、 50 2. x(図 5を参照)は各観測信号 501. 1、 · · ·、 501. xの値が変化したかを検出する。
[0123] エミュレータの動作が終了すると、推定手段 1103は、読出回路 503を介して、 x個 の変化検出回路 502. 1、 · · ·、 502. Xが検出した変化を読み出し、トグル率を算出す る(ステップ S1203)。そして、その結果を表示手段 1104に表示させる。以下に、具 体例を説明する。
[0124] 例えば、 100個の信号のうち、ハードウェアエミュレータ 1102の動作中、情報 0から 1 へ一度でも変化した信号が 40個、情報 1から 0へ一度でも変化した信号が 60個の場 合、トグル率は (40 + 60)/ (2 * 100)= 0.5と算出されるので、表示手段 1104には 50% と表示される。
[0125] なお、実装手段 1101、推定手段 1103および表示手段 1104を含む構成を、パー ソナルコンピュータやワークステーション等の情報処理装置に置き換えてもよい。この 場合、 CPUがプログラムを実行することで、実装手段 1101および推定手段 1103が 情報処理装置内に仮想的に構成される。
[0126] 次に、本実施形態の効果について説明する。本実施形態では、第 1の実施形態で 説明したように、トグル率を計算するときにハードウェアエミュレータが観測する信号 数を一般的なハードウェアエミュレータと比較して劇的に減らすことができる。なぜな らば、一般的なハードウェアエミュレータであれば全ての信号に対して変化検出を行 うためである。本発明により多くの処理を省くことでき、ハードウェアエミュレータへの 実装面積を削減することが可能となる。
[0127] (第 14の実施形態)
本発明の第 14の実施形態は、回路 101に対して複数のテストベンチをハードゥエ ァエミュレータで動作させたときに、複数のテストベンチを実行させたときの全体のト ダル率を測定可能としたものである。本実施形態では、構成のブロックは第 13の実 施形態と同様であり、全体の動作のみが異なる。
[0128] 同様の目的を達成するためには、複数のテストベンチを事前に 1つに結合し、第 13 の実施形態でトグル率を測定する方法が考えられる。また、その他の方法として、変 化検出回路 502· 1、…ゝ 502. Xの DFF605, 606の値を書き換える手段を用意し、 次のテストベンチを行う前に、直前のテストベンチの結果の値を DFF605, 606に書 き込んでからハードウェアエミュレータを繰り返し動作させる方法などが考えられる。さ らに、同様のことがシミュレータにも適用可能である。
[0129] 次に、本実施形態の全体の動作を説明する。図 13は本実施形態の動作手順を示 すフローチャートである。
[0130] ステップ S 1301の処理以外は第 13の実施形態と同様であるため、ここではステツ プ S 1301につ!/、て説明する。ステップ S 1301では、ハードウェアエミュレータ 1102 は、 1つのテストベンチが終了する度に終了していないテストベンチがあるか否かを 判定し、全てのテストベンチが終了するまでエミュレータの動作を繰り返し実行する。 そして、全てのテストベンチが終了すると、推定手段 1 103は、第 13の実施形態と同 様に、トグル率を算出し、その結果を表示手段 1104に表示させる。
[0131] 次に、本実施形態の効果について説明する。通常のディジタル LSIの設計では、複 数のテストベンチを利用してトグル率を 100%に近い値を実現することが多い。第 12 の実施形態や第 13の実施形態では、テストベンチが 1つであることを仮定していたた め、複数のテストベンチの結果を結合することが困難であった。し力、しながら、本実施 形態では、複数のテストベンチの結果をそれぞれ統合して表示するため、テストベン チを複数から構成してもよレ、とレ、う効果がある。
実施例 1
[0132] 次に、回路 101が Verilog- HDLで記述された場合で第 1の実施形態の動作の具 体例を説明する。図 14は、 Verilog- HDLで記述された回路の一例を示す図である
[0133] 図 2のステップ S201では、回路解析手段 110が、入力された回路(図 14)を解析 する。この場合、 elk, count[9999:0], hit, enableという信号があると解析する。
[0134] 次のステップ S202では、観測信号数決定手段 111は、入力された推定誤差の幅と 信頼度と回路に存在する信号の数から、統計学的に観測信号数を決定する。例えば 、推定誤差の幅 10%、信頼度 95%とした場合、回路に存在する信号の数が 10003本な ので、観測信号数は約 370になる。この意味は、「370本の信号を無作為に抽出し、ト ダル率を測定したときに 0.33(33%)という値を得た場合、真のトグノレ率 uは 0.2≤u≤0.38 に確率 95%で存在する」ということになる。 [0135] 最後のステップ S203では、観測信号選択手段 112は 370本の信号を回路から無 作為に抽出して、その信号を記述した観測信号リスト 102を作成する。
[0136] なお、本発明は上記実施例に限定されることなぐ発明の範囲内で種々の変形が 可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
[0137] また、本発明の信号選択方法を実行させるためのプログラムを、コンピュータが読 み取り可能な記録媒体に記録してもよ!/、。
[0138] この出願 (ま、 2006年 9月 29曰 ίこ出願された曰本出願の特願 2006— 268142の 内容が全て取り込まれており、この日本出願を基礎として優先権を主張するものであ

Claims

請求の範囲
[1] 回路の動作パラメータを求めるための信号選択装置であって、
前記回路の情報が入力されると、前記動作パラメータの測定対象となる回路内の信 号を列挙する回路解析手段と、
推定誤差の幅および信頼度ならびに列挙された前記信号の数から、前記動作パラ メータを求めるために必要な観測信号の数を統計学的に求める観測信号数決定手 段と、
前記観測信号の数に対応する信号を列挙された前記信号から観測信号として選択 する観測信号選択手段と、
を有する信号選択装置。
[2] 前記動作パラメータはトグル率または消費電力であり、
前記観測信号数決定手段は、前記動作パラメータの確率分布を正規分布であると 仮定して、前記観測信号の数を求める請求の範囲 1記載の信号選択装置。
[3] 前記観測信号数決定手段は、前記トグル率が所定の値以上のとき、統計学的に値 を保証するように前記観測信号の数を求める請求の範囲 2記載の信号選択装置。
[4] 前記観測信号選択手段は、変化しな!/、と予め認識した信号以外の信号を選択する 請求の範囲 1から 3のいずれか 1項記載の信号選択装置。
[5] 前記観測信号選択手段は、変化すると予め認識した信号以外の信号を選択する 請求の範囲 1から 3のいずれか 1項記載の信号選択装置。
[6] 前記回路解析手段は、列挙した各信号の依存関係を解析し、
前記観測信号選択手段は、選択した信号間で前記依存関係から該信号間で依存 がない信号を観測信号として選択する請求の範囲 1から 5のいずれ力、 1項記載の信 号選択装置。
[7] 前記回路は複数のサブブロックから構成され、
前記回路解析手段は、予め指定されたサブブロック毎に信号を列挙し、 前記観測信号数決定手段は、前記指定されたサブブロック毎の前記推定誤差の幅 および信頼度ならびに列挙された前記信号の数から、前記指定されたサブブロック 毎に観測信号の数を統計学的に求め、 前記観測信号選択手段は、前記指定されたサブブロック毎の前記観測信号の数に 対応する信号を、前記指定されたサブブロック毎に列挙された前記信号から選択す る請求の範囲 1から 6のいずれ力、 1項記載の信号選択装置。
[8] 前記観測信号数決定手段は、
前記指定されたサブブロック毎の前記推定誤差の幅および信頼度ならびに列挙さ れた前記信号の数から前記指定されたサブブロック毎の観測信号の数を統計学的 に求め、求めた観測信号の数から該サブブロックに包含される指定された 1つまたは 複数のサブブロックの観測信号の数を引いた数を、前記指定されたサブブロック毎の 前記観測信号の数とする請求の範囲 7記載の信号選択装置。
[9] 請求の範囲 1から 8のいずれか 1項記載の信号選択装置によって選択された観測 信号に対して、
前記観測信号の変化を検出する変化検出回路および該変化検出回路により検出 された変化を読み出す読出回路を前記回路に揷入する回路揷入手段を有する回路 修正装置。
[10] 前記変化検出回路は前記観測信号の変化の回数を検出し、
前記読出回路は前記観測信号の変化の回数を読み出す請求の範囲 9記載の回路 修正装置。
[11] 前記変化検出回路は、
前記観測信号の変化を検出するか否かを決定する手段を有する請求の範囲 9また は 10記載の回路修正装置。
[12] 請求の範囲 1から 8のいずれか 1項記載の信号選択装置によって選択された観測 信号に対して、
前記観測信号の変化を検出する検出手段と、
検出した変化から回路全体のトグル率を推定する推定手段と、
を有する回路シミュレータ。
[13] 前記検出手段は前記観測信号の変化の回数を数え、
前記推定手段は前記回数から回路全体の消費電力を推定する請求の範囲 12記 載の回路シミュレータ。
[14] 請求の範囲 9記載の回路修正装置によって修正された回路をエミュレートするエミ ユレータ手段と、
変化した前記観測信号の数を前記読出回路より読み出し、変化した前記観測信号 の数から回路全体のトグル率を推定する推定手段と、
を有する回路エミュレータ。
[15] 請求の範囲 10記載の回路修正装置によって修正された回路をエミュレートするエミ ユレータ手段と、
前記読出回路によって読み出した変化の回数から回路全体の消費電力を推定す る推定手段と、
を有する回路エミュレータ。
[16] 回路の動作パラメータを求めるための、情報処理装置による信号選択方法であつ て、
前記回路の情報が入力されると、前記動作パラメータの測定対象となる回路内の信 号を列挙する回路解析を行レ \
推定誤差の幅および信頼度ならびに列挙された前記信号の数から、前記動作パラ メータを求めるために必要な観測信号の数を統計学的に求める信号数決定を行い、 前記観測信号の数に対応する信号を列挙された前記信号から観測信号として選択 する信号選択を行う、信号選択方法。
[17] 前記動作パラメータはトグル率または消費電力であり、
前記信号数決定は、前記動作パラメータの確率分布を正規分布であると仮定して 、前記観測信号の数を求めるものである請求の範囲 16記載の信号選択方法。
[18] 前記信号数決定は、前記トグル率が所定の値以上のとき、統計学的に値を保証す るように前記観測信号の数を求めるものである請求の範囲 17記載の信号選択方法。
[19] 前記信号選択は、変化しないと予め認識した信号以外の信号を選択するものであ る請求の範囲 16から 18のいずれか 1項記載の信号選択方法。
[20] 前記信号選択は、変化すると予め認識した信号以外の信号を選択するものである 請求の範囲 16から 18のいずれ力、 1項記載の信号選択方法。
[21] 前記回路解析は、列挙した各信号の依存関係を解析するものであり、 前記信号選択は、選択した信号間で前記依存関係から該信号間で依存がない信 号を観測信号として選択するものである請求の範囲 16から 20のいずれか 1項記載の 信号選択方法。
[22] 前記回路は複数のサブブロックから構成され、
前記回路解析は、予め指定されたサブブロック毎に信号を列挙するものであり、 前記信号数決定は、前記指定されたサブブロック毎の前記推定誤差の幅および信 頼度ならびに列挙された前記信号の数から、前記指定されたサブブロック毎に観測 信号の数を統計学的に求めるものであり、
前記信号選択は、前記指定されたサブブロック毎の前記観測信号の数に対応する 信号を、前記指定されたサブブロック毎に列挙された前記信号から選択するものであ る請求の範囲 16から 21のいずれか 1項記載の信号選択方法。
[23] 前記信号数決定は、
前記指定されたサブブロック毎の前記推定誤差の幅および信頼度ならびに列挙さ れた前記信号の数から前記指定されたサブブロック毎の観測信号の数を統計学的 に求め、求めた観測信号の数から該サブブロックに包含される指定された 1つまたは 複数のサブブロックの観測信号の数を引いた数を、前記指定されたサブブロック毎の 前記観測信号の数とするものである請求の範囲 22記載の信号選択方法。
[24] 回路の動作パラメータを求めるための信号選択をコンピュータに実行させるための プログラムであって、
前記回路の情報が入力されると、前記動作パラメータの測定対象となる回路内の信 号を列挙する回路解析を行レ \
推定誤差の幅および信頼度ならびに列挙された前記信号の数から、前記動作パラ メータを求めるために必要な観測信号の数を統計学的に求める信号数決定を行い、 前記観測信号の数に対応する信号を列挙された前記信号から観測信号として選択 する信号選択を行う処理を前記コンピュータに実行させるためのプログラム。
[25] 前記動作パラメータはトグル率または消費電力であり、
前記信号数決定は、前記動作パラメータの確率分布を正規分布であると仮定して 、前記観測信号の数を求めるものである請求の範囲 24記載のプログラム。
[26] 前記信号数決定は、前記トグル率が所定の値以上のとき、統計学的に値を保証す るように前記観測信号の数を求めるものである請求の範囲 25記載のプログラム。
[27] 前記信号選択は、変化しな!/、と予め認識した信号以外の信号を選択するものであ る請求の範囲 24から 26のいずれ力、 1項記載のプログラム。
[28] 前記信号選択は、変化すると予め認識した信号以外の信号を選択するものである 請求の範囲 24から 26のいずれ力、 1項記載のプログラム。
[29] 前記回路解析は、列挙した各信号の依存関係を解析するものであり、
前記信号選択は、選択した信号間で前記依存関係から該信号間で依存がない信 号を観測信号として選択するものである請求の範囲 24から 28のいずれか 1項記載の プログラム。
[30] 前記回路は複数のサブブロックから構成され、
前記回路解析は、予め指定されたサブブロック毎に信号を列挙するものであり、 前記信号数決定は、前記指定されたサブブロック毎の前記推定誤差の幅および信 頼度ならびに列挙された前記信号の数から、前記指定されたサブブロック毎に観測 信号の数を統計学的に求めるものであり、
前記信号選択は、前記指定されたサブブロック毎の前記観測信号の数に対応する 信号を、前記指定されたサブブロック毎に列挙された前記信号から選択するものであ る請求の範囲 24から 29のいずれ力、 1項記載のプログラム。
[31] 前記信号数決定は、
前記指定されたサブブロック毎の前記推定誤差の幅および信頼度ならびに列挙さ れた前記信号の数から前記指定されたサブブロック毎の観測信号の数を統計学的 に求め、求めた観測信号の数から該サブブロックに包含される指定された 1つまたは 複数のサブブロックの観測信号の数を引いた数を、前記指定されたサブブロック毎の 前記観測信号の数とするものである請求の範囲 30記載のプログラム。
PCT/JP2007/068517 2006-09-29 2007-09-25 Signal selecting apparatus, circuit amending apparatus, circuit simulator, circuit emulator, method of signal selection and program Ceased WO2008038617A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008536370A JP5018781B2 (ja) 2006-09-29 2007-09-25 信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方法およびプログラム
US12/311,249 US8281277B2 (en) 2006-09-29 2007-09-25 Signal selecting apparatus, circuit amending apparatus, circuit simulator, circuit emulator, method of signal selection and program
EP07828334A EP2071480A4 (en) 2006-09-29 2007-09-25 SIGNAL SELECTION APPARATUS, CIRCUIT RECTIFICATION APPARATUS, CIRCUIT SIMULATOR, CIRCUIT EMULATOR, SIGNAL SELECTION METHOD AND PROGRAM

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-268142 2006-09-29
JP2006268142 2006-09-29

Publications (1)

Publication Number Publication Date
WO2008038617A1 true WO2008038617A1 (en) 2008-04-03

Family

ID=39230053

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/068517 Ceased WO2008038617A1 (en) 2006-09-29 2007-09-25 Signal selecting apparatus, circuit amending apparatus, circuit simulator, circuit emulator, method of signal selection and program

Country Status (4)

Country Link
US (1) US8281277B2 (ja)
EP (1) EP2071480A4 (ja)
JP (1) JP5018781B2 (ja)
WO (1) WO2008038617A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104091A (ja) * 2010-10-15 2012-05-31 Fujitsu Ltd 電力見積装置、電力見積方法及びプログラム
US9280622B2 (en) 2013-06-14 2016-03-08 Nec Corporation Circuit verifying apparatus, circuit verifying method, and circuit verifying program
JP2016081256A (ja) * 2014-10-15 2016-05-16 富士通株式会社 検証支援方法、および検証支援プログラム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405870B2 (en) * 2007-09-06 2016-08-02 Globalfoundries Inc. Generating coverage data for a switch frequency of HDL or VHDL signals
JP5262996B2 (ja) * 2009-05-26 2013-08-14 富士通セミコンダクター株式会社 論理シミュレーション装置、方法、及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6426243A (en) 1987-02-25 1989-01-27 Nec Corp Hardware logical simulator
JPH1167922A (ja) * 1997-08-25 1999-03-09 Mitsubishi Electric Corp 仮想配線長見積り方法
JP2002149714A (ja) * 2000-08-31 2002-05-24 Toshiba Corp 信頼性設計支援装置および信頼性設計支援方法およびプログラムを記録した媒体およびプログラム製品
JP2006268142A (ja) 2005-03-22 2006-10-05 National Printing Bureau 用紙の検査方法及び検査装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE465799B (sv) * 1990-03-15 1991-10-28 Ericsson Telefon Ab L M Anordning foer reducerad effektmatning till en abonnentlinje
US6166518A (en) * 1999-04-26 2000-12-26 Exonix Corporation Implantable power management system
JP2001209797A (ja) 2000-01-27 2001-08-03 Nikon Corp 検査方法及び検査装置
JP2003197746A (ja) 2001-12-21 2003-07-11 Matsushita Electric Ind Co Ltd 半導体集積回路のバーンインテスト設計方法
JP2004054756A (ja) 2002-07-23 2004-02-19 Nec Electronics Corp 消費電力見積り装置及び方法
US7134100B2 (en) * 2002-07-29 2006-11-07 Nec Usa, Inc. Method and apparatus for efficient register-transfer level (RTL) power estimation
JP2005351635A (ja) 2004-06-08 2005-12-22 Mitsubishi Electric Corp プログラマブルロジックデバイス及び観測信号測定システム
US7425834B2 (en) * 2005-08-26 2008-09-16 Power Integrations, Inc. Method and apparatus to select a parameter/mode based on a time measurement
TWI279994B (en) * 2005-11-11 2007-04-21 Realtek Semiconductor Corp Power consumption control methods applied to communication systems, and related devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6426243A (en) 1987-02-25 1989-01-27 Nec Corp Hardware logical simulator
JPH1167922A (ja) * 1997-08-25 1999-03-09 Mitsubishi Electric Corp 仮想配線長見積り方法
JP2002149714A (ja) * 2000-08-31 2002-05-24 Toshiba Corp 信頼性設計支援装置および信頼性設計支援方法およびプログラムを記録した媒体およびプログラム製品
JP2006268142A (ja) 2005-03-22 2006-10-05 National Printing Bureau 用紙の検査方法及び検査装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D. DRAKO; P.COHEN: "HDL Verification Coverage", INTEGRATED SYSTEM DESIGN MAGAZINE, June 1998 (1998-06-01), pages 46 - 52
See also references of EP2071480A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104091A (ja) * 2010-10-15 2012-05-31 Fujitsu Ltd 電力見積装置、電力見積方法及びプログラム
US9021289B2 (en) 2010-10-15 2015-04-28 Fujitsu Limited Method and system for power estimation based on a number of signal changes
US9280622B2 (en) 2013-06-14 2016-03-08 Nec Corporation Circuit verifying apparatus, circuit verifying method, and circuit verifying program
JP2016081256A (ja) * 2014-10-15 2016-05-16 富士通株式会社 検証支援方法、および検証支援プログラム

Also Published As

Publication number Publication date
US8281277B2 (en) 2012-10-02
EP2071480A1 (en) 2009-06-17
JPWO2008038617A1 (ja) 2010-01-28
EP2071480A4 (en) 2012-08-22
US20100198573A1 (en) 2010-08-05
JP5018781B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
US8146061B2 (en) Systems and methods for graphics hardware design debugging and verification
CN117094269B (zh) 一种验证方法、装置、电子设备及可读存储介质
CN102214253B (zh) 用于操作层功能和退化故障分析的方法和装置
US20100313175A1 (en) Verification systems and methods
US8793639B2 (en) Method and system of converting timing reports into timing waveforms
CN117113908B (zh) 一种验证方法、装置、电子设备及可读存储介质
US12271670B2 (en) Testbench for sub-design verification
JP5018781B2 (ja) 信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方法およびプログラム
CN102968515B (zh) 用于计算集成电路模型的验证覆盖率的方法和设备
US6725187B1 (en) Latch inference using dataflow analysis
CN117454811A (zh) 待测设计的验证方法及装置
US20080008021A1 (en) Method for recognizing and verifying fifo structures in integrated circuit designs
US9946624B1 (en) Systems and methods to capture data signals from a dynamic circuit
US7103859B2 (en) System and method for improving testability independent of architecture
JP5012816B2 (ja) 信号選択装置とシステムと回路エミュレータ及び方法並びにプログラム
US8341579B2 (en) Method, apparatus, and system for analyzing operation of semiconductor integrated circuits
US10816600B1 (en) Protocol analysis and visualization during simulation
CN118091369A (zh) 一种芯片测试方法、系统、设备及计算机可读存储介质
KR101958540B1 (ko) 온 칩 dram을 사용한 멀티코어 환경에서의 포스트 실리콘 디버그 장치 및 방법
Lee et al. Millions to thousands issues through knowledge based SoC CDC verification
US7689399B1 (en) Automatic extraction of design properties
CN120407024B (zh) 一种指令序列的验证方法、装置、电子设备和存储介质
Parihar et al. Realistic dynamic timing verification for complex mixed signal hard macro's using UVM
US20130311966A1 (en) Circuit design support apparatus, computer-readable recording medium, and circuit design support method
JP5381591B2 (ja) ディレイ解析装置、ディレイ解析方法及びディレイ解析プログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07828334

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008536370

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12311249

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2007828334

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007828334

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE