JP2005351635A - プログラマブルロジックデバイス及び観測信号測定システム - Google Patents

Abstract

【課題】 一つのＦＰＧＡにおいて、出力端子の数よりも多い複数の観測信号を切換えて出力するＦＰＧＡを提供する。また、複数のＦＰＧＡの中から指定した所定のＦＰＧＡについて、内部の観測信号をコネクタに出力させ測定するシステムを提供する。
【解決手段】 制御信号１５３は、出力選択部１１が入力する複数の観測信号のうち所定の観測信号を、出力選択部１１に選択させるべき指示を含む。さらに制御信号１５３は所定のＩＤを含む。制御部１２３は、制御信号１５３を入力し、付与ＩＤ格納部３１に格納している付与ＩＤと所定のＩＤとを比較する。制御部１２３はＩＤが一致する場合は、入力する複数の観測信号のうち所定の観測信号を選択するべき指示を出力選択部１１に与えて所定の観測信号を選択させる。両方のＩＤが一致しない場合には、出力選択部１１に観測信号の選択指示を行わない。
【選択図】 図７

Description

この発明は、デジタル回路設計／検証時に使用するＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）、例えばＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）に関する。例えば複数の観測信号を内部で切り換えて所定の観測信号を出力可能なＦＰＧＡに関する。

従来のＦＰＧＡは、あらかじめ選択された観測用信号が観測用端子に接続されている。また、観測したいＦＰＧＡが複数存在する場合は、ＦＰＧＡ毎にコネクタが設置されている（例えば、特許文献１）。

従来の技術によるＦＰＧＡ内部信号の観測方法と回路は以上のように構成されているので、ＦＰＧＡの内部信号を観測することができる。

しかしながら、従来の方法では観測用端子（出力端子）と観測信号が固定しているため、観測用端子数より多くの信号を観測することができなかった。このため、観測用端子に接続していない他の観測信号を観測しようとする場合には、観測用端子に接続している回路を修正したり、再合成等を行う必要があった。そのため、その手間や時間がかかるといった課題あった。

また、複数の観測対象ＦＰＧＡが存在する場合は、ＦＰＧＡ毎にコネクタを設置する必要があり、観測ＦＰＧＡを変えるたびにコネクタの接続を変更しなくてはならず、コストや手間がかかるといった課題があった。
特開平１１−２９６４０３

この発明は上記のような課題を解決するためになされたもので、ＦＰＧＡ内に信号を選択する出力選択手段を備えることで観測用端子数より多くの信号を観測可能とするＦＰＧＡを提供する。また、出力選択手段を自動的に切換える自動切換手段を備えることで、観測用端子数より多くの信号を自動的に切換えて観測可能とするＦＰＧＡを提供する。さらに、ＩＤを持たせた複数のＦＰＧＡをバス接続し、所望のＦＰＧＡをＩＤにて選択することにより、１つのコネクタを利用して多くのＦＰＧＡの信号を観測可能とするＦＰＧＡ内部信号の観測信号測定システムを提供する。

本発明に係るＰＬＤは、
論理回路をプログラム可能であり、かつ、プログラムした論理回路により観測対象の信号を示す複数の観測信号を生成するＰＬＤにおいて、
プログラムした論理回路の生成した複数の観測信号を入力し、入力した複数の観測信号から所定の観測信号を選択し、選択した所定の観測信号を選択信号として出力する出力選択部を備えたことを特徴とする。

本発明は、ＦＰＧＡ内に観測信号を選択する出力選択部を備えるので、観測用端子数よりも多くの信号を観測することができる。

実施の形態１．
図１、図２を用いて実施の形態１を説明する。実施の形態１は、自己の内部に、複数の観測信号の中から所定の観測信号を選択して出力する出力選択部を備えるＦＰＧＡ（ＰＬＤの一例）に関する。以下では、設計したい論理回路を現場で組み込み可能なハードウェアであるＰＬＤの一例として、ＦＰＧＡを例に説明する。

図１は、実施の形態１に係るＦＰＧＡ１００の構成図である。ＦＰＧＡ１００は、出力選択部１１、解析部１２（制御部の一例）を備えている。出力選択部１１と解析部１２はセレクタ回路１０１を構成している。

出力選択部１１は、プログラムした論理回路であるユーザ回路８ａ，８ｂの出力する複数の観測信号を入力し、入力した複数の観測信号から所定の観測信号を選択して観測信号出力１６１（選択信号の一例）として出力する。出力選択部１１は、チャンネル（ｃｈ）０〜チャンネルｎの、ｎ＋１チャンネル（ｎは自然数）の観測信号から所定の観測信号を選択する。

解析部１２は、制御信号１５１を入力して解析し、入力した制御信号１５１に基づいて出力選択部１１に複数の観測信号の中から所定の観測信号を選択させる。

次に、動作について説明する。図２は、出力選択部１１が所定の観測信号を選択する動作を示すフローチャートである。図２を参照して説明する。

Ｓ１１において、ＦＰＧＡ１００の外部より制御信号１５１が入力される。制御信号１５１は、出力選択部１１に選択させるべき観測信号の情報を有している。

Ｓ１２において、解析部１２は、入力した制御信号１５１の内容を解析する。その解析結果に基づき、出力選択部１１に選択させるべきチャンネル番号（観測信号）を出力する。

Ｓ１３において、出力選択部１１は、解析部１２の出力したチャンネル番号に従って、該当チャンネルに入力されているユーザー回路からの観測信号を選択し、出力端子１０を介してＦＰＧＡ１００の外部へ観測信号出力１６１（選択信号の一例）として出力する。

なお、制御信号１５１についてはシリアル、パラレル、その他、どのような形態であっても構わない。また、ＦＰＧＡ１００の外部からの入力でなく、内部で生成したものを入力しても構わない。また、制御信号１５１の内容はセレクトすべきチャンネル番号だけでなく、出力端子１０の制御等、その他の機能を含んでいても構わない。

以上のように、この実施の形態１によれば、ＦＰＧＡ１００内に出力選択部を備えたので、観測用端子数より多くの信号を観測することが出来る。

実施の形態２．
次に、図３〜図５を用いて実施の形態２を説明する。実施の形態２は、図１に示した実施の形態１に係るＦＰＧＡ１００に、さらに、自動切換部２０を追加した構成であるＦＰＧＡ２００に関する。

図３は、実施の形態２に係るＦＰＧＡ２００の構成図である。ＦＰＧＡ２００において、自動切換部２０と解析部１２とにより制御部１２２を構成する。また、制御部１２２と出力選択部１１とによりセレクタ回路１０２を構成する。

次に、自動切換部２０を備えたＦＰＧＡ２００の動作を説明する。図４は、ＦＰＧＡ２００が所定の観測信号を「自動的」に選択する動作を示すフローチャートである。図４を参照して説明する。

Ｓ２１において、ＦＰＧＡ２００の外部より制御信号１５２が入力される。

Ｓ２２において、解析部１２は、制御信号１５２の内容を解析し、自動的に切り換えするべきチャンネル番号を自動切換部２０に出力する。制御信号１５２の内容は、出力選択部１１の入力する複数の観測信号の中から、選択信号として選択して、順次切り換えて出力するべき２以上の観測信号を出力選択部１１に選択させる指示である。図５により具体的に説明する。制御信号１５２は例えば、図５に示すタイミングチャートの内容の情報を有する。このタイミングチャートを解析部１２が解析し、自動切換部２０に出力する。自動切換部２０は、出力選択部１１が入力する複数の観測信号の中から２以上の観測信号を選択させて選択信号として順次切り換えて出力させる。図５では、ｎチャンネル中の０チャンネル，１チャンネル，４チャンネルを自動的に切り換えて出力させる場合を示している。すなわち出力選択部１１は、入力する各観測信号のうち、０チャンネル，１チャンネル，４チャンネルに入力する観測信号をタイミングチャートに基づき順次切り換えて選択し、選択した観測信号を選択信号として出力端子１０から出力する。

Ｓ２３において、自動切換部２０は、Ｓ２２で説明したように出力選択部１１へクロック等の指定されたタイミングで、自動的にセレクトすべきチャンネル番号を切替えながら出力する。すなわち、自動切換部２０は出力選択部１１に対して、図５に示すタイミングチャートによるタイミングで、ＣＨ０，ＣＨ１，ＣＨ４・・・と、選択し出力するべきチャンネル番号を出力する。

Ｓ２４において、出力選択部１１は、Ｓ２２で説明したように、自動切換部２０から入力したチャンネル番号に従って該当チャンネルに入力されているユーザー回路からの観測信号を選択し、出力端子１０に観測信号出力として出力する。

実施の形態２に係るＦＰＧＡ２００によれば、内部に出力選択部１１の選択する選択信号を自動的に切換える自動切換部２０を備えたので、出力端子よりも多くの観測信号を自動的に切換えて出力端子から出力して観測することができる。

実施の形態３．
次に、図６〜図９を用いて、実施の形態３を説明する。実施の形態３は、付与ＩＤとしてＩＤを持たせた複数のＦＰＧＡをバス接続し、所望のＦＰＧＡを制御信号に含ませたＩＤによって選択することにより、１つのコネクタから、多くのＦＰＧＡの信号を観測可能とするＦＰＧＡ内部信号の観測信号測定システム３３に関する。

図６は、この実施の形態３に係るＦＰＧＡ内部信号の観測信号測定システムを示す図である。図６では、後述のＦＰＧＡ３００がｍ個（ｍは自然数）、バス１７を介してバス接続されている。ｍ個のＦＰＧＡ３００のうち一つだけが観測信号出力１６３の出力を認められる。どのＦＰＧＡ３００に出力を認めるかは、制御信号１５３（出力可否信号の一例）にＩＤを含めることにより行う。例えば、制御信号１５３の中にＩＤ＝１のＦＰＧＡ３００にのみ出力を認める情報を含めることにより、ＩＤ＝１のＦＰＧＡ３００にのみ出力を認め、それ以外のＦＰＧＡ３００からの出力はさせないようにする。

図７は、実施の形態３に係るＦＰＧＡ３００の構成図である。ＦＰＧＡ３００は、図３に示した実施の形態２に係るＦＰＧＡ２００に、さらに、付与ＩＤ格納部３１とＩＤ判定部３０を追加した構成である。ＦＰＧＡ３００において、解析部１２とＩＤ判定部３０と自動切換部２０とにより制御部１２３を構成する。また、制御部１２３と出力選択部１１とによりセレクタ回路１０３を構成する。

付与ＩＤ格納部３１は、付与ＩＤを格納する。また、ＩＤ判定部３０は、所定のＩＤを含む制御信号１５３（出力可否信号）を入力し、前記所定のＩＤと付与ＩＤ格納部３１に格納される付与ＩＤとを比較する。

次に、実施の形態３に係る観測信号測定システム３３の動作を説明する。図８は観測信号測定システム３３の動作を説明するフローチャートである。図８を参照して説明する。

Ｓ３１において、ＦＰＧＡ３００の外部より制御信号１５３が入力される。この制御信号１５３には所定のＩＤが含まれている。

Ｓ３２において、解析部１２は、所定のＩＤを含む制御信号１５３の内容を解析し、その結果をＩＤ判定部３０へ出力する。

Ｓ３３において、ＩＤ判定部３０は、制御信号１５３に含まれた所定のＩＤが付与ＩＤと一致するかを確認する。一致しない場合は、出力選択部１１に出力の指示をすることなく動作を終了する。一致する場合には、ＩＤ判定部３０は、解析部１２から入力した解析結果としての自動切り換えすべきチャンネルを自動切換部２０に出力する。これは、実施の形態２の場合と同様である。

Ｓ３４において、自動切換部２０は、実施の形態２の場合と同様に、出力選択部１１に対して、制御信号に基づく指定されたタイミングで自動的にセレクトすべきチャンネル番号を切替えながら出力する。

Ｓ３５において、出力選択部１１は、実施の形態２の場合と同様に、自動切換部２０の出力したチャンネル番号（観測信号の出力要求の一例）を入力し、入力したチャンネル番号に従って該当チャンネルに入力されているユーザー回路からの観測信号を選択し、出力端子１０から出力する。そして、この観測信号出力１６３はコネクタ９から出力される。

以上により、観測信号出力１６３はＩＤ判定部３０において出力可能と判定された唯一のＦＰＧＡ３００からのみ出力されるため、バス１７上における信号の衝突は発生しない。

なお、制御信号１５３は唯一のＦＰＧＡ３００のみに有効な信号の他に、複数のＦＰＧＡ３００や、全てのＦＰＧＡ３００に対して有効な情報を含むことができる。例えば、出力をＯＦＦするべき情報のような場合である。

また、付与ＩＤは、ＦＰＧＡ３００の付与ＩＤ格納部３１に格納されているが、予め付与ＩＤ格納部３１に格納していてもよいし、ＦＰＧＡ３００の外部から入力し付与ＩＤ格納部３１に格納する構成でもよい。

図７に示すようにＦＰＧＡ３００は、自動切換部２０を備えた構成であるが、自動切換部２０を持たない構成も可能である。すなわち、自動切換部２０を備える場合は、実施の形態２に係るＦＰＧＡ２００に対しＩＤ判定部３０、付与ＩＤ格納部３１を追加した構成である。これに対して、自動切換部２０を持たない場合は、実施の形態１に係るＦＰＧＡ１００に、ＩＤ判定部３０、付与ＩＤ格納部３１を追加した構成に相当する。図９は、自動切換部２０を持たないＦＰＧＡ４００構成を示す図である。

実施の形態３に係る観測信号測定システムによれば、付与ＩＤを持たせた複数のＦＰＧＡをバス接続し、制御信号１５３に含めた所定のＩＤによって所望のＦＰＧＡを選択するようにしたので、１つのコネクタを利用して多くのＦＰＧＡの信号を観測することができる。

実施の形態１に係るＦＰＧＡ１００の構成図である。 実施の形態１に係るＦＰＧＡ１００の動作を示すフローチャートである。 実施の形態２に係るＦＰＧＡ２００の構成図である。 実施の形態２に係るＦＰＧＡ２００の動作を示すフローチャートである。 実施の形態２における制御信号１５２に含まれる情報を説明するタイミングチャートである。 実施の形態３に係る観測信号測定システム３３の構成を示す図である。 実施の形態３に係るＦＰＧＡ３００の構成図である。 実施の形態３に係る観測信号測定システム３３の動作を説明するフローチャートである。 実施の形態３に係るＦＰＧＡ４００の構成図である。

符号の説明

８ａ，８ｂ ユーザ回路、９ コネクタ、１０ 出力端子、１１ 出力選択部、１２ 解析部、１７ バス、２０ 自動切換部、３０ ＩＤ判定部、３１ 付与ＩＤ格納部、３３ 観測信号測定システム、１００，２００，３００，４００ ＦＰＧＡ、１０１，１０２，１０３，１０４ セレクタ回路、１２２，１２３，１２４ 制御部、１５１，１５２，１５３，１５４ 制御信号、１６１，１６２，１６３，１６４ 観測信号出力。

Claims (6)

1. 論理回路をプログラム可能であり、かつ、プログラムした論理回路により観測対象の信号を示す複数の観測信号を生成するＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）において、
   プログラムした論理回路の生成した複数の観測信号を入力し、入力した複数の観測信号から所定の観測信号を選択し、選択した所定の観測信号を選択信号として出力する出力選択部を備えたことを特徴とするＰＬＤ。
2. 前記ＰＬＤは、さらに、
   前記出力選択部の入力する複数の観測信号から所定の観測信号の選択を指示する制御信号を入力し、入力した制御信号に基づいて前記出力選択部に複数の観測信号から所定の観測信号を選択させる制御部を備えたことを特徴とする請求項１記載のＰＬＤ。
3. 前記制御部は、
   前記出力選択部の入力する複数の観測信号から選択信号として順次切り換えて出力するべき２以上の観測信号を前記出力選択部に選択させる指示を示す制御信号を入力し、入力した制御信号に基づいて、前記出力選択部に２以上の観測信号を選択させて選択信号として順次切り換えて出力させることを特徴とする請求項２記載のＰＬＤ。
4. 論理回路をプログラム可能であり、かつ、プログラムした論理回路により観測対象の信号を示す観測信号を生成する複数のＰＬＤと、前記複数のＰＬＤから信号を入力するコネクタとを備えた観測信号測定システムにおいて、
   前記ＰＬＤのそれぞれは、
   プログラムした論理回路の生成した観測信号を入力し、入力した観測信号の出力を要求された場合に、入力した観測信号を前記コネクタへ出力する出力選択部と、
   前記出力選択部の入力する観測信号について前記出力選択部からの出力の可否を示す出力可否信号を入力し、入力した出力可否信号が前記出力選択部から観測信号の出力を認める信号かどうかを判断し、出力を認める信号と判断した場合に、前記出力選択部に対して観測信号を前記コネクタへ出力するよう要求する制御部と
   を備えたことを特徴とする観測信号測定システム。
5. 論理回路をプログラム可能であり、かつ、プログラムした論理回路により観測対象の信号を示す観測信号を生成するＰＬＤにおいて、
   プログラムした論理回路の生成した観測信号を入力し、入力した観測信号の出力を要求された場合に、入力した観測信号を出力する出力選択部と、
   前記出力選択部の入力する観測信号について前記出力選択部からの出力の可否を示す出力可否信号を入力し、入力した出力可否信号が前記出力選択部から観測信号の出力を認める信号かどうかを判断し、出力を認める信号と判断した場合に、前記出力選択部に観測信号の出力を要求する制御部と
   を備えたことを特徴とするＰＬＤ。
6. 前記ＰＬＤは、さらに、
   自己に付与されたＩＤ（ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）を付与ＩＤとして格納する付与ＩＤ格納部を備え、
   前記制御部は、
   所定のＩＤを含む出力可否信号を入力し、前記所定のＩＤと前記付与ＩＤ格納部に格納される付与ＩＤとを比較し、比較した結果に基づいて、入力した出力可否信号が前記出力選択部から観測信号の出力を認める信号かどうかを判断することを特徴とする請求項５記載のＰＬＤ。

Images