WO2008007705A1

WO2008007705A1 - Inducteur multicouche

Info

Publication number: WO2008007705A1
Application number: PCT/JP2007/063820
Authority: WO
Inventors: Kiyohisa Yamauchi; Makoto Kawaguchi; Kenji Okuda; Shinya Hitakatsu; Shigenori Suzuki
Original assignee: FDK Corp
Current assignee: FDK Corp
Priority date: 2006-07-12
Filing date: 2007-07-11
Publication date: 2008-01-17
Anticipated expiration: 2009-01-12
Also published as: KR101373243B1; KR20090033378A; JP5339398B2; JP2008021788A

Description

明細書

積層インダクタ

技術分野

[0001] 本発明は、磁性体中にコイルが埋設された構造の積層インダクタに関し、更に詳しく述べると、積層面全体にわたる電気絶縁性の非磁性層が 1層以上配置されると共に、間隔をおレ、て重なり合う導体パターンの間で該導体パターンに近接して該導体ノターン形状に対応した電気絶縁性の非磁性パターンが配置されている構造の積層インダクタに関するものである。この積層インダクタは、特に高バイアスを必要とするような DC— DCコンバータ用のインダクタに有用である。

背景技術

[0002] DC— DCコンバータなどの電源回路に使用されるトランスやチョークコイルなどは、かっては磁気コアにコイルを巻線する構成が一般的であった力 S、近年の電源回路部品の小型化、薄型化の要望に沿い、積層構造のチップ部品が開発され実用化されている。

[0003] 積層インダクタは、電気絶縁性の磁性層と導体パターンが交互に積層され前記導体パターンが順次接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、該コイルの両端がそれぞれ引出導体を介して積層体チップ外表面に引き出され電極端子に接続されている構造である。つまり、チップ型の磁性体中にコイルが埋設される状態である。磁性層や導体パターンは、例えばスクリーン印刷の技法などを使用して形成され積層される。

[0004] このような積層インダクタは、コイルの周囲が磁性体で囲まれているため、磁気漏洩が少なぐ比較的少なレ、巻数で必要なインダクタンスが得られる特徴があり、小型化、薄型化に適している。し力もながら、低直流バイアス電流 (DCバイアス）時に交流抵抗が高くなり、小さなコイル電流 (励磁電流）であっても、磁性体の磁気飽和により急激なインダクタンスの低下が生じる（つまり、直流重畳特性が悪い）などの問題がある。特に、低直流バイアス電流時に交流抵抗が高いことは、待機電流による損失が大きいことを意味し、例えば携帯端末のような機器における待ち受け時間が短くなるなど、大きな問題となる。

[0005] そこで、一部の磁性層全体を非磁性層で置き換えることにより、積層インダクタ中に磁気的なギャップを介在させ、それによつて磁気飽和レベルを高め、トランスやチョークコイルなどとして十分な定格電流が得られるようにした積層インダクタが提案された (特許文献 1参照)。

[0006] 確力、に、このような構造にすると、低直流バイアス電流時の交流抵抗上昇の抑制、及び直流重畳特性劣化の軽減に一定の効果がある。しかし、それらの効果は、必ずしも十分とは言えず、またコイル巻数が増加するに従って、その効果が減少するなど問題も認められた。

特許文献 1 :特開 2005— 45108号公報

発明の開示

発明が解決しょうとする課題

[0007] 本発明が解決しょうとする課題は、優れた直流重畳特性を呈し、低直流バイアス電流時の交流抵抗を抑えることができると共に、コイル電流が定格範囲内の全電流領域でインダクタンス変化が比較的緩やかな高特性が得られるようにすることである。課題を解決するための手段

[0008] 本発明は、電気絶縁性の磁性層と導体パターンが積層され前記導体パターンが順次接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコィノレが形成され、該コイルの両端がそれぞれ引出導体を介して積層体チップ外表面に引き出され電極端子に接続されている積層インダクタにおいて、積層面全体にわたる電気絶縁性の磁気ギャップ層が 1層以上配置されると共に、間隔をおいて重なり合う導体パターンの間で該導体パターンに近接して該導体パターン形状に対応した電気絶縁性の非磁性パターンが配置されていることを特徴とする積層インダクタである

[0009] ここで、電気絶縁性の非磁性パターンは、導体パターンに合致する形状でもよレ、が、導体パターンより一回り大きめの形状もしくは一回り小さめの形状とするのが好ましい。なかでも導体パターンより一回り大きめの形状とする方がより好ましい。また前記電気絶縁性の磁気ギャップ層及び前記電気絶縁性の非磁性パターンを積層方向の中央に対して対称的に配置するのが好ましい。電気絶縁性の磁気ギャップ層が 1層の場合には、該磁気ギャップ層を積層方向のほぼ中央に配置し、前記電気絶縁性の非磁性パターンを積層方向の中央に対して対称的に 2層以上配置する。前記電気絶縁性の磁気ギャップ層の厚さは、互いに重なり合う導体パターンの間隔よりも小さく設定することもできる。前記電気絶縁性の非磁性パターンは、間隔をおいて重なり合う全ての導体パターンの間に配置するのが好ましい。

[0010] 本発明に係る積層インダクタは、積層面全体にわたる電気絶縁性の磁気ギャップ層が 1層以上配置されるので、全体的な磁気飽和レベルが高まり、直流重畳特性を伸ばし、定格電流 (所定以上のインダクタンスを保証できる電流上限値)を増大させること力 Sでさる。また、本発明に係る積層インダクタは、間隔をおいて重なり合う導体パターンの間で該導体パターンに近接して該導体パターン形状に対応した電気絶縁性の非磁性パターンが配置されているので、低直流バイアス電流時におけるコイル周辺での微小磁化ループの発生を防止し、そのため導体パターン間への磁束の急激な流れ込みが生じず、インダクタンスの急激な変化を防ぎ、交流抵抗上昇を抑制すること力 Sでさる。

図面の簡単な説明

[0011] [図 1A]本発明に係る積層インダクタの一実施例を示す説明図である。

[図 1B]本発明に係る積層インダクタの一実施例を示す説明図である。

[図 1C]本発明に係る積層インダクタの一実施例を示す説明図である。

[図 1D]本発明に係る積層インダクタの一実施例を示す説明図である。

[図 2A]本発明の他の実施例を示す縦断面図である。

[図 2B]本発明の他の実施例を示す縦断面図である。

[図 3A]本発明品と比較例との直流重畳特性の違いを示すグラフである。

[図 3B]本発明品と比較例との直流重畳特性の違いを示すグラフである。

[図 4A]本発明品と比較例との周波数特性の違いを示すグラフである。

[図 4B]本発明品と比較例との周波数特性の違いを示すグラフである。

[図 4C]本発明品と比較例との周波数特性の違いを示すグラフである。

符号の説明 [0012] 10 積層インダクタ

12 電極端子

20 導体パターン

22 磁性層

24 引出導体

26 磁気ギャップ層

28 非磁性パターン

発明を実施するための最良の形態

[0013] 直流重畳電流の増加によるインダクタンスの低下は、直流電流の増加によりコイル力、ら発生する磁束が増え、磁性体を飽和させることにより生じる。また低直流バイアス電流時のインダクタンスの急減、交流抵抗の上昇は、導体パターン周辺の微小磁化ループにより生じる。磁性体の磁気飽和を抑制し、インダクタンスの低下を最小限にして直流重畳特性を伸ばし、交流抵抗の上昇を抑えるためには、導体パターンに対して磁性体と非磁性体の位置及び形状をどのように配置するかが重要となる。

[0014] そこで本発明の積層インダクタでは、積層面全体にわたる電気絶縁性の磁気ギヤップ層を配置すると共に、間隔をおいて重なり合う導体パターンの間で該導体パターンに近接して該導体パターン形状にほぼ合致した電気絶縁性の非磁性パターンを配置する。典型的には、前記電気絶縁性の磁気ギャップ層が積層方向の中央に位置し、前記電気絶縁性の非磁性パターンを、間隔をおいて重なり合う全ての導体バターンの間に配置する。

[0015] このような構造にすることにより、全体的な磁気飽和を制御し、直流重畳特性を伸ばすこと力 Sできる。また、低直流バイアス電流時の導体パターン導体パターン間への磁束の急激な流れ込みを防止でき、インダクタンスの急減を防止し、交流抵抗の上昇を抑えることができる。

[0016] 《実施例》

図 1 A〜図 1Dは、本発明に係る積層インダクタの一実施例を示す説明図である。図 1Aは外観を、図 1Bは導体パターンの上面から見た透視状態を、図 1Cは縦断面を、図 1Dは導体パターンと非磁性パターンの構造を、それぞれ示している。 [0017] この積層インダクタ 10は、ほぼ直方体状をなす表面実装用のチップ部品であり、大部分が磁性体（例えば Ni— Zn系フェライト材）からなる材料中にコイルが埋設されており、そのコイル両端がチップ両端部に形成されている電極端子 12に電気的に接続されて!/、る構造である（図 1 A参照）。

[0018] 内部のコイル構造は、ほぼ環状（あるいは半環状など）の導体パターン 20と電気絶縁性の磁性層 22などを、スクリーン印刷法などにより印刷し積層することにより形成される。導体パターン 20は、磁性層 22による磁性体中で、積層方向に重畳しながら螺旋状に周回するように接続されてコイルを形成する。図 1Bでは、導体パターン 20は、直角に屈曲しながら矩形状に巻回されているが、勿論、円形や長円形などでもよい。コイルの両端は、それぞれ引出導体 24を介して積層体チップ外表面の相対向する端面に引き出され、電極端子 12に接続されることになる。

[0019] ここで本発明では、図 1Cに示すように、コイルの一部を形成する導体パターン 20 の層とそれに間隔をおいて重なり合う別の導体パターン 20の層の間は、全て電気絶縁性の非磁性体 (例えば Znフェライト材）で構成されている。その一部は、積層面全体にわたる電気絶縁性の磁気ギャップ層 26であり、他は導体パターン形状にほぼ合致した非磁性パターン 28 (図 1D参照）である。例えば非磁性パターンを印刷し、その部分を除レ、た形の磁性層を印刷する（手順は逆でもよ!/、）。また導体パターンを印刷し、その部分を除いた形の磁性層を印刷する（手順は逆でもよい）。このような操作を繰り返すことによって、印刷積層することができる。なお、上下の導体パターン間は、ビア穴などを利用して電気的に接続すればよい。この実施例では、導体パターン 20 を 4層設けており、下から第 2層と第 3層の間は積層面全体にわたる磁気ギャップ層 2 6とし、下から第 1層と第 2層の間、及び第 3層と第 4層の間を非磁性パターン 28としている。導体パターン 20を印刷する際、導体ペーストの流れ込みによる短絡発生を防ぐため、非磁性パターン 28と磁性体の境界は、導体パターン 20よりも全体的に一回り大きくして導体パターン 20が非磁性パターンに余裕をもって載る力、、あるいは一回り小さくして、磁性層に載るように設定するのが好ましい。

[0020] 本発明の構造の積層インダクタは、 DC— DCコンバータなどの用途では、通常、比較的少なレ、コイル巻数で要求される仕様を満たすことができる。磁気ギャップ層及び非磁性パターンを揷入する位置は、コイル形状、巻数などに応じて適宜決定する。

[0021] 本発明に係る積層インダクタの他の実施例を図 2A、図 2Bに示す。図 2Aは、電気絶縁性の磁気ギャップ層 26の厚さを、互いに重なり合う導体パターン 20同士の間隔よりも小さく設定した例である。基本的な構成は、図 1A〜図 1Dに示すものと同様であるため、対応する部分には同一符号を付し、詳細な説明は省略する。上下に間隔をおいて重なり合う導体パターン 20の間隔は、電気絶縁性を確保するために通常 1 5 111程度にする必要がある。反面、磁気飽和レベルを制御するためには、積層面全体にわたる磁気ギャップ層 26の厚みを自由に制御できるようにすることが望ましい。そこで、磁気ギャップ層 26の厚みを所望の大きさ（例えば 7· 5 111程度）に設定し、導体パターン 20間の距離との差 (ここでは 7. 5 m)の厚みで薄い非磁性パターンを追加配置する（この例では磁気ギャップ層の上側に設けている力下側に設けてもよいし、上下両側に均等に設けてもよい）。これによつて、コイルの短絡に気遣うことなぐ導体パターン 20同士の間隔は電気絶縁性を十分に確保できる大きさに設定しつつ、磁気ギャップ層 26を所望の厚さに設定することができる。

[0022] 図 2Bは、図 2Aに示す積層インダクタの変形例であり、これも基本的には図 1に示すものと同様の構成であるため、対応する部分には同一符号を付し、詳細な説明は省略する。この例は、コイルの一部を形成する導体パターン 20の層を 6層、間隔をおいて互いに重なり合うように積層したものである。導体パターン 20同士の間の領域は、全て電気絶縁性の非磁性体で構成され、その一部（ここでは 2箇所）に積層面全体にわたる電気絶縁性の磁気ギャップ層 26が設けられている。具体的には、下から第 2層と第 3層の間、及び第 4層と第 5層の間は積層面全体にわたる磁気ギャップ層 26 とし、下から第 1層と第 2層の間、第 3層と第 4層の間、及び第 5層と第 6層の間を非磁性パターン 28としている。またここでも、磁気ギャップ層 26の厚みを薄く（例えば 7. 5 m程度）設定し、導体パターン間隔との差 (ここでは 7· 5 m)の厚みの非磁性バターンを追加配置している。

[0023] このように、本発明では、要求仕様に応じてコイルを形成する導体パターンの層数を増減することができ、磁気ギャップ層の数、磁気ギャップ層の厚み、非磁性パターンの層数などは適宜変更することができる。前記のように、磁性体材料としては、例えば Ni— Zn系フェライトが使用でき、磁気ギャップ層や非磁性パターンを形成する非磁性材料としては、例えば Zn系フェライトが使用できる。

[0024] 測定結果の一例を図 3A、図 3B、及び図 4A〜図 4Cに示す。同一材料、同一寸法で、し力、も内部構造の異なる 2種の積層インダクタについて、それらの直流重畳特性を測定した。本発明品としているものは、図 1A〜図 1Dに示す積層インダクタと同じ構造であり、中央に積層面全体にわたる電気絶縁性の磁気ギャップ層が 1層形成されていると共に、間隔をおいて重なり合う導体パターンの間全てに電気絶縁性の非磁性パターンが配置されている構造である。それに対して比較例は、中央に積層面全体にわたる電気絶縁性の磁気ギャップ層が 1層形成されて!/、るだけ（電気絶縁性の非磁性パターンは無い）の構造である。いずれも導体パターンは 4層で、 4. 5ターンのコイルが形成されて!/、る。

[0025] 図 3A、図 3Bは、直流バイアス電流特性を示している。図 3Aはインダクタンスの変化を示しており、本発明品と比較例を比べると、本発明品は比較的高いインダクタンスを高!/、電流まで維持でき、直流電流が変化してもインダクタンスの変化が少なレ、ことが分かる。また図 3Bは交流抵抗の変化を示しており、本発明品と比較例を比べると、本発明品は特に低電流で交流抵抗が低ぐ直流電流が変化しても交流抵抗の変化が少ないことが分かる。これらの測定結果から、本発明のように、積層面全体にわたる電気絶縁性の磁気ギャップ層を形成すると共に、間隔をおレ、て重なり合う導体パターンの間に電気絶縁性の非磁性パターンを配置することで、直流重畳特性を改善でき、低直流バイアス電流時での交流抵抗を低減できることが分かる。

[0026] 図 4A〜図 4Cは周波数特性を示している。図 4Aは Q値、図 4Bはインダクタンス、図 4Cは交流特性を、それぞれ示している。本発明品の方が、 Q値が高ぐ交流抵抗も低い。インダクタンスが若干低いが、周波数にかかわらずほぼ一定にすることができる。現在、 DC— DCコンバータの動作周波数は l〜3MHz程度である力将来的にはより高くなる（例えば 10MHzに近づく）と予想されている。本発明品は高周波特性が良好であることから、周波数が高まるにつれて、本発明はより一層有用になるものと考えられる。

[0027] なお、コイル巻数は要求仕様に応じて適宜増減することができる。但し、コイル巻数が過度に多くなると、製造工程数が増えコストも高くなるので、コイル巻数は必要最限とすることが好ましい。

Claims

請求の範囲

[1] 電気絶縁性の磁性層と導体パターンが積層され前記導体パターンが順次接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、該コイルの両端がそれぞれ引出導体を介して積層体チップ外表面に引き出され電極端子に接続されている積層インダクタにおいて、

積層面全体にわたる電気絶縁性の磁気ギャップ層が 1層以上配置されると共に、間隔をおいて重なり合う導体パターンの間で該導体パターンに近接して該導体バターン形状に対応した電気絶縁性の非磁性パターンが配置されていることを特徴とする積層インダクタ。

[2] 前記電気絶縁性の磁気ギャップ層及び前記電気絶縁性の非磁性パターンが積層方向の中央に対して対称的に配置されている請求項 1記載の積層インダクタ。

[3] 前記電気絶縁性の磁気ギャップ層が積層方向の中央に位置し、前記電気絶縁性の非磁性パターンが積層方向の中央に対して対称的に 2層以上配置されている請求項 1記載の積層インダクタ。

[4] 前記電気絶縁性の磁気ギャップ層の厚さ力互いに重なり合う導体パターンの間隔よりも小さく設定されている請求項 1記載の積層インダクタ。

[5] 前記電気絶縁性の非磁性パターン力、間隔をおいて重なり合う全ての導体パターンの間に配置されている請求項 1記載の積層インダクタ。