[go: up one dir, main page]

WO2004004012A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
WO2004004012A1
WO2004004012A1 PCT/JP2003/007648 JP0307648W WO2004004012A1 WO 2004004012 A1 WO2004004012 A1 WO 2004004012A1 JP 0307648 W JP0307648 W JP 0307648W WO 2004004012 A1 WO2004004012 A1 WO 2004004012A1
Authority
WO
WIPO (PCT)
Prior art keywords
imaging device
solid
state imaging
region
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/007648
Other languages
English (en)
French (fr)
Inventor
Tomohisa Ishida
Atsushi Kamashita
Satoshi Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to EP03733470A priority Critical patent/EP1533847A4/en
Priority to AU2003241706A priority patent/AU2003241706A1/en
Publication of WO2004004012A1 publication Critical patent/WO2004004012A1/ja
Priority to US11/007,284 priority patent/US7470944B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes

Definitions

  • the present invention relates to a solid-state imaging device including a plurality of unit pixels that generate signal charges according to incident light.
  • Japanese Patent Application Laid-Open No. 2002-43557 describes an example in which a gettering technique is applied to a solid-state imaging device.
  • a gettering layer is formed outside the well surrounding the pixel region (mainly below the well).
  • Sources of such metal impurities include metals in the material gas for epitaxial growth and metals used in process equipment (such as gas piping).
  • the dark output generated from this metal impurity acts directly on the pixel region of the epitaxial layer, and the SZN of the image signal is greatly reduced.
  • the inventor of the present application conducted a contamination experiment assuming a process process for “iron” which is frequently used in a process apparatus and is a main factor of dark output.
  • iron was dissolved in the silicon substrate while the silicon substrate was heated to 900 ° C.
  • iron contamination which deteriorates device characteristics such as dark output, occurred up to a depth of 5 ⁇ from the substrate surface.
  • the gettering layer is formed on the “back side of the substrate” or “below the well”. For this reason, the distance between the gettering layer and the pixel region (substrate surface) is substantially large, and there is a problem that the gettering ability tends to be insufficient for the pixel region where metal contamination is concentrated.
  • An object of the present invention is to present a gettering technique effective for removing contamination of a solid-state imaging device (pixel region).
  • pixel region a solid-state imaging device
  • the solid-state imaging device is a solid-state imaging device including a plurality of unit pixels that generate signal charges according to incident light.
  • a gettering region is provided in at least a part of the plurality of unit pixels.
  • a plurality of unit pixel forces S are formed in a well provided on a semiconductor substrate.
  • a gettering region is provided inside the well.
  • a gettering region is provided independently for each unit pixel.
  • the gettering region is formed at a depth substantially equal to a layer for performing photoelectric conversion of a unit pixel.
  • the gettering region is provided in a light-shielded portion of the unit pixel region ⁇ .
  • the gettering region has an average impurity concentration of 1 E 20 cm— 3 W
  • the average area density of iron gettering region, to l E l O cm one more.
  • the gettering region is a region where a lattice defect exists.
  • the gettering region is a region containing at least one of boron, phosphorus, arsenic, and antimony as an impurity.
  • a gettering region is provided at a place where a constant voltage is applied.
  • the gettering region and the “contact region with the metal wiring” are provided in at least a part of the unit pixel region.
  • FIG. 1 is a diagram showing a configuration of a light receiving surface of the solid-state imaging device 10.
  • FIG. 2 is a diagram showing an equivalent circuit of the unit pixel 11.
  • FIG. 3 is a sectional view taken along line AA ′ shown in FIG.
  • FIG. 4 is a cross-sectional view taken along line B- shown in FIG.
  • FIG. 5 is a diagram illustrating a configuration of a light receiving surface of the solid-state imaging device 30.
  • FIG. 6 is a diagram showing an equivalent circuit of the unit pixel 41.
  • FIG. 7 is a cross-sectional view taken along the line C-C 'shown in FIG.
  • FIG. 8 is a cross-sectional view taken along the line D- shown in FIG.
  • FIG. 9 is experimental data showing the relationship between “average impurity concentration in the gettering region” and “dark output of the solid-state imaging device”.
  • FIG. 1 is a diagram showing a configuration of a light receiving surface of the solid-state imaging device 10.
  • the solid-state imaging device 10 is schematically composed of unit pixels 11 arranged in an array and a peripheral circuit 12 including a vertical scanning circuit and the like. These unit pixels 11 are formed inside the well 13.
  • FIG. 2 is a diagram showing an equivalent circuit of the unit pixel 11.
  • the following elements are patterned in the unit pixel 11.
  • FIG. 3 is a sectional view taken along line AA ′ shown in FIG. -As shown in FIG. 3, the surface of the unit pixel 11 is covered with the light shielding film 15 except for the opening of the photodiode PD.
  • a field oxide film 17 is appropriately formed in a region excluding the circuit element of the unit pixel 11, and separates and insulates the adjacent unit pixels 11 from each other.
  • a gettering region 20 is formed below the field oxide film 17.
  • the gettering region 20 is a high-concentration impurity region whose average impurity concentration such as boron satisfies the following expression.
  • the upper limit of 1 E 2 3 cm— 3 is a value substantially equal to the concentration of metallic boron.
  • the grounds for the lower limit 1 E 2 0 c ⁇ 3 will be explained in detail in the explanation of the experimental data described later.
  • lattice defects such as dislocation loops, stacking faults, and vacancies are present inside the gettering region 20. Since this lattice defect exists in the gettering region 20, the lattice defect does not reach the depletion region of the photodiode PD, and there is little risk of causing a leak current in the photodiode PD. In such a gettering region 20, the average area concentration of iron is 1E10 cm- 2 or more as a result of capturing iron contamination.
  • boron is ion-implanted before the field oxide film 17 is formed, and an annealing treatment (950 ° C., 30 minutes) is performed in a nitrogen atmosphere. Should be applied. After such a process, oxidation is performed at a high temperature of about 1000 ° C. to form a thick field oxide film 17 on the gettering region 20.
  • Another method for forming the gettering region 20 is to form boron under the field oxide film 17 by high-energy ion implantation through the field oxide film 17.
  • the above-described gettering region 20 has the following features.
  • the gettering region 20 is provided in a region where the unit pixel 11 is formed as a circuit (or in a plurality of layers where the unit pixel 11 is formed as a circuit). Therefore, the distance between the gettering region 20 and the unit pixel 11 is substantially reduced as compared with the above-described related art, and a higher gettering effect on the unit pixel 11 can be obtained. As a result, the gettering region 20 exerts a strong gettering effect on the unit pixel 11 that is susceptible to metal contamination, and it is easy to increase the SZN of the solid-state imaging device 10.
  • the gettering region 20 exists inside the well 13 surrounding the unit pixel 11. Therefore, the gettering region 20 acts directly on the unit pixel 11 from the inside of the well 13 to obtain a higher gettering effect.
  • the gettering region 20 is formed at a depth substantially equal to the depletion region of the photodiode PD. Therefore, a high gettering effect can be obtained for the depletion region of the photodiode PD. As a result, contaminant metals present in the depletion region of the photodiode PD are significantly extracted, and the output power generated in the depletion region can be significantly reduced. As a result, the S / N of the solid-state imaging device 10 can be reliably increased.
  • the gettering region 20 is provided at a position where light is shielded by the light-shielding film 15. ing. Therefore, even when the solid-state imaging device 10 is under light irradiation, the gettering region 20 is kept in a dark state. Normally, the heavy metal donor paired with boron in the gettering region 20 is partially separated by irradiation with white light. However, in the present embodiment, since the gettering region 20 is placed in a dark state, the dissociation of the captured metal is small, and a more stable gettering effect can be obtained continuously.
  • the gettering region 20 has a lattice defect.
  • Lattice defects exert lattice strain on surrounding crystals due to their irregular structure. This lattice strain acts as a gettering center for heavy metals. Therefore, the gettering region 20 can capture metal contamination more effectively by the gettering action of the lattice strain.
  • the gettering region 20 here can be a region not in contact with the metal wiring.
  • a gettering region 20 can be arranged independently of the pattern of the metal wiring, and therefore has a high degree of positional freedom. Therefore, the gettering region 20 can be appropriately arranged near the depletion region of the photodiode PD. In this case, a focused and efficient gettering effect can be achieved for this depleted region. As a result, the dark output generated in the depletion region can be effectively reduced, and the S / N of the solid-state imaging device 10 can be efficiently increased.
  • the configuration of the unit pixel according to the second embodiment is the same as that of the first embodiment (FIGS. 1 and 2), and a description thereof will not be repeated.
  • FIG. 4 is a cross-sectional view taken along line B- ⁇ 'shown in FIG.
  • the region of the MOS switch Qr (the region to which the reset voltage is applied), the drain region of the amplifying element Qa, and the region of the MOS switch Qs (the vertical region)
  • a gettering region 20a is provided in the region connected to the readout line). Note that, of these regions, a region that is in ohmic contact with the metal wiring is sometimes particularly referred to as a contact region in order to distinguish it from a gettering region that does not have ohmic contact with the metal wiring.
  • phosphorus as an impurity is 1E20c m is introduced at an average impurity concentration one 3 or more.
  • lattice defects such as dislocation loops, stacking faults, and vacancies also exist inside the gettering region 20a.
  • phosphorus is introduced from the surface of a semiconductor substrate by an ion implantation method, and then, for example, annealing is performed for about 30 minutes at a temperature of 950 ° C. or less in a nitrogen atmosphere. To activate phosphorus.
  • Such a gettering region 20a captures iron contamination, resulting in an average iron concentration of 1E10 cm- 2 or more.
  • a gettering region 20a is added. Therefore, the gettering effect described in the first embodiment can be further enhanced.
  • FIG. 5 is a diagram illustrating a configuration of a light receiving surface of the solid-state imaging device 30.
  • the solid-state imaging device 30 is schematically composed of unit pixels 41 arranged in an array and a peripheral route 42 including a vertical scanning circuit and the like.
  • FIG. 6 is a diagram showing an equivalent circuit of the unit pixel 41.
  • the unit pixel 41 includes a photodiode PD for photoelectrically converting incident light into a signal charge, a MOS switch Qt for reading the signal charge from the photodiode PD, a VIOS switch Qr for resetting, and a read signal charge for a voltage signal. It has a pattern with a junction-type FET wide element Qa to be converted.
  • FIG. 7 is a cross-sectional view taken along line CC ′ shown in FIG.
  • FIG. 8 is a cross-sectional view taken along line DD ′ shown in FIG.
  • the gettering region 3 is provided on the main electrode 32 (the side to which the reset voltage is applied) of the MOS switch Qr and the drain 33 of the amplifying element Qa. 2a and 33a are provided respectively.
  • the region that is in ohmic contact with the metal line is particularly called the contact region to distinguish it from the gettering region that does not have ohmic contact with the metal wiring. In some cases.
  • This gettering region 3 2 a for example, boron is introduced by the average impurity concentration of more than 1 E 2 0 c iiT 3. Further, for example, phosphorus is introduced into the gettering region 33a with an average impurity concentration of 1E20 cm- 3 or more.
  • lattice defects such as dislocation loops, stacking faults, and vacancies also exist inside these gettering regions 32a and 33a.
  • gettering regions 32a and 33a for example, boron fluoride or phosphorus is introduced by an ion implantation method, and then, for example, at a temperature of 9500C or lower in a nitrogen atmosphere for 30 minutes. You only need to anneal.
  • the average area concentration of iron is 1E10 cm- 2 or more as a result of capturing iron contamination.
  • the semiconductor substrate is subjected to the intrinsic gettering (IG) processing, which is a conventional technique, to obtain a minute defect region (bulk micro default BMD) 31 b and a defect-free surface of the substrate surface.
  • An area (DZ area) 31a is formed.
  • the minute defect area 31b allows metal contamination to be captured from below the area of the unit pixel 41, and a more reliable gettering effect can be obtained.
  • the same effect as in the first embodiment can be obtained by the gettering regions 32a and 33a.
  • the size of the gettering layer is large because the gettering layer is provided for each substrate or each well. Since such a gettering layer is large in size and contains impurities and defects at a high concentration, it is difficult to prevent the device structure, function and operation of the unit pixel from being adversely affected. Therefore, conventionally, it was necessary to design the gettering layer and the unit pixel sufficiently apart from each other.
  • the gettering regions 32a and 33a are designed to have an independent shape for each unit pixel 41. Therefore, select a location that does not interfere with the element structure, function, or operation of the unit pixel 41 and place the gettering region locally. And become possible. As a result, a stronger gettering action can be exerted on the unit pixel 41, and adverse effects on the element structure, function, and operation of the unit pixel 41 can be reliably reduced.
  • the gettering regions 32a and 33a are formed in a partial region of a circuit element constituting the unit pixel 41. For this reason, it is not necessary to secure a new location exclusively for the gettering area, although the size of the existing area may increase slightly. Therefore, despite the addition of the gettering areas 32a and 33a within the limited area of the unit pixel 41, the useless enlargement of the unit pixel 41, the increase of the chip size, and The adverse effects of reducing the effective light receiving area are extremely small.
  • gettering regions 32a and 33a are provided by selecting a location where a constant voltage is applied. Specifically, it is possible to apply a constant voltage by using polysilicon-silicide.
  • Such locations are maintained at low impedance circuitically by constant voltage circuits and earth lines. Therefore, even if the contaminants trapped in the gettering regions 32a and 33a generate a dark current, the ⁇ current can be quickly absorbed. As a result, it is possible to reliably contain the electric current generated by contaminants after capturing, and to further increase the SN of the image signal.
  • the place where the constant voltage is originally applied is selected to arrange the gettering region, but the invention is not limited to this.
  • a constant voltage line may be newly connected to the gettering region.
  • FIG. 9 plots the relationship between the dark output thus measured and the average boron impurity concentration in the gettering region.
  • the average impurity concentration of the gettering region formed in the unit pixel region is set to 1 ⁇ 20 cm ⁇ 3 or more (more preferably, 2E 20 cm ⁇ 3 or more).
  • the dark output of the solid-state imaging device can be reduced to about half (or almost zero). Since the dark output has been reduced by half, it is estimated that the gettering region has captured about half of the iron contamination in the unit pixel.If this is the case, the average area concentration of iron in the gettering region is 1 E a 1 0 cnT 2 about.
  • the average area concentration of iron shows a high concentration (for example, 1E10 cm- 2 or more) in a high concentration impurity region in a unit pixel where iron does not originally exist, the high concentration impurity region becomes It can be concluded that this is the gettering region of the present invention.
  • the gettering region is formed by introducing impurities.
  • This impurity introduction is particularly preferable as a method for locally forming a gettering region as in the above-described embodiment.
  • the present invention does not The method is not limited to the method of forming the tarring region.
  • a gettering region may be formed by processing strain.
  • the gettering region may be formed by forming a film.
  • the gettering region may be formed by controlling the heat treatment atmosphere.
  • the gettering region is formed by introducing boron or phosphorus.
  • boron is highly effective in gettering iron, the main contaminant in the pixel area.
  • the present invention is not limited to such impurities.
  • impurities for forming the gettering region at least one of boron, phosphorus, arsenic, and antimony is preferable.
  • the gettering region is formed in the unit pixel region. Therefore, the distance between the gettering region and the unit pixel is shorter than in the conventional technology, and the gettering effect on the unit pixel can be enhanced. As a result, it is easy to realize a solid-state imaging device with low dark output.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本発明の固体撮像装置は、入射光に応じて信号電荷を生成する単位画素を複数備えた固体撮像装置であって、単位画素の領域内に、ゲッタリング領域を設けたことを特徴とする。このゲッタリング領域は、単位画素と距離的に近くなるため、固体撮像装置の画素領域に対して、直接かつ効率的なゲッタリング能力を発揮する。その結果、画素領域に含まれる金属汚染を効率的に除去し、金属汚染から発生する暗出力を顕著に低減することが可能になる。

Description

明細書
技術分野
本発明は、 入射光に応じて信号電荷を生成する単位画素を複数備えた固体撮像 装置に関する。 背景技術
従来、 半導体ウェハの裏面にゲッタリング層を形成し、 ウェハ内の金属汚染を 裏面側に集めて捕捉するゲッタリング技術が知られている。 このようなゲッタリ ング技術の背景技術については、 『電子通信学会編" L S Iハンドプック" 第 1 版第 1刷， 3 5 8頁〜 3 6 4頁， オーム社発行』 に記載されている。
また、 特開 2 0 0 2— 4 3 5 5 7号公報には、 固体撮像装置にゲッタリング技 術を適用した例が記載されている。 この従来公報では、 画素領域を取り囲むゥェ ルの外側 （主にゥエルの下方） にゲッタリング層を層形成している。
一般に、 固体撮像装置が金属などで汚染されると、 その汚染箇所から喑出力が 発生し、 画像信号の S /Nを低下させる。
特に、ェピタキシャル層に画素領域を形成した場合、金属汚染が顕著に生じる。 このような金属不純物の汚染源としては、 ェピタキシャル成長の材料ガス中の金 属ゃ、 プロセス装置 （ガス配管など） に使用される金属などが挙げられる。 この 金属不純物から発生する暗出力が、 ェピタキシャル層の画素領域に直に作用する ことにより、 画像信号の S ZNは大きく低下する。
そこで、 本願発明者は、 プロセス装置に多々使用され、 暗出力の主要因となる 『鉄』 について、 プロセス過程を想定した汚染実験を行った。 この実験では、 シ リコン基板を 9 0 0 ° Cに加熱した状態で、 シリコン基板に鉄を固溶させた。 こ のとき、 暗出力などの素子特性を悪化させる鉄汚染は、 基板表面から 5 μ ιηの深 さまで発生していた。
この実験結果から、 固体撮像装置のプロセス過程で生じる金属汚染は、 表面近 傍の画素領域を直に汚染することが想像される。
ところで、 上述した従来のゲッタリング技術では、 ゲッタリング層を 『基板裏 面』 または 『ゥエルの下方』 に形成する。 そのため、 ゲッタリング層と画素領域 (基板表面） との間隔が実質的に遠く、 金属汚染の集中する画素領域に対してゲ ッタリング能力が不足しやすいという問題点があった。
特に、 固体撮像装置の素子微細化が進んでプロセスが低温化すると、 ゲッタリ ング能力が全般に低下するため、 画素領域に対する汚染除去の効果が不十分にな りやすい。 発明の開示
本発明の目的は、 固体撮像装置 （画素領域） の汚染除去に効果的なゲッタリン グ技術を提示することである。 以下、 本発明について説明する。
( 1 )
本発明の固体撮像装置は、 入射光に応じて信号電荷を生成する単位画素を複数 備えた固体撮像装置である。 これら複数の単位画素の少なくとも一部領域には、 ゲッタリング領域が設けられる。
( 2 )
なお好ましくは、複数の単位画素力 S、半導体基板に設けたゥエルに形成される。 このゥエルの内部に、 ゲッタリング領域を設ける。
( 3 )
また好ましくは、 ゲッタリング領域を、 単位画素ごとに独立して設ける。 ( 4 )
なお好ましくは、 ゲッタリング領域を、 単位画素の光電変換を行う層と略等し い深さに形成する。
( 5 )
また好ましくは、 ゲッタリング領域を、 単位画素の領域內の遮光された箇所に 設ける。
( 6 )
なお好ましくは、 ゲッタリング領域を、 平均不純物濃度が 1 E 2 0 c m— 3以上 W
3 の領域とする。
(7)
また好ましくは、 ゲッタリング領域内の鉄の平均面積濃度を、 l E l O c m一2 以上にする。
(8)
なお好ましくは、 ゲッタリング領域を、 格子欠陥が存在する領域にする。
(9)
また好ましくは、 ゲッタリング領域を、 不純物としてボロン、 リン、 砒素、 お よびアンチモンの少なくとも一つを含む領域にする。
(1 0)
なお好ましくは、 定電圧が印加される場所にゲッタリング領域を設ける。
(1 1)
また好ましくは、 少なくとも一部の単位画素の領域内に、 前記ゲッタリング領 域、 および『金属配線とのコンタク ト領域』 を設ける。 図面の簡単な説明
なお、 本発明における上述した目的およびそれ以外の目的は、 以下の説明と添 付図面とによって容易に確認することができる。
図 1は、 固体撮像装置 1 0の受光面の構成を示す図である。
図 2は、 単位画素 1 1の等価回路を示す図である。
図 3は、 図 1に示す A— A' ラインの断面図である。
図 4は、 図 1に示す B— ラインの断面図である。
図 5は、 固体撮像装置 3 0の受光面の構成を示す図である。
図 6は、 単位画素 4 1の等価回路を示す図である。
図 7は、 図 5に示す C一 C' ラインの断面図である。
図 8は、 図 5に示す D— ラインの断面図である。
図 9は、 『ゲッタリング領域の平均不純物濃度』，と 『固体撮像装置の暗出力』 との関係を示す実験データである。 発明を実施するための最良の形態
以下、 図面に基づいて本発明にかかる実施形態を説明する。
《第 1の実施形態》
図 1は、 固体撮像装置 1 0の受光面の構成を示す図である。
図 1に示すように、 固体撮像装置 1 0は、 ァレイ状に配列された単位画素 1 1 と、 垂直走査回路などを含む周辺回路 1 2とから概略構成される。 これら複数の 単位画素 1 1は、 ゥエル 1 3の内側に形成される。
図 2は、 この単位画素 1 1の等価回路を示す図である。
単位画素 1 1には、 次の素子がパターン形成される。
( 1 ) 入射光を信号電荷に光電変換するホトダイオード P D、
( 2 ) リセット用の MO Sスィッチ Q r、
( 3 ) 信号電荷をホトダイォード P Dから読み出すための MO Sスィツチ Q t、
( 4 ) 読み出した信号電荷を電圧信号に変換する増幅素子 Q a、
( 5 ) 出力行を選択するための MO Sスィッチ Q s
図 3は、 図 1に示す A— A' ラインの断面図である。 - 図 3に示すように、 ホトダイオード P Dの開口部分を除いて、 単位画素 1 1の 表面は、 遮光膜 1 5で覆われる。
単位画素 1 1の回路素子を除く領域には、 フィールド酸化膜 1 7が適宜に形成 され、 隣接する単位画素 1 1を互いに分離 '絶縁する。 このフィールド酸化膜 1 7の下には、ゲッタリング領域 2 0が形成される。このゲッタリング領域 2 0は、 ボロンなどの平均不純物濃度が下式を満たす高濃度不純物領域である。
1 E 2 0 c m— 3 平均不純物濃度 ^ 1 E 2 3 c m"3
この上限値 1 E 2 3 c m— 3については、金属ボロンの濃度に略等しい値である。 一方、 下限値 1 E 2 0 c π 3の根拠については、 後述の実験データの説明におい て詳しく解説する。
また、 このゲッタリング領域 2 0の内部には、 転位ループや積層欠陥あるいは 空孔等の格子欠陥が存在する。 この格子欠陥は、 ゲッタリング領域 2 0内に存在 するため、 ホトダイオード P Dの空乏化領域には達しておらず、 ホトダイオード P Dにリーク電流を引き起こすおそれは少ない。 このようなゲッタリング領域 2 0は、 鉄汚染を捕捉することにより、 鉄の平均 面積濃度が結果的に 1 E 1 0 c m— 2以上を示す。
例えば、 このようなゲッタリング領域 2 0の形成方法としては、 フィールド酸 化膜 1 7の形成前にボロンをイオン注入し、 窒素雰囲気中で （9 5 0 ° C , 3 0 分） のァニール処理を施せばよい。 このような処理後、 1 0 0 0 ° C程度の高温 下で酸化を行い、 厚いフィールド酸化膜 1 7をゲッタリング領域 2 0の上に形成 する。
また、 ゲッタリング領域 2 0の別の形成方法としては、 フィールド酸化膜 1 7 を通して、 高エネルギーイオン注入法によりボロンをフィールド酸化膜 1 7の下
(第 1の実施形態の効果など）
上述したゲッタリング領域 2 0は、 次のような特徴を有する。
(A) ゲッタリング領域 2 0は、 単位画素 1 1を回路形成する領域内 （または、 単位画素 1 1を回路形成する複数層の中） に設けられる。 したがって、 上述した 従来技術よりも、 ゲッタリング領域 2 0と単位画素 1 1との間隔が実質的に短縮 され、 単位画素 1 1に対する高いゲッタリング効果を得ることができる。 その結 果、 ゲッタリング領域 2 0は、 金属汚染の影響を受けやすい単位画素 1 1に対し て強力にゲッタリング効果を発揮し、 固体撮像装置 1 0の S ZNを高めることが 容易となる。
( B ) ゲッタリング領域 2 0は、 単位画素 1 1を取り囲むゥエル 1 3の内部に存 在する。 したがって、 ゲッタリング領域 2 0は、 ゥェル 1 3の内側から単位画素 1 1に直に作用して、 より高いゲッタリング効果を得ることができる。
( C ) ゲッタリング領域 2 0は、 ホトダイオード P Dの空乏化領域と略等しい深 さに形成されている。 したがって、 ホトダイオード P Dの空乏化領域に対して高 いゲッタリング効果を得ることができる。 その結果、 ホトダイォード P Dの空乏 化領域に存在する汚染金属を顕著に引き出し、 この空乏化領域内で発生する喑出 力を顕著に低減することが可能になる。 その結果、 固体撮像装置 1 0の S /Nを 確実に高めることが可能になる。
(D ) ゲッタリング領域 2 0は、 遮光膜 1 5によつて遮光された箇所に設けられ ている。 そのため、 固体撮像装置 1 0が光照射下にあっても、 ゲッタリング領域 2 0は暗状態に保たれる。 通常、 ゲッタリング領域 2 0内においてボロンと対を なす重金属のドナーは、 白色光の照射によって一部が乖離する。 しかしながら、 本実施形態では、 ゲッタリング領域 2 0が暗状態に置かれるため、 捕捉した金属 の乖離が少なく、 より安定したゲッタリング効果を持続的に得ることが可能にな る。
( E ) ゲッタリング領域 2 0には、 格子欠陥が存在する。 格子欠陥はその不規則 的な構造から周囲の結晶に格子歪を及ぼす。 この格子歪みは、 重金属類のゲッタ リング中心として働く。 したがって、 ゲッタリング領域 2 0は、 この格子歪のゲ ッタリング作用によって、 金属汚染を更に有効に捕捉することが可能になる。
( F ) 特に、 ここでのゲッタリング領域 2 0は、 金属配線と接触しない領域とす ることができる。 このようなゲッタリング領域 2 0は、 金属配線のパターンと無 関係に配置できるため、 位置の自由度が高い。 そのため、 このゲッタリング領域 2 0をホトダイォード P Dの空乏化領域の近傍に適宜配置することができる。 こ の場合、 この空乏化領域に対して重点的かつ効率的なゲッタリング効果を上げる ことができる。その結果、この空乏化領域内で発生する暗出力を効果的に低減し、 固体撮像装置 1 0の S /Nを効率良く高めることが可能になる。
次に、 別の実施形態について説明する。
《第 2の実施形態》
第 2の実施形態における単位画素の構成は、 第 1の実施形態 （図 1 , 図 2 ) と 同様であるため、 ここでの説明を省略する。
図 4は、 図 1に示す B— Β ' ラインの断面図である。
図 4に示すように、 第 2の実施形態では、 M O Sスィッチ Q rの領域 （リセッ ト電圧が印加される領域） 、 増幅素子 Q aのドレイン領域、 および MO Sスイツ チ Q sの領域 （垂直読み出し線と接続される領域） に、 ゲッタリング領域 2 0 a を設ける。 なお、 これら領域の内、 金属配線とォーミックコンタク トしている領 域については、 金属配線とォーミツタコンタク トしないゲッタリング領域と区別 するため、 特にコンタクト領域と呼ぶ場合もある。
これらのゲッタリング領域 2 0 aには、 不純物として例えばリンが 1 E 2 0 c m一3以上の平均不純物濃度で導入される。
また、 このゲッタリング領域 2 0 aの内部には、 転位ループや積層欠陥あるい は空孔等の格子欠陥も存在する。
これらゲッタリング領域 2 0 aの形成方法としては、 例えば、 イオン注入法に より半導体基板の表面からリンを導入し、 その後、 例えば窒素雰囲気中 9 5 0 ° C以下の温度で 3 0分程度ァニールしてリンを活性化すればよい。
このようなゲッタリング領域 2 0 aは、 鉄汚染を捕捉することにより、 鉄の平 均面積濃度が結果的に 1 E 1 0 c m— 2以上を示す。
(第 2の実施形態の効果など）
このように.、 第 2の実施形態では、 ゲッタリング領域 2 0 aを追加する。 その ため、 第 1の実施形態で説明したゲッタリング効果をさらに高めることが可能に なる。
次に、 別の実施形態について説明する。
《第 3の実施形態》
図 5は、 固体撮像装置 3 0の受光面の構成を示す図である。
図 5に示すように、 固体撮像装置 3 0は、 アレイ状に配列された単位画素 4 1 と、 垂直走査回路などを含む周辺囘路 4 2とから概略構成される。
図 6は、 この単位画素 4 1の等価回路を示す図である。
単位画素 4 1は、 入射光を信号電荷に光電変換するホトダイオード P D、 信号 電荷をホトダイオード P Dから読み出すための M O Sスィッチ Q t、 リセット用 の] VI O Sスィッチ Q r、 読み出した信号電荷を電圧信号に変換する接合型 F E T の增幅素子 Q aとを備えてパターン構成される。
図 7は、 図 5に示す C— C ' ラインの断面図である。
図 8は、 図 5に示す D— D ' ラインの断面図である。
図 7および図 8に示すように、 第 3の実施形態では、 M O Sスィッチ Q rの主 電極 3 2 (リセット電圧を印加する側）、および増幅素子 Q aのドレイン 3 3に、 ゲッタリング領域 3 2 a， 3 3 aをそれぞれ設ける。 なお、 これら領域の内、 金 属酉己線とォーミッタコンタクトしている領域については、 金属配線とォーミック コンタク トしないゲッタリング領域と区別するため、 特にコンタクト領域と呼ぶ 場合もある。
このゲッタリング領域 3 2 aには、 例えばボロンが 1 E 2 0 c iiT3以上の平均 不純物濃度で導入される。 またゲッタリング領域 3 3 aには、 例えばリンが 1 E 2 0 c m— 3以上の平均不純物濃度で導入される。
さらに、 これらのゲッタリング領域 3 2 a , 3 3 aの内部には、 転位ループや 積層欠陥あるいは空孔等の格子欠陥も存在する。
これらゲッタリング領域 3 2 a , 3 3 aの形成方法としては、 例えばイオン注 入法によりフッ化ボロンやリンを導入し、 その後、 例えば窒素雰囲気中 9 5 0 ° C以下の温度で 3 0分程度ァニールすればよい。
このようなゲッタリング領域 3 2 a、 3 3 aは、鉄汚染を捕捉することにより、 鉄の平均面積濃度が結果的に 1 E 1 0 c m— 2以上を示す。
なお、 第 3の実施形態では、 半導体基板に対して、 従来技術であるイントリン シックゲッタリング (IG)処理を施し、 微小欠陥領域 （バルクマイクロデフォルト B MD ) 3 1 bと、基板表面の無欠陥領域（D Z領域） 3 1 aとを形成している。 この微小欠陥領域 3 1 bによって、 単位画素 4 1の領域の下方からも金属汚染 を捕捉することが可能になり、 より確実なゲッタリング効果を得ることが可能に なる。
(第 3'の実施形態の効果など）
第 3の実施形態においても、 ゲッタリング領域 3 2 a， 3 3 aによって、 第 1 の実施形態と同様の効果を得ることが可能になる。
さらに、 第 3の実施形態では、 下記 3点のような効果を得ることもできる。 ( 1 ) 一般に、 従来のゲッタリング技術では、 ゲッタリング層を基板単位やゥ エル単位に設けるため、 ゲッタリング層のサイズが大きかった。 このようなゲッ タリング層は、 サイズが大きい上に不純物や欠陥を高濃度に含むため、 単位画素 の素子構造や機能や動作に悪影響を及ばさないようにすることが難しい。 そのた め、従来は、ゲッタリング層と単位画素とを充分に離して設計する必要があつた。 しかしながら、 本実施形態では、 ゲッタリング領域 3 2 a , 3 3 aを、 単位画 素 4 1ごとに独立した形状に設計する。 したがって、 単位画素 4 1の素子構造や 機能や動作に支障のない場所を選んで、 ゲッタリング領域を局所的に配置するこ とが可能になる。 その結果、 単位画素 4 1に対してより強力なゲッタリング作用 を及ぼしつつ、 かつ単位画素 4 1の素子構造や機能や動作に及ぼす悪影響を確実 に少なくできる。
( 2 ) 第 3の実施形態では、 ゲッタリング領域 3 2 a , 3 3 aを、 単位画素 4 1を構成する回路素子の一部領域に形成する。 そのため、 もとから存在する一 領域のサイズが若干拡大することはあっても、 ゲッタリング領域専用に新たな場 所を確保する必要がない。 そのため、 限られた単位画素 4 1の領域内にゲッタ リ ング領域 3 2 a， 3 3 aを追加しているにもかかわらず、 単位画素 4 1の無用な サイズ拡大、 チップサイズの拡大、 および有効受光面積の縮小といった弊害が極 めて少ない。
( 3 ) 第 3の実施形態では、 定電圧が印加される場所を特に選んで、 ゲッタ リ ング領域 3 2 a， 3 3 aを設けている。 具体的には、 ポリシリコンゃシリサイ ド などによっても定電圧の印加が可能である。
このような場所は、 定電圧回路やアースラインによって回路的に低インピーダ ンスに維持される。 そのため、 ゲッタリング領域 3 2 a， 3 3 a内に捕捉した汚 染物質が暗電流を発生しても、 その喑電流を速やかに吸収することができる。 そ の結果、 捕捉後の汚染物質が発生する喑電流を確実に封じ込め、 画像信号の S Nを更に高めることが可能になる。
なお、 第 3の実施形態では、 定電圧がもともと印加されている場所を選んで、 ゲッタリング領域を配置したが、 発明としてはこれに限定されるものではない。 新規にゲッタリング領域を配置する場合には、 そのゲッタリング領域に定電圧ラ インを新たに配線接続してもよレ、。
《実験データ》
ここでは、 本発明におけるゲッタリング領域の平均不純物濃度と、 固体撮像装 置の暗出力との関係を実験データを用いて検証する。
以下、 この実験の手順について説明する。 まず、 第 1〜第 3の実施形態で説明 したように、 単位画素の領域内にゲッタリ'ング領域を設けた固体撮像装置を多数 準備する。 これらの試料は、 ゲッタリング領域に導入するボロン濃度が種々に変 更されている。 これらの試料に対し、 鉄を 900° Cで最大固溶度 4. 2 E 1 3 cm-3まで含 ませる。 このような鉄汚染の後、 各試料について暗出力を計測する。
図 9は、 このように計測された暗出力と、 ゲッタリング領域におけるボロンの 平均不純物濃度との関係をプロットしたものである。
この図 9の実験結果から、 ゲッタリング領域の平均不純物濃度を 1 E 20 c m 一3まで上げると、 急激に暗出力が半減することが分かる。 この平均不純物濃度 1 E 20 c π 3の付近において、 暗出力の減少カーブの変曲点が現れ、 それまでの 急激な暗出力の減少傾向が若干緩やかに変化する。 なお、 この平均不純物濃度 1 Ε 20 c m"3を超えても更に暗出力の減少傾向は続き、 ついに平均不純物濃度 2 E 20 c π 3において喑出力がほぼゼロ （すなわち計測限界以下） になる。
この実験結果から、単位画素の領域内に形成するゲッタリング領域については、 平均不純物濃度を 1 Ε 20 cm—3以上 （さらに好ましくは 2 E 20 cm— 3以上） に設定することが好ましい。 このような平均不純物濃度の設定により、 固体撮像 装置の暗出力を半分程度（あるいはほぼゼロ）まで減少させることが可能になる。 なお、 暗出力が半減したことから、 ゲッタリング領域が単位画素内の鉄汚染を 半分程度まで捕捉したと推定すると、 このときのゲッタリング領域内の鉄の平均 面積濃度は、 下式により 1 E 1 0 cnT2程度となる。
(4. 2 E 1 3 c m— 3) X (汚染深さ 5 μ m) /2 = l E 10 cm-2
したがって、 鉄が本来存在しない単位画素内の高濃度不純物領域において、 鉄 の平均面積濃度が高濃度 （一例として、 1 E 1 0 cm— 2以上） を示した場合、 そ の高濃度不純物領域は本発明のゲッタリング領域であると断定できる。
ただし、 鉄の汚染量に従って、 ゲッタリング領域内の鉄の平均面積濃度は当然 ながら変化する。 そのため、 鉄の平均面積濃度が低濃度 （一例として、 1 E 1 0 cnT2未満） であるからといって、 本発明のゲッタリング領域ではないと一概に 断定できない。
《実施形態の捕足事項》
なお、 上述した実施形態では、 不純物導入によりゲッタリング領域を形成して いる。 この不純物導入は、 上述した実施形態のように局所的にゲッタリング領域 を形成する方法として特に好ましい。 しかしながら、 本発明は、 このようなゲッ タリング領域の形成方法に限定されるものではない。 例えば、 加工ひずみにより ゲッタリング領域を形成してもよい。 また、 膜形成によりゲッタリング領域を形 成してもよい。 あるいは、 熱処理雰囲気を制御することによってゲッタリング領 域を形成してもよい。
また、 上述した実施形態では、 ボロンまたはリンを導入してゲッタリング領域 を形成している。 特に、 ボロンは、 画素領域の主たる汚染物質である鉄をゲッタ リングする上で高い効果を発揮する。 しかしながら、 本発明は、 このような不純 物に限定されるものではない。 例えば、 ゲッタリング領域を形成するための不純 物としては、 ボロン、 リン、 砒素、 およびアンチモンの少なくとも一つが好まし い。
なお、 本発明は、 その精神または主要な特徴から逸脱することなく、 他のいろ いろな形で実施することができる。 そのため、 前述の実施例はあらゆる点で単な る例示に過ぎず、 限定的に解釈してはならない。 本発明の範囲は、 特許請求の範 囲によって示すものであって、 明細書本文には、 なんら拘束されない。 さらに、 特許請求の範囲の均等範囲に属する変形や変更は、 すべて本発明の範囲内のもの である。 産業上の利用可能性
以上説明したように、 本発明では、 ゲッタリング領域を、 単位画素の領域内に 形成する。 したがって、 従来技術よりも、 ゲッタリング領域と単位画素との間隔 が近く、 単位画素に するゲッタリング効果を高めることが可能になる。 その結 果、 暗出力の少ない固体撮像装置を実現することが容易となる。

Claims

請求の範囲
1 . 入射光に応じて信号電荷を生成する単位画素を複数備えた固体撮像装置で あって、
少なくとも一部の前記単位画素の領域内に、 ゲッタリング領域を設けた ことを特徴とする固体撮像装置。
2 . 請求項 1に記載の固体撮像装置において、
複数の前記単位画素は、 半導体基板に設けたゥエルに形成され、
前記ゲッタリング領域は、 前記ゥエルの内部に存在する
ことを特徴とする固体撮像装置。
3 . 請求項 1ないし請求項 2のいずれか 1項に記載の固体撮像装置であって、 前記ゲッタリング領域は、 前記単位画素ごとに独立して設けられる
ことを特徴とする固体撮像装置。
4 . 請求項 1ないし請求項 3のいずれか 1項に記載の固体撮像装置において、 前記ゲッタリング領域は、 前記単位画素の光電変換を行う層と略等しい深さに 形成される
ことを特徴とする固体撮像装置。
5 . 請求項 1ないし請求項 4のいずれか 1項に記載の固体撮像装置において、 前記ゲッタリング領域は、 前記単位画素の領域内の遮光された箇所に設けられ る
ことを特徴とする固体撮像装置。
6 . 請求項 1ないし請求項 5のいずれか 1項に記載の固体撮像装置において、 前記ゲッタリング領域は、 平均不純物濃度が 1 E 2 0 c πΓ3以上の領域である ことを特徴とする固体撮像装置。
7 . 請求項 1ないし請求項 6のいずれか 1項に記載の固体撮像装置において、 前記ゲッタリング領域内の鉄の平均面積濃度が、 1 Ε 1 0 c m— 2以上である ことを特徴とする固体撮像装置。
8 . 請求項 1ないし請求項 7のいずれか 1項に記載の固体撮像装置において、 前記ゲッタリング領域は、 格子欠陥が存在する領域である
ことを特徴とする固体撮像装置。
9 . 請求項 1ないし請求項 8のいずれか 1項に記載の固 ίφ:撮像装置において、 前記ゲッタリング領域は、 不純物としてボロン、 リン、 批素、 およびアンチモ ンの少なくとも一つを含む領域である
ことを特徴とする固体撮像装置。
1 0 . 請求項 1ないし請求項 9のいずれか 1項に記載の固体撮像装置において、 定電圧が印加される場所に前記ゲッタリング領域を設けた
ことを特徴とする固体撮像装置。
1 1 . 請求項 1ないし請求項 1 0のいずれか 1項に記載の固体撮像装置におい て、
少なくとも一部の単位画素の領域内に、 前記ゲッタリング領域、 および 『金属 配線に接触するコンタクト領域』 を設けた
ことを特徴する固体撮像装置。
PCT/JP2003/007648 2002-06-26 2003-06-17 固体撮像装置 Ceased WO2004004012A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03733470A EP1533847A4 (en) 2002-06-26 2003-06-17 FESTK RPERA TRAINING DEVICE
AU2003241706A AU2003241706A1 (en) 2002-06-26 2003-06-17 Solid imaging device
US11/007,284 US7470944B2 (en) 2002-06-26 2004-12-09 Solid-state image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-186590 2002-06-26
JP2002186590A JP4534412B2 (ja) 2002-06-26 2002-06-26 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/007,284 Continuation US7470944B2 (en) 2002-06-26 2004-12-09 Solid-state image sensor

Publications (1)

Publication Number Publication Date
WO2004004012A1 true WO2004004012A1 (ja) 2004-01-08

Family

ID=29996774

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/007648 Ceased WO2004004012A1 (ja) 2002-06-26 2003-06-17 固体撮像装置

Country Status (6)

Country Link
EP (1) EP1533847A4 (ja)
JP (1) JP4534412B2 (ja)
CN (1) CN100463197C (ja)
AU (1) AU2003241706A1 (ja)
TW (1) TWI271856B (ja)
WO (1) WO2004004012A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4525144B2 (ja) * 2004-04-02 2010-08-18 ソニー株式会社 固体撮像素子及びその製造方法
JP2006261452A (ja) * 2005-03-17 2006-09-28 Elpida Memory Inc 半導体装置及びその製造方法
KR100698100B1 (ko) * 2005-09-21 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP4997879B2 (ja) * 2005-08-26 2012-08-08 ソニー株式会社 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
JP2009266842A (ja) * 2008-04-21 2009-11-12 Toshiba Corp 固体撮像装置およびその製造方法
KR101544511B1 (ko) 2009-04-21 2015-08-13 삼성전자주식회사 게터링 영역들을 갖는 이미지 센서의 제조 방법
JP6286292B2 (ja) * 2014-06-20 2018-02-28 株式会社フローディア 不揮発性半導体記憶装置
JP6491509B2 (ja) 2015-03-25 2019-03-27 キヤノン株式会社 固体撮像装置及びその製造方法
CN108140653B (zh) * 2015-03-31 2022-08-19 达特茅斯学院 具有jfet源极跟随器的图像传感器和图像传感器像素
CN108831826A (zh) * 2018-06-26 2018-11-16 上海华力微电子有限公司 一种减少图像传感器污点的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342798A (ja) * 1993-06-01 1994-12-13 Matsushita Electron Corp 半導体装置及びその製造方法
JPH11307752A (ja) * 1998-04-21 1999-11-05 Toshiba Corp 固体撮像装置
JP2002165132A (ja) * 2000-11-22 2002-06-07 Innotech Corp 固体撮像装置及びその駆動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2191272A1 (ja) * 1972-06-27 1974-02-01 Ibm France
JPS62208638A (ja) * 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
US5250445A (en) * 1988-12-20 1993-10-05 Texas Instruments Incorporated Discretionary gettering of semiconductor circuits
JPH0338044A (ja) * 1989-07-05 1991-02-19 Toshiba Corp 半導体装置の製造方法
JPH03266465A (ja) * 1990-03-16 1991-11-27 Hitachi Ltd 固体撮像装置
JPH04101428A (ja) * 1990-08-21 1992-04-02 Toshiba Corp 半導体装置およびその製造方法
JPH04206932A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH05110053A (ja) * 1991-10-14 1993-04-30 Matsushita Electron Corp 固体撮像装置およびその製造方法
JP3579069B2 (ja) * 1993-07-23 2004-10-20 株式会社東芝 半導体装置の製造方法
JP3589473B2 (ja) * 1993-09-01 2004-11-17 エルジイ・セミコン・カンパニイ・リミテッド Ｓｉ半導体素子の製造方法
DE4329837B4 (de) * 1993-09-03 2005-12-29 Magnachip Semiconductor, Ltd. Verfahren zum Herstellen eines Silizium-Halbleiterbauelements
JP2755185B2 (ja) * 1994-11-07 1998-05-20 日本電気株式会社 Ｓｏｉ基板
JP3413078B2 (ja) * 1997-10-06 2003-06-03 キヤノン株式会社 光電変換装置と密着型イメージセンサ
JP4066574B2 (ja) * 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP2001135816A (ja) * 1999-11-10 2001-05-18 Nec Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342798A (ja) * 1993-06-01 1994-12-13 Matsushita Electron Corp 半導体装置及びその製造方法
JPH11307752A (ja) * 1998-04-21 1999-11-05 Toshiba Corp 固体撮像装置
JP2002165132A (ja) * 2000-11-22 2002-06-07 Innotech Corp 固体撮像装置及びその駆動方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1533847A4 *

Also Published As

Publication number Publication date
EP1533847A4 (en) 2007-02-21
EP1533847A1 (en) 2005-05-25
CN100463197C (zh) 2009-02-18
CN1666345A (zh) 2005-09-07
JP2004031677A (ja) 2004-01-29
AU2003241706A1 (en) 2004-01-19
JP4534412B2 (ja) 2010-09-01
TWI271856B (en) 2007-01-21
TW200403841A (en) 2004-03-01

Similar Documents

Publication Publication Date Title
JP4211696B2 (ja) 固体撮像装置の製造方法
JP2575545B2 (ja) 半導体装置の製造方法
US9231019B2 (en) Solid-state image sensor and method of manufacturing the same
CN101752394B (zh) 具有改进背侧表面处理的cmos图像传感器
JP5538922B2 (ja) 固体撮像装置の製造方法
WO2004004012A1 (ja) 固体撮像装置
TW201528489A (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
JP5402040B2 (ja) 固体撮像装置及びその製造方法、並びに撮像装置、並びに半導体装置及びその製造方法、並びに半導体基板
TW201839964A (zh) 半導體裝置之製造方法
TWI255040B (en) Solid-state image sensor and method for fabricating the same
US7470944B2 (en) Solid-state image sensor
US20100117240A1 (en) Process for wet passivation of bond pads for protection against subsequent tmah-based processing
CN108183113A (zh) 光电转换设备、相机、制造半导体基板的方法以及制造光电转换设备的方法
JP3589473B2 (ja) Ｓｉ半導体素子の製造方法
JP2004172394A (ja) 固体撮像装置
Meng et al. Proton and gamma radiation effects on a fully depleted pinned photodiode CMOS image sensor
JP2010103318A (ja) 半導体基板およびその製造方法、固体撮像素子
US8629482B2 (en) Method for manufacturing semiconductor device
JP4868815B2 (ja) 固体撮像装置およびその製造方法、電子情報機器
JPH05110053A (ja) 固体撮像装置およびその製造方法
JP4667030B2 (ja) 固体撮像装置用の半導体基板とその製造方法
KR100776126B1 (ko) 반도체 소자의 제조 방법
JP2007165450A (ja) 固体撮像素子
JP2011054734A (ja) 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法。
Chen et al. Recent developments in the processing of p-type spiral drift detectors

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11007284

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003733470

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20038152177

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003733470

Country of ref document: EP