JP2575545B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2575545B2 JP2575545B2 JP3078686A JP7868691A JP2575545B2 JP 2575545 B2 JP2575545 B2 JP 2575545B2 JP 3078686 A JP3078686 A JP 3078686A JP 7868691 A JP7868691 A JP 7868691A JP 2575545 B2 JP2575545 B2 JP 2575545B2
- Authority
- JP
- Japan
- Prior art keywords
- gettering
- gettering site
- wafer
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するもので、特に、重金属などの金属汚染を取り除
くゲッタリング技術に関するものである。
に関するもので、特に、重金属などの金属汚染を取り除
くゲッタリング技術に関するものである。
【０００２】
【従来の技術】近時、半導体デバイスの高集積化、微細
化が進むにつれ、半導体製造工程数及び製造設備の種類
と数は増加する傾向にあり、その結果半導体ウエハが製
造工程中にＦｅ、Ｃｕなどの金属汚染（metallic conta
mination）の影響を受ける機会も多くなる。これらの汚
染は、Ｐ−Ｎ接合の空乏層エリアに存在すると、再結合
電流（以下、ｇ−ｒ電流という）発生の中心となり、デ
バイスの電気的特性を劣化させることはよく知られてい
る。特にＤＲＡＭでは、重要な特性となるポーズ特性
（電荷保持特性）に係わるもので、１６Ｍビット以降の
デバイスが微細化されるに従い、より微量な汚染の存在
でも問題となり、この問題が今後ますます重要となる。
また、メモリに限らず他のデバイスに対する影響も勿論
考慮する必要がある。例えば、ＣＣＤイメ−ジセンサの
場合、このセンサが形成されたシリコン半導体基板にＦ
ｅなどの汚染物質があると、この汚染物質は、半導体ウ
エハにたいするアニ−ルの結果イオン打ち込みによって
発生した半導体ウエハ中の格子欠陥に捕らえられ固定さ
れるこのセンサのフォトダイオ−ド近傍のＦｅなどが固
定された領域が空乏化したときには、固定されたＦｅな
どの汚染物質は、電荷の発生中心として働き、これが微
小白キズとなって現れる。すなわち、Ｆｅ、Ｃｕなどの
汚染物質は、微小白キズの発生原因となる。勿論各工程
での汚染低減化の努力は、続けられるが、完全にゼロに
することは不可能である。そこで、有効にウエハ中に侵
入した汚染物質を素子活性領域以外の領域に捕獲するい
わゆるゲッタリング技術が必要となる。
化が進むにつれ、半導体製造工程数及び製造設備の種類
と数は増加する傾向にあり、その結果半導体ウエハが製
造工程中にＦｅ、Ｃｕなどの金属汚染（metallic conta
mination）の影響を受ける機会も多くなる。これらの汚
染は、Ｐ−Ｎ接合の空乏層エリアに存在すると、再結合
電流（以下、ｇ−ｒ電流という）発生の中心となり、デ
バイスの電気的特性を劣化させることはよく知られてい
る。特にＤＲＡＭでは、重要な特性となるポーズ特性
（電荷保持特性）に係わるもので、１６Ｍビット以降の
デバイスが微細化されるに従い、より微量な汚染の存在
でも問題となり、この問題が今後ますます重要となる。
また、メモリに限らず他のデバイスに対する影響も勿論
考慮する必要がある。例えば、ＣＣＤイメ−ジセンサの
場合、このセンサが形成されたシリコン半導体基板にＦ
ｅなどの汚染物質があると、この汚染物質は、半導体ウ
エハにたいするアニ−ルの結果イオン打ち込みによって
発生した半導体ウエハ中の格子欠陥に捕らえられ固定さ
れるこのセンサのフォトダイオ−ド近傍のＦｅなどが固
定された領域が空乏化したときには、固定されたＦｅな
どの汚染物質は、電荷の発生中心として働き、これが微
小白キズとなって現れる。すなわち、Ｆｅ、Ｃｕなどの
汚染物質は、微小白キズの発生原因となる。勿論各工程
での汚染低減化の努力は、続けられるが、完全にゼロに
することは不可能である。そこで、有効にウエハ中に侵
入した汚染物質を素子活性領域以外の領域に捕獲するい
わゆるゲッタリング技術が必要となる。
【０００３】従来ゲッタリング技術としては、大別し
て、ウエハ裏面にダメージまたは歪場を導入し、不純物
をゲッタリングさせるエクストリンシック・ゲッタリン
グ（Extrinsic Gettering ）と、ウエハの格子間酸素の
微小析出核などを発生させ、そこに汚染不純物を取り込
んでしまうイントリンシック・ゲッタリング（Intrinsi
c Gettering ）がある。
て、ウエハ裏面にダメージまたは歪場を導入し、不純物
をゲッタリングさせるエクストリンシック・ゲッタリン
グ（Extrinsic Gettering ）と、ウエハの格子間酸素の
微小析出核などを発生させ、そこに汚染不純物を取り込
んでしまうイントリンシック・ゲッタリング（Intrinsi
c Gettering ）がある。
【０００４】更に、上記エクストリンクシック・ゲッタ
リングとしては以下のような方法がある。（１）機械的
ダメージまたは歪みを、ＳｉＯ2 パウダーを用いたホー
ニング法などにより、ウエハ裏面に導入する方法。これ
にはウエハ製造工程前に予め導入するいわゆるバックサ
イド・ダメージウエハが最も一般的である。（２）イオ
ン注入法もしくはレーザ照射によるウエハ裏面へのダメ
ージまたは歪場の導入。（３）ウエハ裏面に置かれたＰ
ＳＧ、ＰＯＣｌ3 、ホスフィンなどの拡散源によるリン
拡散法（ウエハ裏面に、リンでミスフィット転位を起こ
してゲッタリングサイトを設ける）。（４）膜形成によ
る弾性歪みを形成する方法。
リングとしては以下のような方法がある。（１）機械的
ダメージまたは歪みを、ＳｉＯ2 パウダーを用いたホー
ニング法などにより、ウエハ裏面に導入する方法。これ
にはウエハ製造工程前に予め導入するいわゆるバックサ
イド・ダメージウエハが最も一般的である。（２）イオ
ン注入法もしくはレーザ照射によるウエハ裏面へのダメ
ージまたは歪場の導入。（３）ウエハ裏面に置かれたＰ
ＳＧ、ＰＯＣｌ3 、ホスフィンなどの拡散源によるリン
拡散法（ウエハ裏面に、リンでミスフィット転位を起こ
してゲッタリングサイトを設ける）。（４）膜形成によ
る弾性歪みを形成する方法。
【０００５】
【発明が解決しようとする課題】前記従来技術の問題点
として、エクストリンシック・ゲッタリングのようにウ
エハ裏面にダメージまたは歪場を導入する方式は、後続
の高温熱処理工程によってアニーリングされ、ゲッタリ
ングサイトとしての機能を半減もしくは消滅してしまう
ことである。特に最近の半導体デバイスは、低消費電力
化が要求され、それを満足するＣＭＯＳ化が主流となっ
ている。そして、このＣＭＯＳデバイスにおいては、ウ
エル形成のための１２００℃前後の熱処理によって、ウ
エハ投入以前に生成したバックサイド・ダメージウエハ
のゲッタリング効果は、ウエル形成工程を経た後はほと
んど無くなることがよく知られている。さらに前記ゲッ
タリング技術共通の問題点は、ゲッタリングサイトに一
担捕獲された汚染物質が後続の熱処理によって容易にゲ
ッタリングサイトより遊離し、ウエハ表面側の素子活性
領域に拡散し、実質的にゲッタリング作用としての効果
が半減することである。
として、エクストリンシック・ゲッタリングのようにウ
エハ裏面にダメージまたは歪場を導入する方式は、後続
の高温熱処理工程によってアニーリングされ、ゲッタリ
ングサイトとしての機能を半減もしくは消滅してしまう
ことである。特に最近の半導体デバイスは、低消費電力
化が要求され、それを満足するＣＭＯＳ化が主流となっ
ている。そして、このＣＭＯＳデバイスにおいては、ウ
エル形成のための１２００℃前後の熱処理によって、ウ
エハ投入以前に生成したバックサイド・ダメージウエハ
のゲッタリング効果は、ウエル形成工程を経た後はほと
んど無くなることがよく知られている。さらに前記ゲッ
タリング技術共通の問題点は、ゲッタリングサイトに一
担捕獲された汚染物質が後続の熱処理によって容易にゲ
ッタリングサイトより遊離し、ウエハ表面側の素子活性
領域に拡散し、実質的にゲッタリング作用としての効果
が半減することである。
【０００６】そこで本発明の目的は、前述の従来技術の
欠点であるゲッタリング作用が熱処理によって半減もし
くは消滅するのを防止した新規なゲッタリング技術を有
する半導体装置の製造方法を提供することにある。
欠点であるゲッタリング作用が熱処理によって半減もし
くは消滅するのを防止した新規なゲッタリング技術を有
する半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウエハ裏面にゲッタリングサイトを形
成する第１の工程と、前記半導体ウエハを熱処理してこ
の半導体ウエハ中の汚染不純物を前記ゲッタリングサイ
トに捕獲する第２の工程と、前記汚染不純物を捕獲した
ゲッタリングサイトであるコンタミネイテッドレイヤを
除去する第３の工程とからなるゲッタリング処理をウエ
ハ処理工程中に少なくとも２回行い、前記複数のゲッタ
リング処理の間に前記ウエハ処理工程を構成するゲッタ
リング処理を除く複数の製造工程のうち少なくとも１工
程を施すことを特徴としている。このゲッタリングサイ
ト形成には、微細砥粒を用いた研削法、ＳｉＯ2 パウダ
−を用いたホ−ニング法、イオン注入法、レーザ照射
法、リン拡散法、膜形成法のいずれか１つもしくはこれ
らの方法を組み合わせて用いる。前記リン拡散法を用い
る場合において、半導体ウエハの裏面にゲッタリングサ
イトを形成する第１の工程と汚染不純物を前記ゲッタリ
ングサイトに捕獲する第２の工程とは、同一の熱処理で
行われ、ゲッタリングサイトを形成するリン拡散温度を
８００℃〜１０００℃としたことを特徴とする。このゲ
ッタリングサイトが破砕層からなる場合には、その熱処
理工程をリンを含む雰囲気で行うことができる。また、
前記ゲッタリングサイト形成は、前記ウエハの表面が露
出していない状態で行うことを特徴とする。
造方法は、半導体ウエハ裏面にゲッタリングサイトを形
成する第１の工程と、前記半導体ウエハを熱処理してこ
の半導体ウエハ中の汚染不純物を前記ゲッタリングサイ
トに捕獲する第２の工程と、前記汚染不純物を捕獲した
ゲッタリングサイトであるコンタミネイテッドレイヤを
除去する第３の工程とからなるゲッタリング処理をウエ
ハ処理工程中に少なくとも２回行い、前記複数のゲッタ
リング処理の間に前記ウエハ処理工程を構成するゲッタ
リング処理を除く複数の製造工程のうち少なくとも１工
程を施すことを特徴としている。このゲッタリングサイ
ト形成には、微細砥粒を用いた研削法、ＳｉＯ2 パウダ
−を用いたホ−ニング法、イオン注入法、レーザ照射
法、リン拡散法、膜形成法のいずれか１つもしくはこれ
らの方法を組み合わせて用いる。前記リン拡散法を用い
る場合において、半導体ウエハの裏面にゲッタリングサ
イトを形成する第１の工程と汚染不純物を前記ゲッタリ
ングサイトに捕獲する第２の工程とは、同一の熱処理で
行われ、ゲッタリングサイトを形成するリン拡散温度を
８００℃〜１０００℃としたことを特徴とする。このゲ
ッタリングサイトが破砕層からなる場合には、その熱処
理工程をリンを含む雰囲気で行うことができる。また、
前記ゲッタリングサイト形成は、前記ウエハの表面が露
出していない状態で行うことを特徴とする。
【０００８】前記汚染不純物を捕獲するための熱処理
は、ゲッタリングサイトに汚染不純物を捕獲させる専用
の熱処理は行わずに前記半導体装置を製造する他の工程
の熱処理によって代用させることができ、さらに、この
熱処理温度が７００℃以上の高温熱処理工程を含むサイ
クルを少なくとも１回行うか、もしくは、すべての熱処
理が、７００℃以上の高温であるようにすることもでき
る。また、この熱処理に、ウエル形成工程またはフィ−
ルド酸化膜形成工程もしくは両工程の熱処理を用いるこ
とができ、ＦＧシンタ前に半導体ウエハ裏面にゲッタリ
ングサイトを形成し、このＦＧシンタ後にこのゲッタリ
ングサイトを、捕獲した汚染不純物とともに除去するが
できる。
は、ゲッタリングサイトに汚染不純物を捕獲させる専用
の熱処理は行わずに前記半導体装置を製造する他の工程
の熱処理によって代用させることができ、さらに、この
熱処理温度が７００℃以上の高温熱処理工程を含むサイ
クルを少なくとも１回行うか、もしくは、すべての熱処
理が、７００℃以上の高温であるようにすることもでき
る。また、この熱処理に、ウエル形成工程またはフィ−
ルド酸化膜形成工程もしくは両工程の熱処理を用いるこ
とができ、ＦＧシンタ前に半導体ウエハ裏面にゲッタリ
ングサイトを形成し、このＦＧシンタ後にこのゲッタリ
ングサイトを、捕獲した汚染不純物とともに除去するが
できる。
【０００９】前記コンタミネイテッドレイヤの除去は機
械的研削によって行う事を特徴としている。また、この
機械的研削によって、コンタミネイテッドレイヤを除去
すると同時に新たなゲッタリングサイトを形成すること
ができ、その際に、機械的研削を行う砥石の粒度が、コ
ンタミネイテッドレイヤを除去するときとゲッタリング
サイトを形成するときとでは異なるようにすることもで
きる。なお、ゲッタリングサイトは、２μｍ以下の深さ
で利用することができる。
械的研削によって行う事を特徴としている。また、この
機械的研削によって、コンタミネイテッドレイヤを除去
すると同時に新たなゲッタリングサイトを形成すること
ができ、その際に、機械的研削を行う砥石の粒度が、コ
ンタミネイテッドレイヤを除去するときとゲッタリング
サイトを形成するときとでは異なるようにすることもで
きる。なお、ゲッタリングサイトは、２μｍ以下の深さ
で利用することができる。
【００１０】
【作用】本発明は、ウエハ裏面にゲッタリングサイトを
設け、後続の熱処理などによるゲッタリング完了後、ゲ
ッタリングされた汚染不純物をコンタミネイテッドレイ
ヤとなったゲッタリングサイトとともに除去し、不純物
のゲッタリングサイトからの遊離を防止し、しかる後、
新たなゲッタリングサイトをウエハ裏面に新たに設け、
いわば、ゲッタリング作用のリフレッシュ機能を持たせ
るようにしたものである。本発明は、素子の微細化等に
より一度に高温，長時間のゲッタリングが行えない場
合、上記サイクルを複数回行うことにより一回のゲッタ
リングでは得られない効果を上げることができるので、
比較的低温，短時間化したいときに有利である。
設け、後続の熱処理などによるゲッタリング完了後、ゲ
ッタリングされた汚染不純物をコンタミネイテッドレイ
ヤとなったゲッタリングサイトとともに除去し、不純物
のゲッタリングサイトからの遊離を防止し、しかる後、
新たなゲッタリングサイトをウエハ裏面に新たに設け、
いわば、ゲッタリング作用のリフレッシュ機能を持たせ
るようにしたものである。本発明は、素子の微細化等に
より一度に高温，長時間のゲッタリングが行えない場
合、上記サイクルを複数回行うことにより一回のゲッタ
リングでは得られない効果を上げることができるので、
比較的低温，短時間化したいときに有利である。
【００１１】半導体装置は、大別して、ウエハ製造工
程、ウエハ処理工程および組み立て工程を経て形成され
る。従来のゲッタリング技術では、ウエハ処理工程中に
ゲッタリングサイトを形成し、その後熱処理を行って、
前記組み立て工程前に半導体ウエハの厚みを揃えるため
に行うウエハ裏面の研削時にゲッタリングされたコンタ
ミネイテッドレイヤを同時に取り除いている。この従来
の技術は、コンタミネイテッドレイヤとなったゲッタリ
ングサイトを積極的に除去しようとするものではなく、
上記のような半導体ウエハ裏面の研削する（例えば、お
よそ６００μｍ程度の厚みの半導体ウエハを１５０μｍ
程度削り取る）のは、次工程のためにその厚みを揃える
ためであり、その時に、半導体ウエハ裏面にある高々２
μｍ程度のコンタミネイテッドレイヤが取り除かれるの
であってコンタミネイテッドレイヤ除去を目的とするも
のではない。ただし、請求項１で述べた第１〜第２の工
程を１サイクルとし、このサイクルを少なくとも２回以
上繰り返す時、最後のサイクルにおける、コンタミネイ
テッドを除去する第３の工程を、この組み立て工程前
の：研削で兼ねる場合もある（すなわち、少なくとも１
サイクル目のコンタミネイテッドレイヤ除去に関して
は、この組み立て工程前の研削で兼ねることは不可能で
ある）。
程、ウエハ処理工程および組み立て工程を経て形成され
る。従来のゲッタリング技術では、ウエハ処理工程中に
ゲッタリングサイトを形成し、その後熱処理を行って、
前記組み立て工程前に半導体ウエハの厚みを揃えるため
に行うウエハ裏面の研削時にゲッタリングされたコンタ
ミネイテッドレイヤを同時に取り除いている。この従来
の技術は、コンタミネイテッドレイヤとなったゲッタリ
ングサイトを積極的に除去しようとするものではなく、
上記のような半導体ウエハ裏面の研削する（例えば、お
よそ６００μｍ程度の厚みの半導体ウエハを１５０μｍ
程度削り取る）のは、次工程のためにその厚みを揃える
ためであり、その時に、半導体ウエハ裏面にある高々２
μｍ程度のコンタミネイテッドレイヤが取り除かれるの
であってコンタミネイテッドレイヤ除去を目的とするも
のではない。ただし、請求項１で述べた第１〜第２の工
程を１サイクルとし、このサイクルを少なくとも２回以
上繰り返す時、最後のサイクルにおける、コンタミネイ
テッドを除去する第３の工程を、この組み立て工程前
の：研削で兼ねる場合もある（すなわち、少なくとも１
サイクル目のコンタミネイテッドレイヤ除去に関して
は、この組み立て工程前の研削で兼ねることは不可能で
ある）。
【００１２】
【実施例】以下、図１乃至図７を参照して本発明の実施
例を説明する。まず、ウエハ裏面に破砕層を生成させる
製造方法の例として研削法を以下に示す。
例を説明する。まず、ウエハ裏面に破砕層を生成させる
製造方法の例として研削法を以下に示す。
【００１３】Ｐ型（１００）のシリコンウエハの裏面
を、１０〜１５μの粉末状の砥石を用いて研削してゲッ
タリングサイトである破砕層を設ける。然る後、故意に
ウエハをＦｅが１００ppm 含む汚染溶液に浸し、１００
０℃、Ｎ2 雰囲気で１時間の熱処理を施して、このウエ
ハを強制的にＦｅで汚染させる。図４は、ウエハの裏面
から深さ方向のＦｅ汚染度を二次イオン質量分析法によ
り測定した結果を示したものであり、縦軸は、Ｆｅ汚染
度（ａｔｏｍｓ／ｃｍ3 ）、横軸は、ウエハ裏面からの
深さ（μｍ）を表す。図中、実線ａは、ウエハ裏面に研
削法により、破砕層を設けて熱処理をした場合の破砕層
のウエハ裏面からの深さ方向のＦｅ不純物捕獲量、破線
ｂは、ウエハ裏面に破砕層を設けず、直接熱処理を施し
た場合のＦｅ不純物捕獲量を示している。図に示すよう
に、強制汚染されたＦｅは、ウエハ裏面の破砕層による
ゲッタリングサイトに、ウエハ裏面から１．５μｍの深
さ範囲で有効に捕獲され、ウエハのバルク中のＦｅは検
出限界以下（＜７×１０15ａｔｏｍｓ／ｃｍ3 ）に抑え
られている。
を、１０〜１５μの粉末状の砥石を用いて研削してゲッ
タリングサイトである破砕層を設ける。然る後、故意に
ウエハをＦｅが１００ppm 含む汚染溶液に浸し、１００
０℃、Ｎ2 雰囲気で１時間の熱処理を施して、このウエ
ハを強制的にＦｅで汚染させる。図４は、ウエハの裏面
から深さ方向のＦｅ汚染度を二次イオン質量分析法によ
り測定した結果を示したものであり、縦軸は、Ｆｅ汚染
度（ａｔｏｍｓ／ｃｍ3 ）、横軸は、ウエハ裏面からの
深さ（μｍ）を表す。図中、実線ａは、ウエハ裏面に研
削法により、破砕層を設けて熱処理をした場合の破砕層
のウエハ裏面からの深さ方向のＦｅ不純物捕獲量、破線
ｂは、ウエハ裏面に破砕層を設けず、直接熱処理を施し
た場合のＦｅ不純物捕獲量を示している。図に示すよう
に、強制汚染されたＦｅは、ウエハ裏面の破砕層による
ゲッタリングサイトに、ウエハ裏面から１．５μｍの深
さ範囲で有効に捕獲され、ウエハのバルク中のＦｅは検
出限界以下（＜７×１０15ａｔｏｍｓ／ｃｍ3 ）に抑え
られている。
【００１４】次に図１乃至図３を参照して，実際のＣＭ
ＯＳ構造を有するＴＥＧ（Test Element Group）に本発
明の方法を適用した実施例を説明する。図１に示すよう
に、Ｎ型（１００）で固有抵抗ρが約３Ωｃｍのシリコ
ン基板（ウエハ）１に１０００オングストロ−ム（以
下、Ａと略記する）の熱酸化膜２を形成した後、ウエハ
裏面に前述したような研削法により破砕層からなるゲッ
タリングサイト３を形成する。しかる後、Ｐウエル形成
予定領域のみ熱酸化膜２をエッチオフし、このＰウエル
形成予定領域にＢイオン注入を、加速エネルギーが１０
０ＫｅＶ、ドーズ量が３×１０12ｃｍ2 の条件で実施
し、１１９０℃，Ｎ2 ＋Ｏ2 の雰囲気、８時間のドライ
ブイン工程によりＰウエル５を形成（図１（ｂ））する
と共に、ゲッタリングサイト３に汚染不純物を捕獲して
ゲッタリングサイト３をコンタミネイテッドレイヤ３と
する。しかる後、この不純物を捕獲せしめたコンタミネ
イテッドレイヤ３を粒径１〜２μの研削砥石を用いて研
削除去する（図１（ｃ））。次にＬＯＣＯＳによるフィ
ールド酸化膜形成のため、熱酸化膜２を全面エッチオフ
して、ウエハ１上に熱酸化膜６（１０００Ａ）並びにそ
の熱酸化膜６の上にＬＰＣＶＤ法によるＳｉ３Ｎ４膜７
を２０００Ａの厚みで形成する。そして、このＳｉ３Ｎ
４膜７を選択的にエッチングして素子領域にのみＳｉ３
Ｎ４膜７を残す。しかる後、ウエハ裏面に、前述した研
削法によるゲッタリングサイト３１を再度形成する（図
２（ａ））。この後、１０００℃、水素燃焼酸化により
ウエハ１を４時間酸化し、ウエハ１上にフィールド酸化
膜８（８０００Ａ）を形成すると同時に、上記ゲッタリ
ングサイト３１に汚染不純物をゲッタリングさせる（図
２（ｂ））。しかる後、この不純物を捕獲したコンタミ
ネイテッドレイヤ３１を前回同様の方法で研削除去する
（図２（ｃ））。
ＯＳ構造を有するＴＥＧ（Test Element Group）に本発
明の方法を適用した実施例を説明する。図１に示すよう
に、Ｎ型（１００）で固有抵抗ρが約３Ωｃｍのシリコ
ン基板（ウエハ）１に１０００オングストロ−ム（以
下、Ａと略記する）の熱酸化膜２を形成した後、ウエハ
裏面に前述したような研削法により破砕層からなるゲッ
タリングサイト３を形成する。しかる後、Ｐウエル形成
予定領域のみ熱酸化膜２をエッチオフし、このＰウエル
形成予定領域にＢイオン注入を、加速エネルギーが１０
０ＫｅＶ、ドーズ量が３×１０12ｃｍ2 の条件で実施
し、１１９０℃，Ｎ2 ＋Ｏ2 の雰囲気、８時間のドライ
ブイン工程によりＰウエル５を形成（図１（ｂ））する
と共に、ゲッタリングサイト３に汚染不純物を捕獲して
ゲッタリングサイト３をコンタミネイテッドレイヤ３と
する。しかる後、この不純物を捕獲せしめたコンタミネ
イテッドレイヤ３を粒径１〜２μの研削砥石を用いて研
削除去する（図１（ｃ））。次にＬＯＣＯＳによるフィ
ールド酸化膜形成のため、熱酸化膜２を全面エッチオフ
して、ウエハ１上に熱酸化膜６（１０００Ａ）並びにそ
の熱酸化膜６の上にＬＰＣＶＤ法によるＳｉ３Ｎ４膜７
を２０００Ａの厚みで形成する。そして、このＳｉ３Ｎ
４膜７を選択的にエッチングして素子領域にのみＳｉ３
Ｎ４膜７を残す。しかる後、ウエハ裏面に、前述した研
削法によるゲッタリングサイト３１を再度形成する（図
２（ａ））。この後、１０００℃、水素燃焼酸化により
ウエハ１を４時間酸化し、ウエハ１上にフィールド酸化
膜８（８０００Ａ）を形成すると同時に、上記ゲッタリ
ングサイト３１に汚染不純物をゲッタリングさせる（図
２（ｂ））。しかる後、この不純物を捕獲したコンタミ
ネイテッドレイヤ３１を前回同様の方法で研削除去する
（図２（ｃ））。
【００１５】つぎに、フィ−ルド酸化膜８間のゲ−ト酸
化膜となる熱酸化膜７上に、ポリシリコンゲート電極９
を形成する。そして、ウエハ１のＮ領域にはＢイオンを
注入することによりＰ＋ソ−スおよびドレイン１０を形
成し、ＰウエルにはＡｓイオンを注入することによりＮ
＋ソ−スおよびドレイン１３を形成する。次に、常圧Ｃ
ＶＤ法により、下から順にアンドープＣＶＤＳｉＯ2 膜
１５００Ａ，ＢＰＳＧ膜８０００Ａ，ＰＳＧ膜１５００
Ａ（合計１１０００Ａ）を堆積させることにより層間絶
縁膜１１を形成する（図３（ａ））。その後、ウエハ裏
面に研削法によりゲッタリングサイト３２を設ける。し
かる後、９００℃，６０分のＰＯＣｌ3 拡散により層間
絶縁膜１１をリフロー平坦化させると同時に、ゲッタリ
ングサイト３２に汚染不純物をゲッタリングさせる。こ
の後、このコンタミネイテッドレイヤ３２を前回同様の
手段で研削除去させる（図３（ｂ））。次にソース，ド
レイン領域上の絶縁膜１１にコンタクト孔を開孔し、さ
らにＡｌ−Ｓｉ−Ｃｕ電極１２を形成する（図３
（ｃ））。次に、水素１０体積％および窒素９０体積％
からなる雰囲気中で、４５０℃のＦＧシンタ（forming
gas sintering ）を実施し、その後、電気的特性評価を
行う。
化膜となる熱酸化膜７上に、ポリシリコンゲート電極９
を形成する。そして、ウエハ１のＮ領域にはＢイオンを
注入することによりＰ＋ソ−スおよびドレイン１０を形
成し、ＰウエルにはＡｓイオンを注入することによりＮ
＋ソ−スおよびドレイン１３を形成する。次に、常圧Ｃ
ＶＤ法により、下から順にアンドープＣＶＤＳｉＯ2 膜
１５００Ａ，ＢＰＳＧ膜８０００Ａ，ＰＳＧ膜１５００
Ａ（合計１１０００Ａ）を堆積させることにより層間絶
縁膜１１を形成する（図３（ａ））。その後、ウエハ裏
面に研削法によりゲッタリングサイト３２を設ける。し
かる後、９００℃，６０分のＰＯＣｌ3 拡散により層間
絶縁膜１１をリフロー平坦化させると同時に、ゲッタリ
ングサイト３２に汚染不純物をゲッタリングさせる。こ
の後、このコンタミネイテッドレイヤ３２を前回同様の
手段で研削除去させる（図３（ｂ））。次にソース，ド
レイン領域上の絶縁膜１１にコンタクト孔を開孔し、さ
らにＡｌ−Ｓｉ−Ｃｕ電極１２を形成する（図３
（ｃ））。次に、水素１０体積％および窒素９０体積％
からなる雰囲気中で、４５０℃のＦＧシンタ（forming
gas sintering ）を実施し、その後、電気的特性評価を
行う。
【００１６】図１〜図３の製造方法によって形成された
Ｎ＋−Ｐウエル、Ｐ＋−Ｎ基板の接合におけるリーク特
性（逆バイアス）を評価したが、図５に、Ｎ＋−Ｐウエ
ルの接合を有する接合面積０．２ｍｍ2 のダイオードの
リーク特性データを示す。本発明による製造方法によれ
ば、ほぼ１００％の素子が曲線Ａのような特性を示すの
に対し、従来技術つまり裏面研削の工程を挿入しない場
合、約７０％のダイオードがＢの特性を、３０％のダイ
オードがＣの特性を有していることが判った。このこと
は本発明によって、金属不純物が有効にゲッタリングさ
れ且つ除去でき、さらに、これらの不純物を核としたｇ
−ｒ電流が略２桁以上減少されることを意味している。
Ｎ＋−Ｐウエル、Ｐ＋−Ｎ基板の接合におけるリーク特
性（逆バイアス）を評価したが、図５に、Ｎ＋−Ｐウエ
ルの接合を有する接合面積０．２ｍｍ2 のダイオードの
リーク特性データを示す。本発明による製造方法によれ
ば、ほぼ１００％の素子が曲線Ａのような特性を示すの
に対し、従来技術つまり裏面研削の工程を挿入しない場
合、約７０％のダイオードがＢの特性を、３０％のダイ
オードがＣの特性を有していることが判った。このこと
は本発明によって、金属不純物が有効にゲッタリングさ
れ且つ除去でき、さらに、これらの不純物を核としたｇ
−ｒ電流が略２桁以上減少されることを意味している。
【００１７】以上、実施例にも示されているように、ゲ
ッタリングサイト形成は、半導体ウエハの表面、すなわ
ち、ウエハ裏面の反対側が露出していない状態で行うこ
とが望ましい。露出していると、その部分から汚染不純
物がウエハ内へ侵入してしまうので、ゲッタリングが有
効に行われないからである。汚染不純物としては、Ｆ
ｅ，Ｃｕなどのほかに、Ａｕ，Ｃｒ，Ｃｏ，Ｎｉなどが
存在する。また、本発明は、前述したウエハ処理工程中
の任意の熱処理を利用するほうが、ゲッタリング処理専
用の熱処理を用いるよりも効率的に実施することができ
る。その際に、７００℃以上の高温熱処理を少なくとも
１回は利用するとゲッタリング作用を有効に働かせるこ
とができる。さらに、本発明の熱処理をすべて高温熱処
理にすれば、不純物の汚染が著しいウエハに対して十分
に対応ができる。
ッタリングサイト形成は、半導体ウエハの表面、すなわ
ち、ウエハ裏面の反対側が露出していない状態で行うこ
とが望ましい。露出していると、その部分から汚染不純
物がウエハ内へ侵入してしまうので、ゲッタリングが有
効に行われないからである。汚染不純物としては、Ｆ
ｅ，Ｃｕなどのほかに、Ａｕ，Ｃｒ，Ｃｏ，Ｎｉなどが
存在する。また、本発明は、前述したウエハ処理工程中
の任意の熱処理を利用するほうが、ゲッタリング処理専
用の熱処理を用いるよりも効率的に実施することができ
る。その際に、７００℃以上の高温熱処理を少なくとも
１回は利用するとゲッタリング作用を有効に働かせるこ
とができる。さらに、本発明の熱処理をすべて高温熱処
理にすれば、不純物の汚染が著しいウエハに対して十分
に対応ができる。
【００１８】また、本発明を４ＭビットのＤＲＡＭデバ
イスに適用した結果、従来のポーズ歩留（リダンダンシ
ーなし）が７０〜８０％であるのに対し、本発明のそれ
は９９％以上と飛躍的改善がなされた。さらに、他のデ
バイス、たとえばＣＣＤイメ−ジセンサなどに本発明を
適用すれば、微小白キズの殆ど発生しないものが得られ
る。
イスに適用した結果、従来のポーズ歩留（リダンダンシ
ーなし）が７０〜８０％であるのに対し、本発明のそれ
は９９％以上と飛躍的改善がなされた。さらに、他のデ
バイス、たとえばＣＣＤイメ−ジセンサなどに本発明を
適用すれば、微小白キズの殆ど発生しないものが得られ
る。
【００１９】なお本発明は、上記実施例に限らずその応
用が可能である。例えば上記実施例は、ゲッタリングサ
イト形成手段として研削法によったが、他の方法とし
て、微細な粒子（例えばドライアイス）をウエハ裏面に
吹き付けて機械的に破砕層を設ける手段をとってもよい
し、例えばＳｉＯ2 パウダーなどを用いたホーニング法
によってもでき、ウエハ裏面へのイオン注入やレーザ照
射方式によって破砕層を形成することも可能である。前
記ホ−ニング法は、シリカ（ＳｉＯ2 ）パウダ−をウエ
ハ裏面へ吹き付けて破砕層を形成するものである。
用が可能である。例えば上記実施例は、ゲッタリングサ
イト形成手段として研削法によったが、他の方法とし
て、微細な粒子（例えばドライアイス）をウエハ裏面に
吹き付けて機械的に破砕層を設ける手段をとってもよい
し、例えばＳｉＯ2 パウダーなどを用いたホーニング法
によってもでき、ウエハ裏面へのイオン注入やレーザ照
射方式によって破砕層を形成することも可能である。前
記ホ−ニング法は、シリカ（ＳｉＯ2 ）パウダ−をウエ
ハ裏面へ吹き付けて破砕層を形成するものである。
【００２０】前記イオン注入による方法は、Ａｒ、Ｏ、
Ｐなどをウエハ裏面に打ち込み、イオン照射によるダメ
−ジにより格子歪みを与え、その歪み場に重金属をゲッ
タリングする方法である。たとえば、図１に示すように
表面が熱酸化膜２によって覆われたＮ型シリコン基板１
の裏面に破砕層３を形成する場合に、この方法を用い
る。Ａｒイオンを、注入電圧１５０ｋｅＶ、ド−ズ量１
×１０16／ｃｍ2 の条件でウエハ裏面へ注入し、その
後、９００℃、３０分の熱処理条件でゲッタリングを行
って破砕層に不純物をトラップさせる。前記レ−ザ照射
方式は、ウエハ裏面にレ−ザビ−ムを照射して欠陥を導
入する方法である。レ−ザを照射してウエハ裏面の表面
層を溶解し、それが固化する際に転位や点欠陥が導入さ
れてゲッタリング効果が現れるものである。
Ｐなどをウエハ裏面に打ち込み、イオン照射によるダメ
−ジにより格子歪みを与え、その歪み場に重金属をゲッ
タリングする方法である。たとえば、図１に示すように
表面が熱酸化膜２によって覆われたＮ型シリコン基板１
の裏面に破砕層３を形成する場合に、この方法を用い
る。Ａｒイオンを、注入電圧１５０ｋｅＶ、ド−ズ量１
×１０16／ｃｍ2 の条件でウエハ裏面へ注入し、その
後、９００℃、３０分の熱処理条件でゲッタリングを行
って破砕層に不純物をトラップさせる。前記レ−ザ照射
方式は、ウエハ裏面にレ−ザビ−ムを照射して欠陥を導
入する方法である。レ−ザを照射してウエハ裏面の表面
層を溶解し、それが固化する際に転位や点欠陥が導入さ
れてゲッタリング効果が現れるものである。
【００２１】また、ゲッタリングサイト形成に、前記の
(3) 項で述べた如きリン拡散法を用いてもよい。リン拡
散法は、裏面にリンなどを高濃度に拡散し、拡散層また
は拡散源層中に不純物を取り込む方法であり、リンゲッ
タと称されている。ＰＳＧやＰＯＣｌ3 、ホスフィン
（ＰＨ3 ）などをソ−スとして、８００℃〜１０００℃
程度の高温でリンをウエハ裏面に拡散することにより行
われ、素子製造工程の前および工程中のいずれにおいて
も用いられる。ゲッタリング温度におけるリンの固溶限
以上に拡散されたリン拡散層の部分が有効なゲッタリン
グサイトとして働く。この層の巾をゲッタリングサイト
の巾と定義すると、およそ１０００℃のリン拡散で１μ
ｍ、９００℃のリン拡散で０．２μｍ、８００℃ののリ
ン拡散で０．１μｍ以下の巾のゲッタリングサイトが得
られる。この方法においても前述のように３つの工程を
１サイクルとする工程で行われる。すなわち、高濃度リ
ン拡散層を形成してゲッタリングサイトとし、その後、
熱処理によって汚染不純物をゲッタリングサイトに捕獲
し、最後に、ゲッタリングサイトを除去する。この際、
高濃度リン拡散層形成のための熱処理をこの拡散層形成
後も継続して、ゲッタリングのための熱処理として兼用
させてもよい。この方法では２工程を１度に行うために
工程が簡略化される。さらに、破砕層からなるゲッタリ
ングサイトを備えたウエハをＰＯＣｌ3 などのリンを含
む熱処理によってゲッタリングを行う事、すなわち、リ
ンゲッタと他のゲッタリング方法を併用してゲッタリン
グ効率を上げることもできる。
(3) 項で述べた如きリン拡散法を用いてもよい。リン拡
散法は、裏面にリンなどを高濃度に拡散し、拡散層また
は拡散源層中に不純物を取り込む方法であり、リンゲッ
タと称されている。ＰＳＧやＰＯＣｌ3 、ホスフィン
（ＰＨ3 ）などをソ−スとして、８００℃〜１０００℃
程度の高温でリンをウエハ裏面に拡散することにより行
われ、素子製造工程の前および工程中のいずれにおいて
も用いられる。ゲッタリング温度におけるリンの固溶限
以上に拡散されたリン拡散層の部分が有効なゲッタリン
グサイトとして働く。この層の巾をゲッタリングサイト
の巾と定義すると、およそ１０００℃のリン拡散で１μ
ｍ、９００℃のリン拡散で０．２μｍ、８００℃ののリ
ン拡散で０．１μｍ以下の巾のゲッタリングサイトが得
られる。この方法においても前述のように３つの工程を
１サイクルとする工程で行われる。すなわち、高濃度リ
ン拡散層を形成してゲッタリングサイトとし、その後、
熱処理によって汚染不純物をゲッタリングサイトに捕獲
し、最後に、ゲッタリングサイトを除去する。この際、
高濃度リン拡散層形成のための熱処理をこの拡散層形成
後も継続して、ゲッタリングのための熱処理として兼用
させてもよい。この方法では２工程を１度に行うために
工程が簡略化される。さらに、破砕層からなるゲッタリ
ングサイトを備えたウエハをＰＯＣｌ3 などのリンを含
む熱処理によってゲッタリングを行う事、すなわち、リ
ンゲッタと他のゲッタリング方法を併用してゲッタリン
グ効率を上げることもできる。
【００２２】また、ゲッタリングサイト形成には、前記
（４）項に述べた膜形成法を利用することができる。半
導体ウエハの裏面にＳｉ３Ｎ４膜やポリシリコン膜を堆
積すると、弾性歪みが誘起されてゲッタリングサイトが
形成される。例えば、この裏面にＣＶＤもしくはスパッ
タリングによりＳｉ３Ｎ４膜を堆積する。この界面に応
力がかかり、熱処理した際に汚染不純物が偏析される。
（４）項に述べた膜形成法を利用することができる。半
導体ウエハの裏面にＳｉ３Ｎ４膜やポリシリコン膜を堆
積すると、弾性歪みが誘起されてゲッタリングサイトが
形成される。例えば、この裏面にＣＶＤもしくはスパッ
タリングによりＳｉ３Ｎ４膜を堆積する。この界面に応
力がかかり、熱処理した際に汚染不純物が偏析される。
【００２３】また実施例では、ウエハ裏面の破砕層に不
純物を捕獲させたコンタミネイテッドレイヤの除去と、
次の新たなウエハ裏面の破砕層生成の間に通常の半導体
製造プロセスを挿入した方法をとったが、上記コンタミ
ネイテッドレイヤの除去および新たな破砕層生成を連続
して実施する方式をとってもよいし、更に、このように
連続する場合は同一の装置（例えば研削装置）で行なっ
てもよい。そのときは、破砕層形成時とコンタミネイテ
ッドレイヤ研削時とでは砥石の粒径を必要に応じて変え
ることもできる。また、前記研削法による実施例ではゲ
ッタリングのための熱処理温度として９００℃以上のプ
ロセスを選択したが、温度はさらに低温領域の選択も可
能で、例えば４５０℃のＦＧシンター前にウエハ裏面に
破砕層からなるゲッタリングサイトを形成し、シンター
後、上記破砕層に捕獲した不純物を除去させる手段をと
ってもよい。また、製造プロセス中の熱処理を代用せず
に専用の熱処理をゲッタリングに用いることも当然可能
である。
純物を捕獲させたコンタミネイテッドレイヤの除去と、
次の新たなウエハ裏面の破砕層生成の間に通常の半導体
製造プロセスを挿入した方法をとったが、上記コンタミ
ネイテッドレイヤの除去および新たな破砕層生成を連続
して実施する方式をとってもよいし、更に、このように
連続する場合は同一の装置（例えば研削装置）で行なっ
てもよい。そのときは、破砕層形成時とコンタミネイテ
ッドレイヤ研削時とでは砥石の粒径を必要に応じて変え
ることもできる。また、前記研削法による実施例ではゲ
ッタリングのための熱処理温度として９００℃以上のプ
ロセスを選択したが、温度はさらに低温領域の選択も可
能で、例えば４５０℃のＦＧシンター前にウエハ裏面に
破砕層からなるゲッタリングサイトを形成し、シンター
後、上記破砕層に捕獲した不純物を除去させる手段をと
ってもよい。また、製造プロセス中の熱処理を代用せず
に専用の熱処理をゲッタリングに用いることも当然可能
である。
【００２４】ゲッタリングサイトとして破砕層を用いる
場合は、前述のように微細な砥粒をもつ砥石を備えた研
削装置を用いる。図６は、砥石の粒径（縦軸）とこの砥
石を用いて形成される半導体ウエハ裏面からの破砕層の
深さ（横軸）との関係を示す特性図である。破砕層は、
半導体ウエハ裏面の表面から大体０．２〜２μｍにまで
形成される。破砕層の深さは、この粒径の大きさにほぼ
比例しているので、砥石の種類によって調節される。破
砕層などゲッタリングサイトの深さは、捕獲すべき汚染
不純物の量によって決められるものである。半導体装置
の高集積度化が進むに従って、素子の微細化も著しく、
その結果高温、長時間のゲッタリングが行いがたくなっ
ている。この様な現状で本発明の方法を適用すれば余り
高温、長時間を要せずに不純物を効果的に取り除くこと
ができる。その際、ゲッタリングサイトの深さを例え
ば、０．１μｍ程度以下に浅くしかもサイクルの回数を
多くすれば、特性に影響を与える微量な不純物でも十分
確実に取り除くことができる。この破砕層を形成するた
めに使用する砥石の粒径は、図のように大体１〜１５μ
ｍであるが、コンタミネイテッドレイヤを研削除去する
際の砥石の粒径は、前記実施例に示すように１〜２μｍ
程度であるので、両工程を同一の装置で処理するにして
も、前述したように、破砕層除去時とゲッタリングサイ
ト形成時とでは必要に応じて砥石粒径を変えるべきであ
る。また、本発明において、破砕層の深さは、上記の様
な範囲に限定されるものではない。１．５μｍを越える
破砕層（例えば、図１〜図３の実施例では１５μｍの粒
径の砥石を用いて破砕層を形成しているが、この砥石を
用いると２μｍに近い深さの破砕層ができる。）でも良
いし、逆に、０．１μｍ以下でも可能である。この深さ
は、半導体ウエハがどの程度不純物に汚染されているか
によって決められるものである。
場合は、前述のように微細な砥粒をもつ砥石を備えた研
削装置を用いる。図６は、砥石の粒径（縦軸）とこの砥
石を用いて形成される半導体ウエハ裏面からの破砕層の
深さ（横軸）との関係を示す特性図である。破砕層は、
半導体ウエハ裏面の表面から大体０．２〜２μｍにまで
形成される。破砕層の深さは、この粒径の大きさにほぼ
比例しているので、砥石の種類によって調節される。破
砕層などゲッタリングサイトの深さは、捕獲すべき汚染
不純物の量によって決められるものである。半導体装置
の高集積度化が進むに従って、素子の微細化も著しく、
その結果高温、長時間のゲッタリングが行いがたくなっ
ている。この様な現状で本発明の方法を適用すれば余り
高温、長時間を要せずに不純物を効果的に取り除くこと
ができる。その際、ゲッタリングサイトの深さを例え
ば、０．１μｍ程度以下に浅くしかもサイクルの回数を
多くすれば、特性に影響を与える微量な不純物でも十分
確実に取り除くことができる。この破砕層を形成するた
めに使用する砥石の粒径は、図のように大体１〜１５μ
ｍであるが、コンタミネイテッドレイヤを研削除去する
際の砥石の粒径は、前記実施例に示すように１〜２μｍ
程度であるので、両工程を同一の装置で処理するにして
も、前述したように、破砕層除去時とゲッタリングサイ
ト形成時とでは必要に応じて砥石粒径を変えるべきであ
る。また、本発明において、破砕層の深さは、上記の様
な範囲に限定されるものではない。１．５μｍを越える
破砕層（例えば、図１〜図３の実施例では１５μｍの粒
径の砥石を用いて破砕層を形成しているが、この砥石を
用いると２μｍに近い深さの破砕層ができる。）でも良
いし、逆に、０．１μｍ以下でも可能である。この深さ
は、半導体ウエハがどの程度不純物に汚染されているか
によって決められるものである。
【００２５】図７は、砥石の粒径（横軸）とこの砥石を
用いて形成される前記破砕層に捕獲される汚染不純物で
あるＣｕの量（縦軸）との関係を示す特性図である。Ｃ
ｕを捕獲する熱処理条件は、１０００℃、Ｎ2 雰囲気で
１時間である。図６に示すように砥石の粒径は、破砕層
の深さにほぼ比例しているので、前記の熱処理条件を一
定にすれば、破砕層に捕獲されるＣｕの量は、破砕層の
深さが深いほど増加することがわかる。図７に示したよ
うに、この実施例に用いた砥石は、砥石番号が＃１２０
０、＃４０００、＃１００００のものであり、これらの
砥石粒径は、それぞれ１２μｍ、４μｍ、１〜２μｍで
ある。砥石の粒径が１２μｍ、４μｍ、１〜２μｍのと
きの破砕層の深さは、図６から、それぞれ１．５μｍ、
０．４μｍ、０．２ないし０．３μｍであり、そのとき
の破砕層に捕獲されたＣｕの量は、それぞれ、約２×１
０14ａｔｏｍｓ／ｃｍ2 、約５×１０13ａｔｏｍｓ／ｃ
ｍ2 、約３×１０13ａｔｏｍｓ／ｃｍ2 である。汚染不
純物の量は、各製造工程の設備によって異なり、この量
の大小によって破砕層などゲッタリングサイトの深さを
調節し、これを必要最小限の深さに設定するのが適当で
ある。
用いて形成される前記破砕層に捕獲される汚染不純物で
あるＣｕの量（縦軸）との関係を示す特性図である。Ｃ
ｕを捕獲する熱処理条件は、１０００℃、Ｎ2 雰囲気で
１時間である。図６に示すように砥石の粒径は、破砕層
の深さにほぼ比例しているので、前記の熱処理条件を一
定にすれば、破砕層に捕獲されるＣｕの量は、破砕層の
深さが深いほど増加することがわかる。図７に示したよ
うに、この実施例に用いた砥石は、砥石番号が＃１２０
０、＃４０００、＃１００００のものであり、これらの
砥石粒径は、それぞれ１２μｍ、４μｍ、１〜２μｍで
ある。砥石の粒径が１２μｍ、４μｍ、１〜２μｍのと
きの破砕層の深さは、図６から、それぞれ１．５μｍ、
０．４μｍ、０．２ないし０．３μｍであり、そのとき
の破砕層に捕獲されたＣｕの量は、それぞれ、約２×１
０14ａｔｏｍｓ／ｃｍ2 、約５×１０13ａｔｏｍｓ／ｃ
ｍ2 、約３×１０13ａｔｏｍｓ／ｃｍ2 である。汚染不
純物の量は、各製造工程の設備によって異なり、この量
の大小によって破砕層などゲッタリングサイトの深さを
調節し、これを必要最小限の深さに設定するのが適当で
ある。
【００２６】本発明の方法は、既存のすべての半導体デ
バイスに適用可能である。前述したＤＲＡＭ、ＣＣＤは
もとより、ＳＲＡＭなど他のメモリ、論理回路、メモリ
と論理回路を混載したもの等に用いることができる。さ
らに、１６Ｍビット以降のデバイスにも十分適用するこ
とができる。
バイスに適用可能である。前述したＤＲＡＭ、ＣＣＤは
もとより、ＳＲＡＭなど他のメモリ、論理回路、メモリ
と論理回路を混載したもの等に用いることができる。さ
らに、１６Ｍビット以降のデバイスにも十分適用するこ
とができる。
【００２７】
【発明の効果】以上詳述した如く本発明によれば、ゲッ
タリングを何回も繰り返すので汚染不純物を良好に捕獲
することができ、例えば、メモリデバイスにおけるポー
ズ特性のように、半導体装置の電気的特性が向上し、ま
た、半導体装置の他の製造工程における熱処理をゲッタ
リングに利用しているので、製造歩留や信頼性の向上な
どが可能となるものである。
タリングを何回も繰り返すので汚染不純物を良好に捕獲
することができ、例えば、メモリデバイスにおけるポー
ズ特性のように、半導体装置の電気的特性が向上し、ま
た、半導体装置の他の製造工程における熱処理をゲッタ
リングに利用しているので、製造歩留や信頼性の向上な
どが可能となるものである。
【図１】本発明の実施例の製造工程断面図。
【図２】本発明の実施例の製造工程断面図。
【図３】本発明の実施例の製造工程断面図。
【図４】裏面研削による強制汚染Ｆｅのゲッタ効果を示
す特性図。
す特性図。
【図５】ダイオードのリーク特性図。
【図６】砥石粒径とウエハ裏面の破砕層の深さとの関係
を示す特性図。
を示す特性図。
【図７】砥石粒径と捕獲されるＣｕの量との関係を示す
特性図。
特性図。
１ 半導体ウエハ ２ 熱酸化膜 ３ 破砕層 ５ Ｐウエル ６ 熱酸化膜 ７ Ｓｉ３Ｎ４膜 ８ フィ−ルド酸化膜 ９ ポリシリコン電極 １０ Ｐ＋ソース／ドレイン １１ 層間絶縁膜 １２ Ａｌ−Ｓｉ−Ｃｕ電極 １３ Ｎ＋ソ−ス／ドレイン ３１ 破砕層 ３２ 破砕層
Claims (15)
- 【請求項１】 半導体ウエハ裏面にゲッタリングサイト
を形成する第１の工程と、 前記半導体ウエハを熱処理してこの半導体ウエハ中の汚
染不純物を前記ゲッタリングサイトに捕獲する第２の工
程と、 前記汚染不純物を捕獲したゲッタリングサイトであるコ
ンタミネイテッドレイヤを除去する第３の工程とからな
るゲッタリング処理をウエハ処理工程中に少なくとも２
回行い、前記複数のゲッタリング処理の間に前記ウエハ
処理工程を構成するゲッタリング処理を除く複数の製造
工程のうち少なくとも１工程を施すことを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記ゲッタリングサイト形成は、微細砥
粒を用いた研削法、ＳｉＯ2 パウダ−を用いたホ−ニン
グ法、イオン注入法、レーザ照射法、リン拡散法、膜形
成法のいずれか１つもしくはこれらの方法を組み合わせ
て用いる事を特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項３】 前記リン拡散法を用いる場合において、
半導体ウエハの裏面にゲッタリングサイトを形成する第
１の工程と汚染不純物を前記ゲッタリングサイトに捕獲
する第２の工程とは、同一の熱処理で行われることを特
徴とする請求項２に記載の半導体装置の製造方法。 - 【請求項４】 前記リン拡散法を用いる場合において、
ゲッタリングサイトを形成するリン拡散温度を８００℃
〜１０００℃としたことを特徴とする請求項２又は請求
項３に記載の半導体装置の製造方法。 - 【請求項５】 前記ゲッタリングサイトは、破砕層から
なるものであり、かつ、熱処理が、リンを含む雰囲気で
行われる事を特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項６】 前記ゲッタリングサイトの深さは、２μ
ｍ以下であることを特徴とする請求項１乃至請求項５の
いづれかに記載の半導体装置の製造方法。 - 【請求項７】 前記ゲッタリングサイト形成は、前記ウ
エハの表面が露出していない状態で行う事を特徴とする
請求項１乃至請求項６のいづれかに記載の半導体装置の
製造方法。 - 【請求項８】 前記熱処理は、ゲッタリングサイトに汚
染不純物を捕獲させる専用の熱処理は行わずに前記半導
体装置を製造する他の工程の熱処理によって代用させる
ことを特徴とする請求項１乃至請求項７のいづれかに記
載の半導体装置の製造方法。 - 【請求項９】 前記熱処理温度が７００℃以上の高温熱
処理工程を含むサイクルを少なくとも１回行うことを特
徴とする請求項８に記載の半導体装置の製造方法。 - 【請求項１０】 前記他の工程の熱処理の温度は、すべ
て、７００℃以上の高温であることを特徴とする請求項
８に記載の半導体装置の製造方法。 - 【請求項１１】 前記熱処理が、ウエル形成工程または
フィ−ルド酸化膜形成工程もしくは両工程の熱処理を用
いることを特徴とする請求項７に記載の半導体装置の製
造方法。 - 【請求項１２】 ＦＧシンタ前に半導体ウエハ裏面にゲ
ッタリングサイトを形成し、このＦＧシンタ後にこのゲ
ッタリングサイトを、捕獲した汚染不純物とともに除去
することを特徴とする請求項８に記載の半導体装置の製
造方法。 - 【請求項１３】 前記コンタミネイテッドレイヤの除去
は機械的研削によって行うことを特徴とする請求項１乃
至請求項１２のいづれかに記載の半導体装置の製造方
法。 - 【請求項１４】 前記機械的研削によって、コンタミネ
イテッドレイヤを除去すると同時に新たなゲッタリング
サイトも形成することを特徴とする請求項１３に記載の
半導体装置の製造方法。 - 【請求項１５】 前記機械的研削を行う砥石の粒度を、
前記コンタミネイテッドレイヤを除去するときと前記ゲ
ッタリングサイトを形成するときとではかえることを特
徴とする請求項１４に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3078686A JP2575545B2 (ja) | 1990-07-05 | 1991-02-18 | 半導体装置の製造方法 |
| EP19910111028 EP0466014A3 (en) | 1990-07-05 | 1991-07-03 | External gettering during manufacture of semiconductor devices |
| US07/725,568 US5162241A (en) | 1990-07-05 | 1991-07-03 | Method of manufacturing a semiconductor device |
| KR1019910011308A KR940010512B1 (ko) | 1990-07-05 | 1991-07-04 | 반도체 장치의 제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17630290 | 1990-07-05 | ||
| JP2-176302 | 1990-07-05 | ||
| JP3078686A JP2575545B2 (ja) | 1990-07-05 | 1991-02-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04218921A JPH04218921A (ja) | 1992-08-10 |
| JP2575545B2 true JP2575545B2 (ja) | 1997-01-29 |
Family
ID=26419738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3078686A Expired - Lifetime JP2575545B2 (ja) | 1990-07-05 | 1991-02-18 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5162241A (ja) |
| EP (1) | EP0466014A3 (ja) |
| JP (1) | JP2575545B2 (ja) |
| KR (1) | KR940010512B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9385210B2 (en) | 2012-08-22 | 2016-07-05 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device using a gettering layer |
| KR101799258B1 (ko) * | 2012-10-02 | 2017-11-20 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 반도체장치의 제조방법 |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL100979A0 (en) * | 1991-03-18 | 1992-11-15 | Hughes Aircraft Co | Method for establishing an electrical field at a surface of a semiconductor device |
| US6997985B1 (en) | 1993-02-15 | 2006-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
| JP3562588B2 (ja) * | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| JP3193803B2 (ja) * | 1993-03-12 | 2001-07-30 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| US5445975A (en) * | 1994-03-07 | 1995-08-29 | Advanced Micro Devices, Inc. | Semiconductor wafer with enhanced pre-process denudation and process-induced gettering |
| US5757063A (en) * | 1994-03-25 | 1998-05-26 | Kabushiki Kaisha Toshiba | Semiconductor device having an extrinsic gettering film |
| JP3524141B2 (ja) * | 1994-03-25 | 2004-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5646057A (en) * | 1994-07-25 | 1997-07-08 | Taiwan Semiconductor Manufacturing Company | Method for a MOS device manufacturing |
| JP3242566B2 (ja) * | 1995-04-27 | 2001-12-25 | 富士通株式会社 | 分析試料の調製方法、不純物の分析方法及び高純度燐酸の調製方法ならびに半導体装置の製造方法 |
| US5789308A (en) * | 1995-06-06 | 1998-08-04 | Advanced Micro Devices, Inc. | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication |
| JPH09120965A (ja) * | 1995-10-25 | 1997-05-06 | Toshiba Corp | 半導体装置の製造方法 |
| US6004868A (en) * | 1996-01-17 | 1999-12-21 | Micron Technology, Inc. | Method for CMOS well drive in a non-inert ambient |
| US5773356A (en) * | 1996-02-20 | 1998-06-30 | Micron Technology, Inc. | Gettering regions and methods of forming gettering regions within a semiconductor wafer |
| US6013566A (en) * | 1996-10-29 | 2000-01-11 | Micron Technology Inc. | Method of forming a doped region in a semiconductor substrate |
| US6492282B1 (en) * | 1997-04-30 | 2002-12-10 | Siemens Aktiengesellschaft | Integrated circuits and manufacturing methods |
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US5985742A (en) | 1997-05-12 | 1999-11-16 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films |
| US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6146980A (en) * | 1997-06-04 | 2000-11-14 | United Microelectronics Corp. | Method for manufacturing silicon substrate having gettering capability |
| US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| JPH1140498A (ja) | 1997-07-22 | 1999-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6153495A (en) * | 1998-03-09 | 2000-11-28 | Intersil Corporation | Advanced methods for making semiconductor devices by low temperature direct bonding |
| US5888838A (en) * | 1998-06-04 | 1999-03-30 | International Business Machines Corporation | Method and apparatus for preventing chip breakage during semiconductor manufacturing using wafer grinding striation information |
| JP2000031265A (ja) * | 1998-07-14 | 2000-01-28 | Nec Corp | 半導体装置の製造方法 |
| JP2000183068A (ja) * | 1998-12-10 | 2000-06-30 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| DE19915078A1 (de) * | 1999-04-01 | 2000-10-12 | Siemens Ag | Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| AU6905000A (en) | 1999-08-10 | 2001-03-05 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| DE19950563A1 (de) * | 1999-10-20 | 2001-05-03 | Infineon Technologies Ag | Verfahren zur Reinigung einer monokristallinen Silizium-Halbleiterscheibe |
| US6544862B1 (en) | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
| JP4738610B2 (ja) * | 2001-03-02 | 2011-08-03 | 株式会社トプコン | 基板表面の汚染評価方法及び汚染評価装置と半導体装置の製造方法 |
| US6958264B1 (en) * | 2001-04-03 | 2005-10-25 | Advanced Micro Devices, Inc. | Scribe lane for gettering of contaminants on SOI wafers and gettering method |
| JP2003017497A (ja) * | 2001-07-04 | 2003-01-17 | Nec Corp | 半導体装置の製造方法 |
| KR20030015769A (ko) * | 2001-08-17 | 2003-02-25 | 주식회사 실트론 | 배면에 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 |
| KR20030032701A (ko) * | 2001-10-19 | 2003-04-26 | 주식회사 실트론 | 반도체 웨이퍼 및 그의 제조방법 |
| JP2005093869A (ja) * | 2003-09-19 | 2005-04-07 | Mimasu Semiconductor Industry Co Ltd | シリコンウエーハの再生方法及び再生ウエーハ |
| JP4943636B2 (ja) * | 2004-03-25 | 2012-05-30 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| JP4878738B2 (ja) * | 2004-04-30 | 2012-02-15 | 株式会社ディスコ | 半導体デバイスの加工方法 |
| JP4759948B2 (ja) * | 2004-07-28 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007220825A (ja) * | 2006-02-15 | 2007-08-30 | Sumco Corp | シリコンウェーハの製造方法 |
| JP5151975B2 (ja) | 2006-02-24 | 2013-02-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8008107B2 (en) * | 2006-12-30 | 2011-08-30 | Calisolar, Inc. | Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation |
| JP2008181941A (ja) * | 2007-01-23 | 2008-08-07 | Covalent Materials Corp | 金属系不純物の除去方法 |
| JP5365063B2 (ja) * | 2008-05-07 | 2013-12-11 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| JP5412316B2 (ja) * | 2010-02-23 | 2014-02-12 | パナソニック株式会社 | 半導体装置、積層型半導体装置及び半導体装置の製造方法 |
| US8541305B2 (en) * | 2010-05-24 | 2013-09-24 | Institute of Microelectronics, Chinese Academy of Sciences | 3D integrated circuit and method of manufacturing the same |
| JP6311770B2 (ja) * | 2016-10-25 | 2018-04-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP6815705B2 (ja) * | 2017-04-21 | 2021-01-20 | 株式会社ディスコ | ゲッタリング能力の評価方法 |
| JP7639528B2 (ja) * | 2021-04-23 | 2025-03-05 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2023022507A (ja) * | 2021-08-03 | 2023-02-15 | 富士電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5244163A (en) * | 1975-10-03 | 1977-04-06 | Hitachi Ltd | Process for productin of semiconductor element |
| US4144099A (en) * | 1977-10-31 | 1979-03-13 | International Business Machines Corporation | High performance silicon wafer and fabrication process |
| JPS54110783A (en) * | 1978-02-20 | 1979-08-30 | Hitachi Ltd | Semiconductor substrate and its manufacture |
| JPS54133079A (en) * | 1978-04-07 | 1979-10-16 | Fujitsu Ltd | Manufacture for semiconductor device |
| FR2435818A1 (fr) * | 1978-09-08 | 1980-04-04 | Ibm France | Procede pour accroitre l'effet de piegeage interne des corps semi-conducteurs |
| JPS583375B2 (ja) * | 1979-01-19 | 1983-01-21 | 超エル・エス・アイ技術研究組合 | シリコン単結晶ウエハ−の製造方法 |
| JPS57124428A (en) * | 1981-01-26 | 1982-08-03 | Nec Corp | Manufacture of semiconductor device |
| US5006475A (en) * | 1989-07-12 | 1991-04-09 | Texas Instruments Incorporated | Method for backside damage of silicon wafers |
| US4415373A (en) * | 1981-11-17 | 1983-11-15 | Allied Corporation | Laser process for gettering defects in semiconductor devices |
| US4410395A (en) * | 1982-05-10 | 1983-10-18 | Fairchild Camera & Instrument Corporation | Method of removing bulk impurities from semiconductor wafers |
| JPS6142911A (ja) * | 1984-08-06 | 1986-03-01 | Nec Corp | イオン注入による導電層形成方法 |
| JPS6149428A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61120428A (ja) * | 1984-11-16 | 1986-06-07 | Sony Corp | シリコン基板の処理方法 |
| US4659400A (en) * | 1985-06-27 | 1987-04-21 | General Instrument Corp. | Method for forming high yield epitaxial wafers |
| DD258681A1 (de) * | 1986-04-02 | 1988-07-27 | Erfurt Mikroelektronik | Verfahren zum herstellen getterfaehiger und formstabiler halbleiterscheiben |
| JPH01184834A (ja) * | 1988-01-13 | 1989-07-24 | Nec Corp | 半導体装置の製造方法 |
| US4851358A (en) * | 1988-02-11 | 1989-07-25 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing |
| JPH01241137A (ja) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | 半導体装置の製造方法 |
-
1991
- 1991-02-18 JP JP3078686A patent/JP2575545B2/ja not_active Expired - Lifetime
- 1991-07-03 EP EP19910111028 patent/EP0466014A3/en not_active Withdrawn
- 1991-07-03 US US07/725,568 patent/US5162241A/en not_active Expired - Lifetime
- 1991-07-04 KR KR1019910011308A patent/KR940010512B1/ko not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9385210B2 (en) | 2012-08-22 | 2016-07-05 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device using a gettering layer |
| KR101799258B1 (ko) * | 2012-10-02 | 2017-11-20 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 반도체장치의 제조방법 |
| US10475663B2 (en) | 2012-10-02 | 2019-11-12 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
| US10950461B2 (en) | 2012-10-02 | 2021-03-16 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04218921A (ja) | 1992-08-10 |
| US5162241A (en) | 1992-11-10 |
| EP0466014A3 (en) | 1993-03-03 |
| EP0466014A2 (en) | 1992-01-15 |
| KR940010512B1 (ko) | 1994-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2575545B2 (ja) | 半導体装置の製造方法 | |
| JP2786081B2 (ja) | Ｓｏｉ基板 | |
| US6372611B1 (en) | Semiconductor manufacturing method including gettering of metal impurities | |
| JP3524141B2 (ja) | 半導体装置及びその製造方法 | |
| US5360748A (en) | Method of manufacturing a semiconductor device | |
| US6315826B1 (en) | Semiconductor substrate and method of manufacturing the same | |
| US6391746B1 (en) | Gettering regions and methods of forming gettering regions within a semiconductor wafer | |
| JP3211747B2 (ja) | 半導体装置の製造方法 | |
| JP3589473B2 (ja) | Ｓｉ半導体素子の製造方法 | |
| JPH0878644A (ja) | 半導体集積回路装置の製造方法 | |
| JP3165071B2 (ja) | 半導体基板及びその製造方法 | |
| JPH05136153A (ja) | 半導体装置及びその製造方法 | |
| JPH0737893A (ja) | 半導体装置およびその製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPH06342798A (ja) | 半導体装置及びその製造方法 | |
| US6225178B1 (en) | Radiation hardened field oxide for VLSI sub-micron MOS device | |
| JP3296307B2 (ja) | ゲッタリングサイト層を有する半導体装置及びその製造方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPH0737892A (ja) | 半導体集積回路装置 | |
| JPH05152306A (ja) | 半導体基板及びその製造方法 | |
| JP4826993B2 (ja) | ｐ型シリコン単結晶ウェーハの製造方法 | |
| US11368642B2 (en) | Method of manufacturing semiconductor device and method of manufacturing solid-state imaging device | |
| JPH04101428A (ja) | 半導体装置およびその製造方法 | |
| JPH0629382A (ja) | 半導体装置及びその製造方法 | |
| KR100275959B1 (ko) | 중금속불순물 게터링방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |